[go: up one dir, main page]

JP4279731B2 - 画像表示装置 - Google Patents

画像表示装置 Download PDF

Info

Publication number
JP4279731B2
JP4279731B2 JP2004177089A JP2004177089A JP4279731B2 JP 4279731 B2 JP4279731 B2 JP 4279731B2 JP 2004177089 A JP2004177089 A JP 2004177089A JP 2004177089 A JP2004177089 A JP 2004177089A JP 4279731 B2 JP4279731 B2 JP 4279731B2
Authority
JP
Japan
Prior art keywords
image
image information
display
information
packet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004177089A
Other languages
English (en)
Other versions
JP2006003416A (ja
Inventor
高士 石渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Eizo Nanao Corp
Original Assignee
Eizo Nanao Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Eizo Nanao Corp filed Critical Eizo Nanao Corp
Priority to JP2004177089A priority Critical patent/JP4279731B2/ja
Publication of JP2006003416A publication Critical patent/JP2006003416A/ja
Application granted granted Critical
Publication of JP4279731B2 publication Critical patent/JP4279731B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Editing Of Facsimile Originals (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

本発明は、画像情報を画像表示領域に表示する画像表示装置に関するものであって、特に、複数種類の画像を切り換えて表示するものに関する。
以下において、従来の画像表示装置について説明する。
1.DPVL
従来、パーソナル・コンピュータからLCDやCRT等の画像表示装置へのビデオ信号は、VGAケーブルを介して、アナログ伝送されていた。アナログ伝送には、伝送の際に波形の歪みが生じるため、画像表示装置の表示画面に、にじみやゴーストが発生しやすいという問題があった。
このようなアナログ伝送の問題の解決策の一つとしてDVI(Digital Visual Interface)が定義された。DVIは、LCDやCRT等の画像表示装置へのビデオ信号をデジタル伝送するための規格である。DVI対応のビデオ・カード、ケーブル、モニタがあれば、高品質の画像表示を簡単に手に入れることができる。
DVIにおいては、ビデオ信号の伝送はアナログ伝送からデジタル伝送になったが、ビデオ信号のフレーム・レートは、従来と同様の60Hzで伝送するラスタ転送方式であった。そのため、DVIにおいては、昨今の超高解像度のモニタに対して表示を行う際に、既存のDVIによる画像出力では伝送帯域をオーバーしてしまう問題がある。
このようなDVIの問題の解決策の一つとしてDPVL(Digital Packet Video Link)が定義された。DPVL(Digital Packet Video Link)とは、従来のように全画面の画像データをフレームレート60Hzで伝送するラスタ転送方式ではなく、パーソナル・コンピュータ(ホスト)側のグラフィックカード(及びドライバ)で更新の必要のある矩形領域とその位置情報をパケット化して送信し、モニタ側ではそのパケットを受信して画面の該当部分のみを更新するものである。つまり、DPVLは、ホスト側がラスタ転送を行うのではなく、パケットを送信し、モニタ側が、受信したパケットを処理することによって、伝送帯域の削減を実現するものである。
このようなDPVLを利用した画像表示装置としては、特開2002−278526に開示されている画像表示システムがある。画像表示システムは、PC等からなるホスト側(送信側)として画像データの送信装置と、画像表示装置である受信側モニタとを備え、この送信装置と受信側モニタとは、DVI(Digital Visual Interface)ケーブル等のデジタルモニタケーブルである既存のモニタケーブルによって接続されている。送信装置は、変化した領域を抽出する機能と、変化した領域に該当する部分のデータと画像制御情報を含むヘッダ情報を送信する機能とを備えている。 受信側モニタは、例えば、QUXGA等の大型高精細パネルであるパネルと、送信装置からモニタケーブルを介して画像データを受信するパケット受信装置を備えている。
送信装置が、受信側モニタへ送信するパケットデータの生成方法を図37に基づき説明する。図37(a)に示すように、送信装置のグラフィックスカードにおけるフレームメモリは、表示エリア113−1と、非表示エリア113−2とを備えている。この表示エリア113−1には、描画により変更された領域を含む矩形が描かれる。また、非表示エリア113−2には、ヘッダ情報が書き込まれる。送信装置は、変化領域部分のフレームメモリをスキャンし、1ライン前の部分にヘッダを挿入した図37(c)に示すような送信パケットを生成し、受信側モニタへ送信する。
特開2002−278526
前述のDPVL規格に対応したモニタを用いて構築した多入力モニタシステム100を図38に示す。多入力モニタシステム100は、ホスト・コンピュータ103、104及びDPVL規格に対応したモニタ105を有している。このような多入力モニタシステム100には次のような問題点がある。ホスト・コンピュータ103、104は、DPVL規格に則り、画像の更新があった領域のみをDPVLパケットとしてモニタ105へ送信する。
このため、現在ホスト・コンピュータ103から入力されたDPVLパケットについての画像を表示しているものとし、ここで表示する画像をホスト・コンピュータ104からの画像に切り換えを行った場合、図39に示すように、画像切り換え後に表示する画像に画像欠損が発生してしまう、という問題がある。これは、前述のようにDPVLパケットにおいては、画像の更新があった領域のみの画像データしか、ホスト・コンピュータは送信しないからである。このような画像欠損は、獲得したDPVLパケットによって、画面全体の範囲がカバーされるまで生ずることになる。
そこで、本発明は、どのような画像情報が獲得されようとも、画像の切り換えの際や電源投入時に画像欠損が発生することがない画像表示装置の提供を目的とする。
本発明に関する課題を解決するための手段および発明の効果を以下に示す。
本発明に係る画像表示装置は、画像情報を獲得し、画像情報獲得手段から獲得した画像情報に基づき、画像の種類毎に、画像を画像表示領域に表示するための表示画像情報を生成し、当該生成した表示画像情報を画像の種類毎に表示画像情報保持手段に保持する。
これにより、画像の種類を切り換えて画像表示領域に表示しても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。
本発明に係る画像表示装置は、さらに、複数種類の画像のうち、画像表示領域に表示する画像を選択するための画像選択情報を獲得し、獲得した画像選択情報に対応する表示画像情報を獲得し、獲得した表示画像情報を画像表示領域に表示し、画像選択情報を獲得し、獲得した画像選択情報が、ある一の画像を選択する旨であったとしても、その他の画像についての表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。
これにより、現在表示している画像とは異なる画像に切り換えられたとしても、画像欠損をおこすことなく確実に画像を表示することを可能とする。
本発明に係る画像表示装置は、複数の画像のうち少なくとも一の画像については、当該画像の一部を表示する画像情報である部分画像情報を獲得し、獲得した部分画像情報に基づき、前記画像の種類毎に、表示画像情報を生成する。
これにより、画像の種類を切り換えて画像表示領域に表示しても、部分画像情報に関する画像であっても画像欠損をおこすことなく確実に画像を表示することを可能とする。
本発明に係る画像表示装置は、画像選択情報において選択されなかった画像が、部分画像情報に対応するものであっても、当該部分画像情報に基づく表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。
これにより、現在表示している画像から部分画像情報に関する画像に切り換えられたとしても、部分画像情報に関する画像に画像欠損をおこすことなく確実に画像を表示することを可能とする。
本発明に係る画像表示装置は、前記部分画像情報に基づく複数の表示画像情報を獲得し、獲得した複数の表示画像情報を統合した一の表示画像情報を生成し、前記画像選択情報において選択されなかった画像が、前記部分画像情報に対応するものであっても、前記表示画像情報統合手段が生成した表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。
これにより、部分画像情報を獲得する毎に、生成した表示画像情報を表示画像情報保持手段に保持する必要がなくなる。つまり、表示画像情報を表示画像情報保持手段に保持するタイミングを自由に決定することができるので、効率的な画像情報の保持処理を行うことができる。
本発明に係る画像表示装置は、前記表示画像情報保持手段に対する処理が行われていないと判断すると、前記表示画像情報を当該表示画像情報保持手段に保持する。これにより、効率的な画像情報の保持処理を行うことができる。
本発明に係る画像表示装置は、複数の画像のうち少なくとも一の画像については、当該画像の全体を表示する画像情報である全体画像情報を獲得し、さらに、画像選択情報において選択されなかった画像が、全体画像情報に対応するものであれば、当該全体画像情報に基づく表示画像情報の生成を行わない。
これにより、全体画像情報が表示する画像として選択されていない場合には、表示画像情報の生成処理を行う必要がないので、消費電力の削減が可能となる。また、表示画像情報が生成されないことから、表示画像情報保持手段への保持処理も行う必要がなくなるので、さらなる消費電力の削減が可能となる。
本発明に係る画像表示装置は、さらに、画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報を生成するために必要な画像情報の提供を要求する要求情報を出力する。
これにより、表示する画像の種類が切り換えられても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。
本発明に係る画像表示装置は、さらに、当該画像表示装置の電源がオンとなったか否かを判断し、さらに、電源がオンになった旨の判断を取得すると、要求情報を出力する。
これにより、電源がオンになっても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。
本発明に係る画像表示装置は、さらに、前記要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間に、当該画像表示領域に表示するための調整表示画像情報を生成し、前記要求情報の出力後、当該要求情報に対応する表示画像情報を前記画像表示領域に表示するまでの間、前記調整表示画像情報を当該画像表示領域に表示する。
これにより、要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間、調整表示画像情報を表示することによって、画像欠損した表示画像情報を画像表示領域に表示することがないようにできる。
本発明に係る画像表示装置は、さらに、画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報保持手段を初期化する。
これにより、画像の切り換え時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。
本発明に係る画像表示装置は、さらに、電源がオンになった旨の判断を取得すると、前記表示画像情報保持手段を初期化する。
これにより、電源オン時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。
「画像の種類」とは、共通若しくは一連の画像をもつものごとに分けたそれぞれの組をいう。画像のソースが同一であるか異なるかにかかわらず入力ポート毎にそれぞれの組を形成する場合、入力ポートが同一であるか異なるかにかかわらず画像のソース毎にそれぞれの組を形成する場合等の概念を含むものである。
「表示画像情報を生成する」とは、獲得した画像情報に基づいて画像表示領域の全体に表示される表示画像情報を生成する場合のみならず、獲得した画像情報に基づいて表示画像情報に対する画像情報の位置を特定し、当該画像情報を表示画像情報保持手段の所定の領域に記憶すれば表示画像情報が生成される場合も含む概念である。
「初期化する」とは、表示画像情報保持手段における所定の領域の値を特定の値とすることをいい、「0」とする場合も含む概念である。
ここで、請求項に記載されている構成要素と実施例における構成要素との対応関係を示す。画像表示装置はモニタ5、25、35に対応する。表示画像情報保持手段はフレーム・メモリ515a、515bに、画像情報獲得手段は入力ポート501に、表示画像情報生成手段はDPVL解析回路507及びフレーム・メモリ制御回路513に、画像保持制御手段はフレーム・メモリ制御回路513及びマイコン535に、画像選択情報獲得手段は切換回路531及びマイコン535に、画像表示手段はフレーム・メモリ制御回路513及びマイコン535に、電源状態判断手段は電源回路533及びマイコン535に、要求情報出力手段はマイコン535に及びUSBポート505に、初期化手段はフレーム・メモリ制御回路513及びマイコン535に、調整表示画像情報生成手段はダミー画像生成回路537に、調整表示画像情報表示手段はマイコン535及びダミー画像生成回路537に、それぞれ対応する。
画像保持制御手段はS2103〜S2121、S2201〜S2205、S2501〜S2513、S2601〜S2613、S2903〜S2907の処理を、画像選択情報獲得手段はS2101、S2901の処理を、画像表示手段はS2101、S2221〜S2215の処理を、電源状態判断手段はS2111の処理を、要求情報出力手段はS2113、S2117、S2903の処理を、初期化手段はS2111、S2113、S2221〜S2225の処理を、調整表示画像情報表示手段はS2115、S2119〜S2121、S2907の処理を、それぞれ行う。
画像情報はDPVLパケット及びラスタ画像データに、部分画像情報はDPVLパケットに、全体画像情報はラスタ画像データに、表示画像情報はモニタ画像データに、それぞれ対応する。また、画像選択情報は切換情報に、選択獲得情報は切換回路531からマイコン535へ出力される切換情報に、要求情報は全画面要求情報に、それぞれ対応する。さらに、電源がオンになった旨の判断は電源回路からマイコン535へ出力される電源情報に対応する。
なお、「プログラム」とは、直接実行可能なプログラムだけでなく、ソース形式のプログラム、圧縮処理がされたプログラム、暗号化されたプログラム等を含む概念である。また、プログラムによって実現される機能は、当該プログラム単独で実現されるのもであってもよく、他のプログラム(例えば、オペレーティング・システム)と共同して実現されるものであってもよい。
本発明における多入力モニタの実施例を説明する前に、仮想スクリーン、モニタスクリーン、パケット表示領域、及び更新画像表示領域について説明する。
ここで、仮想スクリーンとは、モニタスクリーンに対して基準となる画像表示領域をいう。仮想スクリーンには、モニタスクリーンの位置やパケット表示領域の位置等を決定する際の基準となる座標系が設定されている。モニタスクリーンとは、モニタが実際に画像を表示することができる画像表示領域をいう。モニタスクリーンの全体に表示される画像データをモニタ画像データとする。パケット表示領域とは、DPVLパケットの画像データが表示する画像表示領域をいう。更新画像領域とは、パケット表示領域とモニタスクリーンとが重複する画像表示領域をいう。つまり、更新画像領域とは、あるモニタに関して、実際にそのモニタのモニタスクリーンで画像が更新される画像表示領域となる。
仮想スクリーン、モニタスクリーン、パケット表示領域及び更新画像領域の位置関係について図1を用いて説明する。仮想スクリーンR1の左上の端点を原点(0,0)とし、右方向にX軸、下方向にY軸を仮定する。仮想スクリーンR1の一部を構成するモニタスクリーンR5の仮想スクリーンR1に対する位置を、モニタスクリーンR5の左上の端点の位置(MXORG、MYORG)、及び、モニタスクリーンR5のX方向、Y方向の大きさ(MXWID、MYWID)で特定する。また、パケット表示領域R7の仮想スクリーンR1に対する位置を、パケット表示領域R7の左上の端点T1の位置(XORG、YORG)、及び、パケット表示領域R7のX方向、Y方向の大きさ(XSIZE、YSIZE)で特定する。さらに、更新画像領域R9の仮想スクリーンR1に対する位置を、更新画像領域R9の左上の端点T1’の位置(XORG’、YORG’)、及び、パケット表示領域R7のX方向、Y方向の大きさ(XSIZE’、YSIZE’)で特定する。
次に、DPVLパケットのデータ構造を図2に示す。DPVLパケットは、ヘッダ部H1とボディ部B1によって構成されている。ヘッダ部H1は、HTYP、XORG、XSIZE、HOFF、YORG、YSIZEを記述する領域を有している。ここで、HTYPはヘッダタイプを表す。XORG、YORG、XSIZE、YSIZEは、それぞれ、パケット表示領域R7の左上の端点T1の位置(XORG、YORG)、パケット表示領域R7のX方向、Y方向の大きさ(XSIZE、YSIZE)を表す。HOFFは、更新画像領域R9に対してX軸の−(マイナス)方向に設けられる領域(以下、オフセット領域とする)を示す値である。オフセット領域では、画像は更新されることはない。なお、このオフセット値は、DPVL規格によって規定されている。
ボディ部B1は、パケット表示領域R7に表示する画像データを有している。なお、DPVL規格においては、パケット表示領域R7は矩形領域と定義されている。
1. 機能ブロック図
本実施例における画像表示装置M1の機能ブロック図を図3に示す。画像表示装置M1は、表示画像情報保持手段M11、画像情報獲得手段M12、表示画像情報生成手段M19、画像保持制御手段M13、画像選択情報獲得手段M14、画像表示手段M15、電源状態判断手段M16、要求情報出力手段M17、初期化手段M18、調整表示画像情報生成手段10及び調整表示画像情報表示手段M20を有している。
画像情報獲得手段M12は、画像情報を獲得する。また、画像情報獲得手段M12は、複数の画像のうち少なくとも一の画像については、当該画像の一部を表示する画像情報である部分画像情報を獲得する。
表示画像情報生成手段M19は、画像情報獲得手段M12から獲得した画像情報に基づき、画像の種類毎に、画像を画像表示領域に表示するための表示画像情報を生成する。また、表示画像情報生成手段M19は、画像情報獲得手段M12から獲得した部分画像情報に基づき、前記画像の種類毎に、表示画像情報を生成する。
画像保持制御手段M13は、表示画像情報生成手段M19が生成した表示画像情報を画像の種類毎に表示画像情報保持手段M11に保持する。また、画像保持制御手段M13は、画像選択情報獲得手段M14から画像選択情報を獲得し、獲得した画像選択情報が、ある一の画像を選択する旨であったとしても、その他の画像について表示画像情報を生成し、当該生成した表示画像情報を前記画像の種類毎に表示画像情報保持手段M11に保持する。さらに、画像保持制御手段M13は、画像選択情報において選択されなかった画像が、部分画像情報に対応するものであっても、当該部分画像情報に基づく表示画像情報を前記画像の種類毎に表示画像情報保持手段M11に保持する。
画像選択情報獲得手段M14は、複数種類の画像のうち、画像表示領域に表示する画像を選択するための画像選択情報を獲得する。
画像表示手段M15は、画像選択情報獲得手段M14から画像選択情報を獲得し、獲得した画像選択情報に対応する表示画像情報を表示画像情報保持手段M11から獲得し、獲得した表示画像情報を画像表示領域に表示する。
電源状態判断手段M16は、画像表示装置M1の電源がオンとなったか否かを判断する。
要求情報出力手段M17は、電源状態判断手段M16から電源がオンになった旨の判断を取得すると、前記要求情報を出力する。
初期化手段M18は、電源状態判断手段M16から電源がオンになった旨の判断を取得すると、表示画像情報保持手段M11を初期化する。
調整表示画像情報生成手段M10は、要求情報に対応する表示画像情報を当該画像表示装置の画像表示領域に表示するまでの間に、当該画像表示領域に表示するための調整表示画像情報を生成する。
調整表示画像情報表示手段M20は、要求情報の出力後、当該要求情報に対応する表示画像情報を画像表示領域に表示するまでの間、調整表示画像情報を当該画像表示領域に表示する。
これにより、画像の種類を切り換えて画像表示領域に表示しても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。また、現在表示している画像とは異なる画像に切り換えられたとしても、画像欠損をおこすことなく確実に画像を表示することを可能とする。さらに、画像の種類を切り換えて画像表示領域に表示しても、部分画像情報に関する画像であっても画像欠損をおこすことなく確実に画像を表示することを可能とする。さらに、現在表示している画像から部分画像情報に関する画像に切り換えられたとしても、部分画像情報に関する画像に画像欠損をおこすことなく確実に画像を表示することを可能とする。
さらに、電源がオンになっても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。さらに、電源オン時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。
さらに、要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間、調整表示画像情報を表示することによって、画像欠損した表示画像情報を画像表示領域に表示することがないようにできる。
2. ハードウェア構成
2.1. 多入力モニタシステム1のハードウェア構成
本発明に係る画像表示装置を利用した多入力モニタシステム1のハードウェア構成を図4に示す。多入力モニタシステム1は、ホスト・コンピュータ3a、3b、モニタ5a、5b、5cを有している。ホスト・コンピュータ3a、3bとモニタ5a、5b、5cとは、DPVLパケットを送信するためのDVI規格に対応したデジタル・ケーブル7a(以下、DVIケーブル7aとする。)を介して接続されている。また、ホスト・コンピュータ3aとモニタ5a、5b、5cとは、それぞれ、USB9aを介して接続されている。ホスト・コンピュータ3bも、ホスト・コンピュータ5aと同様に、モニタ5a、5b、5cとDVIケーブル7b及びUSB9bを介して接続されている。なお、モニタ5a、5b、5cは、この順番でDVIケーブル7a、7bを用いてカスケード接続されている。
ホスト・コンピュータ3a、3bは、前述のDPVL規格に対応したDPVLパケットをモニタ5a、5b、5cに対して送信する。モニタ5aは、ホスト・コンピュータ3a、3bから受信したDPVLパケットに基づいて画像を表示する。また、モニタ5bは、カスケード接続されているモニタ5aから受信したDPVLパケットに基づいて画像を表示する。モニタ5cは、カスケード接続されているモニタ5bから受信したDPVLパケットに基づいて画像を表示する。
さらに、モニタ5a、5b、5cは、各モニタのモニタスクリーンR5(図1参照)の左上の端点の位置(MXORG、MYORG)、及び、モニタスクリーンR5のX方向、Y方向の大きさ(MXWID、MYWID)から構成されるモニタスクリーン位置情報をホスト・コンピュータ3a、3bからUSB9a、9bを介して受信する。
2.2. モニタ5のハードウェア構成
本実施例におけるモニタ5a、5b、5c(以下、モニタ5とする。)のハードウェア構成の特徴の一つは、少なくとも、モニタスクリーンR5の全体に表示される画像の1フレーム分のモニタ画像データを保持することができるフレーム・メモリを2つ有していることである。
モニタ5のハードウェア構成を図5に示す。モニタ5は、A、B2チャンネルの入力ポート501、A、B2チャンネルの出力ポート503、USBポート505、2チャンネルのDPVL解析回路507、ビット幅変換回路509、517、データ・バッファ511、519、フレーム・メモリ制御回路513、フレーム・メモリ515a、515b、LCD出力ポート521、LCD523、切換回路531、電源回路533、マイクロ・コンピュータ535(マイコン535)、及びダミー画像生成回路537を有している。
入力ポート501は、ホスト・コンピュータ3a、3b(図4参照)若しくは自身より前に接続されているモニタ5からDPVLパケットを受信する。出力ポート503は、自身より後に接続されているモニタ5に対してDPVLパケットを送信する。USBポート505は、ホスト・コンピュータ3からモニタスクリーン位置情報を受信する。モニタスクリーン位置情報は、USB規格で定められたHID Usage Tables(HIDテーブル)と呼ばれるデバイス用の各種コントロールテーブルにしたがって、所定の位置に記録される。
DPVL解析回路507は、受信したDPVLパケットに対してパケット解析処理、ヘッダ解析処理、アドレス演算処理及びパケット再構築処理を行う。DPVL解析回路507については、後述する。
ビット幅変換回路509は、外部から受信したDPVLパケットを内部で処理できるビット数に変換する。データ・バッファ511は、外部から受信し、ビット幅変換したDPVLパケットを一時的に保持する。
フレーム・メモリ制御回路513は、LCD523に表示する画像データに関するフレーム・メモリ515への書き込み・読み出し処理を行う。フレーム・メモリ制御回路513の動作については、後述する。
フレーム・メモリ515は、フレーム・メモリ515a及びフレーム・メモリ515bにより構成されている。フレーム・メモリ515a、515bは、それぞれ、LCD523に表示するモニタ画像データの1フレーム分を保持するのに十分な容量を有している。
ビット幅変換回路517は、画像データをLCD523に表示するためにビット幅変換する。データ・バッファ519は、ビット幅変換したDPVLパケットをLCD523に出力する際に一時的に保持する。LCD出力ポート521は、画像データをLCD523に表示するために出力する。LCD523は、自らのモニタースクリーンR5上に画像データを表示する。
切換回路531は、切換ボタンや外部リモコンからの切換信号を獲得する赤外線受信部等を有している。切換回路531は、切換ボタン等から切換信号を獲得すると、マイコン535へ画像の切換を示す切換情報を送信する。
電源回路533は、モニタ5の電源がオンになると、電源情報を生成し、マイコン535へ送信する。
マイコン535は、メモリ制御回路513及びダミー画像生成回路537の動作を制御する。また、マイコン535は、USBポート505を介して、ホスト・コンピュータ3a、3bと通信する。マイコン535の動作については後述する。
ダミー画像生成回路537は、ダミー画像を生成し、LCD523へ出力する。
3. DPVL解析回路507
A、B、2チャンネルの各DPVL解析回路507は、対応する入力ポート501から獲得したDPVLパケットに対して、モニタ画像データの生成処理を施して、メモリ制御回路513へ出力するものである。モニタ5は、いずれかの入力ポート501から獲得した獲得DPVLパケットに基づいて生成されるモニタ画像データのどちらか一方をLCD523のモニタスクリーンR5に表示するものであるが、DPVL解析回路507は、モニタスクリーンR5に表示されるか否かにかかわらず、入力ポート501から獲得されたDPVLパケットに対して、各入力ポート毎に、モニタ画像データの生成処理を行う。
まず、各DPVL解析回路507のロジック回路を図6に示す。DPVL解析回路507は、入力ポート507a、出力ポート507b、パケット解析回路507c、ヘッダ解析回路507d、キャッシュ507e、アドレス演算回路507f、パケット再構築回路507gを有している。
入力ポート507aは、入力ポート501(図5参照)が受信したDPVLパケットを獲得DPVLパケットとして受信する。出力ポート507bは、パケット再構築回路507gから獲得した再構築されたDPVLパケット等を出力ポート503、ビット幅変換回路509(図5参照)へ送信する。
パケット解析回路507cは、入力ポート507aから獲得した獲得DPVLパケットを、ヘッダ部H1とボディ部B1とに分離する。さらに、パケット解析回路507cは、分離したヘッダ部H1をヘッダ解析回路507d送信する。また、パケット解析回路507cは、分離したボディ部B1を出力ポート507bを介して、ビット幅変換回路509(図5参照)へ送信する。
ヘッダ解析回路507dは、獲得DPVLパケットのヘッダ部H1及びHIDテーブルが保持するモニタスクリーン位置情報に基づき、獲得DPVLパケットにおけるパケット表示領域R7のモニタスクリーンR5に対する位置関係を判断する。
パケット再構築回路507gは、ヘッダ解析回路507dが行った獲得DPVLパケットにおけるパケット表示領域R7のモニタスクリーンR5に対する位置関係の判断に基づき、獲得DPVLパケットの画像データから、モニタスクリーンR5に対応する画像データ以外の画像データを出力画像データとして抽出する。さらに、パケット再構築回路507gは、ヘッダ解析回路507dによる獲得DPVLパケットにおけるパケット表示領域R7のモニタスクリーンR5に対する位置関係の判断に基づき、抽出した出力画像データが表示する画像表示領域の仮想スクリーンR1に対する位置関係を示すヘッダ部を出力ヘッダ部として生成する。パケット再構築回路507gは、抽出した出力画像データ及び生成した出力ヘッダ部に基づき、カスケード接続された後段のモニタへ出力するための出力DPVLパケットを新たに生成する。
アドレス演算回路507fは、更新画像領域R9に対応する画像データをフレーム・メモリ515a、515b(図5参照)に保持する際の物理アドレスを演算する。
以下において、モニタ画像データの生成処理における、ヘッダ解析回路507d、アドレス演算回路507f、及びパケット再構築回路507gの処理を詳細に説明する。
3.1. ヘッダ解析回路507d
ヘッダ解析回路507dは、まず、獲得DPVLパケットのパケット表示領域R7が、LCD523のモニタスクリーンR5に対して、どの位置にあるのかを判断する。
ヘッダ解析回路507dは、獲得DPVLパケットのヘッダ部H1(図2参照)から、XORG、XSIZE、YORG、YSIZEを抽出し、キャッシュ507e(図6参照)に保持する。次に、ヘッダ解析回路507dは、獲得DPVLパケットのパケット表示領域R7(図1参照)の左上の端点T1が、モニタスクリーンR5に対してどの位置にあるのかを判断する。まず、ヘッダ解析回路507dは、端点T1が、モニタスクリーンR5の左辺に対してモニタスクリーンR5の内側に存在するのか、外側に存在するのかを判断する。図7に示すように、端点T1が、モニタスクリーンR5の左辺LLに対してモニタスクリーンR5の外側にある場合とは、端点T1がAの位置にある場合であり、内側にある場合とは、端点T1がBの位置にある場合となる。端点T1がAの位置にあるのか、Bの位置にあるのかを判断するために、ヘッダ解析回路507dは、端点T1のX座標を示すXORGと左辺LLのX座標を示すMXORGとを比較する。ヘッダ解析回路507dは、MXORG>=XORGとなる場合には、端点T1がAの位置にあると判断し、「cmp_mx0px0」の値を「0」として、キャッシュ507eに保持する。一方、ヘッダ解析回路507dは、XORG>MXORGとなる場合には、端点T1がBの位置にあると判断し、「cmp_mx0px0」の値を「1」として、キャッシュ507eに保持する。
次に、ヘッダ解析回路507dは、端点T1が、モニタスクリーンR5の右辺RRに対して、モニタスクリーンR5の内側に存在するのか、外側に存在するのかを判断する。図7に示すように、端点T1がモニタスクリーンR5の右辺RRに対してモニタスクリーンR5の内側にある場合とは、端点T1がCの位置にある場合であり、外側にある場合とは、端点T1がDの位置にある場合となる。端点T1がCの位置にあるのか、Dの位置にあるのかを判断するために、ヘッダ解析回路507dは、端点T1のX座標を示すXORGと右辺RRのX座標を示すMXORG+MXWIDとを比較する。ヘッダ解析回路507dは、MXORG+MXWID>=XORGとなる場合には、端点T1がCの位置にあると判断し、「cmp_mx1px0」の値を「0」として、キャッシュ507eに保持する。一方、ヘッダ解析回路507dは、XORG>MXORG+MXWIDとなる場合には、端点T1がDの位置にあると判断し、「cmp_mx1px0」の値を「1」として、キャッシュ507eに保持する。
ヘッダ解析回路507dが、これまでの処理を実現する際のロジック回路の一例を図11Aに示す。ここで、「+」は、図12Aに示す全加算回路を、「<」は、図12Bに示す4ビット比較回路を示している。
次に、ヘッダ解析回路507dは、端点T1が、モニタスクリーンR5の上辺に対してモニタスクリーンR5の内側に存在するのか、外側に存在するのか、及び、モニタスクリーンR5の下辺に対してモニタスクリーンR5の内側に存在するのか、外側に存在するのか、を判断する。図8に示すように、端点T1が、モニタスクリーンR5の上辺TTに対してモニタスクリーンR5の外側にある場合とは、端点T1がAの位置にある場合であり、内側にある場合とは、端点T1がBの位置にある場合となる。また、端点T1が、モニタスクリーンR5の下辺BBに対してモニタスクリーンR5の外側にある場合とは、端点T1がDの位置にある場合であり、内側にある場合とは、端点T1がCの位置にある場合となる。ヘッダ解析回路507dは、端点T1と左辺、右辺との位置関係の判断と同様にして、「cmp_my0py0」、「cmp_my1py0」の値を算出し、キャッシュ507eに保持する。
次に、ヘッダ解析回路507dは、獲得DPVLパケットのパケット表示領域R7(図1参照)の右下の端点T4が、モニタスクリーンR5に対してどの位置にあるのかを判断する。ヘッダ解析回路507dは、端点T4が、モニタスクリーンR5の左辺に対してモニタスクリーンR5の内側に存在するのか、外側に存在するのか、及び、モニタスクリーンR5の右辺に対してモニタスクリーンR5の内側に存在するのか、外側に存在するのか、を判断する。図9に示すように、端点T4が、モニタスクリーンR5の左辺LLに対してモニタスクリーンR5の外側にある場合とは、端点T4がAの位置にある場合であり、内側にある場合とは、端点T1がBの位置にある場合となる。また、端点T4が、モニタスクリーンR5の右辺RRに対してモニタスクリーンR5の外側にある場合とは、端点T4がDの位置にある場合であり、内側にある場合とは、端点T4がCの位置にある場合となる。ヘッダ解析回路507dは、端点T1の場合と同様にして、「cmp_mx0px1」、「cmp_mx1px1」の値を算出し、キャッシュ507eに保持する。
最後に、ヘッダ解析回路507dは、端点T4が、モニタスクリーンR5の上辺に対してモニタスクリーンR5の内側に存在するのか、外側に存在するのか、及び、モニタスクリーンR5の下辺に対してモニタスクリーンR5の内側に存在するのか、外側に存在するのか、を判断する。図10に示すように、端点T4が、モニタスクリーンR5の上辺TTに対してモニタスクリーンR5の外側にある場合とは、端点T4がAの位置にある場合であり、内側にある場合とは、端点T1がBの位置にある場合となる。また、端点T4が、モニタスクリーンR5の下辺BBに対してモニタスクリーンR5の外側にある場合とは、端点T4がDの位置にある場合であり、内側にある場合とは、端点T4がCの位置にある場合となる。ヘッダ解析回路507dは、端点T1の場合と同様にして、「cmp_my0py1」、「cmp_my1py1」の値を算出し、キャッシュ507eに保持する。
なお、前述のように、DPVL規格においては、DPVLパケットが表示する画像は、矩形であるので、端部T1、T4について位置を特定できれば、端部T2、T3についても、特定できることになる。この結果、ヘッダ解析回路507dは、モニタスクリーンR5に対する獲得DPVLパケットのパケット表示領域R7の位置を特定することができる。
次に、ヘッダ解析回路507dは、獲得DPVLパケットによって、LCD523のモニタスクリーンR5のどの領域が更新されるのかを特定する。つまり、ヘッダ解析回路507dは、更新画像領域R9(図1参照)の範囲を特定すべく、更新画像領域R9の端点T1’、T2’、T3’、T4’の位置(図1参照)を特定する。図1に示すように、更新画像領域R9は矩形であるので、端部T1’、T4’について位置を特定できれば、更新画像領域R9を特定できることになる。
ヘッダ解析回路507dは、図13に示す位置特定テーブルに基づいて、hdst、vdst、hded、vded、xoff、yoff、hdst_flag、hded_flagの値を決定し、キャッシュ507eに保持する。ここで、hdstは、端点T1’のモニタスクリーンR5に対するX座標を示す。vdstは、端点T1’のモニタスクリーンR5に対するY座標を示す。xoffは、端点T1’に設定されるオフセットのX方向の大きさを示す。yoffは、端点T1’に設定されるオフセットのY方向の大きさを示す。vdstは、端点T4’のモニタスクリーンR5に対するX座標を示す。vdedは、端点T4’のモニタスクリーンR5に対するY座標を示す。hdst_flagは、端点T1’のX座標がLCD523のモニタスクリーンR5内に存在するか否かを示すフラグであり、モニタスクリーンR5内に存在すれば「1」、存在しなければ「0」となる。vdst_flagは、端点T1’のY座標がLCD523のモニタスクリーンR5内に存在するか否かを示すフラグである。hded_flagは、端点T4’のX座標がLCD523のモニタスクリーンR5内に存在するか否かを示すフラグである。vded_flagは、端点T4’のY座標がLCD523のモニタスクリーンR5内に存在するか否かを示すフラグである。それぞれ、モニタスクリーンR5内に存在すれば「1」、存在しなければ「0」となる。
図13に示す位置特定テーブルを用いて、端点T1’、T4’の位置を特定する手順を説明する。位置特定テーブルにおけるcmp_mx1px0、cmp_mx0px0、・・・は、ヘッダ解析回路507dが獲得DPVLパケットのパケット表示領域R7(図1参照)の端点T1、T4の位置を特定する際に算出した値を示す。
まず、端点T1’のX座標の位置を特定する場合を考える。(cmp_mx1px0,cmp_mx0px0)=(0,0)の場合、図7に示すように獲得DPVLパケットのパケット表示領域R7の端点T1は、A若しくはA’の位置にあることになる。つまり、(cmp_mx1px0,cmp_mx0px0)=(0,0)であれば、獲得DPVLパケットのパケット表示領域R7とモニタスクリーンR5とが重なる領域、つまり、画像更新領域R9が存在する可能性がある。よって、hdst_flagに「1」をセットする。画像更新領域R9が存在すれば、端点T1’のX座標は常にMXORGとなる。よって、端点T1’のモニタスクリーンR5に対するX座標を示すhdstは、MXORG−MXORG(=0)となる。端点T1’は、常にモニタスクリーンR5の左辺上に存在するので、xoff=0となる。なお、端点T1がAの位置にあるのか、A’の位置にあるのかは端点T4の位置によって決定されることになる。
次に、(cmp_mx1px0,cmp_mx0px0)=(0,1)の場合、図7に示すように獲得DPVLパケットのパケット表示領域R7の端点T1は、B若しくはCの位置にあることになる。つまり、(cmp_mx1px0,cmp_mx0px0)=(0,1)であれば、画像更新領域R9は常に存在する。よって、hdst_flagに「1」をセットする。画像更新領域R9の端点T1’のX座標は常にXORGとなる。よって、端点T1’のモニタスクリーンR5に対するX座標を示すhdstは、XORG−MXORGとなる。端点T1’に関するxoffは、獲得DPVLパケットにおけるオフセット値であるHOFFの値をセットする。
次に、(cmp_mx1px0,cmp_mx0px0)=(1,0)の場合について考えると、このような場合はあり得ない(図7参照)。よって、hdst_flagに「0」をセットする。この場合、hdst、xoffを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。
最後に、(cmp_mx1px0,cmp_mx0px0)=(1,1)の場合について考えると、図7に示すように、獲得DPVLパケットのパケット表示領域R7は常にモニタスクリーンR5外に存在し、画像更新領域R9は常に存在しないことになる。よって、hdst_flagに「0」をセットする。この場合、hdst、xoffを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。
端点T1’のY座標の位置を特定する場合は、端点T1’のX座標の位置を特定する場合と同様に考える(図9参照)。
次に、端点T4’のX座標の位置を特定する場合を考える。(cmp_mx1px1,cmp_mx0px1)=(0,0)の場合について考えると、図8に示すように、獲得DPVLパケットのパケット表示領域R7の端点T4はAの位置に存在することになり、画像更新領域R9は常に存在しないことになる。よって、hded_flagに「0」をセットする。この場合、hdedを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。
次に、(cmp_mx1px1,cmp_mx0px1)=(0,1)の場合、図8に示すように獲得DPVLパケットのパケット表示領域R7の端点T4は、B若しくはCの位置にあることになる。つまり、(cmp_mx1px1,cmp_mx0px1)=(0,1)であれば、画像更新領域R9は常に存在する。よって、hded_flagに「1」をセットする。画像更新領域R9の端点T4’のX座標は常にXORG+XSIZEとなる。よって、端点T4’のモニタスクリーンR5に対するX座標を示すhdedは、XORG+XSIZE−MXORGとなる。
次に、(cmp_mx1px1,cmp_mx0px1)=(1,0)の場合について考えると、このような場合はあり得ない(図8参照)。よって、hded_flagに「0」をセットする。この場合、hdedを特に設定する必要はないので、以前にセットしていた値をそのままセットしておく。
最後に、(cmp_mx1px1,cmp_mx0px1)=(1,1)の場合を考えると、図8に示すように獲得DPVLパケットのパケット表示領域R7の端点T4は、D若しくはD’の位置にあることになる。つまり、(cmp_mx1px1,cmp_mx0px1)=(1,1)であれば、獲得DPVLパケットのパケット表示領域R7とモニタスクリーンR5とが重なる領域、つまり、画像更新領域R9が存在する可能性がある。よって、hdst_flagに「1」をセットする。画像更新領域R9が存在が存在すれば、端点T4’のX座標は常にMXORG+MXWIDとなる。よって、端点T4’のモニタスクリーンR5に対するX座標を示すhdedは、MXORG+MXWID−MXORG=MXWIDとなる。なお、端点T4がDの位置にあるのか、D’の位置にあるのかは端点T1の位置によって決定されることになる。
端点T4’のY座標の位置を特定する場合は、端点T4’のX座標の位置を特定する場合と同様に考える(図10参照)。
以上の手順によって、ヘッダ解析回路507dは、端部T1’、T4’の位置を特定する。
3.2. アドレス演算回路507f
ヘッダ解析回路507dにおいて更新画像領域R9の端点T1’、T2’、T3’、T4’の位置の特定が終了すると、アドレス演算回路507f(図6参照)は、更新画像領域R9に対応する画像データ(更新画像データ)をフレーム・メモリ515a、515bに保持する際のアドレスを演算する。
フレーム・メモリ515a、515bは、少なくとも現在LCD523のモニタスクリーンR5に表示されているモニタ画像データの1フレーム分を保持している。フレーム・メモリ515a、515bにおける論理アドレス空間R515を図14に示す。図14におけるフレーム・メモリ515a、515bにおける論理アドレス空間R515において、左上の端点をアドレス「00000000h」と右下の端点を「FFFFFFFFh」とする。
論理アドレス空間R515において、モニタスクリーンR5に表示されているモニタ画像データが保持されている領域を領域R5’、更新画像データが保持される領域を領域R9’とする。アドレス演算回路507fは、ヘッダ解析回路507dが算出し、キャッシュ507eに保持しているhdst、vdst、xoff、hded、及びvdedに基づいて、領域R9’の論理アドレス空間R515における位置を特定する。
アドレス演算回路507fは、論理アドレスを求める前に、ヘッダ解析回路507dが求めた更新画像領域R9がモニタスクリーンR5に完全に含まれるものであるか否かを判断する。ヘッダ解析回路507dでは、更新画像領域R9の端点T1’、T4’について個別に、位置を特定している。したがって、アドレス演算回路507fは、更新画像領域R9全体として、モニタスクリーンR5内に存在するのか否かを判断する。アドレス演算回路507fは、ヘッダ解析回路507dが算出したhdst_flag、vdst_flag、hded_flag、vded_flagを取得し、それらの論理積を算出する。そして、アドレス演算回路507fは、算出した論理積が「1」であれば、論理アドレスの演算を行う。論理積が「1」であるということは、端点T1’、T4’が、ともにモニタスクリーンR5内に存在することを意味し、つまり、更新画像領域R9がモニタスクリーンR5内に存在することを意味する。
アドレス演算回路507fが、更新画像領域R9がモニタスクリーンR5内に存在するか否かの判断を行う際のロジック回路の一例を図15Aに示す。
図14に示すように、領域R5がアドレス「00000000h」から開始しているとすると、アドレス演算回路507fは、frame width(フレーム・メモリ515の幅)×vdst+hdstのアドレスを更新画像領域R9の端点T1’に対応するアドレスとして算出する。
アドレス演算回路507fは、同様に、frame width(フレーム・メモリ515の幅)×vded+hdedのアドレスを端点T4’に対応するアドレスとして、算出する。そして、アドレス演算回路507fは、算出した論理アドレスを物理アドレスに変換する。アドレス演算回路507fが、論理アドレスを物理アドレスに変換する際のロジック回路の一例を図15Bに示す。
このように、物理アドレスを算出することによって、更新画像領域R9に含まれる画像データをフレーム・メモリの所定の領域R9’に記憶すればモニタ画像データが生成される状態となる。
アドレス演算回路507fは、獲得DPVLパケットを獲得した入力ポート501を識別するためのポート識別情報と変換した物理アドレスとを関連付けた更新領域情報を、フレーム・メモリ制御回路513へ送信する。
3.3. パケット再構築回路507g
パケット再構築回路507gが行う処理を図16に示すフローチャートに基づいて説明する。パケット再構築回路507gは、獲得DPVLパケットのパケット表示領域R7がモニタスクリーンR5内に収まるか否か、つまり、獲得DPVLパケットがモニタスクリーンR5内のパケットか否かを、図17に示す条件1に基づき判断する(S1701)。パケット再構築回路507gは、獲得DPVLパケットのパケット表示領域R7がモニタスクリーンR5内に収まると判断すると、当該獲得DPVLパケットを削除し(S1703)、以降に接続されているモニタには出力しない。
一方、ステップS1701において獲得DPVLパケットのパケット表示領域R7がモニタスクリーンR5内に収まらないと判断すると、パケット再構築回路507gは、獲得DPVLパケットが再構築できるDPVLパケットであるか否かを、図17に示す条件2に基づき判断する(S1705)。条件2は、獲得DPVLパケットのパケット表示領域R7がモニタスクリーンR5の範囲外にある場合を判断している。
パケット再構築回路507gは、ステップS1705においてパケットの再構築が可能であると判断すると、Y軸方向に削除できる画像データが存在するか否かを図17に示す条件3に基づき判断する(S1707)。条件3は、獲得DPVLパケットのパケット表示領域R7が、上側の境界のみを含む場合(a)、下側の境界のみを含む場合(b)、及び上側及び下側の境界を含む場合(c)のいずれに該当するのかを判断している。
そして、パケット再構築回路507gは、条件3に基づく判断にしたがって、図18に示す変換式1に基づいてパケットの再構築を行う(S1709)。パケット再構築回路507gは、条件3に合致した獲得DPVLパケットの画像データを、上側及び下側の境界で分割する。また、パケット再構築回路507gは、分割した画像データのパケット再構築にあたり、ヘッダ部を生成する必要があるが、このヘッダ部の生成は、変換式1基づいて行われる。変換式1では、分割後の画像データの右上の端点のX座標、Y座標をXORG’(又はXORG’’)、YORG’(YORG’’)、画像データのX軸方向の大きさ、Y軸方向の大きさを、XSIZE’(XSIZE’’)、YSIZE’(YSIZE’’)としている。
次に、パケット再構築回路507gは、再構築したDPVLパケットのそれぞれについて、条件2に基づきDPVLパケットの再構築が可能であるか否か、つまり、モニタスクリーンR5外のパケット表示領域R7のみを有するDPVLパケットであるか否かを判断する(S1711)。そして、パケット再構築回路507gは、再構築したDPVLパケットが条件式2に合致する、つまり再構築が不可能と判断すると、当該DPVLパケットについては、そのまま後段のモニタに対して出力する(S1719)。
パケット再構築回路507gは、条件式2に合致しない、つまり再構築したDPVLパケットが再構築可能であると判断すると、X軸方向に削除できる画像データが存在するか否かを図17に示す条件4に基づき判断する(S1713)。条件4は、獲得DPVLパケットのパケット表示領域R7が、左側の境界のみを含む場合(a)、右側の境界のみを含む場合(b)、及び左側及び右側の境界を含む場合(c)のいずれに該当するのかを判断している。
パケット再構築回路507gは、X軸方向に削除できる画像データが存在すると判断すると、変換式2に基づき、DPVLパケットの再構築を行う(S1715)。なお、ステップSにおけるDPVLパケットの再構築は、ステップS1709におけるDPVLパケットの再構築と同様にして行う。そして、パケット再構築回路507gは、再構築したDPVLパケットについて、ステップS1711と同様に、条件2に基づき再構築可能であるか否かを判断する(S1717)。パケット再構築回路507gは、条件2に合致する再構築したDPVLパケットについては、削除する(S1721)。一方、パケット再構築回路507gは、条件2に合致しなかった再構築したDPVLパケットについては、そのまま後段のモニタに対して出力する(S1719)。
なお、ステップS1719においてDPVLパケットを出力する際には、出力するDPVLパケットの元となった獲得DPVLパケットを獲得した入力ポート501に対応する出力ポート502から、DPVLパケットを出力する(図5参照)。
このようなパケット再構築回路507gが行う処理を具体的に図19を用いて説明する。図19において、A〜Jは、獲得DPVLパケットのパケット表示領域を示している。また、図19には、一部のパケット表示領域に対して、その座標値も記載している。
G、Hの獲得DPVLパケットは、条件1によって、パケット再構築回路507gによって削除される。また、H、Iの獲得DPVLパケットは、条件2によって後段のモニタに対して、そのまま出力される。
結局、パケット再構築の対象となる獲得DPVLパケットは、モニタスクリーンR5の境界を含むもの、つまり、A〜Fの獲得DPVLパケットとなる。まず、上若しくは下の境界を含むA、A’、B、Cの獲得DPVLパケットが、条件3によって、抽出される。そして、各獲得DPVLパケットの画像データは、境界より上に存在する画像データと境界より下に存在する画像データとに分割される。Aの獲得DPVLパケットは、A1及びA2の画像データに分割される。A’の獲得DPVLパケットは、A1’及びA2’の画像データに分割される。次に、分割された画像データについて、ヘッダ部が生成される。例えば、A1の画像データについては、変換式1(図18参照)より、YORG’=YORG、YSIZE’=YORG+YSIZE−MYORGとなる。なお、XORG’、XSIZE’につては、分割前の画像データに関するヘッダ部のXORG、XSIZEと同じとなる。そして、A1の画像データ及び生成したヘッダ部によってDPVLパケットを再構築する。
A1、A1’について再構築したDPVLパケットは、条件2(図17参照)に合致するので、そのまま後段のモニタに対して出力される。一方、A2、A2’について再構築したDPVLパケットについては、条件4(図17参照)における判断の対象となる。
条件4の対象となるのは、A2、A2’、D、E、Fの獲得DPVLパケットとなる。ここで、A2の獲得DPVLパケットは、条件4より、削除される。A2’、D、E、Fの獲得DPVLパケットについては、モニタスクリーンR5の右側若しくは左側の境界を含んでいるので、変換式2に基づく再構築の対象となる。Eの獲得DPVLパケットについては、E1、E2についてDPVLパケットが再構築される。そして、E1について再構築されたDPVLパケットは、条件2によって、削除される。一方、E2について再構築されたDPVLパケットは、後段のモニタに対して出力される。他の獲得DPVLパケットについても、同様である。
4. マイコン535
マイコン535は、切換回路531からの切換情報及び電源回路533からの電源情報に基づいて、フレーム・メモリ制御回路513等の動作を制御する。図20に示すフローチャートに基づいて、マイコン535の動作を説明する。
マイコン535は、切換回路531からの切換情報を獲得すると(S2101)、今までモニタ画像データを読み出していたフレーム・メモリとは異なるフレーム・メモリから画像情報を読み出す旨の切換制御情報をフレーム・メモリ制御回路513へ出力する(S2103)。
また、マイコン535は、電源回路533から電源がオンになった旨の示す電源情報を取得すると(S2111)、フレーム・メモリ515a、515bにおけるモニタ画像データを保持する領域の値を初期化し、所定の時期まで読み出しを行わない旨を示す初期化制御情報をフレーム・メモリ制御回路513へ出力する(S2113)。また、マイコン535は、ダミー画像生成回路537を制御しダミー画像を生成させ、LCD523に出力させる(S2115)。なお、本実施例においては、ダミー画像生成回路537は、ダミー画像としてブルー・スクリーンを生成する。
さらに、マイコン535は、電源回路533から当該モニタ5の電源がオンになった旨を示す電源情報を獲得すると、モニタ画像データの全ての送信を要求する全画面要求情報をUSBポート505を介して出力する(S2117)。
さらに、マイコン535は、更新完了情報(後述)を獲得したと判断すると(S2119)、ダミー画像の生成を中止するようダミー画像生成回路537を制御する(S2121)。
5. フレーム・メモリ制御回路513
フレーム・メモリ制御回路513の動作を図21a、21bに示すフローチャートに基づき説明する。図21aに示すように、フレーム・メモリ制御回路513は、更新領域情報を獲得すると(S2201)、ポート識別情報を抽出する(S2203)。フレーム・メモリ制御回路513は、抽出したポート情番号報に対応するフレーム・メモリ515a、515bの値を、アドレス演算回路507fが算出した物理アドレスに基づいて更新画像データで更新する(S2205)。
フレーム・メモリ制御回路513は、前述のDPVL解析回路507と同様に、LCD523に現在表示されているモニタ画像データが、いずれの入力ポート501から獲得されたものであるか否かにかかわらず、ステップS2201〜S2205の処理を実行する。これにより、モニタスクリーンR5に表示されているモニタ画像データが切り換えられたとしても、切り換え時に画像欠損を生じさせないようにすることができる。
また、フレーム・メモリ制御回路513は、所定のタイミングで定期的にフレーム・メモリからモニタ画像データを読み出し(S2241)、読み出したモニタ画像データを出力する(S2243)。
さらに、フレーム・メモリ制御回路513は、ステップS2103(図20参照)においてマイコン535から出力された切換制御情報を獲得すると(S2211)、モニタ画像データを読み出すフレーム・メモリを切り換え、切り換えたフレーム・メモリからモニタ画像データを読み出す(S2213)。そして、フレーム・メモリ制御回路513は、読み出したモニタ画像データを出力する(S2215)。
次に、フレーム・メモリ制御回路513が、初期化制御情報を獲得したときの動作を図21bに基づき説明する。フレーム・メモリ制御回路513は、初期化制御情報を獲得すると(S2221)、フレーム・メモリからのモニタ画像データの読み出しを中止する(S2223)。そして、フレーム・メモリ制御回路513は、フレーム・メモリ515a、515bを所定の値で初期化する(S2225)。
フレーム・メモリ制御回路513は、マイコン535からの全画面要求情報にしたがって送信されてきたモニタ画像データを獲得したと判断すると(S2227)、フレーム・メモリ515a、515bのモニタ画像データを保持する領域の値を更新する(S2229)。フレーム・メモリ制御回路513は、フレーム・メモリ515a、515bのモニタ画像データを保持する領域の値を全て獲得したモニタ画像データで更新すると、フレーム・メモリの値を新たに獲得したモニタ画像データで更新した旨を示す更新完了情報をマイコン535へ送信する(S2231)。フレーム・メモリ制御回路513は、ステップS2229で更新したモニタ画像データを所定のフレーム・メモリ515a、515bから読み出す(S2233)。なお、所定のフレーム・メモリは、前回に電源をオフとしたときに表示していたモニタ画像データを保持してたフレーム・メモリとしている。フレーム・メモリ制御回路513は、読み出したモニタ画像データを出力する(S2235)。
1. 機能ブロック図
本実施例における画像表示装置M2の機能ブロック図を図22に示す。画像表示装置M2は、表示画像情報保持手段M11、画像保持制御手段M13、画像選択情報獲得手段M14、画像表示手段M15、電源状態判断手段M16、要求情報出力手段M17、初期化手段M18、調整表示画像情報生成手段10、調整表示画像情報表示手段M20、画像情報獲得手段M22、及び表示画像情報生成手段M29を有している。
画像情報獲得手段M22は、複数の画像のうち少なくとも一の画像については、当該画像の全体を表示する画像情報である全体画像情報を獲得する。その他については、実施例1における画像情報獲得手段M12と同様である。
表示画像情報生成手段M29は、画像選択情報において選択されなかった画像が、全体画像情報に対応するものであれば、当該全体画像情報に基づく表示画像情報の生成を行わない。
なお、表示画像情報保持手段M11、画像保持制御手段M13、画像選択情報獲得手段M14、画像表示手段M15、電源状態判断手段M16、要求情報出力手段M17、初期化手段M18、調整表示画像情報生成手段10及び調整表示画像情報表示手段M20については、実施例1と同様である。
これにより、全体画像情報が表示する画像として選択されていない場合には、表示画像情報の生成処理及び表示画像情報保持手段への保持処理を行う必要がないので、消費電力の削減が可能となる。
2. ハードウェア構成
本実施例における多入力マルチモニタシステムのハードウェア構成は、実施例1のもの(図4参照)と同様である。また、多入力マルチモニタを構成する本実施例に係るモニタ25のハードウェア構成も実施例1(図5参照)と同様である。ただし、DPVL解析回路507におけるパケット解析回路507c、フレーム・メモリ制御回路513及びマイコン535の動作が、実施例1とは異なる。
フレーム・メモリ制御回路513は、入力ポート501が獲得したラスター画像データをDPVL解析回路507を介して獲得すると、当該ラスター画像データに基づいてモニタ画像データの生成処理を行う。フレーム・メモリ制御回路513に関するその他の動作については、実施例1と同様である。
以下において、実施例1とは異なるパケット解析回路507c及びマイコン535の動作について説明する。
3. パケット解析回路507c
DPVL解析回路507のパケット解析回路507cは、ホスト・コンピュータ3、4からDVIケーブル7a、7bを介して画像に関するデータを獲得すると、当該獲得したデータがDPVLパケットであるのか、それともラスタ画像データに関するものであるのかを判断する。パケット解析回路507cの動作を図23に示すフローチャートに基づき説明する。
パケット解析回路507cは、垂直同期信号を獲得すると(S2501)、垂直同期信号の幅が水平同期信号から水平同期信号までの期間(水平同期期間)の2倍以下、つまり2ライン走査の期間以下であるか否かを判断する(S2503)。さらに、パケット解析回路507cは、垂直同期信号に続くバック・ポーチ(Back Porch)が水平同期期間の5倍以下か否かを判断する(S2505)。さらに、パケット解析回路507cは、垂直同期信号の幅が水平同期期間の2倍以下、かつ、垂直同期信号に続くバック・ポーチが水平同期期間の5倍以下であるフレームが30フレーム以上続いているか否かを判断する(S2507)。
パケット解析回路507cは、垂直同期信号の幅が水平同期期間の2倍以下、かつ、垂直同期信号に続くバック・ポーチが水平同期期間の5倍以下であり、このようなフレームが30フレーム以上続いていると判断すると、DPVLパケットを獲得したと判断する(S2509)。そして、パケット解析回路507cは、マイコン535に対して、対応する入力ポート501のポート番号を示すポート識別番号及びDPVLパケットを獲得した旨により構成される獲得情報を出力する(S2511)。
一方、パケット解析回路507cは、垂直同期信号の幅が水平同期期間の2倍より大きい、若しくは、垂直同期信号に続くバック・ポーチが水平同期期間の5倍より大きい、若しくは、垂直同期信号の幅が水平同期期間の2倍以下、かつ、垂直同期信号に続くバック・ポーチが水平同期期間の5倍以下のフレームが30フレーム以上続いていないと判断すると、ラスタ画像データを獲得したと判断する(S2513)。そして、パケット解析回路507cは、マイコン535に対して、対応する入力ポート501(図5参照)の番号を示すポート番号とラスタ画像データを獲得した旨とを示す獲得情報を出力する(S2511)。
なお、パケット解析回路507c(図6参照)は、ラスタ画像データを獲得したと判断すると、DPVLパケットに対するモニタ画像データの生成処理における、ヘッダ解析回路507d、アドレス演算回路507f、及びパケット再構築回路507g等の処理は行わず、獲得したラスタ画像データに関するデータを、そのままフレーム・メモリ制御回路513へ出力するとともに、対応する出力ポート502(図5参照)から後段のモニタに対して出力する。
4. マイコン535
マイコン535の動作を図24に示すフローチャートに基づき説明する。マイコン535は、獲得情報を獲得すると(S2601)、ポート識別番号と獲得した画像データの種類を抽出する(S2603)。そして、マイコン535は、メモリに記録されているフレーム・メモリ制御対応テーブルを獲得する(S2605)。
フレーム・メモリ制御対応テーブルの一例を図25に示す。フレーム・メモリ制御対応テーブルは、各入力ポート501(図5参照)から獲得した画像データの種類及び画像の切り換えの状況によって、フレーム・メモリ制御回路513の動作を制御するためのテーブルである。
例えば、AチャンネルからDPVLパケットを獲得し、Bチャンネルからラスタ画像データが獲得されており、現在Bチャンネルが選択されている場合、モニタ35は、非表示側の画像データはDPVLに関するものであるが、フレーム・メモリ515aへの保持は行う。従って、図25におけるフレーム・メモリ制御対応テーブルの番号2の欄に示すように、非表示側であるDPVLパケットについては、フレーム・メモリ515aの更新処理を行い、一方、表示側のラスタ画像データについては、獲得したラスタ画像データをフレーム・メモリ515bへの保持・更新処理を行うと共に、モニタスクリーンR5に表示するために当該フレーム・メモリ515bからモニタ画像データを読み出す処理を行う。他の場合についても、同様である。
図24に戻って、マイコン535は、フレーム・メモリ制御対応テーブル基づいて、フレーム・メモリ制御回路513を制御するためのフレーム・メモリ制御情報を送信する(S2607)。このように、ラスタ画像データを獲得した際には、フレーム・メモリへのアクセスを中止するように制御することによって、無用な処理を削減することができ、モニタ全体として、省電力化を図ることができる。
1. 機能ブロック図
本実施例における画像表示装置M3の機能ブロック図を図26に示す。画像表示装置M3は、表示画像情報保持手段M11、画像選択情報獲得手段M14、画像表示手段M15、電源状態判断手段M16、要求情報出力手段M17、初期化手段M18、調整表示画像情報生成手段10、調整表示画像情報表示手段M20、画像情報獲得手段M22、表示画像情報生成手段M29、画像保持制御手段M33、及び表示画像情報統合手段M39を有している。
画像保持制御手段M33は、画像選択情報において選択されなかった画像が、部分画像情報に対応するものであっても、表示画像情報統合手段M39が生成した表示画像情報を前記画像の種類毎に表示画像情報保持手段に保持する。また、表示画像情報保持手段M11に対する処理が行われていないと判断すると、表示画像情報を当該表示画像情報保持手段M11に保持する。画像保持制御手段M33のその他の処理については、実施例2における画像保持手段M13と同様である。
表示画像情報統合手段M39は、部分画像情報に基づく複数の表示画像情報を獲得し、獲得した複数の表示画像情報を統合した一の表示画像情報を生成する。
なお、表示画像情報保持手段M11、画像選択情報獲得手段M14、画像表示手段M15、電源状態判断手段M16、要求情報出力手段M17、初期化手段M18、調整表示画像情報生成手段10、調整表示画像情報表示手段M20、画像情報獲得手段M22、及び表示画像情報生成手段M29については、実施例2と同様である。
これにより、表示画像情報を表示画像情報保持手段に保持するタイミングを自由に決定することができるので、効率的な画像情報の保持処理を行うことができる。また、表示画像情報保持手段M11に対する処理が行われていないときに、表示画像情報を表示画像情報保持手段に保持するので、効率的な画像情報の保持処理を行うことができる。
2. ハードウェア構成
本実施例における多入力マルチモニタシステムのハードウェア構成は、実施例1のもの(図4参照)と同様である。また、多入力マルチモニタを構成する本実施例に係るモニタ25のハードウェア構成は実施例2(図5参照)と同様である。ただし、フレーム・メモリ制御回路513のハードウェア構成が異なる。
フレーム・メモリ制御回路513のハードウェア構成の一例を図27に示す。フレーム・メモリ制御回路513は、統合回路513a、ラスター画像データ処理回路513b、読み取り回路513c、統合用バッファ513d、ラスタ用バッファ513e、読み取り用バッファ513f、及び仲裁回路513gを有している。
統合回路513aは、獲得DPVLパケットに基づいてDPVL解析回路507(図5参照)が生成した複数のモニタ画像データを獲得し、獲得した複数のモニタ画像データを統合した一のモニタ画像データを生成する。また、統合回路513aは、統合用バッファ513dと接続されている。統合回路513aの動作については後述する。
ラスター画像データ処理回路513bは、ラスター画像データに基づいてモニタ画像データを生成する。また、ラスター画像データ処理回路513bは、ラスタ用バッファ513eと接続されている。ラスター画像データ処理回路513bの動作は、実施例2におけるフレーム・メモリ制御回路513のラスター画像データ生成処理と同様である。
読み取り回路513cは、LCD523へ出力するためのモニタ画像データを読み取る処理を行う。また、読み取り回路513cは、読み取り用バッファ513fと接続されている。
仲裁回路513gは、フレーム・メモリ515に対する処理が行われていないと判断すると、モニタ画像データをフレーム・メモリ515に保持する。仲裁回路513gの動作については後述する。
3. 統合回路513a
統合回路513aは、新たに獲得DPVLパケットの画像データを獲得したと判断すると、以前の獲得DPVLパケットの画像データが、データ・バッファ513dに残存しているか否かを判断する。統合回路513aは、データ・バッファ513dに画像データが残存していないと判断すると、獲得した獲得DPVLパケットの画像データをフレーム・メモリ515a若しくはフレーム・メモリ515bへ書き込む処理を行う。
一方、統合回路513aは、データ・バッファ513dに以前の画像データが残存していると判断すると、モニタ画像データの統合処理を行う。統合回路513aのモニタ画像データの統御処理を図28に示すフローチャートを用いて説明する。ここでは、今回獲得した獲得DPVLパケットの画像データによって更新される領域を後着更新領域と、以前に獲得した獲得DPVLパケットの画像データによって更新される領域を先着更新領域とする。
統合回路513aは、後着更新領域の左上の端点が先着更新領域に含まれるか否かを判断する(S2701)。統合回路513aは、この判断を、重複領域条件テーブルに基づいて判断する。重複領域条件テーブルの一例を図29に示す。
重複領域条件テーブルは、後着更新領域の各端点と先着更新領域との位置関係を判断するためのテーブルである。重複領域条件テーブルにおける条件(1)は、後着更新領域の左上の端点が、先着更新領域内に含まれるか否かを判断するための条件である。
ここでは、先着更新領域の左上の端点の座標値(X座標、Y座標)=(XORG1、YORG1)、先着更新領域の大きさ(横方向の大きさ、縦方向の大きさ)=(HSIZE1、VSIZE1)としている。また、後着更新領域の左上の端点の座標値(X座標、Y座標)=(XORG2、YORG2)、先着更新領域の大きさ(横方向の大きさ、縦方向の大きさ)=(HSIZE2、VSIZE2)としている。なお、統合回路513aは、これらの値を、フレーム・メモリへ書き込む画像の書き込み先を示す物理アドレスより計算して生成する。なお、DPVL解析回路507から統合回路513aへこれらの値を転送するようにしてもよい。
後着更新領域の左上の端点が先着更新領域内に存在するためには、X座標に関して、後着更新領域の左上の端点(XORG2)が、先着更新領域の左上の端点(XORG1)と右上の端点(XORG1+XSIZE1)との間に存在する必要がある。また、Y座標に関して、後着更新領域の左上の端点(YORG2)が、先着更新領域の左上の端点(YORG1)と左下の端点(YORG1+VSIZE1)との間に存在する必要がある。このような条件を表したものが、重複領域条件テーブルにおける条件(1)である。以下同様に、条件(2)は後着更新領域の右上の端点が先着更新領域内に存在するため条件、条件(3)は後着更新領域の左下の端点が先着更新領域内に存在するための条件、条件(4)は後着更新領域の右下の端点が先着更新領域内に存在するため条件を示したものである。
図28に戻って、統合回路513aは、後着更新領域の左上の端点が先着更新領域内に存在すると判断すると、互いに重複していない領域(以下、未重複領域とする。)を特定する(S2703)。統合回路513aは、未重複領域特定テーブルを用いて、未重複領域を特定する。未重複領域特定テーブルの一例を図30に示す。
未重複領域特定テーブルは、先着更新領域と後着更新領域との位置関係から、重複していない領域を特定するためのテーブルである。未重複領域特定テーブルにおける各条件は、重複領域条件テーブルにおける対応する条件に合致すると判断された場合に適用される条件である。つまり、未重複領域特定テーブルにおける条件(1)は、重複領域特定テーブルにおける条件(1)に合致すると判断された後に適用される条件であり、つまり、後着更新領域の左上の端点が先着更新領域内に存在すると判断された後に適用される条件である。
未重複領域特定テーブルの条件(1)の典型的な先着更新領域と後着更新領域との位置関係を図31に示し、この位置関係を用いて未重複領域特定テーブルの条件(1)について説明する。統合回路513aは、先着更新領域F1において、後着更新領域F2の左上の端点より上側に存在する領域F1’を特定する。図30より、領域F1’は、左上の端点の座標(X座標、Y座標)=(XORG1、YORG1)、大きさ(横方向、縦方向)=(HSIZE1、YORG2−YORG1)となる。この領域F1’は、後着更新領域F2よりも上側に存在することから、未重複領域に該当する。
また、先着更新領域F1から領域F1’を除いた領域のうち、後着更新領域F2より左側に存在する領域F1’’を特定する。図30より、領域F1’’は、左上の端点の座標(X座標、Y座標)=(XORG1、YORG2)、大きさ(横方向、縦方向)=(XORG2−XORG1、VSIZE1−(YORG2−YORG1))となる。この領域F1’’は、後着更新領域F2よりも左側に存在することから、未重複領域に該当する。
先着更新領域の残りの領域F1’’’は、後着更新領域F2と重複する領域を含む領域となる。なお、図31においては、領域F1’’’は、後着更新領域F2と重複する領域となるが、先着更新領域F1の右上(右下)の端点が先着更新領域F1より右側に存在する場合には、領域F1’’’は、未重複領域を含むことになる。
図32に、未重複領域特定テーブルの条件(1)〜(4)における典型的な先着更新領域F1と後着更新領域F2との位置関係及び領域F1’、F1’’の位置を示す。
図28に戻って、統合回路513aは、未重複領域を特定した後、重複領域を含む領域F1’’’(図31参照)を先着更新領域として設定する(S2705)。
統合回路513aは、後着更新領域の右上の端点が、新たに設定された先着更新領域内に存在するか否かを重複領域条件テーブルを用いて判断する(S2707)。そして、統合回路513aは、未重複領域の特定処理(S2709)、先着更新領域の設定処理(S2711)を行う。
統合回路513aは、後着更新領域の左下の端点(S2713〜S2717)、右下の端点(S2719〜S2721)について同様の処理を行う。
統合回路513aは、後着更新領域に対応する画像データ及び特定した未重複領域については先着更新領域に対応する画像データを用いて、フレーム・メモリ515a若しくはフレーム・メモリ515bのデータを更新する。
4. 仲裁回路513g
仲裁回路513gは、統合回路513a、ラスター画像データ処理回路513b及び読み取り回路513cがフレーム・メモリ515a、515bへアクセスするタイミングを調整する。
仲裁回路513gは、各回路からのアクセスを以下のルールによって調整する。現在LCD523に表示されている画像に関する画像データをフレーム・メモリ515a、515bに記録するアクセスを最優先に処理する。次に、読み取り回路513cからのアクセスを処理する。最後に、統合回路513aからのアクセスを処理する。
このようなルールを実現するためには、仲裁回路513gが、現在LCD523に表示されている画像は、獲得DPVLパケットによるものであるのか、ラスター画像によるものであるのかを判断する必要がある。本実施例においては、統合用バッファ513d、ラスター用バッファ513eは、切換情報を獲得すると動作モードを切り換える。例えば、表示される画像データが獲得DPVLパケットに関するもの切り換えられた旨の切換情報を統合用バッファ513dが獲得したとする。この場合、統合用バッファ513dは、統合回路513aから獲得した画像データを仲裁回路513gに出力する際に、表示されている画像データである旨のプライオリティ情報を付加する。仲裁回路513gは、統合用バッファ513dから画像データを獲得すると、プライオリティ情報の内容を確認し、当該画像データを最優先に処理する。
なお、前述の場合、統合用バッファ513dからの画像データは、統合回路513aからのアクセスにも該当するが、現在表示されている画像データであることが優先され、結果的に、統合用バッファ513dからの画像データが最優先に処理される。
ラスター画像データが表示される旨の切換情報をラスター用バッファ513eが獲得した場合も、ラスター用バッファ513eは、同様の処理を行う。
仲裁回路513gがフレーム・メモリ515a、515bに対して行うアクセス処理と統合回路513a(統合用バッファ513d)、ラスター画像データ処理回路513b(ラスター用バッファ513e)、及び読み取り回路513c(読み取り用バッファ513f)のアクセス発生状況との相関を図33に示す。図33においては、現在表示されているのがラスター画像データ、表示されていないのが獲得DPVLパケットに関する画像データであるとする。現在表示されているラスター用バッファ513e(表示側)からのアクセス(1)があると、最優先に処理される。表示側に対する処理を行っている最中に、読み取り用バッファ513f(読み取り側)からアクセスがあっても、すぐに読み取り側のアクセスに対する処理を開始するのではなく、表示側の処理が終了してから、読み取り側の処理が開始される。また、読み取り側のアクセスの直後に、統合用バッファ513d(非表示側)からのアクセス(3)があった場合は、読み取り側の処理が終了した後に、非表示側の処理が開始される。
このように、各回路からのアクセスに対する処理に優先順位をつけることによって、結果的に、仲裁回路513gは、フレーム・メモリ515に対する処理が行われていないとときに、非表示側の画像データをフレーム・メモリ515a、515bに記録することができる。つまり、フレーム・メモリ515a、515bに対する処理が行われていないときに、モニタ画像データをフレーム・メモリ515a、515bに保持するので、効率的なモニタ画像データの保持処理を行うことができる。
1. 機能ブロック図
本実施例における画像表示装置M4の機能ブロック図を図34に示す。画像表示装置M1は、表示画像情報保持手段M11、画像情報獲得手段M12、表示画像情報生成手段M19、画像保持制御手段M13、画像表示手段M15、電源状態判断手段M16、調整表示画像情報生成手段10、調整表示画像情報表示手段M20、画像選択情報獲得手段M44、要求情報出力手段M47、及び初期化手段M48を有している。
画像選択情報獲得手段M44は、画像選択情報を獲得した旨の選択獲得情報を出力する。
要求情報出力手段M47は、画像選択情報獲得手段M44から画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報を生成するために必要な画像情報の提供を要求する要求情報を出力する。その他については、実施例1における要求情報出力手段M17と同様である。
初期化手段M48は、画像選択情報獲得手段M44から画像選択情報を獲得した旨の選択獲得情報を獲得すると、表示画像情報保持手段M11を初期化する。その他については、実施例1における初期化手段M18と同様である。
なお、表示画像情報保持手段M11、画像情報獲得手段M12、表示画像情報生成手段M19、画像保持制御手段M13、画像表示手段M15、電源状態判断手段M16、調整表示画像情報生成手段10及び調整表示画像情報表示手段M20については、実施例1と同様である。
これにより、表示する画像の種類が切り換えられても、画像の種類にかかわらず画像欠損をおこすことなく確実に画像を表示することを可能とする。また、画像の切り換え時において、獲得した画像情報に対応する部分とまだ画像情報を獲得していないがために画像欠損が生じている部分とを明確に判断することが可能となる。
2. ハードウェア構成
本実施例における多入力マルチモニタシステムのハードウェア構成は、実施例1のものと同様である。多入力マルチモニタを構成する本実施例に係るモニタ35のハードウェア構成は、図35に示すように、実施例1とほぼ同様である。
ただし、モニタ35は、1つのフレーム・メモリ515’だけを有している。なお、フレーム・メモリ515’は、実施例1におけるフレーム・メモリ515a、515bと同様に、少なくとも、モニタスクリーンR5の全体に表示される画像の1フレーム分のモニタ画像データを保持することができる。
また、マイコン535の動作が、実施例1とは異なる。以下において、マイコン535の動作について説明する。
3. マイコン535
マイコン535の動作を図36に示すフローチャートに基づき説明する。マイコン535は、切換回路531から切換情報を獲得すると(S2901)、現在LCD523に表示している画像データを送信しているホスト・コンピュータとは異なるホスト・コンピュータ、つまり、現在LCD523に表示されていない画像データを送信しているホスト・コンピュータに対して、USBポート505を介して全画面要求情報を送信する(S2903)。また、マイコン535は、フレーム・メモリ制御回路513に対して、フレーム・メモリ515’から画像データを読み込むことを中止するように制御する(S2905)。さらに、マイコン535は、ダミー画像生成回路537に対して、ダミー画像を生成し、LCD523へ出力するように制御する(S2907)。
以降のマイコン535の動作については、実施例に1におけるステップS2117〜S2121(図20参照)の動作と同様である。また、フレーム・メモリ制御回路513の動作については、実施例1におけるステップS2225〜S2235(図21b参照)の動作と同様である。
[その他の実施例]
前述の実施例1〜4においては、多入力モニタシステムとして、各モニタ5a、5b、5c等が多入力の入力ポート501を有すると共に、複数のモニタをカスケード接続するマルチモニタ環境を例示した。しかし、マルチモニタ環境を構築せずに、1つのモニタだけで多入力モニタシステムを構築するようにしてもよい。
前述の実施例1においては、モニタ5は、2つのフレーム・メモリ515a、515bを有し、各フレーム・メモリに対して、入力ポート501に対応するモニタ画像データを保持することとした。しかし、入力ポート501に対応するモニタ画像データを保持することができるものであれば、これに限定されない。例えば、1つのフレーム・メモリの内部を複数の領域に分割し、分割した領域に入力ポート501を対応付けるようにしてもよい。これにより、分割したフレーム・メモリのそれぞれに、生成したモニタ画像データを画像の種類毎に保持することができる。
また、前述の実施例1においては、モニタ5は、獲得したDPVLパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持するとともに、電源がオンになると全画面に関するモニタ画像データの送信を要求するものである。しかし、どちらか一方の機能を実現するモニタとしてもよい。さらに、前述の実施例1においては、モニタ5は電源がオンになるとフレーム・メモリの初期化とダミー画像の生成と全画面に関するモニタ画像データの送信を要求するものであるが、いずれか一つの機能を実現するモニタとしてもよい。
さらに、前述の実施例1においては、要求情報に対応する表示画像情報を当該画像表示装置の前記画像表示領域に表示するまでの間に、当該画像表示領域に表示するための調整表示画像情報を生成する調整表示画像情報生成手段としてダミー画像生成回路537を例示したが、当該調整画像情報を生成するものであればこれに限定されない。例えば、予め所定の画像をメモリ等の記憶手段に保持しておき、当該画像を調整表示画像情報としてもよい。この場合、記憶手段から当該画像を読み込むことにより調整表示画像情報が生成されることになる。
前述の実施例2においては、モニタ25は、獲得したDPVLパケット及びラスタ画像データの画像の種類毎に、獲得したデータを各フレーム・メモリに保持するか否かを判断するとともに、電源がオンになると全画面に関するモニタ画像データの送信を要求するものである。しかし、どちらか一方の機能を実現するモニタとしてもよい。
前述の実施例3においては、フレーム・メモリ制御回路513は、統合回路513a及び仲裁回路513gを有するとしたが、いずれか一方を有するようにしてもよい。
前述の実施例4においては、モニタ35は、獲得したDPVLパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持するとともに、電源がオンになるか若しくは画像の切り換えがあると全画面に関するモニタ画像データの送信を要求するものである。しかし、どれか一方の機能を実現するモニタとしてもよい。
また、前述の実施例1〜4においては、画像の一部を表示する画像情報である部分画像情報としてDPVLパケットを例示したが、画像の一部を表示するものであれば、これに限定されない。例えば、DPVL以外の規格で画像の一部をパケット化して部分画像情報を構成するものであってもよい。
さらに、前述の実施例1〜4においては、ホスト・コンピュータ3a、3bとモニタ5、25、35との間及びモニタ5a、5b、5c間は、DVIケーブル7a、7bで接続され、DPVLパケット・ラスター画像データの送受信が行われることとした。しかし、DPVLパケット・ラスター画像データの送受信を行えるのであれば、これに限定されない。例えば、ホスト・コンピュータ3a、3bとモニタ5、25、35との間を無線によって接続するようにしてもよい。また、ホスト・コンピュータ3a、3bとモニタ5、25、35との間をDVIケーブル7a等と同様に有線によって接続するが、DVI規格以外の伝送経路を利用するようにしてもよい。モニタ5a、5b、5c間についても、同様である。
前述の実施例1〜4が実現する獲得したDPVLパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能、電源がオンになると全画面に関するモニタ画像データの送信を要求する機能、獲得したDPVLパケット及びラスタ画像データの画像の種類毎に、獲得したデータを各フレーム・メモリに保持するか否かを判断する機能、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能、獲得DPVLパケットを統合する機能、フレーム・メモリへの記録のタイミング調整機能を、組み合わせたモニタとしてもよい。例えば、獲得したDPVLパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能及び画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能を有するモニタとしてもよい。
さらに、前述の組合せにおいて、組み合わせた機能を選択して有効となるようにしてもよい。例えば、獲得したDPVLパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能、及び画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能を有するモニタである場合、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能を実現するためには制御線であるUSB9a、9bによってホスト・コンピュータ3a、3b(図4参照)と接続されている必要があるが、USB9a、9bで接続されていない場合には、獲得したDPVLパケットの画像の種類毎に各フレーム・メモリにモニタ画像データを保持する機能のみを有効とし、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能は無効とするようにしてもよい。また、USB9a、9bによって接続されている場合には、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能のみを有効とするようにしてもよい。また、このような、有効・無効の判断を自動的に検出するようにしてもよい。
さらに、USB9a、9bで接続されるホスト・コンピュータ3a、3bが、全画面要求情報による全画面に関するモニタ画像データの送信要求機能に対応しているか否かを、自動的に判断し、対応している場合には、画像の切り換えがあると全画面に関するモニタ画像データの送信を要求する機能等を有効とするようにしてもよい。
なお、HIDテーブルは部分位置情報保持手段に、入力ポート507aは画像表示情報獲得手段に、パケット解析回路507c及びヘッダ解析回路507dは位置関係判断手段に、パケット再構築回路507gは出力画像情報生成手段に、パケット再構築回路507gは出力画像位置情報生成手段及び画像表示情報生成手段に、それぞれ対応する。
出力画像情報生成手段はS1701〜S1707、S1711〜S1713の処理を、出力画像位置情報生成手段はS1709、S1715の処理を、画像表示情報生成手段はS1709、S1715、S1719の処理を、それぞれ行う。
また、画像表示情報獲得手段はS3501の処理を、位置関係判断手段はS3503、S3505の処理を、出力画像情報生成手段はS3507の処理を、出力画像位置情報生成手段はS3509の処理を、画像表示情報生成手段はS3511の処理を、それぞれ実行する。
仮想スクリーンR1は全体画像表示領域に、モニタスクリーンR5は部分画像表示領域に、パケット表示領域R7は画像表示領域に、新たに生成したDPVLパケットの画像データが表示する画像表示領域は出力画像表示領域に、それぞれ対応する。また、DPVLパケットは画像表示情報に、獲得DPVLパケットは獲得画像表示情報に、それぞれ対応する。さらに、DPVLパケットの画像データは画像情報に、新たに生成するDPVLパケットの画像データは出力画像情報に、それぞれ対応する。さらに、HIDテーブルに記憶保持されるモニタスクリーン位置情報は部分位置情報に、DPVLパケットのヘッダ部H1は画像位置情報に、新たに生成したDPVLパケットのヘッダ部H1は出力画像位置情報に、それぞれ対応する。
多入力マルチモニタシステムにおける仮想スクリーンR1、モニタスクリーンR5、パケット表示領域R7、更新画像領域R9の関係を説明するための図である。 DPVLパケットのデータ構造を示した図である。 実施例1の機能ブロック図である。 多入力モニタシステム1のハードウェア構成を示した図である。 モニタ5のハードウェア構成を示した図である。 DPVL解析回路507のロジック回路の一例を示した図である。 パケット表示領域R7の端点T1とモニタスクリーンR5に対する位置関係を説明するための図である。 パケット表示領域R7の端点T1とモニタスクリーンR5に対する位置関係を説明するための図である。 パケット表示領域R7の端点T4とモニタスクリーンR5に対する位置関係を説明するための図である。 パケット表示領域R7の端点T4とモニタスクリーンR5に対する位置関係を説明するための図である。 ヘッダ解析回路507dを構成する実際のロジック回路の一例を示した図である。 ヘッダ解析回路507dを構成する実際のロジック回路の一例を示した図である。 位置特定テーブルの位置例を示した図である。 フレーム・メモリ515における論理アドレス空間R515を示した図である。 アドレス演算回路507fを構成する実際のロジック回路の一例を示した図であり、Aは更新画像領域R9がモニタスクリーンR5内に存在するか否かの判断を行う際のロジック回路の一例を、Bは論理アドレスを物理アドレスに変換する際のロジック回路の一例を示す。 パケット再構築回路507gの動作を示したフローチャートである。 条件式の一例を示す図である。 変換式の一例を示す図である。 モニタスクリーンR5と獲得DPVLパケットのパケット表示領域R7との位置関係を具体的に例示した図である。 マイコン535の動作を示したフローチャートである。 フレーム・メモリ制御回路513の動作を示したフローチャートである。 フレーム・メモリ制御回路513の動作を示したフローチャートである。 実施例2の機能ブロック図である。 パケット解析回路507cの動作を示したフローチャートである。 マイコン535の動作を示したフローチャートである。 フレーム・メモリ制御対応テーブルの一例を示した図である。 実施例3の機能ブロック図である。 フレーム・メモリ制御回路513のハードウェア構成の一例を示す図である。 統合回路513aのモニタ画像データの統御処理を示すフローチャートである。 重複領域条件テーブルの一例を示した図である。 未重複領域特定テーブルの一例を示した図である。 未重複領域特定テーブルの条件(1)の典型的な先着更新領域と後着更新領域との位置関係を示した図である。 未重複領域特定テーブルの各条件における典型的な先着更新領域F1と後着更新領域F2との位置関係及び領域F1’、F1’’の位置を示した図である。 仲裁回路513gのフレーム・メモリ515a、515bに対するアクセス処理と統合回路513a等のアクセス発生状況との相関を示した図である。 実施例4の機能ブロック図である。 モニタ35のハードウェア構成を示した図である。 マイコン535の動作を示したフローチャートである。 従来技術を説明するための図である。 従来技術を説明するための図である。 従来技術を説明するための図である。
符号の説明
5・・・・・モニタ
507・・・・・DPVL解析回路
507c・・・・・パケット解析回路
507d・・・・・ヘッダ解析回路
507e・・・・・キャッシュ
507f・・・・・アドレス演算回路

Claims (8)

  1. 画像情報を画像表示領域に表示する画像表示装置であって、複数種類の画像情報を獲得できる画像表示装置であって、
    前記画像情報として、画像の一部を表示する画像情報である部分画像情報を獲得する画像情報獲得手段、
    前記複数種類の画像情報のうち、前記画像表示領域に表示する画像を選択するための画像選択情報を獲得する画像選択情報獲得手段、
    前記画像選択情報に基づき、選択された種類の画像を前記画像表示領域に表示するための表示画像情報を生成する表示画像情報生成手段、
    前記表示画像情報生成手段が生成した表示画像情報を表示画像情報保持手段に保持する画像保持制御手段、
    前記画像保持制御手段に保持された表示画像情報を前記画像表示領域に表示する画像表示手段、
    を備えた画像表示装置において、さらに、
    前記表示画像情報生成手段は、前記画像選択情報にて表示する画像として選択されなかった種類の画像についても、非選択画像情報として表示画像情報を生成し、
    前記画像保持制御手段は、前記非選択画像情報をも前記表示画像情報保持手段に保持すること、
    を特徴とする画像表示装置。
  2. 請求項1に係る画像表示装置において、さらに、
    前記非選択画像情報を獲得し、獲得した複数の表示画像情報を統合した一の表示画像情報を生成する表示画像情報統合手段、
    を有し、
    前記画像保持制御手段は、さらに、
    前記表示画像情報統合手段が生成した表示画像情報を前記表示画像情報保持手段に保持すること、
    を特徴とする画像表示装置。
  3. 請求項1、請求項2に係る画像表示装置のいずれかにおいて、
    前記画像情報獲得手段は、さらに、
    前記画像情報として、前記画像の全体を表示する画像情報である全体画像情報を獲得し、
    前記画像保持制御手段は、さらに、
    前記画像選択情報において選択されなかった画像が、前記全体画像情報に対応する場合、当該全体画像情報に基づく前記表示画像情報を前記表示画像情報保持手段に保持しないこと、
    を特徴とする画像表示装置。
  4. 請求項1〜請求項3に係る画像表示装置のいずれかにおいて、
    前記画像表示装置は、さらに、
    当該画像表示装置の電源がオンとなったか否かを判断する電源状態判断手段、
    前記電源状態判断手段から電源がオンになった旨の判断を取得すると、前記表示画像情報を生成するために必要な画像情報の提供を要求する電源オン時要求情報を出力する電源オン時要求情報出力手段、
    を有する画像表示装置。
  5. 複数種類の画像情報を獲得し、獲得した画像情報を画像表示領域に表示するための画像表示プログラムにおいて、
    前記画像表示プログラムは、コンピュータに、
    前記画像情報として、画像の一部を表示する画像情報である部分画像情報を獲得する画像情報獲得ステップ、
    前記複数種類の画像情報のうち、前記画像表示領域に表示する画像を選択するための画像選択情報を獲得する画像選択情報獲得ステップ、
    前記画像選択情報に基づき、選択された種類の画像を前記画像表示領域に表示するための表示画像情報を生成する表示画像情報生成ステップ、
    前記生成した表示画像情報を表示画像情報保持手段に保持する表示画像情報保持ステップ、
    前記画像保持制御手段に保持された表示画像情報を前記画像表示領域に表示するステップ、
    を実行させるためのプログラムであって、
    前記表示画像情報生成ステップでは、前記画像選択情報にて表示する画像として選択されなかった種類の画像についても、非選択画像情報として表示画像情報を生成し、
    前記表示画像情報保持ステップでは、前記非選択画像情報をも前記表示画像情報保持手段に保持すること、
    を特徴とする画像表示プログラム。
  6. 請求項5に係る画像表示プログラムにおいて、
    前記コンピュータは、
    前記画像情報獲得ステップにおいて、さらに、前記画像情報として、前記画像の全体を表示する画像情報である全体画像情報を獲得し、
    前記表示画像情報生成ステップにおいて、前記画像選択情報において選択されなかった画像が、前記全体画像情報に対応する場合には、当該全体画像情報に基づく前記表示画像情報を前記表示画像情報保持手段に保持させないこと、
    を特徴とする画像表示プログラム。
  7. コンピュータを用いて、複数種類の画像情報を獲得し、獲得した画像情報を画像表示領域に表示するための画像表示方法において、
    コンピュータが、
    前記画像情報として、画像の一部を表示する画像情報である部分画像情報を獲得する画像情報獲得ステップ、
    前記複数種類の画像情報のうち、前記画像表示領域に表示する画像を選択するための画像選択情報を獲得する画像選択情報獲得ステップ、
    前記画像選択情報に基づき、選択された種類の画像情報を前記画像表示領域に表示するための表示画像情報を生成する表示画像情報生成ステップ、
    前記生成した表示画像情報を表示画像情報保持手段に保持する表示画像情報保持ステップ、
    前記画像保持制御手段に保持された表示画像情報を前記画像表示領域に表示するステップ、
    を実行する画像表示方法であって
    前記コンピュータは、
    前記表示画像情報生成ステップでは、前記画像選択情報にて表示する画像として選択されなかった種類の画像についても、非選択画像情報として表示画像情報を生成し、
    前記表示画像情報保持ステップでは、前記非選択画像情報をも前記表示画像情報保持手段に保持すること、
    を特徴とする画像表示方法。
  8. 請求項7に係る画像表示方法において、さらに、
    コンピュータは、
    前記画像情報獲得ステップにおいて、さらに、前記画像情報として、前記画像の全体を表示する画像情報である全体画像情報を獲得し、
    前記表示画像情報生成ステップにおいて、前記画像選択情報において選択されなかった画像が、前記全体画像情報に対応する場合には、当該全体画像情報に基づく前記表示画像情報を前記表示画像情報保持手段に保持させないこと、
    を特徴とする画像表示方法。
JP2004177089A 2004-06-15 2004-06-15 画像表示装置 Expired - Fee Related JP4279731B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004177089A JP4279731B2 (ja) 2004-06-15 2004-06-15 画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004177089A JP4279731B2 (ja) 2004-06-15 2004-06-15 画像表示装置

Publications (2)

Publication Number Publication Date
JP2006003416A JP2006003416A (ja) 2006-01-05
JP4279731B2 true JP4279731B2 (ja) 2009-06-17

Family

ID=35771891

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004177089A Expired - Fee Related JP4279731B2 (ja) 2004-06-15 2004-06-15 画像表示装置

Country Status (1)

Country Link
JP (1) JP4279731B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180332864A1 (en) * 2017-05-17 2018-11-22 Zhejiang University Of Technology Continuous On-Board Processing of Seafood after Fishing on the Sea
JP7272171B2 (ja) * 2019-08-21 2023-05-12 株式会社Jvcケンウッド 電子機器の管理装置及び警告方法

Also Published As

Publication number Publication date
JP2006003416A (ja) 2006-01-05

Similar Documents

Publication Publication Date Title
KR101025343B1 (ko) 스테레오 글래스 셔터를 제어하는 시스템, 방법, 및 컴퓨터 판독 가능 기록 매체
CN101982978B (zh) 用于控制立体眼镜遮光器的系统和方法
US8878904B2 (en) System, method, and computer program product for increasing an LCD display vertical blanking interval
US6353440B1 (en) Hardware assist for YUV data format conversion to software MPEG decoder
EP1285429B1 (en) A graphics subsystem including a ramdac ic with digital video storage interface for connection to a graphics bus using dma
JP2024038128A (ja) ディスプレイを駆動するためのシステムおよび方法
US20100164966A1 (en) Timing controller for graphics system
US20120007875A1 (en) Multiple Monitor Video Control
KR20030081463A (ko) 화상 표시 시스템
US20140285505A1 (en) Image processing apparatus and image display system
US20150163450A1 (en) Video display system, source device, sink device, and video display method
EP0918278B1 (en) Circuit for simultaneous driving of liquid crystal display panel and television
US8203565B2 (en) Device control using data communication
WO2016146992A1 (en) A method of processing display data
US8441493B2 (en) Network hardware graphics adapter compression
JP4279731B2 (ja) 画像表示装置
JP4170253B2 (ja) 画像表示装置
US6782134B2 (en) Transmission apparatus of video information, transmission system of video information and transmission method of video information
CN103631548A (zh) 影像外接装置及处理影像外接装置的方法
JP4708410B2 (ja) 画像表示装置
JP7076478B2 (ja) 半導体装置、ディスプレイ装置、電子機器、画像処理方法
US20070245390A1 (en) Multisync image output system
CN108243293B (zh) 一种基于虚拟现实设备的图像显示方法及系统
KR20030015454A (ko) 자동 해상도 변경에 의한 영상 데이터 디스플레이 시스템및 방법
TWI393068B (zh) 圖框率可擴充之影像處理系統及方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees