JP4277055B2 - 駆動回路、表示装置、およびテレビジョンシステム - Google Patents

Description

本発明は、ＤＡコンバータ出力回路における不具合の自己検出および自己修復を行う、表示パネルを駆動する駆動回路に関するものである。

近年、液晶パネル等の大型化および高精細化に伴い、液晶駆動用半導体集積回路においては、液晶駆動用出力端子の端子数増加や、出力端子からの出力する多値電圧の多階調化が進んでいる。例えば、現在主流の液晶駆動用半導体集積回路は、２５６階調の電圧を出力可能な約５００個の出力端子数を備えるものがある。さらに、出力端子数を１０００個以上備えた、液晶駆動用半導体集積回路の開発も、現在行われている。また、階調出力電圧は、液晶パネルの多色化に伴い、１０２４階調を出力可能な液晶駆動用半導体集積回路の開発も行われている。

ここで、従来の液晶駆動用半導体集積回路の構成を、図２７を参照して以下に説明する。図２７は、従来の液晶駆動用半導体集積回路の構成を示すブロック図である。

同図に示す液晶駆動用半導体集積回路１０１は、ｎ本の液晶駆動用信号出力端子から、それぞれｍ階調の出力電圧を出力できる。まず、液晶駆動用半導体集積回路１０１の構成について説明する。液晶駆動用半導体集積回路１０１は、外部にクロック入力端子１０２、複数の信号入力端子を備えた階調データ入力端子１０３、ＬＯＡＤ信号入力端子１０４、および、基準電源端子であるＶ０端子１０５、Ｖ１端子１０６、Ｖ２端子１０７、Ｖ３端子１０８、Ｖ４端子１０９を備えている。さらに、液晶駆動用半導体集積回路１０１は、ｎ個の液晶駆動用信号出力端子１１１−１〜１１１−ｎ（以下、液晶駆動用信号出力端子を信号出力端子と称する。さらに、液晶駆動用信号出力端子１１１−１〜１１１−ｎを総称する場合は、信号出力端子１１１と称する）を備えている。また、液晶駆動用半導体集積回路１０１は、基準電源補正回路１２１、ポインタ用シフトレジスタ回路１２３、ラッチ回路部１２４、ホールド回路１２５、Ｄ／Ａコンバータ（Ｄｉｇｉｔａｌ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：以下、ＤＡＣと称する。）回路１２６、および出力バッファ１２７を備えている。また、ポインタ用シフトレジスタ回路１２３は、ｎ段のシフトレジスタ回路１２３−１〜１２３−ｎにより構成される。さらに、ラッチ回路部１２４は、ｎ個のラッチ回路１２４−１〜１２４−ｎにより構成され、およびホールド回路１２５は、ｎ個のホールド回路１２５−１〜１２５−ｎにより構成される。また、ＤＡＣ回路１２６は、ｎ個のＤＡＣ回路１２６−１〜１２６−ｎにより構成される。加えて、出力バッファ１２７はｎ個の出力バッファ１２７−１から１２７−ｎにより構成され、各出力バッファは、オペアンプにより構成される。

次に、液晶駆動用半導体集積回路１０１の動作について説明する。ポインタ用シフトレジスタ回路１２３は、クロック入力端子１０２より入力したクロック入力信号に基づき、１個目のラッチ回路１２４−１からｎ個目のラッチ回路１２４−ｎまで順次選択する。ポインタ用シフトレジスタ回路１２３により選択されたラッチ回路１２４は、階調データ入力端子１０３からの階調出力データを格納する。なお、階調出力データは、ラッチ回路１２４ごとに対応する、言い換えれば、信号出力端子１１１ごとに対応する、上記クロック入力信号に同期したデータである。したがって、各ラッチ回路１２４−１〜１２４−ｎは、信号出力端子１１１ごとに対応する、それぞれ異なる値の階調出力データを格納できる。ラッチ回路１２４−１〜１２４−ｎに格納された階調出力データは、データＬＯＡＤ信号により、それぞれ対応するｎ個のホールド回路１２５−１〜１２５−ｎへ転送する。さらに、ホールド回路１２５−１〜１２５−ｎは、ラッチ回路１２４−１〜１２４−ｎより入力した階調出力データを、デジタルデータとしてＤＡＣ回路１２６−１〜１２６−ｎに出力する。

ここで、ＤＡＣ回路１２６−１〜１２６−ｎは、ホールド回路１２５からの階調出力データに基づき、ｍ種類の階調電圧における、１つの電圧値を選択し、出力バッファ１２７−１〜１２７−ｎに出力する。なおＤＡＣ回路１２６は、基準電源端子Ｖ０端子１０５〜Ｖ４端子１０９より入力する電圧によって、ｍ種類の階調電圧を出力することが可能である。次に、出力バッファ１２７は、ＤＡＣ回路１２６からの階調電圧をバッファし、信号出力端子１１１−１〜１１１−ｎに、液晶パネル駆動用信号として出力する。

以上のように、シフトレジスタ回路１２３、ラッチ回路１２４、ホールド回路１２５、ＤＡＣ回路１２６、および出力バッファ１２７は、液晶駆動用信号出力端子１１１と同じ個数必要なり、液晶駆動用信号出力端子１１１が１０００端子であれば、上記の各回路１２４〜１２７も、それぞれ１０００個必要となる。

上述したように、近年、液晶パネル等の表示装置が大型化・高精細化が進んでおり、フルスペックの高精細テレビ（ＨＤＴＶ：Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｔｅｌｅｖｉｓｉｏｎ）においては、データライン数は１９２０本となる。よって、表示駆動用半導体集積回路は、データラインごとに、Ｒ・Ｇ・Ｂの階調電圧の信号を与える必要があり、結果、表示駆動用半導体集積回路は、１９２０本×３（Ｒ・Ｇ・Ｂ）＝５７６０本の出力数、言い換えれば、５７６０個の液晶駆動用信号出力端子を備える必要がある。ここで、１つの表示駆動用半導体集積回路の出力数を７２０本とした場合、表示駆動用半導体集積回路は８個必要となる。

一般的に、表示駆動用半導体集積回路はウエハ段階においてテストされ、パッケージ後出荷テストされ、液晶パネルへ搭載後に表示テストが行われる。さらに、バーンインやストレステストのスクリーニングテストにより、初期不良が起こる可能性のある半導体集積回路は取り除かれる。したがって、表示不良が起こる、表示駆動用半導体集積回路を搭載した表示装置が、市場へ出荷されることはない。しかしながら、出荷前のテストやスクリーニングテストの際には、不良と判断されなかった、極微小の欠陥や異物の付着混入により、表示装置を使用している間に表示不良が稀に発生する。例えば、表示駆動用半導体集積回路の１つのデータラインにおける、出荷後の表示不良が発生する割合が０．０１ｐｐｍ（１億分の１）であったとしても、データライン数が５７６０本となるフルスペックのＨＤＴＶにおいては、表示不良の発生割合は、５７．６ｐｐｍ（１００万分の５７．６）となる。つまり、約１７３６１台に１台が、表示不良を発生することになり、より大型化・高精細化になるほど、表示不良の発生割合は高くなる。

このような、表示不良が発生した場合、迅速に表示装置を回収し、表示駆動用半導体集積回路のリペアを行う必要があるが、回収修理に大きなコストを要するのはもちろんのこと、商品イメージが低下することになる。

ここで、従来技術においては、表示駆動用半導体集積回路に、欠陥となる回路に備える予備の回路を設け、欠陥のある回路を予備の回路に切り替えることにより、表示駆動用半導体集積回路の不具合を回避することが開示されている。

具体的には、特許文献１において、表示駆動用半導体集積回路が、シフトレジスタの各段に予備の並列回路を備え、シフトレジスタの自己検査を行い、この検査結果をもとに、並列回路の欠陥のない一方を選択することによって、欠陥のシフトレジスタが引き起こす表示不良を回避する手法が開示されている。さらに、特許文献２においては、ＤＡＣ回路の入力と出力にセレクターを設け、欠陥のあるＤＡＣ回路の位置が記憶されたＲＡＭの情報をもとに、セレクターを切り替え、欠陥のないＤＡＣ回路を選択して使用する方法が開示されている。
特開平６−２０８３４６号公報（１９９４年７月２６日公開） 特開平８−２７８７７１号公報（１９９６年１０月２２日公開）

しかしながら、特許文献１は、シフトレジスタに並列した予備回路を設け、シフトレジスタの欠陥を検出する方法、および、欠陥のあるシフトレジスタを予備のシフトレジスタに切り替える自己修復方法について開示しているが、その他のＤＡＣ回路等の出力回路における、欠陥を検出する方法や自己修復方法については開示していない。

また、特許文献２は、欠陥のあるＤＡＣ回路を検出する方法について、全く開示していない。

本発明は、表示装置へ駆動回路を実装した後でも、容易に出力回路や出力回路周辺の出力ブロックの欠陥を検出する具体的な手段を備え、出力回路や出力回路ブロックに欠陥があった場合に自己修復できる、表示パネルを駆動する駆動回路を提供することにある。

本発明に係る駆動回路は、上記の課題を解決するために、
表示パネルに接続された出力端子と、上記出力端子に接続可能な出力回路を含む出力回路ブロックと、上記出力端子に接続可能な予備出力回路を含む予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定する判定手段と、上記判定手段の判定結果が不良である場合、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させる接続切替手段と、を備えたことを特徴としている。

まず、本発明の駆動回路は、表示パネルの駆動するためのものである。したがって、この駆動回路の基本的動作は、表示パネルに接続された出力端子に、表示パネルを駆動するための階調電圧を出力することである。

上記の構成によれば、比較手段において、出力端子に接続された出力ブロックに含まれる出力回路からの出力信号と、出力端子に未接続の予備出力ブロックに含まれる予備出力回路からの出力信号と比較する。ここで、比較手段は、２つの出力信号、言い換えれば、２つの階調電圧を比較することにより、出力回路に欠陥があった場合と、欠陥がなかった場合とにおいて、異なる値の信号を出力する。

具体的に述べると、例えば、出力回路に階調ｍの入力信号を入力し、予備出力回路に階調ｍ＋１の入力信号を入力する。なお、階調ｍの階調電圧は、階調ｍ＋１の階調電圧よりも低い電圧である。ここで、出力回路が正常であれば、比較手段は、予備出力回路より入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路に欠陥があり、階調ｍの信号を入力しても、出力回路は高い階調電圧しか出力できない場合、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。

このように、本発明の駆動回路は、比較手段において、出力回路および予備出力回路より出力される階調電圧を比較することにより、出力回路に欠陥がある場合とない場合とにおいて、異なる値の信号を出力する。

次に、判定手段は、比較手段より出力された信号より、出力回路が不良か否かを判定する。具体的には、上述したような、出力回路に階調ｍの入力信号を入力し、予備出力回路に階調ｍ＋１の入力信号を入力した場合に、出力回路からの階調電圧が高いことを示す信号を、比較手段より入力したときは、出力回路は不良であると判定する。一方、予備出力回路からの階調電圧が高いことを示す信号を、比較手段より入力した場合は、判定手段は、出力回路は不良でないと判定する。

さらに、本発明の駆動回路は、判定手段における判定結果が不良であった場合に、出力端子に、出力回路の代わりに予備出力回路を接続させる接続切替手段備えている。したがって、駆動回路は、判定手段によって、出力回路に欠陥があると判定された場合、接続切替手段によって、欠陥のある出力回路と出力端子との接続を遮断し、予備出力回路と出力端子とを接続できる。

以上のように、本発明の駆動回路は、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できるという効果を奏する。

また、本発明に係る駆動回路は、さらに、
上記比較手段は、オペアンプであることが好ましい。

一般的に、表示パネルを駆動する出力回路からの出力信号は、バッファリングされて出力端子に出力される。ここで、オペアンプは、自身の出力を、自身の負極性入力端子に負帰還させることにより、ボルテージフォロワ回路となり、バッファ回路としての機能を有することになる。

したがって、上記のように、比較手段をオペアンプとすることにより、オペアンプが、出力回路からの出力信号をバッファリングするバッファ回路の役割を備えることになる。よって、本発明の駆動回路は、出力回路からの出力信号をバッファリングするためのバッファ回路を新たに備える必要がなく、コストを低減する効果を奏する。

また、本発明に係る駆動回路は、さらに、
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファを含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることが好ましい。

実際に使用する回路を使用することにより、上記出力回路および出力バッファに欠陥があった場合に自己修復できるという効果を奏する。

また、本発明に係る駆動回路は、さらに、
上記出力回路ブロックおよび上記予備出力回路ブロックは、さらに、オペアンプを使用した出力バッファと、出力回路の入力に与える信号を記憶する回路を含み、上記比較手段として上記オペアンプを使用し、上記判定結果が不良である場合、上記出力回路ブロックの代わりに上記予備出力回路ブロックを接続させることが好ましい。

実際に使用する回路を使用することにより、上記出力回路ブロックに欠陥があった場合に自己修復できるという効果を奏する。

また、本発明に係る駆動回路は、さらに、
上記出力回路および予備出力回路に入力する入力信号を制御する制御手段を備え、上記制御手段は、上記出力回路と予備出力回路とに、異なる大きさの入力信号を入力するとともに、上記異なる大きさの入力信号に対応する、上記比較手段からの比較結果の期待値を出力し、上記判定手段は、上記比較結果と上記期待値とが異なる場合に、上記出力回路を不良と判定することが好ましい。

上記の構成を備えたことにより、出力回路に欠陥があった場合における、比較手段からの比較結果が、複数パターン存在したとしても、各パターンに対応して、判定回路が的確に出力回路の不良を検出できる。

具体的に説明すると、すでに述べたように、出力回路が高い電圧しか出力できない欠陥があった場合に、出力回路が階調ｍの入力信号を入力し、予備出力回路が階調ｍ＋１の入力信号を入力することにより、比較手段は、出力回路より入力した階調電圧の方が高いことを示す信号を出力する。一方、出力回路の欠陥が低い電圧しか出力できない場合に、出力回路が階調ｍ＋１の入力信号を入力し、予備出力回路に階調ｍの入力信号を入力することにより、比較手段は、予備出力回路からの階調電圧の方が高いことを示す信号を出力する。

このように、出力回路に欠陥があるという同じ状況であっても、出力回路の欠陥の種類およびその動作確認方法によって、比較手段からの比較結果は、異なるパターンを示すことになる。ここで、制御手段は、出力回路および予備出力回路への入力信号に対応する、比較手段からの比較結果の期待値を、判定手段に出力している。さらに判定手段は、比較結果と期待値と異なる場合に、上記出力回路を不良と判定する。

以上のように、制御手段が、入力信号ごとに対応する期待値を判定手段に出力し、判定手段が期待値を用いて出力回路の良または不良を判定することにより、出力回路に欠陥があることを示す比較結果が、複数パターン存在したとしても、各パターンに対応して、出力回路の良または不良を判定できる。

また、本発明に係る表示パネル駆動用の集積回路は、さらに、
上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、上記接続切替手段は、上記フラグの値が、上記出力回路が不良であることを示すとき、上記出力端子に、上記出力回路の代わりに上記予備出力回路を接続させることが好ましい。

上記の構成のように、判定結果を示すフラグを格納するフラグ格納手段を備えたことにより、不良と判定された出力回路と、予備出力回路との切り替えを電気的に行うことができると共に、判定動作終了後も切換え後の状態を維持できる。

また、本発明に係る駆動回路は、さらに、上記表示パネルが表示する画像に影響を与えない期間に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替え、上記接続切替手段が、上記出力端子と上記予備出力回路の出力とを接続した後、上記予備出力回路が上記出力端子に出力信号を出力することが好ましい。

上記の構成を備えることにより、上記表示パネルが表示する画像に影響を与えることなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。

また、本発明に係る駆動回路は、さらに、
上記駆動回路に供給される電源電流の値を検出する検出手段と、
上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、上記駆動回路判定手段の判定結果が不良である場合に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。

まず、駆動回路のどこかに、動作不良が発生した場合、駆動回路が消費する電源電流値は大きくなる。具体的には、駆動回路が備える出力回路に不具合が発生した場合も、駆動回路が消費する電源電流値は大きくなる。

そこで、上記構成を備えたことにより、検出手段が検出した電源電流値と、記憶手段が記憶する駆動回路の正常動作時の電源電流値とを、電流値比較手段が比較し、電流値比較手段の比較結果から、集積回路が不良か否かを、集積回路判定手段が判定できる。結果、集積回路は、自身の内部に動作不良が発生しているかどうかを判定できる。

ここで、出力回路の不具合は、比較手段および判定手段によって検出されるが、この比較手段および判定手段による処理は、検出手段および電流値比較手段による電源電流値から駆動回路の動作不良を検出する時間に比べ、多くの時間を要する。

したがって、駆動回路は、検出手段および電流値比較手段によって、電源電流値から自身に動作不良が発生しているかどうかを判定し、動作不良が発生していると判定した場合に、比較手段・判定手段・接続切替手段が不具合の出力回路を検出し、不具体の出力回路を予備の出力回路に切替える処理を行えば、無駄な比較手段による処理を行う必要がなくなる。結果、駆動回路は、効率よく、自身の動作不良を検出し自己修復できる。

また、本発明に係る駆動回路は、さらに、
上記表示パネルの電源投入直後に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。

上記の構成を備えることにより、出力回路の不具合が、集積回路の動作中に発生した場合においても、電源を再投入することにより、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。

また、本発明に係る駆動回路は、さらに、
上記表示パネルの垂直帰線期間に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。

上記の構成を備えることにより、表示パネルが画像を表示中であったとしても、表示パネルが表示する画像に影響を及ぼすことなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。

また、本発明に係る駆動回路は、さらに、
上記出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、上記遮断手段が、上記出力端子から上記表示パネルへの信号伝送路を遮断した後に、上記比較手段は、上記出力回路からの出力信号と上記予備出力回路からの出力信号とを比較し、上記判定手段は、上記比較手段による比較結果に基づき、上記出力回路が不良か否かを判定し、上記接続切替手段は、上記出力端子に対する接続を、上記判定手段によって不良と判定された出力回路の出力から、上記予備出力回路の出力に切り替えることが好ましい。

上記の構成を備えることにより、より、表示パネルが表示する画像に影響を及ぼすことなく、不具合のある出力回路を予備の出力回路に切り替え、出力回路の不具合に対処できる。

なお、本発明に係るの駆動回路は、以下の構成であってもよい。

すなわち、本発明に係る駆動回路は、表示パネルを駆動する駆動回路であって、不良になった当該駆動回路を自己修復する自己修復手段を備えている構成であってもよい。

また、本発明に係る駆動回路は、さらに、上記表示パネルを駆動するための出力信号を出力する出力回路を備え、上記自己修復手段は、上記出力回路が不良か否かを判定する判定手段を備え、上記判定手段の判定結果が不良であった場合に、上記表示パネルに正常な出力信号を出力するように、当該駆動回路を自己修復することが好ましい。

また、本発明に係る駆動回路は、さらに、上記表示パネルに上記出力信号を出力可能な予備出力回路を備え、上記自己修復手段は、上記判定手段の判定結果が不良である場合、上記表示パネルへの出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えていることが好ましい。

また、本発明に係る駆動回路では、さらに、上記判定手段は、上記出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段を備え、上記比較手段の比較結果に基づき、上記出力回路が不良か否かを判定することが好ましい。

また、本発明に係る表示装置は、上記いずれかに記載の駆動回路を備えている構成であってもよい。

また、本発明に係る表示装置は、表示パネルと、上記表示パネルを駆動するための出力信号を出力する出力回路を含む駆動回路と、を備えた表示装置であって、上記駆動回路は、上記出力回路が不良か否かを判定する判定手段と、上記表示パネルに上記出力信号を出力可能な予備出力回路とを備え、上記表示パネルは、上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段を、備えている構成であってもよい。

また、本発明に係る表示装置は、表示パネルと、上記表示パネルを駆動するための出力信号を出力する出力回路と、上記表示パネルに上記出力信号を出力可能な予備出力回路と、上記出力回路が不良か否かを判定する判定手段と、上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良となった出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、を備えている構成であってもよい。

さらに、本発明に係るテレビジョンシステムは、上記いずれかに記載の表示装置を備えている構成であってもよい。

本発明の表示パネル駆動用の集積回路は、以上のように、出力回路からの出力信号と予備出力回路からの出力信号とを比較する比較手段と、比較手段の比較結果に基づき出力回路が不良か否かを判定する判定手段と、判定手段の判定結果が不良である場合、上記出力端子に、出力回路の代わりに予備出力回路を接続させる接続切替手段とを備えている。したがって、表示パネルへ駆動回路を実装した後でも、容易に出力回路の欠陥を検出する具体的な手段を備え、出力回路に欠陥があった場合に自己修復できる。

以下、本発明に係る実施の形態を図面に基づいて説明する。

〔実施形態１〕
本発明の第１の実施形態について、図１〜図１０を参照して以下に説明する。

（表示装置９０の構成）
まず、図２を参照して、本発明の表示装置９０の概略構成を説明する。図２は、表示装置９０の概略構成を示すブロック図である。

図２に示すように、表示装置９０は、表示パネル８０と、外部より入力される階調データに基づき表示パネル８０を駆動する表示駆動用半導体集積回路（以下、集積回路とする）１０とを備えている。また、集積回路１０（駆動回路）は、切替回路６０（自己修復手段、切替手段）、切替回路６１（自己修復手段、切替手段）、出力回路ブロック３０（出力回路）、予備出力回路ブロック４０（予備出力回路）、および比較判定回路５０（比較手段、判定手段、自己修復手段）を備えている。また、表示パネル８０は、集積回路１０からの階調電圧が印加される画素７０を備えている。

（表示装置９０の基本動作）
次に、表示装置９０における基本動作を説明する。まず、表示装置９０は、基本動作として、２つの基本動作を有している。具体的には、表示装置９０は、外部より入力された階調データを、集積回路１０が階調電圧（出力信号）に変換し、表示パネル８０が、この階調電圧に基づいて映像を表示する通常動作と、集積回路１０が、出力回路ブロック３０が不良か否かを検出し、出力回路３０に不良があった場合に、集積回路１０が自身を自己修復する自己検出修復動作との、２つの基本動作を有している。

以下に、集積回路１０が行う、自己検出修復動作の概略について説明する。まず、自己検出修復動作を行う場合、出力回路ブロック３０と予備出力回路ブロック４０とに、外部より切替回路６１を介して動作確認用の階調データが入力される。

出力回路ブロック３０および予備出力回路ブロック４０の各々は、入力された階調データを階調電圧に変換し、比較判定回路に出力する。比較判定回路５０は、出力回路ブロックからの階調電圧と、予備出力回路ブロックからの階調電圧とを比較し、この比較結果に基づき、出力回路ブロックが不良か否かを判定する。

さらに、比較判定回路５０は、出力回路ブロックが不良か否かを示す判定結果を、切替回路６１および切替回路６０に出力する。切替回路６１は、比較判定回路５０からの判定結果に基づいて、外部からの階調データの出力先を切り替える。一方、切替回路６０は、出力回路ブロック３０および予備出力回路ブロック４０の各々より階調電圧が入力され、比較判定回路からの判定結果に基づいて、入力された階調電圧の中から、表示パネル８０に出力する階調電圧を選択する。

より具体的に説明すると、切替回路６１は、出力回路ブロック３０が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック３０に出力される階調データと同じ階調データを、予備出力回路ブロック４０にも入力する。一方、切替回路６０は、出力回路ブロック３０が不良であることを示す判定結果が入力されると、不良と判定された出力回路ブロック３０からの階調電圧の代わりに、予備出力回路４０からの階調電圧を、表示パネル８０に出力する。これにより、集積回路１０は、出力回路ブロック３０が不良になったとしても、代わりに予備出力回路ブロックを用いて、正常な階調電圧を表示パネル８０に出力することが可能となる。

以上のように、本実施形態の集積回路１０は、比較判定回路５０、切替回路６０および切替回路６１を備えることによって、自身の不具合を検出し、さらに、自身の不具合を自己修復することが可能となる。言い換えれば、集積回路１０は、自身の不具合を検出し、さらに、自身の不具合を自己修復する自己修復回路（自己修復手段）を備えることになる。

（集積回路１０の構成）
次に、図１を参照して、本発明の集積回路１０の構成について説明する。図１は、集積回路１０（駆動回路）の構成を示す説明図である。

同図に示すように、集積回路１０は、階調データ入力端子（図示しない）より、データバスを介して、ｎ個の液晶駆動用信号出力端子ＯＵＴ１〜ＯＵＴｎ（以下、出力端子ＯＵＴ１〜ＯＵＴｎとする）のそれぞれに対応する階調データを入力するｎ個のサンプリング回路６−１〜６−ｎ（以下、総称する場合は、サンプリング回路６とする）と、ｎ個のホールド回路７−１〜７−ｎ（以下、総称する場合は、ホールド回路７とする）と、階調データを階調電圧信号に変換するｎ個のＤＡＣ回路８−１〜８−ｎ（以下、総称する場合は、ＤＡＣ回路８とする）と、ＤＡＣ回路８からの階調電圧信号に対するバッファ回路の役割を有するｎ個のオペアンプ１−１〜１−ｎ（以下、総称する場合は、オペアンプ１とする）と、ｎ個の判定回路３−１〜３−ｎ（以下、総称する場合は、判定回路３とする）と、ｎ個の判定フラグ４−１〜４−ｎ（以下、総称する場合は、判定フラグ４とする）と、ｎ個のプルアップ・プルダウン回路５−１〜５−ｎ（以下、総称する場合は、プルアップ・プルダウン回路５とする）を備えている。

さらに、同図に示すように、集積回路１０は、ｔｅｓｔ信号によってＯＮ，ＯＦＦが切り替わる複数のスイッチ２ａと、ｔｅｓｔＢ信号によってＯＮ，ＯＦＦが切り替わる複数のスイッチ２ｂと、判定フラグ４からの出力信号である、Ｆｌａｇ１〜ＦｌａｇｎによってＯＮ，ＯＦＦが切り替わる複数のスイッチ２ｃ（接続切替手段）および２ｄ（接続切替手段）と、を備えている。なお、スイッチ２ａ、２ｂ、２ｄは、「Ｈ」の信号を入力した場合にＯＮとなり、「Ｌ」の信号を入力した場合にＯＦＦとなる。一方、スイッチ２ｃは、「Ｈ」の信号を入力した場合にＯＦＦとなり、「Ｈ」の信号を入力した場合にＯＮとなる。

また、集積回路１０は、予備のサンプリング回路２６と、予備のホールド回路２７と、予備のＤＡＣ回路２８（予備出力回路）と、予備のオペアンプ２１を、各１回路づつ備えている。

なお、図１において、サンプリング回路６、ホールド回路７、およびＤＡＣ回路８が、図２に示した出力回路ブロック３０に相当し、サンプリング回路２６、ホールド回路２７、およびＤＡＣ回路２８が、図２に示した予備回路ブロック４０に相当し、オペアンプ１、判定回路３、および判定フラグ４が、図２に示した比較判定回路５０に相当し、出力端子ＯＵＴ１〜ＯＵＴｎに接続するスイッチ２ｄおよびスイッチ２ｃが、図２に示した切替回路６０に相当し、サンプリング回路６に接続するスイッチ２ｄが、図２に示した切替回路６１に相当する。なお、図１に示す集積回路１０は、出力端子ＯＵＴ１〜ＯＵＴｎを介して、図２に示す表示パネル８０と接続しており、図１においては、表示パネル８０の図示を省略している。

（集積回路１０の通常動作）
次に、集積回路１０における、表示パネル８０（図２を参照）に階調電圧を出力する、通常の動作を、図１を参照して以下に説明する。

まず、通常動作の場合は、ｔｅｓｔ信号は「Ｌ」であり、ｔｅｓｔＢ信号は「Ｈ」となる。ｔｅｓｔ信号が「Ｌ」のときスイッチ２ａはＯＦＦとなり、スイッチ２ｂはＯＮとなる。これにより、図示しないポインター用シフトレジスタからの信号である、ＳＴＲ１〜ＳＴＲｎ信号（以下、総称する場合は、ＳＴＲ信号とする）を、対応する各サンプリング回路６が入力する。サンプリング回路６は、入力したＳＴＲ信号に基づき、階調データ入力端子より、データバスを介して自身に対応する階調データを取得する。ホールド回路７は、サンプリング回路６が取得した階調データを、データＬＯＡＤ信号に基づき、サンプリング回路６より入力する。次に、ＤＡＣ回路８（出力回路）は、ホールド回路７より階調データを入力する。ＤＡＣ回路８は、入力した階調データを階調電圧信号に変換し、オペアンプ１（比較手段）の正極性入力端子に出力する。ここでオペアンプ１の出力は、スイッチ２ｂがＯＮしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ１は、ボルテージフォロワとして動作する。よって、オペアンプ１は、ＤＡＣ回路８からの階調電圧に対して、バッファ回路の役割を有することになり、自身の正極性入力端子に入力した階調電圧信号を、対応する出力端子ＯＵＴ１〜ＯＵＴｎに出力する。なお、ここでは、スイッチ２ｃがＯＮ、スイッチ２ｄがＯＦＦとなっているものとする。スイッチ２ｃおよび２ｄの動作については、後述とする。上述した、出力端子ごとに直列に接続された、サンプリング回路６と、ホールド回路７と、ＤＡＣ回路８と、オペアンプ１とを含むブロックを、出力回路ブロックとすると、この出力回路ブロックは、階調データ入力端子より入力した階調データを、表示パネル８０を駆動するための階調電圧に変換し、変換した階調電圧を出力端子を介して表示パネル８０に出力することを目的としている。

（動作確認テストへの切り替え）
次に、ＤＡＣ回路８の動作確認を行う動作確認テストへの切り替えは、ｔｅｓｔ信号を「Ｈ」とし、ｔｅｓｔＢ信号を「Ｌ」とする。まず、スイッチ２ａがＯＮとなることにより、予備のサンプリング回路２６には、動作確認テスト用のＳＴＲ信号である、ＴＳＴＲ１信号が入力され、サンプリング回路６には、動作確認テスト用のＳＴＲ信号である、ＴＳＴＲ２信号が入力される。さらに、オペアンプ１の負極性入力端子には、予備のＤＡＣ回路２８からの階調電圧が入力される。また、スイッチ２ｂがＯＦＦになったことにより、オペアンプ１の出力は、自身の負極性入力端子への負帰還が遮断される。その結果、オペアンプ１は、自身の正極性入力端子に直列に接続されたＤＡＣ回路８からの出力電圧と、予備のＤＡＣ回路２８からの出力電圧とを比較するコンパレータとなる。

なお、ｔｅｓｔ信号およびｔｅｓｔＢ信号は、動作確認テストの切り替え、および動作確認テストの動作をコントロールする、制御回路（図示しない）より出力される。また、この制御回路（制御手段）は、動作確認テストにおける、データバスを介して入力される階調データ、および、データＬＯＡＤ信号を制御する回路でもある。さらに、この制御回路は、通常動作中の階調データ、データＬＯＡＤ信号、シフトクロック用入力信号を制御する制御回路と同一であってもよいし、異なる制御回路であってもよい。

（実施形態１の動作確認テスト１）
次に、動作確認テストの１つ目の手順を、図３を参照して以下に説明する。図３は、第１の実施形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。

同図に示すステップＳ２１（以下、Ｓ２１と略称する）において、ｔｅｓｔ信号を「Ｈ」とし、ｔｅｓｔＢ信号を「Ｌ」とする。すでに上述したように、Ｓ２１により、オペアンプ１はコンパレータの役割を有することとなる。

次に、Ｓ２２において、図示しない制御回路が備えるカウンタｍを０に初期化する。さらに、制御回路は、カウンタｍの値に対応する階調ｍの階調データを、ここでは、階調０の階調データを、ＴＳＴＲ１信号をアクティブにし、データバスを介して予備のサンプリング回路２６に格納する。さらに、制御回路は、カウンタｍの値に１を加算した、階調ｍ＋１の階調データを、ここでは、階調１の階調データを、ＴＳＴＲ２信号をアクティブにし、データバスを介して、サンプリング回路６に格納する。次に、予備のホールド回路２７は、データＬＯＡＤ信号に基づいて、サンプリング回路２６より、階調０の階調データを取得する。さらに、ＤＡＣ回路２８は、ホールド回路２７より階調データを入力し、階調０の階調電圧を、オペアンプ１の負極性入力端子に出力する（Ｓ２３）。一方、ホールド回路７は、データＬＯＡＤ信号に基づいて、サンプリング回路６より、階調１の階調データを取得する。さらに、ＤＡＣ回路８は、ホールド回路７より階調データを入力する。各ＤＡＣ回路８は、自身に直列に接続された、各オペアンプ１の正極性入力端子に、階調１の階調電圧を出力する（Ｓ２３）。なお、本発明の集積回路１０は、ｎ階調の階調電圧を出力するものであり、階調０の階調電圧が一番低い電圧値であり、階調ｎの階調電圧が一番高い電圧値であるものとする。

次に、オペアンプ１は、正極性入力端子に入力したＤＡＣ回路８からの階調電圧と、負極性入力端子に入力したＤＡＣ回路２８からの階調電圧とを比較する（Ｓ２４）。具体的には、オペアンプ１は、自身の正極性入力端子に階調１の階調電圧を入力し、自身の負極性入力端子に階調０の階調電圧を入力する。ここで、ＤＡＣ回路８が正常であれば、階調１の階調電圧が階調０の階調電圧よりも高いため、オペアンプ１は、「Ｈ」レベルの信号を出力する。ここで、オペアンプの出力が「Ｌ」レベルの信号であった場合、ＤＡＣ回路８は不良であることになる。

次に、判定回路３（判定手段）は、オペアンプ１からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。なお、判定回路３が記憶する期待値は、制御回路より与えられたものである。この動作確認テスト１においては、判定回路３は期待値を「Ｈ」レベルとして記憶している。

ここで、判定回路３は、オペアンプ１より入力した信号が、自身が記憶する期待値と同じ、「Ｈ」レベルであれば、ＤＡＣ回路８が正常であると判定する。一方、判定回路３は、オペアンプ１より入力した信号が「Ｌ」レベルであれば、ＤＡＣ回路８が不良であると判定し、判定フラグ４に「Ｈ」フラグを出力する。判定フラグ４は、判定回路３より「Ｈ」フラグを入力した場合、入力した「Ｈ」フラグを自身の内部メモリに記憶する。（Ｓ２５）
なお、判定回路３は、オペアンプ１からの出力信号を入力し、入力した信号が「Ｈ」レベルであれば、判定フラグ４に「Ｌ」フラグを出力し、入力した信号が「Ｌ」レベルであれば、判定フラグ４に「Ｈ」フラグを出力する構成としてもよい。この場合、判定フラグ４は、判定回路３より一度でも「Ｈ」フラグを入力した場合、その後、判定回路３より「Ｌ」フラグを入力しても、判定フラグ４は「Ｈ」フラグを保持しつづける。

また、不良であると判断され、判定フラグ４が「Ｈ」になった場合以後の判定動作を行わない構成にしても良い。

次に、カウンタｍの値が、ｎ−１であるかを判定する（Ｓ２６）。カウンタｍの値がｎ−１以下の場合は、カウンタｍの値を１つ増やし、Ｓ２３〜Ｓ２５のステップを、ｍの値がｎ−１となるまで、繰り返し行う。なお、このｎとは、集積回路１０が出力できる階調数である。

（実施形態１の動作確認テスト２）
次に、動作確認テストの２つ目の手順を、図４を参照して以下に説明する。図４は、第１の実施形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。

まず、動作確認テスト１においては、常にオペアンプ１の正極性入力端子に入力される階調電圧が、負極性入力端子に入力される階調電圧より高いため、ＤＡＣ回路２８に、低い電圧しか出力しないような不具合がある場合や、ＤＡＣ回路８に高い電圧しか出力しないような不具合がある場合には、判定回路３は、正常を示す「Ｌ」フラグを出力してしまう。

したがって、動作確認テスト２においては、オペアンプ１の正極性入力端子に、負極性入力端子より低い階調電圧を入力して動作確認を行う。

まず、動作確認テスト１が終了した後、カウンタｍの値を０に初期化する（Ｓ３１）。次に、制御回路は、カウンタｍの値に１を加算した、階調ｍ＋１の階調データを、ここでは、階調１の階調データを、ＴＳＴＲ１信号をアクティブにし、データバスを介して予備のサンプリング回路２６に格納する。次に、制御回路は、カウンタｍに対応する、階調ｍの階調データを、ここでは、階調０の階調データを、ＴＳＴＲ２信号をアクティブにし、データバスを介して、サンプリング回路６に格納する。

ここで、動作確認テスト１のＳ２３と同様に、ＤＡＣ回路２８は、サンプリング回路２６が格納した階調データを、ホールド回路２７を介して入力する。さらに、ＤＡＣ回路２８は、入力した階調データに対応する、階調ｍ＋１の階調電圧を、ここでは、階調１の階調電圧を、オペアンプ１の負極性入力端子に出力する。一方、ＤＡＣ回路８は、サンプリング回路６が格納した階調データを、ホールド回路７を介して入力する。さらに、各ＤＡＣ回路８は、入力した階調データに対応する、階調ｍの階調電圧を、ここでは、階調０の階調電圧を、自身に直列に接続された、各オペアンプ１の正極性入力端子に出力する（Ｓ３２）。

次に、オペアンプ１は、正極性入力端子に入力したＤＡＣ回路８からの階調０の階調電圧と、負極性入力端子に入力したＤＡＣ回路２８からの階調１の階調電圧とを比較する（Ｓ３３）。ここで、ＤＡＣ回路８が正常であれば、階調１の階調電圧が階調０の階調電圧よりも高いため、オペアンプ１は、「Ｌ」フラグの信号を出力する。ここで、オペアンプの出力が「Ｈ」レベルの信号であった場合、ＤＡＣ回路８は不良であることになる。

次に、判定回路３は、オペアンプ１からの出力信号を入力し、入力した信号のレベルと、自身が記憶する期待値とを比較する。この動作確認テスト１においては、判定回路３は期待値を「Ｌ」レベルとして記憶している。ここで、判定回路３は、オペアンプ１より入力した信号が、自身が記憶する期待値と同じ、「Ｌ」レベルであれば、ＤＡＣ回路８が正常であると判定する。一方、判定回路３は、オペアンプ１より入力した信号が「Ｈ」であれば、ＤＡＣ回路８が不良であると判定し、判定フラグ４に「Ｈ」フラグを出力する。判定フラグ４は、判定回路３より「Ｈ」フラグを入力した場合、入力した「Ｈ」フラグを自身の内部メモリに記憶する（Ｓ３４）。以上の、Ｓ３３〜Ｓ３４のステップを、ｍの値がｎ−１となるまで繰り返し行う（Ｓ３５、Ｓ３６）。

（実施形態１の動作確認テスト３）
次に、動作確認テストの３つ目の手順を、図５を参照して以下に説明する。図５は、第１の実施形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。

ＤＡＣ回路８において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ１に入力された階調電圧を、オペアンプ１が保持し続け、動作確認テスト１および２において、不具合を検出できない場合がある。ここで、動作確認テスト３においては、オペアンプ１の正極性入力端子にプルダウン回路を接続する。これにより、ＤＡＣ回路８の出力がオープンとなる場合、オペアンプ１の正極性入力端子に、低い電圧を入力することになる。結果、ＤＡＣ回路８の出力がオープンとなる場合、言い換えれば、ＤＡＣ回路８より出力がない場合において、実行済の確認テストによる、オペアンプ１の入力された階調電圧を、オペアンプ１が保持し続けることを防ぐことができる。

動作確認テスト３の具体的な手順は、図５に示すように、まず、カウンタｍを０に初期化する（Ｓ４１）。次に、プルアップ・プルダウン回路５は、オペアンプ１の正極性入力端子をプルダウンする（Ｓ４２）。ここからのＳ４３〜Ｓ４７のステップは、既に上述した動作確認テスト１の、Ｓ２３〜Ｓ２７のステップと同様であるため、ここではその説明を省略する。

以上のように、オペアンプ１の正極性入力端子をプルダウンし、動作確認テスト１の手順を行うことにより、ＤＡＣ回路８の出力がオープンとなった場合、オペアンプ１は、「Ｌ」レベルの信号を出力することになる。結果、判定回路３は、入力した「Ｌ」レベルの信号より、ＤＡＣ回路８に不具合があると判定し、判定フラグ４が「Ｈ」フラグを記憶することになる。

（実施形態１の動作確認テスト４）
次に、動作確認テストの４つ目の手順を、図６を参照して以下に説明する。図６は、第１の実施形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。

ここで、動作確認テスト４は、動作確認テスト３と同様に、ＤＡＣ回路８の出力がオープンとなる不具合に対応するためのものである。同図に示すように、まず、カウンタｍを０に初期化する（Ｓ５１）。次に、プルアップ・プルダウン回路５は、オペアンプ１の正極性入力端子をプルアップする（Ｓ５２）。ここからのＳ５３〜Ｓ５７のステップは、既に上述した動作確認テスト２の、Ｓ３２〜Ｓ３６のステップと同様であるため、ここではその説明を省略する。

以上のように、オペアンプ１の正極性入力端子をプルアップし、動作確認テスト２の手順を行うことにより、ＤＡＣ回路８の出力がオープンとなった場合、オペアンプ１は、「Ｈ」レベルの信号を出力することになる。結果、判定回路３は、入力した「Ｈ」レベルの信号より、ＤＡＣ回路８に不具合があると判定し、判定フラグ４が「Ｈ」を記憶することになる。

（実施形態１の動作確認テスト５）
次に、動作確認テストの５つ目の手順を、図７を参照して以下に説明する。図７は、第１の実施形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。

ＤＡＣ回路８においては、自身における隣接する２つ階調がショートするという不具合が発生する場合がある。このように、隣接する２つ階調がショートした場合、ＤＡＣ回路８は、ショートした２つの階調の中間電圧を出力することになる。この不具合の場合、ＤＡＣ回路８が出力する階調電圧は、正常な場合と比べて、１階調以上の電圧のずれとならない。したがって、動作確認テスト１〜４において、この不具合を検出することはできない。ここで、動作確認テスト５においては、このようなＤＡＣ回路８における、隣接する２つの階調がショートした不具合を検出することが目的である。

同図に示すように、まず、カウンタｍを０に初期化する（Ｓ６１）。次に、ＴＳＴＲ１およびＴＳＴＲ２をアクティブにし、さらに、データバスを介して、階調ｍの階調データを、ここでは、階調０の階調データを、サンプリング回路２６およびサンプリング回路６が入力する。次に、ＤＡＣ回路２８および８は、ホールド回路２７および７を介して、サンプリング回路２６および６より、階調０の階調データを取得する。さらにＤＡＣ回路２８および８は、オペアンプ１の正極性入力端子および負極性入力端子に、階調０の階調電圧を出力する（Ｓ６２）。

次に、図示しないスイッチにより、オペアンプ１の正極性入力端子と、負極性入力端子とをショートする。なお、動作確認テスト１および２において、ＤＡＣ回路８に不具合がないと判定されている場合は、正極性入力端子と負極性入力端子に入力される階調電圧の差は、１階調以上の電圧差にならない。したがって、正極性入力端子と負極性入力端子とをショートすることによって、大きな電流が流れるという問題はない。

ここで、オペアンプ１の正極性入力端子と負極性入力端子とをショートしたことにより、オペアンプ１の２つの入力端子は、同じ階調電圧を入力することになる。ここで、本来オペアンプ１は、入出力のオフセット電圧を有しているため、自身の２つの入力端子に同じ階調電圧を入力したとしても、オペアンプ１の出力は、「Ｈ」または「Ｌ」のどちらかを出力することになる。この、オペアンプ１の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプ１の出力のレベルを、判定回路３は、期待値として記憶する（Ｓ６３）。

次に、図示しないスイッチをＯＦＦにして、オペアンプ１の正極性入力端子と負極性入力端子とのショートを解除する。このとき、オペアンプ１の正極性入力端子には、ＤＡＣ回路８からの階調０の階調電圧が入力され、負極性入力端子には、ＤＡＣ回路２８からの階調０の階調電圧が入力される。ここで、ＤＡＣ回路２８および８に不具合がなければ、オペアンプ１の出力は、判定回路３に記憶した期待値と同じ出力となる。したがって、判定回路３は、オペアンプ１からの出力と、自身が記憶する期待値とを比較する（Ｓ６４）。判定回路３は、オペアンプ１からの出力値が、期待値と異なる値であれば、判定フラグ４に「Ｈ」フラグを出力する（Ｓ６５）。

次に、図示しないスイッチによって、オペアンプ１の正極性入力端子にＤＡＣ回路２８からの階調電圧を入力し、負極性入力端子にＤＡＣ回路８からの階調電圧を入力するように、オペアンプ１の入力を切り替える（Ｓ６６）。ここで、Ｓ６４と同様の処理を行う（Ｓ６７）。Ｓ６７において、判定回路３が、オペアンプ１からの出力と、自身が記憶する期待値とが異なれば、判定フラグ４に「Ｈ」フラグを出力する（Ｓ６８）。このように、正極性入力端子と負極性入力端子とを切り替えることにより、判定回路３が記憶する期待値が「Ｈ」レベルまたは「Ｌ」レベルのどちらであっても、ＤＡＣ回路８の不具合を検出可能となる。

以上のＳ６２〜Ｓ６８のステップを、カウンタｍの値がｎとなるまで、カウンタｍの値を１つ増加させて繰り返し行う（Ｓ６９、Ｓ７０）。

（自己修復）
次に、判定フラグ４が「Ｈ」フラグを記憶している場合、言い換えれば、上記動作確認テスト１〜５において、ＤＡＣ回路８−１〜８−ｎのいずれかに不具合があると判定回路３が判定した場合の修復について、図８を参照して以下に説明する。図８は、不良と判定したＤＡＣ回路８と、予備のＤＡＣ回路２８とを切り替え、自己修復する手順を示すフローチャート図である。

判定回路３は、ＤＡＣ回路８が不良であると判定した場合、「Ｈ」フラグを判定フラグ４に出力する。さらに、判定フラグ４は、判定回路３からの「Ｈ」フラグを入力し、自身の内部に記憶する。ここで、制御回路は、判定フラグ４が「Ｈ」を記録しているかどうかを検出する（Ｓ７１）。制御回路は、判定フラグ４が「Ｈ」を記憶していないことを検出した場合は、Ｓ７５の処理に移る。一方、制御回路は、判定フラグ４が「Ｈ」を記憶していることを検出した場合、判定フラグ４−１〜４−ｎのそれぞれが記憶している「Ｈ」のフラグ数を確認する。ここで、判定フラグ４が記憶している「Ｈ」のフラグ数が複数の場合、Ｓ７３の処理にうつる。一方、判定フラグ４が記憶している「Ｈ」のフラグ数が１つの場合は、Ｓ７４の処理にうつる（Ｓ７２）。

Ｓ７４においては、「Ｈ」フラグを記憶している判定フラグ４に対応するＤＡＣ回路８を、予備のＤＡＣ回路２８に切り替える処理を行う（Ｓ７４）。まず、不良のＤＡＣ回路８と予備のＤＡＣ回路２８との切り替えの手順を説明するにあたり、ここでは、液晶駆動用信号出力端子ＯＵＴ１に対応する判定フラグ４−１が「Ｈ」フラグを記憶しているものとする。

判定フラグ４−１は、スイッチ２ｃおよび２ｄに対して、「Ｈ」レベルとなるＦｌａｇ１の出力信号を出力する。Ｆｌａｇ１の出力信号によって、「Ｈ」レベルの信号を入力したスイッチ２ｃはＯＦＦとなり、スイッチ２ｄはＯＮとなる。これにより、スイッチ２ｃはオペアンプ１−１からの出力と、液晶駆動用信号出力端子ＯＵＴ１との接続を遮断することになる。一方、スイッチ２ｄは、サンプリング回路６−１に入力されるＳＴＲ１信号を、サンプリング回路２６に出力することになる。これにより、液晶駆動用信号出力端子ＯＵＴ１に対応する階調データは、サンプリング回路２６も格納することになる。さらに、スイッチ２ｄは、オペアンプ２１の出力と、液晶駆動用信号出力端子ＯＵＴ１とを接続する。このように、判定フラグ４−１からのＦｌａｇ１の出力信号によって、スイッチ２ｃおよび２ｄが切り替わることにより、不良であるＤＡＣ回路８−１を予備のＤＡＣ回路２８に切り替えることになる。

次に、Ｓ７３の処理について説明する。判定フラグ４が記憶する「Ｈ」フラグの数が、複数であった場合、確率的に予備のＤＡＣ回路２８が不良であると考えられる。したがって、Ｓ７３において、制御回路は、判定フラグ４が記憶するフラグを全て「Ｌ」フラグにし、Ｓ７５の処理に移行する。次に、Ｓ７１においてＮＯと判定された場合、Ｓ７３の処理後、または、Ｓ７４の処理後、制御回路は、ｔｅｓｔ信号を「Ｌ」に、ｔｅｓｔＢ信号を「Ｈ」に切り替え、通常動作に移行する（Ｓ７５）。

以上のように、動作確認テスト１〜５、および、自己修復の処理を行うことにより、集積回路１０は、不良のＤＡＣ回路を予備のＤＡＣ回路２８に切り替えることができる。さらに、第１の実施形態においては、予備のＤＡＣ回路２８に対応する、予備のサンプリング回路２６およびホールド回路２７を備えている。したがって、ＤＡＣ回路８だけでなく、サンプリング回路６またはホールド回路７に不具合があった場合においても、予備のサンプリング回路２６およびホールド回路２８に切り替えることができる。

次に、集積回路１０を搭載する表示装置の電源投入から、動作確認テストを行い、通常動作を行うまでの手順を、図９を参照して以下に説明する。図９は、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。

同図に示すように、まず、表示装置に電源投入し、集積回路１０を初期化することにより、判定フラグ４は全て「Ｌ」フラグになる（Ｓ８１）。次に、制御回路は、ｔｅｓｔ信号を「Ｈ」に、ｔｅｓｔＢ信号を「Ｌ」にし、動作確認テストの状態に集積回路１０を切り替える（Ｓ８２）。次に、制御回路および集積回路１０は、上述した動作確認テストを行う（Ｓ８３）。さらに、全ての動作確認テスト１〜５が終了したかどうかを、制御回路は確認し、不良となる回路は、予備の回路に切り替え、通常動作に移行する（Ｓ８４）。

（オペアンプ１の動作確認）
上述した動作確認テストは、オペアンプ１に不具合がないことを前提としている。しかしながら、オペアンプ１においても不具合が発生する可能性がある。したがって、上記動作確認テストを行う前に、オペアンプ１の動作確認を行うことが、本実施形態においては好ましい。そこで、以下に、オペアンプ１の動作確認についても、図１０を参照して説明する。図１０は、オペアンプ１とオペアンプ１の動作確認のための周辺回路との構成を示す説明図である。

同図に示すように、オペアンプ１の正極性入力端子には、ＤＡＣ回路８からの出力と、所定の電圧との入力を切り替えるスイッチＳ５が接続されている。さらにスイッチＳ５のＢ側（所定の電圧の入力側）には、２つの所定の電圧Ｖｒｅｆ１およびＶｒｅｆ２を切り替えるスイッチＳ３が接続されている。一方、オペアンプ１の負極性入力端子には、オペアンプ１からの負帰還を行うためのオペアンプ１の出力と、所定の電圧との入力を切り替えるスイッチＳ６が接続されている。さらに、スイッチＳ４のＢ側（所定の電圧の入力側）には、２つの所定の電圧Ｖｒｅｆ１およびＶｒｅｆ２を切り替えるスチッチＳ４が接続されている。

次に、オペアンプ１の通常動作について説明する。オペアンプ１の通常動作時は、スイッチＳ５をＡ側（ＤＡＣ回路８の出力側）にし、スイッチＳ６をＡ側にすることにより、オペアンプ１は、ボルテージフォロワの回路として動作する。

次に、オペアンプ１の動作確認動作確認を行うための手順を以下に説明する。まず、スイッチＳ１およびＳ２をＢ側に切り替える。これにより、オペアンプ１の負帰還はなくなり、オペアンプ１はコンパレータとして動作する。次に、スイッチＳ３およびＳ４をＡ側に切り替える。これにより、オペアンプ１の正極性入力端子は、Ｖｒｅｆ１を入力し、負極性入力端子は、Ｖｒｅｆ２を入力することになる。ここで、Ｖｒｅｆ１およびＶｒｅｆ２は予め生成された電圧であり、Ｖｒｅｆ１の電圧値は、Ｖｒｅｆ２の電圧値より大きい値とする。なお、Ｖｒｅｆ１とＶｒｅｆ２との電圧値の差は、オペアンプ１の入出力オフセット値よりも大きい値とする。このとき、オペアンプ１は、負極性入力端子に入力したＶｒｅｆ２より、正極性入力端子に入力したＶｒｅｆ１の電圧の方が高いため、「Ｈ」レベルの信号を出力する。このオペアンプ１からの出力を、判定回路３が検出し、自身が記憶する期待値「Ｈ」と比較する。ここで、オペアンプ１の出力が「Ｌ」レベルであった場合、判定回路３は、オペアンプ１に不具合があると判定できる。なお、判定回路３が記憶する期待値は、制御回路より与えられたものである。

次に、オペアンプ１のコンパレータ動作に不具合があり、オペアンプ１は「Ｈ」レベルしか出力できない場合も考えられる。したがって、スイッチＳ３およびＳ４をＢ側に切り替え、オペアンプ１の正極性入力端子にＶｒｅｆ２を入力し、負極性入力端子にＶｒｅｆ１を入力する。このとき、オペアンプ１は、正極性入力端子に入力したＶｒｅｆ２よりも、負極性入力端子に入力したＶｒｅｆ１の電圧値の方が高いため、「Ｌ」レベルを出力する。このオペアンプ１からの出力を、判定回路３が検出し、自身が記憶する期待値「Ｌ」と比較する。ここで、オペアンプ１の出力が「Ｈ」レベルであった場合、判定回路３は、オペアンプ１に不具合があると判定できる。なお、スイッチＳ３〜Ｓ６は、制御回路によって切り替えられるものとする。

〔実施形態２〕
次に、本発明に係る第２の実施形態について、図１１〜図１７を参照して、以下に説明する。なお、なお、実施形態２の説明に関しては、実施形態１と異なる箇所についてのみ説明し、重複する箇所についてはその説明を省略する。

まず、実施形態１と実施形態２の違いについて簡単に説明する。実施形態１は、ＤＡＣ回路８の出力と、予備のＤＡＣ回路２８の出力を、オペアンプ１において比較している。一方、実施形態２は、互いに隣接する２つのＤＡＣ回路８を一組とし、互いのＤＡＣ回路８からの出力を、オペアンプ１において比較する。

（表示駆動用半導体集積回路２０の構成）
図１１を参照して、本発明の表示駆動用半導体集積回路（以下、集積回路とする）２０の構成について説明する。図１１は、集積回路２０（表示装置駆動用の集積回路）の構成を示す説明図である。

オペアンプ１は、自身に直列に接続されるＤＡＣ回路８からの出力を、自身の正極性入力端子に入力する。さらに、オペアンプ１は、自身に隣り合うオペアンプに直列に接続されるＤＡＣ回路８からの出力を、自身の負極性入力端子に入力する。具値的には、同図に示すように、オペアンプ１−１は、ＤＡＣ回路８−１からの出力を、自身の正極性入力端子に入力し、ＤＡＣ回路８−２にからの出力を、スイッチ２ａを介して自身の負極性入力端子に入力する。同様に、オペアンプ１−２は、ＤＡＣ回路８−２からの出力を、自身の正極性入力端子に入力し、ＤＡＣ回路８−１からの出力を、スイッチ２ａを介して自身の負極性入力端子に入力する。また、集積回路２０は、予備のサンプリング回路２６Ａおよび２６Ｂと、予備のホールド回路２７Ａおよび２７Ｂと、予備のＤＡＣ回路２８Ａおよび２８Ｂと、オペアンプ２１Ａおよび２１Ｂと、プルアップ・プルダウン回路２５Ａおよび２５Ｂとを備えている。オペアンプ２１Ａにおいても、ＤＡＣ回路２８Ａからの出力を自身の正極性入力端子に、ＤＡＣ回路２８Ｂからの出力を、スイッチ２ａを介して自身の負極性入力端子に入力する。さらに、オペアンプ２１Ｂにおいても、ＤＡＣ回路２８Ｂからの出力を、自身の正極性入力端子に、ＤＡＣ回路２８Ａからの出力を、スイッチ２ａを介して自身の負極性入力端子に入力している。

（集積回路２０の通常動作）
集積回路２０における通常動作においては、実施形態１と同様に、制御回路は、ｔｅｓｔ信号を「Ｌ」レベルに、ｔｅｓｔＢ信号を「Ｈ」レベルにする。これにより、ＤＡＣ回路８は、ホールド回路７より入力した階調データを階調電圧信号に変換し、階調電圧としてオペアンプ１の正極性入力端子に出力する。ここでオペアンプ１の出力は、スイッチ２ｂがＯＮしているため、自身の負極性入力端子への負帰還となる。これにより、オペアンプ１は、ボルテージフォロワとして動作する。よって、オペアンプ１は、ＤＡＣ回路８からの階調電圧をバッファし、対応する各出力端子ＯＵＴ１〜ＯＵＴｎに出力する。

（動作確認テストの切り替え）
集積回路２０における動作確認テストへの切り替えは、制御回路がｔｅｓｔ信号を「Ｈ」レベルとし、ｔｅｓｔＢ信号を「Ｌ」レベルとする。まず、スイッチ２ａがＯＮとなることにより、サンプリング回路２６Ａおよび奇数番目のサンプリング回路６（サンプリング回路６−１，６−３，・・・，６−（ｎ−１））には、ＴＳＴＲ１信号が入力される。さらに、サンプリング回路２６Ｂおよび偶数番目のサンプリング回路６（サンプリング回路６−２，６−３，・・・，６−ｎ）には、ＴＳＴＲ２信号が入力される。さらに、スイッチ２ａがＯＮとなることにより、奇数番目のオペアンプ１の負極性入力端子には、隣り合う偶数番目のＤＡＣ回路８からの出力が入力され、偶数番目のオペアンプ１の負極性入力端子には、隣り合う奇数番目のＤＡＣ回路８からの出力が入力される。また、ｔｅｓｔＢ信号が「Ｌ」レベルとなることにより、スイッチ２ｂはＯＦＦとなる。これにより、オペアンプ１における、自身の出力の負極性入力端子への負帰還が遮断されることになる。その結果、オペアンプ１は、自身に直列に接続されたＤＡＣ回路８からの出力と、隣り合うＤＡＣ回路８からの出力とを比較するコンパレータとなる。

（実施形態２の動作確認テスト１）
次に、第２の実施形態に係る、動作確認テストの１つ目の手順を、図１２を参照して以下に説明する。図１２は、第２の実施形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。

まず、制御回路はｔｅｓｔ信号を「Ｈ」レベルに、ｔｅｓｔＢ信号を「Ｌ」レベルにする（Ｓ１０１）。これにより、オペアンプ１はコンパレータとして動作する（Ｓ１０２）。次に、制御回路は、奇数番目の判定回路３（判定回路３−１，３−３，・・・，３−（ｎ−１））の期待値を「Ｌ」レベルに設定する。一方、制御回路は、偶数番目の判定回路３（判定回路３−２，３−４，・・・，３−ｎ）の期待値を「Ｈ」レベルに設定する。

次に、制御回路は、自身が備えるカウンタｍを０に初期化する（Ｓ１０３）。さらに、制御回路は、ＴＳＴＲ１をアクティブにし、サンプリング回路２６Ａおよび奇数番目のサンプリング回路６がデータバスを介して、階調ｍの階調データを入力する。また、制御回路は、ＴＳＴＲ２をアクティブにし、サンプリング回路２６Ｂおよび偶数番目のサンプリング回路６がデータバスを介して、階調ｍ＋１の階調データを入力する（Ｓ１０４）。

ここで、カウンタｍの値が０の場合を考えると、奇数番目のオペアンプ１は、自身の正極性入力端子に階調０の階調電圧を、自身に直列に接続される、奇数番目のＤＡＣ回路８より入力する。また、奇数番目のオペアンプ１は、自身の負極性入力端子に階調１の階調電圧を、隣り合う偶数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、奇数番目のオペアンプ１の出力は「Ｌ」になる。一方、偶数番目のオペアンプ１は、自身の正極性入力端子に階調１の階調電圧を、自身に直列に接続される、偶数番目のＤＡＣ回路８より入力する。また、偶数番目のオペアンプ１は、自身の負極性入力端子に階調０の階調電圧を、隣り合う奇数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、偶数番目のオペアンプ１の出力は「Ｈ」になる。

次に、判定回路３は、オペアンプ１からの出力信号のレベルが、自身が記憶する期待値に合致するかを判定する（Ｓ１０５）。ここで、オペアンプ１からの出力が、期待値と異なる場合、判定回路３は、判定フラグ４に「Ｈ」フラグを出力する（Ｓ１０６）。以上のＳ１０４〜Ｓ１０６までの処理を、カウンタｍの値を１つづつ増やし、カウンタｍの値がｎ−１となるまで繰り返し行う（Ｓ１０７，Ｓ１０８）。

（実施形態２の動作確認テスト２）
次に、第２の実施形態に係る、動作確認テストの２つ目の手順を、図１３を参照して以下に説明する。図１３は、第２の実施形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。

第２の実施形態における動作確認テスト２は、第２の実施形態における動作確認テスト１における、奇数番目と偶数番目との階調の電圧関係を逆にした動作確認であり、その他は、第２の実施形態における動作確認テストと同様である。

まず、制御回路は、奇数番目の判定回路３の期待値を「Ｈ」に設定し、一方、偶数番目の判定回路３の期待値を「Ｌ」に設定する。さらに、制御回路は、自身が備えるカウンタｍを０に初期化する（Ｓ１１１）。

次に、制御回路は、ＴＳＴＲ１をアクティブにし、サンプリング回路２６Ａおよび奇数番目のサンプリング回路６がデータバスを介して、階調ｍ＋１の階調データを入力する。また、制御回路は、ＴＳＴＲ２をアクティブにし、サンプリング回路２６Ｂおよび偶数番目のサンプリング回路６がデータバスを介して、階調ｍの階調データを入力する（Ｓ１１２）。

ここで、カウンタｍの値が０の場合を考えると、奇数番目のオペアンプ１は、自身の正極性入力端子に階調１の階調電圧を、自身に直列に接続される、奇数番目のＤＡＣ回路８より入力する。また、奇数番目のオペアンプ１は、自身の負極性入力端子に階調０の階調電圧を、隣り合う偶数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、奇数番目のオペアンプ１の出力は「Ｈ」レベルになる。一方、偶数番目のオペアンプ１は、自身の正極性入力端子に階調０の階調電圧を、自身に直列に接続される、偶数番目のＤＡＣ回路８より入力する。また、偶数番目のオペアンプ１は、自身の負極性入力端子に階調１の階調電圧を、隣り合う奇数番目のＤＡＣ回路８より入力する。ここで、オペアンプ１の２つの入力端子に接続するＤＡＣ回路８が正常であれば、偶数番目のオペアンプ１の出力は「Ｌ」レベルになる。

次に、判定回路３はオペアンプ１からの出力のレベルと、自身が記憶する期待値とを比較する（Ｓ１１３）。ここで、判定回路３は、オペアンプ１からの出力が期待値と異なる場合、判定フラグ４に「Ｈ」フラグを出力する。以上のＳ１１２〜Ｓ１１４の処理を、カウンタｍの値を１つづつ増やし、カウンタｍの値がｎ−１となるまで繰り返し行う（Ｓ１１５、Ｓ１１６）。

（実施形態２の動作確認テスト３）
次に、第２の実施形態に係る、動作確認テストの３つ目の手順を、図１４を参照して以下に説明する。図１４は、第２の実施形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。

第１の実施形態の動作確認テスト３において説明したように、ＤＡＣ回路８において、出力がオープンとなる不具合がある場合、実行済の確認テストによる、オペアンプ１の入力された階調電圧を、オペアンプ１が保持し続け、実施形態２の動作確認テスト１および２において、不具合を検出できない場合がある。

まず、動作確認テスト１〜２と同様に、制御回路は、自身が備えるカウンタｍの値を０に初期化する（Ｓ１２１）。また、集積回路２０は、ＤＡＣ回路８の正極性入力端子に、プルアップ・プルダウン回路５を接続している。ここで、奇数番目のオペアンプ１の正極性入力端子をプルアップするように、制御回路は、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、奇数番目のＤＡＣ回路８の出力がオープンとなる場合に、奇数番目のオペアンプ１の正極性入力端子に高い電圧を入力することになる。一方、偶数番目のオペアンプ１の正極性入力端子については、プルダウンとなるように、制御回路は、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、偶数番目のＤＡＣ回路８の出力がオープンとなる場合に、偶数番目のオペアンプ１の正極性入力端子に低い電圧を入力することになる。

この後のＳ１２３〜Ｓ１２７の処理については、第２の実施形態の動作確認テスト１と同様であるため、ここではその説明を省略する。

（実施形態２の動作確認テスト４）
次に、第２の実施形態に係る、動作確認テストの４つ目の手順を、図１５を参照して以下に説明する。図１５は、第２の実施形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。

ここでは、上記の動作確認テスト３と同様の不具合を検出することを目的としている。まず、これまでの動作確認テストと同様に、制御回路は、自身が備えるカウンタｍの値を０に初期化する（Ｓ１３１）。次に、制御回路は、奇数番目のオペアンプ１の正極性入力端子をプルダウンするように、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、奇数番目のＤＡＣ回路８の出力がオープンとなる場合に、奇数番目のオペアンプ１の正極性入力端子に低い電圧を入力することになる。一方、偶数番目のオペアンプ１の正極性入力端子については、プルアップとなるように、制御回路は、プルアップ・プルダウン回路５を制御する（Ｓ１２２）。結果、偶数番目のＤＡＣ回路８の出力がオープンとなる場合に、偶数番目のオペアンプ１の正極性入力端子に高い電圧を入力することになる。

この後のＳ１３３〜Ｓ１３７の処理については、第２の実施形態の動作確認テスト２と同様であるため、ここではその説明を省略する。

（実施形態２の動作確認テスト５）
次に、第２の実施形態に係る、動作確認テストの５つ目の手順を、図１６を参照して以下に説明する。図１６は、第２の実施形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。

第１の実施形態の動作確認テスト５において説明したように、ＤＡＣ回路８においては、自身における隣接する２つ階調がショートするという不具合が発生する場合がある。第２の実施形態の動作確認テスト５においては、このような不具合を検出することが目的である。

同図に示すように、まず、制御回路は、自身が備えるカウンタｍの値を０に初期化する（Ｓ１４１）。次に、ＴＳＴＲ１およびＴＳＴＲ２をアクティブにし、さらに、データバスを介して、階調ｍの階調データを、サンプリング回路２６Ａ、サンプリング回路２６Ｂ、およびサンプリング回路６が入力する。さらに、データＬＯＡＤ信号をアクティブにすることにより、奇数番目のＤＡＣ回路８および偶数番目のＤＡＣ回路８は、同じ階調ｍの階調電圧を出力することになる（Ｓ１４２）。次に、図示しないスイッチを介して、制御回路は、オペアンプ１の正極性入力端子と負極性入力端子とをショートさせる。このオペアンプ１の正極性入力端子と負極性入力端子とをショートさせたことにより、オペアンプ１の正極性入力端子および負極性入力端子は、同じ階調電圧を入力することになる。次に、オペアンプ１の正極性入力端子と負極性入力端子とをショートした場合の、オペアンプの出力のレベルを、判定回路３は、期待値として記憶する（Ｓ１４３）。

次に、図示しないスイッチをＯＦＦにして、オペアンプ１の正極性入力端子と負極性入力端子とのショートを解除する。このとき、奇数番目のオペアンプ１の正極性入力端子は、自身に直列に接続された奇数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力され、負極性入力端子には、自身に隣り合う偶数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力される。一方、偶数番目のオペアンプ１の正極性入力端子は、自身に直列に接続された偶数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力され、負極性入力端子には、自身に隣り合う奇数番目のＤＡＣ回路８からの、階調ｍの階調電圧が入力される。ここで、判定回路３は、自身が記憶した期待値と、オペアンプ１からの出力とを比較する（Ｓ１４４）。さらに、判定回路３は、オペアンプ１からの出力が、自身が記憶する期待値と異なる場合は、判定フラグ４に「Ｈ」フラグを出力する。さらに、判定フラグ４は、判定回路３より入力した「Ｈ」フラグを、自身の内部に記憶する。

次に、制御回路は、図示しないスイッチを用いて、ＤＡＣ回路８からの、オペアンプ１の正極性入力端子に入力される信号と、負極性入力端子に入力される信号とを入れ替える（Ｓ１４６）。この後、Ｓ１４７の処理と同じ処理を行う（Ｓ１４７）。また、Ｓ１４５と同様に、判定回路３は、オペアンプ１からの出力が、自身が記憶する期待値と異なる場合には、判定フラグ４に「Ｈ」を出力する（Ｓ１４８）。

以上のＳ１４２〜Ｓ１４８の処理を、カウンタｍの値がｎとなるまで、カウンタｍの値を１つ増加させて繰り返し行う（Ｓ１４９、Ｓ１５０）。

（実施形態２の自己修復）
次に、判定フラグ４が「Ｈ」を記憶している場合、言い換えれば、上記動作確認テスト１〜５において、ＤＡＣ回路８のいずれかに不具合があると判定回路３が判定した場合の修復について、図１７を参照して以下に説明する。図１７は、不良と判定したＤＡＣ回路８と、予備のＤＡＣ回路２８Ａおよび２８Ｂとを切り替え、自己修復する手順を示すフローチャート図である。

まず、制御回路は、判定フラグ４が「Ｈ」を記憶しているかどうかを検出する（Ｓ１５１）。制御回路は、判定フラグ４が「Ｈ」を記憶していないことを検出した場合は、Ｓ１５３の処理に移行する。一方、制御回路が、「Ｈ」を記憶している判定フラグ４を検出した場合、「Ｈ」を記憶する判定フラグ４に対応するＤＡＣ回路８を、予備のＤＡＣ回路２８Ａまたは２８Ｂに切り替える。ここで、実施形態２においては、２つのＤＡＣ回路８を１組として動作確認を行っているため、判定フラグ４が「Ｈ」フラグを記憶していたとしても、１組のうちの、どちらのＤＡＣ回路が不良なのか判断がつかない。したがって、実施形態２においては、「Ｈ」を記憶する判定フラグ４に対応する１組のＤＡＣ回路８を、言い換えれば、奇数番目および偶数番目の２つのＤＡＣ回路８を、予備のＤＡＣ回路２８Ａおよび２８Ｂに切り替える（Ｓ１５２）。具体的な説明として、以下においては、ＤＡＣ回路８−１に不具合があるものとして説明する。

ここで、ＤＡＣ回路８−１に不具合があった場合、動作確認テスト１〜５によって、判定回路３−１および３−２は、ともに「Ｈ」を判定フラグ４−１および４−２に出力することになる。さらに判定フラグ４−１および４−２は、判定回路３−１および３−２より入力した「Ｈ」フラグをスイッチ２ｃおよび２ｄに出力し、スイッチ２ｃをＯＦＦ、スイッチ２ｄをＯＮする。結果、サンプリング回路２６ＡはＳＴＲ１信号を入力し、サンプリング回路２６ＢはＳＴＲ２信号を入力する。これにより、サンプリング回路２６Ａは、液晶駆動用信号出力端子ＯＵＴ１に対応する階調データをデータバスより取得することになり、また、サンプリング回路２６Ｂは、液晶駆動用信号出力端子ＯＵＴ２に対応する階調データをデータバスより取得することになる。さらに、スイッチ２ｃがＯＦＦとなることにより、オペアンプ１−１の出力と、液晶駆動用信号出力端子ＯＵＴ１との接続は遮断され、オペアンプ１−２の出力と、液晶駆動用信号出力端子ＯＵＴ２との接続も遮断される。さらに、スイッチ２ｄがＯＮしたことにより、オペアンプ２１Ａの出力は、液晶駆動用信号出力端子ＯＵＴ１に接続し、オペアンプ２１Ｂの出力は、液晶駆動用信号出力端子ＯＵＴ２に接続する。

以上のように、不具合があるＤＡＣ回路８と、これに対となるＤＡＣ回路８とを１組として、予備のＤＡＣ回路２８Ａおよび２８Ｂに切り替えることにより、不具合のあるＤＡＣ回路８を予備のＤＡＣ回路２６Ａまたは２６Ｂに切り替えることができる。

次に、制御回路は、ｔｅｓｔ信号を「Ｌ」、ｔｅｓｔＢ信号を「Ｈ」にし、通常動作に移行する（Ｓ１５３）。

〔実施形態３〕
以上に説明した実施形態１および実施形態２においては、出力回路ブロック３０（図２を参照）からの階調電圧と、予備出力回路ブロック４０（図２を参照）からの階調電圧とを切り替える切替回路６０（図２を参照）は、集積回路１０および２０に備えられる構成であったが、本発明はこれに限るものではなく、切替回路６０が、表示パネル側に備えられる構成であってもよい。

以下に、表示パネル側に切替回路６０を備えた表示装置９０’の構成および動作を、本発明に係る第３の実施形態として説明する。なお、本実施形態では、実施形態１と異なる箇所について説明し、重複する箇所についてはその説明を省略する。

（表示装置９０’の概略構成）
まず、図１８を参照して、本実施形態に係る表示装置９０’の概略構成を説明する。図１８は、表示装置９０’の概略構成を示すブロック図である。

図１８に示すように、表示装置９０’は、表示パネル８０’と、外部より入力される階調データに基づき表示パネル８０’を駆動する集積回路１０’（駆動回路）とを備えている。ここで、集積回路１０’において、実施形態１の集積回路１０と異なる点は、切替回路６０を備えていないことであり、その他の構成は、集積回路１０と同じ構成である。また、表示パネル８０’において、実施形態１の表示パネル８０と異なる点は、切替回路６０を備えていることであり、その他の構成は、表示パネル８０と同じ構成である。

（表示装置９０’の構成）
次に、図１９を参照して、本実施形態に係る表示装置９０’の、より詳細な構成を説明する。図１９は、集積回路１０’の構成を示すブロック図である。

図１９に示すよに、集積回路１０’は、階調データ入力端子（図示しない）より、データバスを介してｎ個の出力端子ＯＵＴ１〜ＯＵＴｎの各々に対応する階調データが入力されるｎ個のサンプリング回路６と、ｎ個のホールド回路７と、階調データを階調電圧信号に変換するＤＡＣ回路８と、ＤＡＣ回路８からの階調電圧信号に対するバッファ回路の役割を有するオペアンプ１と、ｎ個の判定回路３と、ｎ個のプルアップ・プルダウン回路５とを備えている。

さらに、図１９に示すように、集積回路１０’は、ｔｅｓｔ信号によってＯＮ，ＯＦＦが切替わる複数のスイッチ２ａと、ｔｅｓｔＢ信号によってＯＮ，ＯＦＦが切替わる複数のスイッチ２ｂと、ＬＦ信号によってＯＮ，ＯＦＦが切替わる複数のスイッチ２ｆと、を備えている。なお、スイッチ２ａ、２ｂおよび２ｆは、「Ｈ」の信号を入力された場合にＯＮとなり、「Ｌ」の信号を入力された場合にＯＦＦとなる。さらに、集積回路１０’予備のサンプリング回路２６と、予備のホールド回路２７と、予備のＤＡＣ回路２８と、予備のオペアンプ２１と、予備の出力端子ＯＵＴ０とを、各１回路づつ備えている。

一方、表示パネル８０’は、図１９に示すように、集積回路１０’が備える出力端子ＯＵＴ１〜ＯＵＴｎの各々に接続する接続端子（図示せず）と、判定フラグ９−１〜９−ｎ（以下、総称する場合は、判定フラグ９とする）と、制御回路（図示せず）からのＬＦ信号によってＯＮ，ＯＦＦが切替わるスイッチ２ｆと、ＬＦ信号の反転信号であるＬＦＢ信号によってＯＮ，ＯＦＦが切替わるスイッチ２ｅと、判定フラグ９からの出力信号であるＦｌａｇ１〜ＦｌａｇｎによってＯＮ，ＯＦＦが切替わるスイッチ２ｃおよび２ｄと、を備えている。なお、スイッチ２ｄ、２ｅ、および２ｆは、「Ｈ」の信号を入力された場合にＯＮとなり、「Ｌ」の信号を入力された場合にＯＦＦとなる。また、スイッチ２ｃは、「Ｌ」の信号を入力された場合にＯＮとなり、「Ｈ」の信号を入力された場合にＯＦＦとなる。

また、本実施形態における表示パネル８０’は、液晶表示パネルであり、図１９に示すように、集積回路１０’の出力端子ＯＵＴの各々に、スイッチ２ｅおよび２ｃを介して、データ信号線ＳＬ−１〜ＳＬ−ｎ（以下、総称する場合、データ信号線ＳＬとする）が接続されている。また、データ信号線ＳＬの各々には、走査信号線ＧＬの本数と同数の画素Ｐが接続されている。なお、図１９においては、データ信号線ＳＬ−１に接続する画素Ｐを画素Ｐ−１とし、データ信号線ＳＬ−ｎに接続する画素Ｐを画素Ｐ−ｎとしている。

（実施形態３の自己修復）
次に、本実施形態に係る表示装置９０’において、動作確認テストを行った結果、判定フラグ４が「Ｈ」フラグを記憶している場合での、自己修復動作について説明する。なお、本実施形態における、動作確認テストの方法は、実施形態１に述べた動作確認テスト１〜５と同様であるため、ここでは、動作確認テストの説明は省略する。

まず、動作確認テスト１〜５が終了した時点においては、ｔｅｓｔ信号は「Ｈ」であり、ｔｅｓｔＢ信号は「Ｌ」となっている。したがって、オペアンプ１と出力端子ＯＵＴとの接続は、スイッチ２ｂによって切り離されている。ここで、制御回路は、動作確認テスト１〜５が完了した後、「Ｈ」のＬＦ信号を出力するとともに、「Ｌ」のＬＦＢ信号を出力する。この「Ｈ」のＬＦ信号が出力されることにより、スイッチ２ｆはＯＮし、判定フラグ４の各々は、各出力端子ＯＵＴを介して、各判定フラグ９に接続することになる。さらに、判定フラグ４の各々は、自身が記憶する「Ｈ」フラグまたは「Ｌ」フラグを、Ｆｌａｇ１〜Ｆｌａｇｎとして、各出力端子ＯＵＴを介して、各判定フラグ９に出力する。各判定フラグ９は、判定フラグ４より出力されたＦｌａｇ１〜Ｆｌａｇｎを、自身の内部メモリに記憶するとともに、自身に接続するスイッチ２ｃおよび２ｄに出力する。なお、ＬＦ信号が「Ｈ」の期間、ＬＦＢ信号が「Ｌ」となることにより、各スイッチ２ｅはＯＦＦとなる。これにより、判定フラグ４が出力するＦｌａｇ１〜Ｆｌａｇｎが、データ信号線ＳＬ−１〜ＳＬ−ｎに出力されることを防止し、結果、判定フラグ４が出力するＦｌａｇ１〜Ｆｌａｇｎが、画素Ｐに影響を及ぼすことはない。

以下に、表示装置９０’における自己修復動作の詳細な説明として、出力端子ＯＵＴ１に対応する判定フラグ４−１が「Ｈ」フラグを記憶している場合を例にとって説明する。

まず、出力端子ＯＵＴ１に対応する判定フラグ４−１が「Ｈ」フラグを記憶している場合、言い換えれば、ＤＡＣ回路８−１が不良であった場合、判定フラグ９−１は、判定フラグ４より「Ｈ」フラグが出力され、出力された「Ｈ」フラグを、自身が備える内部メモリに記録する。なお、この例においては、判定フラグ４−２〜４−ｎは、「Ｌ」フラグを記録しているものとする。

次に、判定フラグ９−１は、「Ｈ」フラグのＦｌａｇ１を、自身に接続するスイッチ２ｃおよび２ｄに出力する。これにより、判定フラグ９−１に接続するスイッチ２ｃは、出力端子ＯＵＴ１とデータ信号線ＳＬ−１との接続を切断することになり、さらに、判定フラグ９−１に接続するスイッチ２ｄは、出力端子ＯＵＴ０とデータ信号線ＳＬ−１とを接続することになる。一方、判定フラグ９−２〜９−ｎの各々は、自身に接続するスイッチ２ｃおよび２ｄに、「Ｌ」フラグのＦｌａｇ２〜Ｆｌａｇｎを出力するため、判定フラグ９−２〜９−ｎに接続するスイッチ２ｃはＯＮとなり、判定フラグ９−２〜９−ｎに接続するスイッチ２ｄはＯＦＦとなる。結果、データ信号線ＳＬ−２〜ＳＬ−ｎの各々は、スイッチ２ｅを介して、出力端子ＯＵＴ２〜ＯＵＴｎの各々に接続することになる。

各判定フラグ９が、判定フラグ４からのＦｌａｇ１〜Ｆｌａｇｎに基づいて、自身に接続するスイッチ２ｃおよび２ｄを切り替えた後、制御回路は、「Ｌ」のＬＦ信号を出力するとももに、「Ｈ」のＬＦＢ信号を出力する。これにより、出力端子ＯＵＴ２〜ＯＵＴｎの各々と、データ信号線ＳＬ−２〜ＳＬ−ｎの各々とが接続することになる。

次に、制御回路が、「Ｌ」のＬＦ信号を出力した後、「Ｌ」のｔｅｓｔ信号と、「Ｈ」のｔｅｓｔＢ信号を出力することにより、データ信号線ＳＬ−１は、出力端子ＯＵＴ０を介して、オペアンプ２１の出力に接続し、一方、データ信号線ＳＬ−２〜ＳＬ−ｎの各々は、出力端子ＯＵＴ２〜ＯＵＴｎを介して、オペアンプ１−２〜１−ｎに接続する。なお、サンプリング回路６−１に接続するスイッチ２ｄは、判定フラグ４−１からのＦｌａｇ１によってＯＮしているため、サンプリング回路６−１に入力される階調データ（データ信号線ＳＬ−１に対応する階調データ）は、サンプリング回路２６にも入力される。結果、データ信号線ＳＬ−１には、データ信号線ＳＬ−１に対応する階調データが、出力端子ＯＵＴ１の代わりに、出力端子ＯＵＴ０より入力される。なお、サンプリング回路６および予備のサンプリング回路２６の各々に入力される階調データの切替については、実施形態１における動作と同様でため、ここでは、その詳細な説明を省略する。

以上のように、表示装置９０’は、自己修復動作を行うことにより、不良と検出されたＤＡＣ回路８の代わりに、予備のＤＡＣ回路２８を用いて、データ信号線ＳＬに正常な階調電圧を出力することができる。なお、実施形態１と同様に、本実施形態においても、予備のＤＡＣ回路２８に対応する、予備のサンプリング回路２６およびホールド回路２７を備えている。したがって、ＤＡＣ回路８だけでなく、サンプリング回路６またはホールド回路７に不具合があった場合においても、予備のサンプリング回路２６およびホールド回路２８に切り替えることができる。

次に、表示装置９０’における、電源投入から、動作確認テストを行い、通常動作に移行するまでの手順を、図２０を参照して以下に説明する。図２０は、表示装置９０’の電源投入から、動作確認テストを行い通常動作に移行するまでの処理手順を示すフローチャート図である。

図２０に示すように、まず、表示装置９０’は、ユーザーによって電源投入されたことを検出すると、集積回路１０を初期化することにより、判定フラグ４が記憶する全てのフラグを「Ｌ」フラグにする（Ｓ１６１）。次に、制御回路は、ｔｅｓｔ信号を「Ｈ」に、ｔｅｓｔＢ信号を「Ｌ」にし、集積回路１０’を動作確認テストの状態に切り替える（Ｓ１６２）。次に、制御回路および集積回路１０は、上述した動作確認テストを行う（Ｓ１６３）。さらに、全ての動作確認テスト１〜５が終了したか否かを、制御回路は確認する（Ｓ１６４）。このＳ１６４において、制御回路が、全ての動作確認テスト１〜５が完了していないことを検出すると、表示装置９０’は、制御回路からの指示に基づき、処理をＳ１６３に移行し、未完了の動作確認テストを行う。一方、Ｓ１６４において、制御回路は、表示装置９０’において全ての動作確認テストが完了したことを確認すると、「Ｈ」のＬＦ信号および「Ｌ」のＬＦＢ信号を出力し、不良となる回路（サンプリング回路６、ホールド回路７、ＤＡＣ回路９、オペアンプ１）を検出した場合は、当該不良回路を、予備の回路（サンプリング回路２６、ホールド回路２７、ＤＡＣ回路２９、オペアンプ２１）に切替、通常動作に移行する（Ｓ１６５）。

なお、本実施形態における表示装置９０’においては、判定回路３−１における判定結果であるフラグを記憶する回路として、判定フラグ４および判定フラグ９を備える構成であるが、表示装置９０’の変形例として、判定フラグ９、スイッチ２ｆ、スイッチ２ｅを備えず、判定フラグ４が、スイッチ２ｃおよび２ｄを制御する構成であってもよい。この場合、スイッチ２ｆおよび２ｅを制御するＬＦ信号およびＬＦＢ信号も不要となる一方、判定フラグ４と、スイッチ２ｃおよび２ｄを接続するための配線および接続端子が必要となる。

〔実施形態４〕
以上に説明した実施形態１〜実施形態３においては、集積回路と表示パネルとが、出力端子ＯＵＴを介して接続する構成であったが、出力端子ＯＵＴを介さず、集積回路と表示パネルとが一体となる表示装置も、本発明の範疇に含むものである。

以下に、集積回路と表示パネルとが一体となる表示装置９０”を、第４の実施形態として、図２１を参照して説明する。なお、本実施形態に係る表示装置９０”は、実施形態１に係る表示装置９０の変形例であり、本実施形態では、実施形態１と異なる箇所について説明し、重複する箇所についてはその説明を省略する。

（表示装置９０”の構成）
まず、図２１を参照して、本実施形態に係る表示装置９０”の構成を説明する。図２１は、表示装置９０”の構成を示すブロック図である。

図２１に示すように、表示装置９０”は、実施形態１に示した集積回路１０と表示パネル８０との区別はなく、オペアンプ１および２１の出力が、スイッチ２ｂ、２ｃ、および２ｄを介して、データ信号線ＳＬに直接接続している。つまり、本実施形態の表示装置９０”において、実施形態１の表示装置９０と異なる点は、出力端子ＯＵＴを備えているか否かの違いであり、その他の構成は実施形態１の表示装置９０と同じである。

なお、本実施形態においては、実施形態１の変形例として説明したが、実施形態２および３も同様に、出力端子ＯＵＴを介さず、集積回路と表示パネルとを一体にした表示装置も、本発明の範疇に含まれることは言うまでもない。

（テレビジョンシステム）
次に、実施形態１に係る表示装置９０を備えるテレビジョンシステム３００について、図２２を参照して説明する。なお、図２２は、テレビジョンシステム３００の構成を示すブロック図である。なお、以下では、テレビジョンシステム３００が、実施形態１に係る表示装置９０を備えるものとして説明するが、本発明に係るテレビジョンシステムは、これに限るものではなく、表示装置９０の代わりに、実施形態２〜４に係る表示装置を備える構成であってもよい。

（テレビジョンシステム３００の構成）
図２２に示すように、テレビジョンシステム３００は、放送波を受信するアンテナ３０１と、受信した放送波を映像音声信号に復調するチューナー部３０２と、復調された映像音声信号を、映像信号と音声信号とに分離する信号分離部３０３と、分離された映像信号をデジタル映像信号に復号する映像信号処理部３０４と、復号されたデジタル映像信号を、階調データとして取得し、取得した階調データに基づいて映像を表示パネル８０（図２を参照）に表示する表示装置９０と、分離された音声信号をデジタル音声信号に復号する音声信号処理部３０５と、復号されたデジタル音声信号を、アナログ音声信号に変換した後、変換したアナログ音声信号を音声としてスピーカより出力する音声信号出力部３０６とを、備えている。

（テレビジョンシステム３００の動作）
次に、テレビジョンシステム３００における動作処理を説明する。まず、放送局からの放送波を、アンテナ３０１が受信し、受信した放送波を、チューナー部３０２に出力する。チューナー部３０２は、出力された放送波を映像音声信号に復調し、信号分離部３０３に出力する。信号分離部３０３は、出力された映像音声信号を、映像信号と音声信号とに分離し、それぞれを映像信号処理部３０４および音声信号処理部３０５に出力する。映像信号処理部３０４は、出力された映像信号をデジタル映像信号に復号し、復号したデジタル映像信号を階調データとして表示装置９０に出力する。表示装置９０は、出力された階調データを、自身が備える表示パネル８０を用いて表示する。一方、音声信号処理部３０５は、信号分離部３０３によって分離された音声信号を、デジタル音声信号に復号し、音声出力部３０６に出力する。音声信号出力部３０６は、出力されたデジタル音声信号をアナログ音声信号に変換した後、自身が備えるスピーカを用いて、アナログ音声信号を音声として出力する。

なお、本発明に係るテレビジョンシステム３００は、映像音声信号を取得する手段として、アンテナ３０１およびチューナー部３０２を用いて放送局より取得する構成としたが、本発明はこれに限るものではなく、記録媒体より当該記録媒体に記録されたコンテンツデータを読み出す、ＤＶＤプレーヤー等のコンテンツ読み取り装置や、インターネット等よりＰＣ（パーソナルコンピュータ）を介して取得する構成であってもよい。

実施形態１および実施形態４において説明した、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路１０に電源が投入された直後に行う構成としたが、本発明はこれに限るものではなく、液晶駆動用半導体集積回路１０へ制御信号を入力することにより行う構成にし、任意のタイミングで行ってもよい。例えば、表示装置のコントローラから表示の帰線期間を示す信号を液晶駆動用半導体集積回路１０に入力し、このタイミングで動作確認テスト、自己修復を行ってもよい。

また、動作確認テストおよび自己修復の処理動作は、液晶駆動用半導体集積回路１０に液晶駆動用半導体集積回路１０の異常を検知する回路を構成し、液晶駆動用半導体集積回路１０に異常が発生したときに行ってもよい。例えば、液晶駆動用半導体集積回路１０から出力される信号の電流を検知し、検知した電流が設定電流より多くなった場合、動作確認テストおよび自己修復の処理動作を行ってもよい。

また、動作確認テストおよび自己修復の処理動作は、定期的に行なってもよい。例えば、表示を行わない垂直帰線期間毎に行なう、または、あらかじめ設定した累計表示時間毎に行ってもよい。

また、動作確認テストおよび自己修復の処理動作は、表示を行っている期間の一部で行っても良い。例えば、液晶表示装置では画素が表示電圧を記憶するので、表示電圧の充電が終了した後は、液晶駆動用半導体集積回路１０の出力をハイインピーダンスにしても表示に問題ない。表示期間の一部で、液晶駆動用半導体集積回路１０の出力をハイインピーダンスにして、動作確認テストおよび自己修復の処理動作を行う。このとき、動作確認テストのパターンをすべて行う時間が無ければ、１ラインの表示期間の一部で、例えば１パターンの判定を行い、１画面での表示期間もしくは数画面を表示する期間で行う事もできる。

なお、本発明に係る集積回路１０（図１参照）は、自身の欠陥を自己検出（動作確認テスト）するために、表示パネル８０（図２参照）を駆動するための出力信号を停止する必要がある。すなわち、集積回路１０は、自己検出の期間において、表示パネル８０を駆動できない。したがって、集積回路１０が自己検出を行うタイミングは、表示装置の映像の表示に影響を与えない期間において行う必要がある。

そこで、本発明に係る実施形態においては、集積回路１０が自己検出を行う期間として、表示装置の電源投入時における起動プロセス中に、集積回路１０が自己検出および自己修復を行うものとして説明した。これは、表示装置の起動プロセス中であれば、表示装置は映像の表示を行っていないため、表示装置の映像の表示に影響を及ぼすことなく、集積回路１０が、自己検出および自己修復を行えるためである。

以上のように、本実施形態における、集積回路１０は、表示装置の電源投入時における起動プロセス中に、自身の欠陥を検出する自己検出を行っていたが、本発明はこれに限るものではなく、表示装置の起動プロセス中以外の期間において、自己検出および自己修復を行うことが可能である。

以下に、表示装置に起動プロセス中以外の、自己検出および自己修復を行うことが可能な期間を、実施例として説明する。

〔実施例１〕
（垂直帰線期間における自己検出および自己修復）
まず、一つ目の実施例として、表示装置の垂直帰線期間中においては、表示装置の映像の表示に影響を及ぼすことなく、集積回路１０は、自己検出および自己修復を行うことが可能となる。以下にその理由を説明する。

以下に、表示装置に入力される各信号のタイミングについて、図２３（ａ）〜（ｆ）を参照して説明する。図２３（ａ）〜（ｆ）は、液晶表示装置に入力する各信号のタイミングを示すタイムチャート図である。

図２３（ａ）は、表示装置の走査線を駆動する走査側駆動回路より出力される、表示装置の１本目の走査信号線に与えられる走査信号線ＳＣＮ１を示し、同図（ｂ）は、走査側駆動回路より出力される、表示装置の２本目の走査信号線に与えられる走査信号線ＳＣＮ２を示し、同図（ｃ）は、集積回路１０（図１参照）から映像信号反転回路に与えられる、表示装置のｊ本目のデータ信号線に対応する映像信号ＤＳｊを示し、同図（ｄ）は、映像信号反転回路からデータ側駆動回路に与えられる、表示装置のｊ本目のデータ信号線に対応する映像信号ＤＲＶｊを示し、同図（ｅ）は、表示装置のｊ本目のデータ信号線に与えられる映像信号ＤＡＴＡｊを示し、同図（ｆ）は、表示装置における１本目の走査信号線とｊ本目のデータ信号線とに接続される画素に印加される駆動電圧ＶＤ１ｊを示している。また、図２３に示す、時刻ｔ１〜ｔ５の期間ＴＶは、表示装置の垂直走査期間であり、期間ＴＶ１は垂直帰線期間であり、時刻ｔ１〜ｔ３の期間ＴＨは水平走査期間であり、時刻ｔ２〜ｔ３の期間ＴＨ１は水平帰線期間である。なお、上記映像信号反転回路は、水平走査期間ＴＨおよび垂直走査期間ＴＶ毎に、表示装置の各画素における表示電極の極性を反転させるために、集積回路１０からの映像信号ＤＳｊの極性を反転させる回路である。

図２３（ａ）および（ｂ）に示すように、走査側駆動回路は、表示装置の各走査信号線に対して、走査信号線の１本目から、順次水平走査ＴＨずつタイミングを遅延させて、走査信号ＳＣＮ１、走査信号ＳＣＮ２、…、走査信号ＳＣＮｍを出力する。また、走査側駆動回路は、各走査信号ＳＣＮ１〜走査信号ＳＣＮｍを、表示装置の各走査信号線に対して、垂直走査期間ＴＶ毎に繰り返し出力する。なお、ここでは、表示装置は、ｍ本の走査信号線を有するものである。

図２３（ｃ）に示す、集積回路１０からの映像信号ＤＳｊは、映像信号反転回路に入力される。次に、映像信号反転回路は、映像信号ＤＳｊを、水平走査期間ＴＨ毎に極性を反転するとともに、垂直走査期間ＴＶ毎にも極性を反転し、図２３（ｄ）に示す映像信号ＤＲＶｊを生成する。さらに映像信号反転回路は、生成した映像信号ＤＲＶｊを、データ側駆動回路に入力する。

次に、データ側駆動回路は、映像信号反転回路からの映像信号ＤＲＶｊを、水平走査期間ＴＨ毎にサンプリングし、サンプリングした信号値を、一水平走査期間ＴＨ遅延させて、図２３（ｅ）に示す映像信号ＤＡＴＡｊとして、表示装置のｊ本目のデータ信号線に出力する。

次に、１本目の走査信号線とｊ本目のデータ信号線とに接続している表示装置の画素（以下、画素１ｊとする）においては、時刻ｔ１〜ｔ２の水平走査期間ＴＨにおける走査信号ＳＣＮ１によって、画素１ｊ内のＴＦＴが導通し、結果、ｊ本目のデータ信号線を介して、時刻ｔ１〜ｔ２における映像信号ＤＡＴＡｊの映像信号電圧が、駆動電圧ＶＤ１ｊとして、画素１ｊ内の表示電極に印加される。ここで、画素１ｊの表示電極に印加された駆動電圧ＶＤ１ｊは、時刻ｔ２〜ｔ５において、画素１ｊ内のＴＦＴの導通が遮断されても、時刻ｔ１〜ｔ２の間の電圧レベルを保持し続ける。同様に、２本目の走査信号線とｊ本目のデータ信号線とに接続している表示装置の画素（以下、画素２ｊとする）においては、時刻ｔ３〜ｔ４の水平走査期間ＴＨにおける走査信号ＳＣＮ２によって、画素２ｊ内のＴＦＴが導通し、結果、ｊ本目のデータ信号線を介して、時刻ｔ３〜ｔ４における映像信号ＤＡＴＡｊの映像信号電圧が、駆動電圧として画素２ｊ内の表示電極に印加される。ここでも、画素２ｊの表示電極に印加された駆動電圧は、画素２ｊ内のＴＦＴの導通が遮断されても、時刻ｔ３〜ｔ４の間の電圧レベルを保持し続けることになる。

以上のように、表示装置の各画素における駆動電圧は、各画素内のＴＦＴの導通が遮断されても、ＴＦＴの導通時に印加された駆動電圧の電圧レベルを保持し続ける。よって、走査側駆動回路が、各画素のＴＦＴを導通させる走査信号ＳＣＮ１〜ＳＣＮｍを、走査信号線に出力していない、言い換えれば、各画素のＴＦＴの導通が遮断している期間である、垂直帰線期間ＴＶ１においては、表示装置は、各画素の表示電極に電圧を印加する必要がない。つまり、駆動電圧の基となる映像信号ＤＳｊを、集積回路１０は出力する必要がなく、集積回路１０と、表示装置とを電気的に切り離しても、表示装置の映像の表示に影響を及ぼすことはない。

したがって、表示装置の垂直帰線期間であれば、表示装置の映像の表示に影響を及ぼすことなく、集積回路１０は、自己検出および自己修復を行うことができる。

（集積回路１０全体の動作不良検出）
本実施形態における、集積回路１０が行う、自身が備える出力回路ブロックの不良を検出する自己検出処理は、各データ信号線ごとに対応する、出力回路ブロック毎に、かつ、各出力回路ブロック全てを対象としている。よって、この自己検出処理は、時間を要することになる。

このことから、集積回路１０が備える各出力回路ブロックに、動作不良が起こっている可能性がない場合に、集積回路１０が自己検出処理を行う必要はない。言い換えれば、各出力回路ブロックに、動作不良が起こっている可能性がある場合のみ、集積回路１０は、自己検出処理を行えばよい。

ここで、集積回路１０は、集積回路１０全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路を備え、動作判定回路によって、集積回路１０のどこかに動作不良があると判定された場合にのみ、自己検出処理を行えば、無駄な自己検出処理を行うことを防止できる。

以下に、集積回路１０が備える、集積回路１０全体に対して、動作不良の可能性があるかどうかを判定する動作判定回路２００について、図２４〜図２６を参照して説明する。

まず、集積回路１０に動作不良が発生した場合、集積回路１０に供給される電源電流は、正常動作時と比べて、言い換えれば、製品として出荷される時に良品と判定された初期段階と比べて多くなる。したがって、集積回路１０に供給される電源電流の値が、正常動作時に比べて一定の値以上大きくなった場合に、集積回路１０に動作不良が発生していることになる。そこで、動作判定回路２００は、集積回路１０に供給される電源電流の値を検出し、検出した電源電流の値から、集積回路１０に動作不良が発生しているかどうかを判定する。

（動作判定回路２００の構成）
以下に、動作判定回路２００の構成を、図２４を参照して説明する。図２４は、動作判定回路２００の構成を示すブロック図である。

図２４に示すように、動作判定回路２００は、集積回路１０の電源を供給するＶＡ２０１と、集積回路１０との間に、抵抗２０２（検出手段）およびスイッチ２０３を備えている。なお、抵抗２０２とスイッチ２０３とは、互いに並列となるように接続されている。さらに、動作判定回路２００は、抵抗２０２およびスイッチ２０３の、集積回路１０側の一端に接続された、Ａ／Ｄコンバータ２０４（検出手段）と、Ａ／Ｄコンバータ２０４からの出力信号を入力するスイッチ２０５と、スイッチ２０５の一方の出力端子に接続された不揮発性メモリーであるＥＥＰＲＯＭ２０６（正常電流値記憶手段）と、スイッチ２０５のもう一方の出力端視に接続されたデータラッチ回路２０７と、ＥＥＰＲＯＭ２０６の出力値とデータラッチ回路２０７からの出力値とを比較する比較回路２０８（電流値比較手段、駆動回路判定手段）と、を備えている。なお、比較回路２０８の出力端子は、比較回路２０８における比較結果を、集積回路１０が備える制御回路に接続している。なお、スイッチ２０３および２０５の切替は、集積回路１０が備える制御回路によって制御される。

（動作判定回路２００の概略動作）
動作判定回路２００は、予め、集積回路１０の正常動作時における電源電流値に応じた値を、基準データとしてＥＥＰＲＯＭ２０６に記憶しておく。ここで、動作判定回路２００は、集積回路１０に動作不良が発生しているかどうかを判定する場合、集積回路１０に供給される電源電流値に応じた値を検出し、この検出した値と予めＥＥＰＲＯＭ２０６が記憶する基準データの値とを比較し、検出した値が一定の値以上の場合に、集積回路１０に動作不良が発生していると判定する。さらに、動作判定回路２００は、集積回路１０に動作不良が発生していることを示す信号を、集積回路１０が備える制御回路に対して出力することにより、制御回路は、集積回路１０の自己検出処理および自己修復処理を開始する。

（基準データの生成および記憶処理）
上述したように、動作判定回路２００は、予め、基準データを、自身が備えるＥＥＰＲＯＭ２０６に記憶しておく必要がある。そこで、以下に、動作判定回路２００がＥＥＰＲＯＭ２０６に基準データを記憶するための処理を、図２５を参照して説明する。図２５は、動作判定回路２００が、基準データをＥＥＰＲＯＭ２０６に記憶する動作処理を示すフローチャート図である。

図２５に示すように、基準データの生成にあたり、制御回路が、スイッチ２０３を開放し、抵抗２０２にＶＡ２０１からの電源電流が流れるようにする（Ｓ３０１）。ここで、抵抗２０２の抵抗値は、集積回路１０の正常動作時における抵抗２０２の電圧降下が約０．１Ｖとなるような抵抗値である。なお、抵抗２０２の抵抗値は、集積回路の消費電流を考慮して決定されることが好ましい。

次に、抵抗２０２の集積回路１０側の一端の電圧値を、Ａ／Ｄコンバータ２０４がデジタル値に変換する（Ｓ３０２）。Ａ／Ｄコンバータ２０４は、変換したデジタル値を、スイッチ２０５を介して、ＥＥＰＲＯＭ２０６に入力する。ＥＥＰＲＯＭ２０６は、入力されたＡ／Ｄコンバータからのデジタル値を、基礎データとして記憶する（Ｓ３０３）。なお、Ｓ３０３におけるスイッチ２０５は、制御回路によって、Ａ／Ｄコンバータ２０４とＥＥＰＲＯＭ２０６とを接続するように、切替られているものとする。

次に、ＥＥＰＲＯＭ２０６が基礎データを記憶した後、制御回路が、スイッチ２０３を短絡し、集積回路１０を通常動作状態に戻す（Ｓ３０４）。なお、Ｓ３０１〜Ｓ３０４までの、基準データの生成および記憶処理は、集積回路１０を備える表示装置の製品出荷段階、言い換えれば、集積回路１０が様々な出荷検査によって正常と判定された段階において、行われる。

（動作判定回路２００による動作不良検出処理）
次に、動作判定回路２００における、集積回路１０の動作不良を検出する処理を、図２６を参照して、以下に説明する。図２６は、動作判定回路２００における、集積回路１０の動作不良を検出する処理を示すフローチャート図である。

図２６に示すように、まず、制御回路がスイッチ２０３を開放し、抵抗２０２にＶＡ２０１からの電源電流が流れるようにする（Ｓ３０５）。

次に、抵抗２０２の集積回路１０側の一端の電圧値を、Ａ／Ｄコンバータ２０４がデジタル値に変換する（Ｓ３０６）。Ａ／Ｄコンバータ２０４は、変換したデジタル値を、スイッチ２０５を介して、データラッチ回路２０７に入力する。データラッチ回路２０７は、入力されたＡ／Ｄコンバータからのデジタル値を、検出データとして記憶する（Ｓ３０７）。なお、Ｓ３０６におけるスイッチ２０５は、制御回路によって、Ａ／Ｄコンバータ２０４とデータラッチ回路２０７とを接続するように、切替られているものとする。

次に、比較回路２０８は、ＥＥＰＲＯＭ２０６が記憶する基準データと、データラッチ回路２０７が記憶する検出データとを読み出し、読み出した基準データの値と、検出データの値とを比較する（Ｓ３０８）。さらに比較回路２０８は、基準データの値と、検出データの値との差が、所定の値以上（例えば、デジタル値で３以上）であるかどうかを検出する（Ｓ３０９）。ここで、基準データの値と、検出データの値との差が所定の値以上（例えば、デジタル値で３以上）であった場合に、集積回路１０に動作不良が発生していることを示す信号を、集積回路１０が備える制御回路に出力する。

ここで、制御回路は、比較回路２０８より、集積回路１０に動作不良が発生していることを示す信号を入力されると、集積回路１０の自己検出を開始する（Ｓ３１１）。さらに、集積回路１０の自己検出において、集積回路１０が自身の出力回路ブロックに不具合を検出した場合、集積回路１０は、不具合の出力回路ブロックの出力と、予備の出力回路ブロックの出力を切替え、自己修復を行う。なお、Ｓ３１１の集積回路１０の自己検出において、出力回路ブロックの不具合を検出できない場合は、他の要因による電源電流値の変動と考えれる。したがって、この場合は、電源電流値に変動が生じているため、動作判定回路２００は、Ｓ３０１〜Ｓ３０４に示した基準データを生成および記憶処理を行い、変動が生じている電源電流値を、新たな基準データとしてＥＥＰＲＯＭ２０６に記憶する（Ｓ３１２）。さらに、Ｓ３１２の後、制御回路が、スイッチ２０３を短絡し、動作判定回路２００および集積回路１０を通常動作状態にする（Ｓ３１０）。

一方、Ｓ３０９において、比較回路２０８が、基準データの値と、検出データの値との差が所定の値未満（例えば、デジタル値で３未満）であることを検出した場合は、Ｓ３１０に処理が移行する。

〔実施例２〕
（定期的な集積回路１０の自己検出）
また、集積回路１０の自己検出（動作確認テスト）および自己修復を、定期的に行ってもよい。具体的には、上述の実施例１において説明した、表示装置の垂直帰線期間毎に、集積回路１０の自己検出（動作確認テスト）および自己修復を行ってもよい。この場合、垂直同期信号をカウントし、一定回数の表示毎に行う。この場合、不揮発性のメモリーにてカウンタを構成し、カウンタが垂直同期信号の回数をカウントすることにより実現できる。さらに、集積回路１０が時間を測定するタイマを備え、このタイマにより、動作時間をカウントし、予め設定した累計動作時間毎に、集積回路１０の自己検出および自己修復を行う構成としてもよい。

〔実施例３〕
また、集積回路１０の自己検出（動作確認テスト）および自己修復の処理動作は、表示装置が映像の表示を行っている期間の一部で行っても良い。例えば、表示装置の各画素は、表示電極の電圧を記憶するため、表示電極の電圧の充電が終了した後は、集積回路１０の出力端子ＯＵＴ１〜ＯＵＴｎを、ハイインピーダンスにしても、表示装置における映像の表示に問題はない。

したがって、表示装置が映像の表示を行っている表示期間の一部において、集積回路１０の出力端子ＯＵＴ１〜ＯＵＴｎをハイインピーダンスにして、自己検出（動作確認テスト）および自己修復の処理動作を行う。出力端子ＯＵＴ１〜ＯＵＴｎをハイインピーダンスにする方法の一例として、出力端子ＯＵＴ１〜ＯＵＴｎと、表示装置とを接続する信号伝送路毎に対して、直列にスイッチを設け、このスイッチを開放することにより、出力端子ＯＵＴ１〜ＯＵＴｎと、表示装置とをハイインピーダンスとする、言い換えれば、電気的に切り離すことができる。

また、自己検出（動作確認テスト）には、本実施形態１に説明したように、いくつかのパターンがある。そこで、自己検出（動作確認テスト）のパターンをすべて行う時間が無ければ、１ラインの表示期間の一部において、自己検出（動作確認テスト）の一部のパターン（例えば１パターンのみ）を行ってもよい。これにより、自己検出（動作確認テスト）の全てのパターンを、表示装置の１フレーム分の表示期間、または、数フレーム分の表示期間において行うことができる。また、自己検出（動作確認テスト）のパターンを、一度に行わず、各パターンを分割して行う上記手法を使用すれば、図２３に示す水平帰線期間において、自己検出（動作確認テスト）を行うことができる。

なお、上記実施例１〜３においては、実施形態１における集積回路１０を対象として説明したが、本発明はこれに限るものではなく、実施形態２および３における集積回路１０’、２０、および、実施形態４における表示装置９０”に対しても適用できる。

また、本実施形態１〜４においては、液晶表示パネルによって映像を表示する液晶表示装置について説明したが、本発明はこれに限るものでなかく、液晶表示装置以外の表示装置、例えばプラズマテレビ等にも適用できる。

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。

なお、本発明の表示装置駆動用の集積回路を以下のように構成してもよい。

（第１構成）
表示装置を駆動する出力端子毎に、出力回路と、出力バッファーと、前記の出力回路と出力バッファー以外に予備の出力回路と、出力バッファーを備え、出力バッファーにオペアンプを使用し、出力回路の動作確認を自動で行う機能を持ち、出力回路の動作確認時には前記オペアンプをコンパレータ動作し、前記予備の出力回路から出力する電圧値と、出力端子毎の出力回路から出力する電圧値を前記コンパレータ動作するオペアンプにより比較し前記予備の出力回路と、出力端子毎の出力回路の動作確認を行う事を特徴とする表示装置を駆動する集積回路。

（第２構成）
動作確認を行い動作不良と判断された出力端子につながる出力回路及び出力バッファーを前記予備の出力回路および出力バッファーと入れ替えることにより出力回路および出力バッファーの自己修復を行う事を特徴とする前記第１構成に係る表示装置を駆動する集積回路。

（第３構成）
表示装置を駆動する出力端子毎に、出力回路と、出力バッファーと、前記の出力回路と出力バッファー以外に予備の出力回路と、出力バッファーを備え、出力回路の動作確認を自動で行い、動作確認の結果を示すフラグを格納するレジスタを持ち、出力バッファーにオペアンプを使用し、出力回路の動作確認時には前記オペアンプをコンパレータ動作し、前記予備の出力回路から出力する電圧値と、出力端子毎の出力回路から出力する電圧値を前記コンパレータ動作するオペアンプにより比較し前記予備の出力回路と、出力端子毎の出力回路の動作確認を行い、動作確認の結果を示すフラグを前記レジスタに格納し、不良を示すフラグが格納された出力端子につながる出力回路及び出力バッファーを前記予備の出力回路および出力バッファーと入れ替えることにより出力回路および出力バッファーの自己修復を行う事を特徴とする表示装置を駆動する集積回路。

（第４構成）
表示装置を駆動する出力端子毎に、出力バッファーと、前記の出力バッファー以外に予備の出力バッファーを備え、出力バッファーにオペアンプを使用し、前記オペアンプをコンパレータ動作し、コンパレータにあらかじめ用意した入力電圧を加え前記入力電圧から理論的に導かれる前記コンパレータの出力電圧を期待値とし、前記期待値と、前記入力電圧を加えたことにより出力される前記出力バッファの出力電圧とを比較し、期待値と異なる場合、前記予備の出力バッファーを切り替えて使用する事を特徴とする表示装置を駆動する集積回路。

（第５構成）
電源投入時に出力端子の出力回路もしくは出力バッファーの動作確認を自動で行い、動作不良の出力回路もしくは出力バッファーを予備回路に切り替える自己修復を行った後、表示動作を行う事を特徴とする、前記第１構成から第４構成のうち、いずれか１つの構成に係る表示装置を駆動する集積回路。

本発明は、出力回路の欠陥の検出および自己修復の具体的な手段を備え、より容易に出力回路の不具合を対処できる、表示装置駆動用の集積回路を提供するものであり、特に、大型の液晶表示装置や高精細テレビに利用することが可能である。

本発明の実施の一形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。 本発明の実施の一形態に係る、表示装置の構成を示すブロック図である。 本発明の実施の一形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。 本発明の実施の一形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。 本発明の実施の一形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。 本発明の実施の一形態に係る、オペアンプ１の動作確認を行うための回路構成を示す説明図である。 本発明の他の実施形態に係る、表示駆動用半導体集積回路の構成を示す説明図である。 本発明の他の実施形態に係る、動作確認テストの１つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの２つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの３つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの４つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、動作確認テストの５つ目の手順を示すフローチャート図である。 本発明の他の実施形態に係る、不良の出力回路を、予備の出力回路に切り替える手順を示すフローチャート図である。 本発明のさらに他の実施形態に係る、表示装置の概略構成を示すブロック図である。 本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。 本発明のさらに他の実施形態に係る、表示装置の電源投入から、動作確認テストを行い通常動作に移行するまでの手順を示すフローチャート図である。 本発明のさらに他の実施形態に係る、表示装置の構成を示すブロック図である。 本発明の実施の一形態に係る、テレビジョンシステムの構成を示すブロック図である。 （ａ）〜（ｆ）は、本発明の実施の一形態に係る、表示装置に入力する走査信号、映像信号、画素電極の電圧値を示す、タイムチャート図である。 本発明の実施の一形態に係る、動作判定回路の構成を示すブロック図である。 本発明の実施の一形態に係る、正常動作時における、集積回路の電源電流値を検出および記憶する処理を示す、フローチャート図である。 本発明の実施の一形態に係る、集積回路に供給される電源電流値より、集積回路の動作不良を検出する処理を示す、フローチャート図である。 従来例における、表示駆動用半導体集積回路の構成を示す説明図である。

符号の説明

１−１ オペアンプ（比較手段）
１−２ オペアンプ（比較手段）
１−ｎ オペアンプ（比較手段）
２ｃ スイッチ（接続切替手段）
２ｄ スイッチ（接続切替手段）
３−１ 判定回路（判定手段）
３−２ 判定回路（判定手段）
３−ｎ 判定回路（判定手段）
４−１ 判定フラグ（フラグ格納手段）
４−２ 判定フラグ（フラグ格納手段）
４−ｎ 判定フラグ（フラグ格納手段）
８−１ ＤＡＣ回路（出力回路）
８−２ ＤＡＣ回路（出力回路）
８−ｎ ＤＡＣ回路（出力回路）
１０ 液晶駆動用半導体集積回路（駆動回路）
１０’ 液晶駆動用半導体集積回路（駆動回路）
２０ 液晶駆動用半導体集積回路（駆動回路）
２１ オペアンプ（比較手段）
２１Ａ オペアンプ（比較手段）
２１Ｂ オペアンプ（比較手段）
２８ ＤＡＣ回路（予備出力回路）
２８Ａ ＤＡＣ回路（予備出力回路）
２８Ｂ ＤＡＣ回路（予備出力回路）
５０ 比較判定手段（自己修復手段、判定手段）
６０ 切替回路（自己修復手段、切替手段）
６１ 切替回路（自己修復手段）
８０ 表示パネル
８０’ 表示パネル
９０ 表示装置
９０’ 表示装置
９０” 表示装置
２０２ 抵抗（検出手段）
２０４ Ａ／Ｄコンバータ（検出手段）
２０６ ＥＥＰＲＯＭ（正常電流値記憶手段）
２０８ 比較回路（電流値比較手段、駆動回路判定手段）
３００ テレビジョンシステム

Claims (15)

1. 表示パネルに接続された複数の出力端子と、
   上記表示パネルを駆動するための出力信号を出力する出力回路、および、上記出力回路の出力信号をバッファリングして上記各出力端子に出力する、オペアンプを使用した出力バッファ、を含む、上記出力端子毎に設けられた出力回路ブロックと、
   上記表示パネルを駆動するための出力信号を出力可能な予備出力回路、および、上記予備出力回路の出力信号をバッファリングして上記複数の出力端子に出力可能な、オペアンプを使用した予備出力バッファ、を含む、１つの予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、
   当該駆動回路における通常動作と自己検出修復動作との切り替えを制御し、通常動作時は、入力信号を上記複数の出力回路に入力させ、自己検出修復動作時は、テスト用の第１入力信号を上記複数の出力回路に入力させるとともに、テスト用の第２入力信号を上記予備出力回路に入力させる制御手段と、
   上記制御手段により自己検出修復動作に切り替えられている間、不良になった当該駆動回路を自己修復する自己修復手段と、を備え、
   上記自己修復手段は、
   上記各出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
   上記比較手段の比較結果に基づき、上記各出力回路が不良か否かを判定する判定手段と、
   上記判定手段の判定結果が不良である場合、上記不良であると判定した出力回路の出力信号が出力される出力端子に、上記出力バッファの代わりに上記予備出力バッファを接続させる接続切替手段と、
   上記判定手段の判定結果が不良である場合、上記不良であると判定した出力回路に通常動作時に入力される入力信号の入力先を、当該出力回路から上記予備出力回路に切り替える入力切替手段と、を備え、
   上記比較手段として、上記各出力回路ブロックのオペアンプを使用し、
   上記各出力回路ブロックのオペアンプは、上記制御手段の切り替え制御によって、通常動作時は、正極性入力端子に上記各出力回路からの出力信号が入力するとともに、負極性入力端子に自身の出力が負帰還することで、上記出力バッファに切り替えられ、自己検出修復動作時は、正極性入力端子に上記各出力回路からの出力信号が入力するとともに、負極性入力端子に上記予備出力回路からの出力信号が入力することで、上記比較手段に切り替えられることを特徴とする駆動回路。
2. 上記各出力回路ブロックは、さらに、上記出力回路の入力に与える信号を記憶する回路を含み、
   上記予備出力回路ブロックは、さらに、上記予備出力回路の入力に与える信号を記憶する回路を含むことを特徴とする請求項１に記載の駆動回路。
3. 上記テスト用の第１入力信号と上記テスト用の第２入力信号とは、異なる大きさの信号であり、
   上記制御手段は、上記異なる大きさの第１入力信号および第２入力信号が供給されたときに上記比較手段から理論的に導出される比較結果の理論値を出力し、
   上記判定手段は、上記比較結果と上記理論値とが異なる場合に、上記各出力回路を不良と判定することを特徴とする、請求項１または２に記載の駆動回路。
4. 上記判定手段の判定結果を示すフラグを格納するフラグ格納手段をさらに備え、
   上記接続切替手段は、上記フラグの値が、上記各出力回路が不良であることを示すとき、該不良を示す出力回路の出力信号が出力される出力端子に、上記出力バッファの代わりに上記予備出力バッファを接続させ、
   上記入力切替手段は、上記フラグの値が、上記各出力回路が不良であることを示すとき、該不良を示す出力回路に通常動作時に入力される入力信号の入力先を、当該出力回路から上記予備出力回路に切り替えることを特徴とする、請求項１から３までのいずれか１項に記載の駆動回路。
5. 上記制御手段は、上記表示パネルが表示する画像に影響を与えない期間に、自己検出修復動作に切り替えることを特徴とする、請求項１から４のいずれか１項に記載の駆動回路。
6. 上記駆動回路に供給される電源電流の値を検出する検出手段と、
   上記駆動回路の正常動作時における上記電源電流の値を、予め記憶する正常電流値記憶手段と、
   上記検出手段からの電源電流の値と、上記正常電流値記憶手段からの電源電流の値とを比較する電流値比較手段と、
   上記電流値比較手段の比較結果に基づき、上記駆動回路が不良か否かを判定する駆動回路判定手段と、をさらに備え、
   上記制御手段は、上記駆動回路判定手段の判定結果が不良である場合に、自己検出修復動作に切り替えることを特徴とする、請求項１から５までのいずれか１項に記載の駆動回路。
7. 上記制御手段は、上記表示パネルの電源投入直後に、自己検出修復動作に切り替えることを特徴とする、請求項１から６までのいずれか１項に記載の駆動回路。
8. 上記制御手段は、上記表示パネルの垂直帰線期間に、自己検出修復動作に切り替えることを特徴とする、請求項１から６までのいずれか１項に記載の駆動回路。
9. 上記各出力端子から上記表示パネルへの信号伝送路を遮断する遮断手段を、さらに備え、
   上記制御手段は、上記遮断手段が、上記各出力端子から上記表示パネルへの信号伝送路を遮断した後に、自己検出修復動作に切り替えることを特徴とする、請求項１から８までのいずれか１項に記載の駆動回路。
10. 表示パネルに接続されたＮ（Ｎ：正の偶数）個の出力端子と、
    上記表示パネルを駆動するための出力信号を出力する出力回路、および、上記出力回路の出力信号をバッファリングして上記各出力端子に出力する、オペアンプを使用した出力バッファ、を含む、上記出力端子毎に設けられた出力回路ブロックと、
    上記表示パネルを駆動するための出力信号を出力可能な第１予備出力回路、および、上記第１予備出力回路の出力信号をバッファリングして上記奇数番目の出力端子に出力可能な、オペアンプを使用した第１予備出力バッファ、を含む、１つの第１予備出力回路ブロックと、
    上記表示パネルを駆動するための出力信号を出力可能な第２予備出力回路、および、上記第２予備出力回路の出力信号をバッファリングして上記偶数番目の出力端子に出力可能な、オペアンプを使用した第２予備出力バッファ、を含む、１つの第２予備出力回路ブロックとを備えた、上記表示パネルを駆動する駆動回路であって、
    当該駆動回路における通常動作と自己検出修復動作との切り替えを制御し、通常動作時は、入力信号を上記複数の出力回路に入力させ、自己検出修復動作時は、テスト用の第１入力信号を上記奇数番目の出力回路および上記第１予備出力回路に入力させるとともに、テスト用の第２入力信号を上記偶数番目の出力回路および上記第２予備出力回路に入力させる制御手段と、
    上記制御手段により自己検出修復動作に切り替えられている間、不良になった当該駆動回路を自己修復する自己修復手段と、を備え、
    上記自己修復手段は、
    上記各出力回路からの出力信号と、当該各出力回路に隣接する出力回路からの出力信号とを比較する比較手段と、
    上記比較手段の比較結果に基づき、上記各出力回路および当該各出力回路に隣接する出力回路が不良か否かを判定する判定手段と、
    上記判定手段の判定結果が不良である場合、上記不良であると判定した出力回路の出力信号が出力される出力端子、および当該出力回路に隣接する出力回路の出力信号が出力される出力端子に、上記各出力バッファの代わりに上記第１予備出力バッファおよび上記第２予備出力バッファをそれぞれ接続させる接続切替手段と、
    上記判定手段の判定結果が不良である場合、上記不良であると判定した出力回路および当該出力回路に隣接する出力回路に通常動作時に入力される各入力信号の入力先を、当該各出力回路から上記第１予備出力回路および上記第２予備出力回路にそれぞれ切り替える入力切替手段と、を備え、
    上記比較手段として、上記各出力回路ブロックのオペアンプを使用し、
    上記奇数番目の出力回路ブロックのオペアンプは、上記制御手段の切り替え制御によって、通常動作時は、正極性入力端子に上記奇数番目の出力回路からの出力信号が入力するとともに、負極性入力端子に自身の出力が負帰還することで、上記出力バッファに切り替えられ、自己検出修復動作時は、正極性入力端子に上記奇数番目の出力回路からの出力信号が入力するとともに、負極性入力端子に上記奇数番目の出力回路に隣接する偶数番目の出力回路からの出力信号が入力することで、上記比較手段に切り替えられ、
    上記偶数番目の出力回路ブロックのオペアンプは、上記制御手段の切り替え制御によって、通常動作時は、正極性入力端子に上記偶数番目の出力回路からの出力信号が入力するとともに、負極性入力端子に自身の出力が負帰還することで、上記出力バッファに切り替えられ、自己検出修復動作時は、正極性入力端子に上記偶数番目の出力回路からの出力信号が入力するとともに、負極性入力端子に上記偶数番目の出力回路に隣接する奇数番目の出力回路からの出力信号が入力することで、上記比較手段に切り替えられることを特徴とする駆動回路。
11. 上記テスト用の第１入力信号と上記テスト用の第２入力信号とは、異なる大きさの信号であり、
    上記制御手段は、上記異なる大きさの第１入力信号および第２入力信号が供給されたときに上記比較手段から理論的に導出される比較結果の理論値を出力し、
    上記判定手段は、上記比較結果と上記理論値とが異なる場合に、上記各出力回路および当該各出力回路に隣接する出力回路を不良と判定することを特徴とする、請求項１０に記載の駆動回路。
12. 請求項１から１１までのいずれか１項に記載の駆動回路と、上記表示パネルとを、備えていることを特徴とする表示装置。
13. 表示パネルと、
    上記表示パネルに接続された第１出力端子および複数の第２出力端子を有し、上記表示パネルを駆動する駆動回路と、を備えた表示装置であって、
    上記駆動回路は、
    上記表示パネルを駆動するための出力信号を出力する出力回路、および、上記出力回路の出力信号をバッファリングして上記各第２出力端子に出力する、オペアンプを使用した出力バッファ、を含む、上記第２出力端子毎に設けられた出力回路ブロックと、
    上記表示パネルを駆動するための出力信号を出力可能な予備出力回路、および、上記予備出力回路の出力信号をバッファリングして上記第１出力端子に出力する、オペアンプを使用した予備出力バッファ、を含む、１つの予備出力回路ブロックと、
    当該駆動回路における通常動作と自己検出修復動作との切り替えを制御し、通常動作時は、入力信号を上記複数の出力回路に入力させ、自己検出修復動作時は、テスト用の第１入力信号を上記複数の出力回路に入力させるとともに、テスト用の第２入力信号を上記予備出力回路に入力させる制御手段と、
    上記制御手段により自己検出修復動作に切り替えられている間、不良になった当該駆動回路を自己修復する自己修復手段と、を備え、
    上記自己修復手段は、
    上記各出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
    上記比較手段の比較結果に基づき、上記各出力回路が不良か否かを判定する判定手段と、
    上記判定手段の判定結果が不良である場合、上記不良であると判定した出力回路に通常動作時に入力される入力信号の入力先を、当該出力回路から上記予備出力回路に切り替える入力切替手段と、を備えており、
    上記表示パネルは、
    上記判定手段からの判定結果が不良であった場合、当該表示パネルを駆動する出力信号として、上記不良であると判定された出力回路から上記出力バッファおよび上記第２出力端子を介して出力された出力信号を、上記予備出力回路から上記予備出力バッファおよび上記第１出力端子を介して出力された出力信号に切り替える切替手段を、備え、
    上記駆動回路では、上記比較手段として、上記各出力回路ブロックのオペアンプを使用し、
    上記各出力回路ブロックのオペアンプは、上記制御手段の切り替え制御によって、通常動作時は、正極性入力端子に上記各出力回路からの出力信号が入力するとともに、負極性入力端子に自身の出力が負帰還することで、上記出力バッファに切り替えられ、自己検出修復動作時は、正極性入力端子に上記各出力回路からの出力信号が入力するとともに、負極性入力端子に上記予備出力回路からの出力信号が入力することで、上記比較手段に切り替えられることを特徴とする表示装置。
14. 表示パネルと、
    上記表示パネルを駆動するための出力信号を出力する出力回路、および、上記出力回路の出力信号をバッファリングして上記表示パネルに出力する、オペアンプを使用した出力バッファ、を含む、複数の出力回路ブロックと、
    上記表示パネルを駆動するための出力信号を出力可能な予備出力回路、および、上記予備出力回路の出力信号をバッファリングして上記表示パネルに出力する、オペアンプを使用した予備出力バッファ、を含む、１つの予備出力回路ブロックと、
    通常動作と自己検出修復動作との切り替えを制御し、通常動作時は、入力信号を上記複数の出力回路に入力させ、自己検出修復動作時は、テスト用の第１入力信号を上記複数の出力回路に入力させるとともに、テスト用の第２入力信号を上記予備出力回路に入力させる制御手段と、
    上記制御手段により自己検出修復動作に切り替えられている間、不良になった上記複数の出力回路を自己修復する自己修復手段と、を備え、
    上記自己修復手段は、
    上記各出力回路からの出力信号と、上記予備出力回路からの出力信号とを比較する比較手段と、
    上記比較手段の比較結果に基づき、上記各出力回路が不良か否かを判定する判定手段と、
    上記判定手段の判定結果が不良である場合、上記表示パネルを駆動する出力信号として、上記不良であると判定した出力回路からの出力信号を、上記予備出力回路からの出力信号に切り替える切替手段と、
    上記判定手段の判定結果が不良である場合、上記不良であると判定した出力回路に通常動作時に入力される入力信号の入力先を、当該出力回路から上記予備出力回路に切り替える入力切替手段と、を備え、
    上記比較手段として、上記各出力回路ブロックのオペアンプを使用し、
    上記各出力回路ブロックのオペアンプは、上記制御手段の切り替え制御によって、通常動作時は、正極性入力端子に上記各出力回路からの出力信号が入力するとともに、負極性入力端子に自身の出力が負帰還することで、上記出力バッファに切り替えられ、自己検出修復動作時は、正極性入力端子に上記各出力回路からの出力信号が入力するとともに、負極性入力端子に上記予備出力回路からの出力信号が入力することで、上記比較手段に切り替えられることを特徴とする表示装置。
15. 請求項１２から１４までのいずれか１項に記載の表示装置を備えていることを特徴とするテレビジョンシステム。

Images