JP4276261B2 - ビットスワッピングを行う方法、ビットスワッピングを行う装置およびコンピュータプログラム - Google Patents

Description

本発明は、ビットスワッピング（bit swapping）を行う方法に関するものであり、予め設定されたインタリービング（interleaving）方式、および選択されたインタリービング・デプスＩに従って、Ｋビットを含むデータパケットの周期的に連続するＩ個のビットが、インタリービングの対象となるビット位置上へＩ個の異なるバーストでそれぞれマッピング（mapping）される。さらに、上記の方法は、上記データパケット内のそれぞれの第１ビット位置ｍに関連づけられた少なくとも１つのビットの値と、上記データパケット内のそれぞれの第２ビット位置ｎに関連づけられた１つのビットの値との間でスワッピングを行うステップを有しており、ここで、ｎ＞ｍが成立し、かつ、差の値（ｎ−ｍ）がＩによって整除できるように、上記それぞれの第２ビット位置ｎが選択される。

現状技術のほとんど全ての通信システムでは、情報ソースから発生した情報が複数のビットに変換され、その後、ソース符号化およびチャネル符号化が行われ、インタリービングがなされ、次いで、送信媒体で送信するために変調が行われる。この送信媒体は送信用アンテナと受信用アンテナとの間の空間であってもよいし、あるいは、ケーブルや光ファイバのような有線接続手段であってもよい。様々な変調の手法の中で、位相変調は、マッピング情報に対して強力（robust）かつ効果的な変調方法として実証済みの変調方式である。位相変調時に、搬送波の位相の中には送信ビットに関する完全な情報が含まれている。

移動通信用広域システム（ＧＳＭ：global system for mobile communications）無線サービスであるＥＤＧＥ（拡張データＧＳＭ環境：enhanced data for GSM environments）では、より高速なバージョンが３８４ｋｂｐｓまでの速度でデータ配信を行うように設計され、マルチメディアやその他のブロードバンド・アプリケーションの移動電話およびコンピュータユーザへの配信が可能となっている。ＥＤＧＥ規格は現行のＧＳＭ規格に基づいて構築されている。しかしながら、ＧＳＭ用として当初標準化されていたガウス最小偏移（ＧＭＳＫ：Gaussian minimum shift keying）変調の手法に代って、ＥＤＧＥでは、生じる可能性のある８個のシンボル・コンステレーション（８−ＰＳＫ）を有する位相偏移変調（ＰＳＫ：phase shift keying）が使用される。Ｉ／Ｑ平面２上で生じる可能性のある８つの８−ＰＳＫシンボル１−１〜１−８の中の１つのＰＳＫシンボルに対する変調用として設けられた３つの符号化されたインタリービングの対象となるビットストリームの連続ビット（ｄ_3i，ｄ_3i+1，ｄ_3i+2）のマッピングが、図１に表示されている。ただし、ｉは８−ＰＳＫシンボルのシーケンシャル番号を示し、Ｉ軸とＱ軸とはそれぞれ変調信号の同相成分と直交位相成分とを意味する。８−ＰＳＫシンボル１−１〜１−８は、全て同じ半径を持つ円周上に在り、これらのＰＳＫシンボルの位相が異なっているのみである。この位相は、Ｉ軸を起点として反時計回りにカウントされる。

関連する８−ＰＳＫシンボル当たり３つの送信ビット（ｄ_3i，ｄ_3i+1，ｄ_3i+2）を決定するために、受信したノイズの多いシンボル様の８−ＰＳＫ信号の復調を試みる際に、受信した信号をその同相成分と直交位相成分とに分解することによって受信した信号の位相が決定され、Ｉ／Ｑ平面２における８−ＰＳＫシンボルの推定位置（図示せず）が得られる。図１に表示されているような生じる可能性のある８つの８−ＰＳＫシンボル１−１〜１−８の位置と上記シンボルの推定位置とを比較して、どの８−ＰＳＫシンボルが最初に送られたかの決定が図られる。しかしながら、上記シンボルの推定位置が、生じる可能性のある８−ＰＳＫシンボルの位置と実質的に異なる場合、例えば、送信済みの８−ＰＳＫシンボル１−１が０°の位相を持っていたにもかかわらず、推定シンボルが（３ビット（１，１，１）に対応する）２２.５°の位相を持っている場合、位相０°を持つシンボル１−１が最初に送られたか、または位相４５°を有するシンボル１−２が最初に送られたかの判定を行うことは困難である。位相４５°を有する８−ＰＳＫシンボル１−２が送られたと誤って判定された場合、復調によって、最初に送られたビット（１，１，１）ではなく、ビット（０，１，１）が得られることになる。この結果、１ビットのエラーが生じることになる。図１から、隣接する８−ＰＳＫシンボルが１ビット位置だけ常に異なるものとなることは明らかである。これは、最初に送られた８−ＰＳＫシンボルの代わりに隣接する８−ＰＳＫシンボルに対して誤った判定を行った場合、ビットエラー数をできる限り小さいものに保つようにするためである。しかしながら、正しい８−ＰＳＫシンボルの代わりに隣接する８−ＰＳＫシンボルの誤った検出から生じるエラーに対しても、ビット・トリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）におけるエラー確率は等しくはならない。正しい８−ＰＳＫシンボルの代わりに隣接する８−ＰＳＫシンボルを検出することは、４個の８−ＰＳＫシンボル（それぞれ、０°、４５°、１８０°および２２５°における１−１、１−２、１−５および１−６）のみに対するビット・トリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）の第１ビット位置でビットエラーを生じる可能性があり、（それぞれ、９０°、１３５°、２７０°および３１５°での１−３、１−４、１−７および１−８の）４個の８−ＰＳＫシンボルのみに対するビット・トリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）の第２ビット位置でビットエラーを生じる可能性があり、さらに、８個全ての８−ＰＳＫシンボル１−１〜１−８に対するビット・トリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）の第３ビット位置でビットエラーを生じる可能性がある。したがって、ビット・トリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）内の第３ビット位置は、第１および第２ビット位置よりもずっとエラーを受け易くなり、それゆえに、ビット・トリプルの「弱いビット（weak bit）」として示されることになる。

ＥＤＧＥシステム（欧州通信規格機関（ＥＳＴＩ：European telecommunications standardisation institute）から呈示されている技術文献３ＧＰＰ ＴＳ４５．００３ Ｖ５．６.０（２０００年６月発行）を参照のこと）は、単一のアップリンク・パケットデータ・トランスポートチャネル（ＰＤＴＣＨ：packet data transport channel）上へのいくつかの移動局の多重化を考慮している。異なる移動局によるＰＤＴＣＨへのアクセスを制御するために、アップリンクチャネルが未使用であるか否かを示すアップリンク状態フラグ（ＵＳＦ：uplink state flag）であって、未使用でなければ当該アップリンクチャネルが現在どの移動局に属しているかを示すアップリンク状態フラグ（ＵＳＦ）が使用される。ＵＳＦは３ビットを有しており、“１”は「未使用状態」を表し、残りの７つの状態は、現在ＰＤＴＣＨを使用しているＭＳ（移動局）を特定するのに利用することができる。ＵＳＦフラグは、ＥＤＧＥシステムの適切な機能にとって不可欠なものであり、したがって、コードレート１／１２を用いてブロックコードにより符号化される。特に、ＵＳＦの３ビットは３６コード化ＵＳＦビット上へマッピングされ、これらの３６ビットは、各々９ビットからなるグループとして４つの連続ブロック上へ配信される。

ＧＳＭ／ＥＤＧＥバーストからなる４つのブロックの中で第１のブロック３が表示されている図２に示すように、これらのブロックの各々は、合計で３４８ビットを有しており、コード化ＵＳＦビットはそれぞれビット位置１６８〜１７３および１７６〜１７８に配列される。各々のブロック内における残りのビット位置は、予めインタリービングされて符号化され、かつ、速度に適合したヘッダビットおよびデータビットにより充填される。次いで、４つのブロックが長さ１３９２ビットのバーストを形成する。

ＥＤＧＥは、ＰＤＴＣＨ用の１３の異なる変調／符号化方式（ＭＣＳ：modulation and coding schemes）を具備している。ＭＣＳ−５およびＭＣＳ−７（アップリンクとダウンリンクの双方）において、ＵＳＦのビットエラー率を低減させるために、８−ＰＳＫトリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）内の第３ビット位置のコード化ＵＳＦビットの送信を回避することが提案されている。このような原理はビットスワッピングとして知られている。ビットスワッピングとは、バースト内のビット位置に対応するコード化ＵＳＦビットであって、バースト内のビット位置に対応しない場合に、８−ＰＳＫトリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）内の第３ビットとして送信されることになるコード化ＵＳＦビットをインタリービングし、符号化し、速度に適合したデータビットに対応するビット位置とスワッピングし、８−ＰＳＫビット・トリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）内の第３ビットとして送信しないことを意味する。したがって、ＵＳＦビットは、８−ＰＳＫ（ｄ_3i，ｄ_3i+1，ｄ_3i+2）内の第１または第２ビットとして送信されることになり、これによって、ＵＳＦのビットエラー率が低減されることになる。図２に表示されているように、（それぞれ、図２の斜線のグレー部分の８−ＰＳＫシンボル５６、５７および５８内の）位置１７０、１７３および１７６のＵＳＦビットは、位置１５０、１５１および１９５（図示せず）で、インタリービングされて符号化され、速度に適合したデータビットとスワッピングされる。バースト内の第１ビットが位置０を有するときに、ＵＳＦビット位置１６８、１６９、１７１、１７２、１７７および１７８（不変）ならびに１５０、１５１および１９５（スワッピングされる）が、エラーを受けることが少ない８−ＰＳＫビット・トリプル（ｄ_3i，ｄ_3i+1，ｄ_3i+2）内の第１および第２ビット位置に対応していることは、容易に理解されるであろう。なぜならば、ビット位置３ｋ−１（ｋ＝１．．．４６４）のみがビット・トリプル内のエラーを受け易い第３ビットに対応しているからである。

送信機側でスワッピングが行われる。受信機側では、受信済みの８−ＰＳＫシンボルの復調から生じるビットの逆スワッピング（デ・スワッピング：de-swapping）が、送信機サイトで使用されたスワッピングアルゴリズムについての知識に基づいて実行される。逆インタリービング（デ・インタリービング：de−interleaving）を行った後に、ＴＦＣＩビットグループと、チャネル符号化済みの速度に適合したデータビットのグループとの双方のグループが、チャネル復号化され、次いで処理される。

これに応じてビットスワッピングの印加時に、データビットのビットエラー率が上昇することはいうまでもない。なぜならば、今度は、８−ＰＳＫビット・トリプル内のエラーを受け易い第３ビット位置が、さらに頻繁にデータビットに割り当てられるからである。しかしながら、はるかに重要なＵＳＦのビットエラー率の低減と引き換えになることが可能であれば、データビットのビットエラー率のパフォーマンスの低下は積極的に受け入れられることになる。

ＧＳＭ／ＥＤＧＥ無線アクセスネットワークに対して提案されている新しいタイプの物理層であるフレキシブル層１（ＦＬＯ：flexible layer one）の中でも同様の状況が生じることになる（ＧＥＲＡＮ、ＥＳＴＩから呈示されている技術文献３ＧＰＰ ＴＲ４５．９０２ Ｖ６．０．０（２００３年４月発行）を参照のこと）。ＦＬＯの主要な利点として、（チャネル符号化およびインタリービング等の）物理層の構成が呼設定時に指定されるという点が挙げられる。ＦＬＯの場合、ＧＥＲＡＮの物理層は、１つまたはいくつかのトランスポートチャネルを媒体アクセス制御（ＭＡＣ：medium access control）サブ層へ出力する。ここでは、複数のトランスポートチャネルの多重化が可能であり、同じ基本物理チャネル（コード化合成トランスポートチャネル（ＣＣＴＲＣＨ：coded composite transport channel））での同時送信が可能である。トランスポートチャネルの構成、すなわち、入力ビット数、チャネル符号化およびインタリービング等は、トランスポートフォーマット（ＴＦ：transport format）として示される。トランスポートフォーマットの構成は、無線アクセスネットワーク（ＲＡＮ：radio access network）によって完全に制御され、呼設定時に信号によって移動局（ＭＳ）へ送信される。移動局と基地送受信局の双方で、トランスポートフォーマットを使用することによってエンコーダとデコーダとが構成される。異なるトラフィックチャネル（ＴｒＣＨ：traffic channels）のトランスポートフォーマット（ＴＦ：transport format）の限られた数の組み合わせのみが許容される。有効な組み合わせはトランスポートフォーマット合成（ＴＦＣ：transport format combination）と呼ばれる。受信シーケンスを復号化するために、無線パケット用のアクティブなＴＦＣを知る必要がある。このような情報は、トランスポートフォーマット合成インジケータ（ＴＦＣＩ：transport format combination indicator）のフィールドで送信される。このフィールドは基本層１のヘッダである。異なるトランスポートチャネル用として復号化されたＴＦＣＩの値からトランスポートフォーマットが認知され、実際の復号化の開始が可能になる。

ＴＦＣＩのサイズは５ビットの最大値に制限されており、同じ基本物理サブチャネルで３２個の異なるＴＦＣの最大値が許容されることになる。換言すれば、単一接続用として、最大３２個の異なるチャネル符号化および／または多重化を同時に行うことが可能であることが提案されている。

ＴＦＣＩのブロック符号化が行われ、多重化されたトランスポートチャネル（ＣＣＴｒＣＨ）をさらに具備するインタリービングされていない無線パケットの開始部にＴＦＣＩが挿入される。ＴｒＣＨで送信される各々のトランスポートビットブロックに巡回冗長検査（ＣＲＣ：cyclic redundancy check）用アタッチメントが設けられ、チャネル符号化と、速度の適合化（rate-matched）と、他の符号化済みブロックとの多重化とが行われ、コード化合成トランスポートチャネル（ＣＣＴｒＣＨ）が得られる。フルレートの８−ＰＳＫチャネルでは、ＴＦＣＩのビットとＣＣＴｒＣＨビットとを含むインタリービングされていない無線パケットは１３９２ビットの全長を有する。８−ＰＳＫ変調が行われる前に、インタリービングされていない無線パケットのビットに対して、Ｉ個の（Ｉはインタリービング・デプスを示す）のバースト上へブロック対角インタリービングか、またはブロック矩形インタリービングのいずれかが行われる。ブロック矩形インタリービングの場合、Ｉ個のバーストは１つの無線パケットを表す。例えば、フルレートの８−ＰＳＫチャネルでは、次いで、インタリービングされていない無線パケットのＫ＝１３９２ビットが、サイズＪ＝３４８ビットからなる４個のバースト上へインタリービングされ、この４個のバーストが、８−ＰＳＫ変調に向けられる無線パケットを形成する。

ブロック対角インタリービングの場合、Ｍ＝Ｋ／Ｊ個の非インタリービングバーストを含むインタリービングされていない無線パケットのビットがＩ＝２＊Ｍ個のバースト上へインタリービングされる。しかしながら、第１のＩ／２バーストが偶数ビット位置のビットのみを含むのに対して、Ｉ／２バーストは奇数ビット位置のビットのみを含む。したがって、これらのＩ個のバーストのビットは、Ｉ個のバースト上への次のインタリービングされていない無線パケットのインタリービングから始まるさらに別のＩ個のバーストのビットと組み合わされる必要があり、２つのインタリービングされていない無線パケットから、２つの満たされた状態の無線パケットが生成されることになる。

受信した無線パケットを復号化するためのＴＦＣＩの重要性に起因して、ＴＦＣＩのビットエラー率の改善を行うことが望ましい。このビットエラー率の改善は、ビットスワッピングによって達成されることが可能になる。しかしながら、ＵＳＦビットとデータビットおよびヘッダビットとがＦＬＯ用としてバーストで配列され変調されるよりも前にインタリービングが行われるようなＥＤＧＥのＭＳＣ−５およびＭＳＣ−７のコンテキストで設定されるバーストとは対照的に、ＴＦＣＩのビットとＣＣＴｒＣＨとは一括してインタリービングされる。

この結果、ＭＳＣ−５およびＭＳＣ−７のコンテキストでは、バーストの構築後、ビットスワッピングを直接実行することができる。なぜならば、上記バーストのどのビットが８−ＰＳＫ変調の「弱いビット」として送信されるかが明らかであるからである。これとは対照的に、ＦＬＯ用として、ＴＦＣＩとＣＣＴｒＣＨとの一括インタリービングによってＩ個のバーストが生成される場合は、「弱いビット」としてどのビットを送信することになるかは明らかである。しかしながら、ＴＦＣＩとＣＣＴｒＣＨの一括インタリービングに起因して、無線パケット内のＴＦＣＩのインタリービングの対象となるビット位置は、適用されるインタリービング方式（ブロック対角またはブロック矩形）、ならびに、フルレートのチャネル、ハーフレートのチャネル、および生じる可能性のある将来の４分の１レートのチャネルに対してそれぞれ可能な異なるインタリービング・デプスＩ（１、２、４、８および１６）に左右される。したがって、この場合のビットスワッピングでは、異なるインタリービング方式およびインタリービング・デプスＩに対処しなければならないという不都合が生じる。

さらに、ビットスワッピングは同じバーストに配置されたビット間で行うことが望ましい。このビットスワッピングによって、インタリービングの主たる目標である時間的ダイバーシティに対する影響が回避されることになる。

本発明は上記問題点に鑑みてなされたものであり、優先度の高いビットと優先度の低いビットとを一括してインタリービングし、かつ、異なるインタリービング・デプスを考慮しているシステム用の無線パケットで、優先度の高いビットと優先度の低いビットとの間でスワッピングを行うための簡単な方法、システムおよびコンピュータプログラム製品を提供することを目的とするものである。

本発明においては、簡単にビットスワッピングを行う方法が提示されている。この方法では、予め設定されたインタリービング方式、および選択されたインタリービング・デプスＩに従って、Ｋビットを含むデータパケットの周期的に連続するＩ個のビットが、インタリービングの対象となるビット位置上へＩ個の異なるバーストでそれぞれマッピングされる。さらに、上記の方法は、上記データパケット内のそれぞれの第１ビット位置ｍに関連づけられた少なくとも１つのビットの値と、上記データパケット内のそれぞれの第２ビット位置ｎに関連づけられた１つのビットの値との間でスワッピングを行うステップを有する。この場合、ｎ＞ｍが成立し、かつ、差の値（ｎ−ｍ）がＩによって整除できるように、上記それぞれの第２ビット位置ｎが選択される。

例えば、それぞれのビット位置ｍのビットは優先度の高いビットを表すことが可能であり、それぞれの位置ｎのビットは優先度の低いビットを表すことが可能である。双方のビット位置におけるビットの値の交換によってスワッピングが行われる。すなわち、例えばインタリービングよりも前にスワッピングが行われる場合、ビット位置ｍのビットが、ビット位置ｎのビットの値として割り当てられ、その逆もまた同様に行われる。この場合、データパケット内のそれぞれの第１ビット位置ｍに関連づけられたビットは、ビット位置ｍのビットに等しくなり、データパケット内のそれぞれの第２ビット位置ｎに関連づけられたビットは、ビット位置ｎのビットに等しくなる。

インタリービングは、当該インタリービングの対象となるビット位置上へそれぞれＩ個の異なるバーストでデータパケットのＩ個の連続ビットを周期的にマッピングすることにより行われる。例えば、ｋ＝０，．．．，Ｋ／Ｉ−１およびｉ＝０，．．．，Ｉ−１で、ビット位置ｋ＊Ｉ＋ｉのデータパケット内のビットをバーストＩ内の異なるインタリービングの対象となるビット位置に対して周期的にマッピングすることにより上記マッピングを行うようにしてもよい。バースト内のインタリービングの対象となるビットの位置は、例えば、ブロック対角またはブロック矩形であってもよいインタリービング方式により決定される。

各々のステップでのスワッピングは、データパケット内のビット位置ｍおよびｎに対して行われる。ただし、ｎは、例えば、固定マッピングｍ＝ｎ＋Ｎを介してｍとリンクされたものであってもよく、この場合、Ｎは予め設定された自然数である。スワッピング済みビットが同じバースト内に配置されることを保証するために、双方のビット位置の差、すなわち（ｎ−ｍ）＝ＮがＩによって整除できなければならない。なぜならば、インタリービングは、Ｉで周期的に行われるからである。

送信サイトではスワッピングとインタリービングの双方が実行されるが、この送信サイトは、送信方向に依存して、例えば、移動無線システムの移動局または基地送受信局のいずれかであってもよい。受信サイトでは、チャネルの復号化を実行することができるようにするために、逆スワッピングと逆インタリービングとを実行してビットの再構築を行う必要がある。スワッピングに関する限り、逆スワッピング時に、データパケット内のそれぞれの第１ビット位置ｍに関連づけられた少なくとも１つのビットの値が、データパケット内のそれぞれの第２ビット位置ｎに関連づけられたビット値とスワッピングされ、ここで、ｎ＞ｍが成立し、かつ、差の値（ｎ−ｍ）がＩによって整除できるように、それぞれの第２ビット位置ｎが選択される。送信機側で行われるスワッピングのステップは、受信機側で行われる逆スワッピングのステップについても説明するものである。

本発明によれば、スワッピングは、少なくともＩ個の連続ビットのインタリービングの前、最中、後で行うようにしてもよい。これに対応して、受信機サイト側では、逆インタリービングの後、最中または前でそれぞれ逆スワッピングを行う必要がある。

インタリービングよりも前にスワッピングを行う場合、ビット位置ｍおよびｎのデータパケット内のビットの値を直接スワッピングすることができる。この場合、データパケット内のそれぞれの第１ビット位置ｍに関連づけられたビットは、データパケット内のビット位置ｍのビットとなるのに対して、それぞれの第２ビット位置ｎに関連づけられたビットは、データパケット内のビット位置ｎのビットとなる。次いで、受信機サイト側では、逆インタリービング後に逆スワッピングが行われ、送信機サイトでのビットスワッピングの最中の場合と同じ位置ｍおよびｎのビットの値の逆スワッピングが行われる。

上記とは対照的に、インタリービングが既に行われていた場合、Ｉ個のバースト内のインタリービングの対象となるビット位置に既にマッピングされているビットの値をスワッピングしなければならない。これらのインタリービングの対象となるビット位置は、予め設定されたインタリービング方式、および選択されたインタリービング・デプスを介して、データパケット内のビット位置と１対１に対応している。このときに、データパケット内のそれぞれの第１ビット位置ｍに関連づけられたビットは、データパケット内のビット位置ｍのビットをインタリービングした相手先のインタリービング済みのビット位置のビットとなるのに対して、データパケット内のそれぞれの第２ビット位置ｎに関連づけられたビットは、データパケット内のビット位置ｎのビットをインタリービングした相手先のインタリービング済みのビット位置のビットとなる。したがって、例えば、インタリービングを行った後に、すなわち、バースト時にインタリービングの対象となるビット位置のビットの値のスワッピングを行うことによって、データパケット内のビットのビット位置に従って選択されたビットの値のスワッピングを行うことが可能になる。受信機サイト側では、送信機サイト側の場合と同様のスワッピングされたインタリービングの対象となるビット位置に基づいて、逆インタリービングよりも前に逆スワッピングを行う必要がある。

本発明によれば、選択されたインタリービング・デプスＩは、予め設定されたインタリービング・デプス｛Ｉ₁，．．．，Ｉ_R｝の集合から選定されることが望ましい。この場合、全てのｒ＝１，．．．，ＲについてＩ_r≦Ｉ_maxが成立し、かつ、差の値（ｎ−ｍ）がＩ_maxによって整除できるように、それぞれの第２ビット位置ｎを選択することが望ましい。

インタリービング・デプスＩの異なる値が可能な場合、Ｎは、現在適用されているインタリービング・デプスＩによって整除できることだけでなく、生じ得る最大のインタリービング・デプスＩ_maxによっても整除できることも要求するのが望ましい。様々な生じ得るインタリービング・デプスが２の累乗であるという事実に基づいて、ＮがＩ_maxにより整除できなければならないという要求は、各々の生じ得るＩに関連して、スワッピング済みビットが同じバースト内に配置されることを保証するものであり、これによって、時間的ダイバーシティが影響を受けない状態になる。

本発明によれば、データパケット内で少なくとも１つのビットグループが規定されることが望ましい。さらに、この場合、予め設定されたインタリービング方式、および選択されたインタリービング・デプスＩに従って、データパケット内のそれぞれの第１ビット位置ｍのビットのマッピングを行うマッピング先のインタリービングの対象となるビット位置が、固有のインタリービングの対象となるビット位置である場合に、かつ、データパケット内のそれぞれの第１ビット位置ｍのビットが、少なくとも１つのビットグループに属する場合にのみ、スワッピングを行うステップを実行することが望ましい。

この場合、データパケット内のビットグループは優先度の高いビットを表すことが可能であり、また一方で、データパケット内の残りのビットは優先度の低いビットを表すことが可能である。インタリービングを介して、固有のインタリービングの対象となるビット位置と考えられるようなバースト内のインタリービングの対象となるビット位置上へマッピングされる優先度の高いビットに対してのみ、スワッピングが行われる。

本発明によれば、変調方式に応じて、上記固有のインタリービングの対象となるビット位置のビットが変調され、ノイズの多いチャネルを介して送信され、そして、復調されるときに、上記ビット位置のビットは残りの位置のビットに比べて高いエラー確率を被るという特徴を、上記固有のインタリービングの対象となるビット位置が有することがさらに望ましい。このような「弱いビット」位置は、例えば、８−ＰＳＫ変調時に各々の第３ビットに対して生じるが、１６−直交位相振幅変調（ＱＡＭ）および６４−直交位相振幅変調時にも上記のような「弱いビット」位置に遭遇することがある。

本発明によれば、固有のインタリービングの対象となるビット位置は、（ｊ＋１）がｐ（ｐは０よりも大きな所定の自然数）によって整除できるという基準を満たすようなバースト内の位置ｊであってもよい。例えば、バースト内のインタリービングの対象となるビット位置のビットに対して８−ＰＳＫ変調が行われる場合、各々の第３ビットは「弱いビット」となり、バースト内の各々の位置ｊに対して、０からバースト長−１までの範囲のｊに関して、全ての「弱いビット」が基準（ｊ＋１）ｍｏｄ ｐ＝０によって特定されることになる（ｐ＝３）。

本発明によれば、ビットグループは、データパケットの第１ビットの所定の数Ｌを含むことが望ましい。この場合、優先度の高いビットは、データコンテナの開始部に付加される一種のヘッダを表すものであってもよい。

本発明によれば、（ｎ−ｍ）≧Ｌが成立するようにそれぞれの第２ビット位置ｎを選択することがさらに望ましい。この条件によって、データパケットの開始部におけるＬビットのコヒーレント・グループの優先度の高いビットが、データパケットの残りの部分に配置されている優先度の低いビットとスワッピングされることが保証される。

本発明によれば、データパケットが、Ｌビット数のビットグループ内のＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）のフレキシブル層１（ＦＬＯ）に従うトランスポートフォーマット合成識別子（ＴＦＣＩ）のビットと、残りの（Ｋ−Ｌ）ビット内のＧＥＲＡＮのＦＬＯに従うコード化合成トランスポートチャネル（ＣＣＴｒＣＨ）のビットとを具備することが望ましい。この場合、データパケットのＫビットが、インタリービング方式のうちの１つ、およびＧＥＲＡＮのＦＬＯ用として標準化されたインタリービング・デプスＩのうちの１つに従って、インタリービングの対象となるビット位置上へバーストでマッピングされ、ここに、ｐ＝３が成立する。条件ｐ＝３は、ＧＥＲＡＮのＦＬＯにおける８−ＰＳＫ変調を考慮するものである。ＧＥＲＡＮのＦＬＯでは、集合｛４、８、１６｝から選定された異なるインタリービング・デプスＩと、異なるフルレートのチャネルおよびハーフレートのチャネルと、ブロック対角およびブロック矩形によるインタリービング方式とが標準化されている。

本発明によれば、データパケットに対して少なくとも２回スワッピングを行うステップを実行することが望ましい。この場合、各々のステップにおけるそれぞれの第１ビット位置ｍが異なっており、少なくとも２つのステップのうちの少なくとも一方のステップで、ｎ＝ｍ＋Ｎが成立するようにそれぞれの第２ビット位置ｎが選択され、さらに、少なくとも２つのステップのうちの少なくとも一方のステップで、ｎ＝ｍ＋Ｋ−Ｎ（Ｎは所定の自然数）が成立するようにそれぞれの第２ビット位置ｎが選択される。第１のスワッピング前に０で初期化され、各々のスワッピング後に１だけ増加するカウンタ変数ｃｐｔによって、交互スワッピングの達成が可能になる。（ｃｐｔ ｍｏｄ ２＝０）の場合、ｍはｎ＝ｍ＋Ｎとスワッピングされ、そうでない場合、ｍはｎ＝ｍ＋Ｋ−Ｎとスワッピングされる。ＣＣＴｒＣＨの開始部とＣＣＴｒＣＨの終端部にビットを設ける上記交互スワッピングの理論的根拠として、ＣＣＴｒＣＨの開始部および終端部のそれぞれにおいて、ＣＣＴｒＣＨにおけるエラー保護が最も強くなり、これによって、「弱いビット」位置で送信されるＣＣＴｒＣＨのビットが、ＣＣＴｒＣＨのビットエラー率を過度に劣化させなくなり、エラーを受けることがより少ないビット位置でＴＦＣＩのビットの送信が可能になるということが挙げられる。

さらに、ビットスワッピングを行うシステムが提示されている。このシステムでは、予め設定されたインタリービング方式、および選択されたインタリービング・デプスＩに従って、Ｋビットを含むデータパケットの周期的に連続するＩ個のビットが、インタリービングの対象となるビット位置上へＩ個の異なるバーストでそれぞれマッピングされる。さらに、上記のシステムは、データパケット内のそれぞれの第１ビット位置ｍに関連づけられた少なくとも１つのビットの値を、データパケット内のそれぞれの第２ビット位置ｎに関連づけられた１つのビットの値との間でスワッピングを行う処理手段を具備する。この場合、ｎ＞ｍが成立し、かつ、差の値（ｎ−ｍ）がＩによって整除できるように、それぞれの第２ビット位置ｎが選択される。ここで、上記のシステムは、スワッピングが行われる送信機（移動無線システムの移動局または基地送受信局等）側か、または逆スワッピングが行われる受信機側のいずれかの側に含まれるものであってもよい。送信機側でのスワッピングを行う手段と、受信機側での逆スワッピングを行う手段とは同一のものである。

さらに、ディジタルコンピュータの内部メモリ内へ直接ロードすることが可能なコンピュータプログラム製品が提示されている。このコンピュータプログラム製品には、コンピュータ上で上記コンピュータプログラム製品が動作するときに、前述の方法に関する請求項に記載のスワッピングを行うステップを実行するソフトウェアコード部が含まれている。上記コンピュータは、バースト構成およびインタリービングを実行するために移動局や基地送受信局内に既に存在するものであってもよい。

本発明の上記態様およびその他の態様は、本願明細書で後述する実施形態との関連から明らかになるであろう。

図３は、フルレートの８−ＰＳＫチャネル用のＧＳＭ／ＥＤＧＥのフレキシブル層１（ＦＬＯ）における無線パケットの構造を示す図である。トラフィックチャネル（ＴｒＣＨ）のバイナリ層２のデータを含む各々のトランスポートブロックは、コードブロックを生成する巡回冗長検査（ＣＲＣ）用アタッチメントによって拡大され、その後、チャネル符号化と、速度の適合化とが行われて無線フレームが生成される。図３では、ＴｒＣＨ（０）およびＴｒＣＨ（Ｓ−１）にそれぞれ対応する無線フレーム４−０および４−（Ｓ−１）のみが図示されている。ただし、ＳはアクティブなＴｒＣＨの数を示す。各々の無線パケットを送信するために、各々のアクティブなＴｒＣＨから得られる１つの無線フレーム４−ｓ（ｓ＝０，．．．，Ｓ−１）がＴｒＣＨ多重化部へ配信される。これらの無線フレーム４−ｓはシリアル形式で多重化され、コード化合成トランスポートチャネル（ＣＣＴｒＣＨ）の中へ入れられる。図３に示すような７２ビットのＴＦＣＩのビット６の構成例では、このＴＦＣＩのビット６を付加した後に、ＣＣＴｒＣＨビット７の開始部でインタリービングされていない無線パケット８が生成される。この無線パケット８には合計１３９２ビットが含まれる。

ＴＦＣＩ６、およびインタリービングされていない無線パケット８を形成するＣＣＴｒＣＨビット７は、Ｉ＝４のバースト９−０〜９−３上へブロック矩形によるか、またはＩ＝８のバースト９−０〜９−７上へブロック対角によるかのいずれかによってインタリービングを行うことが可能となる。ここでは、いずれの場合にも、各々のバーストはＪ＝３４８ビットのサイズを有している。しかしながら、ブロック対角インタリービングの場合、Ｉ＝８のバーストのみが、偶数ビット位置（バースト９−０〜９−３）または奇数ビット位置（バースト９−４〜９−７）にビットを含んでいる。図３では、Ｉ＝８を有するブロック対角インタリービングのケースが例示されている。他のＩ＝８のバーストに対してマッピングされた第２の非インタリービングバーストの偶数ビット位置および奇数ビット位置のビットと共に、それぞれの長さが１３９２ビットの２つの満たされた状態のＦＬＯ無線パケット１０を構築することが可能である。しかしながら、表示を簡略化するために、図３では無線パケット１０のうちの１つの無線パケットのみが表示されている。次いで、ＦＬＯ無線パケット１０に対して８−ＰＳＫ変調が行われる。

技術文献３ＧＰＰ ＴＲ４５．９０２ Ｖ６.０.０において、インタリービングされていない無線パケット８のＫビットを、各々Ｊビットを有するＩ個のバースト上へマッピングするようなインタリービングが、下記の〔数１〕および〔数２〕に示す数式のセットによって定義されている。

第１に、〔数１〕の数式では、インタリービング・デプスＩを用いたブロック対角インタリービングが定義されている。

第２に、〔数２〕の数式では、インタリービング・デプスＩを用いたブロック矩形インタリービングが定義されている。

上記コンテキストでは、関数“ｉｎｔ［ｊ］”は、ｊに関して次の最小自然数への丸め演算を意味するのに対して、モジュロ演算子“ｉ ｍｏｄ ｊ”は、ｉ／ｊの除算による剰余を生成する。

これらの数式は、以下のように適用される。すなわち、位置ｋ＝０．．．Ｋ−１（Ｋは、複数のビットでの非インタリービング／インタリービング無線パケットのサイズ）の各々のビットであって、Ｍ個の非インタリービングバーストを含む各々のビットが、バーストｂ＝０，．．．，Ｉ−１の範囲内で、インタリービングの対象となるビット位置ｊ＝０，．．．，Ｊ−１に対してマッピングされる。ここで、Ｊは、非インタリービングバーストおよび複数のビットでのバーストの双方のサイズである。

図４は、上記の数式に従って、Ｋ＝１３９２およびｊ＝３４８（ｍ＝４）、すなわち、フルレートの８−ＰＳＫチャネルからのパラメータのセットを示すＧＳＭ／ＥＤＧＥのＦＬＯにおける無線フレームの第１の７２ビット（ＴＦＣＩのビット）用のインタリービング用テーブルを示す図である。さらに、図４では、Ｉ＝８のインタリービング・デプスを用いたブロック対角インタリービングが想定されている。

図４の第１列は、インタリービング前のインタリービングされていない無線パケット８内のビットの添え字ｋを示し、第２列は、インタリービング後の割り当てられた対応するバーストｂ内の添え字ｊを示し、第３の列は、インタリービング後の割り当てられたバースト添え字ｂを示す。

図４の第１の列および第３の列からわかるように、インタリービングされていない無線パケット８の周期的に連続するビットが、異なるバーストｂ上へそれぞれマッピングされる。さらに、第１の４つのバーストｂ＝０、１、２および３では、偶数ビット位置ｊにのみ値が割り当てられるのに対して、最後の４つのバーストｂ＝４、５、６および７に対しては、奇数ビット位置にのみ値が割り当てられるということがわかる。したがって、ｋ＝０，．．．，１３９２のビット位置からのビット、すなわち、各々３４８ビットからなる４つのブロックは、各々ｊ＝３４８のビット位置にＩ＝８のバーストでマッピングされることになるが、これらのバーストの各々は、偶数ビット位置または奇数ビット位置にビットを有するのみである。

次いで、無線パケットに対して８−ＰＳＫ変調が行われ、この結果として、他のビットよりもエラーを受け易い無線パケットの第３ビットが全て得られることになる。ここで、ビットＪ＝３４８のバーストのサイズは３によって整除できるという事実に起因して、上記バースト内の１つのビットの位置は、対応する８−ＰＳＫシンボルの第３ビット位置に当該ビットが存在するか否かを決定するのに十分なものになる、すなわち、無線パケット内の絶対ビット位置を必要としなくなることに注意すべきである。第３ビットとして送信されることになるＴＦＣＩのビットは、第１のｋ＝０，．．．，７１のビット位置に対応する添え字ｊの探索により簡単に特定され、（ｊ＋１）ｍｏｄ ３＝０の基準を満たすことが可能になる。上記の事項は、ビット位置ｋ＝１、５、１０、１４、１６、１９、２０、２３、２５、２９、３４、３８、４０、４３、４４、４７、４９、５３、５８、６２、６４、６７、６８および７１（図６も参照のこと）の場合に適用されるケースである。ＴＦＣＩのビット（またはフレーム）のエラー率の改善を図るために、今度は、本発明にて提案されているように、これらのビット位置のビットがＣＣＴｒＣＨからのビットとスワッピングされる。すなわち、ビットｋは、ｃｐｔが偶数のとき、ビットｋ＋Ｎとスワッピングされ、ｃｐｔが奇数のとき、ビットｋ＋（Ｋ−Ｎ）とスワッピングされる。ただし、ｎは所定の自然数であり、ｃｐｔは、スワッピング処理手順の開始時に０で初期化され、かつ、各々のスワッピング処理が実行された後に１だけ増加するカウンタである。ビットｋをビットｋ＋Ｎおよびビットｋ＋（Ｋ−Ｎ）と交互にスワッピングすることは、エラー保護が最も強いＣＣＴｒＣＨの開始部および終端部におけるビットとＴＦＣＩのビットとの間でスワッピングが行われることを保証するものにすぎないことに注意すべきである。あるいは、代替的な方法として、ｃｐｔの値に関係なくビットｋをビットｋ＋Ｎとスワッピングしてもよい。このようなスワッピングは処理手順の単純化を図るものであるが、ＣＣＴｒＣＨのビットエラー率をさらに上昇させる可能性がある。

図５は、本発明によるビットスワッピングを行うシステムを示すブロック図である。このシステムは、インタフェース（ＩＦ）１２、１３および１４を有するバーストメモリ１１と、インタフェース１２、１３および１４を制御するプロセッサ１５と、ルックアップ−テーブル（ＬＵＴ：look-up-table）１６とを備えている。インタフェース（ＩＦ）１２を介して、プロセッサは、前回のインタリービング段から始まるインタリービング済み無線パケット１０のバーストのバースト状ストレージ（burst-wise storage）を制御して、バーストメモリ１１の中へ入れる。このバーストメモリ１１は、ＲＡＭとして実現される。バーストがＲＡＭに格納されると、プロセッサは、インタフェース１３を介して、現在のインタリービング方式およびインタリービング・デプスＩに関連するＬＵＴ１６に含まれるスワッピング情報に従って、格納済みバーストのビットをスワッピングする。最終的に、プロセッサは、インタフェース１４を介して、バーストメモリ１１に格納されているバーストの読み出しをトリガする。次いで、スワッピングされたバースト１７が変調器段へ転送される。

上記の説明は、送信機側で行われるスワッピングを想定したものである。着信バーストをバースト状にしてバーストメモリ１１に格納し、スワッピングの場合と同じＬＵＴ１６に従って逆スワッピングを行い、その後、逆インタリービング段へ転送を行うような受信機側での逆スワッピングを実行する際に、前述の送信機側でのスワッピングの場合と同じ設定を利用することが可能である。

図６は、ＴＦＣＩのうちのどのビットをＣＣＴｒＣＨからのビットとスワッピングするかを本発明に基づいて指示するテーブルを表す図である。このようなテーブルは、図５に表示されているようなビットスワッピングシステムのＬＵＴ１６に格納されたものであってもよい。例示として、本発明にて提案されているように、Ｉ_max＝１６によって整除可能で、ＴＦＣＩ（Ｌ＝７２ビット）のサイズ以上であるＮ＝８０が選択されている。Ｎ＝８０が選択されたのは、ＦＬＯ内で生じる可能性のある全てのインタリービング方式と、インタリービング・デプス（すなわち、Ｒ＝３で集合｛４、８、１６｝から選定される）とに対して同じビットスワッピング処理手順を適用できるようにするためであることに注意すべきである。そうでない場合、ＣＣＴｒＣＨの開始部および終端部におけるビットスワッピングを目的とするのであれば、Ｉ＝８でブロック対角インタリービングを行う本発明のケースでは、Ｎ＝７２の選択で十分であったはずである。なぜならば、Ｎ＝７２は、ＴＦＣＩのサイズＬ＝７２以上であり、かつ、Ｉ＝８によって整除できるからである。

第１列は、インタリービングされていない無線パケット８内のビット位置の添え字ｋを表す。第２列は、ＴＦＣＩのビットのスワッピングの対象であるインタリービングされていない無線パケット８内のＣＣＴｒＣＨビットの絶対位置ｋ′＝ｂ＊Ｊ＋ｊを表す。第３列は、スワッピングが行われるバーストの添え字ｂを示す。最後の２つの列には、位置ｋのビットが（バーストｂ内で）インタリービングされるビット位置ｊと、位置ｋ′のビットが（バーストｂ内で）インタリービングされるビット位置ｊ′とが含まれる。例えば、位置ｋ＝２５のＴＦＣＩのビットは、バーストｂ＝１内のビット位置ｊ＝１４に対してインタリービングされ、（１４＋１）ｍｏｄ ３＝０が満たされることになる。すなわち、８−ＰＳＫシンボルの第３ビット位置でこのＴＦＣＩのビットが送信されることになるため、スワッピングを行う必要がある。次いで、位置ｋ＝２５のビットと、位置ｋ＋８０＝１０５（ＣＣＴｒＣＨの開始部）のビットとの間でスワッピングが行われる。位置１０５のビットは、バーストｂ＝１内のｊ′＝１９８にインタリービングされる。この場合は、（１９８＋１）ｍｏｄ ３＝０が満たされない。スワッピングは、常に同じバーストｂ内のビットに対して実行され、時間的ダイバーシティの保持が図られることに注意すべきである。

図７は、ビットスワッピングを用いないでＦＬＯ無線パケットにより達成されるフレームエラー率と、本発明に基づいてビットスワッピングを用いてＦＬＯ無線パケットにより達成されるフレームエラー率との第１の比較を示すグラフである。この場合、ＦＬＯは、５ビットＴＦＣＩ（７２ビット符号化済み）を有する８−ＰＳＫチャネルで適応型マルチレートコーデック（ＡＭＲ：adaptive multirate codec）のコールを４.７５ｋｂｐｓで搬送するように構成される。ここでは、チャネルモデルとしてＴＵ３ｉＦＨチャネルを使用した。図７は、ｄＢでの搬送波対干渉比（Ｃ／Ｉ）の関数として本発明に基づいてビットスワッピングを行った場合（点線）と、ビットスワッピングを行わなかった場合（実線）との双方のケースにおける、ＴＦＣＩおよびＣＣＴｒＣＨの両方を含む無線パケットのフレームエラー率（ＦＥＲ）とＴＦＣＩ単独のフレームエラー率（ＦＥＲ）との双方を示すものである。ＴＦＣＩのＦＥＲの場合、本発明に基づくビットスワッピングの適用により１.３ｄＢの利得が達成される（ＦＥＲ＝０．０１）。この場合、ＣＣＴｒＣＨとＴＦＣＩとが組み合わされた場合の合成のＦＥＲは０.２ｄＢの利得を示す。

図８は、ビットスワッピングを用いないでＦＬＯ無線パケットにより達成されるフレームエラー率と、本発明に基づいてビットスワッピングを用いてＦＬＯ無線パケットにより達成されるフレームエラー率との第２の比較を示すグラフである。ビットスワッピングの結果として、さらに弱いビットがＣＣＴｒＣＨ用として使用されるため、多くのビットがスワッピングされた場合、および、ＣＣＴｒＣＨの符号化率が高くなった場合（これは低いエラー保護に対応する）には、パフォーマンスの若干の低下が生じることも考えられる。このパフォーマンスの低下を評価するために、ＦＬＯは、図７と同じチャネルでＡＭＲのコールを１２.２ｋｂｐｓで搬送するように構成される。図８は、ＴＦＣＩとＣＣＴｒＣＨとが組み合わされた場合の合成のＦＥＲという観点から、搬送波対干渉比（Ｃ／Ｉ）の関数としてビットスワッピングを行った場合（点線）と、ビットスワッピングを行わなかった場合（実線）とに関してｄＢで結果を示すものである。この状況では、ビットスワッピングに起因して生じるパフォーマンスの低下は無視できるものである。

以上のように、好ましい実施形態に基づいて本発明について説明した。当業者には自明であり、添付の請求項の範囲と精神から逸脱することなく実施することができるような代替の方法および変形例が存在すること、ならびに、例えばインタリービングを行うステップ中にビットスワッピングの実行が可能であること、特に、バースト内のインタリービングの対象となるビットの配置構成に関連して異なるインタリービング方式を適用できることに注意すべきである。本発明の範囲は、必ずしも８−ＰＳＫ変調やＧＳＭ／ＥＤＧＥシステムに限定されるものではない。本発明の範囲は、例えば、拡散スペクトルシステムや直交周波数分割多重化（ＯＦＤＭ：orthogonal frequency division multiplex）システムにおいても適用可能である。

トリプル・ビットの８−ＰＳＫシンボルへのマッピングの様子を示すシンボルマッピング図である。 ＧＳＭ／ＥＤＧＥバーストの１つのブロック内での従来技術によるビットスワッピングの一例を示す図である。 ＧＳＭ／ＥＤＧＥのフレキシブル層１（ＦＬＯ）における無線パケットの構造を示す図である。 ブロック対角インタリービングとインタリービング・デプスＩ＝８の場合に、ＧＳＭ／ＥＤＧＥのＦＬＯ内でのフルレートの８−ＰＳＫ無線フレームにおける第１の７２ビット用のインタリービング用テーブルを示す図である。 本発明によるビットスワッピングを行うシステムを示すブロック図である。 インタリービング・デプスＩ＝８の場合に、フルレートのチャネル用ＧＳＭ／ＥＤＧＥのＦＬＯにおける本発明によるビットスワッピングの適用例を示すテーブルを表す図である。 ビットスワッピングを用いないでＦＬＯ無線パケットにより達成されるフレームエラー率と、本発明に基づいてビットスワッピングを用いてＦＬＯ無線パケットにより達成されるフレームエラー率との第１の比較を示すグラフである。 ビットスワッピングを用いないでＦＬＯ無線パケットにより達成されるフレームエラー率と、本発明に基づいてビットスワッピングを用いてＦＬＯ無線パケットにより達成されるフレームエラー率との第２の比較を示すグラフである。

Claims (30)

1. ビットスワッピングを行う方法であって、前記方法は、
   データパケット内のそれぞれの第１ビット位置ｍに関連づけられた少なくとも１つのビットの値と、前記データパケット内のそれぞれの第２ビット位置ｎに関連づけられた１つのビットの値との間でスワッピングを行うステップを有しており、ここで、予め設定されたインタリービング方式、および選択されたインタリービング・デプスＩに従って、Ｋビットを含むデータパケットの連続するＩ個のビットが、インタリービングの対象となるビット位置上へそれぞれＩ個の異なるバーストで周期的にマッピングされることが規定され、さらに、ｎ＞ｍが成立し、かつ、差の値（ｎ−ｍ）がＩによって整除できるように、前記それぞれの第２ビット位置ｎが選択されることを特徴とする方法。
2. 前記少なくともＩ個の連続ビットのインタリービングの前、最中、または後で前記スワッピングが行われる請求項１に記載の方法。
3. 前記選択されたインタリービング・デプスＩは、予め設定されたインタリービング・デプス｛Ｉ₁，．．．，Ｉ_R｝の集合から選定され、ここで、全てのｒ＝１，．．．，ＲについてＩ_r≦Ｉ_maxが成立し、かつ、差の値（ｎ−ｍ）がＩ_maxによって整除できるように、前記それぞれの第２ビット位置ｎが選択される請求項１に記載の方法。
4. 前記データパケット内で少なくとも１つのビットグループが規定され、
   前記予め設定されたインタリービング方式、および前記選択されたインタリービング・デプスＩに従って、前記データパケット内の前記それぞれの第１ビット位置ｍの前記ビットのマッピングを行うマッピング先の前記インタリービングの対象となるビット位置が、固有のインタリービングの対象となるビット位置である場合に、かつ、
   前記データパケット内の前記それぞれの第１ビット位置ｍの前記ビットが、前記少なくとも１つのビットグループに属する場合にのみ、
   前記スワッピングを行うステップが実行される請求項１に記載の方法。
5. 変調方式に応じて、前記固有のインタリービングの対象となるビット位置のビットが変調され、ノイズの多いチャネルを介して送信され、そして、復調されるときに、前記ビット位置のビットは残りの位置のビットに比べて高いエラー確率を被る請求項４に記載の方法。
6. 前記固有のインタリービングの対象となるビット位置は、（ｊ＋１）がｐ（ｐは０よりも大きな所定の自然数）によって整除できるという基準を満たすようなバースト内の位置ｊである請求項４に記載の方法。
7. 前記ビットグループが、前記データパケットの第１ビットの所定の数Ｌから構成される請求項４に記載の方法。
8. （ｎ−ｍ）≧Ｌが成立するように前記それぞれの第２ビット位置ｎが選択される請求項７に記載の方法。
9. 前記データパケットが、Ｌビット数の前記ビットグループ内のＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）のフレキシブル層１（ＦＬＯ）に従うトランスポートフォーマット合成識別子（ＴＦＣＩ）のビットと、残りの（Ｋ−Ｌ）ビット内の前記ＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）の前記フレキシブル層１（ＦＬＯ）に従うコード化合成トランスポートチャネル（ＣＣＴｒＣＨ）のビットとを具備しており、前記データパケットの前記Ｋビットが、前記インタリービング方式のうちの１つ、および前記ＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）の前記フレキシブル層１（ＦＬＯ）用として標準化された前記インタリービング・デプスＩのうちの１つに従って、前記インタリービングの対象となるビット位置上へ前記バーストでマッピングされ、ここに、ｐ＝３が成立する請求項８に記載の方法。
10. 前記データパケットに対して前記スワッピングを行うステップが少なくとも２回実行され、各々のステップにおいて前記それぞれの第１ビット位置ｍが異なっており、少なくとも２回の前記ステップのうちの少なくとも一方のステップにおいて、ｎ＝ｍ＋Ｎが成立するように前記それぞれの第２ビット位置ｎが選択され、少なくとも２回の前記ステップのうちの少なくとも一方のステップにおいて、ｎ＝ｍ＋Ｋ−Ｎ（Ｎは所定の数）が成立するように前記それぞれの第２ビット位置ｎが選択される請求項９に記載の方法。
11. ビットスワッピングを行う装置であって、
    データパケット内のそれぞれの第１ビット位置ｍに関連づけられた少なくとも１つのビットの値を、前記データパケット内のそれぞれの第２ビット位置ｎに関連づけられた１つのビットの値との間でスワッピングを行う処理手段を具備しており、ここで、予め設定されたインタリービング方式、および選択されたインタリービング・デプスＩに従って、Ｋビットを含むデータパケットの周期的に連続するＩ個のビットが、インタリービングの対象となるビット位置上へそれぞれＩ個の異なるバーストで周期的にマッピングされることが規定され、さらに、ｎ＞ｍが成立し、かつ、差の値（ｎ−ｍ）がＩによって整除できるように、前記それぞれの第２ビット位置ｎが選択されることを特徴とする装置。
12. 前記少なくともＩ個の連続ビットのインタリービングの前、最中、または後で前記スワッピングが行われる請求項１１に記載の装置。
13. 前記選択されたインタリービング・デプスＩは、予め設定されたインタリービング・デプス｛Ｉ ₁ ，．．．，Ｉ _R ｝の集合から選定され、ここで、全てのｒ＝１，．．．，ＲについてＩ _r ≦Ｉ _max が成立し、かつ、差の値（ｎ−ｍ）がＩ _max によって整除できるように、前記それぞれの第２ビット位置ｎが選択される請求項１１に記載の装置。
14. 前記データパケット内で少なくとも１つのビットグループが規定され、
    前記予め設定されたインタリービング方式、および前記選択されたインタリービング・デプスＩに従って、前記データパケット内の前記それぞれの第１ビット位置ｍの前記ビットのマッピングを行うマッピング先の前記インタリービングの対象となるビット位置が、固有のインタリービングの対象となるビット位置である場合に、かつ、
    前記データパケット内の前記それぞれの第１ビット位置ｍの前記ビットが、前記少なくとも１つのビットグループに属する場合にのみ、
    前記スワッピングを行う動作が実行される請求項１１に記載の装置。
15. 変調方式に応じて、前記固有のインタリービングの対象となるビット位置のビットが変調され、ノイズの多いチャネルを介して送信され、そして、復調されるときに、前記ビット位置のビットは残りの位置のビットに比べて高いエラー確率を被る請求項１４に記載の装置。
16. 前記固有のインタリービングの対象となるビット位置は、（ｊ＋１）がｐ（ｐは０よりも大きな所定の自然数）によって整除できるという基準を満たすようなバースト内の位置ｊである請求項１４に記載の装置。
17. 前記ビットグループが、前記データパケットの第１ビットの所定の数Ｌから構成される請求項１４に記載の装置。
18. （ｎ−ｍ）≧Ｌが成立するように前記それぞれの第２ビット位置ｎが選択される請求項１７に記載の装置。
19. 前記データパケットが、Ｌビット数の前記ビットグループ内のＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）のフレキシブル層１（ＦＬＯ）に従うトランスポートフォーマット合成識別子（ＴＦＣＩ）のビットと、残りの（Ｋ−Ｌ）ビット内の前記ＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）の前記フレキシブル層１（ＦＬＯ）に従うコード化合成トランスポートチャネル（ＣＣＴｒＣＨ）のビットとを具備しており、前記データパケットの前記Ｋビットが、前記インタリービング方式のうちの１つ、および前記ＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）の前記フレキシブル層１（ＦＬＯ）用として標準化された前記インタリービング・デプスＩのうちの１つに従って、前記インタリービングの対象となるビット位置上へ前記バーストでマッピングされ、ここに、ｐ＝３が成立する請求項１８に記載の装置。
20. 前記データパケットに対して前記スワッピングを行う動作が少なくとも２回実行され、各々の動作において前記それぞれの第１ビット位置ｍが異なっており、少なくとも２回の前記動作のうちの少なくとも一方の動作において、ｎ＝ｍ＋Ｎが成立するように前記それぞれの第２ビット位置ｎが選択され、少なくとも２回の前記動作のうちの 少なくとも一方の動作において、ｎ＝ｍ＋Ｋ−Ｎ（Ｎは所定の数）が成立するように前記それぞれの第２ビット位置ｎが選択される請求項１９に記載の装置。
21. ディジタルコンピュータの内部メモリ内へ直接ロードすることが可能なコンピュータプログラムであって、データパケット内のそれぞれの第１ビット位置ｍに関連づけられた少なくとも１つのビットの値と、前記データパケット内のそれぞれの第２ビット位置ｎに関連づけられた１つのビットの値との間でスワッピングを行うステップを実行するためのソフトウェアコード部を含み、ここで、予め設定されたインタリービング方式、および選択されたインタリービング・デプスＩに従って、Ｋビットを含むデータパケットの連続するＩ個のビットが、インタリービングの対象となるビット位置上へそれぞれＩ個の異なるバーストで周期的にマッピングされることが規定され、さらに、ｎ＞ｍが成立し、かつ、差の値（ｎ−ｍ）がＩによって整除できるように、前記それぞれの第２ビット位置ｎが選択されることを特徴とするコンピュータプログラム。
22. 前記少なくともＩ個の連続ビットのインタリービングの前、最中、または後で前記スワッピングが行われる請求項２１に記載のコンピュータプログラム。
23. 前記選択されたインタリービング・デプスＩは、予め設定されたインタリービング・デプス｛Ｉ ₁ ，．．．，Ｉ _R ｝の集合から選定され、ここで、全てのｒ＝１，．．．，ＲについてＩ _r ≦Ｉ _max が成立し、かつ、差の値（ｎ−ｍ）がＩ _max によって整除できるように、前記それぞれの第２ビット位置ｎが選択される請求項２１に記載のコンピュータプログラム。
24. 前記データパケット内で少なくとも１つのビットグループが規定され、
    前記予め設定されたインタリービング方式、および前記選択されたインタリービング・デプスＩに従って、前記データパケット内の前記それぞれの第１ビット位置ｍの前記ビットのマッピングを行うマッピング先の前記インタリービングの対象となるビット位置が、固有のインタリービングの対象となるビット位置である場合に、かつ、
    前記データパケット内の前記それぞれの第１ビット位置ｍの前記ビットが、前記少なくとも１つのビットグループに属する場合にのみ、
    前記スワッピングを行うステップが実行される請求項２１に記載のコンピュータプログラム。
25. 変調方式に応じて、前記固有のインタリービングの対象となるビット位置のビットが変調され、ノイズの多いチャネルを介して送信され、そして、復調されるときに、前記ビット位置のビットは残りの位置のビットに比べて高いエラー確率を被る請求項２４に記載のコンピュータプログラム。
26. 前記固有のインタリービングの対象となるビット位置は、（ｊ＋１）がｐ（ｐは０よりも大きな所定の自然数）によって整除できるという基準を満たすようなバースト内の位置ｊである請求項２４に記載のコンピュータプログラム。
27. 前記ビットグループが、前記データパケットの第１ビットの所定の数Ｌから構成される請求項２４に記載のコンピュータプログラム。
28. （ｎ−ｍ）≧Ｌが成立するように前記それぞれの第２ビット位置ｎが選択される請求項２７に記載のコンピュータプログラム。
29. 前記データパケットが、Ｌビット数の前記ビットグループ内のＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）のフレキシブル層１（ＦＬＯ）に従うトランスポートフォーマット合成識別子（ＴＦＣＩ）のビットと、残りの（Ｋ−Ｌ）ビット内の前記ＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）の前記フレキシブル層１（ＦＬＯ）に従うコード化合成トランスポートチャネル（ＣＣＴｒＣＨ）のビットとを具備しており、前記データパケットの前記Ｋビットが、前記インタリービング方式のうちの１つ、および前記ＧＳＭ／ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）の前記フレキシブル層１（ＦＬＯ）用として標準化された前記インタリービング・デプスＩのうちの１つに従って、前記インタリービングの対象となるビット位置上へ前記バーストでマッピングされ、ここに、ｐ＝３が成立する請求項２８に記載のコンピュータプログラム。
30. 前記データパケットに対して前記スワッピングを行うステップが少なくとも２回実行され、各々のステップにおいて前記それぞれの第１ビット位置ｍが異なっており、少なくとも２回の前記ステップのうちの少なくとも一方のステップにおいて、ｎ＝ｍ＋Ｎが成立するように前記それぞれの第２ビット位置ｎが選択され、少なくとも２回の前記ステップのうちの少なくとも一方のステップにおいて、ｎ＝ｍ＋Ｋ−Ｎ（Ｎは所定の数）が成立するように前記それぞれの第２ビット位置ｎが選択される請求項２９に記載のコンピュータプログラム。

Images