JP4248511B2 - プラズマ表示装置 - Google Patents

Description

本発明は，走査ラインの数が多く高分解能なプラズマ表示装置に関する。

プラズマ表示パネルは気体放電によって生成されたプラズマを利用して文字または映像を表示する平面表示装置で，その大きさによって数十から数百万個以上の画素が行列（マトリックス）形態に配列されている。このようなプラズマ表示パネルは，印加される駆動電圧波形の形態と放電セルの構造によって直流型と交流形に区分される。

直流型プラズマ表示パネルは，電極が放電空間に露出され，電圧が印加される間，電流が放電空間にそのまま流れるため，電流制限用の抵抗を設けなければならない短所がある。一方，交流型プラズマ表示パネルは，電極を誘電体層が覆っているので，自然にキャパシタンス成分が形成され，電流の制限が行われる。そのため，放電時にイオンの衝撃から電極が保護されるので，直流型に比べて寿命が長いという長所がある。

このような交流型プラズマ表示パネルは，その一側に互いに平行に走査電極及び維持電極が形成され，他側にこれらの電極と直交方向にアドレス電極が形成される。そして，維持電極は各走査電極に対応形成され，その一端が互いに共通連結されている。

図１は，従来のプラズマ表示パネルの駆動波形図である。図１に示すプラズマ表示パネルの駆動方法を説明すると，各サブフィールドは，リセット期間ＰＰｒ，アドレス期間ＰＰａ及び維持期間ＰＰｓから構成される。

リセット期間ＰＰｒは，前の維持放電で形成された壁電荷を消去して次のアドレス放電を安定的に遂行するため，壁電荷を所定量形成する役割を果たす。アドレス期間ＰＰａは，パネルを構成する複数の放電セルを点灯セルと非点灯セルに選別して点灯セル（アドレッシングされるセル）に壁電荷の蓄積操作を行う期間である。維持期間ＰＰｓは，アドレッシングされたセルに実際に画像を表示するための維持放電を遂行する期間である。

以降，アドレス期間ＰＰａのみについて説明する。従来のプラズマ表示パネルの駆動波形におけるアドレス期間ＰＰａでは，維持電極ＰＸに駆動電圧が印加され，表示しようとする放電セルを選択するため，放電セル行を指定する走査電極ＰＹにスキャンパルス，放電セル列を指定するアドレス電極ＰＡにはアドレスパルスの印加が行われる。

この時，スキャンパルスは特定の放電セル行を選択するために特定走査電極ＰＹｓに印加するパルスであり，他の走査電極ＰＹがＰＶ_ＳＣＨ電圧に維持された状態で，行順番が特定走査電極ＰＹｓの順番になった時に所定時間ｔ１の間，ＰＶ_ＳＣＬ１電圧として印加する。またアドレスパルスとは，ＰＶ_ＳＣＬ１電圧が印加された特定走査電極ＰＹｓに沿って形成される放電セル行の中で，選択するべき特定放電セルを選ぶため，対応する特定アドレス電極ＰＡｓに印加するパルス電圧ＰＶａである。

このようにして，特定アドレス電極ＰＡｓに印加された電圧ＰＶａと特定走査電極ＰＹｓに印加された電圧ＰＶ_ＳＣＬ１の電位差によって，両電極ＰＡｓ，ＰＹｓの交点にアドレス放電が起きるようにする。

次に，アドレス期間ＰＰａでのスキャンパルスを生成するための駆動回路について図２を参照して説明すると，特定走査電極ＰＹｓにスキャンパルスを印加するために，他の走査電極ＰＹに連結されるスイッチング素子ＰＹ_Ｈを導通させて，他の走査電極をＰＶ_ＳＣＨ電圧に維持した状態で，特定走査電極ＰＹｓに連結されるスイッチング素子ＰＹ_Ｌを導通させて，全ての走査電極ＰＹに順次にＰＶ_ＳＣＬ１電圧を印加し放電セル行を順次選択する。このようにしてアドレス期間ＰＰａで第１走査電極ＰＹ１から最後の走査電極ＰＹｎまで順次に走査される。

しかし，このような方法を用いると，走査ラインが多い高分解能パネルをシングルスキャンする場合，第１走査電極ＰＹ１から最後の走査電極ＰＹｎまで走査パルスを順次印加する垂直走査時間が長くなる。

このようにアドレス期間が長くなれば，表示放電を遂行する維持期間が減るため，高分解能パネルをシングルスキャンする場合には走査パルスの幅を縮めて駆動することになる。しかし，走査パルスの幅が短くなるとアドレス放電が不安定になり，表示パネルの画質不良，つまり，表示しようとする画素が点灯しない現象が起きる問題点がある。

そこで，本発明は，このような問題に鑑みてなされたもので，その目的とするところは，走査ラインが多い高分解能パネルをシングルスキャンする場合にパルス幅が狭くなっても，安定したアドレス放電を起こすことのできるプラズマ表示装置を提供することである。

上記課題を解決するために，本発明のある観点によれば，複数の走査電極，複数の維持電極及び複数のアドレス電極によって放電セルが形成され，リセット期間，アドレス期間，及び維持期間を有する駆動期間で前記放電セルを点灯させるプラズマ表示パネルの駆動方法において；点灯される放電セルに壁電荷の蓄積を行うアドレス期間で，
複数の走査電極を第１グループ及び第２グループを含む複数のグループに分割し，第１グループの走査電極の中の少なくとも１つの走査電極に，第１走査パルスを印加する段階と，
第１走査パルスが印加された第１グループの走査電極に，第１走査パルスに連続して第２走査パルスを印加する段階と，
第１グループの走査電極に第２走査パルスが印加される間に，第２グループの走査電極の中の少なくとも１つの走査電極に第１走査パルスを印加する段階と，
第１走査パルスが印加された第２グループの走査電極に，第１走査パルスに連続して第２走査パルスを印加する段階と，
を含むことを特徴とするプラズマ表示パネルの駆動方法が提供される。
ここで，第１走査パルスに連続して第２走査パルスを印加するというのは，第１走査パルスを印加してから間隔を置かずに第２走査パルスを印加することであって，パルス波形は，第１走査パルスと第２走査パルスが繋がった波形となる。

このように複数の走査電極を例えば第１グループ及び第２グループの複数のグループに分割し，走査パルスを連続する第１走査パルス及び第２走査パルスからなる２段階のパルスとして，第１グループの走査電極に第２走査パルスが印加される間に第２グループの走査電極に第１走査パルスを印加することにより，アドレッシング遂行時間を短縮でき，第２走査パルスにより従来の駆動波形と比べて壁電荷が十分形成することができるので，走査電極が多く，パルス幅の狭いアドレス信号を使う高分解能パネルにシングルスキャン駆動方法を用いても安定的にアドレス放電を起こすことができる。

ここで，第２走査パルスの幅は，第１走査パルスの幅と同一であってもよいし，第２走査パルスの幅は，第１走査パルスの幅より長くてもよい。第２走査パルスの幅を第１走査パルスの幅より長くすると，第１走査パルスによるアドレス放電後に，より多くの壁電荷を蓄積することができる。

第１グループ及び第２グループは，各々少なくとも隣接した複数の走査電極を有することができる。複数の走査電極を複数のグループに分ける時，各グループが少なくとも隣接する複数の走査電極を含むようにグループを分けて，第１グループ及び第２グループの走査電極に交互に走査パルスを印加すると，隣接走査電極間に走査パルスが重畳されないので，誤放電を防止することができる。

第１グループの走査電極は，偶数番目の走査電極であり，第２グループの走査電極は，奇数番目の走査電極としてもよい。第１グループの走査電極と第２グループの走査電極が交互にアドレッシングを行うので，複数の走査電極が順次にアドレッシングする場合と同様に考えることができ，水平アドレッシングの回数は従来と同様とすることができる。

また，第１走査パルスは，アドレス電極に印加されるアドレスパルスと協働してアドレス放電を起こす電圧レベルを有し，第２走査パルスは，アドレス電極にアドレスパルスが印加されてもアドレス放電を起こさない電圧レベルを有するとよい。つまり，第１走査パルスは，特定の走査電極に繋がる放電セル行の，アドレス電圧が印加されている列のセルにアドレス放電を起こす電圧であり，第２走査パルスは，アドレス放電後，壁電荷を継続して形成させるための電圧である。

上記課題を解決するために，本発明の別の観点によれば，複数の走査電極及びアドレス電極を有し，複数の走査電極を第１グループ及び第２グループを含む複数のグループに分けて駆動するプラズマ表示パネルと，第１グループ及び第２グループの走査電極に各々連結される複数の選択回路と，を備え，
複数の選択回路の中で，第１グループの走査電極に連結される第１グループの選択回路の各々は，
第１電圧を供給する第１電源及び走査電極の間に電気的に連結される第１スイッチング素子と，第２電圧と第３電圧とを交互に供給する第２電源及び走査電極の間に電気的に連結される第２スイッチング素子と，を有し，
走査電極の選択時には，第２スイッチング素子は，走査電極に第２電圧を供給後に第３電圧を供給するように，第２電圧と第３電圧を交互に供給し，走査電極の非選択時には，第１スイッチング素子は，走査電極に第１電圧を供給し，第２電圧は，アドレス電極に印加されるアドレス電圧と各々協働して壁電荷を形成する放電を起こす電圧であり，第３電圧は，アドレス電圧がアドレス電極に印加されても放電を起こさない電圧であり，複数の走査電極の中で，第２グループの走査電極に連結される第２グループの選択回路の各々は，第４電圧を供給する第３電源及び走査電極の間に電気的に連結される第３スイッチング素子と，第５電圧と第６電圧を交互に供給する第４電源及び走査電極の間に電気的に連結される第４スイッチング素子と，を有し，
走査電極の選択時には，第４スイッチング素子は，走査電極に第５電圧を供給後に第６電圧を供給するように，第５電圧と第６電圧を交互に供給し，走査電極の非選択時には，第３スイッチング素子は，走査電極に第４電圧を供給し，第５電圧は，アドレス電極に印加されるアドレス電圧と各々協働して壁電荷を形成する放電を起こす電圧であり，第６電圧は，アドレス電圧がアドレス電極に印加されても放電を起こさない電圧であり，第１グループの走査電極の少なくとも１つの走査電極に第３電圧が供給される第１期間と，第２グループの走査電極の少なくとも１つの走査電極に第５電圧が印加される第２期間と，が一部重なることを特徴とするプラズマ表示装置が提供される。

このように複数の走査電極を例えば第１グループ及び第２グループの複数のグループに分割し，第１グループの走査電極において，走査電極の選択時には，第２電圧と第３電圧とを交互に供給し，走査電極の非選択時には，第１電圧を供給することにより，壁電荷が十分形成することができ，安定的にアドレス放電を起こすことができる。

上記と同様に，第２グループの走査電極において，走査電極の選択時には，第５電圧と第６電圧とを交互に供給し，走査電極の非選択時には，第４電圧を供給することにより，壁電荷が十分形成することができ，安定的にアドレス放電を起こすことができる。

また，第１グループの走査電極の少なくとも１つの走査電極に第３電圧が供給される第１期間と，第２グループの走査電極の少なくとも１つの走査電極に第５電圧が印加される第２期間とが，一部重なるようにすることができる。このようにすると，第１グループ及び第２グループの走査電極が少なくとも一部期間が重なりながら，交互にアドレス放電を遂行することができる。

この時，第１期間と第２期間とは，互いに同一時間間隔であってもよいし，第１期間は，前記第２期間より長くてもよい。第２期間を第１期間より長くすると，第１期間におけるアドレス放電後に，より多くの壁電荷を蓄積することができる。

第２電圧と第５電圧とは互いに同一電圧レベルであり，第３電圧と第６電圧とは互いに同一電圧レベルとしてもよい。第２電圧及び第５電圧は，特定の走査電極に繋がる放電セル行の，アドレス電圧が印加されている列のセルにアドレス放電を起こす電圧であり，第３電圧及び第６電圧は，アドレス放電後，壁電荷を継続して形成させるための電圧である。

第１グループ及び第２グループの走査電極は，各々偶数番目の走査電極及び奇数番目の走査電極を有することを特徴とする。上記と同様に，第１グループの走査電極と第２グループの走査電極が交互にアドレッシングを行うので，複数の走査電極が順次にアドレッシングする場合と同様に考えることができ，水平アドレッシングの回数は従来と同様とすることができる。

第１及び第２グループは，各々少なくとも複数の隣接した走査電極−維持電極対を有す る電極群である。上記のように，複数の走査電極を複数のグループに分ける時，第１グループ及び第２グループの走査電極に交互に走査パルスを印加すると，隣接走査電極間に走査パルスが重畳されないので，誤放電を防止することができる。

さらに，上記課題を解決するために，本発明の別の観点によれば，リセット期間，アドレス期間，及び維持期間を有する駆動期間で放電セルを点灯させるプラズマ表示装置において；
プラズマ表示パネル複数の走査電極及び維持電極を有し，複数の走査電極を，複数の隣接した走査電極−維持電極対を有する電極群である第１グループ及び第２グループを含む複数のグループに分割して駆動するプラズマ表示パネルと，
複数の走査電極の中の第１グループの走査電極に各々連結される第１グループの選択回路と，
複数の走査電極の中の第２グループの走査電極に各々連結される第２グループの選択回路と，
点灯される放電セルに壁電荷の蓄積を行うアドレス期間に，第１グループの選択回路を通して，第１グループの走査電極の点灯される放電セルの走査電極に１番目の電圧を印加した後，前記１番目の電圧より高い２番目の電圧を印加する第１駆動回路と，
アドレス期間に，第２グループの選択回路を通して，第２グループの走査電極の点灯される放電セルの走査電極に１番目の電圧を印加した後，２番目の電圧を印加する第２駆動回路と，を備え，
第１グループの走査電極の点灯される放電セルの走査電極に２番目の電圧が印加される期間と，第２グループの走査電極の点灯される放電セルの走査電極に１番目の電圧が印加される期間とが，少なくとも一部重なり，
１番目の電圧は，点灯される放電セルのアドレス電極に印加されるアドレス電圧と協働して放電を起こす電圧であり，２番目の電圧は，アドレス電圧がアドレス電極に印加されても放電を起こさない電圧であり，
第１グループ及び第２グループの各々の選択回路は，第１グループ及び第２グループの走査電極と，１番目の電圧及び２番目の電圧を供給する１番目の電源及び２番目の電源との間の接続点との間に電気的に連結される１番目のスイッチング素子と，第１グループ及び第２グループの走査電極と，３番目の電圧を供給する３番目の電源の間に電気的に連結される２番目のスイッチング素子と，を備え，
第１駆動回路は，第１グループの選択回路の１番目のスイッチング素子と１番目の電源の間に電気的に連結される３番目のスイッチング素子と，第１グループの選択回路の１番目のスイッチング素子と２番目の電源の間に電気的に連結される４番目のスイッチング素子と，を有し，第２駆動回路は，第２グループの選択回路の１番目のスイッチング素子と１番目の電源の間に電気的に連結される５番目のスイッチング素子と，第２グループの選択回路の１番目のスイッチング素子と２番目の電源の間に電気的に連結される６番目のスイッチング素子と，を有し，
第１グループ及び第２グループの走査電極の非選択時には，２番目のスイッチング素子が導通して走査電極に３番目の電圧を供給し，第１グループの走査電極の選択時には，第１グループの選択回路の１番目のスイッチング素子が導通し，３番目のスイッチング素子及び４番目のスイッチング素子が交互に導通して第１グループの走査電極に，１番目の電圧を供給後に２番目の電圧を供給するように，１番目の電圧及び２番目の電圧が交互に伝えられ，第２グループの走査電極の選択時には，第２グループの選択回路の１番目のスイッチング素子が導通し，５番目のスイッチング素子及び６番目のスイッチング素子が交互に導通して第２グループの走査電極に，１番目の電圧を供給後に２番目の電圧を供給するように，１番目の電圧及び２番目の電圧が交互に印加され，
第１グループの走査電極の選択時に，４番目のスイッチング素子がオンされる第１期間と，第２グループの走査電極の選択時に５番目のスイッチング素子がオンされる第２期間とが，少なくとも一部重なることを特徴とするプラズマ表示装置が提供される。

このように複数の走査電極を例えば第１グループ及び第２グループの複数のグループに分割し，各走査電極に，１番目の電圧及び２番目の電圧からなる２段階の電圧を印加するが，第１グループの走査電極の点灯される放電セルの走査電極に２番目の電圧が印加される期間と，第２グループの走査電極の点灯される放電セルの走査電極に１番目の電圧が印加される期間とが，少なくとも一部重なるようにすることにより，アドレッシング遂行時間を短縮でき，２番目の電圧により壁電荷が十分形成することができるので，安定的にアドレス放電を起こすことができる。

上記構成により，第１グループ及び第２グループの走査電極各々に，非選択時には３番目の電圧を供給し，選択時には１番目の電圧及び２番目の電圧を交互に印加することができる。

第１グループの走査電極の選択時に，４番目のスイッチング素子がオンされる第１期間と，第２グループの走査電極の選択時に５番目のスイッチング素子がオンされる第２期間とが，少なくとも一部重なるとよい。このようにすると，第１グループ及び第２グループの走査電極が少なくとも一部期間が重なりながら，交互にアドレス放電を遂行することができる。

第１期間と第２期間とは，互いに同一時間間隔であってもよいし，第１期間は，第２期間より長くてもよい。上記と同様に，第２期間を第１期間より長くすると，第１期間におけるアドレス放電後に，より多くの壁電荷を蓄積することができる。

以上詳述したように本発明によれば，複数の走査電極を例えば第１グループ及び第２グループの複数のグループに分割し，走査パルスを連続する第１走査パルス及び第２走査パルスからなる２段階のパルスとして，第１及び第２グループの走査電極が少なくとも一部期間が重なりながら，交互にアドレス放電を行うことにより，走査電極の数が多い高分解能パネルにおいて，安定したアドレス放電を起こすことができて，これによってプラズマ表示パネルの誤放電を防止することができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

また，本明細書において，ある部分が他の部分と連結されているという表現は，直接連結されている場合だけでなく，その間に他の素子を隔てて間接的に連結されている場合も含むこととする。

（第１の実施の形態）
以下，本実施の形態によるプラズマ表示パネルの駆動方法及びプラズマ表示装置について図を参照して詳細に説明する。図３には，本実施の形態によるプラズマ表示装置を示す。本実施の形態によるプラズマ表示装置は，プラズマ表示パネル１００，制御部２００，アドレス電極駆動部３００，維持電極駆動部４００及び走査電極駆動部５００を含む。

プラズマ表示パネル１００は，列方向に伸びる複数のアドレス電極（Ａ１〜Ａｍ），そして行方向に互いに対を成しながら伸びる複数のＸ電極（Ｘ１〜Ｘｎ）及びＹ電極（Ｙ１〜Ｙｎ）を備える。Ｘ電極（Ｘ１〜Ｘｎ）は，各Ｙ電極（Ｙ１〜Ｙｎ）に対応して形成され，一般に，その駆動回路側の端部が互いに共通に連結されて，フィンガー形状（櫛歯状）になっている。

そして，Ｘ電極同士は固定的に共通連結であるが，Ｙ電極同士はスイッチを介した動的共通連結とし，アドレス期間では共通連結を解除して，１本ずつ順次に特定電圧波形を印加することができる。そして，プラズマ表示パネル１００は，Ｘ及びＹ電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）が配列される第１ガラス基板（図示せず）とアドレス電極（Ａ１〜Ａｍ）が配列される第２ガラス基板（図示せず）を備えて構成される。

２つのガラス基板は，Ｙ電極（Ｙ１〜Ｙｎ）とアドレス電極（Ａ１〜Ａｍ）及び維持電極（Ｘ１〜Ｘｎ）とアドレス電極（Ａ１〜Ａｍ）が，各々直交するように，放電空間を隔てて対向して配置される。この時，アドレス電極（Ａ１〜Ａｍ）とＸ及びＹ電極（Ｘ１〜Ｘｎ，Ｙ１〜Ｙｎ）の交差部にある放電空間に放電セルが形成される。

制御部２００は，外部から映像信号を受信してアドレス駆動制御信号，維持電極駆動制御信号及び走査電極駆動制御信号を出力する。そして，制御部２００は，１つのフレーム期間を複数のサブフィールド期間に分けて駆動し，各サブフィールド期間は，時間的動作変化で表現するとリセット期間，アドレス期間及び維持期間に分割される。

アドレス電極駆動部３００は，制御部２００からアドレス駆動制御信号を受信して表示しようとする放電セルを選択するための表示データ信号を各アドレス電極に印加する。維持電極駆動部４００は，制御部２００から維持電極駆動制御信号を受信して維持電極Ｘに駆動電圧を印加する。

走査電極駆動部５００は，制御部２００から走査電極駆動制御信号を受信して走査電極Ｙに駆動電圧を印加する。この時，本実施の形態による走査電極駆動部５００は，複数の走査電極を複数のグループに分けて駆動し，各グループに属する走査電極を駆動するための複数の駆動回路を備える。

次に，図４を参照して本実施の形態によるプラズマ表示パネルの駆動波形について説明する。図４は，本実施の形態によるプラズマ表示パネルの駆動波形図である。本発明はアドレス期間に関するものであるので，以下では，リセット期間Ｐｒ及び維持期間Ｐｓの説明は省略して，アドレス期間Ｐａについてだけ詳細に説明する。

また，以下で言及される壁電荷は，放電セルの壁（例えば，誘電体層）に形成されて各電極に蓄積される電荷である。このような壁電荷は，実際には電極に接触しないが，ここでは壁電荷が電極に形成される，蓄積される，または積まれる，のように説明する。また，壁電圧は，壁電荷によって放電セルの壁に形成される電位差のことである。

図４に例示するように，アドレス期間Ｐａにおいて，複数の走査電極Ｙを，奇数番目走査電極または偶数番目走査電極から構成される，各々第１グループの走査電極または第２グループの走査電極というように２グループに区分けして，第１グループの１番目である第１走査電極Ｙ_１（全体の１番目）がアドレッシングを遂行した後に，第２グループの１番目である第１走査電極Ｙ_２（全体の２番目）がアドレッシングを遂行するようにする。

続いて，第１グループの２番目である第２走査電極Ｙ_３（全体の３番目）がアドレッシングを行い，第２グループの２番目である第２走査電極Ｙ_４（全体の４番目）がアドレッシングを遂行する。つまり，第１グループの走査電極と第２グループの走査電極が交互にアドレッシングを行うので，複数の走査電極が順次にアドレッシングする場合と同様に考えることができる。従って，水平アドレッシングの回数は従来と同じである。

しかし，本実施の形態によれば，１回のアドレッシング遂行時に走査電極Ｙに印加される走査パルスは，図４に示すような２段階の第１走査パルスの電圧Ｖ_ＳＣＬ１，及び第２走査パルスの電圧Ｖ_ＳＣＬ２であって，各アドレッシングが専有する期間は，第１段階（電圧Ｖ_ＳＣＬ１）の期間t１のみである。以下では，このような２段階電圧に対して，Ｖ_ＳＣＬ１電圧を第１走査電圧（従来と同じ），Ｖ_ＳＣＬ２電圧を第２走査電圧（新規の電圧）という。

なお，このようなアドレッシング操作の単位期間としては，第１グループのアドレッシング操作開始（第１走査電圧印加開始）から第２グループのアドレッシング操作終了（第２走査電圧印加終了）までを指定し，この期間中は，第２走査電圧よりベクトル的に高い正電圧のアドレスパルスＶａが継続的に印加されるものとする。

このようなアドレスパルスＶａの継続印加は，グループ分けが３グループ以上でも同様で，もし５グループに区分けされているならば，単位期間は，第１グループのアドレッシング操作開始から，第２〜第４グループの操作を経て，第５グループのアドレッシング操作終了までが単位期間となり，この期間中は，アドレスパルスＶａが継続的に印加される。

このようなアドレスパルスＶaの継続印加は必須ではないが，これを可変として説明することは手間が掛かるので，可変方式の説明は省略する。但し，どのグループにも点灯するセルが無い時にＶａを全く印加しなくても差し支えないことは，容易に理解できることである。

本実施の形態について更に具体的に説明すると，アドレス期間Ｐａでは，複数の放電セルが点灯すべき放電セルとして選択され得るが，点灯セルの有無に拘わらず，全ての走査電極Ｙに順次に２段階走査パルスを印加して，走査パルスが印加されない走査電極を非走査電圧Ｖ_ＳＣＨにバイアスする。

そして走査パルスの第１走査電圧Ｖ_ＳＣＬ１が印加された走査電極Ｙｓによって形成される放電セル行の中で，選択する放電セルを通過するアドレス電極Ａｓにアドレス電圧Ｖａを印加して，アドレス電極Ａｓに印加された電圧Ｖａと走査電極Ｙｓに印加された電圧Ｖ_ＳＣＬ１との電位差及び走査電極Ｙｓに形成された壁電荷によって形成される壁電圧がアドレス放電を起こす。

次に，走査電極Ｙｓに第２走査電圧Ｖ_ＳＣＬ２を印加してアドレス放電を引継ぎ，壁電荷が十分に形成されて，放電が自然停止できるようにする。第２走査電圧Ｖ_ＳＣＬ２は，第１走査電圧Ｖ_ＳＣＬ１よりもＶａに近い電圧であって，Ｖａに予測範囲内の変動が生じても，未放電のセルが放電することのない範囲の電圧であり，また，Ｖ_ＳＣＬ１により放電したセルでは放電が継続できる範囲の電圧であって，Ｖａが継続している限り壁電荷が十分に形成され，自然に停止するまで放電が続く。

しかし，第２段階の期間にＶａがなくなり，アドレス電極の電位が接地レベルに復帰すると，Ａ−Ｙ電極間電圧が小さくなって，放電が停まり，壁電荷が必要なだけ形成されない。

ここで，走査パルスは，他の走査電極Ｙを非走査電圧Ｖ_ＳＣＨに設定した状態で特定走査電極Ｙに印加され，特定走査電極Ｙに繋がる放電セル行を選択的にアドレッシング可能，つまり，アドレス電圧Ｖａが印加されている列のセルをアドレッシングするパルスである。走査パルスの第１走査電圧Ｖ_ＳＣＬ１は，プラズマ表示パネルを構成する放電セルを，点灯セルと非点灯セルに区別して，点灯セル（アドレッシングされるセル）にアドレス放電を起こす電圧であり，走査パルスの第２走査電圧Ｖ_ＳＣＬ２は，第１走査電圧Ｖ_ＳＣＬ１によるアドレス放電後，壁電荷を継続して形成させるための電圧である。

つまり，走査パルスの第１走査電圧Ｖ_ＳＣＬ１は，アドレス電極Ａに印加されたアドレス電圧Ｖａと協働してアドレス放電を起こす電圧であり，走査パルスの第２走査電圧Ｖ_ＳＣＬ２は，アドレス電極Ａに電圧Ｖａが印加されてもアドレス放電を起こさない電圧である。

具体的に説明すると，第１グループの第１走査電極Ｙ_１は，ｔ１時間の間，他の走査電極Ｙの電圧をＶ_ＳＣＨに維持した状態で，第１走査電圧Ｖ_ＳＣＬ１を印加されて走査電極Ｙ_１を選択し，第１走査電圧Ｖ_ＳＣＬ１が印加された走査電極Ｙ_１によって形成される放電セルの中，選択しようとする放電セルを形成するアドレス電極Ａにアドレス電圧Ｖａを印加してアドレス放電を起こさせる。

続いて，アドレス放電が起こった第１グループの第１走査電極Ｙ_１に，ｔ１時間の間，第２走査電圧Ｖ_ＳＣＬ２とアドレス電圧Ｖａを印加して壁電荷が十分形成できるようにする。そして，第１グループの第１走査電極Ｙ_１にｔ１時間の間，第２走査電圧Ｖ_ＳＣＬ２が印加されると同時に第２グループの第１走査電極Ｙ_２に第１走査電圧を，アドレス電極Ａにはアドレス電圧Ｖａを各々印加してアドレス放電を起こす。

続いて，第２グループの第１走査電極Ｙ_２に第２走査電圧Ｖ_ＳＣＬ２を印加して壁電荷を形成する。第２グループの第１走査電極Ｙ_２に第２走査電圧Ｖ_ＳＣＬ２が印加されると同時に第１グループの第２走査電極Ｙ_３に第１走査電圧Ｖ_ＳＣＬ１を，アドレス電極Ａにアドレス電圧Ｖａを各々印加してアドレス放電を起こす。

このように第１グループ及び第２グループの走査電極Ｙにおいて，交互にアドレス放電を行い，複数の走査電極の中，少なくとも１つの走査電極Ｙに走査パルスが印加される期間と，時間的に先に走査パルスが印加された走査電極Ｙの次に位置する走査電極Ｙに走査パルスが印加される時間を少なくとも一部重ねていることで，アドレッシング遂行時間を短縮できるだけでなく，従来の駆動波形と比べて壁電荷が十分積まれるので，走査電極Ｙが多い高分解能パネルにシングルスキャン駆動方法を用いても安定的にアドレス放電を起こすことができる。

また，走査パルスが印加される時間は，第１走査電圧Ｖ_ＳＣＬ１が印加される時間ｔ１と第２走査電圧Ｖ_ＳＣＬ２が印加される時間ｔ１の合計で，従来プラズマ表示パネルのアドレス期間Ｐａより第２走査電圧Ｖ_ＳＣＬ２が印加される時間ｔ１がさらに長くなったので，アドレス放電後，壁電荷をより多く形成でき，アドレス放電後に起こる維持放電も安定的起こすことができる。

次に図４のようなプラズマ表示パネルのアドレス期間での駆動波形を生成するための駆動回路の動作について図５Ａ〜図７を参照して詳細に説明する。図５Ａ及び図５Ｂは，各々第１グループ及び第２グループの走査電極用スキャンＩＣを含む本実施の形態による走査駆動回路を示す図であり，図６Ａ及び図６Ｂは各々図５Ａ及び図５Ｂに示されたスキャンＩＣの詳細回路図である。そして，図７は，図５Ａ及び図５Ｂに示されたスキャンＩＣのタイミング図である。

図５Ａ及び図５Ｂにおいて，走査駆動回路にはスキャンＩＣを含み，スキャンＩＣは複数の選択回路（５００１，５００２，５００３，５００４，…，５００ｎ-１，５００ｎ）を備え，第１グループの走査電極用選択回路（第１グループの選択回路）（５００１，５００３，…５００ｎ-１）と第２グループの走査電極用選択回路（第２グループの選択回路）（５００２，５００４，…５００ｎ）に区分される。

ここで，ｎは偶数であると仮定する。そして，各々の選択回路（５００１，５００２，５００３，５００４，…，５００ｎ-１，５００ｎ）は，走査電極（Ｙ１，Ｙ２，Ｙ３，Ｙ４…，Ｙｎ-１，Ｙｎ）に電気的に連結される。

そして，図６Ａ及び図６Ｂのように，各選択回路は２つのスイッチング素子（Ｙ_Ｈ，Ｙ_Ｌ）を含む。このスイッチング素子（Ｙ_Ｈ，Ｙ_Ｌ）はボディーダイオードを有する電界効果トランジスタから作ることができて，同一または類似機能をする他のスイッチング素子に変える事も出来る。

図６Ａ及び図６Ｂは，スイッチング素子（Ｙ_Ｈ，Ｙ_Ｌ）をｎチャンネルトランジスタとして示しており，説明を簡単にするため，各々，第１グループに属しながら全体での２ｉ-１番目走査電極と，第２グループに属しながら全体での２ｉ番目走査電極だけを示す。

まず，図６Ａによると第１グループの走査電極用スキャンＩＣは，スイッチング素子（Ｙ_Ｈ，Ｙ_Ｌ）が直列連結されており，スイッチング素子Ｙ_Ｈ（第１スイッチング素子）とＹ_Ｌ（第２スイッチング素子）の間の接続点は２ｉ-１番目の走査電極Ｙ_２ｉ-１と連結される。

そして，スイッチング素子Ｙ_Ｈのドレインは，Ｖ_ＳＣＨ電圧（第１電圧）を供給する電源（第１電源）と連結され，スイッチング素子Ｙ_Ｌのソースは，Ｖ_ＳＣＬ１電圧（第２電圧）とＶ_ＳＣＬ２電圧（第３電圧）を組（対）にして印加する２段階パルス電圧を供給する電源Ｖ_{ＳＣ_ＬＯ}（第２電源）と連結されて，図７に示すような電源パルスの供給を受けながら，電源パルスの一周期Ｔ（=ｔ１＋ｔ２）の間に，第１グループの走査電極にＶ_ＳＣＬ１電圧をｔ１期間（第１期間）とＶ_ＳＣＬ２電圧をｔ２期間（第２期間），順次に印加する。

図６Ｂによると，第２グループの走査電極用スキャンＩＣは，スイッチング素子（Ｙ_Ｈ，Ｙ_Ｌ）が直列連結され，スイッチング素子Ｙ_Ｈ（第３スイッチング素子）とＹ_Ｌ（第４スイッチング素子）の間の接続点は２ｉ番目走査電極Ｙ_２ｉと連結される。

そして，スイッチング素子Ｙ_Ｈのドレインは，Ｖ_ＳＣＨ電圧（第４電圧）を供給する電源（第３電源）と連結され，スイッチング素子Ｙ_Ｌのソースは，Ｖ_ＳＣＬ１電圧（第５電圧）とＶ_ＳＣＬ２電圧（第６電圧）を順次に印加するパルス電圧を供給する電源Ｖ_{ＳＣ_ＬＥ}（第４電源）と連結されて，図７に示された電源パルスの供給に受けて，電源パルスの一周期Ｔの間に，第２グループに属し走査電極全体における偶数番目の走査電極にＶ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧を順次に印加する。

図７によると，低レベルのパルス電源Ｖ_{ＳＣ_ＬＯ}及びＶ_{ＳＣ_ＬＥ}は，Ｖ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧の間を往復する波形を時間軸上でサンプリングして走査電極用スキャンＩＣに供給するが，第１グループの走査電極用電源Ｖ_{ＳＣ_ＬＯ}の波形は，第２グループの走査電極用電源Ｖ_{ＳＣ_ＬＥ}が供給する波形よりも，電圧Ｖ_ＳＣＬ１の持続時間ｔ１だけ進んでいる。そして，各波形において，ベクトル的に低い電圧はＶ_{ＳＣ_Ｌ１}電圧であり，高い電圧はＶ_{ＳＣ_Ｌ２}電圧である。

つまり電圧値の順序は低い方から，Ｖ_ＳＣＬ１，Ｖ_ＳＣＬ２，Ｖaであり，両走査電圧が負電圧の場合には，Ｖ_{ＳＣ_Ｌ１}の絶対値が大きく，Ｖ_{ＳＣ_Ｌ２}の絶対値が小さくなる。電源Ｖ_{ＳＣ_ＬＥ}は，電源Ｖ_{ＳＣ_ＬＯ}と位相がずれているので，第１グループの走査電極用電源Ｖ_{ＳＣ_Ｌ０}は，第１グループ走査電極の２ｉ-１番目走査電極Ｙ_２ｉ-１にＶ_ＳＣＬ２電圧を供給する時，第２グループ走査電極用電源Ｖ_{ＳＣ_ＬＥ}は第２グループの２ｉ番目の走査電極Ｙ_２ｉにＶ_ＳＣＬ１電圧を供給する。

つまり，アドレス期間Ｐａで，第１グループの走査電極用スキャンＩＣのスイッチング素子Ｙ_Ｈを導通させて，他の走査電極ＹをＶ_ＳＣＨ電圧に設定した状態で，第１グループの走査電極用スキャンＩＣのスイッチング素子Ｙ_Ｌを順次に導通させて電源Ｖ_{ＳＣ_ＬＯ}から供給されるパルスによって第１グループに属する第１走査電極Ｙ_１から最後の走査電極Ｙｎ−１まで順次にＶ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧の２段階波形を印加する。この時，ｎは偶数で複数の走査電極のうちの最後の走査電極であると仮定した。

そして，第２グループの走査電極用スキャンＩＣのスイッチング素子Ｙ_Ｈを導通させて，他の走査電極ＹをＶ_ＳＣＨ電圧に維持した状態で，第１グループの第１走査電極Ｙ_１にＶ_ＳＣＬ２電圧が印加される時，第２グループの走査電極用スキャンＩＣのスイッチング素子Ｙ_Ｌを順次に導通させて第２グループの第１走査電極Ｙ_２から最後の走査電極Ｙｎまで順次にＶ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧を２段階波形として印加する。このようにすると，第１及び第２グループの走査電極が少なくとも一部期間が重なりながら，交互にアドレス放電を遂行するようになる。

（第２の実施の形態）
第１の実施の形態による走査駆動回路では，第１グループ及び第２グループの走査電極用スキャンＩＣが，各々電源Ｖ_{ＳＣ_Ｌ０}，Ｖ_{ＳＣ_ＬＥ}と連結されてＶ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧を交互に供給したが，これと異なる第２の実施の形態について図８Ａ〜図９を参照して詳細に説明する。

図８Ａ及び図８Ｂは，各々第１グループ及び第２グループの走査電極用スキャンＩＣを含む第２の実施の形態にともなう走査駆動回路（第１グループの選択回路，第２グループの選択回路）の図であり，図９は，図８Ａ及び図８Ｂの走査駆動回路による駆動タイミング図である。

図８Ａ及び図８Ｂに示すように，本実施の形態による走査駆動回路は，第１グループ及び第２グループの走査電極用電源Ｖ_{ＳＣ_ＬＯ}，Ｖ_{ＳＣ_ＬＥ}から供給されるパルスを生成するためにスイッチング素子ＳＷ１〜ＳＷ４が追加されるという点を除けば第１の実施の形態の走査駆動回路と同一構造になっている。

第１グループの選択回路及び第２グループの選択回路は，図６Ａ及び図６Ｂと同様にスイッチング素子Ｙ_Ｈ（１番目のスイッチング素子），スイッチング素子Ｙ_Ｌ（２番目のスイッチング素子）が直列連結されており，接続点は，２ｉ-１番目の走査電極Ｙ_２ｉ-１，２ｉ番目走査電極Ｙ_２ｉと各々連結される。

また，図８Ａの走査駆動回路（第１駆動回路）は，第１グループの走査電極用スキャンＩＣ及びスイッチング素子ＳＷ１（３番目のスイッチング素子），スイッチング素子ＳＷ２（４番目のスイッチング素子）を有する。この時，スイッチング素子ＳＷ１，ＳＷ２は直列連結されており，各々Ｖ_ＳＣＬ１電圧（１番目の電圧）を供給する電源（１番目の電源）とＶ_ＳＣＬ２電圧（２番目の電圧）を供給する電源（２番目の電源）に連結されている。

そして図８Ｂの走査駆動回路（第２駆動回路）は，第２グループの走査電極用スキャンＩＣ及びスイッチング素子ＳＷ３（５番目のスイッチング素子），スイッチング素子ＳＷ４（６番目のスイッチング素子）を有する。この時，スイッチング素子ＳＷ３，ＳＷ４は直列連結されており，各々第１走査電圧Ｖ_ＳＣＬ１を供給する電源と第２走査電圧Ｖ_ＳＣＬ２を供給する電源に連結されている。

このように構成される走査駆動回路の動作を，スイッチング素子ＳＷ１〜ＳＷ４を中心に説明する。図９に示したように，時点ａでスイッチング素子ＳＷ１が，導通して第１グループの第１走査電極Ｙ_１に第１走査電圧Ｖ_ＳＣＬ１が印加される。

そして，時点ｂで，スイッチング素子ＳＷ１が，遮断されてスイッチング素子ＳＷ２が導通して第１グループの第１走査電極Ｙ_１に第２走査電圧Ｖ_ＳＣＬ２が印加される。これと同時に時点ｂでは，スイッチング素子ＳＷ３が導通して第２グループの第１走査電極Ｙ_２に第１走査電圧Ｖ_ＳＣＬ１が印加される。（時点ａから時点ｂまでを第１期間とする。）

それから，時点ｃでは，スイッチング素子ＳＷ３が遮断されてスイッチング素子ＳＷ４が導通して，第２グループの第１走査電極Ｙ_２に第２走査電圧Ｖ_ＳＣＬ２が印加される。これと同時に時点ｃでは，スイッチング素子ＳＷ２が遮断されてスイッチング素子ＳＷ１が導通して，第１グループの第２走査電極Ｙ_３に第２走査電圧Ｖ_ＳＣＬ１が印加される。（時点ｂから時点ｃまでを第２期間とする。）

このような方法により，第１グループ及び第２グループの走査電極は，所定期間の間，重なりながら交互に第１走査電圧Ｖ_ＳＣＬ１と第２走査電圧Ｖ_ＳＣＬ２が印加される。つまり，このように第１走査電圧Ｖ_ＳＣＬ１と第２走査電圧Ｖ_ＳＣＬ２を供給するスイッチング素子が導通または遮断されることによって走査電極に第１走査電圧Ｖ_ＳＣＬ１及び第２走査電圧Ｖ_ＳＣＬ２を印加することができる。

また，第１の実施の形態による駆動波形では，複数の走査電極を，奇数番目走査電極と偶数番目走査電極にグループ分けして，各グループでは走査電極が順次にアドレッシングを行っていた。しかし，順次にアドレッシングを行う場合，隣接する走査電極においては，電界の漏れ，イオン化ガスの漏れがある他に，印加電圧波形の歪みやスキューによる走査パルス印加期間の重なりが生じる。

そうすると２ｉ−１番目の走査電極及びアドレス電極に第１走査電圧Ｖ_ＳＣＬ１及びアドレス電圧Ｖａが印加される時に，アドレス放電による放電プライミング（放電に影響するゴミ）が多く形成される場合，２ｉ−１番目の走査電極に，第２走査電圧Ｖ_ＳＣＬ２が印加される時，アドレス電圧Ｖａと影響しあって誤放電が起こる可能性がある。

従って，いずれのグループにおいても少なくとも１つの走査電極が，他のグループの少なくとも１つの走査電極と隣接しないように，放電順序が隣接する電極の間にいくつかの非放電電極による間隔をおいてグループを形成できれば，このような誤放電を防止することができる。以下では，このような実施形態について図１０を参照して詳細に説明する。

図１０は，第２の実施の形態によるプラズマ表示パネルの駆動波形図で，アドレス期間Ｐａにおける複数の走査電極Ｙを２つのグループに分け，各々第１グループＹ_Ｇ１及び第２グループＹ_Ｇ２とする。本実施の形態によるプラズマ表示パネルの駆動波形は，プラズマ表示パネルの上段に位置する走査電極Ｙを第１グループＹ_Ｇ１で，プラズマ表示パネルの下段に位置する走査電極Ｙを第２グループＹ_Ｇ２で分割したことを除けば，第１の実施の形態と同じ駆動波形である。

つまり，アドレス期間Ｐａでは，複数の走査電極Ｙを走査電圧が印加される順序によって第１グループＹ_Ｇ１と第２グループＹ_Ｇ２に分けて，第１グループＹ_Ｇ１の第１走査電極Ｙ_１１がアドレッシングを行ってから第２グループＹ_Ｇ２の第１走査電極Ｙ_２１がアドレッシングを行う。

続いて，第１グループＹ_Ｇ１の第２走査電極Ｙ_１２と第２グループＹ_Ｇ２の第２走査電極Ｙ_２２の順にアドレッシングを行う。つまり，第１グループＹ_Ｇ１及び第２グループＹ_Ｇ２に属する走査電極が交互にアドレッシングを行う。

より具体的に説明すると，ｔ１時間の間，第１グループＹ_Ｇ１の第１走査電極Ｙ_１１及びアドレス電極Ａに，各々第１走査電圧Ｖ_ＳＣＬ１及びアドレス電圧Ｖａを印加してアドレス放電を起こす。

続いて，アドレス放電が起こった第１走査電極Ｙ_１１に，ｔ１時間の間，第２走査電圧Ｖ_ＳＣＬ２を印加して壁電荷を形成すると同時に第２グループＹ_Ｇ２の第１走査電極Ｙ_２１及びアドレス電極に，各々第１走査電圧Ｖ_ＳＣＬ１及びアドレス電圧Ｖａが印加されてアドレス放電を起こす。

次に，第１グループＹ_Ｇ１の第２走査電極Ｙ_１２に第１走査電圧Ｖ_ＳＣＬ１，アドレス電極にアドレス電圧を印加してアドレス放電を起こすと同時に，第２グループＹ_Ｇ２の第１走査電極Ｙ_２１に第２走査電圧Ｖ_ＳＣＬ２を印加して壁電荷を形成する。

こうして，本実施の形態によるプラズマ表示パネルにおいて，例えば，プラズマ表示パネルの上段に位置する走査電極Ｙを第１グループとし，プラズマ表示パネルの下段に位置する走査電極Ｙを第２グループとして分割して，いずれのグループにおいても少なくとも１つの走査電極が，他のグループの少なくとも１つの走査電極と隣接しないように，放電順序が隣接する電極の間にいくつかの非放電電極による間隔をおいてグループを形成することにより，誤放電を防止することができる。

（第３の実施の形態）
以下では，図１０に示されたプラズマ表示パネルのアドレス駆動波形を生成する駆動回路の動作について図１１Ａ及び図１１Ｂを参照して詳細に説明する。図１１Ａ及び図１１Ｂは，各々第１グループ及び第２グループの走査電極用スキャンＩＣを有する第３の実施の形態による走査駆動回路を示す図である。

図１１Ａに示す第１グループＹ_Ｇ１の走査電極用選択回路には，パネルの上段に位置する走査電極が電気的に連結され，図１１Ｂに示す第２グループＹ_Ｇ２の走査電極用選択回路には，パネルの下段に位置する走査電極が電気的に連結されるという点を除けば，動作過程を含んで図５ａ及び図５ｂに示された第１の実施の形態の走査駆動回路と同一である。

より具体的に説明すると，走査駆動回路はスキャンＩＣを含んでおり，またスキャンＩＣは，複数の選択回路５００_１１，５００_１２，…，５００_１ｍ，５００_２１，５００_２２，…，５００_２ｍを含み，第１グループＹ_Ｇ１の走査電極用選択回路５００_１１，５００_１２，…，５００_１ｍと第２グループＹ_Ｇ２の走査電極用選択回路５００_２１，５００_２２，…，５００_２ｍに区分される。

そして，選択回路５００_１１，５００_１２，…，５００_１ｍ，５００_２１，５００_２２，…，５００_２ｍ各々は走査電極Ｙ_１１，Ｙ_１２，…，Ｙ_１ｍ，Ｙ_２１，Ｙ_２２，…，Ｙ_２ｍに電気的に連結される。ここで，ｍはｎ／２と仮定する。

図１１Ａによると，第１グループＹ_Ｇ１の走査電極用スキャンＩＣは，図６Ａと同様にスイッチング素子Ｙ_Ｈ，Ｙ_Ｌが直列連結されており，スイッチング素子Ｙ_Ｈ，Ｙ_Ｌの間の接続点は，第１グループＹ_Ｇ１のｉ番目の走査電極Ｙ_１ｉと連結される。

そして，スイッチング素子Ｙ_Ｈのドレインは，Ｖ_ＳＣＨ電圧を供給する電源と連結され，スイッチング素子Ｙ_Ｌのソースは，Ｖ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧を交互に印加するパルス電圧を供給する電源Ｖ_{ＳＣ_ＬＯ}と連結されて，先に説明した図７のような電源パルスの供給を受けて第１グループＹ_Ｇ１の走査電極にＶ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧を交互に印加する。

また，図１１Ｂによると，第２グループＹ_Ｇ２の走査電極用スキャンＩＣは，図６Ｂと同様にスイッチング素子Ｙ_Ｈ，Ｙ_Ｌが直列連結され，スイッチング素子Ｙ_Ｈ，Ｙ_Ｌの間の接続点は，第２グループＹ_Ｇ２のｉ番目の走査電極Ｙ_２ｉと連結される。

そして，スイッチング素子Ｙ_ＨのドレインはＶ_ＳＣＨ電圧を供給する電源と連結され，スイッチング素子Ｙ_ＬのソースはＶ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧を交互に印加するパルス電圧を供給する電源Ｖ_{ＳＣ_ＬＥ}と連結されて，先に説明した図７のような電源パルスの供給を受けて一周期Ｔの間，第２グループＹ_Ｇ２の走査電極にＶ_ＳＣＬ１電圧とＶ_ＳＣＬ２電圧を交互に印加する。

そして，図７に示された電源（Ｖ_{ＳＣ_ＬＯ}，Ｖ_{ＳＣ_ＬＥ}）波形において，第１グループＹ_Ｇ１の走査電極用電源Ｖ_{ＳＣ_ＬＯ}は第１グループＹ_Ｇ１のｉ番目の走査電極Ｙ_１ｉにＶ_ＳＣＬ２電圧を供給する時に，第２グループＹ_Ｇ２の走査電極用電源Ｖ_{ＳＣ_ＬＥ}は，第２グループＹ_Ｇ２のｉ番目走査電極Ｙ_２ｉにＶ_ＳＣＬ１電圧を供給する。

このようにして，第１グループ及び第２グループの走査電極が少なくとも一部区間が重なりながら交互にアドレス放電を行う。ここで，ｉは任意の走査電極番号である。また，図８Ａ〜図９での説明と同じ方法で，走査電極に走査パルスを印加する事も出来る。

第１の実施の形態による駆動波形では，第１走査電圧Ｖ_ＳＣＬ１と第２走査電圧Ｖ_ＳＣＬ２が印加される時間ｔ１を同じインターバル（間隔）にしたが，各々の印加時間を互いに異なって設定する事も出来る。以下，図１２及び図１３を参照して説明する。

図１２は，本実施の形態によるプラズマ表示パネルの駆動波形図であり，図１３は，図１２に示された第２実施例によるアドレス期間での駆動波形を生成するため，図８Ａ及び図８Ｂの走査駆動回路を用いる場合の，第２及び第４スイッチング素子のオン時間を第１及び第３スイッチング素子のオン時間より長く調整することで得られた駆動タイミング図である。

図１２に示したように，走査パルスの第１走査電圧Ｖ_ＳＣＬ１が印加される時間ｔ１より第２走査電圧Ｖ_ＳＣＬ２が印加される時間ｔ２が長い。こうすると，第１走査電圧Ｖ_ＳＣＬ１によるアドレス放電後，第２の実施の形態によるプラズマ表示パネルの駆動波形からより多くの壁電荷を蓄積することができる。

そして，図８Ａ〜図９の説明と同じ方法で走査電極に走査パルスが印加される。但し，第２走査電圧Ｖ_ＳＣＬ２が印加される時間ｔ２を第１走査電圧Ｖ_ＳＣＬ１が印加される時間ｔ１より長い電源パルスを印加するため，図８Ａ及び図８Ｂに示したスイッチング素子を使用する場合には，図１３に示すように，第２及び第４スイッチング素子がオンされる時間が第１及び第３スイッチング素子がオンされる時間より長く設定する。

また，第２の実施の形態及び本実施の形態では，第１及び第２グループＹ_Ｇ１，Ｙ_Ｇ２内の走査電極は各々順次にアドレッシングを行うと説明したが，これとは異なり，不規則にアドレッシング行うこともできる。但し，第１及び第２グループＹ_Ｇ１，Ｙ_Ｇ２内の走査電極のアドレッシングは交互に行われるべきである。

さらに，第２の実施の形態及び本実施の形態では，複数の走査電極Ｙをプラズマ表示パネルの上段と下段に位置した走査電極にグループを分けたが，これと異なった方法を取り，複数の走査電極Ｙを複数のグループに分ける時，各グループに属する走査電極Ｙが隣接しないよう，ある程度距離をおいて不規則に選択してグループを決める事も出来る。

このように，走査電極Ｙが多い高分解能な表示パネルにおいて，アドレス期間で走査電極Ｙに順次に走査パルスを印加する時，走査パルスは第１及び第２走査電圧Ｖ_ＳＣＬ１，Ｖ_ＳＣＬ２を有し，第１走査電極に第１及び第２走査電圧Ｖ_ＳＣＬ１，Ｖ_ＳＣＬ２が順次印加され，第２走査電圧Ｖ_ＳＣＬ２が順次印加される時に，第１走査電極とある程度距離をおいた第２走査電極に走査パルスの第１走査電圧Ｖ_ＳＣＬ１が印加される。こうして，走査電極Ｙのうちの第１走査電極に走査パルスが印加される期間に対して，第２走査電極に走査パルスが印加される期間の少なくとも一部を重ねると，アドレス放電を起こす時間の短い走査パルスであっても，壁電荷が十分積まれるので，隣接する走査電極で走査パルス重畳時に起こる可能性がある誤放電を防止することができる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されないことは言うまでもない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，プラズマ表示装置に適用可能であり，特に走査ラインの数が多く，パルス幅の狭いアドレス信号を使う高分解能なプラズマ表示装置に適用可能である。

従来のプラズマ表示パネルの駆動波形図である。 図１の駆動波形において，アドレス期間での波形を生成するための駆動回路を示す説明図である。 第１の実施の形態によるプラズマ表示装置を示す図である。 第１の実施の形態によるプラズマ表示パネルの駆動波形図である。 第１の実施の形態によるプラズマ表示パネルの駆動方法において，第１グループの走査電極用選択回路を示す説明図である。 第１の実施の形態によるプラズマ表示パネルの駆動方法において，第２グループの走査電極用選択回路を示す説明図である。 図５Ａに示す選択回路の詳細説明図である。 図５Ｂに示す選択回路の詳細説明図である。 第１の実施の形態によるプラズマ表示パネルの駆動方法において，第１グループ及び第２グループの選択回路駆動のタイミング図である。 第２の実施の形態によるプラズマ表示パネルの駆動方法において，第１グループの走査電極用選択回路を示す詳細説明図である。 第２の実施の形態によるプラズマ表示パネルの駆動方法において，第２グループの走査電極用選択回路を示す詳細説明図である。 第２の実施の形態によるプラズマ表示パネルの駆動方法において，第１グループ及び第２グループの選択回路駆動のタイミング図である。 第２の実施の形態によるプラズマ表示パネルの駆動波形図である。 第３の実施の形態によるプラズマ表示パネルの駆動方法において，第２グループの走査電極用選択回路を示す説明図である。 第３の実施の形態によるプラズマ表示パネルの駆動方法において，第２グループの走査電極用選択回路を示す説明図である。 第３の実施の形態によるプラズマ表示パネルの駆動波形図である。 第３の実施の形態によるプラズマ表示パネルの駆動方法において，第１グループ及び第２グループの選択回路駆動のタイミング図である。

符号の説明

Ａ１〜Ａｍ アドレス電極
Ｙ１〜Ｙｎ 走査電極
Ｘ１〜Ｘｎ 維持電極
Ｙ_Ｈ スイッチング素子
Ｙ_Ｌ スイッチング素子
ＳＷ１ スイッチング素子
ＳＷ２ スイッチング素子
ＳＷ３ スイッチング素子
ＳＷ４ スイッチング素子
１００ プラズマ表示パネル
２００ 制御部
３００ アドレス電極駆動部
４００ 維持電極駆動部
５００ 走査電極駆動部

Claims (9)

1. 複数の走査電極及びアドレス電極を有し，前記複数の走査電極を第１グループ及び第２グループを含む複数のグループに分けて駆動するプラズマ表示パネルと，
   前記第１グループ及び前記第２グループの走査電極に各々連結される複数の選択回路と，
   を備え，
   前記複数の選択回路の中で，前記第１グループの走査電極に連結される第１グループの選択回路の各々は，
   第１電圧を供給する第１電源及び前記走査電極の間に電気的に連結される第１スイッチング素子と，
   第２電圧と第３電圧とを交互に供給する第２電源及び前記走査電極の間に電気的に連結される第２スイッチング素子と，
   を有し，
   前記走査電極の選択時には，前記第２スイッチング素子は，前記走査電極に前記第２電圧を供給後に前記第３電圧を供給するように，前記第２電圧と前記第３電圧を交互に供給し，
   前記走査電極の非選択時には，前記第１スイッチング素子は，前記走査電極に前記第１電圧を供給し，
   前記第２電圧は，前記アドレス電極に印加されるアドレス電圧と各々協働して壁電荷を形成する放電を起こす電圧であり，
   前記第３電圧は，前記アドレス電圧が前記アドレス電極に印加されても放電を起こさない電圧であり，
   前記複数の走査電極の中で，前記第２グループの走査電極に連結される第２グループの選択回路の各々は，
   第４電圧を供給する第３電源及び前記走査電極の間に電気的に連結される第３スイッチング素子と，
   第５電圧と第６電圧を交互に供給する第４電源及び前記走査電極の間に電気的に連結される第４スイッチング素子と，
   を有し，
   前記走査電極の選択時には，前記第４スイッチング素子は，前記走査電極に前記第５電圧を供給後に前記第６電圧を供給するように，前記第５電圧と前記第６電圧を交互に供給し，
   前記走査電極の非選択時には，前記第３スイッチング素子は，前記走査電極に前記第４電圧を供給し，
   前記第５電圧は，前記アドレス電極に印加されるアドレス電圧と各々協働して壁電荷を形成する放電を起こす電圧であり，
   前記第６電圧は，前記アドレス電圧が前記アドレス電極に印加されても放電を起こさない電圧であり，
   前記第１グループの走査電極の少なくとも１つの走査電極に前記第３電圧が供給される第１期間と，前記第２グループの走査電極の少なくとも１つの走査電極に前記第５電圧が印加される第２期間とが，一部重なることを特徴とするプラズマ表示装置。
2. 前記第１期間と前記第２期間とは，互いに同一時間間隔であることを特徴とする請求項１に記載のプラズマ表示装置。
3. 前記第１期間は，前記第２期間より長いことを特徴とする請求項１に記載のプラズマ表示装置。
4. 前記第２電圧と前記第５電圧とは互いに同一電圧レベルであり，前記第３電圧と前記第６電圧とは互いに同一電圧レベルであることを特徴とする請求項１〜３のいずれかに記載のプラズマ表示装置。
5. 前記第１グループ及び前記第２グループの走査電極は，各々偶数番目の走査電極及び奇数番目の走査電極を有することを特徴とする請求項１〜４のいずれかに記載のプラズマ表示装置。
6. 前記第１及び第２グループは，各々少なくとも複数の隣接した走査電極−維持電極対を有する電極群であることを特徴とする請求項１〜４のいずれかに記載のプラズマ表示装置。
7. リセット期間，アドレス期間，及び維持期間を有する駆動期間で放電セルを点灯させるプラズマ表示装置において；
   複数の走査電極及び維持電極を有し，前記複数の走査電極を，複数の隣接した走査電極−維持電極対を有する電極群である第１グループ及び第２グループを含む複数のグループに分割して駆動するプラズマ表示パネルと，
   前記複数の走査電極の中の第１グループの走査電極に各々連結される第１グループの選択回路と，
   前記複数の走査電極の中の第２グループの走査電極に各々連結される第２グループの選択回路と，
   点灯される放電セルに壁電荷の蓄積を行う前記アドレス期間に，前記第１グループの選択回路を通して，前記第１グループの走査電極の点灯される前記放電セルの走査電極に１番目の電圧を印加した後，前記１番目の電圧より高い２番目の電圧を印加する第１駆動回路と，
   前記アドレス期間に，前記第２グループの選択回路を通して，前記第２グループの走査電極の点灯される前記放電セルの走査電極に前記１番目の電圧を印加した後，前記２番目の電圧を印加する第２駆動回路と，
   を備え，
   前記第１グループの走査電極の点灯される放電セルの走査電極に前記２番目の電圧が印加される期間と，前記第２グループの走査電極の点灯される放電セルの走査電極に前記１番目の電圧が印加される期間とが，少なくとも一部重なり，
   前記１番目の電圧は，点灯される放電セルのアドレス電極に印加されるアドレス電圧と協働して放電を起こす電圧であり，
   前記２番目の電圧は，前記アドレス電圧が前記アドレス電極に印加されても放電を起こさない電圧であり，
   前記第１グループ及び前記第２グループの各々の選択回路は，
   前記第１グループ及び前記第２グループの走査電極と，前記１番目の電圧及び前記２番目の電圧を供給する１番目の電源及び２番目の電源との間の接続点との間に電気的に連結される１番目のスイッチング素子と，
   前記第１グループ及び前記第２グループの走査電極と，３番目の電圧を供給する３番目の電源の間に電気的に連結される２番目のスイッチング素子と，
   を備え，
   前記第１駆動回路は，
   前記第１グループの選択回路の前記１番目のスイッチング素子と前記１番目の電源の間に電気的に連結される３番目のスイッチング素子と，
   前記第１グループの選択回路の前記１番目のスイッチング素子と前記２番目の電源の間に電気的に連結される４番目のスイッチング素子と，
   を有し，
   前記第２駆動回路は，
   前記第２グループの選択回路の前記１番目のスイッチング素子と前記１番目の電源の間に電気的に連結される５番目のスイッチング素子と，
   前記第２グループの選択回路の前記１番目のスイッチング素子と前記２番目の電源の間に電気的に連結される６番目のスイッチング素子と，
   を有し，
   前記第１グループ及び前記第２グループの走査電極の非選択時には，前記２番目のスイッチング素子が導通して前記走査電極に前記３番目の電圧を供給し，
   前記第１グループの走査電極の選択時には，前記第１グループの選択回路の前記１番目のスイッチング素子が導通し，前記３番目のスイッチング素子及び前記４番目のスイッチング素子が交互に導通して前記第１グループの走査電極に，前記１番目の電圧を供給後に前記２番目の電圧を供給するように，前記１番目の電圧及び２番目の電圧が交互に伝えられ，
   前記第２グループの走査電極の選択時には，前記第２グループの選択回路の前記１番目のスイッチング素子が導通し，前記５番目のスイッチング素子及び前記６番目のスイッチング素子が交互に導通して前記第２グループの走査電極に，前記１番目の電圧を供給後に前記２番目の電圧を供給するように，前記１番目の電圧及び２番目の電圧が交互に印加され，
   前記第１グループの走査電極の選択時に，前記４番目のスイッチング素子がオンされる第１期間と，前記第２グループの走査電極の選択時に前記５番目のスイッチング素子がオンされる第２期間とが，少なくとも一部重なることを特徴とするプラズマ表示装置。
8. 前記第１期間と第２期間とは，互いに同一時間間隔であることを特徴とする請求項７に記載のプラズマ表示装置。
9. 前記第１期間は，前記第２期間より長いことを特徴とする請求項７に記載のプラズマ表示装置。

Images