JP4127581B2

JP4127581B2 - Spread spectrum wireless communication device

Info

Publication number: JP4127581B2
Application number: JP05267199A
Authority: JP
Inventors: 成利斉藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1999-03-01
Filing date: 1999-03-01
Publication date: 2008-07-30
Anticipated expiration: 2019-03-01
Also published as: JP2000253454A

Description

【０００１】
【発明の属する技術分野】
この発明は、例えば自動車・携帯電話システムや無線ＬＡＮなどの無線通信システムに関わり、特にスペクトラム拡散信号を利用するＣＤＭＡ（Code Division Multiple Access）方式の無線通信システムで用いられるスペクトラム拡散無線通信装置に関する。
【０００２】
【従来の技術】
周知のように、スペクトラム拡散を使用したＣＤＭＡ方式の移動通信システムでは、基地局と移動局との間で行われる通信毎に、長い周期の拡散符号を割り当てて通話が行われる。
【０００３】
また、ＣＤＭＡ方式では、受信信号を復調するために、この拡散符号の位相同期を行う必要がある。ＩＭＴ２０００システムの携帯電話システムでは、上り信号の生成に用いる、長い周期の拡散符号(以下、上りスクランブルコードと称す)を、基地局からの無線信号ＢＣＨを通じて報知されるフレーム番号に対応した位相に設定する必要がある。
【０００４】
このＢＣＨのフレーム番号は０から３６８６３まであり、このフレーム番号に対応した上りスクランブルコードを設定する。但し、スクランブルコードの符号レートは、４．０９６ＭＣＰＳであるため、フレームが１０ｍｓｅｃであると、スクランブルコード位相は０から３６８６４×４０９６０−１までとなる。
【０００５】
具体的に、従来の技術における、上り位相の設定法について説明すると、例えば基地局無線信号ＢＣＨからフレーム番号１００８を受信した場合には、一番簡単な設定方法としては、フレーム番号０のタイミングが来るまで待って上りスクランブルコードの生成を開始する方法である。
【０００６】
この場合、フレーム番号１００８を現在受けているので、残り３５８５６（＝３６８６４−１００８）フレーム、すなわち３５８．６秒(約６分)待ってから、上りスクランプリングコードを生成することにより位相をあわせることができる。しかし、現実には、携帯電話を利用するに当たり、上り位相をあわせるために６分待つことは許されない。
【０００７】
そこで別の方法としては、端末側で位相を進ませる符号の行列式を用意し、ＭＰＵもしくはＤＳＰ等で演算して位相合わせを行う方法がある。
以下、従来の演算による位相合わせについて説明する。なお、ここではＩＭＴ２０００のＷ−ＣＤＭＡシステムにおける電源立ち上げ時に、上りスクランブル符号の位相を合わせる場合を例に説明する。
【０００８】
まず、図１０に示すように、基地局から報知チャネルＢＣＨの無線信号を通じて移動局へフレーム番号１００１が通知され、これに対して、移動局ではこのフレーム番号１００１に対応する上りスクランブル位相をなるべく早く生成することが必要である。
【０００９】
前述したように、フレーム番号ＳＦＮは０から３６８６３まであり、スクランブルコードの符号レートが４．０９６ＭＣＰＳ、フレームが１０ｍｓｅｃであると、スクランブルコードの位相は、０から３６８６４×４０９６０−１まであることになる。
【００１０】
ここで、仮に、移動局のＲＯＭ容量削減のために、フレーム番号ＳＦＮの細かさで上りスクランブルコード位相を合わせるのでなく、５１２フレーム（７２０ｍｓｅｃ）の目の細かさで合わすものとする。すなわち、図１１に示すように、スクランブルコード位相、０から３６８６３までを、フレームをＮ（０から５１１）の粗さで表すものとする。
【００１１】
すると、例えば受信したＢＣＨフレーム番号ＳＦＮが１００１であった場合には、Ｎ＝１４の位置（ＳＦＮ＝７２×１４＝１００８）の位置で位相を合わせるようにすればよいことになる。
【００１２】
図１２は、従来より用いられる、上りのスクランブルコード発生器で、それぞれ生成多項式で表される２つの線形符号発生器（ＬＦＳＲ：ＬｅｎｅａｒＦｅｅｄｂａｃｋＳｈｉｆｔＲｅｇｉｓｔｅｒ）の出力をＥＸＯＲ回路で合わせることによりＧｏｌｄ符号を生成する。
【００１３】
なお、ここで、説明を分かりやすくするために４ビットのＧＯＬＤ符号を生成する場合を例に説明する。そして、ここでは、２つの線形符号発生器が、生成多項式を決めるパラメータｇ０〜ｇ３の設定が異なるのみで同様の構成よりなり、相関特性を除いては、周期の長さなど、ほとんど同様の特性を持つことが知られていることより、図１３を参照して一つの線形符号発生器について説明する。
【００１４】
図１３は、その構成を示すもので、シフトレジスタＲ０〜Ｒ３と、各シフトレジスタの出力とパラメータｇ０〜ｇ３との論理和をそれぞれ取るＡＮＤ回路（ＡＮＤ）Ａ１０〜Ａ１３と、これらのＡＮＤ回路出力の排他的論理和を取るＥＸＯＲ回路（ＸＯＲ）Ｅ１とを備え、４ビットの線形符号を生成する。
【００１５】
図１３の線形符号発生器において１クロック進めた場合、その出力が下式（１）で表される。
【００１６】
【数１】

【００１７】
従来では、この行列式Ｇをメモリに格納しておき、下式（２）に示す演算式により、進ませたい位相に応じた回数だけ繰り返し計算を行う方法がとられていた。
【００１８】
【数２】

【００１９】
このため例えば、前述のＳＦＮ＝１００８（Ｎ＝１４）の位相に進めたい場合には、上記行列式ＧをＤＳＰもしくはＭＰＵで１４回乗算（ｄ＝１４）してＧの１４乗をもとめ、それに（Ｘ３，Ｘ２，Ｘ１，Ｘ０）を掛けて位相を進ませることが行われていた。
【００２０】
この場合、実際の符号は、図１２に示すような４１ビットシフトレジスタを２つ組み合わせたＧｏｌｄ符号のため記憶する配列のメモリ量は膨大であり、それを繰返し乗算する計算量も大きく携帯電話に組込むのには実際的でないという問題があった。
【００２１】
以上のように、この方式では、行列式Ｇを記憶するためのＲＯＭが大きいばかりか、実際に端末上のＤＳＰ等で処理演算を行うには計算量が大きいため、消費電流が大きくなるという問題があり、やはり実際的でないという問題点があった。
【００２２】
【発明が解決しようとする課題】
従来のスペクトラム拡散無線通信装置では、拡散符号の位相を合わせるのに、多くの時間や大きな容量のＲＯＭを必要としたり、多くの演算によりバッテリを浪費するという問題があった。
【００２３】
この発明は上記の問題を解決すべくなされたもので、拡散符号の位相を少ない演算量で短時間に合わせ、バッテリ消費を軽減することが可能なスペクトラム拡散無線通信装置を提供することを目的とする。
【００２４】
【課題を解決するための手段】
上記の目的を達成するために、この発明は、まず、スペクトラム拡散方式の無線通信を行うスペクトラム拡散無線通信装置において、所定の符号生成多項式に基づいて構成されるシフトレジスタ上で、ステート値を循環させることにより拡散符号の生成を行う符号生成手段と、通信相手局より指定されるフレーム番号に応じたマスクデータと、シフトレジスタ上で循環されるステート値との論理積をそれぞれとり、そしてこれらの論理演算結果の排他的論理和をとることにより、ステート値を求めるマスク処理手段とを具備して構成する。
【００２５】
すなわち、上記構成のスペクトラム拡散無線通信装置では、通信相手局より指定されるフレーム番号に応じたマスクデータと、シフトレジスタ上のステート値との論理積をそれぞれとり、そしてこれらの論理演算結果の排他的論理和をとることにより、拡散符号の生成を行う。
【００２６】
これにより、上記構成のスペクトラム拡散無線通信装置は、通信相手局より指定されるフレーム番号に応じたマスクデータを予め記憶しておき、簡易な論理演算により所望の位相の拡散符号の生成を行うことができるので、少ない演算量で短時間に合わせ、バッテリ消費を軽減することができる。
【００２７】
そしてさらに、この発明では、マスク処理手段にて生成した拡散符号を符号生成手段のシフトレジスタにステート値として入力して、このステート値を循環させるとともに、マスク手段に新たにマスクデータを設定し、符号生成手段のステート値を用いて拡散符号の生成を行わせる操作を繰り返す再帰制御手段を具備することを特徴とする。
【００２８】
すなわち、上記構成のスペクトラム拡散無線通信装置では、再帰制御手段により、マスク処理手段にて、符号生成手段のステート値に対して、マスクデータを用いて位相を制御する操作を繰り返し行うようにしている。
【００２９】
したがって、この発明によれば、所望とする位相毎にマスクデータを記憶しておかなくても、マスクデータの組み合わせにより、所望の位相の拡散符号を生成することができるので、マスクデータを記憶する媒体の容量の軽減を行うことが可能なスペクトラム拡散無線通信装置を提供することができる。
【００３０】
さらに、この発明では、符号生成手段にて生成される拡散符号のうち、通信に用いられない部分の位相を検出する未使用位相検出手段を備え、マスク処理手段が、未使用位相検出手段の検出結果に応じた所定のマスクデータと前記シフトレジスタ上のステート値との論理和をそれぞれとり、そしてこれらの論理演算結果の排他的論理和をとることにより、通信に用いられない部分の位相から通信に用いられる部分の位相まで、位相を進めた拡散符号を生成することを特徴とする。
【００３１】
上記構成のスペクトラム拡散無線通信装置では、マスク処理手段により、拡散符号の位相を、通信に用いられない部分の位相から通信に用いられる部分の位相に進めるようにしている。
【００３２】
したがって、この発明によれば、例えばＩＭＴ２０００システムのように、スリープ状態の長いシステムであっても、所望の位相の拡散符号を生成することができる。
【００３３】
【発明の実施の形態】
以下、図面を参照して、この発明の一実施形態について説明する。
この発明に係わるスペクトラム拡散無線通信装置では、上記線形符号発生器を２つ用いてそれぞれ線形符号を生成し、両者のＥＸＯＲを取ることによりＧＯＬＤ符号を生成する。
【００３４】
なお、ここでは、説明を簡明にするため、前述の従来技術の説明と同様に、４ビットのＧＯＬＤ符号を生成する場合を例に説明する。また、ここでは、２つの線形符号発生器が、生成多項式を決めるパラメータｇ０〜ｇ３の設定が異なるのみで同様の構成よりなり、相関特性を除いては、周期の長さなど、ほとんど同様の特性を持つことが知られていることより、図１に示すように、一つの線形符号発生器について説明する。但し、図１において、従来の線形符号発生器の構成を示す図１３と同一部分には同一符号を付して示し、ここでは異なる部分を中心に述べる。
【００３５】
図１に示す線形符号発生器は、図１３に示した線形符号発生器と同様に、シフトレジスタＲ３〜Ｒ０、ＡＮＤ回路Ａ１３〜Ａ１０、ＥＸＯＲ回路Ｅ１を備えるとともに、上記各シフトレジスタＲ３〜Ｒ０の出力と後述のマスクＭ３〜Ｍ０との論理積をそれぞれ取るＡＮＤ回路（ＡＮＤ）Ａ２３〜Ａ２０と、これらのＡＮＤ回路出力の排他的論理和を取るＥＸＯＲ回路（ＸＯＲ）Ｅ２と、このＥＸＯＲ回路Ｅ２の出力が順次入力されるシフトレジスタｒ３〜ｒ０を備え、４ビットの線形符号を生成する。
【００３６】
次に、上記構成の線形符号発生器の動作を以下に説明する。
なお、ここでは、図１１に示したように、フレーム０から３６８６３までを、５１２フレーム（７２０ｍｓｅｃ毎）で分割するものとし、受信したＢＣＨフレーム番号ＳＦＮが１００１であったことより、Ｎ＝１４の位置（ＳＦＮ＝７２×１４＝１００８）に位相を合わせる場合について説明することにする。
【００３７】
ところで、例えば、Ｎ＝１４の位置に位相を合わせるには、Ｇのｄ（＝１４）乗算で表される進み位相を予め計算してメモリに格納しておき、下式（３）にしたがってマスク（Ｍ３，Ｍ２，Ｍ１，Ｍ０）を求めておく。
【００３８】
ところで、従来技術では、前述したように、位相をｄフレーム分だけ進めるには、Ｇをｄ回乗算したものを、シフトレジスタＲ３〜Ｒ０の格納値（Ｘ３，Ｘ２，Ｘ１，Ｘ０）に掛けることにより、位相を進ませることができる。
そこで、予め下式（３）にしたがって、ｄ（０〜５１１）毎に、マスク（Ｍ３，Ｍ２，Ｍ１，Ｍ０）を求めておく。
【００３９】
【数３】

【００４０】
そして、ＡＮＤ回路Ａ２０〜Ａ２３にて、上記マスク値（Ｍ３，Ｍ２，Ｍ１，Ｍ０）と初期ステート値（Ｘ３，Ｘ２，Ｘ１，Ｘ０）＝（０，０，０，１）の論理積をそれぞれ取り、これらのＡＮＤ回路出力の排他的論理和をＥＸＯＲ回路Ｅ２にて取り、シフトレジスタｒ３に順次入力する。すると、シフトレジスタｒ３〜ｒ０の格納値Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０′が所望の位相のステート値となる。
【００４１】
このように、予め上式（３）にしたがって、進ませたい位相ｄ毎のマスク値を求めてメモリに格納しておけば、位相を進ませたい時点での配列計算をなくすことができるので、従来の方法のようにＧの乗算を繰り返す場合に比べて演算量を格段に減らせるので優れている。
【００４２】
しかし、所望の位相まで進めるマスク値をすべて（５１２通り）メモリに格納することは、ＩＭＴ２０００システムの４１段シフトレジスタのＧｏｌｄ符号器ではメモリ量がかなり大きい。
【００４３】
このため、本発明では、さらに限られたマスク値のみを予めＲＯＭに記憶しておく。この限られたマスク値とは、Ｇの８乗から０乗までの９通りについて、上式（３）にしたがって予め計算した９組のマスク値である。
【００４４】
これらの各マスク値は、図２に示すように、それぞれ２５６位相、１２８位相、６４位相、３２位相、１６位相、８位相、４位相、２位相、１位相をそれぞれ進めるものである。
そして、本発明では、これらのマスク値を順次、リカーシブル（再帰的）に適用して位相を進ませて、所望の位相の線形符号を生成するものである。
【００４５】
図３は、図１に示した線形符号発生器の動作制御を説明するためのフローチャートで、この処理はスペクトラム拡散無線通信装置のＤＳＰもしくはＭＰＵにて実行される。
【００４６】
まずステップ３ａでは、所望のフレームＮをバイナリ表現に変換し、ステップ３ｂに移行する。
ステップ３ｂでは、カウンタ値ｊの初期値として「８」を設定するとともに、シフトレジスタＲ３，Ｒ２，Ｒ１，Ｒ０の初期のステート値として（Ｘ３，Ｘ２，Ｘ１，Ｘ０）＝（０，０，０，１）を設定する。
なお、ここで、バイナリ表現された所望フレームの各ビット値ｎjを、ＭＳＢ側より、ｎ8，ｎ7，ｎ6，…，ｎ0とする。
【００４７】
次に、ステップ３ｃでは、カウンタ値ｊが「−１」であるか否か判定する。ここで、カウンタ値ｊが「−１」である場合には、ステップ３ｊに移行し、一方、カウンタ値ｊが「−１」でない場合には、ステップ３ｄに移行する。
【００４８】
ステップ３ｄでは、ビット値ｎjが「１」であるか否か判定する。ここで、ビット値ｎjが「１」である場合には、ステップ３ｅに移行し、一方、ビット値ｎjが「１」でない、すなわち「０」の場合には、ステップ３ｉに移行する。
【００４９】
ステップ３ｅでは、ＲＯＭから２^jだけ位相を進めるマスク値を読み出し、続いてステップ３ｆにて上記読み出したマスク値の各ビットを、Ｍ０，Ｍ１，Ｍ２，Ｍ３として対応するＡＮＤ回路Ａ２０〜Ａ２３に入力する。
【００５０】
次に、ステップ３ｇでは、シフトレジスタＲ０〜Ｒ３を４クロックだけ走らせ、これによって得られるＥＸＯＲ回路Ｅ２の出力をシフトレジスタｒ０〜ｒ３に格納し、ステップ３ｈに移行する。
【００５１】
ステップ３ｈでは、シフトレジスタｒ３〜ｒ０の格納値Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０′を、それぞれ対応するシフトレジスタＲ３〜Ｒ０に、ステート値として設定し、ステップ３ｉに移行する。
ステップ３ｉでは、カウンタ値ｊを１だけ減じ、ステップ３ｃに移行する。
ステップ３ｊでは、シフトレジスタｒ３〜ｒ０の格納値Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０′を、初期のステート値として採用し、当該処理を終了する。
【００５２】
すなわち、図４に示すように、上記処理では、バイナリ表現された所望フレームのビット値ｎjのうち「１」であるものを検出（ステップ３ｄ）し、検出されたビット値ｎjに対応する、Ｇのｊ乗に基づいて求められたマスク値をＲＯＭより読み出し（ステップ３ｅ）、これをシフトレジスタＲ３〜Ｒ０の格納値に乗算（ステップ３ｇ）する。そして、この乗算結果（シフトレジスタｒ３〜ｒ０の格納値）をシフトレジスタＲ３〜Ｒ０に格納して（ステップ３ｈ）し、上記操作を上記ビット値ｎjが「１」であるもの、すべてについて、リカーシブルに行うようにしたものである。したがって、Ｇｏｌｄ符号の生成は、図５に示すようにして行われる。
【００５３】
ここで、上述の処理により、Ｎ＝１４の位相の線形符号を生成する場合を例に説明する。
この場合、ステップ３ａにて、Ｎ＝１４のバイナリ表現は、図６に示すように、「１１１０」となる。したがって、所望フレームの各ビット値ｎjは、ｎ8〜ｎ4，ｎ0が「０」で、残るｎ3〜ｎ1が「１」であることより、ステップ３ｄ〜ステップ３ｈの処理は、ｎ3〜ｎ1についてのみ行われることになる。
すなわち、Ｎ＝１４の場合、８位相、４位相、２位相を順に進めるため、これに対応するマスク値が、上記ステップ３ｄ〜ステップ３ｈの処理で順次適用される。
【００５４】
つまり、はじめにシフトレジスタＲ３〜Ｒ０の（Ｘ３，Ｘ２，Ｘ１，Ｘ０）に初期ステート値として（０，０，０，１）がセットされ（ステップ３ｂ）、マスク（Ｍ３，Ｍ２，Ｍ１，Ｍ０）に８位相進ませるマスクがセットされる（ステップ３ｆ）。
【００５５】
この状態でシフトレジスタＲ３〜Ｒ０のクロックを４つ進ませることにより、シフトレジスタｒ３〜ｒ０の格納値（Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０）に８位相進んだものが格納される（ステップ３ｇ）。
【００５６】
次に、この格納値（Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０）に格納された位相を、上記格納値（Ｘ３，Ｘ２，Ｘ１，Ｘ０）にステート値として設定し（ステップ３ｈ）、マスクに４位相進ませるマスクをセット（ステップ３ｆ）して、同様にクロックを進ませて、格納値（Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０）を求める（ステップ３ｇ）。
【００５７】
同様にして、最後に、この格納値（Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０）に格納された位相を、再び（Ｘ３，Ｘ２，Ｘ１，Ｘ０）にステート値として設定し（ステップ３ｈ）、今度はマスクに２位相進ませるマスクをセット（ステップ３ｆ）して、同様に４クロックを進ませて、位相値（Ｘ３′，Ｘ２′，Ｘ１′，Ｘ０）を求める（ステップ３ｇ）。
以上のように、８位相、４位相、２位相進ませるマスク値を順次あてはめて計算して行くことにより、合わせてＮ＝１４に対応した位相進みのものが求まる。すなわち、上記構成の線形符号発生器では、予め２^j（ｊは、０から８までの整数）だけ位相を進ませるマスク値をそれぞれ求めてＲＯＭに記録しておき、これらのマスク値のうち、バイナリ表現された所望位相に対応するマスク値を、リカーシブルに、シフトレジスタの格納値に乗算して、所望の位相の線形符号を生成するようにしている。
【００５８】
例えば５１２（＝２⁹）種の位相の線形符号を生成する場合には、９個のマスク値をリカーシブルに用いればよいことになる。このため、１回のマスク値適用で所望の位相を得る場合（この場合、全５１２種必要）と比較すると、線形符号が４１ビットからなる場合、図７に示すように、必要なＲＯＭ容量が約１／５７で済むことになる。
【００５９】
したがって、上記構成の線形符号発生器を用いたスペクトラム拡散無線通信装置によれば、予め求めておいた、異なる位相に進ませる複数のマスク値を用いて所望の位相の線形符号を生成するので、演算量が少なく短時間で所望の位相の線形符号を生成でき、バッテリ消費を軽減することができる。また、複数のマスク値をリカーシブルに用いるようにしているので、所望の位相毎のマスク値をＲＯＭに記憶しておく場合に比べ、マスク値の情報量が少なくＲＯＭ容量を小さくできる。
【００６０】
尚、この発明は上記実施の形態に限定されるものではない。例えば、前述の図１に示した線形符号発生器では、説明の簡単のために、シフトレジスタＲ３〜Ｒ０，ｒ３〜ｒ０およびマスク値を、それぞれ４個よりなるものとしたが、ＩＭＴ２０００システムでは、それぞれ４１個からなる。
【００６１】
また、この発明は、待受け時間の長いシステムにも適用できる。図８は、待受け時のスリープモードを説明した図である。
【００６２】
ＩＭＴ２０００システムでは、７２０ｍｓｅｃ×Ｎ（フレーム数）の周期でＰＣＨ（ページング・チャネル）にて待受けが行われる。例えばＮ＝２の場合では、図８の起き上がっているときに、初期ステートＳ１に２位相進ませるマスクを適用して次のステートＳ１′を計算しておき、再び起き上がったときに、またそのステートＳ１′にマスクを適用する操作を繰り返して、次のステートを求める。
【００６３】
このフローを図９に示す。なお、以下の説明では、線形符号発生器が図１に示したものと基本的な構成は同じであるが、４１ビットの線形符号を生成することより、４１個のシフトレジスタＲ４０〜Ｒ０を備え、上記各シフトレジスタＲ４０〜Ｒ０の出力とマスクＭ４０〜Ｍ０との論理積をそれぞれ取るＡＮＤ回路Ａ２４０〜Ａ２００と、これらのＡＮＤ回路出力の排他的論理和を取るＥＸＯＲ回路（ＸＯＲ）Ｅ２と、このＥＸＯＲ回路Ｅ２の出力が順次入力されるシフトレジスタｒ４０〜ｒ０を備えた構成となっている。
【００６４】
まず、ステップ９ａでは、シフトレジスタＲ４０〜Ｒ０に初期ステート値を設定するとともに、この初期ステートの位相を示す位相カウンタ値ＰＣを設定する。
次にステップ９ｂでは、予め設定され、スリープ状態からの起き上がり周期を示す位相遅れＰＤ（図８では、７２０ｍｓｅｃ×Ｎ）と、上記位相カウンタ値ＰＣとの和が、スリープモードのカウント打ち切り位相（ＩＭＴ２０００システムでは、１５０９９４９４３９）よりも大きいか否か判定する。
ここで、スリープモードのカウント打ち切り位相よりも大きくない場合には、ステップ９ｃに移行し、一方、大きい場合には、ステップ９ｄに移行する。
【００６５】
ステップ９ｃでは、上記位相遅れＰＤに対応するマスク値をＲＯＭより読み出してマスクとして設定し、ステップ９ｅに移行する。
一方、ステップ９ｄでは、上記位相遅れＰＤに、スクランブル符号周期から上記カウント打ち切り位相を引いた値αを加えた量に対応するマスク値をＲＯＭより読み出してマスクとして設定し、ステップ９ｅに移行する。
【００６６】
ステップ９ｅでは、シフトレジスタＲ４０〜Ｒ０を４１クロックだけ走らせ、これによって得られるＥＸＯＲ回路Ｅ２の出力をシフトレジスタｒ４０〜ｒ３に格納し、ステップ９ｆに移行する。
ステップ９ｆでは、シフトレジスタｒ４０〜ｒ３の格納値を、スリープ状態からの次回の起き上り時の初期ステート値とし、当該処理を終了する。
【００６７】
上述の処理では、上りスクランブル符号の周期（ＩＭＴ２０００システムでは、２⁴¹−１）を考慮し、適用マスクに＋αを考慮していることに特徴がある。なお、上りスクランブル符号は、４１個のシフトレジスタのＧｏｌｄ符号である。
【００６８】
ところがシステム上、便利なように位相は、（０〜３６８６４）×４０９６０−１までが使用されるため、使われていない部分が存在することになる。そこで本発明では使われている位相の範囲を超えてマスクを適用する必要があるか否かをステップ９ｂにて判断し、必要があればステップ９ｄのようにαを考慮して位相を調整するようにしている。
【００６９】
したがって、このような構成の線形符号発生器を用いてＧｏｌｄ符号を生成すれば、スリープ状態が長い符号器でも、所望のタイミングで動作することが可能となる。
【００７０】
その他、この発明の要旨を逸脱しない範囲で種々の変形を施しても同様に実施可能であることはいうまでもない。
【００７１】
【発明の効果】
以上述べたように、この発明では、通信相手局より指定されるフレーム番号に応じたマスクデータと、シフトレジスタ上のステート値との論理積をそれぞれとり、そしてこれらの論理演算結果の排他的論理和をとることにより、拡散符号の生成を行う。
【００７２】
これによれば、通信相手局より指定されるフレーム番号に応じたマスクデータを予め記憶しておき、簡易な論理演算により所望の位相の拡散符号の生成を行うことができるので、少ない演算量で短時間に合わせ、バッテリ消費を軽減することができる。
【００７３】
そしてさらに、この発明では、マスク処理手段にて、符号生成手段のステート値に対して、マスクデータを用いて位相を制御する操作を繰り返し行うようにしている。
したがって、この発明によれば、所望とする位相毎にマスクデータを記憶しておかなくても、マスクデータの組み合わせにより、所望の位相の拡散符号を生成することができるので、マスクデータを記憶する媒体の容量の軽減を行うことが可能なスペクトラム拡散無線通信装置を提供できる。
【００７４】
さらに、この発明では、マスク処理手段により拡散符号の位相を、通信に用いられない部分の位相から通信に用いられる部分の位相に進めるようにしている。したがって、この発明によれば、例えばＩＭＴ２０００システムのように、スリープ状態の長いシステムであっても、所望の位相の拡散符号を生成することができる。
【図面の簡単な説明】
【図１】この発明に係わるスペクトラム拡散無線通信装置の線形符号発生器の構成を示す回路ブロック図。
【図２】所望の位相をバイナリ表現と、進ませる位相との関係を示す図。
【図３】図１に示した線形符号発生器の動作制御を説明するためのフローチャート。
【図４】図５に示した動作制御における演算処理を説明するための図。
【図５】この発明に係わるスペクトラム拡散無線通信装置における、Ｇｏｌｄ符号の生成フローを説明するための図。
【図６】所望の位相をバイナリ表現し、進ませる位相との関係を示す図。
【図７】１回のマスク値適用で所望の位相を得る場合と、９個のマスク値をリカーシブルに用いる場合とで、必要とされるＲＯＭの容量を比較した図。
【図８】ＩＭＴ２０００システムの待受け時のスリープモードを説明した図。
【図９】本発明を長いスリープモードを有するシステムに適用した場合の処理を示すフローチャート。
【図１０】基地局から報知チャネルＢＣＨの無線信号を通じて移動局へ通知されるフレーム番号を説明するための図。
【図１１】スクランブルコード位相をフレーム単位で分割することを説明するための図。
【図１２】Ｇｏｌｄ符号を生成するスクランブルコード発生器の構成を示す図。
【図１３】従来のスペクトラム拡散無線通信装置の線形符号発生器の構成を示す回路ブロック図。
【符号の説明】
Ａ１０〜Ａ１３，Ａ２０〜Ａ２３…ＡＮＤ回路
Ｅ１，Ｅ２…ＥＸＯＲ回路
Ｒ０，Ｒ１，Ｒ２，Ｒ３，ｒ０，ｒ１，ｒ２，ｒ３…シフトレジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a wireless communication system such as an automobile / mobile phone system or a wireless LAN, and more particularly to a spread spectrum wireless communication apparatus used in a CDMA (Code Division Multiple Access) wireless communication system using a spread spectrum signal.
[0002]
[Prior art]
As is well known, in a CDMA mobile communication system using spread spectrum, a call is performed by assigning a long period spread code for each communication performed between a base station and a mobile station.
[0003]
In the CDMA system, it is necessary to perform phase synchronization of the spreading code in order to demodulate the received signal. In the mobile phone system of the IMT2000 system, a long-period spread code (hereinafter referred to as an uplink scramble code) used for uplink signal generation is set to a phase corresponding to a frame number broadcast through the radio signal BCH from the base station. There is a need to.
[0004]
The frame number of this BCH is from 0 to 36863, and an uplink scramble code corresponding to this frame number is set. However, since the code rate of the scramble code is 4.096 MCPS, when the frame is 10 msec, the scramble code phase is from 0 to 36864 × 40960-1.
[0005]
Specifically, the uplink phase setting method in the prior art will be described. For example, when the frame number 1008 is received from the base station radio signal BCH, the simplest setting method is the timing of the frame number 0. In this method, the generation of the uplink scramble code is started after waiting for the arrival.
[0006]
In this case, since the frame number 1008 is currently received, the remaining 35856 (= 36864-1008) frames, that is, 358.6 seconds (about 6 minutes) are waited, and then the phase is adjusted by generating the upstream scrambling code. Can do. However, in reality, when using a mobile phone, it is not allowed to wait 6 minutes to adjust the upstream phase.
[0007]
Therefore, as another method, there is a method in which a determinant of a code for advancing the phase is prepared on the terminal side, and phase matching is performed by calculation using an MPU or DSP.
Hereinafter, phase alignment by conventional calculation will be described. Here, an example will be described in which the phase of the uplink scramble code is matched when the power is turned on in the IMT2000 W-CDMA system.
[0008]
First, as shown in FIG. 10, the frame number 1001 is notified from the base station to the mobile station through the radio signal of the broadcast channel BCH. On the other hand, the mobile station sets the uplink scramble phase corresponding to the frame number 1001 as soon as possible. It is necessary to generate.
[0009]
As described above, when the frame number SFN is 0 to 36863, the code rate of the scramble code is 4.096 MCPS, and the frame is 10 msec, the phase of the scramble code is from 0 to 36864 × 40960-1. .
[0010]
Here, to reduce the ROM capacity of the mobile station, it is assumed that the uplink scramble code phase is not matched with the fineness of the frame number SFN, but the fineness of 512 frames (720 msec). That is, as shown in FIG. 11, the scramble code phase, 0 to 36863, represents the frame with a roughness of N (0 to 511).
[0011]
Then, for example, if the received BCH frame number SFN is 1001, the phase may be adjusted at the position of N = 14 (SFN = 72 × 14 = 1008).
[0012]
FIG. 12 is a conventional uplink scramble code generator, which combines the outputs of two linear code generators (LFSRs) each represented by a generator polynomial with an EXOR circuit to match the Gold code. Generate.
[0013]
Here, in order to make the explanation easy to understand, a case where a 4-bit GOLD code is generated will be described as an example. Here, the two linear code generators have the same configuration except that the setting of parameters g0 to g3 for determining the generator polynomial is different, and almost the same characteristics such as the length of the period except for the correlation characteristics. Therefore, one linear code generator will be described with reference to FIG.
[0014]
FIG. 13 shows the configuration of the shift registers R0 to R3, AND circuits (AND) A10 to A13 that take the logical sum of the outputs of the shift registers and the parameters g0 to g3, and outputs of these AND circuits. And an EXOR circuit (XOR) E1 that takes the exclusive OR of the four-bit linear codes.
[0015]
When the linear code generator of FIG. 13 advances by one clock, the output is expressed by the following equation (1).
[0016]
[Expression 1]

[0017]
Conventionally, the determinant G is stored in a memory, and the calculation is repeated by the number of times corresponding to the phase to be advanced by the arithmetic expression shown in the following expression (2).
[0018]
[Expression 2]

[0019]
For this reason, for example, when it is desired to advance to the phase of SFN = 1008 (N = 14), the determinant G is multiplied by DSP or MPU 14 times (d = 14) to obtain the 14th power of G, The phase has been advanced by multiplying (X3, X2, X1, X0).
[0020]
In this case, since the actual code is a Gold code combining two 41-bit shift registers as shown in FIG. 12, the amount of memory of the array to be stored is enormous, and the amount of calculation for repeatedly multiplying it is large. There was a problem that it was not practical to incorporate.
[0021]
As described above, in this method, not only the ROM for storing the determinant G is large, but also the amount of calculation is large for actually performing the processing operation with the DSP or the like on the terminal, so that the current consumption increases. There was a problem that it was not practical.
[0022]
[Problems to be solved by the invention]
The conventional spread spectrum wireless communication apparatus has a problem that a large amount of time and a large capacity ROM are required to match the phase of the spread code, and a battery is wasted due to many calculations.
[0023]
The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a spread spectrum wireless communication apparatus capable of reducing the battery consumption by adjusting the phase of the spread code in a short time with a small calculation amount. To do.
[0024]
[Means for Solving the Problems]
To achieve the above object, the present invention first circulates a state value on a shift register configured based on a predetermined code generation polynomial in a spread spectrum wireless communication apparatus that performs spread spectrum wireless communication. By taking the logical product of the code generation means for generating the spreading code, the mask data corresponding to the frame number specified by the communication partner station, and the state value circulated on the shift register, and A mask processing means for obtaining a state value by taking an exclusive OR of the logical operation results is provided.
[0025]
That is, in the spread spectrum wireless communication apparatus configured as described above, the logical product of the mask data corresponding to the frame number specified by the communication partner station and the state value on the shift register is obtained, and the result of these logical operations is excluded. A spreading code is generated by taking a logical OR.
[0026]
Thereby, the spread spectrum wireless communication apparatus having the above configuration stores mask data corresponding to the frame number designated by the communication partner station in advance, and generates a spread code having a desired phase by a simple logical operation. Therefore, battery consumption can be reduced with a small amount of computation and a short time.
[0027]
Further, in the present invention, the spreading code generated by the mask processing means is inputted as a state value to the shift register of the code generating means, and this state value is circulated, and mask data is newly set in the mask means, It is characterized by comprising recursive control means for repeating the operation of generating a spread code using the state value of the code generation means.
[0028]
That is, in the spread spectrum wireless communication apparatus configured as described above, the recursive control means repeatedly performs the operation of controlling the phase using the mask data for the state value of the code generation means in the mask processing means. .
[0029]
Therefore, according to the present invention, a mask code is stored because a spread code having a desired phase can be generated by a combination of mask data without storing mask data for each desired phase. A spread spectrum wireless communication apparatus capable of reducing the capacity of a medium can be provided.
[0030]
Furthermore, the present invention further comprises an unused phase detection means for detecting the phase of the portion of the spread code generated by the code generation means that is not used for communication, and the mask processing means detects the unused phase detection means Communication is performed from the phase of the portion not used for communication by taking the logical sum of the predetermined mask data according to the result and the state value on the shift register, and taking the exclusive OR of these logical operation results. A spreading code whose phase is advanced to the phase of the portion used in the above is generated.
[0031]
In the spread spectrum wireless communication apparatus configured as described above, the phase of the spread code is advanced from the phase of the portion not used for communication to the phase of the portion used for communication by the mask processing means.
[0032]
Therefore, according to the present invention, a spread code having a desired phase can be generated even in a system having a long sleep state such as an IMT2000 system.
[0033]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
In the spread spectrum radio communication apparatus according to the present invention, two linear code generators are used to generate linear codes, and a GOLD code is generated by taking the EXOR of both.
[0034]
Here, in order to simplify the description, a case where a 4-bit GOLD code is generated will be described as an example, as in the above description of the prior art. Also, here, the two linear code generators have the same configuration except that the setting of parameters g0 to g3 for determining the generator polynomial is different, and almost the same characteristics such as the length of the period except for the correlation characteristics. As shown in FIG. 1, one linear code generator will be described. However, in FIG. 1, the same parts as those in FIG. 13 showing the configuration of the conventional linear code generator are denoted by the same reference numerals, and different parts are mainly described here.
[0035]
Similar to the linear code generator shown in FIG. 13, the linear code generator shown in FIG. 1 includes shift registers R3 to R0, AND circuits A13 to A10, EXOR circuit E1, and each of the shift registers R3 to R0. AND circuits (AND) A23 to A20 that take the logical product of outputs and masks M3 to M0 described later, an EXOR circuit (XOR) E2 that takes an exclusive OR of these AND circuit outputs, and this EXOR circuit E2 Shift registers r3 to r0 to which outputs are sequentially input are provided to generate a 4-bit linear code.
[0036]
Next, the operation of the linear code generator configured as described above will be described below.
Here, as shown in FIG. 11, it is assumed that frames 0 to 36863 are divided into 512 frames (every 720 msec), and since the received BCH frame number SFN is 1001, N = 14 A case where the phase is adjusted to the position (SFN = 72 × 14 = 1008) will be described.
[0037]
By the way, for example, in order to adjust the phase to the position of N = 14, the advance phase represented by the multiplication of G by d (= 14) is calculated in advance and stored in the memory, and the mask is applied according to the following equation (3). (M3, M2, M1, M0) are obtained in advance.
[0038]
In the prior art, as described above, in order to advance the phase by d frames, G multiplied by d times is multiplied by the stored values (X3, X2, X1, X0) of the shift registers R3 to R0. Can advance the phase.
Therefore, a mask (M3, M2, M1, M0) is obtained in advance for each d (0 to 511) according to the following equation (3).
[0039]
[Equation 3]

[0040]
The AND circuits A20 to A23 respectively calculate the logical product of the mask value (M3, M2, M1, M0) and the initial state value (X3, X2, X1, X0) = (0, 0, 0, 1). The exclusive OR of these AND circuit outputs is taken by the EXOR circuit E2 and sequentially inputted to the shift register r3. Then, the stored values X3 ′, X2 ′, X1 ′, and X0 ′ of the shift registers r3 to r0 become the desired phase state values.
[0041]
In this way, if the mask value for each phase d to be advanced is obtained in advance according to the above equation (3) and stored in the memory, the array calculation at the time when the phase is to be advanced can be eliminated. Compared to the case where the multiplication of G is repeated as in the conventional method, the calculation amount can be greatly reduced, which is excellent.
[0042]
However, storing all mask values (512 ways) to advance to a desired phase in the memory is considerably large in the Gold encoder of the 41-stage shift register of the IMT2000 system.
[0043]
For this reason, in the present invention, only limited mask values are stored in advance in the ROM. The limited mask values are nine sets of mask values calculated in advance according to the above equation (3) for nine patterns from the 8th power to the 0th power of G.
[0044]
As shown in FIG. 2, these mask values advance 256 phases, 128 phases, 64 phases, 32 phases, 16 phases, 8 phases, 4 phases, 2 phases, and 1 phase, respectively.
In the present invention, these mask values are sequentially applied recursively (recursively) to advance the phase, thereby generating a linear code having a desired phase.
[0045]
FIG. 3 is a flowchart for explaining the operation control of the linear code generator shown in FIG. 1, and this processing is executed by the DSP or MPU of the spread spectrum wireless communication apparatus.
[0046]
First, in step 3a, the desired frame N is converted into a binary representation, and the process proceeds to step 3b.
In step 3b, “8” is set as the initial value of the counter value j, and (X3, X2, X1, X0) = (0, 0, 0) as the initial state values of the shift registers R3, R2, R1, and R0. , 1) is set.
Here, each bit value nj of the desired frame expressed in binary is assumed to be n8, n7, n6,..., N0 from the MSB side.
[0047]
Next, in step 3c, it is determined whether or not the counter value j is “−1”. Here, when the counter value j is “−1”, the process proceeds to Step 3 j, while when the counter value j is not “−1”, the process proceeds to Step 3 d.
[0048]
In step 3d, it is determined whether or not the bit value nj is "1". Here, if the bit value nj is “1”, the process proceeds to step 3e. On the other hand, if the bit value nj is not “1”, that is, “0”, the process proceeds to step 3i.
[0049]
In

step

3e, 2 from ROM ^j The mask value that advances the phase is read out, and then in step 3f, each bit of the read mask value is input to the corresponding AND circuits A20 to A23 as M0, M1, M2, and M3.
[0050]
Next, in step 3g, the shift registers R0 to R3 are run for 4 clocks, the output of the EXOR circuit E2 obtained thereby is stored in the shift registers r0 to r3, and the process proceeds to step 3h.
[0051]
In step 3h, the stored values X3 ', X2', X1 ', X0' of the shift registers r3 to r0 are set as state values in the corresponding shift registers R3 to R0, respectively, and the process proceeds to step 3i.
In step 3i, the counter value j is decremented by 1, and the process proceeds to step 3c.
In step 3j, the stored values X3 ', X2', X1 ', X0' of the shift registers r3 to r0 are adopted as initial state values, and the process is terminated.
[0052]
That is, as shown in FIG. 4, in the above processing, the bit value nj of the desired frame expressed in binary is detected as “1” (step 3d), and G corresponding to the detected bit value nj is detected. The mask value obtained based on the power of j is read from the ROM (step 3e), and the value stored in the shift registers R3 to R0 is multiplied (step 3g). Then, the multiplication result (stored values of the shift registers r3 to r0) is stored in the shift registers R3 to R0 (step 3h), and the above operation is recursible for all the bit values nj of “1”. This is what I did. Therefore, the Gold code is generated as shown in FIG.
[0053]
Here, a case where a linear code having a phase of N = 14 is generated by the above-described processing will be described as an example.
In this case, in step 3a, the binary representation of N = 14 is “1110” as shown in FIG. Therefore, each bit value nj of the desired frame is such that n8 to n4 and n0 are "0" and the remaining n3 to n1 are "1", so that the processing from step 3d to step 3h is performed only for n3 to n1. It will be.
That is, when N = 14, 8 phases, 4 phases, and 2 phases are advanced in order, and the corresponding mask values are sequentially applied in the processing of step 3d to step 3h.
[0054]
That is, first, (0, 0, 0, 1) is set as the initial state value in (X3, X2, X1, X0) of the shift registers R3 to R0 (step 3b), and the mask (M3, M2, M1, M0) A mask for advancing the phase by 8 is set (step 3f).
[0055]
In this state, the clocks of the shift registers R3 to R0 are advanced by four, and the stored values (X3 ', X2', X1 ', X0) of the shift registers r3 to r0 are stored with 8 phases advanced (step). 3g).
[0056]
Next, the phase stored in the stored values (X3 ′, X2 ′, X1 ′, X0) is set as the state value in the stored values (X3, X2, X1, X0) (step 3h), and the mask is used. A mask for advancing four phases is set (step 3f), and the clock is similarly advanced to obtain stored values (X3 ', X2', X1 ', X0) (step 3g).
[0057]
Similarly, finally, the phase stored in this stored value (X3 ′, X2 ′, X1 ′, X0) is set again as a state value in (X3, X2, X1, X0) (step 3h), Next, a mask for advancing two phases is set to the mask (step 3f), and four clocks are similarly advanced to obtain phase values (X3 ', X2', X1 ', X0) (step 3g).
As described above, by sequentially assigning and calculating the mask values for advancing by 8 phases, 4 phases, and 2 phases, a phase advance corresponding to N = 14 can be obtained. That is, in the linear code generator configured as described above, 2 ^j (J is an integer from 0 to 8) a mask value for advancing the phase is obtained and recorded in the ROM, and among these mask values, the mask value corresponding to the desired phase expressed in binary is recursively In addition, a linear code having a desired phase is generated by multiplying the stored value of the shift register.
[0058]
For example, 512 (= 2 ⁹ In the case of generating a linear code of a kind of phase, nine mask values may be used recursively. Therefore, in comparison with the case where a desired phase is obtained by applying a mask value once (in this case, all 512 types are required), when the linear code consists of 41 bits, as shown in FIG. It will be about 1/57.
[0059]
Therefore, according to the spread spectrum wireless communication apparatus using the linear code generator configured as described above, a linear code having a desired phase is generated using a plurality of mask values that are obtained in advance and advanced to different phases. A linear code having a desired phase can be generated in a short time with a small amount of calculation, and battery consumption can be reduced. In addition, since a plurality of mask values are used recursively, the amount of mask value information is small and the ROM capacity can be reduced as compared with the case where mask values for each desired phase are stored in the ROM.
[0060]
The present invention is not limited to the above embodiment. For example, in the linear code generator shown in FIG. 1 described above, the shift registers R3 to R0, r3 to r0, and the mask value are each composed of four for simplicity of explanation, but in the IMT2000 system, Each consists of 41 pieces.
[0061]
The present invention can also be applied to a system having a long standby time. FIG. 8 is a diagram for explaining the sleep mode during standby.
[0062]
In the IMT2000 system, standby is performed on the PCH (paging channel) at a cycle of 720 msec × N (number of frames). For example, in the case of N = 2, when waking up in FIG. 8, the next state S1 ′ is calculated by applying a mask for advancing two phases to the initial state S1, and when waking up again, that state The operation of applying a mask to S1 'is repeated to obtain the next state.
[0063]
This flow is shown in FIG. In the following description, the basic configuration of the linear code generator is the same as that shown in FIG. 1, but 41 shift registers R40 to R0 are provided by generating a 41-bit linear code. , AND circuits A240 to A200 that take the logical product of the outputs of the shift registers R40 to R0 and the masks M40 to M0, an EXOR circuit (XOR) E2 that takes the exclusive OR of these AND circuit outputs, The configuration includes shift registers r40 to r0 to which the output of the EXOR circuit E2 is sequentially input.
[0064]
First, in step 9a, an initial state value is set in the shift registers R40 to R0, and a phase counter value PC indicating the phase of the initial state is set.
Next, in step 9b, the sum of the phase delay PD (720 msec × N in FIG. 8), which is preset and indicates the rising period from the sleep state, and the phase counter value PC is the count abort phase (IMT2000) of the sleep mode. In the system, it is determined whether it is larger than 15099949439).
Here, when it is not larger than the count stop phase of the sleep mode, the process proceeds to step 9c, and when it is larger, the process proceeds to step 9d.
[0065]
In step 9c, the mask value corresponding to the phase delay PD is read from the ROM and set as a mask, and the process proceeds to step 9e.
On the other hand, in step 9d, a mask value corresponding to an amount obtained by adding the value α obtained by subtracting the count truncation phase from the scramble code period to the phase delay PD is read from the ROM and set as a mask, and the process proceeds to step 9e.
[0066]
In step 9e, the shift registers R40 to R0 are run for 41 clocks, the output of the EXOR circuit E2 obtained thereby is stored in the shift registers r40 to r3, and the process proceeds to step 9f.
In step 9f, the stored values of the shift registers r40 to r3 are set as initial state values at the next rising from the sleep state, and the process ends.
[0067]
In the above processing, the cycle of the uplink scramble code (2 in the IMT2000 system). ⁴¹ -1) is considered, and + α is considered in the application mask. The uplink scramble code is a Gold code of 41 shift registers.
[0068]
However, for convenience in the system, since a phase of (0 to 36864) × 40960-1 is used, there is an unused portion. Therefore, in the present invention, it is determined in step 9b whether or not the mask needs to be applied beyond the phase range used, and if necessary, the phase is adjusted in consideration of α as in step 9d. I am doing so.
[0069]
Therefore, if a Gold code is generated using a linear code generator having such a configuration, an encoder having a long sleep state can be operated at a desired timing.
[0070]
In addition, it goes without saying that the present invention can be similarly implemented even if various modifications are made without departing from the gist of the present invention.
[0071]
【The invention's effect】
As described above, according to the present invention, the logical product of the mask data corresponding to the frame number designated by the communication partner station and the state value on the shift register is obtained, and the exclusive logic of these logical operation results is obtained. A spreading code is generated by taking the sum.
[0072]
According to this, mask data corresponding to the frame number designated by the communication partner station can be stored in advance, and a spread code having a desired phase can be generated by a simple logical operation. Battery consumption can be reduced in a short time.
[0073]
Further, in the present invention, the mask processing means repeatedly performs the phase control operation using the mask data on the state value of the code generation means.
Therefore, according to the present invention, a mask code is stored because a spread code having a desired phase can be generated by a combination of mask data without storing mask data for each desired phase. A spread spectrum wireless communication apparatus capable of reducing the capacity of the medium can be provided.
[0074]
Furthermore, in the present invention, the phase of the spread code is advanced by the mask processing means from the phase of the portion not used for communication to the phase of the portion used for communication. Therefore, according to the present invention, a spread code having a desired phase can be generated even in a system having a long sleep state such as an IMT2000 system.
[Brief description of the drawings]
FIG. 1 is a circuit block diagram showing a configuration of a linear code generator of a spread spectrum wireless communication apparatus according to the present invention.
FIG. 2 is a diagram showing a relationship between a binary representation of a desired phase and a phase to advance.
FIG. 3 is a flowchart for explaining operation control of the linear code generator shown in FIG. 1;
4 is a diagram for explaining a calculation process in the operation control shown in FIG. 5. FIG.
FIG. 5 is a diagram for explaining a Gold code generation flow in the spread spectrum wireless communication apparatus according to the present invention;
FIG. 6 is a diagram illustrating a relationship between a desired phase and a phase to be advanced by binary representation.
FIG. 7 is a diagram comparing the required ROM capacities when a desired phase is obtained by applying a mask value once and when nine mask values are used recursively.
FIG. 8 is a diagram illustrating a sleep mode during standby in the IMT2000 system.
FIG. 9 is a flowchart showing processing when the present invention is applied to a system having a long sleep mode.
FIG. 10 is a diagram for explaining a frame number notified from a base station to a mobile station through a radio signal of a broadcast channel BCH.
FIG. 11 is a diagram for explaining division of a scramble code phase in units of frames.
FIG. 12 is a diagram showing a configuration of a scramble code generator that generates a Gold code.
FIG. 13 is a circuit block diagram showing a configuration of a linear code generator of a conventional spread spectrum wireless communication apparatus.
[Explanation of symbols]
A10 to A13, A20 to A23 ... AND circuit
E1, E2 ... EXOR circuit
R0, R1, R2, R3, r0, r1, r2, r3... Shift register

Claims

In a spread spectrum wireless communication apparatus that performs spread spectrum wireless communication,
Code generating means for generating a spreading code by circulating state values on a shift register configured based on a predetermined code generating polynomial;
By taking the logical product of the mask data corresponding to the frame number specified by the communication partner station and the state value circulated on the shift register, and taking the exclusive OR of these logical operation results, Mask processing means for generating a spreading code ;
The spreading code generated by the mask processing means is input as a state value to the shift register of the code generating means, the state value is circulated, and mask data is newly set in the mask means, and the code generating means A spread spectrum wireless communication apparatus comprising: a recursive control unit that repeats an operation for generating a spread code using a state value of

2. The spread spectrum wireless communication according to claim 1, wherein the mask processing means generates a spread code by using, as the mask data, data in which a frame number designated by a communication partner station is expressed in binary. apparatus.

The spread spectrum wireless communication apparatus according to claim 1 or 2, wherein the code generation means is a linear encoder.

The spread spectrum wireless communication apparatus according to claim 1 or 2, wherein the code generation means is a Gold encoder.

Of the spreading code generated by the code generation means, comprising an unused phase detection means for detecting the phase of the portion not used for communication,
The mask processing means takes a logical product of predetermined mask data corresponding to the detection result of the unused phase detection means and the state value on the shift register, and performs exclusive OR of these logical operation results. by taking the spectrum according to any one of claims 1 to 4 from a phase of the portion not used for communication until the phase of a portion to be used for communication, generating a spreading code advanced phase, wherein Spread radio communication device.