JP4123981B2 - Chip-type surge absorber and manufacturing method thereof - Google Patents
Chip-type surge absorber and manufacturing method thereof Download PDFInfo
- Publication number
- JP4123981B2 JP4123981B2 JP2003059721A JP2003059721A JP4123981B2 JP 4123981 B2 JP4123981 B2 JP 4123981B2 JP 2003059721 A JP2003059721 A JP 2003059721A JP 2003059721 A JP2003059721 A JP 2003059721A JP 4123981 B2 JP4123981 B2 JP 4123981B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- plate
- main discharge
- sealing
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thermistors And Varistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、サージから種々の電子機器等を保護し、事故を未然に防ぐために使用されるチップ型サージアブソーバ及びその製造方法に関する。
【0002】
【従来の技術】
従来より、電話機、ファクシミリ、モデム等の通信機器用の電子機器が通信線と接続される部分、あるいはCRT駆動回路等、雷サージや静電気等の異常電圧(サージ電圧)による電撃を受けやすい部分には、異常電圧によって電子機器やこの機器を搭載するプリント基板の熱的損傷または発火等による破壊を防止するために、サージアブソーバが接続されている。
【0003】
このようなサージアブソーバには、たとえば図5に示す第1従来例のように、マイクロギャップを有するサージ吸収素子を用いたものがある。
サージ吸収素子1は、導電性皮膜2で全面を被包した円柱状のセラミックス部材(絶縁性部材)3の周面に、いわゆるマイクロギャップMが形成され、セラミックス部材3の両端には、一対のキャップ電極4,4が取り付けられている。このように構成されたサージ吸収素子1は、不活性ガスGと共にガラス管5内に収容され、このガラス管5の両端を相対向する一対の封止電極6,6により高温加熱で封着することにより放電型のサージアブソーバとなる。
なお、このサージアブソーバは、面実装型(メルフ型)のサージアブソーバであり、封止電極6にリード線がなく、実装するときは封止電極6と基板側とを半田付けで接続して固定するものである。(たとえば、特許文献1参照)
【0004】
しかし、上述した第1従来例のサージアブソーバは、ガラス管5の内部に円柱状のセラミックス部材3を封入するため、小型化が困難である。このため、電子回路の小型化、高密度化という産業上の要請に応えることができなかった。
また、メルフ型の場合、素子表面が平坦でなく、基板実装持にチャッキング不良を生じる。
【0005】
一方、上述したマイクロギャップ型の性能を維持して小型化が可能なサージアブソーバとして、たとえば図6に示す第2従来例のようなチップ型サージアブソーバ10がある。
この場合、絶縁性基体11の表面に、放電ギャップ12を形成した放電電極13が設けられている。また、絶縁性基体11の両端には、放電電極13と導通する1組の端子電極14が配置されている。さらに、放電ガスが充填される気密室15を形成するために、放電電極13及び放電ギャップ12とを覆って気密キャップ16が接着されている。なお、図中の符号17は、放電電極13と端子電極14との接続面であり、放電電極13は、印刷法、蒸着法スパッタリング法などによって形成された厚さ1μm〜40μm程度の導電性薄膜である。
【0006】
このような構成のサージアブソーバでは、端子電極14と図示しない外部回路との間をハンダで電気的に接続することにより、表面実装が可能であり、かつ、封入用のガラス管やキャップ電極を必要としないので、小型化が可能である。しかも、基本的な作動原理は第1従来例に記載されたものと同様であるから、性能面でも遜色のないものとなる。(たとえば、特許文献2参照)
【0007】
【特許文献1】
特開2002−134247号公報(段落番号0011〜0014及び図1)
【特許文献2】
特開2002−15832号公報(段落番号0013〜0023及び図2)
【0008】
【発明が解決しようとする課題】
ところで、近年のサージアブソーバには、小型化と共に大電流を流せるようにすることが求められている。
しかしながら、上述した第2従来例のチップ型サージアブソーバ10は、小型化の面では有利になる反面、印刷法等により形成された導電性薄膜の放電電極13と端子電極14との接続面17において、その接触面積が小さくなることもあって、放電時に大電流を流すのは困難である。
また、主放電Sのアーク放電時には、導電性薄膜よりなる放電電極13の基端部に点状態でアーク電流が流れ込むので、その部分が局所的に電流密度の高い状態となる。このため、局所的な高温の影響で接合部が破損することも考えられるため、やはり大電流を流すのは困難である。
本発明は、上記の事情に鑑みてなされたもので、小型で大電流を流すことができるサージアブソーバの提供を目的とするものである。
【0009】
【課題を解決するための手段】
本発明は、上記課題を解決するため、以下の手段を採用した。
請求項1に記載のチップ型サージアブソーバは、中空四角形状の筒状碍子と、周面に放電ギャップを介して導電性皮膜が分割形成された柱状の絶縁性部材と、該絶縁性部材の両端面を覆うように接触して対向配置された一対の板状主放電電極と、前記絶縁性部材及び前記板状主放電電極を前記筒状碍子の内部に不活性ガスと共に封止する一対の封止電極とを具備し、前記板状主放電電極を前記筒状碍子の軸方向へそれぞれ逆向きに延長してなる電極先端部を前記封止電極に接触させ、かつ、前記一対の板状主放電電極を前記筒状碍子の矩形断面とした中空部の対向面にそれぞれ接して該筒状碍子の内部に収納したことを特徴とするものである。
【0010】
このようなチップ型サージアブソーバによれば、絶縁性部材の両端面を覆うように接触して対向配置された一対の板状主放電電極間で主放電が行われるので、比較的小型のまま主放電電極の面積を大きくし、局所的な温度上昇を防止して大電流の放電を可能にする。また、板状主放電電極の電極先端部を封止電極に接触させているので、導電性薄膜と比較して電極間の接触面積が増加するので、これによっても大電流を流すことができる。
この場合、板状主放電電極は、適度な撓みをもって確実に封止電極と接触するような長さに設定するのが好ましい。
【0011】
請求項1記載のチップ型サージアブソーバにおいては、前記電極先端部を曲面にすることが好ましく、これにより、封止電極との接触面積を大きくでき、かつ、接触の安定性を増すことができる。
【0012】
請求項3記載のチップ型サージアブソーバの製造方法は、周面に放電ギャップを介して導電性皮膜が分割形成された柱状の絶縁性部材の両端面を覆うように一対の板状主放電電極を接触させて対向配置し、これら絶縁性部材及び板状主放電電極を中空四角形状の筒状碍子の内部に、前記一対の板状主放電電極を前記筒状碍子の矩形断面とした中空部の対向面にそれぞれ接した状態で、不活性ガスと共に挿入して一対の封止電極で封止して、前記筒状碍子の軸方向へそれぞれ逆向きに延長してなる前記板状主放電電極の電極先端部を前記封止電極に接触させることを特徴とするものである。
【0013】
このようなチップ型サージアブソーバの製造方法によれば、周面に放電ギャップを介して導電性皮膜が分割形成された柱状の絶縁性部材の両端面を覆うように一対の板状主放電電極を接触させて対向配置し、筒状碍子の軸方向へそれぞれ逆向きに延長してなる板状主放電電極の電極先端部を封止電極に接触させるようにして封止するので、比較的小型のまま主放電電極の面積を大きくし、局所的な温度上昇を防止して大電流の放電が可能になる。また、板状主放電電極の電極先端部を封止電極に接触させるため、導電性薄膜と比較して電極間の接触面積が増加するので、これによっても大電流を流すことができる。
【0014】
【発明の実施の形態】
以下、本発明に係るチップ型サージアブソーバ及びその製造方法の一実施形態を、図面に基づいて説明する。
図1において、(a)はチップ型サージアブソーバ(以下では、「サージアブソーバ」と呼ぶ)の全体構成を示す斜視図、(b)は(a)のA−A断面図であり、図中の符号20はサージアブソーバ、21は筒状碍子、22はセラミックス部材(絶縁性部材)、23は導電性皮膜、24は放電ギャップ(マイクロギャップ)、25は板状主放電電極、26は封止電極、27は気密室(封止空間)である。
【0015】
筒状碍子21は、たとえばアルミナ等の絶縁性セラミックスや鉛ガラスにより成形された筒型の四角柱であり、略矩形断面を有して貫通する中空部が後述する気密室27となる。なお、この場合の略矩形断面とは、長方形または正方形は勿論のこと、角部が直角でないものや曲面のものなどを包含する。
また、筒状碍子21の両端面には、たとえばMo−Mnのメタライズ処理後、Niメッキを行う。なお、両端面のメタライズについては、Mo−Mnに限定されることはなく、たとえばMo−W,Ag,Cu,Au等でもよいし、Niメッキを行わなくてもよい。あるいは、メタライズ層を形成する代わりに活性金属ろう材を使用することも可能である。
【0016】
絶縁性部材として用いられるセラミックス部材22は、たとえばムライト焼結体等よりなる円柱形状のセラミックス碍子であり、その表面にはTi薄膜等の導電性被膜23が形成されている。なお、セラミックス部材22として採用可能なものには、アルミナ、ベリリア、ステアライト、フォルステライト、ジルコン、普通磁器、ガラスセラミック、窒化ケイ素、窒化アルミ、炭化ケイ素等の絶縁性セラミックスがある。
導電性被膜23は、円柱の周面に形成されたマイクロギャップと呼ばれる放電ギャップ24を介して、軸方向で二分割された状態に形成されている。なお、導電性被膜23の形成には、スパッタや蒸着等のPVD法、あるいは、CVD法を採用することができ、上述したTi薄膜以外にも、たとえばAg,Ag/Pd,SnO2 ,Al,Ni,Cu,TiN,Ta,W,SiC,BaAl,C,Ag/Pt,TIO,TiC,TiCNなどの薄膜を採用することができる。
【0017】
放電ギャップ24は、セラミックス碍子22の全表面(周面及び両端面)に対し一様に形成された導電性被膜23を、周面の軸方向中央部で円周方向へ除去した部分である。このような放電ギャップ24の形成は、レーザーカット、ダイシングまたはエッチング等の手法を用いて行うことができる。なお、放電ギャップ24は、おおよそ0.01〜1.5mm程度の幅で、1〜100本程度形成されている。
【0018】
上述したセラミックス部材22は、円筒形状の両端面を覆うように接触して対向配置された一対の板状主放電電極25,25によって挟まれている。板状主放電電極25は、たとえばリン青銅の板材を帯状など所望の形状に切断したものである。なお、板状主放電電極25は、上述したリン青銅の他にも、たとえばステンレス(SUS)材、ベリリウム銅、銅、鉄、ニッケル等の導電性物質板材を用いることができる。
【0019】
この板状主放電電極25は、セラミックス部材22に対して、それぞれが筒状碍子21の軸方向逆向きに延長された状態として配設されている。そして、板状主放電電極25は、延長側の先端部分が後述する封止電極26と接触する電極先端部25aとされる。すなわち、図示の例では、セラミックス部材22の上端面に接触する板状主放電電極25が紙面左側へ延長され、下端面に接触する板状主放電電極25が紙面右側へ延長されている。換言すれば、上下一対の板状主放電電極25,25を同じ長さとし、それぞれ筒状碍子21の軸方向において逆方向へずらした端部付近にセラミックス部材22を接触させている。
【0020】
また、板状主放電電極25の寸法は、セラミックス部材22を筒状碍子21内の所定位置(中間位置)に設置した状態で、電極先端部25aが共に筒状碍子21の両端開口から適度に突出する長さに設定する。これは、後述する封止電極26により封止を行った後、適度な撓みを生じさせて弾性により確実に接触するようにしたものである。また、電極先端部25aを曲面にすることで、封止電極との接触がより一層安定し、接触面積を増加させることもできる。
なお、板状主放電電極25とセラミックス部材22との接触部分(面)は、板状主放電電極25に凹部を設けて位置決めされるが、必要に応じてろう材等を用いて接着してもよい。
【0021】
上述したように、セラミックス部材22を一対の板状主放電電極25,25で挟持してなる構成のサージ吸収素子は、筒状碍子21の両端に形成された開口部のうち、いずれか一方から挿入して中空部内の所定位置に収納される。この時、板状主放電電極25,25は、略矩形断面とした中空部の対向面にそれぞれ接して収納されるような寸法設定となっている。すなわち、中間部内に収納されたサージ吸収素子は、板状主放電電極25とセラミックス部材22との間が接着されていなくても、対向面間に挟持されるため位置ずれすることなく所定の位置関係を維持できる。
【0022】
筒状碍子21は、サージ吸収素子を収納した後、たとえばアルゴン等の不活性ガス雰囲気中において、両端の開口部が封止電極26,26により封止される。この封止電極26は、中空部を塞ぐようにして開口部の両端面に当接させて筒状碍子21を挟み込み、ろう付けやガラス等を用いて接着される。この結果、筒状碍子21の中空部は、サージ吸収素子及び不活性ガスが封入された封止空間の気密室27となる。なお、図中の符号28は、封止電極26を筒状端子21の端面に接着するろう材である。
【0023】
封止電極26となる電極材には、たとえばコバールの他、Cu、Cu系及びNi系の合金材などの使用が可能である。この封止電極26は、サージから保護する回路等に接続されるサージアブソーバ20の端子電極として機能する。
また、上述した不活性ガスはアルゴンに限定されることはなく、放電ガスとして機能するものであればよい。従って、高温でイオン化する気体(ガス)であれば空気を含めて使用可能であるが、高温での安定性を考慮すると、He,N2 ,Ne,Xe,SF6 ,CO2 ,H2 ,C2 F6 などの1種または2種以上の混合ガスを使用することができる。
【0024】
上述した構成のサージアブソーバ20は、図示の例では、紙面右側の封止電極26と下側の導電性皮膜23とが右側の板状主放電電極25を介して電気的に接続され、かつ、紙面左側の封止電極26と上側の導電性皮膜23とが左側の板状主放電電極25を介して電気的に接続されているが、上下に分割された導電性皮膜23は、放電ギャップ24の存在により電気的に絶縁されている。このため、回路が平常の状態で作動している時には、放電ギャップ24に絶縁されてサージアブソーバ20を電流が流れるようなことはない。
【0025】
しかし、回路に誘電雷などのサージが侵入すると、そのサージに対応した電圧が放電ギャップ24の両端にかかる。このサージ電圧が当該サージアブソーバ20に設定された直流放電開始電圧(Vs)以上であると、放電ギャップ24間の絶縁が破壊され、放電ギャップ24にグロー放電が発生する。さらに、サージが継続すると、放電ガスが高温となってイオン化し、グロー放電からアーク放電へと移行すると共に、板状主放電電極25,25間の放電となり、さらに大電流のサージを流すことができる。
【0026】
すなわち、本発明の構成では、板状主放電電極25,25間で主放電Sのアーク放電が行われるので、主放電用の電極に大きな放電面積を確保し、局所的に電流密度が高くなるのを防止することができる。
また、板状主放電電極25の電極先端部25aと封止電極26との間でも、板状部材の電極先端部25aが接触して通電するので、薄膜の場合と比較してはるかに大きな接触面積を確保することができる。この場合、電極先端部25aは板状の端面が封止電極26と接触するようにしてもよいが、曲面の電極先端部25aとすることで、接触面積を増加させたり、接触の安定性をより一層向上させることができる。
【0027】
以下では、上述した構成のサージアブソーバ20を製造する工程を図2ないし図4に基づいて具体的に説明する。
図2は、セラミックス部材22に導電性皮膜23を形成した後、周面に放電ギャップ24を形成するトリガ電極製造工程を示している。
このトリガ電極製造工程では、(a)に示すように、最初に絶縁性部材のセラミックス部材22として、ムライト焼結材よりなる円柱形状碍子を用意する。
【0028】
このセラミックス部材22は、(b)に示すように、周面及び両端面の全表面が導電性皮膜23のTi薄膜によって覆われる。この導電性皮膜23は、スパッタや蒸着等により形成される。
次の工程では、(c)に示すように、軸方向中心位置の導電性薄膜23を全周にわたりレーザーカット等の方法で除去する。この結果、セラミックス部材22を微小の幅で露出させた放電ギャップ24が形成される。この放電ギャップ24を形成したことにより、導電性皮膜23は、セラミックス部材22の軸方向において電気的に絶縁されて二つに分割される。
【0029】
図3は、トリガ電極製造工程でトリガ電極とされたセラミックス部材22を板状主放電電極部材25,25間に挟み、サージ吸収素子を組み立てる工程を示している。
図3(a)は、板状の電極素材から帯状(長方形)とした板状主放電電極25を、複数枚同時に形成する様子を示したものである。第1リードフレーム30Aは、リン青銅の1枚の板材から第2リードフレーム30Bを切り抜くことにより残った部分であり、第1及び第2リードフレーム30A,30Bには、それぞれ基部31A,31Bで連結された複数の板状主放電電極25が一定のピッチで平行に配列されている。
【0030】
また、各板状主放電電極25の一方の端部近傍には、トリガ電極となったセラミックス部材22を上下から挟み込んで位置決めするため、たとえば切断と同時にプレス成形された凹部32A,32Bが形成されている。この場合、下側となる第2リードフレーム30Bの板状主放電電極25に形成された凹部32Bにセラミックス部材22を載置するが、必要に応じてろう材等で接着してもよい。
【0031】
続く図3(b)の工程では、各凹部32Bにそれぞれセラミックス部材22を載置または接着した第2リードフレーム30Bに対し、セラミックス部材22にそれぞれ凹部32Aを被せるように位置合わせして第1リードフレーム30Aを載置または接着する。この場合の接着にも、ろう材等を使用してもよい。
【0032】
このようにして複数のサージ吸収素子が並列に形成された後、図3(c)に示すように、第2リードフレーム30Bから不要部分である基部31Bを切断除去する。この時、第2リードフレーム30B側では、電極先端部25aが曲面となるように切断するとよい。すなわち、板状主放電電極25の一方の端部であり、後に封止電極26と接触する側の電極先端部25aが、セラミックス部材22側へ上向きに曲げられた曲面となるように切断する。
なお、この時点において第1リードフレーム30A側の基部31Aはそのまま残り、複数のサージ吸収素子は連結された状態にある。
【0033】
図3(a)〜(C)の工程でできたサージ吸収素子は、続いて図4に示す組立工程へ送られる。
図4(a)の工程では、筒型四角柱としたアルミナ製の筒状碍子21に、一方の開口部からサージ吸収素子を挿入する。なお、筒状碍子21は、サージ吸収素子と同数が適当な治具により保持されて等ピッチで並んでいる。
【0034】
筒状碍子21内に挿入されたサージ吸収素子は、図4(b)に示すように、セラミックス部材22が所定位置(軸方向の中心位置)に設置され、曲面とした電極先端部25aが他方の開口部から若干突出する。
次に、図4(c)に示すように、第1リードフレーム30Aの不要部分である基部31Aを切断する。この時、第1リードフレーム30A側の電極先端部25aについても、曲面となるように切断するとよい。すなわち、板状主放電電極25の一方の端部であり、後に封止電極26と接触する側の電極先端部25aが、セラミックス部材22側へ下向きに曲げられた曲面となるように切断する。
この結果、各サージ吸収素子は分断され、それぞれが独立して筒状碍子21内の所定位置に収納された状態となる。なお、ここで切断された電極先端部25aの曲面も、筒状碍子21の開口部から若干突出した状態になる。
【0035】
続いて、図4(d)に示すように、サージ吸収素子を収納した筒状碍子21の両端開口を封止電極26で封止する。この時、アルミナ(セラミックス)の筒状碍子21とコバール(金属)の封止電極26とを接着するため、間にろう材28を介在させる。
封止電極26による封止は、図4(e)に示すように、カーボンヒーター40内のArガス雰囲気中で加熱処理し、ろう材28により封止電極26を筒状碍子21の両端面に接着して行われる。この結果、筒状碍子21の中空部内は、サージ吸収素子がArガスと共に封止された気密室27となる。なお、ここではカーボンヒータ40を使用して加熱処理したが、封止電極26の接着工程は、部品を固定する治具であれば特に限定されるものではない。
最後に、適当なメッキ処理を行い、サージアブソーバ20が完成する。
【0037】
【発明の効果】
本発明のチップ型サージアブソーバによれば、サージ吸収素子となる絶縁性部材の両端面を覆うように接触して対向配置され、比較的小型のまま放電面積を大きく確保できる一対の板状主放電電極間で主放電が行われるので、局所的な温度上昇を防止して大電流の放電が可能なサージアブソーバとなる。また、板状主放電電極の電極先端部が封止電極に接触しているので、従来構造の導電性薄膜と比較して電極間の接触面積が増加し、これによっても大きなサージ電流を流すことができるようになる。
特に、電極先端部を曲面にすれば、封止電極との接触面積を大きくし、かつ、接触の安定性を増すことができるので、より大きなサージ電流を流すことができる。
【0038】
また、板状主放電電極と封止電極との間で接触が安定すると、接触不良が生じないので、直流サージ電圧(Vs)にばらつきがなく、性能が安定して信頼性の高いチップ型サージアブソーバとなる。
さらに、チップ型サージアブソーバの気密室内に入る部品を小型にすることができるので、小型化及び低コスト化が容易である。
【0039】
また、本発明のチップ型サージアブソーバの製造方法によれば、比較的小型のまま主放電電極の面積を大きくし、局所的な温度上昇を防止して大電流の放電が可能な製品を容易に製造することができる。また、板状主放電電極の電極先端部を封止電極に接触させるため、導電性薄膜と比較して電極間の接触面積が増加するので、より一層大電流を流すことができるようになる。
【図面の簡単な説明】
【図1】 本発明に係るチップ型サージアブソーバの一実施形態を示す図で、(a)組立状態を示す斜視図、(b)は(a)のA−A断面図である。
【図2】 トリガ電極作成の工程を示す図である。
【図3】 サージ吸収素子の組立工程を示す図である。
【図4】 チップ型サージアブソーバの組立工程を示す図である。
【図5】 第1従来例を示す断面図である。
【図6】 第2従来例を示す断面図である。
【符号の説明】
20 チップ型サージアブソーバ
21 筒状碍子
22 セラミックス部材(絶縁性部材)
23 導電性被膜
24 放電ギャップ(マイクロギャップ)
25 板状主放電電極
25a 電極先端部
26 封止電極
27 気密室(封止空間)
28 ろう材
30A 第1リードフレーム
30B 第2リードフレーム
31A,31B 基部
32A,32B 凹部
40 カーボンヒーター[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a chip-type surge absorber used for protecting various electronic devices and the like from surges and preventing accidents, and a method for manufacturing the same.
[0002]
[Prior art]
Conventionally, electronic devices for communication equipment such as telephones, facsimiles, modems, etc. are connected to communication lines, or parts that are susceptible to electric shock caused by abnormal voltage (surge voltage) such as lightning surge or static electricity, such as CRT drive circuits. Is connected to a surge absorber in order to prevent the electronic device and the printed circuit board on which this device is mounted from being damaged due to thermal damage or fire due to abnormal voltage.
[0003]
As such a surge absorber, there is one using a surge absorbing element having a micro gap as in the first conventional example shown in FIG.
In the
This surge absorber is a surface mount type (Melph type) surge absorber, and the
[0004]
However, since the above-described surge absorber of the first conventional example encloses the cylindrical
In the case of the Melf type, the surface of the element is not flat, and a chucking defect occurs when the board is mounted.
[0005]
On the other hand, as a surge absorber capable of reducing the size while maintaining the above-described microgap-type performance, there is a chip-type surge absorber 10 such as a second conventional example shown in FIG.
In this case, a
[0006]
The surge absorber having such a structure can be surface-mounted by electrically connecting the
[0007]
[Patent Document 1]
JP 2002-134247 A (paragraph numbers 0011 to 0014 and FIG. 1)
[Patent Document 2]
JP 2002-15832 A (paragraph numbers 0013 to 0023 and FIG. 2)
[0008]
[Problems to be solved by the invention]
By the way, recent surge absorbers are required to allow a large current to flow along with downsizing.
However, the above-described chip type surge absorber 10 of the second conventional example is advantageous in terms of downsizing, but on the
Further, at the time of arc discharge of the main discharge S, arc current flows in a point state to the base end portion of the
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a surge absorber that is small in size and capable of flowing a large current.
[0009]
[Means for Solving the Problems]
The present invention employs the following means in order to solve the above problems.
The chip-type surge absorber according to
[0010]
According to such a chip-type surge absorber, main discharge is performed between a pair of plate-like main discharge electrodes arranged in contact with each other so as to cover both end faces of the insulating member. The area of the discharge electrode is increased to prevent a local temperature rise and to discharge a large current. Further, since the electrode tip portion of the plate-shaped main discharge electrode is in contact with the sealing electrode, the contact area between the electrodes is increased as compared with the conductive thin film, so that a large current can flow.
In this case, it is preferable that the plate-shaped main discharge electrode is set to such a length as to ensure contact with the sealing electrode with appropriate bending.
[0011]
In the chip type surge absorber according to the first aspect, it is preferable that the tip of the electrode has a curved surface, whereby the contact area with the sealing electrode can be increased and the stability of the contact can be increased.
[0012]
According to a third aspect of the present invention, there is provided a chip type surge absorber manufacturing method comprising: a pair of plate-like main discharge electrodes so as to cover both end faces of a columnar insulating member having a conductive film divided and formed on a peripheral surface through a discharge gap. The insulating member and the plate-shaped main discharge electrode are placed in contact with each other, the hollow main body is formed into a hollow quadrangular cylindrical insulator, and the pair of plate-shaped main discharge electrodes are formed into a rectangular cross section of the cylindrical insulator. The plate-shaped main discharge electrode that is inserted in an inactive gas, sealed with a pair of sealing electrodes, and extended in opposite directions in the axial direction of the cylindrical insulator, in contact with the opposing surfaces. The electrode tip is brought into contact with the sealing electrode.
[0013]
According to such a chip type surge absorber manufacturing method, a pair of plate-like main discharge electrodes are provided so as to cover both end faces of a columnar insulating member in which a conductive film is divided and formed on the peripheral surface via a discharge gap. Since the electrode tip of the plate-like main discharge electrode formed in contact with each other and extending in the opposite direction in the axial direction of the cylindrical insulator is brought into contact with the sealing electrode, the sealing is relatively small. The area of the main discharge electrode is increased as it is, and a local temperature rise is prevented to discharge a large current. Moreover, since the electrode tip portion of the plate-shaped main discharge electrode is brought into contact with the sealing electrode, the contact area between the electrodes is increased as compared with the conductive thin film, so that a large current can flow.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a chip type surge absorber and a method for manufacturing the same according to the present invention will be described with reference to the drawings.
1A is a perspective view showing the overall configuration of a chip-type surge absorber (hereinafter referred to as “surge absorber”), and FIG. 1B is a cross-sectional view taken along line AA in FIG.
[0015]
The
Further, both end surfaces of the
[0016]
The
The
[0017]
The
[0018]
The above-described
[0019]
The plate-shaped
[0020]
Further, the dimensions of the plate-shaped
The contact portion (surface) between the plate-shaped
[0021]
As described above, the surge absorbing element having the structure in which the
[0022]
After accommodating the surge absorbing element, the
[0023]
As the electrode material to be the sealing
Moreover, the inert gas mentioned above is not limited to argon, What is necessary is just to function as discharge gas. Therefore, any gas (gas) that ionizes at high temperatures can be used including air, but considering the stability at high temperatures, He, N 2 , Ne, Xe, SF 6 , CO 2 , H 2 , One or two or more mixed gases such as C 2 F 6 can be used.
[0024]
In the illustrated example, the
[0025]
However, when a surge such as dielectric lightning enters the circuit, a voltage corresponding to the surge is applied to both ends of the
[0026]
That is, in the configuration of the present invention, since the arc discharge of the main discharge S is performed between the plate-shaped
Further, since the
[0027]
Below, the process of manufacturing the
FIG. 2 shows a trigger electrode manufacturing process in which the
In this trigger electrode manufacturing process, as shown in (a), a cylindrical insulator made of a mullite sintered material is first prepared as the
[0028]
As shown in (b), the
In the next step, as shown in (c), the conductive
[0029]
FIG. 3 shows a process of assembling the surge absorbing element by sandwiching the
FIG. 3A shows a state in which a plurality of plate-like
[0030]
Also, in the vicinity of one end of each plate-like
[0031]
In the subsequent step of FIG. 3B, the first lead is obtained by aligning the
[0032]
After the plurality of surge absorbing elements are formed in parallel in this way, as shown in FIG. 3C, the
At this time, the
[0033]
The surge absorbing element produced in the steps of FIGS. 3A to 3C is subsequently sent to the assembly step shown in FIG.
In the process of FIG. 4A, the surge absorbing element is inserted into one of the
[0034]
As shown in FIG. 4 (b), the surge absorbing element inserted into the
Next, as shown in FIG. 4C, the
As a result, each surge absorbing element is divided, and each surge absorbing element is independently housed in a predetermined position in the
[0035]
Subsequently, as shown in FIG. 4 (d), both end openings of the
Sealing with the sealing
Finally, an appropriate plating process is performed to complete the
[0037]
【The invention's effect】
According to the chip-type surge absorber of the present invention, a pair of plate-shaped main discharges that are disposed in contact with each other so as to cover both end surfaces of an insulating member that serves as a surge absorbing element and can ensure a large discharge area while being relatively small. Since the main discharge is performed between the electrodes, the surge absorber can prevent a local temperature rise and discharge a large current. In addition, since the electrode tip of the plate-shaped main discharge electrode is in contact with the sealing electrode, the contact area between the electrodes increases compared to the conductive thin film of the conventional structure, and this also causes a large surge current to flow. Will be able to.
In particular, if the electrode tip is curved, the contact area with the sealing electrode can be increased and the stability of the contact can be increased, so that a larger surge current can flow.
[0038]
In addition, when contact between the plate-shaped main discharge electrode and the sealing electrode is stabilized, contact failure does not occur, so there is no variation in DC surge voltage (Vs), stable performance, and reliable chip-type surge. Become an absorber.
Furthermore, since the components that enter the hermetic chamber of the chip type surge absorber can be reduced in size, it is easy to reduce the size and cost.
[0039]
Further, according to the manufacturing method of the chip type surge absorber of the present invention, a product capable of discharging a large current by increasing the area of the main discharge electrode while keeping a relatively small size and preventing a local temperature rise can be easily obtained. Can be manufactured. In addition, since the electrode tip of the plate-shaped main discharge electrode is brought into contact with the sealing electrode, the contact area between the electrodes is increased as compared with the conductive thin film, so that a larger current can flow.
[Brief description of the drawings]
1A and 1B are views showing an embodiment of a chip-type surge absorber according to the present invention, wherein FIG. 1A is a perspective view showing an assembled state, and FIG. 1B is a cross-sectional view taken along line AA in FIG.
FIG. 2 is a diagram illustrating a process of creating a trigger electrode.
FIG. 3 is a view showing an assembly process of the surge absorbing element.
FIG. 4 is a view showing an assembling process of a chip type surge absorber.
FIG. 5 is a cross-sectional view showing a first conventional example.
FIG. 6 is a cross-sectional view showing a second conventional example.
[Explanation of symbols]
20 Chip
23
25 Plate
28
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059721A JP4123981B2 (en) | 2003-03-06 | 2003-03-06 | Chip-type surge absorber and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003059721A JP4123981B2 (en) | 2003-03-06 | 2003-03-06 | Chip-type surge absorber and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004273188A JP2004273188A (en) | 2004-09-30 |
| JP4123981B2 true JP4123981B2 (en) | 2008-07-23 |
Family
ID=33122462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003059721A Expired - Fee Related JP4123981B2 (en) | 2003-03-06 | 2003-03-06 | Chip-type surge absorber and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4123981B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4984486B2 (en) * | 2005-10-20 | 2012-07-25 | 株式会社デンソー | Sensor manufacturing method |
-
2003
- 2003-03-06 JP JP2003059721A patent/JP4123981B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004273188A (en) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7570473B2 (en) | Surge absorber | |
| JP2005050783A (en) | surge absorber | |
| KR20050103304A (en) | Surge absorber and production method therefor | |
| JP4123981B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
| TW478229B (en) | Chip type surge absorbing device and its manufacturing method | |
| JP4802861B2 (en) | surge absorber | |
| JP4544255B2 (en) | Electronic component enclosure | |
| CN100539338C (en) | Surge absorber and manufacturing method thereof | |
| JP2006032090A (en) | surge absorber | |
| JP4123977B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
| JP2007317541A (en) | surge absorber | |
| JP4292935B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
| JP4407259B2 (en) | Surge absorber and manufacturing method thereof | |
| JP2006049064A (en) | surge absorber | |
| JP4363180B2 (en) | surge absorber | |
| CN100566057C (en) | Surge absorber | |
| JP4265319B2 (en) | Chip-type surge absorber and manufacturing method thereof | |
| JP3969098B2 (en) | surge absorber | |
| JP2007048759A (en) | surge absorber | |
| JP4239422B2 (en) | surge absorber | |
| JP4407287B2 (en) | surge absorber | |
| JP4265321B2 (en) | surge absorber | |
| JP2006286251A (en) | surge absorber | |
| JP2006049065A (en) | surge absorber | |
| JP4239420B2 (en) | Surge absorber and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071218 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080214 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080415 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080428 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4123981 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |