[go: up one dir, main page]

JP4023032B2 - 半導体装置の実装構造及び実装方法 - Google Patents

半導体装置の実装構造及び実装方法 Download PDF

Info

Publication number
JP4023032B2
JP4023032B2 JP15574599A JP15574599A JP4023032B2 JP 4023032 B2 JP4023032 B2 JP 4023032B2 JP 15574599 A JP15574599 A JP 15574599A JP 15574599 A JP15574599 A JP 15574599A JP 4023032 B2 JP4023032 B2 JP 4023032B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor chip
chip
semiconductor device
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP15574599A
Other languages
English (en)
Other versions
JP2000349207A (ja
Inventor
健史 渡辺
和仁 野村
平井  康義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP15574599A priority Critical patent/JP4023032B2/ja
Publication of JP2000349207A publication Critical patent/JP2000349207A/ja
Application granted granted Critical
Publication of JP4023032B2 publication Critical patent/JP4023032B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/851
    • H10W72/381
    • H10W72/5524

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、大電力用半導体デバイスの電極との接合に用いられる半導体装置の実装構造及び実装方法に関する。
【0002】
【従来の技術】
従来、半導体デバイスの電極と電気配線等との電気的接続は、図4に示すように、Siチップ51に設けられた複数の電極52のそれぞれにAlワイヤ53を図中矢印で示すように、1つ1つAlワイヤ53をワイヤボンディングすることによって行なっている。例えば、Siチップ51に備えられた電極52にφ200μm以上のAlワイヤ53を用いたワイヤボンディングが広く使用されている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記したように、大電力用半導体デバイスにAlワイヤ53による接続方法を用いると、Alワイヤ53に大電流を流してSi素子が発熱したときに、Alワイヤ53とSiチップ51との熱膨張係数差によりボンディング部分に熱応力が生じ、ボンディング部周囲から中心部に向かって亀裂が進展し、接続不良となるという問題が発生しうる。
【0004】
近年では、パワーデバイスとして、さらに大電流化が要求されるようになっているため、Siチップ51に接続するAlワイヤ53の多本数化、大径化が必要とされるのであるが、このような場合に特に上記問題が発生しやすくなる。
【0005】
また、Siチップ51の小型化に応じて、単位面積当たりの電流密度が大きくなるため、より発熱し、ワイヤボンディングの冷熱耐久寿命はさらに短くなる傾向にある。
【0006】
本発明は上記問題に鑑みて成され、大電力用半導体デバイスの電極との電気的な接合部位における冷熱耐久性を向上させることを目的とする。
【0007】
【課題を解決するための手段】
上記問題を解決すべく、請求項1に記載の発明においては、一面側に電極(2)が形成されてなるSiにて構成された半導体チップ(1)と、電極上に配置されたバンプ部(6)と、半導体チップのうち電極が形成されている面と対向する面を有してなり、バンプ部と接合されて、該バンプ部を介して電極と電気的に接合された接合部材(4)と、接合部材に接続されたリード(3)と、半導体チップのうち、電極が設けられた面の反対側に配置された第1の放熱板(8)とを有して構成され、接合部材と第1の放熱板とは、半導体チップの材料と熱膨張係数が近似するように、接合部材の材料はMo、第1の放熱板はAlNで構成され、接合部材と第1の放熱板とは同等の厚みで構成されていると共に、接合部材のうち、バンプ部と接する部位は、突起部(4a)となっていることを特徴とする。
このように、接合部材のうち、バンプ部と接する部位は、突起部(4a)にすると好ましい。
【0008】
さらに、半導体チップを接合部材と第1の放熱板とで挟み込んだ構成にすると共に、これら接合部材と放熱板とを半導体チップと熱膨張係数が近似した材質となるように接合部材の材料をMoとすると共に第1の放熱板をAlNで構成することにより、熱膨張係数差に基づく熱応力の発生を抑制することができる。このため、半導体チップとの電気的な接合部における冷熱耐久性を向上させることができる。
この場合、接合部材と第1の放熱板とを同等の厚みにすると、熱膨張係数差に基づく熱応力の発生を抑制することができる。
【0009】
請求項に記載の発明においては、接合部材を挟んで、半導体チップの反対側には、第2の放熱板(7)が配置されていることを特徴としている。
【0010】
このように、第1、第2の熱板で半導体チップを挟むようにすれば、第1、第2の放熱板のそれぞれで熱を放射させることができるため、半導体チップの高温化を抑制することができる。
【0011】
例えば、請求項に示すように、第1、第2の放熱板の外周を、枠部材(18)で囲い、第1、第2の放熱板及び枠部材を、これらの間の液密性が保持されるように組付ければ、半導体装置を水等の冷却液中に入れ、冷却することも可能である。
【0012】
なお、請求項1ないしに記載の半導体装置の実装構造は、請求項に示すように、半導体チップに100A/cm2以上の電流を流すような大電流用デバイスに用いると好適である。
【0013】
また、請求項1ないしに示す構造は、請求項に示すように、半導体チップ(1)と接合部材(4)を備えたリード(3)とを用意し、電極と接合部材の間にバンプ部を配置したのち、該バンプ部を介して電極と接合部材とを接合し、接合部材のうちバンプ部と接する部位を突起部(4a)とすることにより製造される。
この場合、半導体チップのうち電極が形成された面の反対側に、接合部材と同等の厚みを有して構成されてなる放熱板(8)を配置すると好ましい。このような放熱板(8)をAlNにて構成することができる。
【0014】
この場合、請求項に示すように、半導体チップ上に接合部材を備えたリードを搭載し、接合部材を超音波振動させることによって行なうことによって、接合部材と電極とを接合してもよい。
【0015】
参考実施形態)
上記実施形態では、Zn−Snはんだ6を介してリード3の先端位置に備えられた接合部材4とSiチップ1上の各エミッタ電極2との電気的接合を行なったが、この他の方法を用いて行なってもよい。
【0016】
なお、上記括弧内の符号は、後述する実施形態における図中に表わされる符号との対応関係を示している。
【0017】
【発明の実施の形態】
図1に、本発明の一実施形態を適用した大電力用デバイスの実装構造の断面構成を示す。以下、図1に基づき上記実装構造について説明する。
【0018】
図1に示すSiチップ1には、電流がSiチップ1の表裏面方向に向かって流れるいわゆる縦型構造のIGBTが大電力用デバイスとして形成されている。このIGBTは複数のユニットセルで構成されている。そして、Siチップ1の表面には、複数のユニットセルからなるIGBTのそれぞれに電気的に接続された複数の電極2が形成されている。これら複数の電極2はAlで構成されており、IGBTのエミッタ電極を構成している。以下、電極2をエミッタ電極という。
【0019】
そして、エミッタ電極2に接続される引き出し用のリード3の先端、つまりエミッタ電極2との接続部位には、Siチップ1の表面と対向する面を有する接合部材4が配置されている。この接合部材4は、AlよりもSiと熱膨張係数が近似しているMoで構成されている。
【0020】
接合部材4のうちSiチップ1と対向する面には、複数のエミッタ電極2のそれぞれと対応する位置にそれぞれ突起部4aが備えられている。これら突起部4aの先端位置にはNi/Auメッキ5が施されており、このNi/Auメッキ5の表面にはZn−Snはんだ6が配置されている。
【0021】
そして、このZn−Snはんだ6を介して、複数のエミッタ電極2と接合部材4が電気的に接合された状態となっている。このZn−Snはんだ6に含まれているZnはAlに対して拡散定数が大きく、電気伝導性が良好な金属である。ただし、Znの融点が420℃と高温であるため、Snとの合金とすることによってZn−Snの共晶温度198℃まで融点温度が低下するようにしている。
【0022】
このように、エミッタ電極2からの引き出し用のリード3は、接合部材4を介してSiチップ1上のエミッタ電極2と電気的に接合されるように構成されている。
【0023】
さらに、リード3のうち接合部材4が配置された側の反対側には、AlNで構成された放熱板7が備えられている。このように、Siチップ1の表面側においては、放熱板7を介して、Siチップ1が発した熱が放射できるようになっている。
【0024】
一方、Siチップ1の裏面側には、AlNで構成された放熱板8が配置されている。この放熱板8は、接合部材4と略同等の厚みで構成されている。この放熱板8の表面には、金属箔配線9がパターニングされており、Siチップ1の裏面ははんだ10を介して金属箔配線9に電気的に接続された状態となっている。そして、金属箔配線9には取り出し用のリード11が接続されている。このように、Siチップ1の裏面側においては、放熱板8を介して、Siチップ1が発した熱が放射できるようになっている。
【0025】
さらに、Siチップ1の表面側にはまた、IGBTのゲート電極12が形成されている。このゲート電極12は、Zn−Snはんだ13を介して配線部14に接続されている。この配線部14はSiチップ1の裏面側に接続された放熱板8方向に取り回され、はんだ15を介して放熱板8上にパターニングされた金属箔配線16に電気的に接続されている。そして、金属箔配線16には取り出し用のリード17が接続されている。
【0026】
そして、Siチップ1の表面側に配置された放熱板7と、Siチップ1の裏面側に配置された放熱板8は同様の形状(例えば、4角形)で構成されており、これら放熱板7、8の外周を樹脂ケース18で囲んで、Siチップ1の防水がなされるようになっている。
【0027】
なお、樹脂ケース18には、部分的に開口部が形成されており、この開口部を通じて各リード3、11、17が樹脂ケース18の外部に引き出せるようになっている。
【0028】
このように構成された大電力用デバイスの実装構造は、例えば、放熱板7、8を冷却液に浸すことで、放熱板7、8から冷却液へ放熱が行われるように構成される。このとき、Siチップ1の表裏面の両面において、放熱板7、8を配置し、両面から放熱が行われるようにしているため、片面のみから行われる場合に比して放熱効率を良好にすることができる。これにより、Siチップ1に例えば100A/cm2以上の大電流を流した時に、Siチップ1が発熱しても、Siチップ1が高温にならないようにすることができる。
【0029】
このように、Siチップ1の高温化を抑制することによって、Siチップ1が高温となることによって発生するSiチップ1との電気的接合が行われる部分の熱膨張係数の相違による熱応力の発生をより低減することができる。
【0030】
さらに、本実施形態の実装構造においては、Siチップ1と接合される基板として、接合部材4と放熱板8を用いている。これら、接合部材4と放熱板8は、それぞれMoとAlNという、Siと熱膨張係数が近似する物質で構成しているため、Siチップ1との熱膨張係数の相違による熱応力が発生しにくくできる。このため、熱応力による接続部位の剥離が発生し難くすることができる。
【0031】
ただし、MoやAlNの熱膨張係数がSiの熱膨張係数と近似しているとしても熱応力を完全に抑制することはできない。このため、本実施形態では、接合部材4と放熱板8によってSiチップ1を挟み込んだサンドイッチ構造とすることによって、Siチップ1の表裏に同等の熱応力が発生するようにでき、互いに打ち消し合うようにできるため、Siチップ1と接合部材4若しくは放熱板8との熱膨張係数の相違から生じるバイメタル効果による反りをさらに抑制することができる。
【0032】
次に、本実施形態における大電流用デバイスの実装工程について説明する。この実装工程を図2に示し、この図に基づいて説明する。
【0033】
まず、複数のユニットセルからなるIGBT、及びこのIGBTのエミッタ電極2が形成されたSiチップ1を用意すると共に、先端位置に接合部材4が配置されたリード3を用意する。
【0034】
この接合部材4は、Siチップ1と対向する面を有している。この面のうち、Siチップ1のエミッタ電極2のそれぞれと対応する位置には、突起部4aが形成されており、この突起部4aの先端をNi/Auメッキ5を施す。このように、Niメッキを施すことにより、Zn−Snはんだ6が濡れ易いようにできる。また、このようにNiメッキのみでなく、Auメッキも施すことにより、Niメッキの酸化を防止することができる。
【0035】
そして、各突起部4aの先端にZn−Snはんだ6を塗布したのち、対応し合う突起部4aとエミッタ電極2のそれぞれが一致するように位置合わせして、リード3をSiチップ1上に搭載する。
【0036】
そして、Zn−Snの共晶温度以上の温度、例えば210〜250℃の熱処理を施し、Zn−Snはんだ6を溶融する。これにより、エミッタ電極2及びNi/Auメッキ5にZn−Snはんだ6が濡れ広がり、リード3とSiチップ1が接合される。
【0037】
この後、表面に金属箔配線9、16をパターニングした放熱板8を用意し、はんだ10を介して放熱板8上の金属箔配線9とSiチップ1の裏面とを接続すると共に、配線部14やはんだ15を介してSiチップ1表面側に形成されたゲート電極12と金属箔配線16とを接合する。
【0038】
接合手順は、はんだ材質によりSiチップ1と接合部材4を接合後、Siチップ1と放熱板8、Siチップ1と配線部14を接合しても、Siチップ1と放熱板8を接合後、Siチップ1と接合部材4、Siチップ1と配線部14を接合しても、Siチップ1と放熱板8、Siチップ1と接合部材4、Siチップ1と配線部14を同時に接合してもよい。
【0039】
そして、金属箔配線9、16にリード11、17を接続すると共に、Siチップ1の表面側に配置されたリード3上に放熱板7を固定し、さらに放熱板7、8の外周を樹脂ケース18で囲むことによって本実施形態に示す実装構造が完成する。
【0040】
(他の実施形態)
上記実施形態では、Zn−Snはんだ6を介してリード3の先端位置に備えられた接合部材4とSiチップ1上の各エミッタ電極2との電気的接合を行なったが、この他の方法を用いて行なってもよい。
【0041】
例えば、図3に示すように、接合部材4のうちSiチップ2と対向する面に、各エミッタ電極2のそれぞれと対応する位置に軟金属20を配置する。この軟金属20としては、例えば、Alを採用することができる。そして、各エミッタ電極2と各軟金属20とを位置合わせして、リード3をSiチップ1上に搭載する。その後、図中の矢印に示すように、超音波振動を加えることによって軟金属20とエミッタ電極2とを擦り合わせることで、これらを電気的に接合する事も可能である。
【0042】
なお、このとき、接合部分全体を360℃程度に加熱すれば、振動幅、振動速度を下げることができるため、振動によるSiチップ1のダメージを低減することができる。また、軟金属20をAl等で形成する場合、軟金属20の両接合面をAu膜で覆ったり、Au微粉末で覆ったりすることによって、よりエミッタ電極2や接合部材4と接合され易くすることもできる。
【0043】
また、接合部材4に突起部4aを形成しなくても接合部材4とSiチップ1とを接合する事も可能である。
【0044】
例えば、Siチップの表面に備えられるエミッタ電極をSiチップの表面から突出するように構成し、接合部材にZn−Snはんだを用いてはんだ付けすることができる。また、SiチップのAl電極上にAuバンプあるいはCuバンプを配置し、超音波接合によってAl電極上の各バンプと接合部材とを接合するようにしてもよい。また、SiチップのAl電極上にAuバンプ等を配置したのち、Auバンプなどに接合部材を押し付け、加熱処理を施す事で、各バンプと接合部材とを接合してもよい。
【図面の簡単な説明】
【図1】 本発明の一実施形態における大電流用デバイスの実装構造を表わす断面図である。
【図2】 図1の大電流用デバイスの実装方法を示す図である。
【図3】 他の実施形態における大電流用デバイスの実装構造を表わす断面図である。
【図4】 従来における大電流用デバイスの実装構造を表わす断面図である。
【符号の説明】
1…Siチップ、2…エミッタ電極、3、11、17…リード、3…接合部材、4a…突起部、5…Ni/Auメッキ、6、13…Zn−Snはんだ、7、8…放熱板、9、16…金属箔配線、10、15…はんだ、12…ゲート電極、14…配線部、18…樹脂ケース。

Claims (8)

  1. 一面側に電極(2)が形成されてなるSiにて構成された半導体チップ(1)と、
    前記電極上に配置されたバンプ部(6)と、
    前記半導体チップのうち前記電極が形成されている面と対向する面を有してなり、前記バンプ部と接合されて、該バンプ部を介して前記電極と電気的に接合された接合部材(4)と、
    前記接合部材に接続されたリード(3)と、
    前記半導体チップのうち、前記電極が設けられた面の反対側に配置された第1の放熱板(8)とを有して構成され、
    前記接合部材と前記第1の放熱板とは、前記半導体チップの材料と熱膨張係数が近似するように、前記接合部材の材料はMo、前記第1の放熱板はAlNで構成され、
    前記接合部材と前記第1の放熱板とは同等の厚みで構成されていると共に、前記接合部材のうち、前記バンプ部と接する部位は、突起部(4a)となっていることを特徴とする半導体装置の実装構造。
  2. 前記接合部材を挟んで、前記半導体チップの反対側には、第2の放熱板(7)が配置されていることを特徴とする請求項1に記載の半導体装置の実装構造。
  3. 前記第1、第2の放熱板の外周は、枠部材(18)で囲まれており、前記第1、第2の放熱板及び前記枠部材は、これらの間の液密性が保持されるように組付けられていることを特徴とする請求項に記載の半導体装置の実装構造。
  4. 前記接合部材のうち前記バンプ部と接する部位には、Niを含む金属材料が塗布されていることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の実装構造。
  5. 前記バンプ部は、Znを含有するはんだで構成されていることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の実装構造。
  6. 前記半導体チップには、100A/cm2以上の電流が流されることを特徴とする請求項1ないしのいずれか1つに記載の半導体装置の実装構造。
  7. 一面側に電極(2)が備えられている半導体チップ(1)の該電極を、バンプ部(6)を介してリード(3)に電気的に接合する半導体装置の実装方法において、
    一面側に電極が備えられたSiにて構成される半導体チップを用意する工程と、
    前記半導体チップのうち前記電極が形成されている面と対向する面を有すると共に前記半導体チップと熱膨張係数が近似する材質で構成された接合部材(4)を備えたリード(3)を用意する工程と、
    前記電極と前記接合部材の間に前記バンプ部を配置したのち、該バンプ部を介して前記電極と前記接合部材とを接合する工程と、
    前記半導体チップのうち前記電極が形成された面の反対側に、前記半導体チップと熱膨張係数が近似するAlNにて構成され、かつ、前記接合部材と同等の厚みを有して構成されてなる放熱板(8)を配置する工程と、を含み、
    前記接合部材のうち前記バンプ部と接する部位を突起部(4a)とすることを特徴とする半導体装置の実装方法。
  8. 前記電極と前記接合部材との接合工程は、前記半導体チップ上に前記接合部材を備えたリードを搭載し、前記接合部材を超音波振動させることによって行なうことを特徴とする請求項に記載の半導体装置の実装方法。
JP15574599A 1999-06-02 1999-06-02 半導体装置の実装構造及び実装方法 Expired - Fee Related JP4023032B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15574599A JP4023032B2 (ja) 1999-06-02 1999-06-02 半導体装置の実装構造及び実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15574599A JP4023032B2 (ja) 1999-06-02 1999-06-02 半導体装置の実装構造及び実装方法

Publications (2)

Publication Number Publication Date
JP2000349207A JP2000349207A (ja) 2000-12-15
JP4023032B2 true JP4023032B2 (ja) 2007-12-19

Family

ID=15612512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15574599A Expired - Fee Related JP4023032B2 (ja) 1999-06-02 1999-06-02 半導体装置の実装構造及び実装方法

Country Status (1)

Country Link
JP (1) JP4023032B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4085639B2 (ja) * 2002-01-28 2008-05-14 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法
JP4207672B2 (ja) * 2003-06-05 2009-01-14 トヨタ自動車株式会社 半導体装置の冷却構造
JP4649948B2 (ja) * 2004-10-22 2011-03-16 トヨタ自動車株式会社 半導体装置
JP4645276B2 (ja) * 2005-04-12 2011-03-09 富士電機システムズ株式会社 半導体装置
JP4797492B2 (ja) * 2005-08-01 2011-10-19 富士電機株式会社 半導体装置
JP4645406B2 (ja) * 2005-10-13 2011-03-09 富士電機システムズ株式会社 半導体装置
JP4455488B2 (ja) * 2005-12-19 2010-04-21 三菱電機株式会社 半導体装置
JP5241177B2 (ja) * 2007-09-05 2013-07-17 株式会社オクテック 半導体装置及び半導体装置の製造方法
JP5473733B2 (ja) 2010-04-02 2014-04-16 株式会社日立製作所 パワー半導体モジュール
JP5887716B2 (ja) * 2011-05-23 2016-03-16 アイシン精機株式会社 半導体装置の製造方法
JP5409889B2 (ja) * 2012-12-10 2014-02-05 株式会社日立製作所 インバータ
US9196577B2 (en) * 2014-01-09 2015-11-24 Infineon Technologies Ag Semiconductor packaging arrangement
CN111448656B (zh) 2018-06-18 2023-08-11 富士电机株式会社 半导体装置
EP4213203A1 (en) * 2022-01-12 2023-07-19 Nexperia B.V. Semiconductor device package and method for manufacturing the same
CN114400188A (zh) * 2022-01-14 2022-04-26 南方科技大学 一种封装结构及其制作方法

Also Published As

Publication number Publication date
JP2000349207A (ja) 2000-12-15

Similar Documents

Publication Publication Date Title
JP3601432B2 (ja) 半導体装置
JP4438489B2 (ja) 半導体装置
JP3596388B2 (ja) 半導体装置
JP4991042B2 (ja) 直付リード線を備えるicチップパッケージ
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
US9905494B2 (en) Semiconductor device
JP2003264265A (ja) 電力用半導体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
JP2000223634A (ja) 半導体装置
CN115101498A (zh) 功率模块、电源系统、车辆及光伏系统
JP2004047883A (ja) 電力半導体装置
JP2013539919A (ja) 半導体モジュールおよび半導体モジュールを製造する方法
JP2008258547A (ja) 半導体装置およびその製造方法
JP5023604B2 (ja) 半導体装置
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP3601529B2 (ja) 半導体装置
JP2003289129A (ja) 半導体装置
JP2009147123A (ja) 半導体装置及びその製造方法
JP2002329804A (ja) 半導体装置
JP2000082721A (ja) 半導体装置の製造方法
JPH06268027A (ja) 半導体装置
JPH07176664A (ja) 半導体装置およびその製造方法
JP2022171659A (ja) パワー半導体モジュール製造方法及びパワー半導体モジュール
JP7322467B2 (ja) 半導体装置
JP5418654B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070911

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070924

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101012

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111012

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121012

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131012

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees