[go: up one dir, main page]

JP4096741B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4096741B2
JP4096741B2 JP2003007994A JP2003007994A JP4096741B2 JP 4096741 B2 JP4096741 B2 JP 4096741B2 JP 2003007994 A JP2003007994 A JP 2003007994A JP 2003007994 A JP2003007994 A JP 2003007994A JP 4096741 B2 JP4096741 B2 JP 4096741B2
Authority
JP
Japan
Prior art keywords
semiconductor element
heat
circuit board
semiconductor
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003007994A
Other languages
English (en)
Other versions
JP2004221381A (ja
Inventor
一博 登
裕平 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003007994A priority Critical patent/JP4096741B2/ja
Publication of JP2004221381A publication Critical patent/JP2004221381A/ja
Application granted granted Critical
Publication of JP4096741B2 publication Critical patent/JP4096741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W72/5522
    • H10W72/5524
    • H10W72/879
    • H10W72/884
    • H10W74/00
    • H10W90/753

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体素子を有する半導体装置に関するもので、例えばモータ駆動用のトランジスタやダイオード等の半導体素子を有する半導体装置に関する。
【0002】
【従来の技術】
近年、IGBT(絶縁ゲート型バイポーラトランジスタ)やMOSFETなどのパワー回路のスイッチング用半導体素子は、高性能及び高機能化に伴い発熱量が多くなり、熱に関する問題が発生している。従来の半導体素子のパッケージ構造を図5に示す。
【0003】
図5は、トランジスタやダイオードの半導体素子パッケージに使用されているTO220パッケージで、1Aはトランジスタ、1Bはダイオード、2はSnAgCu系はんだ、Pb系はんだ、AuSn系はんだ等に代表される高温はんだ、3は熱拡散板(銅)、4は金属ワイヤ(アルミ又は金)、5は金属リード、6はエポキシ樹脂、7は2次回路基板、8は回路基板上配線パターン、9ははんだ、10は放熱板である。
【0004】
以上のように構成されるTO220パッケージについて、以下に説明する。
【0005】
まず、トランジスタ1A及びダイオード1Bの半導体素子1を、高温はんだ2により熱拡散板3に接続する。次に、金属ワイヤ4を用いて、トランジスタ1Aとダイオード1Bとの間、及びこれらの半導体素子1と金属リード5との間を電気的に接合する。尚、通常、金属ワイヤ4は、アルミニウム線又は金線を使用する。例えば、金属ワイヤ4をアルミニウムで用いた場合、半導体素子1の電極はアルミニウムにより形成されているので、常温の状態で電極の表面におけるアルミニウムと、金属ワイヤ4のアルミニウムとを、超音波エネルギーを印加しながら圧接すると、それぞれのアルミニウム表面の酸化膜が除去され、接合が得られる。金属ワイヤ4を、銅にニッケルメッキした金属リード5まで引き回し、金属リード5にウエッジボンディング方式にて接合する。
【0006】
そして、半導体素子1及び金属ワイヤ4の物理的保護と信頼性向上とを目的として、トランスファー成形技術又はインジェクション成形技術を用いて、半導体素子1、金属ワイヤ4及び熱拡散板3を覆って、エポキシ樹脂6による封止を行う。これらの工程により、半導体素子1、高温はんだ2、熱拡散板3、金属ワイヤ4、金属リード5及びエポキシ樹脂6により形成された、「TO―220」と呼ばれる電子部品が完成する。
【0007】
次に、金属リード5が、2次回路基板7の挿入穴に挿入された状態で、2次回路基板7の上に電子部品「TO−220」を置き、2次回路基板7全体をディップ工法で、金属リード5と2次回路基板7上にある回路基板上配線パターン8とをはんだ9により、電気的かつ物理的に接合する。
【0008】
ところで、上述の構成では、半導体素子1の表面温度は、エポキシ樹脂6の材料物性値であるガラス転移温度Tgにより、使用温度制限が与えられる。そこで放熱性を高め、半導体素子の温度を下げるために、半導体素子1から発生した熱を、熱拡散板3、エポキシ樹脂6から放熱板10への熱伝導を良くして改善しようとする取組みが多かった。
【0009】
例えば、エポキシ樹脂を使用せず、半導体素子の放熱性を高める方法は、特許文献1に記載されたものが、一般的に知られている。この方法は、パッケージ基板と同一材料で放熱板を形成することを特徴としている。
【0010】
【特許文献1】
特開平01−151257号公報(第2−3頁、第1図)
【0011】
【発明が解決しようとする課題】
しかしながら、上述した特許文献1の構造では、半導体素子の温度がパッケージ基板によく伝達し、パッケージ基板の温度が上昇する。その結果、パッケージ基板からの熱伝導により、リードフレームが温度上昇する。このため、リードフレームと外部の回路基板とを電気的かつ物理的に接合するはんだ接合部分において、温度上昇による接合信頼性の低下が問題になっている。
【0012】
本発明は、上述の問題点を解決するためになされたもので、熱伝導抑制手段を設け、接合信頼性を向上させた半導体装置を提供することを目的とする。
【0013】
【課題を解決するための手段】
この目的を達成するために本発明は、耐熱性の異なる複数種類の半導体素子と、これらの半導体素子を実装した回路基板とを有し、前記半導体素子の中で耐熱性の高い方の半導体素子の接続に熱伝導抑制手段を設けた構成としている。
【0014】
これにより、半導体装置内部の熱伝導を抑制することが可能となり、接合信頼性を向上させた半導体装置を得ることができる。
【0015】
【発明の実施の形態】
以下、図面を参照しながら本発明について説明をする。なお、各図において、同じ構成要素については同じ符号を付して、説明を省略する。
【0016】
図1は、本発明の第1の実施の形態にかかる半導体装置を示しており、耐熱特性の異なる2つの半導体素子、SiC半導体素子11とSi半導体素子12とを混載させている。SiC半導体素子11の特徴は、400℃でも動作する高耐熱性であり、Si半導体素子12と比較して低損失を実現している。Si半導体素子12は耐熱性が低く、150℃以下での使用に限定される。このように、特性の異なる半導体素子を同一パッケージに実装する場合、耐熱温度によって熱伝導抑制手段を変える必要がある。
【0017】
熱伝導抑制手段の一例を、図2に示す。半導体素子13は、モータ等の駆動機器への駆動電流のスイッチングに用いられ、発熱するため放熱処置が必要な駆動用半導体素子であり、トランジスタや、ダイオードから構成される。この半導体素子13に突起電極14を形成する。突起電極14は、図示しない金属ボールを、100〜300℃の加熱と60kHzの超音波を印加することにより、半導体素子13に接合している。そして、回路基板15の上にある金属配線と、再び熱と超音波により金属間接合し、電気的かつ物理的に接合を行なう。この時、突起電極14の形状を0.3mmφ〜1.0mmφに変化させることにより、電気及び熱の流れを抑制することができる。すなわち、突起電極14から流れる熱を、突起電極14の形状、例えば大きさにより抑制している。
【0018】
また、この状態で金属ワイヤ16を接合する。金属ワイヤ16はアルミまたは金で形成されており、半導体素子13及び金属リード17に対し、前述のアルミ線のウェッジボンディング工法や金ワイヤのボールボンディング工法により形成される。この時、金属ワイヤ16の形状、例えば線径を変化させることにより熱伝導を抑制することができる。
【0019】
さらに、回路基板15は、回路基板内減圧空間18と、絶縁材19と、金属ケース20を有しており、この状態で減圧雰囲気に投入し、金属ケース20を圧接し、パッケージとして完成する。パッケージを大気状態に戻すと、金属ケース20内は減圧された状態のため、金属ケース20と回路基板15との密着性は継続される。すなわち、半導体素子13と回路基板15との隙間部分は、減圧空間21になるため、熱の輻射による伝達は少なくなっている。
【0020】
そして、金属リード17は、放熱手段である放熱板22を介して2次回路基板23上の配線パターン24にはんだ25により接続されている。
【0021】
なお、半導体装置がトランジスタの場合、金属リード17は3本以上ある。1本は半導体素子13の下部電極と電気的に接合され、図2においては真中の金属リード17に相当する。残り2本の金属リードは、半導体素子13の上部にある2ヶ所の電極に接合され、図2においては左右の金属リード17に相当する。
【0022】
ここで、半導体素子13が駆動状態である際の、熱の流れについて説明する。半導体素子13は、100V〜1500Vの電圧をONとOFFするスイッチ素子である。このスイッチング動作において、損失が発生する。通常のIGBTなどの半導体素子では、印加電力に対し10%は熱損失になる。熱は、電気的なスイッチング動作を行っている半導体素子13全体から発生し、スイッチング動作を行っている限り発生するため、電気の変換ロスから発生した熱を適切に処理しないと、半導体素子13の誤動作や破壊につながる。
【0023】
しかしながら、はんだ25接合部分は熱に弱いため、できる限り熱を流したくない。そこで、半導体素子13の周囲を減圧空間21に置き、外部への放熱を遮断する構成としている。このとき、半導体素子13自身の温度上昇が問題となるが、半導体素子13にSiを用いる場合は120℃〜200℃を上限に、SiCを用いる場合は300℃〜400℃を上限に設計する。減圧空間21は、魔法瓶と同様の効果を持つため、回路基板15から金属リード17への熱の流れを抑制するため、半導体素子13の熱と金属リード17との熱勾配が大きくなる。また、回路基板内減圧空間18によって、同様の効果を得ることができる。この場合、半導体素子13を実装した部分に回路基板内減圧空間18を設けることで、より効果を高めることが可能となる。
【0024】
さらに、2次回路基板23上のはんだ25接合部分の温度上昇を抑えるため、金属リード17に対し、放熱板22をかしめて接合している。これにより、回路基板15から伝わった熱は、金属リード17を伝導し、その一部は放熱板22にて空気中に放熱され、残部がはんだ25接合部に伝熱される。はんだ25接合部は、接合される形状、基板材料、半導体駆動条件などで異なるが、最大温度が80℃〜125℃になるように設計している。
【0025】
このように、半導体素子13に対し、熱伝導抑制手段を設けることによって、周囲への熱の影響を少なくするようにしている。これによって、図1に示すように特性の異なる2つの半導体素子、SiC半導体素子11とSi半導体素子12とを混載させている。すなわち、同一の回路基板15に、耐熱性の高いSiC半導体素子11は、突起電極14を介し回路基板15に接合して断熱効果を高め、また耐熱性の低いSi半導体素子12は、放熱促進手段として、下面電極の全面を回路基板15に接合し、放熱性を良くしている。このような構造により、耐熱性のことなる半導体を同一パッケージに実装することができる。
【0026】
熱伝導抑制手段の他の例を、図3に示す。図3において、26は金属接触部、27は金属リード押圧部であり、使用される電流が大きく、半導体素子13のスイッチングロスが大きく、発熱量が多い場合に適用できる。半導体素子13の下面電極の全面を用いて回路基板15に接合しているので、許容電流値を上げることができ、したがって大きな電流を流すことができる。しかしながら、熱伝導も良くなるので、回路基板15内の回路基板内減圧空間18によって、断熱効果を得ている。半導体素子13の温度が200℃〜400℃になると、図2で示した200℃以下で使用するアルミ線や金線による接合が、金属の軟化や、半導体素子13内部への金属拡散の増大により使用できなくなる。このため、半導体素子13を金属リード押圧部27により押圧することで、回路基板15と金属リード押圧部27との間に挟み込む。金属リード押圧部27は、200℃〜400℃の温度に耐えるよう、接触部にはモリブデンを塗布している。これにより、熱応力が掛かっても接合部分が動くため、応力を開放することができる。
【0027】
以上のように、半導体素子と回路基板との電気的接続を、従来の配線用ワイヤに変えて突起電極及び金属片を使用することにより、浮遊インダクタンスや導通抵抗の低減を図ることができ、装置全体の小型化を図ることもできる。さらに、金属片及び半導体素子を絶縁樹脂材にてモールドし、かつ回路基板、絶縁樹脂材、及び放熱部材を一体化することにより、半導体素子からの熱の放散を従来に比べて高めることができる。
【0028】
なお、半導体素子の電極、並びに突起電極に金メッキを施すことで、これらの素材がアルミニウムにてなる場合であっても、半田接合を行うことが可能となる。また、半導体素子の電極の直下にバリア金属を設けることで、半導体素子、特に電極には金メッキを施す必要がなくなり、さらに、半導体素子の側面に保護材を設けることで、半導体素子の接合工程にて当該半導体素子の損傷を防止することが可能となる。
【0029】
図4は、本発明の第2の実施の形態にかかる半導体装置を示しており、特性の異なる2つの半導体素子、SiC半導体素子11とSi半導体素子12とを、同一パッケージに実装する構造を示している。耐熱性の高いSiC半導体素子11は、突起電極14を介し、Si半導体素子12の上に積層されている。この時、突起電極14の断面積を変化させることにより、SiC半導体素子11とSi半導体素子12との温度差を抑制することが可能となる。この構造により、複数のチップを小さな面積に実装することができ、また耐熱性により積層する場所を決めることができる。
【0030】
また、複数の半導体素子を積層する場合、積層された半導体素子間も突起電極で接続することで、浮遊インダクタンスや導通抵抗の低減を図ることができる。
【0031】
なお、熱の伝達は、材料物性である熱伝導係数と形状によって決定される。この熱の流れ易さや流れ難さを、一般的に熱抵抗R(℃/W)で定義している。熱抵抗の意味は電気的な抵抗と同様で、ある形状に与えた熱量(W)に対して、温度差(℃)が発生した場合、その物体が持っている特性のことを示し、熱抵抗が高いと熱を抑制する効果を持つ。そして、熱抵抗を高くするためには、熱伝導率の低い材料選定や、熱が流れ難い形状(例えば熱の流れる断面積が小さい、熱の流れる経路が長い等)、他の物質(空気や水)へ放熱する面積が少ない、及び放熱する他の物質が少ない(例えば真空断熱)等の方法がある。実施の形態で記載した突起電極や金属ワイヤの形状を工夫するということは、この熱抵抗を高めることを意味し、形状以外を工夫することによって、熱抵抗を高めても同様の効果が得られる。
【0032】
【発明の効果】
以上のように本発明によれば、耐熱性の異なる複数種類の半導体素子と、これらの半導体素子を実装した回路基板とを有し、前記半導体素子の中で耐熱性の高い方の半導体素子の接続に熱伝導抑制手段を設けることで、放熱と断熱の効果を同一パッケージ内部に搭載することができ、装置構成に比べて積層する構造により小型化することができる。したがって、Si半導体とSiC半導体を混載できるパッケージを提供することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態にかかる半導体装置を示す図
【図2】熱伝導抑制手段を説明する図
【図3】熱伝導抑制手段を説明する図
【図4】本発明の第2の実施の形態にかかる半導体装置を示す図
【図5】従来の半導体素子のパッケージ構造を示す図
【符号の説明】
11 SiC半導体素子
12 Si半導体素子
14 突起電極
15 回路基板
16 金属ワイヤ
17 金属リード
18 回路基板内減圧空間
20 金属ケース
22 放熱板
23 2次回路基板

Claims (3)

  1. 耐熱性の異なる複数種類の半導体素子と、これらの半導体素子を実装した回路基板とを有し、前記半導体素子の中で耐熱性の高い方の半導体素子を実装する接続部に熱伝導抑制手段を設けた半導体装置であって、前記熱伝導抑制手段として、前記半導体素子を実装した前記回路基板の部分に、減圧された空間である基板内減圧空間を設けたことを特徴とする半導体装置。
  2. 複数種類の半導体素子がSi半導体素子とSiC半導体素子であることを特徴とする請求項1に記載の半導体装置。
  3. 熱伝導抑制手段として、半導体素子の周囲に減圧された空間を設けるケースを設けたことを特徴とする請求項1、2のいずれかに記載の半導体装置。
JP2003007994A 2003-01-16 2003-01-16 半導体装置 Expired - Fee Related JP4096741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003007994A JP4096741B2 (ja) 2003-01-16 2003-01-16 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003007994A JP4096741B2 (ja) 2003-01-16 2003-01-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2004221381A JP2004221381A (ja) 2004-08-05
JP4096741B2 true JP4096741B2 (ja) 2008-06-04

Family

ID=32897927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003007994A Expired - Fee Related JP4096741B2 (ja) 2003-01-16 2003-01-16 半導体装置

Country Status (1)

Country Link
JP (1) JP4096741B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007105361A1 (ja) * 2006-03-08 2007-09-20 Kabushiki Kaisha Toshiba 電子部品モジュール
JP2008060430A (ja) * 2006-08-31 2008-03-13 Daikin Ind Ltd 電力変換装置
JP4984750B2 (ja) * 2006-08-31 2012-07-25 ダイキン工業株式会社 半導体装置
JP4833795B2 (ja) * 2006-10-31 2011-12-07 新日本製鐵株式会社 半導体素子の接続リード
JP5206102B2 (ja) 2008-05-08 2013-06-12 トヨタ自動車株式会社 半導体装置
JP4943373B2 (ja) * 2008-05-09 2012-05-30 新日本製鐵株式会社 デバイス実装方法
JP2012099855A (ja) * 2012-02-06 2012-05-24 Daikin Ind Ltd 電力変換装置
JPWO2013132644A1 (ja) * 2012-03-09 2015-07-30 三菱電機株式会社 半導体モジュール
US9443784B2 (en) 2012-03-09 2016-09-13 Mitsubishi Electric Corporation Semiconductor module including plate-shaped insulating members having different thickness
JP2013242111A (ja) * 2012-05-22 2013-12-05 Fujitsu Ltd ループ型ヒートパイプ及び電子機器
JP6119294B2 (ja) * 2013-02-18 2017-04-26 セイコーエプソン株式会社 量子干渉装置、原子発振器および移動体
JP2015173299A (ja) * 2015-07-06 2015-10-01 三菱電機株式会社 半導体モジュール

Also Published As

Publication number Publication date
JP2004221381A (ja) 2004-08-05

Similar Documents

Publication Publication Date Title
JP7204770B2 (ja) 両面冷却型パワーモジュールおよびその製造方法
KR102585450B1 (ko) 브레이징된 전기 전도성 층을 포함하는 칩 캐리어를 구비한 몰딩된 패키지
US9171773B2 (en) Semiconductor device
JP5656907B2 (ja) パワーモジュール
CN104285294B (zh) 半导体装置及该半导体装置的制造方法
EP3107120B1 (en) Power semiconductor module
US9905494B2 (en) Semiconductor device
US20190051636A1 (en) Semiconductor device
JP5558714B2 (ja) 半導体パッケージ
CN108735692B (zh) 半导体装置
JP6945418B2 (ja) 半導体装置および半導体装置の製造方法
US11251112B2 (en) Dual side cooling power module and manufacturing method of the same
JP2000164800A (ja) 半導体モジュール
CN104303297A (zh) 电力用半导体模块
CN115223977B (zh) 电力半导体装置、电力半导体装置的制造方法及电力变换装置
JP2007234690A (ja) パワー半導体モジュール
JP4096741B2 (ja) 半導体装置
CN112750800A (zh) 半导体功率模块
CN105161477A (zh) 一种平面型功率模块
CN111354709B (zh) 半导体装置及其制造方法
WO2005119896A1 (ja) インバータ装置
JP4645406B2 (ja) 半導体装置
JP2012209470A (ja) 半導体装置、半導体装置モジュール及び半導体装置の製造方法
CN111354710A (zh) 半导体装置及其制造方法
CN112951819A (zh) 半导体器件模块及组装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051122

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070827

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080303

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110321

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120321

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130321

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140321

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees