[go: up one dir, main page]

JP4075895B2 - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP4075895B2
JP4075895B2 JP2005035405A JP2005035405A JP4075895B2 JP 4075895 B2 JP4075895 B2 JP 4075895B2 JP 2005035405 A JP2005035405 A JP 2005035405A JP 2005035405 A JP2005035405 A JP 2005035405A JP 4075895 B2 JP4075895 B2 JP 4075895B2
Authority
JP
Japan
Prior art keywords
output circuit
image data
image
display
signal output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005035405A
Other languages
Japanese (ja)
Other versions
JP2005202423A (en
Inventor
秋元  肇
充 平木
仁 中原
隆志 秋岡
好之 金子
津村  誠
佳朗 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2005035405A priority Critical patent/JP4075895B2/en
Publication of JP2005202423A publication Critical patent/JP2005202423A/en
Application granted granted Critical
Publication of JP4075895B2 publication Critical patent/JP4075895B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

本発明は特に、画像データを表示画素アレイで構成される画像表示部に表示する画像表示装置に係わる。   In particular, the present invention relates to an image display device that displays image data on an image display unit including a display pixel array.

以下第8図及び第9図を用いて、従来の技術に関して述べる。第8図は、従来の技術による画像表示装置の第1の従来例である。
画像データ生成装置81には、圧縮された画像情報を供給するためのデータ通信回線およびデータベースであるCD−ROM34が接続されており、画像データ生成装置81によって生成された画像データは画像データ書き込み手段である液晶ドライバ82に順次入力される。液晶ドライバ82は画素アレイで構成されるTFT液晶パネル84に画像データを転送する。またTFTパネル84の端部には、シフトレジスタ83が設けられている。
Hereinafter, the prior art will be described with reference to FIGS. 8 and 9. FIG. FIG. 8 shows a first conventional example of an image display device according to the prior art.
The image data generation device 81 is connected to a data communication line for supplying compressed image information and a CD-ROM 34 which is a database. The image data generated by the image data generation device 81 is image data writing means. Are sequentially input to the liquid crystal driver 82. The liquid crystal driver 82 transfers the image data to the TFT liquid crystal panel 84 constituted by a pixel array. A shift register 83 is provided at the end of the TFT panel 84.

次に第1の従来例の動作を説明する。画像データ生成装置81の要求に応じて、通信回線やCD−ROM34からは、MPEG1規格に従って圧縮された画像情報が画像データ生成装置81に供給される。画像データ生成装置81は、各フレーム分の画像データを順次液晶ドライバ82に入力する。液晶ドライバ82は1水平画素分の画像データが蓄積する度に、1水平画素分の画像データを一括してTFT液晶パネル84に入力する。このときシフトレジスタ83は、この画像データが入力する画素アレイ上の行を順次指定する。
このようなTFT液晶ディスプレイを有する画像表示装置は、電子情報通信学会誌 Vol.78 No.7 pp662−667 1995年7月等に記載されている。
Next, the operation of the first conventional example will be described. In response to a request from the image data generation apparatus 81, image information compressed in accordance with the MPEG1 standard is supplied to the image data generation apparatus 81 from the communication line or the CD-ROM 34. The image data generation device 81 sequentially inputs image data for each frame to the liquid crystal driver 82. The liquid crystal driver 82 inputs image data for one horizontal pixel at a time to the TFT liquid crystal panel 84 every time image data for one horizontal pixel is accumulated. At this time, the shift register 83 sequentially designates rows on the pixel array to which the image data is input.
An image display device having such a TFT liquid crystal display is disclosed in the Institute of Electronics, Information and Communication Engineers, Vol. 78 No. 7 pp662-667, July 1995 and the like.

第9図は、従来の技術による画像表示装置の第2の従来例である。画像データ生成装置91には、圧縮された画像情報を供給するためのデータ通信回線およびデータベースであるCD−ROM34が接続されており、画像データ生成装置91によって生成された画像データは画像データ書き込み手段である液晶ドライバ92に入力される。液晶ドライバ92は画素アレイで構成される強誘電性液晶パネル94に画像データを転送する。また強誘電性液晶パネル94の端部には、デコーダ93が設けられている。   FIG. 9 shows a second conventional example of an image display device according to the prior art. The image data generation device 91 is connected to a data communication line for supplying compressed image information and a CD-ROM 34 which is a database. The image data generated by the image data generation device 91 is image data writing means. Is input to the liquid crystal driver 92. The liquid crystal driver 92 transfers the image data to the ferroelectric liquid crystal panel 94 constituted by a pixel array. A decoder 93 is provided at the end of the ferroelectric liquid crystal panel 94.

次に第2の従来例の動作を説明する。画像データ生成装置91の要求に応じて、通信回線やCD−ROM34からは、MPEG1規格に従って圧縮された画像情報が画像データ生成装置91に供給される。画像データ生成装置91は、前フレームと比較して変化した部分(ここではこれを動画部分と称する)を含む行のみの画像データを、書き換え部分画像データとして液晶ドライバ92に入力する。液晶ドライバ92は1水平画素分(1行分)の画像データが蓄積する度に、1水平画素分の画像データを一括して強誘電性液晶パネル94に入力する。このと
きデコーダ93は、この画像データを入力すべき画素アレイ上の行を指定する。
静止画部分は、以前の書き換え画像データを強誘電性液晶の記憶機能を利用して記憶しておく。
Next, the operation of the second conventional example will be described. In response to a request from the image data generation apparatus 91, image information compressed in accordance with the MPEG1 standard is supplied to the image data generation apparatus 91 from the communication line or the CD-ROM 34. The image data generation device 91 inputs, to the liquid crystal driver 92, image data of only a line including a portion changed from the previous frame (herein, this is referred to as a moving image portion) as rewritten partial image data. The liquid crystal driver 92 inputs image data for one horizontal pixel at a time to the ferroelectric liquid crystal panel 94 every time image data for one horizontal pixel (one row) is accumulated. At this time, the decoder 93 designates a row on the pixel array to which the image data is to be input.
In the still image portion, the previous rewritten image data is stored using the storage function of the ferroelectric liquid crystal.

このような強誘電性液晶ディスプレイを有する画像表示装置は、電子情報通信学会誌 Vol.78 No.7 pp676−679 1995年7月等に記載されている。   An image display device having such a ferroelectric liquid crystal display is disclosed in the IEICE Vol. 78 No. 7 pp676-679 July 1995 and the like.

第1の従来例においては、フレーム毎に全ての表示画素の書き換え動作を行っていた。これは表示画素の数が例えば640×480程度と少ないために、それほど大きな困難は伴わなかったためである。しかし、表示画素の数が数千×数千程度の高画質な画像表示装置を実現するためには、表示画素の書き換え速度が一桁大きくなってしまうために、第1の従来例の書き換え動作を用いて実現することは難しい。   In the first conventional example, the rewrite operation of all the display pixels is performed for each frame. This is because the number of display pixels is as small as, for example, about 640 × 480, so that there was no great difficulty. However, in order to realize a high-quality image display apparatus having the number of display pixels of about several thousand × several thousands, the rewrite operation of the first conventional example is performed because the rewrite speed of the display pixels is increased by one digit. It is difficult to realize using

また、第2の従来例は、強誘電性液晶の記憶機能を利用して、1フレーム内の書き換え部分を少なくし、単位時間当りの書き換え量の低減を図っている。しかし、実際には強誘電性液晶は本質的に多値レベルの記憶は困難であり、フルカラーの静止画を記憶させることはできない。したがって、フルカラ―の静止画を表示させる為には、フレーム毎の書き換えが必要であり、第2の従来例においても第1の従来例と同様に、表示画素の書き換え速度の問題が生じる。
本発明の目的は、書き換え速度の問題の生じない画像表示装置を提供することに有る。
The second conventional example uses the memory function of the ferroelectric liquid crystal to reduce the number of rewrites in one frame and to reduce the rewrite amount per unit time. However, in practice, ferroelectric liquid crystals are essentially difficult to memorize multi-levels and cannot store full-color still images. Therefore, in order to display a full-color still image, it is necessary to rewrite every frame, and the second conventional example has a problem of the rewriting speed of the display pixel as in the first conventional example.
An object of the present invention is to provide an image display device that does not cause a problem of rewriting speed.

上記目的は、少なくとも1つの動画像データと少なくとも1つの静止画像データとを、異なるフレームレート(>0)で画像表示部に入力できる画像データ入力手段を設けることによって達成できる。   The above object can be achieved by providing image data input means capable of inputting at least one moving image data and at least one still image data to the image display unit at different frame rates (> 0).

本発明に依れば、印刷物と同程度の数百ドット/インチ程度、表示画素の数が数千×数千程度の高画質な画像表示装置を、表示画素の書き換え速度を殆ど大きくすることなく実現することができる。   According to the present invention, a high-quality image display device having about several hundred dots / inch, which is about the same as a printed matter, and having a number of display pixels of about several thousand × several thousand can be achieved without substantially increasing the rewriting speed of the display pixels. Can be realized.

[実施例1]
以下、本発明の実施例1を第1図、第2図、第3図、第4図を用いて説明する。
第4図は、本実施例の使用状態を説明する図である。本実施例による画像表示装置の親機31は、家屋等の中に定置され、通信回線に接続されている。親機31の中で生成された画像データは、マイクロ波無線によって子機1に転送され、子機1の上に表示される。使用者は子機1を手に持って使用し、不使用時には親機31に接続された充電器54に格納する。
[Example 1]
Embodiment 1 of the present invention will be described below with reference to FIG. 1, FIG. 2, FIG. 3, and FIG.
FIG. 4 is a diagram for explaining the use state of the present embodiment. The master unit 31 of the image display apparatus according to the present embodiment is placed in a house or the like and connected to a communication line. The image data generated in the parent device 31 is transferred to the child device 1 by microwave radio and displayed on the child device 1. The user uses the handset 1 in his / her hand and stores it in the charger 54 connected to the base unit 31 when not in use.

以下、第1図および第2図を用いて本実施例の構成を述べる。第1図は本実施例の構成図である。画像データ生成装置33には、圧縮された画像情報を供給するためのデータ通信回線およびデータベースであるCD−ROM34が接続されており、画像データ生成装置33にはさらに生成された画像データをマイクロ波無線によって転送するための無線インタフェース32が接続されている。これらは画像表示装置の親機31に設けられている。親機31内の無線インタフェース32と無線情報を交換するのは、子機1内の無線インタフェース2である。無線インタフェース2からは4通りの出力が伸びている。1つ目の出力は動画像デコ―ダ3を経て動画像書き込み線4を介して書き込み信号生成回路17に、2つ目の出力は静止画像デコーダ5、静止画像メモリ6を経て静止画像書き込み線7を介して書き込み信号生成回路17に、3つ目の出力はテキストコードメモリ8、アウトラインフォント生成回路9を経てテキスト書き込み線11を介して書き込み信号生成回路17に、4つ目の出力はアイコン/ウインドウアドレスメモリ12、アイコン/ウインドウ生成回路13を経てアイコン/ウインドウ書き込み線15を介して書き込み信号生成回路17にそれぞれ入力している。なおアウトラインフォント生成回路9とアイコン/ウインドウ生成回路13には、それぞれアウトラインフォントROM10とアイコン/ウインドウROM14が接続されている。なおアイコン/ウインドウアドレスメモリ12には、これらとは別にアイコン/ウインドウ位置検出回路16が接続されている。また他にタイミング生成回路20が設けられており、位置検出回路16とタイミング生成回路20の出力は静止画像メモリ6、テキストコードメモリ8、アイコン/ウインドウアドレスメモリ12を制御しているが、ここではこれらの出力の記載は省略している。   The configuration of this embodiment will be described below with reference to FIGS. 1 and 2. FIG. 1 is a block diagram of the present embodiment. The image data generation device 33 is connected to a data communication line for supplying compressed image information and a CD-ROM 34 which is a database. The image data generation device 33 further receives the generated image data as a microwave. A wireless interface 32 for transferring wirelessly is connected. These are provided in the master unit 31 of the image display device. The wireless interface 2 in the handset 1 exchanges wireless information with the wireless interface 32 in the base unit 31. There are four types of output from the wireless interface 2. The first output passes through the moving picture decoder 3 and the writing signal generation circuit 17 via the moving picture writing line 4, and the second output passes through the still picture decoder 5 and the still picture memory 6, and the still picture writing line. 7 to the write signal generation circuit 17, the third output passes through the text code memory 8, the outline font generation circuit 9, and the text write line 11 to the write signal generation circuit 17. The signal is input to the write signal generation circuit 17 via the icon / window write line 15 via the / window address memory 12 and the icon / window generation circuit 13. An outline font ROM 10 and an icon / window ROM 14 are connected to the outline font generation circuit 9 and the icon / window generation circuit 13, respectively. In addition to this, an icon / window position detection circuit 16 is connected to the icon / window address memory 12. In addition, a timing generation circuit 20 is provided, and the outputs of the position detection circuit 16 and the timing generation circuit 20 control the still image memory 6, the text code memory 8, and the icon / window address memory 12. The description of these outputs is omitted.

書き込み信号生成回路17には、さらにTN液晶を用いて表示を行う表示画素アレイ18が接続されている。表示画素アレイ18にはタッチセンサが設けられており、その出力はタッチセンサ出力生成回路19を介して無線インタフェース2に入力している。   The write signal generation circuit 17 is further connected to a display pixel array 18 that performs display using TN liquid crystal. The display pixel array 18 is provided with a touch sensor, and its output is input to the wireless interface 2 via the touch sensor output generation circuit 19.

第2図は、表示画素アレイ18の内部構成図である。表示画素領域53には、マトリクス状に表示画素が設けられており、各画素はTN液晶容量49とそれに接続されたTFTスイッチ48、TFTスイッチ48のゲートを駆動するANDゲート回路47とから構成されている。ANDゲート回路47およびTFTスイッチ48は、Poly-Si TFTのCMOSプロセスを用いて作成されている。TFTスイッチ48の他端は信号線45に、ANDゲート回路47の入力は行、列方向にそれぞれ垂直方向ゲート選択線50、水平方向ゲート選択線46に接続されている。信号線45には動画像信号出力回路43と静止画像信号出力回路41とが接続されている。
また垂直方向ゲート選択線50には動画像垂直方向選択回路52と静止画像垂直方向選択回路51が、水平方向ゲート選択線46には動画像水平方向選択回路44と静止画像水平方向選択回路42が接続されている。動画像信号出力回路43、静止画像信号出力回路41、動画像垂直方向選択回路52、静止画像垂直方向選択回路51、動画像水平方向選択回路44、静止画像水平方向選択回路42はそれぞれ、書き込み信号生成回路17と接続されている。
FIG. 2 is an internal configuration diagram of the display pixel array 18. The display pixel region 53 is provided with display pixels in a matrix, and each pixel is composed of a TN liquid crystal capacitor 49, a TFT switch 48 connected thereto, and an AND gate circuit 47 that drives the gate of the TFT switch 48. ing. The AND gate circuit 47 and the TFT switch 48 are formed using a Poly-Si TFT CMOS process. The other end of the TFT switch 48 is connected to the signal line 45, and the input of the AND gate circuit 47 is connected to the vertical direction gate selection line 50 and the horizontal direction gate selection line 46 in the row and column directions, respectively. A moving image signal output circuit 43 and a still image signal output circuit 41 are connected to the signal line 45.
The vertical gate selection line 50 includes a moving image vertical direction selection circuit 52 and a still image vertical direction selection circuit 51, and the horizontal direction gate selection line 46 includes a moving image horizontal direction selection circuit 44 and a still image horizontal direction selection circuit 42. It is connected. The moving image signal output circuit 43, the still image signal output circuit 41, the moving image vertical direction selection circuit 52, the still image vertical direction selection circuit 51, the moving image horizontal direction selection circuit 44, and the still image horizontal direction selection circuit 42 are respectively written signals. The generation circuit 17 is connected.

以下、第1図、第2図および第3図を用いて本実施例の動作を述べる。第1図に示すように、データ通信回線およびデータベースであるCD−ROM34から入力された圧縮された画像情報は、画像データ生成装置33内にて動画像データ、静止画像データ、テキストデータおよび図形情報、アイコンおよびウインドウデータに分解され、所定の符号化がなされた状態で無線インタフェース32に入力される。この画像データは、親機無線インタフェース32から子機無線インタフェース2に入力され、それぞれのデータの種類毎に所定の信号処理系に入力される。即ち動画像データはそのまま動画像デコーダ3にて映像信号に変換され、動画像書き込み線4を介して書き込み信号生成回路17に入力される。また静止画像は静止画像デコーダ5にて映像信号に変換された後、一旦は静止画像メモリ6に書き込まれる。そしてこの静止画像データは、所定のタイミングで順次静止画像書き込み線7を介して書き込み信号生成回路17に入力される。テキストデータおよび図形情報は、テキストコード等の状態で一旦はテキストコードメモリ8に蓄えられる。そしてこのテキストデータおよび図形情報は、所定のタイミングで順次アウトラインフォント生成回路9に読みだされ、静止画像データに変換された後に、テキスト書き込み線11を介して書き込み信号生成回路17に入力される。アイコンおよびウインドウデータもまた、データコードおよび画像アドレスデータの状態でアイコン/ウインドウアドレスメモリ12に一旦は記憶される。そしてこのアイコンおよびウインドウデータは、所定のタイミングで順次アイコン/ウインドウ生成回路13に読みだされ、静止画像データに変換された後に、アイコン/ウインドウ書き込み線15を介して書き込み信号生成回路17に入力される。 なお静止画像メモリ6、テキストコードメモリ8、アイコン/ウインドウアドレスメモリ12からのデータの読みだしは、後述するようにタイミング生成回路20によって制御されている。またアイコンやウインドウの位置や、形状の変化は、アイコン/ウインドウ位置検出回路16によって検出される。これらの変化が検出されると、アイコン/ウインドウ位置検出回路16は、タイミング生成回路20によって制御されている静止画像データの信号生成回路17への入力に対して割込みをかけ、アイコンやウインドウの位置や、形状が変化した部分の表示画素アドレスに対して静止画像データの書き込みを行う。   The operation of this embodiment will be described below with reference to FIGS. 1, 2 and 3. As shown in FIG. 1, compressed image information inputted from a data communication line and a CD-ROM 34, which is a database, is converted into moving image data, still image data, text data, and graphic information in an image data generating device 33. The data is decomposed into icons and window data, and input to the wireless interface 32 in a state where predetermined encoding is performed. This image data is input from the parent device wireless interface 32 to the child device wireless interface 2, and is input to a predetermined signal processing system for each type of data. That is, the moving image data is converted as it is into a video signal by the moving image decoder 3 and input to the write signal generation circuit 17 via the moving image write line 4. The still image is converted into a video signal by the still image decoder 5 and then once written in the still image memory 6. The still image data is sequentially input to the write signal generation circuit 17 via the still image write line 7 at a predetermined timing. Text data and graphic information are temporarily stored in the text code memory 8 in the state of a text code or the like. The text data and graphic information are sequentially read by the outline font generation circuit 9 at a predetermined timing, converted into still image data, and then input to the write signal generation circuit 17 via the text write line 11. The icon and window data are also temporarily stored in the icon / window address memory 12 in the state of data code and image address data. The icon and window data are sequentially read by the icon / window generation circuit 13 at a predetermined timing, converted into still image data, and then input to the write signal generation circuit 17 via the icon / window write line 15. The The reading of data from the still image memory 6, the text code memory 8, and the icon / window address memory 12 is controlled by a timing generation circuit 20 as will be described later. Further, the icon / window position and shape change are detected by the icon / window position detection circuit 16. When these changes are detected, the icon / window position detection circuit 16 interrupts the input of the still image data controlled by the timing generation circuit 20 to the signal generation circuit 17, and positions the icons and windows. Alternatively, still image data is written to the display pixel address of the portion whose shape has changed.

書き込み信号生成回路17は、入力した画像データに基づき表示画素アレイ18に書き込み信号を送るが、これは後で第2図を用いて説明する。なお表示画素アレイ18にはタッチセンサが設けられており、指先等で指示されたアドレス情報は、タッチセンサ出力生成回路19を介して無線インタフェース2、無線インタフェース32を経て画像データ生成装置33に入力し、オペレータの命令を伝える。   The write signal generation circuit 17 sends a write signal to the display pixel array 18 based on the input image data, which will be described later with reference to FIG. The display pixel array 18 is provided with a touch sensor, and address information instructed by a fingertip or the like is input to the image data generation device 33 via the touch sensor output generation circuit 19 via the wireless interface 2 and the wireless interface 32. And tell the operator's command.

次に第2図を用いて表示画素アレイ18の動作を説明する。
書き込み信号生成回路17は、画像データを動画像と静止画像に分けて、それぞれデータとアドレスを出力する。動画像のデータは動画像信号出力回路43、アドレスは動画像垂直方向選択回路52と動画像水平方向選択回路44に出力され、静止画像のデータは静止画像信号出力回路41、アドレスは静止画像垂直方向選択回路51と静止画像水平方向選択回路42に出力される。
Next, the operation of the display pixel array 18 will be described with reference to FIG.
The write signal generation circuit 17 divides the image data into a moving image and a still image, and outputs data and an address, respectively. The moving image data is output to the moving image signal output circuit 43, the address is output to the moving image vertical direction selection circuit 52 and the moving image horizontal direction selection circuit 44, the still image data is output to the still image signal output circuit 41, and the address is the still image vertical. It is output to the direction selection circuit 51 and the still image horizontal direction selection circuit 42.

表示画素に画像信号を書き込む際には、動画像垂直方向選択回路52が行方向のアドレスを選択し、動画像水平方向選択回路44が選択された行の中で動画像であるアドレスを選択する。その結果、選択された表示画素のANDゲート回路47がオンし、接続されたTFTスイッチ48をオンにする。このとき動画像信号出力回路43は、動画像データをAD変換することにより、選択された各表示画素に入力すべき信号電圧を生成、信号線45に印加しており、この信号電圧がTFTスイッチ48を介してTN液晶容量49に入力される。静止画像に関しても、その信号書き込み方法は動画像と同様なので、ここでは記載を省略する。   When writing an image signal to a display pixel, the moving image vertical direction selection circuit 52 selects an address in the row direction, and the moving image horizontal direction selection circuit 44 selects an address that is a moving image in the selected row. . As a result, the AND gate circuit 47 of the selected display pixel is turned on, and the connected TFT switch 48 is turned on. At this time, the moving image signal output circuit 43 performs AD conversion of the moving image data to generate a signal voltage to be input to each selected display pixel and apply it to the signal line 45. This signal voltage is applied to the TFT switch. The signal is input to the TN liquid crystal capacitor 49 via 48. As for the still image, the signal writing method is the same as that of the moving image, and therefore the description is omitted here.

次に、動画像と静止画像を表示画素アレイ18に書き込む際のタイミングに関して、第3図を用いて説明する。第3図は表示画素アレイ18に対する動画像と静止画像の書き込み方を説明する図である。表示画素領域53には表示画素を丸印で示してあり、簡単のために表示画素アレイは8行×12列としている。表示画素中、aからdまでの符号をつけたものは動画像の表示画素、その他は静止画像の表示画素である。ここでTN液晶容量49からの電流のリークが十分に小さく、静止画像は1秒間にm回のリフレッシュ書き込み動作をすればフリッカが目に付かないものと仮定し、さらに動画像は1秒間にn枚の画像が入力されてくるものとする。ここで静止画表示領域の表示画素がj行、動画画表示領域の表示画素がk行ならば、静止画像と動画像の単位時間あたりの書き込み行数の比は、(m×j):(n×k)とすれば良い。例えばmを10、nを60、jを8、kを4とすれば、この比は1:3となり、動画像の書き込み3行に対して静止画像の書き込み1行の割合で書き込みを行えば良いことが分かる。   Next, the timing for writing moving images and still images to the display pixel array 18 will be described with reference to FIG. FIG. 3 is a diagram for explaining how to write a moving image and a still image to the display pixel array 18. In the display pixel area 53, display pixels are indicated by circles, and the display pixel array has 8 rows × 12 columns for simplicity. Among the display pixels, the ones labeled with a to d are moving image display pixels, and the others are still image display pixels. Here, it is assumed that the current leakage from the TN liquid crystal capacitor 49 is sufficiently small, and that the still image is flicker-free if the refresh write operation is performed m times per second, and the moving image is n per second. Assume that images are input. If the display pixels in the still image display area are j rows and the display pixels in the moving image display area are k rows, the ratio of the number of write lines per unit time between the still image and the moving image is (m × j) :( n × k). For example, if m is 10, n is 60, j is 8 and k is 4, this ratio is 1: 3. If writing is performed at a rate of 1 row of still image writing to 3 rows of moving image writing. I know it ’s good.

他の数値例として、静止画像を表示している表示画素アレイ18が5000行の画素を有しており、さらにその上に1秒間に30フレーム表示されている動画が500本の走査線を有している場合を仮定する。この場合も、TN液晶容量49からの電流のリークが充分に抑圧されており、静止画像は1秒間に1回のリフレッシュ書き込み動作をすればフリッカが目に付かないものと仮定すれば、静止画像と動画像の単位時間当りの書き込み行数の比は前述の式から1:3とすることが可能であり、単純に500本の走査線を有している動画だけを30フレーム毎秒で表示することに比較して、表示画素アレイへの書き込み速度は33%増しになるに過ぎない((1+3)/3=1.33)。現時点におけるディスプレイは、一般的なVGA仕様で480行、60フレーム毎秒程度であるから、本実施例における500行、30フレーム毎秒の33%増しという書き込み速度は、現時点における一般的なディスプレイに比較しても、書き込み速度を約70%に低減できる利点がある(1.33×(500/480)×(30/60)=0.69)。   As another numerical example, a display pixel array 18 displaying a still image has 5000 rows of pixels, and a moving image displayed on 30 frames per second has 500 scanning lines. Assuming that Also in this case, if it is assumed that the current leak from the TN liquid crystal capacitor 49 is sufficiently suppressed, and the still image is not noticeable if flicker is not noticeable if the refresh write operation is performed once per second. The ratio of the number of written lines per unit time of a moving image can be 1: 3 from the above formula, and only a moving image having 500 scanning lines is simply displayed at 30 frames per second. In comparison, the writing speed to the display pixel array is only 33% higher ((1 + 3) /3=1.33). Since the display at the present time is about 480 lines and 60 frames per second according to the general VGA specification, the writing speed of 33% increase of 500 lines and 30 frames per second in this embodiment is compared with the current general display. However, there is an advantage that the writing speed can be reduced to about 70% (1.33 × (500/480) × (30/60) = 0.69).

なお前述のように、静止画像のリフレッシュ書き込みフレームレートを低下させると、画像中にフリッカが生じてくる。このとき表示画素への書き込みを順次走査でなく、g個のフィールドに分解してg行毎に間歇的に書き込み走査を行うと、よりフリッカが抑圧され、より低いフレームレートで書き込みを行うことができる。   As described above, when the refresh writing frame rate of the still image is lowered, flicker occurs in the image. At this time, if writing to the display pixel is not sequentially scanned, but is divided into g fields and intermittently scanned for every g rows, flicker is suppressed and writing can be performed at a lower frame rate. it can.

以上の本実施例の説明においては、親機31から子機1へはマイクロ波無線を用いたが、例えば赤外光通信や有線のような他のデータ転送手段を用いても構わないことは明らかである。
また、本実施例では、動画像も静止画像も1表示画素の単位を同一としたが、一般に動画像では静止画像ほどの高精細度は要求されないため、静止画像における2×2あるいは任意のh×i表示画素を新たに動画像における単位表示画素として扱っても良い。このときh×i表示画素には同一タイミングで信号の書き込みを行うと、不要な書き込み速度の増加を防ぐことができる。
In the above description of the present embodiment, the microwave radio is used from the parent device 31 to the child device 1. However, for example, other data transfer means such as infrared light communication or cable may be used. it is obvious.
In this embodiment, the unit of one display pixel is the same for both the moving image and the still image. However, in general, a moving image does not require the same high definition as a still image. The xi display pixel may be newly treated as a unit display pixel in the moving image. At this time, if signals are written to the h × i display pixels at the same timing, an unnecessary increase in writing speed can be prevented.

一般に動画像では6ビット、静止画像では8ビット程度の画像信号精度が要求される。そこで動画像信号出力回路43と静止画像信号出力回路41のAD変換器精度を、それぞれ6ビットおよび8ビットと変えると、より高速動作を要求される動画像信号出力回路43の方がビット精度が低くなり、AD変換器に設計が容易になる。
また、本実施例では、1つの動画表示領域が1つの静止画表示領域で囲まれている場合について述べたが、本発明の考え方に従えば、フレームレートが異なる動画表示領域と静止画表示領域が存在すれば領域の数あるいはそれらの配置に関係なく、本発明の効果が得られる。また、フレームレートが異なる静止画表示領域同士が隣接している場合も本発明の効果が得られる。
[実施例2]
Generally, image signal accuracy of about 6 bits for moving images and about 8 bits for still images is required. Therefore, if the AD converter accuracy of the moving image signal output circuit 43 and the still image signal output circuit 41 is changed to 6 bits and 8 bits, respectively, the moving image signal output circuit 43 that requires higher speed operation has higher bit accuracy. It becomes low and design becomes easy for an AD converter.
In the present embodiment, the case where one moving image display area is surrounded by one still image display area has been described. However, according to the concept of the present invention, a moving image display area and a still image display area having different frame rates are used. If there is, the effect of the present invention can be obtained regardless of the number of regions or their arrangement. The effects of the present invention can also be obtained when still image display areas having different frame rates are adjacent to each other.
[Example 2]

以下、本発明の実施例2を第5図を用いて説明する。第5図は本実施例における子機60の構成図である。親機31の構成と動作は、実施例1と同様であるので省略する。
本実施例と実施例1との差異は、実施例1が無線インタフェース2から信号生成回路17までをハードウエアとしての電子回路で構成しているのに対し、本実施例はこれと同じ機能をマイクロコンピュータ61上のソフトウエアと、並列出力ポートを有する画像メモリ62とで実現していることである。本実施例においても実施例1と同様の効果を得ることができる。
なお、特に画像メモリ62の出力ポート数を表示画素アレイ部の列方向の画素数と同一にしておくと、信号生成回路17のレイアウト上便利である。
[実施例3]
Embodiment 2 of the present invention will be described below with reference to FIG. FIG. 5 is a block diagram of the slave unit 60 in this embodiment. Since the configuration and operation of the master unit 31 are the same as those in the first embodiment, a description thereof is omitted.
The difference between the present embodiment and the first embodiment is that, in the first embodiment, the wireless interface 2 to the signal generation circuit 17 are configured by electronic circuits as hardware, whereas the present embodiment has the same function. This is realized by software on the microcomputer 61 and an image memory 62 having a parallel output port. In the present embodiment, the same effect as that of the first embodiment can be obtained.
In particular, it is convenient in terms of the layout of the signal generation circuit 17 to make the number of output ports of the image memory 62 equal to the number of pixels in the column direction of the display pixel array section.
[Example 3]

以下、本発明の実施例4を第7図を用いて説明する。第7図は、本実施例における親機64の構成図である。本実施例と実施例1との差異は、画像データ生成装置73に、大画面66を有する別の子機65が有線で接続され、子機1(図示せず)と子機65とが親機64のシステムを共有していることである。
本実施例においては、複数の子機を単一の親機64で制御することにより、コストダウンを図ることができる。
Embodiment 4 of the present invention will be described below with reference to FIG. FIG. 7 is a block diagram of the base unit 64 in this embodiment. The difference between the present embodiment and the first embodiment is that another slave unit 65 having a large screen 66 is connected to the image data generation device 73 by wire, and the slave unit 1 (not shown) and the slave unit 65 are connected to each other. The system of the machine 64 is shared.
In the present embodiment, the cost can be reduced by controlling a plurality of slave units with a single master unit 64.

本発明は画像データを表示画素アレイで構成される画像表示部に表示する場合に、表示画素の書き換え速度を殆ど変えずに、超高精細な画像表示装置を実現できる。
The present invention can realize an ultra-high-definition image display device with almost no change in the rewrite speed of display pixels when image data is displayed on an image display unit constituted by a display pixel array.

図1は実施例1の構成図である。FIG. 1 is a configuration diagram of the first embodiment. 図2は実施例1の表示画素アレイの内部構成図である。FIG. 2 is an internal configuration diagram of the display pixel array according to the first embodiment. 図3は実施例1の表示画素アレイへの動画像と静止画像の書き込み方を説明する図である。FIG. 3 is a diagram for explaining how to write a moving image and a still image to the display pixel array according to the first embodiment. 図4は実施例1の使用状態を説明する図である。FIG. 4 is a diagram illustrating a use state of the first embodiment. 図5は実施例2における子機の構成図である。FIG. 5 is a configuration diagram of the slave unit in the second embodiment. 図6は実施例3における新規の構成図である。FIG. 6 is a new configuration diagram in the third embodiment. 図7は第1の従来例の構成図である。FIG. 7 is a block diagram of the first conventional example. 図8は第2の従来例の構成図である。FIG. 8 is a block diagram of a second conventional example.

符号の説明Explanation of symbols

1…子機、2…無線インタフェース、3…動画像デコーダ、4…動画像書き込み線、5…静止画像デコーダ、6…静止画像メモリ、7…静止画像書き込み線、8…テキストコードメモリ、9…アウトラインフォント生成回路、10…アウトラインフォントROM、11…テキスト書き込み線、12…アイコン/ウインドウアドレスメモリ、13…アイコン/ウインドウ生成回路、14…アイコン/ウインドウROM、15…アイコン/ウインドウ書き込み線、16…位置検出回路、17…書き込み信号生成回路、18…表示画素アレイ、19…タッチセンサ出力生成回路、20…タイミング生成回路。 DESCRIPTION OF SYMBOLS 1 ... cordless handset, 2 ... wireless interface, 3 ... moving image decoder, 4 ... moving image writing line, 5 ... still image decoder, 6 ... still image memory, 7 ... still image writing line, 8 ... text code memory, 9 ... Outline font generation circuit, 10 ... outline font ROM, 11 ... text writing line, 12 ... icon / window address memory, 13 ... icon / window generation circuit, 14 ... icon / window ROM, 15 ... icon / window writing line, 16 ... Position detection circuit, 17 ... write signal generation circuit, 18 ... display pixel array, 19 ... touch sensor output generation circuit, 20 ... timing generation circuit.

Claims (3)

マトリクス状に設けられた複数の表示画素からなる画像表示部と、
該表示画素毎に列方向に設けられた複数の信号線と、
該信号線に対して画像データを出力するために各信号線に接続された画像データ出力回路と、
上記画像データを書込む画素を指定するための書込み画素選択手段を有し、
画像データを表示画素アレイで構成される画像表示部に表示する画像表示装置において、信号線を介して同一の表示画素に対する画像データを選択的に出力するための手段とし
て、第一の画像データ出力回路である動画像信号出力回路及び第二の画像データ出力回路である動画像信号出力回路とは異なる表示階調精度を有する静止画像信号出力回路を独立した回路構成として設け、更に上記動画像信号出力回路及び上記静止画像信号出力回路は同一の信号線にそれぞれ接続されており、上記動画像信号出力回路と上記静止画信号出力回路は二者択一的に選択的に画像データを該信号線に出力することを特徴とする画像表示装置。
An image display unit comprising a plurality of display pixels provided in a matrix;
A plurality of signal lines provided in the column direction for each display pixel;
An image data output circuit connected to each signal line to output image data to the signal line;
Writing pixel selection means for designating pixels for writing the image data;
An image display apparatus for displaying the composed the image display unit of the image data in the display pixel array, as a means for selectively outputting the image data for the same display pixel via the signal line, the first provided as a separate circuit arrangement a still image signal output circuit having a different display gradation precision moving image signal output circuit which is a moving image signal output circuit and the second image data output circuit of an image data output circuit, further the The moving image signal output circuit and the still image signal output circuit are respectively connected to the same signal line, and the moving image signal output circuit and the still image signal output circuit alternatively or selectively output image data. An image display device that outputs to the signal line .
マトリクス状に設けられた複数の表示画素からなる画像表示部と、
該表示画素毎に列方向に設けられた複数の信号線と、
該信号線に対して画像データを出力するために各信号線に接続された画像データ出力回路と、
上記画像データを書込む画素を指定するための書込み画素選択手段を有し、
該画像データを表示画素アレイで構成される該画像表示部に表示する画像表示装置において、該信号線を介して同一の表示画素に対する画像データの選択的に出力するための手段として、第一の画像データ出力回路である動画像信号出力回路及び第二の画像データ出力回路である動画像信号出力回路とは異なる表示階調精度を有する静止画像信号出力回路を独立した
回路構成として設け、更に上記動画像信号出力回路及び上記静止画信号出力回路は同一の信号線にそれぞれ接続されており、
上記動画像信号出力回路と上記静止画信号出力回路は二者択一的に選択的に画像データを該信号線に出力し、
書込み画素選択手段として、動画または静止画を上記表示画素アレイの一部分にのみ表示することを可能とするための部分領域走査手段を有し、該部分領域走査手段は、列及び行方向の画素選択回路と、各画素内に設けられたAND論理によって構成されることを特徴とする画像表示装置。
An image display unit comprising a plurality of display pixels provided in a matrix;
A plurality of signal lines provided in the column direction for each display pixel;
An image data output circuit connected to each signal line to output image data to the signal line;
Writing pixel selection means for designating pixels for writing the image data;
In the image display device for displaying the image data on the image display unit configured by a display pixel array, as means for selectively outputting image data for the same display pixel via the signal line , provided as a separate circuit arrangement a still image signal output circuit having a different display gradation precision moving image signal output circuit which is a moving image signal output circuit and the second image data output circuit of an image data output circuit, further the The moving image signal output circuit and the still image signal output circuit are respectively connected to the same signal line,
The moving image signal output circuit and the still image signal output circuit alternatively or selectively output image data to the signal line,
As write pixel selecting means, a moving image or a still image have a partial region scanning means for making it possible to display only a portion of the display pixel array, partial region scanning means, pixel selection of column and row directions An image display device comprising a circuit and AND logic provided in each pixel .
マトリクス状に設けられた複数の表示画素からなる画像表示部と、
該表示画素毎に列方向に設けられた複数の信号線と、
該信号線に対して画像データを出力するために各信号線に接続された画像データ出力回路と、
上記画像データを書込む画素を指定するための書込み画素選択手段を有し、
画像データを表示画素アレイで構成される画像表示部に表示する画像表示装置において、
該信号線を介して同一の表示画素に対する画像データの選択的に出力するための手段として、第一の画像データ出力回路である動画像信号出力回路及び第二の画像データ出力回路である動画像信号出力回路とは異なる表示階調精度を有する静止画像信号出力回路を独立した
回路構成として設け、
更に上記動画像信号出力回路及び上記静止画信号出力回路は同一の信号線にそれぞれ接続されており、
上記動画像信号出力回路と上記静止画信号出力回路は二者択一的に選択的に画像データを該信号線に出力し、
更に静止画像データ専用の蓄積手段を有することを特徴とする画像表示装置。
An image display unit comprising a plurality of display pixels provided in a matrix;
A plurality of signal lines provided in the column direction for each display pixel;
An image data output circuit connected to each signal line to output image data to the signal line;
Writing pixel selection means for designating pixels for writing the image data;
An image display apparatus for displaying the composed the image display unit of the image data in the display pixel array,
As means for selectively outputting image data for the same display pixel via the signal line , a moving image signal output circuit as a first image data output circuit and a moving image as a second image data output circuit A still image signal output circuit having a display gradation accuracy different from that of the signal output circuit is provided as an independent circuit configuration ,
Further, the moving image signal output circuit and the still image signal output circuit are respectively connected to the same signal line,
The moving image signal output circuit and the still image signal output circuit alternatively or selectively output image data to the signal line,
An image display device further comprising storage means dedicated to still image data.
JP2005035405A 2005-02-14 2005-02-14 Image display device Expired - Fee Related JP4075895B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005035405A JP4075895B2 (en) 2005-02-14 2005-02-14 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005035405A JP4075895B2 (en) 2005-02-14 2005-02-14 Image display device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51257497A Division JP3694527B2 (en) 1995-09-20 1995-09-20 Image display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006138434A Division JP4075941B2 (en) 2006-05-18 2006-05-18 Image display device

Publications (2)

Publication Number Publication Date
JP2005202423A JP2005202423A (en) 2005-07-28
JP4075895B2 true JP4075895B2 (en) 2008-04-16

Family

ID=34824734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005035405A Expired - Fee Related JP4075895B2 (en) 2005-02-14 2005-02-14 Image display device

Country Status (1)

Country Link
JP (1) JP4075895B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10696610B2 (en) 2017-12-11 2020-06-30 Valvoline Licensing And Intellectual Property Llc Scalable synthesis of hydrogenated alpha styrene dimer
US10927321B2 (en) 2019-03-13 2021-02-23 Valvoline Licensing And Intellectual Property Llc Traction fluid with improved low temperature properties

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011145706A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210985A (en) * 1988-10-04 1990-08-22 Sharp Corp Drive circuit for matrix type liquid crystal display device
JPH02244880A (en) * 1989-03-17 1990-09-28 Hitachi Ltd Synthetic screen display device, electronic viewfinder and flat panel television receiver constructed using the same
JPH04317099A (en) * 1991-04-16 1992-11-09 Matsushita Electric Ind Co Ltd Video compatible frame buffer
JP3253778B2 (en) * 1993-10-07 2002-02-04 株式会社東芝 Display system, display control method, and electronic device
JP2871438B2 (en) * 1993-12-22 1999-03-17 日本電気株式会社 Graphics display processor
JP3511409B2 (en) * 1994-10-27 2004-03-29 株式会社半導体エネルギー研究所 Active matrix type liquid crystal display device and driving method thereof
JP3234131B2 (en) * 1995-06-23 2001-12-04 株式会社東芝 Liquid crystal display

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10696610B2 (en) 2017-12-11 2020-06-30 Valvoline Licensing And Intellectual Property Llc Scalable synthesis of hydrogenated alpha styrene dimer
US10927321B2 (en) 2019-03-13 2021-02-23 Valvoline Licensing And Intellectual Property Llc Traction fluid with improved low temperature properties

Also Published As

Publication number Publication date
JP2005202423A (en) 2005-07-28

Similar Documents

Publication Publication Date Title
JP3694527B2 (en) Image display device
JPWO1997011447A1 (en) Image display device
US7423623B2 (en) Image display device
US7176947B2 (en) Device for driving a display apparatus
US6225990B1 (en) Method of driving display apparatus, display apparatus, and electronic apparatus using the same
US6633273B2 (en) Liquid crystal display with liquid crystal driver having display memory
JP4201191B2 (en) Display and sensor device
JP2004240236A (en) Display device
JP3429866B2 (en) Matrix panel display
US7242382B2 (en) Display device having reduced number of signal lines
JP4075941B2 (en) Image display device
JP3836721B2 (en) Display device, information processing device, display method, program, and recording medium
JP4075895B2 (en) Image display device
US20170270887A1 (en) Electrooptical device, electronic device, and control method of electrooptical device
KR100482716B1 (en) Active matrix display
EP0691638B1 (en) Changed line detecting apparatus and method
KR19980024944A (en) Flat panel display
JP2003036046A (en) Display device and driving method thereof
EP1624440A1 (en) Image display device with plural signal output circuits
JP3857481B2 (en) Liquid crystal display device and driving method thereof
US10056053B2 (en) Electrooptical device, control method of electrooptical device and electronic device
JP4987230B2 (en) Driving method, driving circuit, and driving apparatus for display system
JP4513291B2 (en) Display drive circuit, display device, and display drive program
JPH08202310A (en) Screen driving circuit
JP5004424B2 (en) Image processing apparatus and controller driver

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070724

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070921

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110208

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140208

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees