[go: up one dir, main page]

JP4042741B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4042741B2
JP4042741B2 JP2004362117A JP2004362117A JP4042741B2 JP 4042741 B2 JP4042741 B2 JP 4042741B2 JP 2004362117 A JP2004362117 A JP 2004362117A JP 2004362117 A JP2004362117 A JP 2004362117A JP 4042741 B2 JP4042741 B2 JP 4042741B2
Authority
JP
Japan
Prior art keywords
base plate
forming
semiconductor
paste
forming sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004362117A
Other languages
English (en)
Other versions
JP2006173285A (ja
Inventor
一郎 三原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2004362117A priority Critical patent/JP4042741B2/ja
Priority to US11/302,592 priority patent/US7459340B2/en
Publication of JP2006173285A publication Critical patent/JP2006173285A/ja
Application granted granted Critical
Publication of JP4042741B2 publication Critical patent/JP4042741B2/ja
Priority to US12/262,481 priority patent/US20090065926A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H10W70/09
    • H10W72/241
    • H10W74/019
    • H10W90/724

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

この発明は半導体装置製造方法に関する。
従来の半導体装置には、CSP(chip size package)と呼ばれる半導体構成体のサイズ外にも接続端子としての半田ボールを備えるため、上面側に複数の柱状電極を有する半導体構成体をベース板の上面に接着層を介して接着し、半導体構成体の周囲におけるベース板の上面に絶縁層を設け、半導体構成体および絶縁層の上面に上層絶縁膜を設け、半導体構成体の柱状電極上における上層絶縁膜に開口部を設け、上層絶縁膜の上面に上層配線を上層絶縁膜の開口部を介して半導体構成体の柱状電極に接続させて設け、上層配線の接続パッド部を除く部分をオーバーコート膜で覆い、上層配線の接続パッド部上に半田ボールを設けたものがある(例えば、特許文献1参照)。
特開2004−221417号公報(図1)
ところで、上記従来の半導体装置では、上層配線を電解メッキにより形成しているが、上層配線の一部は、上層絶縁膜の開口部を介して半導体構成体の柱状電極に接続させるために、上層絶縁膜の開口部内に形成される。一方、CSPと呼ばれる半導体構成体の高密度化により柱状電極の径が小さくなると、これに伴い、柱状電極上における上層絶縁膜に形成される開口部の径も小さくなる。そして、上層配線を形成するための電解メッキ時に、上層絶縁膜の径の小さい開口部内に気泡などが入り込むと、この入り込んだ気泡などが排出されにくくなり、気泡などが入り込んだ開口部内にメッキ液が浸透せず、ボイドが発生し、断線や接触不良が発生するという問題がある。
そこで、この発明は、絶縁膜などに形成される上下導通用の開口部の径が小さくなっても、配線を形成するための電解メッキ時に当該開口部内に気泡などが全く入り込まないようにすることができる半導体装置製造方法を提供することを目的とする。
この発明の半導体装置の製造方法は、上記目的を達成するため、少なくとも半硬化状態の熱硬化性樹脂を含む絶縁材料からなるベース板形成用シートに上下導通用の開口部を形成する工程と、前記ベース板形成用シートの開口部内に導電性ペーストからなる上下導通部形成用ペーストを充填する工程と、前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に、半導体基板、該半導体基板の一面に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記ベース板形成用シート中の熱硬化性樹脂を硬化させてベース板を形成するとともに、前記上下導通部形成用ペーストを硬化させて上下導通部を形成し、且つ、前記ベース板上に前記半導体構成体を、前記外部接続用電極を前記上下導通部に食い込ませた状態で、固着する工程と、少なくとも前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、前記半導体構成体間において前記絶縁層および前記ベース板を切断して、前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、を含むことを特徴とするものである。
また、この発明は、少なくとも半硬化状態の熱硬化性樹脂を含む絶縁材料からなるベース板形成用シートに上下導通用の開口部を形成する工程と、前記ベース板形成用シートの開口部内およびその上方に導電性ペーストからなる上下導通部形成用ペーストを形成する工程と、前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に、半導体基板および該半導体基板の一面に設けられた複数の再配線を有する複数の半導体構成体を相互に離間させて配置する工程と、前記ベース板形成用シート中の熱硬化性樹脂を硬化させてベース板を形成するとともに、前記上下導通部形成用ペーストを硬化させて上下導通部を形成し、且つ、前記ベース板上に前記半導体構成体を、前記再配線の接続パッド部を前記上下導通部に接続させ、且つ、前記再配線を前記ベース板に埋め込んだ状態で、固着する工程と、少なくとも前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、前記半導体構成体間において前記絶縁層および前記ベース板を切断して、前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、を含むことを特徴とするものである。
さらに、この発明は、少なくとも半硬化状態の熱硬化性樹脂を含む絶縁材料からなるベース板形成用シートに上下導通用の開口部を形成する工程と、前記ベース板形成用シートの開口部内およびその上方に導電性ペーストからなる上下導通部形成用ペーストを形成する工程と、前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に、半導体基板、該半導体基板の一面に設けられた複数の再配線および該再配線の接続パッド部以外を覆うオーバーコート膜を有する複数の半導体構成体を相互に離間させて配置する工程と、前記ベース板形成用シート中の熱硬化性樹脂を硬化させてベース板を形成するとともに、前記上下導通部形成用ペーストを硬化させて上下導通部を形成し、且つ、前記ベース板上に前記半導体構成体を、前記上下導通部の前記開口部の上方に形成された部分を前記再配線の接続パッド部に接続させた状態で、固着する工程と、少なくとも前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、前記半導体構成体間において前記絶縁層および前記ベース板を切断して、前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、を含むことを特徴とするものである。
この発明によれば、少なくとも熱硬化性樹脂を含む絶縁材料からなるベース板に設けられた開口部内に上下導通部を設けているので、ベース板に形成される上下導通用の開口部の径が小さくなっても、上下導通部を含むベース板下に下層配線を形成するための電解メッキ時に当該開口部内に気泡などが全く入り込まないようにすることができる。
(第1実施形態)
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は、平面方形状のベース板1を備えている。ベース板1は、例えば、エポキシ系樹脂やポリイミド系樹脂などからなる熱硬化性樹脂中にガラス繊維やアラミド繊維などの補強材を混入したものからなっている。この場合、ベース板1の所定の複数箇所には上下導通用の第1、第2の開口部2、3が設けられ、第1、第2の開口部2、3内には未硬化状態において銅ペーストなどの導電性ペーストを硬化して形成された第1、第2の上下導通部4、5が設けられている。
ベース板1の上面の所定の箇所には、ベース板1のサイズよりもある程度小さいサイズの平面方形状の半導体構成体6がフェイスダウンとされた状態で直接固着(搭載)されている。半導体構成体6はシリコン基板(半導体基板)7を備えている。シリコン基板7の下面には所定の機能の集積回路(図示せず)が設けられ、下面周辺部にはアルミニウム系金属などからなる複数の接続パッド8が集積回路に接続されて設けられている。接続パッド8の中央部を除くシリコン基板7の下面には酸化シリコンなどからなる絶縁膜9が設けられ、接続パッド8の中央部は絶縁膜9に設けられた開口部10を介して露出されている。
絶縁膜9の下面にはエポキシ系樹脂やポリイミド系樹脂などからなる保護膜11が設けられている。この場合、絶縁膜9の開口部10に対応する部分における保護膜11には開口部12が設けられている。保護膜11の下面には銅などからなる下地金属層13が設けられている。下地金属層13の下面全体には銅からなる配線(再配線)14が設けられている。下地金属層13を含む配線14の一端部は、両開口部10、12を介して接続パッド8に接続されている。配線14の接続パッド部下面には銅からなる柱状電極(外部接続用電極)15が設けられている。
ここで、第1の上下導通部4は半導体構成体6搭載領域に配置され、第2の上下導通部5は半導体構成体6搭載領域以外の領域に配置されている。また、第1の上下導通部4(第1の開口部2)の径は柱状電極15の径よりもある程度大きくなっている。そして、半導体構成体6は、柱状電極15のすべてが第1の上下導通部4の上面ほぼ中央部に食い込まされ、下地金属層13を含む配線14のすべてがベース板1の上面に埋め込まれ、保護膜11の下面がベース板1の上面に直接固着された状態で、ベース板1上に搭載されている。
半導体構成体6の周囲におけるベース板1の上面にはエポキシ系樹脂やポリイミド系樹脂などからなる絶縁層21がその上面が半導体構成体6の上面とほぼほぼ面一となるように設けられている。ベース板1の第2の上下導通部5に対応する部分における絶縁層21には上下導通用の開口部22が設けられ、開口部22内には未硬化状態において銅ペーストなどの導電性ペーストを硬化して形成された上下導通部23が第2の上下導通部5の上面に接続されて設けられている。この場合、上部導通部23(開口部22)の径は第2の上下導通部5(第2の開口部3)の径よりもやや小さくなっている。
上下導通部23を含む絶縁層21の上面には銅などからなる第1の上層下地金属層24が設けられている。第1の上層下地金属層24の上面全体には銅からなる第1の上層配線25が設けられている。第1の上層下地金属層24を含む第1の上層配線25の一端部は上下導通部23の上面に接続されている。
半導体構成体6の上面および第1の上層配線25を含む絶縁層21の上面には、ベース板1と同様の材料からなる上層絶縁膜26が設けられている。第1の上層配線25の接続パッド部上面ほぼ中央部に対応する部分における上層絶縁膜26には上下導通用の開口部27が設けられ、開口部27内には未硬化状態において銅ペーストなどの導電性ペーストを硬化して形成された上下導通部28が第1の上層配線25の接続パッド部上面ほぼ中央部に接続されて設けられている。
上下導通部28を含む上層絶縁膜26の上面には銅などからなる第2の上層下地金属層29が設けられている。第2の上層下地金属層29の上面全体には銅からなる第2の上層配線30が設けられている。第2の上層下地金属層29を含む第2の上層配線30の一端部は上下導通部28の上面に接続されている。
第2の上層配線30の接続パッド部上面には別の半導体構成体31の柱状電極15下に設けられた半田ボール33が接合されている。別の半導体構成体31は、その基本的な構成が半導体構成体6と同じであるが、配線14を含む保護膜14の下面にエポキシ系樹脂やポリイミド系樹脂などからなる封止膜32がその下面が柱状電極15の下面と面一となるように設けられている点で異なり、一般的にはCSPと呼ばれるものである。
第1、第2の上下導通部4、5を含むベース板1の下面には銅などからなる第1の下層下地金属層41が設けられている。第1の下層下地金属層41の下面全体には銅からなる第1の下層配線42が設けられている。第1の下層下地金属層41を含む第1の下層配線42の一端部は第1、第2の上下導通部4、5の下面に接続されている。
第1の下層配線42を含むベース板1の下面には、ベース板1と同様の材料からなる下層絶縁膜43が設けられている。第1の下層配線42の接続パッド部に対応する部分における下層絶縁膜43には上下導通用の開口部44が設けられ、開口部44内には未硬化状態において銅ペーストなどの導電性ペーストを硬化して形成された上下導通部45が第1の下層配線42の接続パッド部下面に接続されて設けられている。
上下導通部45を含む下層絶縁膜43の下面には銅などからなる第2の下層下地金属層46が設けられている。第2の下層下地金属層46の下面全体には銅からなる第2の下層配線47が設けられている。第2の下層下地金属層46を含む第2の下層配線47の一端部は上下導通部45の下面に接続されている。第2の下層配線47の接続パッド部下面には半田ボール48が設けられている。複数の半田ボール48は、下層絶縁膜43下のほぼ全域にマトリクス状に配置されている。
次に、この半導体装置の製造方法の一例について説明する。まず、図2に示すように、図1に示す完成された半導体装置を複数個形成することが可能な面積を有し、限定する意味ではないが、補強材が含有された熱硬化性樹脂からなる平面方形状のベース板形成用シート1aを用意する。この場合、ベース板形成用シート1aを構成するエポキシ系樹脂などからなる熱硬化性樹脂は、半硬化状態となっている。次に、CO2レーザなどのレーザビームを照射するレーザ加工により、ベース板形成用シート1aの所定の複数箇所に第1、第2の開口部2、3を形成する。
次に、図3に示すように、保護シート51を用意し、この保護シート51の上面にベース板形成用シート1aを載置する。次に、スクリーン印刷法などにより、ベース板形成用シート1aの第1、第2の開口部2、3内に銅ペーストなどの導電性ペーストからなる第1、第2の上下導通部形成用ペースト4a、5aを充填する。
次に、図4に示すように、第1の上下導通部形成用ペースト4aの上面ほぼ中央部に半導体構成体6の柱状電極15の下面を位置合わせして仮圧着(仮固着)する。すなわち、加熱機構付きのボンディングツール(図示せず)を用い、半導体構成体6の柱状電極15の下面を、予め加熱した状態で比較的低い圧力をかけながら、上下導通部形成用ペースト4aの上面ほぼ中央部に仮圧着する。この状態では、ベース板形成用シート1a上に複数の半導体構成体6が相互に離間されて仮固着されている。
次に、一対の加熱加圧板(図示せず)を用いて上下から加熱加圧する。すると、図5に示すように、まず、柱状電極15のすべてが第1の上下導通部形成用ペースト4aの上面ほぼ中央部に食い込み、下地金属層13を含む配線14のすべてが上下導通部形成用ペースト4aを圧縮しながらベース板形成用シート1aの上面に埋め込まれ、保護膜11の下面がベース板形成用シート1aの上面に圧接する状態となり、次いで、ベース板形成用シート1a中のエポキシ系樹脂などからなる熱硬化性樹脂が硬化し、ベース板1が形成され、且つ、第1、第2の上下導通部形成用ペースト4a、5aが硬化し、第1、第2の上下導通部4、5が形成される。
これにより、半導体構成体6は、柱状電極15のすべてが第1の上下導通部4の上面ほぼ中央部に食い込まされ、下地金属層13を含む配線14のすべてがベース板1の上面に埋め込まれ、保護膜11の下面がベース板1の上面に直接固着された状態で、ベース板1上に搭載される。
次に、図6に示すように、半導体構成体6の周囲における第2の上下導通部5を含むベース板1の上面に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂などからなる液状の熱硬化性樹脂を塗布し、硬化させることにより、絶縁層21をベース板1の上面に固着するとともに半導体構成体6の側面に固着する。この場合、絶縁層21の上面は半導体構成体6の上面とほぼ面一となるようにすることが好ましい。
次に、図7に示すように、CO2レーザなどのレーザビームを照射するレーザ加工により、第2の上下導通部5の上面ほぼ中央部上における絶縁層21に開口部22を形成する。次に、絶縁層21の開口部22内に、スクリーン印刷法などにより、銅ペーストなどの導電性ペーストからなる上部導通部形成用ペーストを充填し、硬化させることにより、上下導通部23を第2の上下導通部5の上面に接続させて形成する。そして、この状態では、ベース板1および絶縁層21は硬化しているので、次に、保護シート51を剥離する。
次に、図8に示すように、半導体構成体6の上面および上下導通部23を含む絶縁層21の下面全体に第1の上層下地金属層24を形成し、また、第1、第2の上下導通部4、5を含むベース板1の下面全体に第1の下層下地金属層41を形成する。この場合、第1の上層下地金属層24および第1の下層下地金属層41は、無電解メッキにより形成された銅層のみであってもよく、またスパッタにより形成された銅層のみであってもよく、さらにスパッタにより形成されたチタンなどの薄膜層上にスパッタにより銅層を形成したものであってもよい。
次に、第1の上層下地金属層24の上面に上層メッキレジスト膜52をパターン形成し、また、第1の下層下地金属層41の下面に下層メッキレジスト膜53をパターン形成する。この場合、第1の上層配線25形成領域に対応する部分における上層メッキレジスト膜52には開口部54が形成されている。また、第1の下層配線42形成領域に対応する部分における下層メッキレジスト膜53には開口部55が形成されている。
次に、第1の上層下地金属層24および第1の下層下地金属層41をメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜52の開口部54内の第1の上層下地金属層24の上面に第1の上層配線25を形成し、また、下層メッキレジスト膜53の開口部55内の第1の下層下地金属層41の下面に第1の下層配線42を形成する。
この場合、ベース板1の第1、第2の開口部2、3内には硬化した第1、第2の上下導通部4、5が形成されているため、第1、第2の上下導通部4、5を含むベース板1の下面は平坦となっている。この結果、第1、第2の上下導通部4、5を含むベース板1の下面全体に形成された第1の下層下地金属層41の下面も平坦となる。また、絶縁膜21の開口部22内には硬化した上下導通部23が形成されているため、上下導通部23を含む絶縁膜21の上面は平坦となっている。この結果、上下導通部23を含む絶縁膜21の上面全体に形成された第1の上層下地金属層24の上面も平坦となる。
したがって、ベース板1の第1、第2の開口部2、3の径が小さくなっても、下層メッキレジスト膜53の開口部55内の第1の下層下地金属層41の下面に第1の下層配線42を電解メッキにより形成するとき、ベース板1の第1、第2の開口部2、3内に気泡などが全く入り込まないようにすることができる。また、絶縁層21の開口部22の径が小さくなっても、上層メッキレジスト膜52の開口部54内の第1の上層下地金属層24の上面に第1の上層配線25を電解メッキにより形成するとき、絶縁層21の開口部22内に気泡などが全く入り込まないようにすることができる。
次に、両メッキレジスト膜52、53を剥離し、次いで、第1の上層配線25および第1の下層配線42をマスクとして第1の上層下地金属層24および第1の下層下地金属層41の不要な部分をエッチングして除去すると、図9に示すように、第1の上層配線25下にのみ第1の上層下地金属層24が残存され、また、第1の下層配線42上にのみ第1の下層下地金属層41が残存される。この状態では、第1の上層下地金属層24を含む第1の上層配線25の一端部は上下導通部23の上面に接続されている。また、第1の下層下地金属層41を含む第1の下層配線42の一端部は第1、第2の上下導通部4、5の下面に接続されている。
次に、図10に示すように、補強材が含有された熱硬化性樹脂からなる平面方形状の上層絶縁膜形成用シート26aおよび下層絶縁膜形成用シート43aを用意する。この場合、両シート26a、43aを構成するエポキシ系樹脂などからなる熱硬化性樹脂は、半硬化状態となっている。また、両シート26a、43aの所定の複数箇所にレーザ加工により形成された開口部27、44内には、スクリーン印刷法などにより、銅ペーストなどの導電性ペーストからなる上下導通部形成用ペースト28a、45aが充填されている。
そして、下層絶縁膜形成用シート43aの上面にベース板1下に形成された第1の下層配線42を位置合わせして配置し、絶縁層21上に形成された第1の上層配線25の上面に上層絶縁膜形成用シート26aを位置合わせして配置する。この状態では、第1の下層配線42の接続パッド部下面ほぼ中央部は上下導通部形成用ペースト45aの上面に配置されている。また、上下導通部形成用ペースト28aの下面は第1の上層配線25の接続パッド部上面ほぼ中央部に配置されている。
次に、一対の加熱加圧板(図示せず)を用いて上下から加熱加圧する。すると、図11に示すように、上層絶縁膜形成用シート26a中のエポキシ系樹脂などからなる熱硬化性樹脂が硬化し、第1の上層配線25を含む絶縁層21の上面に上層絶縁膜26が形成され、且つ、上下導通部形成用ペースト28aが硬化し、上下導通部28が形成される。この状態では、上下導通部28の下面は第1の上層配線25の接続パッド部上面ほぼ中央部に接続されている。
また、下層絶縁膜形成用シート43a中のエポキシ系樹脂などからなる熱硬化性樹脂が硬化し、第1の下層配線42を含むベース板1の下面に下層絶縁膜43が形成され、且つ、上下導通部形成用ペースト45aが硬化し、上下導通部45が形成される。この状態では、上下導通部45の上面は第1の下層配線42の接続パッド部下面ほぼ中央部に接続されている。
次に、図12に示すように、銅の無電解メッキなどにより、上下導通部28を含む上層絶縁膜26の下面全体に第2の上層下地金属層29を形成し、また、上下導通部45を含む下層絶縁膜43の下面全体に第2の下層下地金属層46を形成する。次に、第2の上層下地金属層29の上面に上層メッキレジスト膜56をパターン形成し、また、第2の下層下地金属層46の下面に下層メッキレジスト膜57をパターン形成する。この場合、第2の上層配線30形成領域に対応する部分における上層メッキレジスト膜56には開口部58が形成されている。また、第2の下層配線47形成領域に対応する部分における下層メッキレジスト膜57には開口部59が形成されている。
次に、第2の上層下地金属層29および第2の下層下地金属層46をメッキ電流路として銅の電解メッキを行なうことにより、上層メッキレジスト膜56の開口部58内の第2の上層下地金属層29の上面に第2の上層配線30を形成し、また、下層メッキレジスト膜57の開口部59内の第2の下層下地金属層46の下面に第2の下層配線47を形成する。
この場合も、上層絶縁膜26の開口部27内には硬化した上下導通部28が形成されているため、上下導通部28を含む上層絶縁膜26の上面は平坦となっている。この結果、上下導通部28を含む上層絶縁膜26の上面全体に形成された第2の上層下地金属層29の上面も平坦となる。また、下層絶縁膜43の開口部44内には硬化した上下導通部45が形成されているため、上下導通部45を含む下層絶縁膜43の下面は平坦となっている。この結果、上下導通部45を含む下層絶縁膜43の下面全体に形成された第2の下層下地金属層46の下面も平坦となる。
したがって、上層絶縁膜26の開口部27の径が小さくなっても、上層メッキレジスト膜56の開口部58内の第2の上層下地金属層29の上面に第2の上層配線30を電解メッキにより形成するとき、上層絶縁膜26の開口部27内に気泡などが全く入り込まないようにすることができる。また、下層絶縁膜43の開口部44の径が小さくなっても、下層メッキレジスト膜57の開口部59内の第2の下層下地金属層46の下面に第2の下層配線47を電解メッキにより形成するとき、下層絶縁膜43の開口部44内に気泡などが全く入り込まないようにすることができる。
次に、両メッキレジスト膜56、58を剥離し、次いで、第2の上層配線30および第2の下層配線47をマスクとして第2の上層下地金属層29および第2の下層下地金属層46の不要な部分をエッチングして除去すると、図13に示すように、第2の上層配線30下にのみ第2の上層下地金属層29が残存され、また、第2の下層配線47上にのみ第2の下層下地金属層46が残存される。この状態では、第2の上層下地金属層29を含む第2の上層配線30の一端部は上下導通部28の上面に接続されている。また、第2の下層下地金属層46を含む第2の下層配線47の一端部は上下導通部45の下面に接続されている。
次に、図14に示すように、第2の下層配線47の接続パッド部下面に半田ボール48を形成する。次に、第2の上層配線30の接続パッド部上面に、別途、製造しておいた半導体構成体31の柱状電極15下の半田ボール33を接合する。次に、互いに隣接する半導体構成体6間において、上層絶縁膜26、絶縁層21、ベース板1および下層絶縁膜43を切断すると、図1に示す半導体装置が複数個得られる。なお、半導体構成体31を搭載する前に、上層絶縁膜26、絶縁層21、ベース板1および下層絶縁膜43を切断し、この後、半導体構成体31を搭載するようにしてもよい。
ところで、上記従来の半導体装置では、上面側に複数の柱状電極を有する半導体構成体をベース板の上面に接着層を介して接着し、半導体構成体の周囲におけるベース板の上面に絶縁層を設け、半導体構成体および絶縁層の上面に上層絶縁膜を設け、上層絶縁膜の上面に上層配線を上層絶縁膜の開口部を介して半導体構成体の柱状電極に接続させて設け、上層配線の接続パッド部を除く部分をオーバーコート膜で覆い、上層配線の接続パッド部上に半田ボールを設けているので、別の半導体構成体を搭載することができる構造とはなっていない。
これに対し、図1に示す半導体装置では、上層絶縁膜26の上面に第2の上層配線30を設け、この第2の上層配線30を上下導通部27、第1の上層配線25および上下導通部23、5を介して第1の下層配線42に電気的に接続しているので、第2の上層配線30上に別の半導体構成体31を搭載することができる。
(第2実施形態)
図15はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と異なる点は、半導体構成体6を、配線14の接続パッド部下面に柱状電極15が設けられていない構造とした点である。この場合、下地金属層13を含む配線(再配線)14のすべては、その接続パッド部下面が第1の上下導通部4の上面に接続された状態で、ベース板1の上面に埋め込まれ、保護膜11の下面はベース板1の上面に直接固着されている。また、第2の上下導通部5の上部はベース板1の上面から突出され、絶縁層21内に配置されている。
次に、この半導体装置の製造方法の一例について説明する。まず、図16に示すように、図15に示す完成された半導体装置を複数個形成することが可能な面積を有し、限定する意味ではないが、補強材が含有された熱硬化性樹脂からなる平面方形状のベース板形成用シート1aを用意する。この場合も、ベース板形成用シート1aを構成するエポキシ系樹脂などからなる熱硬化性樹脂は、半硬化状態となっている。次に、ベース板形成用シート1aの上面に、後述する突出部を形成するための突出部形成用シート61を貼り付ける(積層する)。
次に、図17に示すように、CO2レーザなどのレーザビームを照射するレーザ加工により、ベース板形成用シート1aおよび突出部形成用シート61の所定の複数箇所に第1、第2の開口部2、3を形成する。次に、図18に示すように、保護シート62を用意し、この保護シート62の上面にベース板形成用シート1aを載置する。次に、スクリーン印刷法などにより、ベース板形成用シート1aおよび突出部形成用シート61の第1、第2の開口部2、3内に銅ペーストなどの導電性ペーストからなる第1、第2の上下導通部形成用ペースト4a、5aを充填する。次に、突出部形成用シート61を剥離すると、図19に示すように、第1、第2の上下導通部形成用ペースト4a、5aの上部がベース板形成用シート1aの上面から突出部形成用シート61の厚さに相当する分だけ突出された状態となる。
次に、図20に示すように、ベース板形成用シート1aの上面から突出された第1の上下導通部形成用ペースト4aの上面に半導体構成体6の配線14の接続パッド部下面を位置合わせして仮圧着(仮固着)する。すなわち、加熱機構付きのボンディングツール(図示せず)を用い、半導体構成体6の配線14の接続パッド部下面を、予め加熱した状態で比較的低い圧力をかけながら、第1の上下導通部形成用ペースト4aの上面に仮圧着する。この状態では、ベース板形成用シート1a上に複数の半導体構成体6が相互に離間されて仮固着されている。
次に、一対の加熱加圧板(図示せず)を用いて上下から加熱加圧する。すると、図21に示すように、まず、半導体構成体6の配線14の接続パッド部下面で第1の上下導通部形成用ペースト4aのベース板形成用シート1aの上面から突出された突出部をベース板形成用シート1aの第1の開口部2内に完全に押し込み、次いで、下地金属層13を含む配線14のすべてが上下導通部形成用ペースト4aを圧縮しながらベース板形成用シート1aの上面に埋め込まれ、保護膜11の下面がベース板形成用シート1aの上面に圧接する状態となり、次いで、ベース板形成用シート1a中のエポキシ系樹脂などからなる熱硬化性樹脂が硬化し、ベース板1が形成され、且つ、第1、第2の上下導通部形成用ペースト4a、5aが硬化し、第1、第2の上下導通部4、5が形成される。この場合、第2の上下導通部5は加熱されるだけで加圧されないので、その上部はベース板1の上面から突出されたままである。
これにより、半導体構成体6は、ベース板1の上面の所定の箇所にフェイスダウンとされた状態で直接固着される。すなわち、下地金属層13を含む配線14のすべては、その接続パッド部下面が第1の上下導通部4の上面に接続された状態で、ベース板1の上面に埋め込まれ、保護膜11の下面はベース板1の上面に直接固着される。ここで、図20に示す状態において、第1の上下導通部形成用ペースト4aの上部をベース板形成用シート1aの上面から突出させているのは、下面全体が平坦な配線14の接続パッド部下面を蛇1の上下導通部4の上面に確実に且つ強固に固着させるためである。
次に、図22に示すように、半導体構成体6の周囲における第2の上下導通部5を含むベース板1の上面に、スクリーン印刷法やスピンコート法などにより、エポキシ系樹脂などからなる液状の熱硬化性樹脂を塗布し、硬化させることにより、絶縁層21をその上面が半導体構成体6の上面とほぼ面一となるように形成する。
次に、CO2レーザなどのレーザビームを照射するレーザ加工により、第2の上下導通部5の上面ほぼ中央部上における絶縁層21に開口部22を形成する。次に、絶縁層21の開口部22内に、スクリーン印刷法などにより、銅ペーストなどの導電性ペーストからなる上部導通部形成用ペーストを充填し、硬化させることにより、上下導通部23を第2の上下導通部5の上面に接続させて形成する。次に、保護シート62を剥離する。以下の工程は、上記第1実施形態の場合と同じであるので、その説明を省略する。
(第3実施形態)
図23はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図15に示す半導体装置と異なる点は、半導体構成体6を、配線14を含む保護膜11の下面にソルダーレジストなどからなるオーバーコート膜16を設け、配線14の接続パッド部に対応する部分におけるオーバーコート膜16に開口部17を設けた構造とした点である。この場合、半導体構成体6は、第1の上下導通部4のベース板1の上面から突出された突出部がオーバーコート膜16の開口部17内に入り込んで配線14の接続パッド部下面に接続され、オーバーコート膜16の下面がベース板1の上面に直接固着された状態で、ベース板1上に搭載されている。
(第4実施形態)
図24はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と大きく異なる点は、下層配線および上層配線を共に1層とした点である。すなわち、下層配線42を含むベース板1の下面には、スクリーン印刷法やスピンコート法などにより、ソルダーレジストなどからなる下層絶縁膜71が形成されている。下層配線42の接続パッド部に対応する部分における下層絶縁膜71に形成された開口部72内およびその下方には半田ボール48が下層配線42の接続パッド部下面に接続されて形成されている。
半導体構成体6の上面および半導体構成体6の周囲における第2の上下導通部5を含むベース板1の上面には絶縁層21が形成されている。絶縁層21の上面には上層下地金属層24を含む上層配線25が形成されている。上層配線25の接続パッド部上面には別の半導体構成体31の柱状電極15下に設けられた半田ボール33が接合されている。この場合、図6に示すような工程において、半導体構成体6の上面および半導体構成体6の周囲における第2の上下導通部5を含むベース板1の上面に絶縁層21を形成する。
(その他の実施形態)
例えば、上記第1実施形態では、互いに隣接する半導体構成体6間において切断したが、これに限らず、2個またはそれ以上の半導体構成体6を1組として切断し、マルチチップモジュール型の半導体装置を得るようにしてもよい。また、ベース板1の下面に、上下導通部3に接続される第1の下層配線23を設け、この第1の下層配線(配線)42の接続パッド部に、上下導通部45および第2の下層配線47を介して半田ボール48を接続しているが、上下導通部4下に、直接、半田ボールや電子部品を接合してもよい。また、例えば、上記第1実施形態では、第2の上層配線30の接続パッド部上にCSPと呼ばれる半導体構成体31を搭載しているが、これに限らず、ベアチップなどの他の半導体構成体やコンデンサ、抵抗などのチップ部品などからなる電子部品を搭載するようにしてもよい。
この発明の第1実施形態としての半導体装置の断面図。 図1に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図2に続く工程の断面図。 図3に続く工程の断面図。 図4に続く工程の断面図。 図5に続く工程の断面図。 図6に続く工程の断面図。 図7に続く工程の断面図。 図8に続く工程の断面図。 図9に続く工程の断面図。 図10に続く工程の断面図。 図11に続く工程の断面図。 図12に続く工程の断面図。 図13に続く工程の断面図。 この発明の第2実施形態としての半導体装置の断面図。 図15に示す半導体構成体の製造方法の一例において、所定の工程の断面 図。 図19に続く工程の断面図。 図17に続く工程の断面図。 図18に続く工程の断面図。 図19に続く工程の断面図。 図20に続く工程の断面図。 図21に続く工程の断面図。 この発明の第3実施形態としての半導体装置の断面図。 この発明の第4実施形態としての半導体装置の断面図。
符号の説明
1 ベース板
4 第1の上下導通部
5 第2の上下導通部
6 半導体構成体
7 シリコン基板(半導体基板)
8 接続パッド
14 配線(再配線)
15 柱状電極(外部接続用電極)
21 絶縁層
23 上下導通部
25 第1の上層配線
26 上層絶縁膜
30 第2の上層配線
31 別の半導体構成体
42 第1の下層配線(配線)
43 下層絶縁膜
45 上下導通部
47 第2の下層配線
48 半田ボール

Claims (11)

  1. 少なくとも半硬化状態の熱硬化性樹脂を含む絶縁材料からなるベース板形成用シートに上下導通用の開口部を形成する工程と、
    前記ベース板形成用シートの開口部内に導電性ペーストからなる上下導通部形成用ペーストを充填する工程と、
    前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に、半導体基板、該半導体基板の一面に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記ベース板形成用シート中の熱硬化性樹脂を硬化させてベース板を形成するとともに、前記上下導通部形成用ペーストを硬化させて上下導通部を形成し、且つ、前記ベース板上に前記半導体構成体を、前記外部接続用電極を前記上下導通部に食い込ませた状態で、固着する工程と、
    少なくとも前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、
    前記半導体構成体間において前記絶縁層および前記ベース板を切断して、前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項に記載の発明において、前記半導体構成体は、再配線の接続パッド部上に設けられた前記外部接続用電極としての柱状電極を有するものであり、前記柱状電極を前記上下導通部に食い込ませるとともに前記再配線を前記ベース板に埋め込むことを特徴とする半導体装置の製造方法。
  3. 請求項またはに記載の発明において、前記ベース板形成用シートの開口部内に上下導通部形成用ペーストを充填する工程は、前記ベース板形成用シート下に保護シートを配置し、前記ベース板形成用シートの開口部内に上下導通部形成用ペーストを充填する工程であることを特徴とする半導体装置の製造方法。
  4. 請求項に記載の発明において、前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に前記半導体構成体を配置する工程は、前記半導体構成体を予め加熱しておき、加熱加圧により、前記半導体構成体の外部接続用電極を前記上下導通部形成用ペーストに仮固着する工程であることを特徴とする半導体装置の製造方法。
  5. 請求項に記載の発明において、前記ベース板上に前記半導体構成体を固着する工程後に、前記保護シートを剥離することを特徴とする半導体装置の製造方法。
  6. 少なくとも半硬化状態の熱硬化性樹脂を含む絶縁材料からなるベース板形成用シートに上下導通用の開口部を形成する工程と、
    前記ベース板形成用シートの開口部内およびその上方に導電性ペーストからなる上下導通部形成用ペーストを形成する工程と、
    前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に、半導体基板および該半導体基板の一面に設けられた複数の再配線を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記ベース板形成用シート中の熱硬化性樹脂を硬化させてベース板を形成するとともに、前記上下導通部形成用ペーストを硬化させて上下導通部を形成し、且つ、前記ベース板上に前記半導体構成体を、前記再配線の接続パッド部を前記上下導通部に接続させ、且つ、前記再配線を前記ベース板に埋め込んだ状態で、固着する工程と、
    少なくとも前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、
    前記半導体構成体間において前記絶縁層および前記ベース板を切断して、前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
  7. 少なくとも半硬化状態の熱硬化性樹脂を含む絶縁材料からなるベース板形成用シートに上下導通用の開口部を形成する工程と、
    前記ベース板形成用シートの開口部内およびその上方に導電性ペーストからなる上下導通部形成用ペーストを形成する工程と、
    前記上下導通部形成用ペーストを含む前記ベース板形成用シート上に、半導体基板、該半導体基板の一面に設けられた複数の再配線および該再配線の接続パッド部以外を覆うオーバーコート膜を有する複数の半導体構成体を相互に離間させて配置する工程と、
    前記ベース板形成用シート中の熱硬化性樹脂を硬化させてベース板を形成するとともに、前記上下導通部形成用ペーストを硬化させて上下導通部を形成し、且つ、前記ベース板上に前記半導体構成体を、前記上下導通部の前記開口部の上方に形成された部分を前記再配線の接続パッド部に接続させた状態で、固着する工程と、
    少なくとも前記半導体構成体の周囲における前記ベース板上に絶縁層を形成する工程と、
    前記半導体構成体間において前記絶縁層および前記ベース板を切断して、前記半導体構成体が少なくとも1つ含まれる半導体装置を複数個得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
  8. 請求項またはに記載の発明において、前記ベース板形成用シートに開口部を形成する工程は、前記ベース板形成用シート上に突出部形成用シートを積層し、前記ベース板形成用シートおよび前記突出部形成用シートに開口部を形成する工程であることを特徴とする半導体装置の製造方法。
  9. 請求項に記載の発明において、前記ベース板形成用シートの開口部内およびその上方に上下導通部形成用ペーストを形成する工程は、前記ベース板形成用シート下に保護シートを配置し、前記ベース板形成用シートおよび前記突出部形成用シートの開口部内に上下導通部形成用ペーストを充填し、この後前記突出部形成用シートを剥離して、前記上下導通部形成用ペーストの上部を前記ベース板形成用シート上に突出させる工程であることを特徴とする半導体装置の製造方法。
  10. 請求項に記載の発明において、前記ベース板上に前記半導体構成体を固着する工程後に、前記保護シートを剥離することを特徴とする半導体装置の製造方法。
  11. 請求項のいずれかに記載の発明において、さらに、前記上下導通部を含む前記ベース板下に下層配線を前記上下導通部に接続させて形成する工程を備えていることを特徴とする半導体装置の製造方法。
JP2004362117A 2004-12-14 2004-12-15 半導体装置の製造方法 Expired - Fee Related JP4042741B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004362117A JP4042741B2 (ja) 2004-12-15 2004-12-15 半導体装置の製造方法
US11/302,592 US7459340B2 (en) 2004-12-14 2005-12-12 Semiconductor device and manufacturing method thereof
US12/262,481 US20090065926A1 (en) 2004-12-14 2008-10-31 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004362117A JP4042741B2 (ja) 2004-12-15 2004-12-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006173285A JP2006173285A (ja) 2006-06-29
JP4042741B2 true JP4042741B2 (ja) 2008-02-06

Family

ID=36673713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004362117A Expired - Fee Related JP4042741B2 (ja) 2004-12-14 2004-12-15 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4042741B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009043858A (ja) * 2007-08-08 2009-02-26 Casio Comput Co Ltd 半導体装置およびその製造方法
US20090039514A1 (en) 2007-08-08 2009-02-12 Casio Computer Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2006173285A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4055717B2 (ja) 半導体装置およびその製造方法
JP4093186B2 (ja) 半導体装置の製造方法
KR100987688B1 (ko) 프린트 배선 기판 및 프린트 배선 기판의 제조 방법
JP3945483B2 (ja) 半導体装置の製造方法
KR100695321B1 (ko) 반도체장치 및 그 제조방법
TWI278048B (en) Semiconductor device and its manufacturing method
KR101167384B1 (ko) 반도체 구성요소를 구비한 반도체 장치 및 그 제조 방법
US20090065926A1 (en) Semiconductor device and manufacturing method thereof
JP4609317B2 (ja) 回路基板
TWI384595B (zh) 半導體裝置及其製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP4042741B2 (ja) 半導体装置の製造方法
JP5377403B2 (ja) 半導体装置及び回路基板の製造方法
JP4321758B2 (ja) 半導体装置
JP2009081367A (ja) 半導体装置およびその製造方法
JP4913372B2 (ja) 半導体装置
JP4209341B2 (ja) 半導体装置およびその製造方法
JP4561079B2 (ja) 半導体装置の製造方法
JP2005191157A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071105

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees