[go: up one dir, main page]

JP4041955B2 - 信号処理装置および方法、撮像装置、記録媒体、並びにプログラム - Google Patents

信号処理装置および方法、撮像装置、記録媒体、並びにプログラム Download PDF

Info

Publication number
JP4041955B2
JP4041955B2 JP2002161049A JP2002161049A JP4041955B2 JP 4041955 B2 JP4041955 B2 JP 4041955B2 JP 2002161049 A JP2002161049 A JP 2002161049A JP 2002161049 A JP2002161049 A JP 2002161049A JP 4041955 B2 JP4041955 B2 JP 4041955B2
Authority
JP
Japan
Prior art keywords
signal
osd
memory
counter
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002161049A
Other languages
English (en)
Other versions
JP2004004391A (ja
Inventor
健太郎 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002161049A priority Critical patent/JP4041955B2/ja
Publication of JP2004004391A publication Critical patent/JP2004004391A/ja
Application granted granted Critical
Publication of JP4041955B2 publication Critical patent/JP4041955B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Picture Signal Circuits (AREA)
  • Studio Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、信号処理装置および方法、撮像装置、記録媒体、並びにプログラムに関し、特に、例えば、液晶パネルなどの表示装置において、必要最小限のメモリ容量で反転表示を行うことができるようにした信号処理装置および方法、撮像装置、記録媒体、並びにプログラムに関する。
【0002】
【従来の技術】
図1は、従来の信号反転表示装置の構成例を示すブロック図である。
【0003】
マイクロコンピュータ(以下、マイコンと記載する)1は、信号反転処理装置2を制御し、映像信号の上下方向または左右方向の反転表示を行わせる。信号反転処理装置2は、メモリコントローラ11および画像メモリ12で構成されている。メモリコントローラ11は、マイコン1の反転制御に基づいて、画像メモリ12をコントロールする。画像メモリ12は、少なくとも1水平時間以上の解像度を持ったメモリであって、メモリコントローラ11のコントロールの下、入力信号を蓄積(メモリ)する。なお、画像メモリ12に1画面分以上の解像度があれば、左右方向の反転のみならず上下方向の反転も可能となる。
【0004】
表示装置3は、例えば、LCD(Liquid Crystal Digital)などで構成され、メモリコントローラ11により画像メモリ12から読み出され、出力された信号を表示メモリ21に展開しつつ、映像として表示させる。
【0005】
図1の信号反転表示装置の動作について、図2A乃至図2Cを参照して説明する。ここでは、画像メモリ12が、1画面分以上の解像度を有しており、メモリコントローラ11が、画像メモリ12から信号を読み出すスピードより、画像メモリ12に信号を書き込むスピードの方が速く設定されているものとする。また、表示装置3の画面には、例えば、図2Aに示されるように、図中、左上から右下に向かう順にアドレスが割り振られ(図2Aの例の場合、最左上は0、最右上は719、最左下は344880、および、最右下は345599)、この順番に一画面分の映像信号が書き込まれたものとする。
【0006】
左右反転表示する場合、図2Bに示されるように、マイコン1は、メモリコントローラ11が、読み出し順序をX方向(図中、横方向)に対し、逆から読み出させるように制御する。すなわち、0乃至719の順番で画像メモリ12に書き込まれている映像信号が、719乃至0の順番で画像メモリ12から読み出され、720乃至1439の順番で画像メモリ12に書き込まれている映像信号が、1439乃至720の順番で画像メモリ12から読み出され、同様に、図中左から右に向かう順番で画像メモリ12に書き込まれている映像信号が、右から左に向かう順番で画像メモリ12から読み出される。
【0007】
上下反転表示する場合、図2Cに示されるように、マイコン1は、メモリコントローラ11が、読み出し順序をX方向(図中、横方向)およびY方向(図中、縦方向)に対し、逆から読み出させるように制御する。すなわち、0乃至345599の順番で画像メモリ12に書き込まれている映像信号が、345599乃至0の順番で画像メモリ12から読み出される。
【0008】
また、画像メモリ12に対し、画面の右下から左上に向かう順に映像信号が書き込まれた場合には、左上から右下に向かう順に読み出される。
【0009】
このように、マイコン1の制御の下、メモリコントローラ11は、画像メモリ12に対する映像信号の書き込みの順序と読み出しの順序を変更することにより(すなわち、書き込みは正順、読み出しは逆順というコントロールを行うことにより)、信号反転処理を実現することができる。
【0010】
ところで、従来の信号反転処理装置2が、マイコン1の反転制御に基づいて、正順で映像信号の書き込みを行い、逆順で映像信号の読み出しを行っている場合には、読み出しのスピードに対して書き込みのスピードを充分に速く設定する必要がある。すなわち、読み出しの先頭アドレスは、図2Bや図2Cで示したように、書き込みの終了アドレスであり、読み出しが開始される際には、対応する書き込みデータが書き込み完了となっている必要がある。
【0011】
しかしながら、読み出しのスピードに対して書き込みのスピードを充分に速く設定することが困難な場合には、緩衝用のメモリを書き込みおよび読み出しのスピード比に応じて設けるようにするか、あるいは、信号反転用のメモリを設けるようにする必要がある。従って、一般的に、信号反転処理装置2は、1水平時間の解像度より大きい画像メモリ12またはフリップフロップ、およびそのメモリコントローラ11で構成される。
【0012】
図3は、従来の民生用デジタルVCR(ビデオカセットレコーダ)(以下、DVCと略記する)のオンスクリーンディスプレイ(OSD)表示機能システムに図1の信号反転処理装置2を適用した場合の構成例を示すブロック図である。同図に示されるように、DVCは、マイコン1、デジタル信号処理部31、および映像信号表示装置3で構成され、デジタル信号処理部31は、映像信号処理器41、OSD信号発生器42、および信号混合器43で構成されている。また、映像信号表示装置3は、信号反転処理装置2を有している。
【0013】
マイコン1は、映像信号処理器41が実行する映像信号処理、OSD信号発生器42が実行するOSD信号処理、および映像信号表示装置3内の信号反転処理装置2の上下反転処理または左右反転処理を、それぞれ制御する。
【0014】
映像信号処理器41は、A/D(Analog to Digital)変換処理およびカメラ信号処理が施されたデジタル映像信号の入力を受け、マイコン1の映像制御に基づいて、所定の映像信号処理を施し、映像信号を信号混合器43に供給する。OSD信号発生器42は、マイコン1のOSD制御に基づいて、水平同期信号および垂直同期信号に同期して適切なOSD信号を発生し、信号混合器43に供給する。信号混合器43は、映像信号処理器41から供給された映像信号とOSD信号発生器42から供給されたOSD信号を適切に選択および混合し、所望の映像信号を信号反転処理装置2に出力する。
【0015】
映像信号表示装置3は、例えば、LCDなどの液晶パネルで構成され、デジタル信号処理部31から供給された映像信号を出力し、対応する映像を表示させる。信号反転処理装置2は、マイコン1の反転制御に基づいて、デジタル信号処理部31から供給された映像信号を、上下方向または左右方向に反転する。
【0016】
例えば、撮影者が、DVCを用いて被写体を撮影中に映像信号表示装置3を180度回転させて対面撮影モードに設定した場合、マイコン1は、映像信号表示装置3から出力される映像が、撮影者の上下左右の視覚に合致するように、信号反転処理装置2の上下および左右の反転制御を行う。信号反転処理装置2は、マイコン1の反転制御に基づいて、デジタル信号処理部31からの映像信号を上下および左右に反転して表示させる。
【0017】
ところで、同図に示されるように、信号反転処理装置2は、信号混合器43の後段にあるため、マイコン1によって映像信号の上下および左右の反転制御が行われている場合、映像信号表示装置3は、入力されてきた映像信号を上下および左右に反転して表示させるが、OSD信号発生器42が発生したOSD信号が、撮影者から見て視覚的に正しい方向の信号であった場合、反転制御されている映像信号表示装置3からの出力映像信号は、左右反転した映像イメージになってしまう。すなわち、出力映像信号を見ながらDVCの操作を行う場合のOSD表示に関しては、撮影者は正しい情報を得ることができない。
【0018】
そこで、例えば、マイコン1により映像信号表示装置3の上下および左右の反転制御が行われている場合、OSD信号発生器42は、予め左右反転したOSD信号を用意しておき、それを読み出すか、あるいは、OSD信号が格納されているROM(Read-only Memory)またはメモリから左右反転して読み出すようにする。また例えば、信号反転処理装置2の後段に、信号混合器43を挿入するようにする。
【0019】
これらによって、対面撮影モードの場合でも、撮影者は、正しいOSD表示を得ることができる。
【0020】
【発明が解決しようとする課題】
しかしながら、左右反転したOSD信号を予め用意しておく方法の場合、OSD信号発生器42は、信号反転処理装置2の反転制御時にのみ左右反転したOSD信号を出力させ、非反転制御時には、通常のOSD信号を出力させる必要があった。従って、ROMまたはメモリの容量や回路規模に制限がある場合には適用することができない課題があった。
【0021】
また、OSD信号が格納されているROMまたはメモリから左右反転して読み出す方法の場合、その特殊な読み出し処理をデジタル信号処理部31に組み込む必要があるため、OSD信号発生器42がASIC(Application Specific Integrated Circuit)により実現されており、変更によるASICとしての品質低下を引き起こす恐れがあったり、あるいは、コスト等の関係で変更が難しい場合などには適用することができない課題があった。
【0022】
さらに、信号反転処理装置2の後段に信号混合器43を挿入する方法の場合、デジタル信号処理部31と映像信号表示装置3は、物理的に異なる場合が多く、複数回路に多くの変更を入れる必要があり、システムとしての品質低下を引き起こす恐れがあった。また、デジタル信号処理部31と映像信号表示装置3がASICにより実現されており、変更によるASICとしての品質低下を引き起こす恐れがあったり、コスト等の関係で変更が難しい場合などには適用することができない課題があった。
【0023】
以上のように、工数や品質の面から、ASIC内部のメモリコントローラを大幅に変更することができない課題があった。
【0024】
また、消費電力やコストの面から、書き込みのスピードを上げることができない場合やメモリの容量に制限がある場合には、信号反転処理装置を実現することができない課題があった。
【0025】
本発明はこのような状況に鑑みてなされたものであり、必要最小限のメモリまたはフリップフロップの容量で映像信号の反転処理装置を実現することができるようにするものである。
【0026】
【課題を解決するための手段】
本発明の信号処理装置は、 OSD 信号の1水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリと、メモリの OSD 信号の読み出しおよび書き込みを制御するメモリ制御手段であって、画面の縦方向のライン数をカウントする第1のカウンタと、第1のカウンタのカウント値に基づいて、1ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントする第2のカウンタとを備え、第2のカウンタのカウント値のLSB Least Significant Bit )がメモリのライトイネーブル端子に接続され、第2のカウンタのカウント値のLSB を除くビットがメモリのアドレス端子に接続され、ライトイネーブル端子を、 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御手段と、メモリから読み出された OSD 信号と映像信号とを混合する混合手段とを備えることを特徴とする。
【0027】
第1のカウンタのカウント値は、縦方向に関して画面におけるOSD 信号の表示区間中、水平同期信号を検出する毎に1ずつ増加され、画面においてOSD 信号が表示区間外になった場合、所定値に固定されるものとすることができる。
【0028】
第2のカウンタのカウント値は、横方向に関して画面におけるOSD 信号の表示区間中、OSD 信号の2倍の解像度に対応する信号を検出する毎に1ずつ増加または減少され、画面においてOSD 信号が表示区間外になった場合、所定値に固定されるものとすることができる。
【0029】
アドレス端子のアドレスは、OSD 信号の解像度に対応する信号を検出する毎に1ずつ増加または減少されるものとすることができる。
【0030】
本発明の第1の信号処理方法は、第1のカウンタにより、画面の縦方向のライン数をカウントし、第2のカウンタにより、第1のカウンタのカウント値に基づいて、1ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントし、第2のカウンタのカウント値のLSB Least Significant Bit )を、 OSD 信号の1水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続し、第2のカウンタのカウント値のLSBを除くビットをメモリのアドレス端子に接続し、ライトイネーブル端子を、OSD信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させ、メモリから読み出された OSD 信号と映像信号とを混合することを特徴とする。
本発明のプログラム、または、記録媒体に記録されているプログラムは、第1のカウンタに、画面の縦方向のライン数をカウントさせる第1のカウントステップと、カウント値の LSB Least Significant Bit )が、 OSD 信号の1水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続され、カウント値の LSB を除くビットがメモリのアドレス端子に接続されている第2のカウンタに、第1のカウンタのカウント値に基づいて、1ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントさせる第2のカウントステップと、ライトイネーブル端子を、 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御ステップと、メモリから読み出された OSD 信号と映像信号とを混合する混合ステップとを含むことを特徴とする。
【0031】
本発明の撮像装置は、 OSD 信号を発生する発生手段と、 OSD 信号の1水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリと、メモリの OSD 信号の読み出しおよび書き込みを制御するメモリ制御手段であって、1ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントするカウンタを備え、カウンタのカウント値の LSB Least Significant Bit )がメモリのライトイネーブル端子に接続され、カウンタのカウント値の LSB を除くビットがメモリのアドレス端子に接続され、ライトイネーブル端子を、 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御手段と、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合する混合手段と、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合した信号を左右反転する反転手段とを備えることを特徴とする。
【0033】
本発明の第2の信号処理方法は、 OSD 信号を発生し、カウンタにより、1ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数をカウントし、カウンタのカウント値の LSB Least Significant Bit )を、 OSD 信号の1水平時間分の解像度を有し、 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続し、カウンタのカウント値の LSB を除くビットをメモリのアドレス端子に接続し、ライトイネーブル端子を、 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させ、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合し、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合した信号を左右反転することを特徴とする。
【0036】
本発明の信号処理装置、第1の信号処理方法、および、プログラムにおいては、画面の縦方向のライン数がカウントされ、第1のカウンタのカウント値に基づいて、1ライン毎にアップカウントとダウンカウントを切り替えて画面の横方向の画素数がカウントされ、 OSD 信号が、OSD信号の1水平時間分の解像度を有するメモリに一時的に蓄積され、第2のカウンタのカウント値の LSB Least Significant Bit )がメモリのライトイネーブル端子に接続され、第2のカウンタのカウント値のLSB 除くビットがメモリのアドレス端子に接続され、ライトイネーブル端子が、OSD信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作され、メモリから読み出された OSD 信号と映像信号とが混合される。
【0037】
本発明の撮像装置および第2の信号処理方法においては、 OSD 信号が発生され、1ライン毎にアップカウントとダウンカウントを切り替えて前記画面の横方向の画素数がカウントされ、カウンタのカウント値の LSB Least Significant Bit )がメモリのライトイネーブル端子に接続され、カウンタのカウント値の LSB を除くビットがメモリのアドレス端子に接続され、 OSD 信号が、 OSD 信号の1水平時間分の解像度を有するメモリに一時的に蓄積され、ライトイネーブル端子が、 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作され、撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とが混合され撮像装置を対面撮影モードに設定した場合、メモリから読み出された OSD 信号と映像信号とを混合した信号が左右反転される。
【0038】
【発明の実施の形態】
以下、図を参照して、本発明の実施の形態について説明する。
【0039】
図4は、本発明を適用したDVCのOSD表示機能システムの構成例を示すブロック図である。なお、従来と対応する部分には同一の符号を付してあり、その説明は適宜省略する。この構成例においては、OSD信号発生器42と信号混合器43の間に左右反転処理装置51が新たに設けられている以外は、従来の場合と同様の構成とされる。
【0040】
左右反転処理装置51は、マイコン1の左右反転制御に基づいて、水平同期信号および垂直同期信号に同期してOSD信号発生器42から入力されるOSD信号に対し、1水平時間の解像度分で構成されるメモリ62(図5)によって左右反転処理し、信号混合器43に出力する。
【0041】
図4に示したOSD表示機能システムの例では、マイコン1および信号混合器43を1つずつしか図示していないが、処理の内容によっては複数個で構成される場合もある。またデジタル信号処理部31は、1チップまたは複数個で構成される。さらに映像信号処理器41およびOSD信号発生器42には、メモリ等の記憶素子が含まれているものもある。
【0042】
図5は、左右反転処理装置51の詳細な構成例を示すブロック図である。同図に示されるように、左右反転処理装置51は、メモリコントローラ61およびメモリ62で構成されている。メモリコントローラ61は、縦方向カウンタ71および横方向カウンタ72で構成されている。
【0043】
左右反転処理装置51では、OSD信号を左右反転処理の対象とするが、一般に、OSD信号の解像度は、映像信号の解像度より低く、例えば、映像信号の1/2の解像度があれば充分である。従って、本実施の形態においては、OSD信号の1水平時間の解像度として、NTSC(National Television System Committee)方式の1水平時間の有効エリアの解像度である720ピクセルの1/2の360ピクセルであるものとして、以下に説明する。
【0044】
なお、OSD信号の1水平時間の解像度が、例えば、映像信号の1/4で充分であると判断された場合、180ピクセル(720ピクセルの1/4)としてもよい。また映像信号の1/2の解像度であっても、必要なエリアのみ表示すればよい場合には、例えば、320ピクセルとしてもよく、マイコン1が表示位置の制御を行うようにしてもよい。さらにOSD信号の1水平時間の解像度が映像信号の1/2とした場合には、映像信号のシステムクロックに対して、2つ同じデータが並んでいるものとする。
【0045】
メモリコントローラ61には、縦方向カウンタ71および横方向カウンタ72が設けられている。メモリコントローラ61は、マイコン1の左右反転制御の下、縦方向カウンタ71および横方向カウンタ72を用いて、メモリ62に対し、アドレスおよびライトイネーブルを制御する。ここで一般に、メモリ62への書き込み時には、ライトイネーブル端子が“L”にセットされ、読み出し時には、ライトイネーブル端子が“H”にセットされるものとする。
【0046】
縦方向カウンタ71は、縦方向のライン数を計数(カウント)するカウンタであって、垂直同期信号を基準として、OSD信号の初めの1ライン目のカウンタ値を“0”にセットする。以下、縦方向に関してOSD信号の表示区間中は、水平同期信号が検出される毎に、カウンタ値が1ずつ増加される。また縦方向カウンタ71は、縦方向に関してOSD信号の表示区間外になった場合、表示範囲外であることを判別することができるような、所定値(後述する図6Cの例では、240)にカウンタ値を固定するといった処理を行う。
【0047】
横方向カウンタ72は、縦方向カウンタ71のカウンタ値が偶数の場合、アップカウンタとして動作し、縦方向カウンタ71のカウンタ値が奇数の場合、ダウンカウンタとして動作する(または、縦方向カウンタ71のカウンタ値が奇数の場合、アップカウンタとして動作し、縦方向カウンタ71のカウンタ値が偶数の場合、ダウンカウンタとして動作する)カウンタであって、水平同期信号を基準として、アップカウンタの場合には、OSD信号の初めの1ピクセル目のカウンタ値を“0”、ダウンカウンタの場合には、OSD信号の初めの1ピクセル目のカウンタ値を“719”(映像信号の1水平時間の有効エリアの解像度分)にそれぞれセットする。
【0048】
以下、横方向に関してOSD信号の表示区間中は、OSD信号の2倍の解像度に対応するクロックに同期して、カウンタ値が1ずつ増加または減少される。本実施の形態では、OSD信号が映像信号の1/2の解像度であるため、横方向カウンタ72は、映像信号のシステムクロックに同期することになる。
【0049】
また横方向カウンタ72は、横方向に関してOSD信号の表示区間外になった場合、表示範囲外であることを判別することができるような、所定値(後述する図7Cの例では、720または−1)にカウンタ値を固定するといった処理を行う。
【0050】
メモリ62は、OSD信号の1水平時間分の解像度を持ったメモリであって、メモリコントローラ61のコントロールの下、入力信号を蓄積(メモリ)する。
【0051】
次に、図6のタイムチャートを参照して、縦方向カウンタ71の基本動作について説明する。図6Aは、垂直同期信号Pvを表わしており、図6Bは、水平同期信号Phを表わしており、図6Cは、縦方向カウンタ71のカウンタ値CNTを表わしている。この例では、縦方向の解像度が240ピクセルである場合を示す。
【0052】
縦方向カウンタ71は、8ビットで構成され、OSD信号の表示区間始まりa乃至表示区間終わりbの区間、水平同期信号Ph0乃至Ph239が検出される毎にカウンタ値CNTが1ずつカウントされ(図6Cの例の場合、0乃至239)、OSD信号の表示区間外では、所定値(図6Cの例の場合、240)に固定されている。
【0053】
次に、図7のタイムチャートを参照して、横方向カウンタ72の基本動作について説明する。図7Aは、映像信号のシステムクロックCLKを表わしており、図7Bは、水平同期信号Phを表しており、図7Cは、縦方向カウンタ71のカウンタ値CNTが偶数の場合の横方向カウンタ72のカウンタ値CNTevenを表わしており、図7Dは、縦方向カウンタ71のカウンタ値CNTが奇数の場合の横方向カウンタ72のカウンタ値CNToddを表わしている。
【0054】
横方向カウンタ72は、10ビットで構成され、OSD信号の表示区間始まりa乃至表示区間終わりbの区間、OSD信号の2倍の解像度に対するクロックである映像信号のシステムクロックCLK(図7A)が検出される毎に、縦方向カウンタ71のカウンタ値CNT(図6C)が偶数の場合には、カウンタ値CNTevenが1ずつカウントアップされ(図7Cの例の場合、0乃至719)、縦方向カウンタ71のカウンタ値CNTが奇数の場合には、カウンタ値CNToddが1ずつカウントダウンされ(図7Dの例の場合、719乃至0)、OSD信号の表示区間外では、所定値(図7Cの例の場合、720(3FFh)、図7Dの例の場合、−1)に固定されている。
【0055】
次に、図8および図9のタイムチャートを参照して、左右反転処理装置51の基本動作について説明する。なお、初めのシステムリセット時、メモリ62に対して適切な方法で初期化が行われているものとする。
【0056】
メモリコントローラ61は、マイコン1の反転制御に基づいて、垂直同期信号Pv(図6A)を検出した後、OSD信号の最初のラインを含む水平同期信号Phs(図6B)を検出したときに、縦方向カウンタ71のカウンタ値CNT(図6C)を“0”にリセットする。
【0057】
次に、メモリコントローラ61は、水平同期信号Ph0を検出した場合、同じ水平同期区間でOSD信号の表示が始まる1ピクセル目に相当する時刻(表示区間始まりa)に、横方向カウンタ72のカウンタ値CNTevenを“0”にセットする(すなわち、いまの場合、縦方向カウンタ71のカウンタ値CNTが偶数であるため)(図7C)。以下、映像信号のシステムクロックCLK(図7A、図8A)に同期にして、横方向カウンタ72のカウンタ値CNTevenが1ずつ増加され、OSD信号の横方向が表示区間外になったとき、カウンタ値CNTevenが“720”に固定される(図7C)。
【0058】
メモリコントローラ61は、横方向カウンタ72のLSB(Least Significant Bit)の反転を、メモリ62のライトイネーブル端子WEに接続する。これにより、ライトイネーブル端子WEは、水平同期区間で、OSD信号の表示が始まる1ピクセル目に相当する時刻(表示区間始まりa)から、映像信号のシステムクロックCLK(図8A)に同期して、“H”、“L”、“H”、“L”、・・・と動作する(図8D)。すなわち、メモリ62のライトイネーブル端子が“H”の場合、映像信号が読み出され、メモリ62のライトイネーブル端子が“L”の場合、映像信号が書き込まれる。
【0059】
ここで、OSD信号が表示区間外になった場合に横方向カウンタ72のカウンタ値CNTevenを“720”にセットするのは、横方向カウンタ72のLSBの反転がメモリ62のライトイネーブル端子に接続されていることで、OSD信号の表示区間外でLSBの反転が“H”となり、メモリ62への不正な書き込みがなされないようにするためである。
【0060】
またメモリコントローラ61は、横方向カウンタ72のLSBを除く上位ビットをメモリ62のアドレス端子ADDに接続する。これにより、水平同期区間で、OSD信号の表示が始まる1ピクセル目に相当する時刻(表示区間始まりa)から、2クロック毎の映像信号のシステムクロックCLK(図8A)に同期して、アドレスが1ずつ増加される(図8C)。
【0061】
このように、メモリコントローラ61がメモリ62を制御すると、縦方向カウンタ71のカウンタ値CNTが偶数の場合、OSD信号の表示区間内では、2クロック毎のシステムクロックCLKに同期して、アドレスが0乃至359まで増加し、1つのアドレスに対して、読み出しおよび書き込みの順で行われる。
【0062】
ここで、OSD信号の横方向の解像度は、映像信号の1/2とされている。従って、映像信号のシステムクロックCLK(図8A)に同期して動作させる場合の左右反転処理装置51に入力されるOSD信号(図8E)は、アドレスの変化と同様の周波数で変化するため、必要なデータを損失させることなくメモリ62に蓄積させることができる。
【0063】
その後、メモリコントローラ61は、水平同期信号Ph1(図6B)を検出し、縦方向カウンタ71のカウンタ値CNT(図6C)が“1”になったとき、同じ水平同期区間で、OSD信号の表示が始まる1ピクセル目に相当する時刻(表示区間始まりa)に、横方向カウンタ72のカウンタ値CNToddを“719”にセットする(すなわち、いまの場合、縦方向カウンタ71のカウンタ値CNTが奇数であるため)(図7D)。以下、映像信号のシステムクロックCLK(図7A、図9A)に同期にして、横方向カウンタ72のカウンタ値CNToddが1ずつ減少され、OSD信号の横方向が表示区間外になったとき、カウンタ値CNToddが“−1(3FFh)”に固定される(図7D)。
【0064】
メモリコントローラ61は、横方向カウンタ72のLSBを、メモリ62のライトイネーブル端子WEに接続する。これにより、ライトイネーブル端子WEは、水平同期区間で、OSD信号の表示が始まる1ピクセル目に相当する時刻(表示区間始まりa)から、映像信号のシステムクロックCLK(図9A)に同期して、“H”、“L”、“H”、“L”、・・・と動作する(図9D)。
【0065】
ここで、OSD信号が表示区間外になった場合に横方向カウンタ72のカウンタ値CNToddを“−1(3FFh)”にセットするのは、横方向カウンタ72のLSBがメモリ62のライトイネーブル端子に接続されていることで、OSD信号の表示区間外でLSBが“H”となり、メモリ62への不正な書き込みがなされないようにするためである。
【0066】
またメモリコントローラ61は、横方向カウンタ72のLSBを除く上位ビットをメモリ62のアドレス端子ADDに接続する。これにより、水平同期区間で、OSD信号の表示が始まる1ピクセル目に相当する時刻(表示区間始まりa)から、2クロック毎の映像信号のシステムクロックCLKに同期して、アドレスが1ずつ減少される(図9C)。
【0067】
このように、メモリコントローラ61がメモリ62を制御すると、縦方向カウンタ71のカウンタ値CNTが奇数の場合、OSD信号の表示区間内では、2クロック毎のシステムクロックCLKに同期して、アドレスが359乃至0まで減少し、1つのアドレスに対して、読み出しおよび書き込みの順で行われる。
【0068】
ここで、縦方向カウンタ71のカウンタ値CNTが“1”になったときに、初めてメモリ62に対してアクセスするのは、アドレス“359”に対する読み出しであって、読み出しデータは、縦方向に1ライン前の最後の書き込みデータである。すなわち、メモリコントローラ61は、メモリ62のアドレス“359”から1ライン前の最後の書き込みデータを読み出した後、次のシステムクロックの検出時には、同じアドレスへの書き込みモードに切り替わるため、入力されたOSD信号を同じアドレス“359”に書き込む。
【0069】
そして、次のシステムクロックCLKの検出時には、アドレスが1だけ減少されて“358”になり、再び読み出しモードとなるため、メモリコントローラ61は、縦方向に1ライン前の最後から2番目のデータを読み出すことになる。さらに次のシステムクロックの検出時には、同じアドレスへの書き込みモードに切り替わるため、メモリコントローラ61は、入力されたOSD信号を同じアドレス“358”に書き込む。
【0070】
以上のような動作をOSD信号の表示区間内で行うことにより、縦方向に1ライン前に書き込んだ順番と逆の順番でOSD信号を読み出すことになり、入力されたOSD信号を横方向全体に左右反転することができる。さらに、次の水平同期信号を検出した場合には、縦方向カウンタ71のカウンタ値CNT(図6C)が“2”となるため、図8を参照して上述したような動作が再び行われ、縦方向に1ライン前のデータを横方向全体に左右反転することができる。
【0071】
従って、以上のような動作を縦方向に関して表示区間内で繰り返し行うことにより、1画面分のデータが入力されてきたOSD信号に対して、横方向全体に左右反転したOSD信号を出力することが可能になる。
【0072】
上述した縦方向カウンタ71および横方向カウンタ72の動作は、一例であって、必ずしも横方向カウンタ72のLSBを用いてメモリ62のライトイネーブル端子を制御したり、あるいは、LSBを除いた上位ビットを用いてメモリ62のアドレス端子を制御する必要はなく、メモリ62のアドレスまたはライトイネーブルを外部から与えるようにしてもよい。また、メモリ62に限らず、フリップフロップを用いるようにしてもよい。
【0073】
また以上のように、縦方向に関してライン毎に書き込みおよび読み出しのアドレスの正順および逆順を切り替えるような構造にし、OSD信号の2倍の解像度に対応する映像信号のシステムクロックに同期してメモリ62を制御するとともに、2クロック毎のシステムクロックに同期してメモリ62に対するアドレスを順に変化させ、同一アドレスに対して読み出しおよび書き込みの順で行うことによって、1水平時間の解像度分のメモリ容量で、かつ、読み出しおよび書き込みのスピードを変更することなく、左右反転処理装置を実現することができる。
【0074】
さらに、縦方向に複数の解像度分のメモリを設け、1水平時間内で行う上述した処理を、複数に分散して行うことにより、上下方向の反転処理も必要最低限のメモリ容量で実現することができる。例えば、横方向の水平解像度が360ピクセル、縦方向の垂直解像度が240ピクセルである場合、360×240ピクセル分のメモリによって、上下反転および左右反転が可能な信号反転処理装置を実現することができる。
【0075】
従って、本発明を適用することにより、既存のシステムを大幅に変更することなく、低コストで、かつ、簡単に、信号反転処理装置を実現することが可能になる。
【0076】
上述した一連の処理(例えば、左右反転処理装置51の反転処理)は、ハードウェアにより実行させることもできるが、ソフトウェアにより実行させることもできる。一連の処理をソフトウェアにより実行させる場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、プログラム格納媒体からインストールされる。
【0077】
図10は、汎用のコンピュータの内部の構成例を示すブロック図である。コンピュータのCPU(Central Processing Unit)101は、ROM(Read Only Memory)102に記憶されているプログラム、またはハードディスクドライブ(HDD)109からRAM(Random Access Memory)103にロードされたプログラムに従って各種の処理を実行する。RAM103にはまた、CPU101が各種の処理を実行する上において必要なデータなども適宜記憶される。
【0078】
CPU101、ROM102、およびRAM103は、バス104を介して相互に接続されている。このバス104にはまた、入出力インターフェース105も接続されている。
【0079】
入出力インターフェース105には、ボタン、スイッチ、キーボードあるいはマウスなどで構成される構成される入力部106、CRT(Cathode Ray Tube)やLCDなどのディスプレイ、並びにスピーカなどで構成される出力部107、モデムやターミナルアダプタなどで構成される通信部108、およびハードディスクドライブ109が接続されている。通信部108は、インターネットを含むネットワークを介して通信処理を行う。
【0080】
入出力インターフェース105にはまた、必要に応じてドライブ110が接続され、磁気ディスク111、光ディスク112、光磁気ディスク113、あるいは半導体メモリ114などが適宜装着され、そこから読み出されたコンピュータプログラムが、ハードディスクドライブ109にインストールされる。
【0081】
コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを記録する記録媒体は、図10に示されるように、磁気ディスク111(フレキシブルディスクを含む)、光ディスク112(CD-ROM(Compact Disc-Read Only Memory)、DVD(Digital Versatile Disc)を含む)、光磁気ディスク113(MD(Mini-Disc)(登録商標)を含む)、もしくは半導体メモリ114などよりなるパッケージメディア、または、プログラムが一時的もしくは永続的に記録されるROM102やハードディスクドライブ109などにより構成される。記録媒体へのプログラムの記録は、必要に応じてルータ、モデムなどの通信部108を介して、公衆回線網、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。
【0082】
なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【0083】
また、本明細書において、システムとは、複数の装置により構成される装置全体を表わすものである。
【0084】
【発明の効果】
以上のように、第1の本発明によれば、信号反転処理装置を実現することができる。
【0085】
また第1の本発明によれば、必要最低限のメモリ容量で、かつ、読み出しおよび書き込みのスピードを変更することなく、信号反転処理装置を実現することができる。
【0086】
第2の本発明によれば、信号反転処理装置を実現することができる。
【0087】
また第2の本発明によれば、既存のシステムを大幅に変更することなく、低コストで、かつ、簡単に、信号反転処理装置を実現することができる。
【図面の簡単な説明】
【図1】従来の信号反転表示装置の構成例を示すブロック図である。
【図2】図1の信号反転処理装置の動作を説明する図である。
【図3】従来のDVCのOSD表示機能システムに図1の信号反転処理装置を適用した場合の構成例を示すブロック図である。
【図4】本発明を適用したDVCのOSD表示機能システムの構成例を示すブロック図である。
【図5】左右反転処理装置の詳細な構成例を示すブロック図である。
【図6】縦方向カウンタの基本動作を説明するタイムチャートである。
【図7】横方向カウンタの基本動作を説明するタイムチャートである。
【図8】縦方向カウンタのカウンタ値が偶数の場合の左右反転処理装置の基本動作を説明するタイムチャートである。
【図9】縦方向カウンタのカウンタ値が奇数の場合の左右反転処理装置の基本動作を説明するタイムチャートである。
【図10】汎用のコンピュータの内部の構成例を示すブロック図である。
【符号の説明】
1 マイコン, 3 映像信号表示装置, 31 デジタル信号処理部, 41 映像信号処理器, 42 OSD信号発生器, 43 信号混合器, 51 左右反転処理装置, 61 メモリコントローラ, 62 メモリ, 71 縦方向カウンタ, 72 横方向カウンタ

Claims (9)

  1. OSD (オンスクリーンディスプレイ)信号と映像信号とを混合して画面に出力する信号処理装置において、
    前記 OSD 信号の1水平時間分の解像度を有し、前記 OSD 信号を一時的に蓄積するメモリと、
    前記メモリの前記 OSD 信号の読み出しおよび書き込みを制御するメモリ制御手段であって、
    前記画面の縦方向のライン数をカウントする第1のカウンタと、
    前記第1のカウンタのカウント値に基づいて、1ライン毎にアップカウントとダウンカウントを切り替えて前記画面の横方向の画素数をカウントする第2のカウンタと
    を備え、
    前記第2のカウンタのカウント値のLSB Least Significant Bit )が前記メモリのライトイネーブル端子に接続され、前記第2のカウンタのカウント値のLSB を除くビットが前記メモリのアドレス端子に接続され、前記ライトイネーブル端子を、前記 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御手段と、
    前記メモリから読み出された前記 OSD 信号と前記映像信号とを混合する混合手段と
    を備えることを特徴とする信号処理装置。
  2. 前記第1のカウンタのカウント値は、縦方向に関して前記画面における前記OSD 信号の表示区間中、水平同期信号を検出する毎に1ずつ増加され、前記画面において前記OSD 信号が表示区間外になった場合、所定値に固定される
    ことを特徴とする請求項1に記載の信号処理装置。
  3. 前記第2のカウンタのカウント値は、横方向に関して前記画面における前記OSD 信号の表示区間中、前記OSD 信号の2倍の解像度に対応する信号を検出する毎に1ずつ増加または減少され、前記画面において前記OSD 信号が表示区間外になった場合、所定値に固定される
    ことを特徴とする請求項1に記載の信号処理装置。
  4. 前記アドレス端子のアドレスは、前記OSD 信号の解像度に対応する信号を検出する毎に1ずつ増加または減少される
    ことを特徴とする請求項1に記載の信号処理装置。
  5. OSD (オンスクリーンディスプレイ)信号と映像信号とを混合して画面に出力する信号処理装置の信号処理方法において、
    第1のカウンタにより、前記画面の縦方向のライン数をカウントし、
    第2のカウンタにより、前記第1のカウンタのカウント値に基づいて、1ライン毎にアップカウントとダウンカウントを切り替えて前記画面の横方向の画素数をカウントし
    前記第2のカウンタのカウント値のLSB Least Significant Bit )を、前記 OSD 信号の1水平時間分の解像度を有し、前記 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続し、
    前記第2のカウンタのカウント値のLSBを除くビットを前記メモリのアドレス端子に接続し、
    前記ライトイネーブル端子を、前記OSD信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させ、
    前記メモリから読み出された前記 OSD 信号と前記映像信号とを混合する
    ことを特徴とする信号処理方法。
  6. OSD (オンスクリーンディスプレイ)信号と映像信号とを混合して画面に出力する信号処理をコンピュータに実行させるプログラムにおいて、
    第1のカウンタに、前記画面の縦方向のライン数をカウントさせる第1のカウントステップと、
    カウント値の LSB Least Significant Bit )が、前記 OSD 信号の1水平時間分の解像度を有し、前記 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続され、前 記カウント値の LSB を除くビットが前記メモリのアドレス端子に接続されている第2のカウンタに、前記第1のカウンタのカウント値に基づいて、1ライン毎にアップカウントとダウンカウントを切り替えて前記画面の横方向の画素数をカウントさせる第2のカウントステップと、
    前記ライトイネーブル端子を、前記 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御ステップと、
    前記メモリから読み出された前記 OSD 信号と前記映像信号とを混合する混合ステップと
    を含むことを特徴とするプログラム。
  7. 請求項6に記載のプログラムが記録されている記録媒体。
  8. OSD (オンスクリーンディスプレイ)信号と被写体の映像信号とを混合して画面に出力する撮像装置において、
    前記 OSD 信号を発生する発生手段と、
    前記 OSD 信号の1水平時間分の解像度を有し、前記 OSD 信号を一時的に蓄積するメモリと、
    前記メモリの前記 OSD 信号の読み出しおよび書き込みを制御するメモリ制御手段であって、
    1ライン毎にアップカウントとダウンカウントを切り替えて前記画面の横方向の画素数をカウントするカウンタを
    備え、
    前記カウンタのカウント値の LSB Least Significant Bit )が前記メモリのライトイネーブル端子に接続され、前記カウンタのカウント値の LSB を除くビットが前記メモリのアドレス端子に接続され、前記ライトイネーブル端子を、前記 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させるメモリ制御手段と、
    前記撮像装置を対面撮影モードに設定した場合、前記メモリから読み出された前記 OSD 信号と前記映像信号とを混合する混合手段と、
    前記撮像装置を対面撮影モードに設定した場合、前記メモリから読み出された前記 OSD 信号と前記映像信号とを混合した信号を左右反転する反転手段と
    を備えることを特徴とする撮像装置。
  9. OSD (オンスクリーンディスプレイ)信号と被写体の映像信号とを混合して画面に出力する撮像装置の信号処理方法において、
    前記 OSD 信号を発生し、
    カウンタにより、1ライン毎にアップカウントとダウンカウントを切り替えて前記画面の横方向の画素数をカウントし、
    前記カウンタのカウント値の LSB Least Significant Bit )を、前記 OSD 信号の1水平時間分の解像度を有し、前記 OSD 信号を一時的に蓄積するメモリのライトイネーブル端子に接続し、
    前記カウンタのカウント値の LSB を除くビットを前記メモリのアドレス端子に接続し、
    前記ライトイネーブル端子を、前記 OSD 信号の2倍の解像度に対応する信号に同期して、読み出しおよび書き込みの順で動作させ、
    前記撮像装置を対面撮影モードに設定した場合、前記メモリから読み出された前記 OSD 信号と前記映像信号とを混合し、
    前記撮像装置を対面撮影モードに設定した場合、前記メモリから読み出された前記 OSD 信号と前記映像信号とを混合した信号を左右反転する
    ことを特徴とする信号処理方法。
JP2002161049A 2002-06-03 2002-06-03 信号処理装置および方法、撮像装置、記録媒体、並びにプログラム Expired - Fee Related JP4041955B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002161049A JP4041955B2 (ja) 2002-06-03 2002-06-03 信号処理装置および方法、撮像装置、記録媒体、並びにプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002161049A JP4041955B2 (ja) 2002-06-03 2002-06-03 信号処理装置および方法、撮像装置、記録媒体、並びにプログラム

Publications (2)

Publication Number Publication Date
JP2004004391A JP2004004391A (ja) 2004-01-08
JP4041955B2 true JP4041955B2 (ja) 2008-02-06

Family

ID=30430231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002161049A Expired - Fee Related JP4041955B2 (ja) 2002-06-03 2002-06-03 信号処理装置および方法、撮像装置、記録媒体、並びにプログラム

Country Status (1)

Country Link
JP (1) JP4041955B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007272180A (ja) * 2006-03-30 2007-10-18 Lg Phillips Lcd Co Ltd 液晶表示装置及びその駆動方法

Also Published As

Publication number Publication date
JP2004004391A (ja) 2004-01-08

Similar Documents

Publication Publication Date Title
US5301026A (en) Picture editing apparatus in a digital still video camera system
JP4145375B2 (ja) 液晶表示装置のデータ駆動装置及び駆動方法
US6384867B1 (en) Video display apparatus capable of displaying video signals of a plurality of types with different specifications
KR19980071592A (ko) 이미지 업스케일 방법 및 장치
US8233012B2 (en) Image processing apparatus, image processing method, and computer program
JP3740235B2 (ja) 撮像装置及び撮像記録再生装置
KR101000580B1 (ko) 화상 처리 장치 및 화상 처리 방법, 및 기록 매체
JP2001092429A (ja) フレームレート変換装置
JP3378710B2 (ja) 縮小画像の書き込み/読み出し方法及び縮小画像処理回路
JP4041955B2 (ja) 信号処理装置および方法、撮像装置、記録媒体、並びにプログラム
JPH1155569A (ja) 表示制御回路
JP3674258B2 (ja) 画像信号処理装置
JP2000330502A (ja) 液晶マルチディスプレイ装置
JPH1063219A (ja) 表示装置及びその駆動方法
JP2012088536A (ja) 液晶表示装置及びその駆動方法
CN101266772A (zh) 显示控制设备以及显示控制设备的设置方法和程序
JPH0573001A (ja) 液晶表示装置の駆動方法
JP2596042B2 (ja) 固体撮像装置
JP2008035552A (ja) 撮像装置および撮像方法
JPH113066A (ja) 液晶表示装置
JP3460497B2 (ja) ビデオカメラのシェーディング補正用アドレス発生回路
JPH11205692A (ja) 撮像装置
JP2003274252A (ja) カメラ一体型記録再生装置
JP2003299037A (ja) 画像処理装置と画像処理方法
JPH10240219A (ja) 画面分割制御方式

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050427

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070306

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071030

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees