JP3998765B2 - 多結晶半導体層の製造方法及び半導体装置の評価方法 - Google Patents
多結晶半導体層の製造方法及び半導体装置の評価方法 Download PDFInfo
- Publication number
- JP3998765B2 JP3998765B2 JP23975297A JP23975297A JP3998765B2 JP 3998765 B2 JP3998765 B2 JP 3998765B2 JP 23975297 A JP23975297 A JP 23975297A JP 23975297 A JP23975297 A JP 23975297A JP 3998765 B2 JP3998765 B2 JP 3998765B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- heat treatment
- polycrystalline semiconductor
- hydrogen
- silicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
- H10D30/6731—Top-gate only TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
- H10D30/6745—Polycrystalline or microcrystalline silicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
-
- H10P14/2922—
-
- H10P14/3411—
-
- H10P14/3456—
-
- H10P14/3816—
-
- H10P14/382—
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、大きなキャリア移動度を得るのに適した多結晶半導体層の製造方法及び半導体装置の評価方法に関する。
【０００２】
アクティブマトリクス型液晶表示装置に組み込まれる薄膜トランジスタ（ＴＦＴ）のチャネル層として、アモルファスＳｉが用いられてきたが、これを多結晶Ｓｉに置き換えることにより、チャネル中のキャリア移動度を向上させることができる。キャリア移動度が大きくなると、トランジスタの最大駆動電流も大きくなる。その結果、液晶表示装置の画素領域内に占めるＴＦＴの割合を小さくでき、開口率を高めることが可能になる。また、同一サイズの基板を用いて画素数を増やし、高精細の液晶表示装置を得ることが可能になる。
【０００３】
【従来の技術】
多結晶シリコン層には、粒界や粒内欠陥が存在し、これらは局在準位を形成する。局在準位は、キャリア移動度の低下やリーク電流の増加の要因になり、半導体素子の特性の悪化の要因になる。多結晶シリコン層に水素を添加すると、粒界や粒内欠陥が電気的に不活性になり、半導体素子の特性が向上することが知られている（特開昭６２−８４５６２号公報）。
【０００４】
多結晶シリコン層に水素を添加する方法として、多結晶シリコン層を水素プラズマに晒す方法（特開昭６３−４６７７５号公報）、水素を含むＳｉＯ2 膜やＳｉＮ膜を多結晶シリコン層上に形成して加熱する方法（特開平６−３１４６９７号公報、特開平８−３２０７７号公報）、多結晶シリコン層を水素ガス中で加熱する方法（特開昭６３−２００５７１号公報）等が知られている。
【０００５】
【発明が解決しようとする課題】
上記従来例により、多結晶半導体層中のキャリア移動度を大きくすることができるが、キャリア移動度のより大きな多結晶半導体層を形成する技術が望まれている。
【０００６】
本発明の目的は、キャリア移動度を向上させることが可能な多結晶半導層の製造方法及び半導体装置の評価方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一観点によると、支持基板の上に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体層を形成する工程と、前記多結晶半導体層に水素を添加する工程と、水素を添加された前記多結晶半導体層を加熱することにより、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多くなるように水素を脱離させる工程とを有する多結晶半導体層の製造方法が提供される。
【０００８】
上述のような構成とすることにより、キャリア移動度の大きな多結晶半導体層を得ることができる。
【０００９】
本発明の他の観点によると、透明基板の表面上に形成され、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなるチャネル領域を有する薄膜トランジスタの該チャネル領域にレーザ光を照射する工程と、前記チャネル領域からの散乱光のスペクトルを観測し、該チャネル領域を形成するＳｉもしくはＧｅとＨとの結合のうちモノハイドライド構造に対応するピークとそれよりも高次のハイドライド構造に対応するピークとの高さを比較する工程とを含む半導体装置の評価方法が提供される。
【００１０】
モノハイドライド構造に対応するピークとそれよりも高次のハイドライド構造に対応するピークとの高さを比較することにより、チャネル領域のキャリア移動度を推定することができる。
【００１１】
【発明の実施の形態】
多結晶シリコン層を形成する場合を例にとって、本発明の実施例を説明する。
【００１２】
本願発明者らは、多結晶シリコン層を水素プラズマに晒して水素化処理を行い、水素化処理の時間とキャリア移動度との関係を調査した。
【００１３】
図1は、多結晶シリコン層のキャリア移動度と水素化処理の時間との関係を示す。横軸は、水素化処理の時間を単位「分」で表し、縦軸はキャリア移動度を単位ｃｍ2 ／Ｖｓで表す。なお、キャリア移動度は、多結晶シリコン層中にリンをドーズ量５×１０13ｃｍ-2の条件でドープしてホール効果を測定することにより求めた。なお、水素化処理は、平行平板型のプラズマ励起型化学気相堆積（ＰＥ−ＣＶＤ）装置を用いて行った。平行平板電極は直径約１０ｃｍ（４インチ）であり、この平行平板電極に３０Ｗの高周波電力を印加し、水素ガス圧を３００ｍＴｏｒｒ、基板温度を３５０℃とした。
【００１４】
図1に示すように、約１分間の水素化処理を行うと、キャリア移動度が約１．５ｃｍ2 ／Ｖｓから約２０ｃｍ2 ／Ｖｓまで上昇する。水素化処理時間をさらに長くすると、キャリア移動度は緩やかに低下する。
【００１５】
図２は、１０分間の水素化処理を行った多結晶シリコン層を熱処理した場合の、キャリア移動度と熱処理温度との関係を示す。横軸は熱処理温度を単位℃で表し、縦軸はキャリア移動度を単位ｃｍ2 ／Ｖｓで表す。なお、熱処理時間は、いずれも１０分間である。なお、熱処理前のキャリア移動度を破線で示す。
【００１６】
熱処理温度が２５０℃から４５０℃の範囲では、熱処理温度の上昇に伴ってキャリア移動度も上昇する。熱処理温度が４００〜５００℃の間でキャリア移動度が最大値を示し、その温度を越えるとキャリア移動度は急激に低下する。
【００１７】
水素化時間および熱処理温度によるキャリア移動度の変化の要因を調べるため、多結晶シリコン層をラマン散乱法により評価した。
【００１８】
図３は、多結晶シリコン層のラマン散乱スペクトルを示す。横軸は波数を単位ｃｍ-1で表し、縦軸はラマン散乱強度を任意目盛りで表す。曲線ａ1 、ａ2 は１分間の水素化処理を行った多結晶シリコン層のスペクトルを示し、曲線ｂ1 、ｂ2 は１０分間の水素化処理を行った多結晶シリコン層のスペクトルを示す。なお、曲線ａ1 とｂ1 は熱処理前、曲線ａ2 とｂ2 は４５０℃で１０分間の熱処理を行った後の多結晶シリコン層のスペクトルである。
【００１９】
波数２０００ｃｍ-1近傍に現れているピークがＳｉ−Ｈ結合（モノハイドライド構造）に対応し、波数２０９０ｃｍ-1近傍に現れているピークがＳｉ−Ｈ2 （２次のハイドライド構造）に対応する。
【００２０】
曲線ａ1 及びｂ1 は、それぞれ図１の水素化時間１分及び１０分の場合に相当する。すなわち、モノハイドライド構造のピークのみが現れ、２次のハイドライド構造のピークが現れていない場合に、高いキャリア移動度を示し、２次のハイドライド構造のピークが高くなると、キャリア移動度が低下すると考えられる。
【００２１】
曲線ａ1 とａ2 、及び曲線ｂ1 とｂ2 を比較すると、熱処理を行うことによりピーク強度が低下していることがわかる。これは、熱処理によりハイドライド構造の水素原子が脱離するためである。曲線ｂ1 とｂ2 を比較すると、２次のハイドライド構造に対応するピーク強度の低下量の方が、モノハイドライド構造に対応するピーク強度の低下量よりも大きいことがわかる。これは、２次のハイドライド構造の解離エネルギの方がモノハイドライド構造の解離エネルギよりも小さいためである。
【００２２】
図２で説明したように、熱処理によりキャリア移動度が上昇するのは、曲線ｂ2 で示すように、２次のハイドライド構造に対応するピーク強度が、モノハイドライド構造に対応するピーク強度に対して相対的に低下したためと考えられる。キャリア移動度を大きくするためには、モノハイドライド構造に対応するピーク強度が２次以上の高次のハイドライド構造に対応するピーク強度よりも大きくなるような構成とすることが好ましいであろう。
【００２３】
なお、ラマン散乱スペクトルのピーク強度は、ハイドライド構造の数に比例すると考えられるため、上記の好ましい構成は、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多くなるような構成と等価である。
【００２４】
図２に示すように、熱処理温度を高くしすぎるとキャリア移動度が低下するのは、モノハイドライド構造の解離も進んでしまうためと考えられる。
【００２５】
図２では、熱処理時間を１０分間とした場合を示した。この場合の、好適な熱処理温度は約４５０℃程度である。熱処理温度と熱処理時間との一方を変えると、他方の好適な範囲も変わる。
【００２６】
図４は、熱処理温度と好適な熱処理時間との関係を示す。熱処理温度を２５０℃とした場合の好適な熱処理時間は約３０００秒であり、熱処理時間の増加に伴って、好適な熱処理時間は短くなる。熱処理温度が低すぎると、好適な熱処理時間が長くなり、生産性の低下につながる。また、熱処理温度が高すぎると、好適な熱処理時間が短くなり、熱処理の安定した制御が困難になる。このため、熱処理温度を２５０〜５００℃とすることが好ましい。
【００２７】
なお、モノハイドライド構造の数が高次のハイドライド構造の数よりも多くなるような構成が好ましいが、前者が後者よりも多くないとしても、水素化処理後の熱処理により高次のハイドライド構造の数をモノハイドライド構造の数に比べて相対的に減少させることにより、キャリア移動度向上の効果が期待できる。
【００２８】
次に、図５Ａ〜５Ｇを参照し、上記実施例による多結晶シリコン層の形成方法を適用した薄膜トランジスタについて説明する。
【００２９】
図５Ａは、薄膜トランジスタの概略平面図を示す。ガラス基板上に、図の横方向に延在するポリシリコン膜１２が配置されている。ポリシリコン膜１２の長さ方向のほぼ中央部においてポリシリコン膜１２と交差するゲート電極１４が配置されている。ゲート電極１４の一端は、図の横方向に延在するゲート線に連続している。ゲート電極１４及びゲート線は、Ａｌで形成された低抵抗部１４ｂとその側面を取り囲む陽極酸化膜１４ａにより構成されている。
【００３０】
図５Ｂ〜Ｇは、図５Ａの一点鎖線Ａ８−Ａ８で示す断面における工程図を示す。
【００３１】
図５Ｂにおいて、ガラス基板１１の上に、厚さ約５０ｎｍのアモルファスシリコン層を堆積する。このアモルファスシリコン層にエキシマレーザ光を照射して多結晶化する。エキシマレーザ光として、例えば波長３０８ｎｍ、エネルギ密度約３００ｍＪ／ｃｍ2 、パルス繰り返し周波数１００Ｈｚ、１パルスあたりの照射時間は１０ｎｓのゼノンクロライド（ＸｅＣｌ）エキシマレーザを用いることができる。レーザ照射領域は、例えば、幅１ｍｍ、長さ１００ｍｍの細長い形状であり、この照射領域を、幅方向に１パルスあたり０．１ｍｍずつ移動させながら広い領域にレーザ照射を行う。この程度の厚さのアモルファスシリコン層であれば、多結晶化されたシリコン層の厚さ方向に関してほぼ１つのグレインのみが形成される。多結晶化したシリコン層の平均粒径は、約１００ｎｍである。
【００３２】
多結晶化したシリコン層をパターニングしてポリシリコン膜１２を形成する。なお、ガラス基板１１とポリシリコン膜１２との間に、拡散バリア層としてＳｉＯ2 膜を形成しておいてもよい。シリコン層のパターニングは、例えばＣｌ2 系ガスを用いたドライエッチングにより行う。
【００３３】
ポリシリコン膜１２を覆うように基板１１の全面にＳｉＯ2 からなる厚さ約１２０ｎｍのゲート絶縁膜１３を堆積する。ゲート絶縁膜１３の堆積は、例えばＳｉＨ4 とＮ2 Ｏを用いたＰＥ−ＣＶＤにより行う。
【００３４】
ゲート絶縁膜１３の上に、スパッタリングにより厚さ約３５０ｎｍのＡｌ膜を堆積する。このＡｌ膜上に、図５Ａのポリシリコン膜１２と交差するゲート電極１４と同一パターンを有するレジストパターン１５を形成する。レジストパターン１５をエッチングマスクとして、Ｃｌ2 系ガスを用いたドライエッチングによりＡｌ膜をパターニングし、レジストパターン１５で覆われた領域にゲート電極１４を残す。
【００３５】
図５Ｃに示すように、レジストパターン１５をマスクとして用い、ゲート電極１４の露出した表面を陽極酸化する。ゲート電極１４の内部にＡｌからなる低抵抗部１４ｂが残り、その側面に厚さ約１〜２μｍの陽極酸化膜１４ａが形成される。陽極酸化は、シュウ酸を成分とした水溶液中で行う。陽極酸化後、レジストパターン１５を除去する。
【００３６】
図５Ｄに示すように、ゲート電極１４をマスクとしてゲート絶縁膜１３をエッチングし、ゲート電極１４の直下にのみゲート絶縁膜１３ａを残す。ゲート絶縁膜１３のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行う。ゲート絶縁膜１３ａの両側にポリシリコン膜１２の表面の一部が露出する。
【００３７】
図５Ｅに示すように、基板全面にＰ+ イオンを注入し、レーザ照射による活性化アニールを行う。注入量は、ポリシリコン膜１２のイオン注入領域のシート抵抗が約１ｋΩ／□以下となる量とする。ポリシリコン膜１２のうち、ゲート絶縁膜１３ａの両側に露出した部分にｎ+ 型のソース領域１２Ｓ及びドレイン領域１２Ｄが形成される。
【００３８】
このようにして、Ａｌからなる低抵抗部１４ｂと、そのソース領域１２Ｓ側及びドレイン領域１２Ｄ側に配置された高抵抗部１４ａからなるゲート電極１４が形成される。
【００３９】
図５Ｆに示すように、基板全面に厚さ約３０ｎｍのＳｉＯ2 膜と厚さ約２７０ｎｍのＳｉＮ膜がこの順番に積層された層間絶縁膜１６を堆積する。ＳｉＯ2 膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮ2 Ｏを用い、成長温度を３００℃としたＰＥ−ＣＶＤにより行い、ＳｉＮ膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮＨ3 を用い、成長温度を３００℃としたＰＥ−ＣＶＤにより行う。
【００４０】
層間絶縁膜１６に、ソース領域１２Ｓ及びドレイン領域１２Ｄの各々の表面の一部を露出させるコンタクトホール１７Ｓ及び１７Ｄを形成する。ＳｉＮ膜のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行い、ＳｉＯ2 膜のエッチングは、例えばＮＨ4 ＦとＨＦとＨ2 Ｏとを混合したバッファード弗酸を用いたウェットエッチングにより行う。
【００４１】
図５Ｇにおいて、基板全面に厚さ約５０ｎｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順番に積層する。この積層構造をパターニングし、ソース領域１２Ｓに接続されたソース引出線１８Ｓ及びドレイン領域１２Ｄに接続されたドレイン引出線１８Ｄを形成する。Ｔｉ膜及びＡｌ膜のエッチングは、例えば塩素系ガスを用いたドライエッチングにより行う。
【００４２】
その後、上記実施例による方法でポリシリコン層１２の水素化処理を行う。なお、上記実施例では、多結晶シリコン層が水素プラズマに直接晒されるが、ＴＦＴを構成した後の水素化処理では、ポリシリコン層１２がゲート絶縁膜１３ａ、層間絶縁膜１６等を介して水素プラズマに晒されることになる。このため、水素化処理時間を長くする必要がある。
【００４３】
図６は、図５Ｇに示すＴＦＴの電界移動度を示す。横軸は、左から順番に水素化処理なしの場合、水素化処理１時間の場合、２時間の場合、２時間の水素化処理後４００℃で１０分間の熱処理を行った場合を表し、縦軸はＴＦＴの電界移動度を単位ｃｍ2 ／Ｖｓで表す。
【００４４】
１時間の水素化処理を行うことにより、電界移動度が６０ｃｍ2 ／Ｖｓまで上昇する。また、水素化処理を２時間行うと、水素化処理１時間の場合に比べて電界移動度がやや低下し、４５ｃｍ2 ／Ｖｓになるが、その後の熱処理により５５ｃｍ2 ／Ｖｓまで回復する。
【００４５】
また、上述の実施例の効果は、電界移動度の上昇のみならず、オフ電流の減少、しきい値電圧の低下としても現れる。オフ電流及びしきい値のばらつきが少なくなるため、ＴＦＴを搭載した液相表示装置の歩留向上につながる。
【００４６】
図５Ｇに示すＴＦＴのポリシリコン膜１２の評価は、顕微ラマン散乱法により行うことができる。ここで、顕微ラマン散乱法とは、顕微鏡を通して試料にレーザビームを照射し、試料からの散乱光をその顕微鏡を用いて観測し分光する方法である。顕微ラマン散乱法を用いることにより、特定微小領域の評価を行うことが可能であり、約１μｍの面分解能を得ることができる。ここで、レーザとしてアルゴンイオンレーザ（波長５１４．５ｎｍ）を用いた。
【００４７】
ポリシリコン膜１２の上面は、電極や配線用金属で覆われているため、ガラス基板１１の裏側からレーザビームを照射する。ガラス基板の厚さが約１ｍｍ程度であり、その屈折率も大きいため、顕微鏡の対物レンズには、液晶表示装置用として市販されている長焦点レンズを用いることが好ましい。
【００４８】
ガラス基板１１の裏面からレーザビームを照射すると、迷光が強くなるため、得られたスペクトルのバックグラウンドを補正する必要がある。この方法によりポリシリコン膜１２の評価を行ったところ、モノハイドライド構造のピークに対する高次のハイドライド構造のピークの相対強度と、電界移動度との間には、ホール効果の測定により得られた移動度の場合と同様に、相関が得られた。
【００４９】
顕微ラマン散乱法を用いることにより、評価対象を破壊することなく評価することができる。このため、液晶表示装置の製造工程の途中でシリコン層の評価を行うことができる。この評価結果、より具体的にはモノハイドライド構造のピーク強度と高次のハイドライド構造のピーク強度との比較結果に基づいてＴＦＴの特性を推定することができる。所望の特性が得られていないと判断される場合には、水素化処理、または熱処理を再度実施することにより、歩留り向上を図ることが可能になる。
【００５０】
図５Ａ〜５Ｇでは、ＴＦＴを形成した後図５Ｇの工程で水素化処理を行ったが、ポリシリコン層を形成した後ＴＦＴの形成途中に水素化処理を行ってもよい。
【００５１】
上記実施例では、多結晶シリコン層を形成する場合を例に説明したが、その他多結晶ゲルマニウム（Ｇｅ）層、多結晶シリコンゲルマニウム（ＳｉＧｅ）層を形成する場合にも適用可能である。
【００５２】
また、上記実施例では、多結晶シリコン層を水素プラズマに晒して水素化処理を行う場合を説明したが、モノハイドライド構造の数が高次のハイドライド構造の数よりも多くなるような構成になれば、その他の方法で水素化処理を行ってもよい。例えば、水素イオン注入、水素を含む不純物のイオンドーピング、多結晶シリコン層に重ねて堆積した絶縁膜からの水素原子の拡散等の方法を用いてもよい。
【００５３】
また、水素化処理後の熱処理は、窒素雰囲気中で行ってもよいし、水素あるいは窒素で希釈した水素雰囲気中で行ってもよい。熱処理の雰囲気を水素とすることにより、モノハイドライド構造が解離しにくくなるであろう。また、酸素や水分を含む雰囲気中で熱処理を行と、粒界を酸化させて不活性化させる効果が期待できる。
【００５４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５５】
本発明の一観点によると、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体材料であって、その中にＨ原子を含有し、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多い多結晶半導体材料が提供される。
【００５６】
本発明の他の観点によると、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体材料であって、その中にＨ原子を含有し、ラマン分光分析により測定した局在振動子モードのモノハイドライド構造に対応するピーク強度が、それより高次のハイドライド構造に対応するピーク強度より大きい多結晶半導体材料が提供される。
【００５７】
本発明の他の観点によると、支持基板の上に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体層を形成する工程と、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多くなるように、前記多結晶半導体層に水素を添加する工程とを有する多結晶半導体層の製造方法が提供される。
【００５８】
本発明の他の観点によると、絶縁性表面を有する支持基板と、前記支持基板の絶縁性表面上に形成されたＳｉ、ＧｅもしくはＳｉＧｅからなる多結晶半導体層であって、その中にＨ原子を含有し、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多い多結晶半導体層と、前記多結晶半導体層の一部の領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記ゲート絶縁膜の両側の領域において、それぞれ前記多結晶半導体層にオーミック接触するソース電極及びドレイン電極とを有する半導体装置が提供される。
【００５９】
上述の構成とすることにより、電界移動度の大きなＴＦＴを得ることができる。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、多結晶半導体材料中への水素の添加の形態を制御することにより、キャリア移動度を向上させることができる。この多結晶半導体材料を用いてＴＦＴを構成することにより、電界移動度の大きなＴＦＴを得ることができるとともに、ＴＦＴのオフ電流やしきい値等を改善できる。
【図面の簡単な説明】
【図１】 多結晶シリコン層のキャリア移動度を、水素化処理時間の関数として示すグラフである。
【図２】 多結晶シリコン層のキャリア移動度を、水素化処理後の熱処理温度の関数として示すグラフである。
【図３】 多結晶シリコン層のラマン散乱スペクトルを示すグラフである。
【図４】 水素化処理後の熱処理の温度と好適な熱処理時間との関係を示すグラフである。
【図５】 図５（Ａ）は、実施例による方法で形成したシリコン層を用いたＴＦＴの作製方法を説明するための平面図であり、図５（Ｂ）〜（Ｇ）は、図５（Ａ）の一点鎖線Ａ８−Ａ８における断面に相当する各工程における断面図である。
【図６】 ＴＦＴの電界移動度を示すグラフである。
【符号の説明】
１１ ガラス基板
１２ ポリシリコン膜
１２Ｓ ソース領域
１２Ｄ ドレイン領域
１３、１３ａ ゲート絶縁膜
１４ ゲート電極
１４ａ 陽極酸化膜、高抵抗部
１４ｂ 低抵抗部
１５ レジストパターン
１６ 層間絶縁膜
１７Ｓ、１７Ｄ コンタクトホール
１８Ｓ、１８Ｄ 引出線
【発明の属する技術分野】
本発明は、大きなキャリア移動度を得るのに適した多結晶半導体層の製造方法及び半導体装置の評価方法に関する。
【０００２】
アクティブマトリクス型液晶表示装置に組み込まれる薄膜トランジスタ（ＴＦＴ）のチャネル層として、アモルファスＳｉが用いられてきたが、これを多結晶Ｓｉに置き換えることにより、チャネル中のキャリア移動度を向上させることができる。キャリア移動度が大きくなると、トランジスタの最大駆動電流も大きくなる。その結果、液晶表示装置の画素領域内に占めるＴＦＴの割合を小さくでき、開口率を高めることが可能になる。また、同一サイズの基板を用いて画素数を増やし、高精細の液晶表示装置を得ることが可能になる。
【０００３】
【従来の技術】
多結晶シリコン層には、粒界や粒内欠陥が存在し、これらは局在準位を形成する。局在準位は、キャリア移動度の低下やリーク電流の増加の要因になり、半導体素子の特性の悪化の要因になる。多結晶シリコン層に水素を添加すると、粒界や粒内欠陥が電気的に不活性になり、半導体素子の特性が向上することが知られている（特開昭６２−８４５６２号公報）。
【０００４】
多結晶シリコン層に水素を添加する方法として、多結晶シリコン層を水素プラズマに晒す方法（特開昭６３−４６７７５号公報）、水素を含むＳｉＯ2 膜やＳｉＮ膜を多結晶シリコン層上に形成して加熱する方法（特開平６−３１４６９７号公報、特開平８−３２０７７号公報）、多結晶シリコン層を水素ガス中で加熱する方法（特開昭６３−２００５７１号公報）等が知られている。
【０００５】
【発明が解決しようとする課題】
上記従来例により、多結晶半導体層中のキャリア移動度を大きくすることができるが、キャリア移動度のより大きな多結晶半導体層を形成する技術が望まれている。
【０００６】
本発明の目的は、キャリア移動度を向上させることが可能な多結晶半導層の製造方法及び半導体装置の評価方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の一観点によると、支持基板の上に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体層を形成する工程と、前記多結晶半導体層に水素を添加する工程と、水素を添加された前記多結晶半導体層を加熱することにより、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多くなるように水素を脱離させる工程とを有する多結晶半導体層の製造方法が提供される。
【０００８】
上述のような構成とすることにより、キャリア移動度の大きな多結晶半導体層を得ることができる。
【０００９】
本発明の他の観点によると、透明基板の表面上に形成され、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなるチャネル領域を有する薄膜トランジスタの該チャネル領域にレーザ光を照射する工程と、前記チャネル領域からの散乱光のスペクトルを観測し、該チャネル領域を形成するＳｉもしくはＧｅとＨとの結合のうちモノハイドライド構造に対応するピークとそれよりも高次のハイドライド構造に対応するピークとの高さを比較する工程とを含む半導体装置の評価方法が提供される。
【００１０】
モノハイドライド構造に対応するピークとそれよりも高次のハイドライド構造に対応するピークとの高さを比較することにより、チャネル領域のキャリア移動度を推定することができる。
【００１１】
【発明の実施の形態】
多結晶シリコン層を形成する場合を例にとって、本発明の実施例を説明する。
【００１２】
本願発明者らは、多結晶シリコン層を水素プラズマに晒して水素化処理を行い、水素化処理の時間とキャリア移動度との関係を調査した。
【００１３】
図1は、多結晶シリコン層のキャリア移動度と水素化処理の時間との関係を示す。横軸は、水素化処理の時間を単位「分」で表し、縦軸はキャリア移動度を単位ｃｍ2 ／Ｖｓで表す。なお、キャリア移動度は、多結晶シリコン層中にリンをドーズ量５×１０13ｃｍ-2の条件でドープしてホール効果を測定することにより求めた。なお、水素化処理は、平行平板型のプラズマ励起型化学気相堆積（ＰＥ−ＣＶＤ）装置を用いて行った。平行平板電極は直径約１０ｃｍ（４インチ）であり、この平行平板電極に３０Ｗの高周波電力を印加し、水素ガス圧を３００ｍＴｏｒｒ、基板温度を３５０℃とした。
【００１４】
図1に示すように、約１分間の水素化処理を行うと、キャリア移動度が約１．５ｃｍ2 ／Ｖｓから約２０ｃｍ2 ／Ｖｓまで上昇する。水素化処理時間をさらに長くすると、キャリア移動度は緩やかに低下する。
【００１５】
図２は、１０分間の水素化処理を行った多結晶シリコン層を熱処理した場合の、キャリア移動度と熱処理温度との関係を示す。横軸は熱処理温度を単位℃で表し、縦軸はキャリア移動度を単位ｃｍ2 ／Ｖｓで表す。なお、熱処理時間は、いずれも１０分間である。なお、熱処理前のキャリア移動度を破線で示す。
【００１６】
熱処理温度が２５０℃から４５０℃の範囲では、熱処理温度の上昇に伴ってキャリア移動度も上昇する。熱処理温度が４００〜５００℃の間でキャリア移動度が最大値を示し、その温度を越えるとキャリア移動度は急激に低下する。
【００１７】
水素化時間および熱処理温度によるキャリア移動度の変化の要因を調べるため、多結晶シリコン層をラマン散乱法により評価した。
【００１８】
図３は、多結晶シリコン層のラマン散乱スペクトルを示す。横軸は波数を単位ｃｍ-1で表し、縦軸はラマン散乱強度を任意目盛りで表す。曲線ａ1 、ａ2 は１分間の水素化処理を行った多結晶シリコン層のスペクトルを示し、曲線ｂ1 、ｂ2 は１０分間の水素化処理を行った多結晶シリコン層のスペクトルを示す。なお、曲線ａ1 とｂ1 は熱処理前、曲線ａ2 とｂ2 は４５０℃で１０分間の熱処理を行った後の多結晶シリコン層のスペクトルである。
【００１９】
波数２０００ｃｍ-1近傍に現れているピークがＳｉ−Ｈ結合（モノハイドライド構造）に対応し、波数２０９０ｃｍ-1近傍に現れているピークがＳｉ−Ｈ2 （２次のハイドライド構造）に対応する。
【００２０】
曲線ａ1 及びｂ1 は、それぞれ図１の水素化時間１分及び１０分の場合に相当する。すなわち、モノハイドライド構造のピークのみが現れ、２次のハイドライド構造のピークが現れていない場合に、高いキャリア移動度を示し、２次のハイドライド構造のピークが高くなると、キャリア移動度が低下すると考えられる。
【００２１】
曲線ａ1 とａ2 、及び曲線ｂ1 とｂ2 を比較すると、熱処理を行うことによりピーク強度が低下していることがわかる。これは、熱処理によりハイドライド構造の水素原子が脱離するためである。曲線ｂ1 とｂ2 を比較すると、２次のハイドライド構造に対応するピーク強度の低下量の方が、モノハイドライド構造に対応するピーク強度の低下量よりも大きいことがわかる。これは、２次のハイドライド構造の解離エネルギの方がモノハイドライド構造の解離エネルギよりも小さいためである。
【００２２】
図２で説明したように、熱処理によりキャリア移動度が上昇するのは、曲線ｂ2 で示すように、２次のハイドライド構造に対応するピーク強度が、モノハイドライド構造に対応するピーク強度に対して相対的に低下したためと考えられる。キャリア移動度を大きくするためには、モノハイドライド構造に対応するピーク強度が２次以上の高次のハイドライド構造に対応するピーク強度よりも大きくなるような構成とすることが好ましいであろう。
【００２３】
なお、ラマン散乱スペクトルのピーク強度は、ハイドライド構造の数に比例すると考えられるため、上記の好ましい構成は、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多くなるような構成と等価である。
【００２４】
図２に示すように、熱処理温度を高くしすぎるとキャリア移動度が低下するのは、モノハイドライド構造の解離も進んでしまうためと考えられる。
【００２５】
図２では、熱処理時間を１０分間とした場合を示した。この場合の、好適な熱処理温度は約４５０℃程度である。熱処理温度と熱処理時間との一方を変えると、他方の好適な範囲も変わる。
【００２６】
図４は、熱処理温度と好適な熱処理時間との関係を示す。熱処理温度を２５０℃とした場合の好適な熱処理時間は約３０００秒であり、熱処理時間の増加に伴って、好適な熱処理時間は短くなる。熱処理温度が低すぎると、好適な熱処理時間が長くなり、生産性の低下につながる。また、熱処理温度が高すぎると、好適な熱処理時間が短くなり、熱処理の安定した制御が困難になる。このため、熱処理温度を２５０〜５００℃とすることが好ましい。
【００２７】
なお、モノハイドライド構造の数が高次のハイドライド構造の数よりも多くなるような構成が好ましいが、前者が後者よりも多くないとしても、水素化処理後の熱処理により高次のハイドライド構造の数をモノハイドライド構造の数に比べて相対的に減少させることにより、キャリア移動度向上の効果が期待できる。
【００２８】
次に、図５Ａ〜５Ｇを参照し、上記実施例による多結晶シリコン層の形成方法を適用した薄膜トランジスタについて説明する。
【００２９】
図５Ａは、薄膜トランジスタの概略平面図を示す。ガラス基板上に、図の横方向に延在するポリシリコン膜１２が配置されている。ポリシリコン膜１２の長さ方向のほぼ中央部においてポリシリコン膜１２と交差するゲート電極１４が配置されている。ゲート電極１４の一端は、図の横方向に延在するゲート線に連続している。ゲート電極１４及びゲート線は、Ａｌで形成された低抵抗部１４ｂとその側面を取り囲む陽極酸化膜１４ａにより構成されている。
【００３０】
図５Ｂ〜Ｇは、図５Ａの一点鎖線Ａ８−Ａ８で示す断面における工程図を示す。
【００３１】
図５Ｂにおいて、ガラス基板１１の上に、厚さ約５０ｎｍのアモルファスシリコン層を堆積する。このアモルファスシリコン層にエキシマレーザ光を照射して多結晶化する。エキシマレーザ光として、例えば波長３０８ｎｍ、エネルギ密度約３００ｍＪ／ｃｍ2 、パルス繰り返し周波数１００Ｈｚ、１パルスあたりの照射時間は１０ｎｓのゼノンクロライド（ＸｅＣｌ）エキシマレーザを用いることができる。レーザ照射領域は、例えば、幅１ｍｍ、長さ１００ｍｍの細長い形状であり、この照射領域を、幅方向に１パルスあたり０．１ｍｍずつ移動させながら広い領域にレーザ照射を行う。この程度の厚さのアモルファスシリコン層であれば、多結晶化されたシリコン層の厚さ方向に関してほぼ１つのグレインのみが形成される。多結晶化したシリコン層の平均粒径は、約１００ｎｍである。
【００３２】
多結晶化したシリコン層をパターニングしてポリシリコン膜１２を形成する。なお、ガラス基板１１とポリシリコン膜１２との間に、拡散バリア層としてＳｉＯ2 膜を形成しておいてもよい。シリコン層のパターニングは、例えばＣｌ2 系ガスを用いたドライエッチングにより行う。
【００３３】
ポリシリコン膜１２を覆うように基板１１の全面にＳｉＯ2 からなる厚さ約１２０ｎｍのゲート絶縁膜１３を堆積する。ゲート絶縁膜１３の堆積は、例えばＳｉＨ4 とＮ2 Ｏを用いたＰＥ−ＣＶＤにより行う。
【００３４】
ゲート絶縁膜１３の上に、スパッタリングにより厚さ約３５０ｎｍのＡｌ膜を堆積する。このＡｌ膜上に、図５Ａのポリシリコン膜１２と交差するゲート電極１４と同一パターンを有するレジストパターン１５を形成する。レジストパターン１５をエッチングマスクとして、Ｃｌ2 系ガスを用いたドライエッチングによりＡｌ膜をパターニングし、レジストパターン１５で覆われた領域にゲート電極１４を残す。
【００３５】
図５Ｃに示すように、レジストパターン１５をマスクとして用い、ゲート電極１４の露出した表面を陽極酸化する。ゲート電極１４の内部にＡｌからなる低抵抗部１４ｂが残り、その側面に厚さ約１〜２μｍの陽極酸化膜１４ａが形成される。陽極酸化は、シュウ酸を成分とした水溶液中で行う。陽極酸化後、レジストパターン１５を除去する。
【００３６】
図５Ｄに示すように、ゲート電極１４をマスクとしてゲート絶縁膜１３をエッチングし、ゲート電極１４の直下にのみゲート絶縁膜１３ａを残す。ゲート絶縁膜１３のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行う。ゲート絶縁膜１３ａの両側にポリシリコン膜１２の表面の一部が露出する。
【００３７】
図５Ｅに示すように、基板全面にＰ+ イオンを注入し、レーザ照射による活性化アニールを行う。注入量は、ポリシリコン膜１２のイオン注入領域のシート抵抗が約１ｋΩ／□以下となる量とする。ポリシリコン膜１２のうち、ゲート絶縁膜１３ａの両側に露出した部分にｎ+ 型のソース領域１２Ｓ及びドレイン領域１２Ｄが形成される。
【００３８】
このようにして、Ａｌからなる低抵抗部１４ｂと、そのソース領域１２Ｓ側及びドレイン領域１２Ｄ側に配置された高抵抗部１４ａからなるゲート電極１４が形成される。
【００３９】
図５Ｆに示すように、基板全面に厚さ約３０ｎｍのＳｉＯ2 膜と厚さ約２７０ｎｍのＳｉＮ膜がこの順番に積層された層間絶縁膜１６を堆積する。ＳｉＯ2 膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮ2 Ｏを用い、成長温度を３００℃としたＰＥ−ＣＶＤにより行い、ＳｉＮ膜の堆積は、例えば原料ガスとしてＳｉＨ4 とＮＨ3 を用い、成長温度を３００℃としたＰＥ−ＣＶＤにより行う。
【００４０】
層間絶縁膜１６に、ソース領域１２Ｓ及びドレイン領域１２Ｄの各々の表面の一部を露出させるコンタクトホール１７Ｓ及び１７Ｄを形成する。ＳｉＮ膜のエッチングは、例えばフッ素系ガスを用いたドライエッチングにより行い、ＳｉＯ2 膜のエッチングは、例えばＮＨ4 ＦとＨＦとＨ2 Ｏとを混合したバッファード弗酸を用いたウェットエッチングにより行う。
【００４１】
図５Ｇにおいて、基板全面に厚さ約５０ｎｍのＴｉ膜と厚さ約３００ｎｍのＡｌ膜をこの順番に積層する。この積層構造をパターニングし、ソース領域１２Ｓに接続されたソース引出線１８Ｓ及びドレイン領域１２Ｄに接続されたドレイン引出線１８Ｄを形成する。Ｔｉ膜及びＡｌ膜のエッチングは、例えば塩素系ガスを用いたドライエッチングにより行う。
【００４２】
その後、上記実施例による方法でポリシリコン層１２の水素化処理を行う。なお、上記実施例では、多結晶シリコン層が水素プラズマに直接晒されるが、ＴＦＴを構成した後の水素化処理では、ポリシリコン層１２がゲート絶縁膜１３ａ、層間絶縁膜１６等を介して水素プラズマに晒されることになる。このため、水素化処理時間を長くする必要がある。
【００４３】
図６は、図５Ｇに示すＴＦＴの電界移動度を示す。横軸は、左から順番に水素化処理なしの場合、水素化処理１時間の場合、２時間の場合、２時間の水素化処理後４００℃で１０分間の熱処理を行った場合を表し、縦軸はＴＦＴの電界移動度を単位ｃｍ2 ／Ｖｓで表す。
【００４４】
１時間の水素化処理を行うことにより、電界移動度が６０ｃｍ2 ／Ｖｓまで上昇する。また、水素化処理を２時間行うと、水素化処理１時間の場合に比べて電界移動度がやや低下し、４５ｃｍ2 ／Ｖｓになるが、その後の熱処理により５５ｃｍ2 ／Ｖｓまで回復する。
【００４５】
また、上述の実施例の効果は、電界移動度の上昇のみならず、オフ電流の減少、しきい値電圧の低下としても現れる。オフ電流及びしきい値のばらつきが少なくなるため、ＴＦＴを搭載した液相表示装置の歩留向上につながる。
【００４６】
図５Ｇに示すＴＦＴのポリシリコン膜１２の評価は、顕微ラマン散乱法により行うことができる。ここで、顕微ラマン散乱法とは、顕微鏡を通して試料にレーザビームを照射し、試料からの散乱光をその顕微鏡を用いて観測し分光する方法である。顕微ラマン散乱法を用いることにより、特定微小領域の評価を行うことが可能であり、約１μｍの面分解能を得ることができる。ここで、レーザとしてアルゴンイオンレーザ（波長５１４．５ｎｍ）を用いた。
【００４７】
ポリシリコン膜１２の上面は、電極や配線用金属で覆われているため、ガラス基板１１の裏側からレーザビームを照射する。ガラス基板の厚さが約１ｍｍ程度であり、その屈折率も大きいため、顕微鏡の対物レンズには、液晶表示装置用として市販されている長焦点レンズを用いることが好ましい。
【００４８】
ガラス基板１１の裏面からレーザビームを照射すると、迷光が強くなるため、得られたスペクトルのバックグラウンドを補正する必要がある。この方法によりポリシリコン膜１２の評価を行ったところ、モノハイドライド構造のピークに対する高次のハイドライド構造のピークの相対強度と、電界移動度との間には、ホール効果の測定により得られた移動度の場合と同様に、相関が得られた。
【００４９】
顕微ラマン散乱法を用いることにより、評価対象を破壊することなく評価することができる。このため、液晶表示装置の製造工程の途中でシリコン層の評価を行うことができる。この評価結果、より具体的にはモノハイドライド構造のピーク強度と高次のハイドライド構造のピーク強度との比較結果に基づいてＴＦＴの特性を推定することができる。所望の特性が得られていないと判断される場合には、水素化処理、または熱処理を再度実施することにより、歩留り向上を図ることが可能になる。
【００５０】
図５Ａ〜５Ｇでは、ＴＦＴを形成した後図５Ｇの工程で水素化処理を行ったが、ポリシリコン層を形成した後ＴＦＴの形成途中に水素化処理を行ってもよい。
【００５１】
上記実施例では、多結晶シリコン層を形成する場合を例に説明したが、その他多結晶ゲルマニウム（Ｇｅ）層、多結晶シリコンゲルマニウム（ＳｉＧｅ）層を形成する場合にも適用可能である。
【００５２】
また、上記実施例では、多結晶シリコン層を水素プラズマに晒して水素化処理を行う場合を説明したが、モノハイドライド構造の数が高次のハイドライド構造の数よりも多くなるような構成になれば、その他の方法で水素化処理を行ってもよい。例えば、水素イオン注入、水素を含む不純物のイオンドーピング、多結晶シリコン層に重ねて堆積した絶縁膜からの水素原子の拡散等の方法を用いてもよい。
【００５３】
また、水素化処理後の熱処理は、窒素雰囲気中で行ってもよいし、水素あるいは窒素で希釈した水素雰囲気中で行ってもよい。熱処理の雰囲気を水素とすることにより、モノハイドライド構造が解離しにくくなるであろう。また、酸素や水分を含む雰囲気中で熱処理を行と、粒界を酸化させて不活性化させる効果が期待できる。
【００５４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００５５】
本発明の一観点によると、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体材料であって、その中にＨ原子を含有し、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多い多結晶半導体材料が提供される。
【００５６】
本発明の他の観点によると、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体材料であって、その中にＨ原子を含有し、ラマン分光分析により測定した局在振動子モードのモノハイドライド構造に対応するピーク強度が、それより高次のハイドライド構造に対応するピーク強度より大きい多結晶半導体材料が提供される。
【００５７】
本発明の他の観点によると、支持基板の上に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体層を形成する工程と、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多くなるように、前記多結晶半導体層に水素を添加する工程とを有する多結晶半導体層の製造方法が提供される。
【００５８】
本発明の他の観点によると、絶縁性表面を有する支持基板と、前記支持基板の絶縁性表面上に形成されたＳｉ、ＧｅもしくはＳｉＧｅからなる多結晶半導体層であって、その中にＨ原子を含有し、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多い多結晶半導体層と、前記多結晶半導体層の一部の領域上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成されたゲート電極と、前記ゲート絶縁膜の両側の領域において、それぞれ前記多結晶半導体層にオーミック接触するソース電極及びドレイン電極とを有する半導体装置が提供される。
【００５９】
上述の構成とすることにより、電界移動度の大きなＴＦＴを得ることができる。
【００６０】
【発明の効果】
以上説明したように、本発明によれば、多結晶半導体材料中への水素の添加の形態を制御することにより、キャリア移動度を向上させることができる。この多結晶半導体材料を用いてＴＦＴを構成することにより、電界移動度の大きなＴＦＴを得ることができるとともに、ＴＦＴのオフ電流やしきい値等を改善できる。
【図面の簡単な説明】
【図１】 多結晶シリコン層のキャリア移動度を、水素化処理時間の関数として示すグラフである。
【図２】 多結晶シリコン層のキャリア移動度を、水素化処理後の熱処理温度の関数として示すグラフである。
【図３】 多結晶シリコン層のラマン散乱スペクトルを示すグラフである。
【図４】 水素化処理後の熱処理の温度と好適な熱処理時間との関係を示すグラフである。
【図５】 図５（Ａ）は、実施例による方法で形成したシリコン層を用いたＴＦＴの作製方法を説明するための平面図であり、図５（Ｂ）〜（Ｇ）は、図５（Ａ）の一点鎖線Ａ８−Ａ８における断面に相当する各工程における断面図である。
【図６】 ＴＦＴの電界移動度を示すグラフである。
【符号の説明】
１１ ガラス基板
１２ ポリシリコン膜
１２Ｓ ソース領域
１２Ｄ ドレイン領域
１３、１３ａ ゲート絶縁膜
１４ ゲート電極
１４ａ 陽極酸化膜、高抵抗部
１４ｂ 低抵抗部
１５ レジストパターン
１６ 層間絶縁膜
１７Ｓ、１７Ｄ コンタクトホール
１８Ｓ、１８Ｄ 引出線
Claims (3)
- 支持基板の上に、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなる多結晶半導体層を形成する工程と、前記多結晶半導体層に水素を添加する工程と、水素を添加された前記多結晶半導体層を加熱することにより、ＳｉもしくはＧｅとＨとの結合のうち、モノハイドライド構造の数がそれよりも高次のハイドライド構造の数よりも多くなるように水素を脱離させる工程とを有する多結晶半導体層の製造方法。
- 前記水素を脱離させる工程において、前記多結晶半導体層の温度を２５０〜５００℃として熱処理を行う請求項１に記載の多結晶半導体層の製造方法。
- 透明基板の表面上に形成され、Ｓｉ、Ｇｅ、もしくはＳｉＧｅからなるチャネル領域を有する薄膜トランジスタの該チャネル領域にレーザ光を照射する工程と、
前記チャネル領域からの散乱光のスペクトルを観測し、該チャネル領域を形成するＳｉもしくはＧｅとＨとの結合のうちモノハイドライド構造に対応するピークとそれよりも高次のハイドライド構造に対応するピークとの高さを比較する工程と
を含む半導体装置の評価方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23975297A JP3998765B2 (ja) | 1997-09-04 | 1997-09-04 | 多結晶半導体層の製造方法及び半導体装置の評価方法 |
| TW087103317A TW419829B (en) | 1997-09-04 | 1998-03-06 | Polycrystalline semiconductor material, its manufacture method, semiconductor device using such material, and its evaluation method |
| KR1019980018138A KR100301355B1 (ko) | 1997-09-04 | 1998-05-20 | 다결정반도체재료,그제조방법,그것을사용한반도체장치및그평가방법 |
| US09/570,684 US6335266B1 (en) | 1997-09-04 | 2000-05-15 | Hydrogen-doped polycrystalline group IV-based TFT having a larger number of monohydride-IV bonds than higher order-IV bonds |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23975297A JP3998765B2 (ja) | 1997-09-04 | 1997-09-04 | 多結晶半導体層の製造方法及び半導体装置の評価方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1187241A JPH1187241A (ja) | 1999-03-30 |
| JP3998765B2 true JP3998765B2 (ja) | 2007-10-31 |
Family
ID=17049406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23975297A Expired - Fee Related JP3998765B2 (ja) | 1997-09-04 | 1997-09-04 | 多結晶半導体層の製造方法及び半導体装置の評価方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6335266B1 (ja) |
| JP (1) | JP3998765B2 (ja) |
| KR (1) | KR100301355B1 (ja) |
| TW (1) | TW419829B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3792903B2 (ja) * | 1998-07-22 | 2006-07-05 | 株式会社カネカ | 半導体薄膜および薄膜デバイス |
| JP4056195B2 (ja) * | 2000-03-30 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| JP4562868B2 (ja) * | 2000-06-28 | 2010-10-13 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6861339B2 (en) * | 2002-10-21 | 2005-03-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for fabricating laminated silicon gate electrode |
| JP4647889B2 (ja) * | 2003-04-25 | 2011-03-09 | 富士通セミコンダクター株式会社 | ショットキーソース・ドレイン構造を有する電界効果トランジスタの製造方法 |
| US20050170104A1 (en) * | 2004-01-29 | 2005-08-04 | Applied Materials, Inc. | Stress-tuned, single-layer silicon nitride film |
| US20060095001A1 (en) * | 2004-10-29 | 2006-05-04 | Transcutaneous Technologies Inc. | Electrode and iontophoresis device |
| WO2006055729A1 (en) * | 2004-11-16 | 2006-05-26 | Transcutaneous Technologies Inc. | Iontophoretic device and method for administering immune response-enhancing agents and compositions |
| JP2006346368A (ja) * | 2005-06-20 | 2006-12-28 | Transcutaneous Technologies Inc | イオントフォレーシス装置及びその製造方法 |
| JP2007037868A (ja) * | 2005-08-05 | 2007-02-15 | Transcutaneous Technologies Inc | 経皮投与装置及びその制御方法 |
| US8386030B2 (en) * | 2005-08-08 | 2013-02-26 | Tti Ellebeau, Inc. | Iontophoresis device |
| US8295922B2 (en) * | 2005-08-08 | 2012-10-23 | Tti Ellebeau, Inc. | Iontophoresis device |
| US20070060860A1 (en) * | 2005-08-18 | 2007-03-15 | Transcutaneous Technologies Inc. | Iontophoresis device |
| US20070048362A1 (en) * | 2005-08-29 | 2007-03-01 | Transcutaneous Technologies Inc. | General purpose electrolyte solution composition for iontophoresis |
| WO2007029611A1 (ja) * | 2005-09-06 | 2007-03-15 | Tti Ellebeau, Inc. | イオントフォレーシス装置 |
| US20070112294A1 (en) * | 2005-09-14 | 2007-05-17 | Transcutaneous Technologies Inc. | Iontophoresis device |
| JPWO2007032446A1 (ja) * | 2005-09-15 | 2009-03-19 | Ｔｔｉ・エルビュー株式会社 | ロッド型イオントフォレーシス装置 |
| BRPI0616166A2 (pt) * | 2005-09-16 | 2011-06-07 | Tti Ellebeau Inc | dispositivo de iontoforese do tipo de cateter |
| WO2007037324A1 (ja) * | 2005-09-28 | 2007-04-05 | Transcu Ltd. | 乾燥型イオントフォレーシス用電極構造体 |
| WO2007037475A1 (ja) * | 2005-09-30 | 2007-04-05 | Tti Ellebeau, Inc. | 形状記憶セパレータを有するイオントフォレーシス用電極構造体およびそれを用いたイオントフォレーシス装置 |
| AU2006299520A1 (en) * | 2005-09-30 | 2007-04-12 | Tti Ellebeau, Inc. | Iontophoresis device to deliver multiple active agents to biological interfaces |
| US20070232983A1 (en) * | 2005-09-30 | 2007-10-04 | Smith Gregory A | Handheld apparatus to deliver active agents to biological interfaces |
| JPWO2007037476A1 (ja) * | 2005-09-30 | 2009-04-16 | Ｔｔｉ・エルビュー株式会社 | 睡眠導入剤と興奮剤の投与量および投与時期を制御するイオントフォレーシス装置 |
| WO2007041322A2 (en) * | 2005-09-30 | 2007-04-12 | Tti Ellebeau, Inc. | Iontophoretic delivery of active agents conjugated to nanoparticles |
| JP2009509634A (ja) * | 2005-09-30 | 2009-03-12 | Ｔｔｉ・エルビュー株式会社 | 官能基化マイクロニードル経皮薬剤送達システム、装置及び方法 |
| JP2009509656A (ja) * | 2005-09-30 | 2009-03-12 | Ｔｔｉ・エルビュー株式会社 | 生体界面に活性物質を送達するイオントフォレーシス装置における動作不良を検出するための方法及びシステム |
| US20070197955A1 (en) * | 2005-10-12 | 2007-08-23 | Transcutaneous Technologies Inc. | Mucous membrane adhesion-type iontophoresis device |
| US20080033398A1 (en) * | 2005-12-29 | 2008-02-07 | Transcutaneous Technologies Inc. | Device and method for enhancing immune response by electrical stimulation |
| KR20090064422A (ko) * | 2006-09-05 | 2009-06-18 | 티티아이 엘뷰 가부시키가이샤 | 유도 전원 공급기들을 사용하는 경피성 약물 전달 시스템, 장치, 및 방법 |
| EP2061551A2 (en) * | 2006-12-01 | 2009-05-27 | TTI ellebeau, Inc. | Systems, devices, and methods for powering and/or controlling devices, for instance transdermal delivery devices |
| US20100312168A1 (en) * | 2009-06-09 | 2010-12-09 | Yoshimasa Yoshida | Long life high capacity electrode, device, and method of manufacture |
| US9955087B1 (en) | 2016-12-30 | 2018-04-24 | Wisconsin Alumni Research Foundation | Hydrogen-doped germanium nanomembranes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58197775A (ja) | 1982-05-13 | 1983-11-17 | Canon Inc | 薄膜トランジスタ |
| DE3331601C2 (de) * | 1982-09-02 | 1987-04-30 | Canon K.K., Tokio/Tokyo | Halbleiterbauelement |
| JPH0621459A (ja) | 1992-07-02 | 1994-01-28 | Hitachi Ltd | アクティブマトリクス基板及びその製造方法 |
| JPH07153769A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | 半導体集積回路装置の製造方法および製造装置 |
| JPH09148581A (ja) * | 1995-11-17 | 1997-06-06 | Sharp Corp | 薄膜半導体装置の製造方法 |
-
1997
- 1997-09-04 JP JP23975297A patent/JP3998765B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-06 TW TW087103317A patent/TW419829B/zh not_active IP Right Cessation
- 1998-05-20 KR KR1019980018138A patent/KR100301355B1/ko not_active Expired - Fee Related
-
2000
- 2000-05-15 US US09/570,684 patent/US6335266B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990029202A (ko) | 1999-04-26 |
| JPH1187241A (ja) | 1999-03-30 |
| KR100301355B1 (ko) | 2001-11-22 |
| US6335266B1 (en) | 2002-01-01 |
| TW419829B (en) | 2001-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3998765B2 (ja) | 多結晶半導体層の製造方法及び半導体装置の評価方法 | |
| US7037811B1 (en) | Method for fabricating a semiconductor device | |
| US5953597A (en) | Method for producing insulated gate thin film semiconductor device | |
| CN1156016C (zh) | 金属绝缘体半导体类型的半导体器件及其制造方法 | |
| KR100555195B1 (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| US5970369A (en) | Semiconductor device with polysilicon layer of good crystallinity and its manufacture method | |
| JPH09312260A (ja) | 半導体装置及びその作製方法 | |
| US6337229B1 (en) | Method of making crystal silicon semiconductor and thin film transistor | |
| CN1111814A (zh) | 半导体器件及其制造方法 | |
| US7186601B2 (en) | Method of fabricating a semiconductor device utilizing a catalyst material solution | |
| KR100318696B1 (ko) | 반도체장치와그의제조방법 | |
| JP3326013B2 (ja) | 半導体装置の作製方法 | |
| JP3910229B2 (ja) | 半導体薄膜の作製方法 | |
| US6656779B1 (en) | Semiconductor apparatus having semiconductor circuits made of semiconductor devices, and method of manufacture thereof | |
| JP3140303B2 (ja) | 半導体装置およびその作製方法 | |
| JP4162727B2 (ja) | 半導体装置の作製方法 | |
| US6140164A (en) | Method of manufacturing a semiconductor device | |
| US6921685B2 (en) | Method of fabricating thin film transistor | |
| JP4443652B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP4421104B2 (ja) | 半導体装置の作製方法 | |
| US20060267115A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP4063986B2 (ja) | 多結晶シリコン膜の作製方法 | |
| JPH06260498A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2000036601A (ja) | 薄膜トランジスタの製造方法 | |
| JPH09312406A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070703 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |