[go: up one dir, main page]

JP3864021B2 - Video camera - Google Patents

Video camera Download PDF

Info

Publication number
JP3864021B2
JP3864021B2 JP31077599A JP31077599A JP3864021B2 JP 3864021 B2 JP3864021 B2 JP 3864021B2 JP 31077599 A JP31077599 A JP 31077599A JP 31077599 A JP31077599 A JP 31077599A JP 3864021 B2 JP3864021 B2 JP 3864021B2
Authority
JP
Japan
Prior art keywords
pixel
scratch
circuit
pixels
correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31077599A
Other languages
Japanese (ja)
Other versions
JP2001128068A (en
Inventor
覚 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31077599A priority Critical patent/JP3864021B2/en
Publication of JP2001128068A publication Critical patent/JP2001128068A/en
Application granted granted Critical
Publication of JP3864021B2 publication Critical patent/JP3864021B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Color Television Image Signal Generators (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、固体撮像素子を用いたビデオカメラに関し、特に固体撮像素子のキズの箇所を特定し補正する機能を有するビデオカメラに関する。
【0002】
【従来の技術】
近年、画像撮像用のデバイスとして、CCD撮像素子やCMOS撮像素子などの固体撮像素子を用いたビデオカメラやデジタルスチルカメラが商品化されている。
【0003】
これらの商品に利用される固体撮像素子において、良好な画質の映像を得るためには、固体撮像素子上のすべての画素に関して欠陥や不良がないことが重要となる。
【0004】
これは、画素に欠陥や不良があった場合、被写体の種類や明るさによらず、その画素が常に白点や黒点となる、いわゆる白キズや黒キズと呼ばれる現象が発生し、映像の品質を大きく低下させる原因になるためである。
【0005】
しかし、固体撮像素子の画素数の増加や、固体撮像素子自体のサイズの縮小化などにより、各画素の高密度化が進み、製造時における画素の欠陥や不良の発生する確率が高くなっており、歩留りも低くなっている。これは、固体撮像素子を使用した機器のコストを上昇させる原因になっていた。
【0006】
これらの問題を解決するため、従来さまざまな提案がなされている。「CCDビデオカメラシステム(特開平7−58987号公報)」では、欠陥画素の存在位置がキズになっているCCD撮像素子を用いたビデオカメラシステムにおいて、欠陥画素に近接する近接画素の信号値から、当該欠陥画素の信号値を推定し補償することにより、映像の品質を保つことのできる方法を提案している。
【0007】
また、「欠陥画素検出装置(特開平9−102912号公報)」では、撮像素子から得られる画像信号を所定の回数積分し、その値を所定のしきい値と比較することにより、欠陥画素を検出する方法を提案している。
【0009】
【発明が解決しようとする課題】
ところで、ビデオカメラを安価な回路で構成し、生産コストを抑えることは一般的に要求されていることであるが、特開平9−102912号公報の提案では、製造後に発生する欠陥画素に対しても対応可能である一方で、信号値を所定回数積分し、しきい値と比較する方法をとるため、全画素数分の積分値を保存するための記憶装置が必要となり、大幅なコストの上昇は避けられない
【0010】
そこで、本発明はかかる問題を解決するためになされたものであり、その目的は、固体撮像素子を用いたビデオカメラにおいて、安価な回路で固体撮像素子の欠陥画素を補正することができるビデオカメラを提供することにある。
【0026】
【課題を解決するための手段】
この発明の一つの局面によるビデオカメラは、各々が、RGBのうち1種類の色情報に対応する複数の画素で構成される固体撮像素子と、固体撮像素子の欠陥画素を記録する欠陥画素記録手段と、複数の画素のうち、欠陥画素記録手段に記録される欠陥画素について、対応する1種類の色情報を補正する補正手段と、複数の画素のそれぞれに対して、欠落した2種類の情報を補間する色信号補間処理を行なうための色信号補間手段と、固体撮像素子から出力される第1複数個のラインの画素を時系列に記録する第1複数個のラインメモリとを備え、補正手段は、第1複数個のラインメモリに記憶される画素データを用いて、補正を行ない、色信号補間手段は、第1複数個のラインメモリのうちの第2複数個のラインメモリに記録される画素データを用いて、色信号補間処理を行なう。
【0027】
したがって、当該ビデオカメラによると、欠陥画素の色情報を補間する補間回路と、欠落している色情報を補うための色信号補間回路とで、互いにラインメモリを共有する。したがって、回路面積が大幅に削減される。
【0028】
好ましくは、固体撮像素子から出力される画素の座標を算出する座標カウント手段をさらに備え、欠陥画素記録手段は、欠陥画素の座標が固体撮像素子から出力される画素の順番で記録され、または記録される欠陥画素の座標が固体撮像素子から出力される画素の順番で読出され、補正手段は、座標カウント手段の出力と、欠陥画素記録手段から読出される座標とが一致した場合に、補正を実施する。
【0029】
したがって、当該ビデオカメラによると、固体撮像素子から出力される画素の順番に従って補正を行なうことができるため、回路構成を簡昜化することができる。
【0030】
【発明の実施の形態】
以下、本発明に係るビデオカメラについて図を用いて詳細に説明する。なお、図において同一または相当部分には同一記号または同一符号を付しその説明を省略する。
【0031】
図1は、本発明の実施の形態によるビデオカメラシステムの構成の概要を示すブロック図である。図1において、1は、被写体が暗い場合に被写体に光をあてるための照明である。2は、後述するレンズの保護およびCCD撮像素子6へ入射する光を遮光するためのレンズ保護シャッタである。レンズ保護シャッタ2は、マイコン8からの制御により開閉する。3は、レンズのフォーカスを駆動するためのフォーカス駆動装置である。4は、被写体からの光をCCD撮像素子6に集光するためのフォーカス調整が可能なレンズを含むレンズ部である。5は、CCD撮像素子6を駆動するためのCCD駆動回路である。6は、レンズ4で集光された被写体からの光を電気信号に変換するCCD撮像素子である。7は、CCD撮像素子6上の既知のキズの位置を示すキズ座標データや、映像信号処理を行なうために必要なデータを記録するためのフラッシュメモリである。8は、照明1、フォーカス駆動装置3、CCD駆動回路5等を含むビデオカメラ全体の動作を制御するためのマイコンである。9は、CCD撮像素子6から出力されるアナログの電気信号を増幅し、デジタル信号に変換するCDS/AGC/AD回路である。
【0032】
10は、CCD撮像素子6上の画素欠陥で、黒キズとみなす信号レベルを記憶する黒キズレベルレジスタである。11は、CDS/AGC/AD回路9から出力されるデジタルの映像信号と、黒キズレベルレジスタ10の値とを比較して、現在処理中の画素が黒キズであるか否かを判定するための黒キズ判定回路である。
【0033】
12は、CCD撮像素子6上の画素欠陥で、白キズとみなす信号レベルを記憶するための白キズレベルレジスタである。13は、CDS/AGC/AD回路9から出力されるデジタルの映像信号と、白キズレベルレジスタ12の値とを比較して、現在処理中の画素が白キズであるか否かを判定するための白キズ判定回路である。
【0034】
さらに、14は、現在処理中の画素の座標をカウントするための座標カウント回路である。15は、後述するキズ座標記録メモリ16に記録されたキズ座標と座標カウント回路14の座標とが一致した場合に、現在処理中の画素が白キズまたは黒キズのある欠陥画素であると認識し、欠陥画素の周辺画素の信号レベルにより欠陥画素の信号レベルを推定し補正を行なうキズ補正回路である。16は、黒キズ判定回路11または白キズ判定回路13により欠陥画素であると判定された画素の座標データを記録するためのキズ座標記録メモリである。17は、キズ補正回路15から出力されるキズ補正済の信号に対して、色信号の補間やガンマ補正等の処理を行ない、最終出力の映像信号を生成するための映像信号処理回路である。30は、ON/OFF信号により内部に含まれる各回路に電源電圧を供給し、または供給を停止する電源である。
【0035】
次に、本発明によるビデオカメラの通常動作時の動きについて、図2を用いて説明する。図2は、本発明によるビデオカメラの通常動作時における処理の流れを説明するためのフローチャートである。通常動作時、ビデオカメラの電源30が入る(ON)と、マイコン8からの制御によりビデオカメラの初期設定が行なわれる。初期設定においては、フォーカス駆動装置3(ステップS1)、CCD駆動回路5(ステップS2)、CDS/AGC/AD回路9(ステップS3)、映像信号処理回路17(ステップS4)の初期化がそれぞれ実行される。
【0036】
次に、フラッシュメモリ7に記録されたCCD映像素子6上の既知のキズ座標データが読出される(ステップS5)。そして、マイコン8を介して、読出された既知のキズ座標データがキズ座標記録メモリ16に書込まれる(ステップS6)。これらの初期化が完了すると、マイコン8は、レンズ保護シャッタ2に対しシャッタを開くように指示する(ステップS7)。これにより、レンズ部4のレンズに被写体からの光が入射するようになる。
【0037】
シャッタが開いた後は、マイコン8からの指示により、フォーカス駆動装置3によるフォーカス調整(ステップS10)、CDS/AGC/AD回路9によるオートゲイン調整(ステップS11)、CCD駆動回路5による電子シャッタ制御(ステップS12)、映像信号処理回路17における映像信号処理や映像調整(ステップS13)が行なわれる。また、照明が必要か否かの判定が行なわれ(ステップS8)、被写体が暗く照明が必要な場合には、照明1を点灯して被写体に光をあてる(ステップS9)。
【0038】
ステップS8〜ステップS13の処理を順次、繰返し行ない、被写体の変化に対して最適な映像が得られるように制御される。
【0039】
次に、通常動作時における信号の流れについて説明する。レンズに入射した被写体からの光は、CCD撮像素子6に集光される。CCD撮像素子6は、CCD駆動回路5によって駆動され、集光された光はアナログの電気信号に変換される。CCD撮像素子6から出力されるアナログの電気信号は、CDS/AGC/AD回路9に入力される。CDS/AGC/AD回路9では、信号のサンプリング、マイコン8からの指示によるゲインコントロール処理を経て、アナログ/デジタル変換が施され、デジタル信号が出力される。CDS/AGC/AD回路9からの出力信号は、座標カウント回路14、およびキズ補正回路15に入力される。座標カウント回路14では、CDS/AGC/AD回路9から出力される画素の水平ラインおよび垂直ラインのカウントを行なう。
【0040】
水平ラインのカウントは、1水平ラインごとにリセットされ、垂直ラインのカウントは、1フレームごとにリセットされる。これらのカウント値は、キズ補正回路15に送られ、キズ座標メモリ16に記録されたキズ座標と比較される。座標カウント回路14のカウント値とキズ座標メモリ16に記録されたキズ座標とが一致しない場合には、当該座標に対応する画素は正常とみなされ、CDS/AGC/AD回路9からキズ補正回路15に入力された信号は、そのまま後段の映像信号処理回路17に送られる。
【0041】
座標カウント回路14のカウント値とキズ座標メモリ16に記録されたキズ座標とが一致した場合には、当該座標に対応する画素は欠陥画素とみなされ,キズ補正回路15に入力された信号に対し補正処理が施された後、後段の映像信号処理回路17に送られる。
【0042】
キズ補正回路15による欠陥画素の補正方法の一例を、図3〜図5に示す。図3は、ラインメモリ等を使用しないで、簡昜に欠陥画素を補正する場合の補正方法について説明するための概念図である。図3において、(X−6)〜(X+5)は、水平方向の画素位置を、(Y−2)〜Yは、垂直方向の画素位置をそれぞれ表わしている。座標(X、Y)に位置する画素を欠陥画素とする。
【0043】
原色カラーフィルタのCCD撮像素子を全画素読出モードで全画素読出した場合、緑(G)→青(B)→緑(G)→青(B)と繰返されるラインと、赤(R)→緑(G)→赤(R)→緑(G)と繰返されるラインとが交互に現われる。図3に示される補正方法では、座標(X、Y)の赤色の欠陥画素に対し、同じ赤色の画素で欠陥画素の近傍にある座標(X−2、Y)と座標(X+2、Y)とのそれぞれの信号を加算して2で割ったものを算出し、当該算出値を欠陥画素の補正信号として使用する。
【0044】
この補正方法は、ラインメモリ等を使用しないため、簡昜な回路で実現されるが、水平方向のみの補正であるため、垂直方向の模様などを撮像した場合に適切に補正できない場合もある。また、同じ水平ライン上で、互いに近接する同色の画素がともに欠陥画素である場合には、欠陥画素の信号を利用して補正信号を作成することになるため、適切な補正が行なえない。
【0045】
これに対し、4ライン分のラインメモリを使用した補正方について、図4および図5を用いて説明する。図4および図5は、4ライン分のラインメモリを使用した補正方法について説明するための概念図である。図4は、欠陥画素が緑色の画素である場合に、図5は、欠陥画素が赤色の画素である場合それぞれ対応している。図4〜5において、(X−6)〜(X+5)は、水平方向の画素位置を、(Y−2)〜(Y+2)は、垂直方向の画素位置をそれぞれ表わしている。座標(X、Y)に位置する画素を欠陥画素とする。
【0046】
図4〜図5に示される補正方法では、4つのラインメモリに格納される4ライン分の画素データと、直接入力される1ライン分の画素データとの合計5ライン分の画素データを使用する。
【0047】
図4に示される補正では、座標(X、Y)の緑色の欠陥画素に対して、同じ緑色の画素で当該欠陥画素の近傍にある座標(X−1、Y−1)、座標(X+1、Y−1)、座標(X−1、Y+1)および座標(X+1、Y+1)のそれぞれの信号を加算して4で割ったものを算出し、当該算出値を欠陥画素の補正信号として使用する。
【0048】
図5に示される補正では、座標(X、Y)の赤色の欠陥画素に対して、同じ赤色の画素で当該欠陥画素の近傍にある座標(X−2、Y−2)、座標(X、Y−2)、座標(X+2、Y−2)、座標(X−2、Y)、座標(X+2、Y)、座標(X−2、Y+2)、座標(X、Y+2)および座標(X+2、Y+2)のそれぞれの信号を加算して8で割ったものを算出し、当該算出値を欠陥画素の補正信号として使用する。
【0049】
なお、上述した例では、欠陥画素が赤色の画素である場合について説明したが、他の色の画素である場合においても同様に補正が可能である。
【0050】
図4、図5で示した4ライン分のラインメモリを使用した補正方法では、水平ラインと垂直ラインとが考慮されるため、ラインメモリを使用しない場合に比較して適切な補正を行なうことができる。また、同色の画素が連続で欠陥画素になっている場合においても、欠陥画素が1ヵ所に集中して発生しない限りある程度の補正が可能となる。
【0051】
図1に示されるキズ補正回路15を通過した信号は、映像信号処理回路17に送られ、ガンマ補正、ホワイトバランス調整、色信号補間処理等の処理を経た後に外部に映像信号として出力される。
【0052】
次に、白キズ座標を自動判定する動作について詳細な説明を行なう。図6は、本発明の実施の形態による白キズ判定動作について説明するためのフローチャートである。白キズの判定を行なう場合には、初めにレンズ保護シャッタ2を閉じて(ステップS21)、CCD撮像素子6に入射する光を遮光する。次に、フォーカス駆動装置3を操作して、フォーカスを望遠側に設定する(ステップS22)。このように、フォーカスを故意にずらすことにより、外部からの光の漏れなどによる映像の高周波成分を取除くことができ、正常な画素と白キズのある画素との区別を容易につけることが可能となる。また、ここではフォーカスを望遠側に設定したが、レンズ等の条件によっては広角側に設定して白キズの判定を行なうことも可能である。
【0053】
次に、CCD撮像素子6の電子シャッタを固定し(ステップS23)、CDS/AGC/AD回路9のオートゲイン調整の設定を固定する(ステップS24)。
【0054】
これは、電子シャッタやオートゲイン調整が動作していると、シャッタスピードが変化して白キズ判定が行ないにくくなるためである。また、レンズ保護シャッタ2により光を遮光しているため、オートゲイン調整のゲインが高くなり、ノイズが乗りやすくなるのを防ぐためである。このため、電子シャッタのスピードは低速に、オートゲイン調整値は映像にノイズが重畳しない程度に設定するのが適当である。
【0055】
次に、マイコン8により白キズレベルレジスタ12の設定を行なう(ステップS25)。白キズレベルレジスタ12には、白キズ判定時、白キズ判定回路13において、CDS/AGC/AD回路9から出力された画素の信号レベルと白キズレベルレジスタ12に設定されたしきい値とを比較して、画素の信号レベルの方が高ければ白キズと判定するためのしきい値を設定する。しきい値は、電子シャッタのスピードおよびオートゲイン調整の設定値と関連しているため、これらの設定値に合せて決定する。ステップS21〜S25により、白キズ判定を行なうための初期設定が終了する。
【0056】
次に、白キズ判定を行なう。白キズ判定は、初期設定終了後の次のフレームの開始から1フレーム分行なう(ステップS26)。CDS/AGC/AD回路9から出力される画素の信号レベルと白キズレベルレジスタ12に設定されたしきい値とを比較し(ステップS27)、画素の信号レベルの方が低ければ正常な画素と判定し、次の画素の判定を行なう。画素の信号レベルの方がしきい値よりも高い場合には、白キズと判定し、座標カウント回路14のカウント値である座標データをキズ座標記録メモリ16に書込み(ステップS28)、次の画素の判定を行なう。以上の動作を1フレーム分繰返し、判定作業を終了する。
【0057】
次に、マイコン8によりキズ座標記録メモリ16に登録されている白キズ座標データを読出し(ステップS29)、フラッシュメモリ7に書込む(ステップS30)。この動作により、電源30を切っても(OFFしても)、白キズ座標の情報が残るため、次回の電源投入時(ON)に白キズの座標位置を再判定しなくてもよい。
【0058】
以上で、白キズの自動判定動作を終了し通常動作にもどる。この白キズの自動判定動作は、ビデオカメラの製造時に行なう。なお、任意のタイミングで、外部からマイコン8に対して、上述した白キズ判定処理(または、後述する黒キズ判定処理)を行なうことを要求することも可能である。マイコン8は、外部からのキズ判定指示を受けると、図6(後述する図7、図8も含む)に示すキズ判定処理を実行させる。
【0059】
これにより、製造後においても、ユーザが新たな白キズを発見した場合でも任意のタイミングで上記処理を実施することができる。したがって、製造後に宇宙線等の影響で白キズが増加しても、白キズ判定処理を行ない、判定結果に応じて当該白キズに対する補正を行なうことができる。また、機器によっては一定周期または電源投入ごとに毎回白キズ判定を行なうこともできる。
【0060】
次に、黒キズ座標を自動判定する動作について詳細な説明を行なう。図7は、本発明の実施の形態による黒キズ判定動作について説明するためのフローチャートである。黒キズ判定を行なう場合には、レンズ保護シャッタ2をオープンにして行なう(ステップS41)。次に、フォーカス駆動装置3を操作して、フォーカスが最もずれた状態に設定する(ステップS42)。これは、フォーカスをずれた状態にすることにより、レンズ保護シャッタ2をオープンにしていることによる被写体や外光の映像から高周波数成分を取除くためである。
【0061】
次に、CCD撮像素子6の電子シャッタを固定し(ステップS43)、CDS/AGC/AD回路9のオートゲイン調整の設定値を固定する(ステップS44)。黒キズ判定の場合にも、白キズ判定時と同様に、電子シャッタスピードは低速に、オートゲイン調整値は映像にノイズが乗らない程度に設定するのが適当である。
【0062】
これは、照明1を点灯し、CCD撮像素子6の電子シャッタスピードを低速にすることにより、CCD撮像素子6の出力を飽和に近い状態で使用するためである。
【0063】
ただし、照明1にフラッシュなどの瞬間にしか点灯しないものを使用する場合には、電子シャッタスピードはその点灯時間以下に設定する必要がある。また、黒キズ判定時は、CCD撮像素子6の出力を飽和に近い状態で使用するために、被写体を白い壁などにしたり、反射板を利用する等を行なうことがなおよい。
【0064】
次に、マイコン8により、黒キズレベルレジスタ10の設定を行なう(ステップS45)。黒キズレベルレジスタ10には、黒キズ判定時、黒キズ判定回路11において、CDS/AGC/AD回路9から出力された画素の信号レベルと黒キズレベルレジスタ10に設定されたしきい値とを比較して、画素の信号レベルの方が低ければ黒キズと判定するためのしきい値を設定する。しきい値は、電子シャッタのスピードおよびオートゲイン調整値の設定値と関連しているため、これらの設定値に合せて決定する必要がある。
【0065】
次に、照明1を点灯する(ステップS46)。照明1にフラッシュなどの瞬間にしか点灯しないものを使用する場合には、映像のフレーム開始時間に点灯を合せる必要がある。ステップS41〜ステップS46により、黒キズ判定を行なうための初期設定が終了する。
【0066】
次に、実際の黒キズ判定を行なう。黒キズ判定は、初期設定終了後の次のフレームの開始から1フレーム分行なう。CDS/AGC/AD回路9から出力される画素の信号レベルと黒キズレベルレジスタ10のしきい値とを比較して(ステップS48)、画素の信号レベルの方が高ければ正常な画素と判定し、次の画素の判定を行なう。
【0067】
また、画素の信号レベルの方がしきい値よりも低い場合には、当該画素の場合には、黒キズとみなし、座標カウント回路14のカウント値である座標データをキズ座標記録メモリ16に書込み(ステップS49)、次の画素の判定を行なう。以上の動作を1フレーム分繰返し、判定作業を終了する(ステップS47)。
【0068】
次に、マイコン8により、キズ座標記録メモリ16に登録された黒キズ座標データを読出し(ステップS50)、フラッシュメモリ7に書込む(ステップS51)。この動作により、電源を切っても黒キズ座標の情報が残るため、次回の電源投入時に黒キズの座標位置を再判定しなくてもよい。
【0069】
以上で、黒キズの自動判定動作が終了し通常動作に戻る。この黒キズの自動判定動作は、ビデオカメラの製造時に行なう。なお、上述したように、マイコン8に対して、外部から任意のタイミングで、黒キズ判定を実行させるための要求を入力することも可能である。これにより、製造後、ユーザが新たな黒キズを発見した場合においても任意のタイミングで上記黒キズ判定処理を実施することができる。したがって、製造後に宇宙線等の影響で黒キズが増加した場合であっても、黒キズ判定処理を行ない、判定結果に応じて補正することができる。
【0070】
本発明の実施の形態では、通常動作で使用する照明1を黒キズの自動判定動作に利用したが、図16に示されるようにレンズ33を包む鏡筒31内に黒キズ判定用の照明32を別途取付け、当該取付けられた照明32により黒キズ判定を行なうように構成してもよい。レンズ33を包む鏡筒31内に取付けられた黒キズ判定用の照明32を用いた黒キズの自動判定動作を、図8に示す。
【0071】
この場合、黒キズ判定時に、レンズ保護シャッタ2をクローズし(ステップS61)、フォーカスは望遠側に設定する(ステップS62)。また、CCD撮像素子6の電子シャッタを固定し(S63)、CDS/AGC/AD回路9のオートゲイン調整の設定値を固定する(ステップS64)。なお、電子シャッタは低速に、オートゲイン調整値は映像にノイズが乗らない程度に設定するのが適当である。マイコン8の制御により、照明32を点灯する(ステップS66)。以下、ステップS67〜S71において、図7におけるステップS47〜ステップS51と同じ処理を実行する。
【0072】
このように動作させることにより、機器が起動するごとに黒キズの自動判定を行なうことが可能になり、前述の白キズの自動判定動作と併せてユーザに手間をかけない完全な白キズおよび黒キズの自動判定を実現したビデオカメラが実現される。
【0073】
次に、図1に示されるビデオカメラにおけるキズ座標記録メモリ16への書込および読出動作の詳細な説明を行なう。本発明の実施の形態では、白キズ判定および黒キズ判定時のいずれにおいても、フレーム開始からCCD撮像素子6が出力する画素の順番でキズの判定を行なう。したがって、キズ座標記録メモリ16には、CCD撮像素子6が出力する画素の順番でキズ座標の記録を行なうことになる。
【0074】
図9は、キズ座標記録メモリ16における記録状況を説明するための概念図である。図9においては、n個のキズ座標が記録されている。キズ座標記録メモリ16には、座標カウント回路14でカウントしている座標データが、キズ座標の判定がされた順、すなわち、CCD撮像素子6が画素信号を出力した順に、アドレスAD0から書込まれる。より具体的には、座標データA0(X0、Y0)、座標データA1(X1、Y1)、…、座標データAn(Xn、Yn)が、アドレスAD0、…、アドレスADnに書込まれることになる。なお、座標データには次の条件が成立している。
(Xn、Yn)>…>(X3、Y3)>(X2、Y2)>(X1、Y1)>(X0、Y0)…(1)
次に、キズ座標記録メモリ16からの座標データの読出例を、図10に示す。図10(a)は、キズ補正前の画素データを、(b)は、キズ座標記録メモリ16からの読出データを、(c)は、キズ補正後の画素データをそれぞれ時系列で表わしている。
【0075】
図10(a)におけるキズ補正前の画素データ(画素P0、画素P1、…、画素P9、…)のうち、画素P2、画素P4、画素P5および画素P8を欠陥画素とする。キズ座標記録メモリ16には、座標データA0に、画素P2の座標が、座標データA1には、画素P4の座標が、座標データA2には、画素P5の座標が、座標データA3には、画素P8の座標が記録されている。
【0076】
キズ座標記録メモリ16からは、アドレスAD0に記録された座標データA0が初めに読出され、座標カウント回路14のカウント値と比較される。このとき、キズ座標データと座標カウント回路14のカウント値との間には、常に、キズ座標データ≦カウント値の関係が成立している。
【0077】
キズ座標データとカウント値とが一致すると、一致した欠陥画素である画素P2に対し、キズ補正回路15で補正が施される。そして、キズ座標記録メモリ16から次の座標データであるアドレスAD1に記録された座標データA1が読出され、座標カウント回路14のカウント値と比較される。これ以降、同様の動作が1フレーム分繰返される。
【0078】
1フレーム分の処理が終了すると、アドレスはリセットされ、再びアドレスAD0の座標データが読出される。白キズの補正と黒キズの補正とを両方実施する場合には、白キズおよび黒キズの判定を終了した後、マイコン8がフラッシュメモリ7に座標データを記録する際に、白キズ座標と黒キズ座標とを区別して記録する。
【0079】
そして、機器の初期化時、フラッシュメモリ7に記録された白キズ座標と黒キズ座標とを順次読出して、座標の小さい順にキズ座標記録メモリ16に書込めばよい。
【0080】
通常、本発明の実施の形態による構成をとらない場合には、キズ座標を記録したメモリから一度、キズの数だけ用意された高速読出可能な回路で構成されたレジスタに座標データを書込み、さらに座標データの数だけ用意された比較回路において座標カウント値と座標データとを比較する必要があり、回路規模が大幅に増加しコストの上昇につながる。しかし、本発明の実施の形態による構成であれば、キズの数に関係なく、1つのレジスタと1つの比較回路とで白キズおよび黒キズ判定を行なうことができるため、簡昜な回路で安価にキズ判定を行なうことが可能となる。
【0081】
なお、本発明の実施の形態では、キズ補正回路15で白キズ補正および黒キズ補正を行なった後、映像信号処理回路17において色信号の補正処理等の映像信号処理を行なっているが、色信号の補間処理回路で使用するラインメモリをキズ補正回路と補間処理回路とで共有することにより回路規模を縮小することが可能となる。
【0082】
図11は、色分離補間回路とキズ補正回路とでラインメモリを共有した場合の構成を示すブロック図である。図11において、18、19、20、21のそれぞれは、画素データを1水平ライン分遅延させるためのラインメモリである。22は、白キズ補正および黒キズ補正を行なうためのキズ補正回路である。23は、赤、緑、青の色信号の分離と、色信号の補間を行なう色分離補間回路である。16は、白キズおよび黒キズの座標を記録するためのキズ座標記録メモリである。14は、画素の座標をカウントする座標カウント回路である。
【0083】
画素データは、ラインメモリ18からラインメモリ21を通過する間に4水平ライン分遅延する。したがって、キズ補正回路22には、ラインメモリ18〜21とCDS/AGC/AD回路9から直接入力されるラインとの合計5ライン分の画素データが入力される。より具体的には、キズ補正回路22は、ラインメモリ21から、第Nライン目、ラインメモリ20から、第(N+1)ライン目、ラインメモリ19から、第(N+2)ライン目、ラインメモリ18から、第(N+3)ライン目の画素データを、CDS/AGC/AD回路9から第(N+4)ライン目の画素データをそれぞれ受ける。
【0084】
ラインメモリ19の第(N+2)ライン目の画素データが、第N、N+1、N+3、N+4ライン目の画素データを用いて補間される。すなわち、キズ補正回路22は、5ライン分の画素データを用いて白キズの補正および黒キズの補正を行う。キズ補正回路22の補正例については、前述の図4および図5に示した補正方法が適用される。
【0085】
色分離補間回路23は、キズ補正回路22により補正が行なわれた1ライン分の画素データ、ラインメモリ20の出力する1ライン分の画素データ、およびラインメモリ21の出力する1ライン分の画素データの合計3ライン分の画素データを使用して補間を行なう。
【0086】
図11に示される色分離補間回路23における色信号の補間方法を、図12〜図15を用いて説明する。図12は、色分離補間回路23に入力される色信号補間前の色信号例である。図13〜図15は、色分離補間回路23において緑色信号、赤色信号、青色信号を分離し補間する方法を説明するための概念図である。図12〜図15では、座標(X、Y)の緑色信号を緑X♯Y、青色信号を青X♯Y、赤色信号を赤X♯Yで表わしている。
【0087】
図12に示されるように、画面は、緑0♯0→青0♯1→緑0♯2→青0♯3のように、緑色信号を有する画素と青色信号を有する画素とが繰返されるラインと、赤1♯0→緑1♯1→赤1♯2→緑1♯3のように、赤色信号を有する画素と緑色信号を有する画素とが繰返されるラインとを交互に含む。
【0088】
色分離補間回路23では、緑色信号を有する画素に対しては、赤色信号と青色信号とを、青色信号を有する画素に対しては、赤色信号と緑色信号とを、赤色信号を有する画素に対しては、緑色信号と青色信号とをそれぞれ補間する。
【0089】
図13に示されるように、座標(a、b)の緑色信号は、上下左右に隣接する座標の緑色信号を用いて補間される。緑色信号の補間式は、式(2)に従う。
【0090】
緑a♯b=[緑(a−1)♯b+緑(a+1)♯b+緑a♯(b−1)+緑a♯(b+1)]÷4 … (2)
ただし、式(2)においてaが偶数の場合にはbは奇数を、aが奇数の場合にはbは偶数を表わしている。
【0091】
図14に示されるように、赤色信号は上下に位置する2つの赤色信号、左右に位置する2つの赤色信号、または斜め方向に位置する4つの赤色信号により補間される。座標(a、b)における赤色信号の補間式は、式(3)〜(5)に従う。
【0092】
赤a♯b=[赤(a−1)♯b+赤(a+1)♯b]÷2 … (3)
赤a♯b=[赤(a−1)♯(b−1)+赤(a−1)♯(b+1)+赤(a+1)♯(b−1)+赤(a+1)♯(b+1)]÷4 … (4)
赤a♯b=[赤a♯(b−1)+赤a♯(b+1)]÷2 …(5)
ただし、式(3)は、aが奇数、bが偶数の場合に、式(4)は、aが偶数、bが奇数である場合に、さらに式(5)は、aおよびbが偶数である場合にそれぞれ対応している。
【0093】
図15に示されるように、青色信号は、上下方向に位置する2つの青色信号、左右方向に位置する2つの青色信号、または斜め方向に位置する4つの青色信号を用いて補間される。青色信号の色補間式は、式(6)〜(8)に従う。
【0094】
青a♯b=[青(a−1)♯b+青(a+1)♯b]÷2 … (6)
青a♯b=[青(a−1)♯(b−1)+青(a−1)♯(b+1)+青(a+1)♯(b−1)+青(a+1)♯(b+1)]÷4 … (7)
青a♯b=[青a♯(b−1)+青a♯(b+1)]÷2 …(8)
ただし、式(6)は、aおよびbが偶数である場合に、式(7)は、aが奇数、bが偶数である場合に、式(8)は、aおよびbが奇数である場合にそれぞれ対応している。
【0095】
いずれの信号とも、色信号の欠けている部分をラインメモリ20、21で遅延された3ライン分のデータを利用して色信号の補間を行なっている。
【0096】
以上のように、白キズ補正および黒キズ補正に使用するラインメモリと色信号補間に使用するラインメモリとを共有することにより、通常7ライン分必要なラインメモリを4ライン分のみ用いることで、白キズ補正、黒キズ補正および色信号補正を実現することができる。これにより、回路の大幅なコストダウンを行なうことが可能となる。
【0097】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0099】
【発明の効果】
本発明は、メモリに、固体撮像素子から出力される画素の順に欠陥画素の座標を記録し、さらにメモリからは、固体撮像素子から出力される画素の順に欠陥画素の座標を読出すことにより、処理中の画素が欠陥画素であるか否かを判定する回路を大幅に簡略化することが可能となる。
【0100】
また、色分離補間回路とキズ補正回路とで、ラインメモリを共有することにより、回路の大幅な簡略化が可能となる。
【0101】
さらに、任意のタイミング、電源投入時、または一定周期毎に、欠陥画素の自動判定を行ない、また自動補正を行なうことができる。したがって、後発的に欠陥が生じても、これを補正することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態によるビデオカメラの主要部の構成を示すブロック図である。
【図2】 本発明の実施の形態によるビデオカメラの通常動作時における処理の流れを示すフローチャートである。
【図3】 欠陥画素の補正方法を説明するための概念図である。
【図4】 4ライン分のラインメモリを用いた欠陥画素の補正方法について説明するための概念図である。
【図5】 4ライン分のラインメモリを用いた欠陥画素の補正方法について説明するための概念図である。
【図6】 本発明の実施の形態による白キズ判定動作について説明するためのフローチャートである。
【図7】 本発明の実施の形態による黒キズ判定動作について説明するためのフローチャートである。
【図8】 レンズを包む鏡筒内に設けた照明を用いた黒キズ判定動作について説明するためのフローチャートである。
【図9】 キズ座標記録メモリ16における記録状況を説明するための概念図である。
【図10】 キズ座標記録メモリ16からの座標データの読出について説明するための概念図である。
【図11】 色分離補間回路23とキズ補正回路22とでラインメモリを共有した場合のブロック図である。
【図12】 色分離補間回路23への入力画素の信号例を説明するための概念図である。
【図13】 緑色信号の補間方法を説明するための概念図である。
【図14】 赤色信号の補間方法を説明するための概念図である。
【図15】 青色信号の補間方法を説明するための概念図である。
【図16】 レンズ33を包む鏡筒31内に取付けられた照明32について説明するための概念図である。
【符号の説明】
1,32 照明、2 レンズ保護シャッタ、3 フォーカス駆動装置、4 レンズ部、5 CCD駆動回路、6 CCD撮像素子、7 フラッシュメモリ、8マイコン、9 CDS/AGC/AD回路、10 黒キズレベルレジスタ、11 黒キズ判定回路、12 白キズレベルレジスタ、13 白キズ判定回路、14 座標カウント回路、15 キズ補正回路、16 キズ座標記録メモリ、17映像信号処理回路、18,19,20,21 ラインメモリ、22 キズ補正回路、23 色分離補間回路、30 電源、31 鏡筒、33 レンズ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a video camera using a solid-state image sensor, and more particularly to a video camera having a function of identifying and correcting a flawed portion of a solid-state image sensor.
[0002]
[Prior art]
In recent years, video cameras and digital still cameras using solid-state imaging devices such as CCD imaging devices and CMOS imaging devices have been commercialized as devices for imaging images.
[0003]
In a solid-state imaging device used for these products, in order to obtain an image with good image quality, it is important that all pixels on the solid-state imaging device have no defect or defect.
[0004]
This is because when a pixel has a defect or defect, regardless of the type and brightness of the subject, the pixel always has a white spot or black spot, a so-called white spot or black spot phenomenon occurs, and the video quality This is to cause a significant decrease in.
[0005]
However, due to the increase in the number of pixels of the solid-state image sensor and the reduction in the size of the solid-state image sensor itself, the density of each pixel has increased, and the probability of pixel defects and defects during manufacturing has increased. Yield is also low. This has been a cause of increasing the cost of equipment using a solid-state imaging device.
[0006]
Various proposals have been made to solve these problems. In the “CCD video camera system (Japanese Patent Laid-Open No. 7-58987)”, in a video camera system using a CCD image pickup device in which a defective pixel exists at a flaw, a signal value of a neighboring pixel close to the defective pixel is used. Have proposed a method capable of maintaining video quality by estimating and compensating the signal value of the defective pixel.
[0007]
In addition, in the “defective pixel detection device (Japanese Patent Laid-Open No. 9-102912)”, a defective pixel is detected by integrating the image signal obtained from the image sensor a predetermined number of times and comparing the value with a predetermined threshold value. Proposes a detection method.
[0009]
[Problems to be solved by the invention]
  By the way, it is generally required to configure a video camera with an inexpensive circuit and reduce production costs.In the proposal of Japanese Patent Laid-Open No. 9-102912, it is possible to deal with defective pixels generated after manufacturing.On the other hand,Since the signal value is integrated a predetermined number of times and compared with a threshold value, a storage device for storing the integrated values for all the pixels is required, and a significant increase in cost is inevitable..
[0010]
  Therefore, the present invention has been made to solve such a problem, and the object thereof is a video camera using a solid-state image sensor., CheapWith an inexpensive circuitDefective pixels of solid-state image sensorIt is to provide a video camera that can be corrected.
[0026]
[Means for Solving the Problems]
  This inventionOneA video camera according to one aspect includes a solid-state imaging device that includes a plurality of pixels each corresponding to one type of color information of RGB, a defective pixel recording unit that records defective pixels of the solid-state imaging device, and a plurality of pixels Among defective pixels recorded in the defective pixel recording means, correction means for correcting one type of corresponding color information, and a color signal for interpolating two types of missing information for each of the plurality of pixels A color signal interpolating means for performing an interpolation process; and a first plurality of line memories for recording pixels of the first plurality of lines output from the solid-state imaging device in time series. Correction is performed using pixel data stored in a plurality of line memories, and the color signal interpolation means uses pixel data recorded in a second plurality of line memories of the first plurality of line memories. The Perform color signal interpolation.
[0027]
Therefore, according to the video camera, the interpolation circuit that interpolates the color information of the defective pixel and the color signal interpolation circuit that compensates for the missing color information share the line memory. Therefore, the circuit area is greatly reduced.
[0028]
Preferably, the apparatus further includes coordinate counting means for calculating the coordinates of the pixels output from the solid-state image sensor, and the defective pixel recording means records or records the coordinates of the defective pixels in the order of the pixels output from the solid-state image sensor. The coordinates of the defective pixels to be read are read out in the order of the pixels output from the solid-state imaging device, and the correcting means corrects when the output of the coordinate counting means coincides with the coordinates read from the defective pixel recording means. carry out.
[0029]
Therefore, according to the video camera, correction can be performed according to the order of the pixels output from the solid-state imaging device, so that the circuit configuration can be simplified.
[0030]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, the video camera according to the present invention will be described in detail with reference to the drawings. In the drawings, the same or corresponding parts are denoted by the same symbols or the same reference numerals, and the description thereof is omitted.
[0031]
FIG. 1 is a block diagram showing an outline of the configuration of a video camera system according to an embodiment of the present invention. In FIG. 1, reference numeral 1 denotes illumination for shining light on a subject when the subject is dark. Reference numeral 2 denotes a lens protection shutter for protecting a lens, which will be described later, and shielding light incident on the CCD image sensor 6. The lens protection shutter 2 is opened and closed by control from the microcomputer 8. Reference numeral 3 denotes a focus driving device for driving the focus of the lens. Reference numeral 4 denotes a lens unit including a lens capable of focus adjustment for condensing light from the subject on the CCD image sensor 6. Reference numeral 5 denotes a CCD drive circuit for driving the CCD image sensor 6. Reference numeral 6 denotes a CCD image sensor that converts light from a subject condensed by the lens 4 into an electrical signal. Reference numeral 7 denotes a flash memory for recording flaw coordinate data indicating the position of a known flaw on the CCD image sensor 6 and data necessary for video signal processing. Reference numeral 8 denotes a microcomputer for controlling the operation of the entire video camera including the illumination 1, the focus driving device 3, the CCD driving circuit 5, and the like. Reference numeral 9 denotes a CDS / AGC / AD circuit that amplifies an analog electric signal output from the CCD image pickup device 6 and converts it into a digital signal.
[0032]
Reference numeral 10 denotes a black defect level register for storing a signal level that is regarded as a black defect due to a pixel defect on the CCD image sensor 6. 11 compares the digital video signal output from the CDS / AGC / AD circuit 9 with the value of the black scratch level register 10 to determine whether or not the pixel currently being processed has black scratches. This is a black scratch determination circuit.
[0033]
Reference numeral 12 denotes a white defect level register for storing a signal level regarded as a white defect due to a pixel defect on the CCD image pickup device 6. 13 compares the digital video signal output from the CDS / AGC / AD circuit 9 with the value of the white defect level register 12 to determine whether or not the pixel currently being processed is white defect. This is a white scratch determination circuit.
[0034]
Reference numeral 14 denotes a coordinate count circuit for counting the coordinates of the pixel currently being processed. No. 15 recognizes that the pixel currently being processed is a defective pixel having white or black flaws when a flaw coordinate recorded in a flaw coordinate recording memory 16 to be described later matches the coordinate of the coordinate count circuit 14. This is a defect correction circuit that estimates and corrects the signal level of the defective pixel based on the signal level of the peripheral pixel of the defective pixel. Reference numeral 16 denotes a scratch coordinate recording memory for recording the coordinate data of a pixel determined to be a defective pixel by the black scratch determination circuit 11 or the white scratch determination circuit 13. Reference numeral 17 denotes a video signal processing circuit for performing processing such as color signal interpolation and gamma correction on the scratch-corrected signal output from the scratch correction circuit 15 to generate a final output video signal. Reference numeral 30 denotes a power supply that supplies a power supply voltage to each circuit included therein or stops the supply in response to an ON / OFF signal.
[0035]
Next, the movement of the video camera according to the present invention during normal operation will be described with reference to FIG. FIG. 2 is a flowchart for explaining the flow of processing during normal operation of the video camera according to the present invention. During normal operation, when the power of the video camera 30 is turned on (ON), the video camera is initialized by control from the microcomputer 8. In the initial setting, the focus drive device 3 (step S1), the CCD drive circuit 5 (step S2), the CDS / AGC / AD circuit 9 (step S3), and the video signal processing circuit 17 (step S4) are initialized. Is done.
[0036]
Next, the known scratch coordinate data on the CCD video device 6 recorded in the flash memory 7 is read (step S5). Then, the read known scratch coordinate data is written into the scratch coordinate recording memory 16 via the microcomputer 8 (step S6). When these initializations are completed, the microcomputer 8 instructs the lens protection shutter 2 to open the shutter (step S7). As a result, light from the subject enters the lens of the lens unit 4.
[0037]
After the shutter is opened, in accordance with an instruction from the microcomputer 8, focus adjustment by the focus driving device 3 (step S10), automatic gain adjustment by the CDS / AGC / AD circuit 9 (step S11), and electronic shutter control by the CCD driving circuit 5 are performed. (Step S12) In the video signal processing circuit 17, video signal processing and video adjustment (step S13) are performed. In addition, it is determined whether or not illumination is necessary (step S8). When the subject is dark and illumination is necessary, the illumination 1 is turned on to illuminate the subject (step S9).
[0038]
The processes in steps S8 to S13 are sequentially repeated, and control is performed so as to obtain an optimal image with respect to the change of the subject.
[0039]
Next, the signal flow during normal operation will be described. Light from the subject incident on the lens is focused on the CCD image sensor 6. The CCD image pickup device 6 is driven by a CCD drive circuit 5, and the collected light is converted into an analog electric signal. An analog electric signal output from the CCD image sensor 6 is input to the CDS / AGC / AD circuit 9. The CDS / AGC / AD circuit 9 performs analog / digital conversion through signal sampling and gain control processing according to an instruction from the microcomputer 8, and outputs a digital signal. An output signal from the CDS / AGC / AD circuit 9 is input to the coordinate count circuit 14 and the defect correction circuit 15. The coordinate count circuit 14 counts the horizontal and vertical lines of the pixels output from the CDS / AGC / AD circuit 9.
[0040]
The horizontal line count is reset every horizontal line, and the vertical line count is reset every frame. These count values are sent to the scratch correction circuit 15 and compared with the scratch coordinates recorded in the scratch coordinate memory 16. If the count value of the coordinate count circuit 14 and the scratch coordinate recorded in the scratch coordinate memory 16 do not match, the pixel corresponding to the coordinate is regarded as normal, and the CDS / AGC / AD circuit 9 to the scratch correction circuit 15 The signal input to is sent to the video signal processing circuit 17 at the subsequent stage as it is.
[0041]
When the count value of the coordinate count circuit 14 matches the scratch coordinate recorded in the scratch coordinate memory 16, the pixel corresponding to the coordinate is regarded as a defective pixel, and the signal input to the scratch correction circuit 15 is detected. After the correction processing is performed, it is sent to the video signal processing circuit 17 at the subsequent stage.
[0042]
An example of a defective pixel correction method by the defect correction circuit 15 is shown in FIGS. FIG. 3 is a conceptual diagram for explaining a correction method when a defective pixel is easily corrected without using a line memory or the like. In FIG. 3, (X-6) to (X + 5) represent horizontal pixel positions, and (Y-2) to Y represent vertical pixel positions. A pixel located at the coordinates (X, Y) is defined as a defective pixel.
[0043]
When all pixels are read out in the all-pixel readout mode with the primary color filter CCD image sensor, a line that repeats green (G) → blue (B) → green (G) → blue (B) and red (R) → green (G) → red (R) → green (G) and repeated lines appear alternately. In the correction method shown in FIG. 3, for the red defective pixel at coordinates (X, Y), the coordinates (X−2, Y) and coordinates (X + 2, Y) in the vicinity of the defective pixel are the same red pixels. Are added and divided by 2, and the calculated value is used as a defect pixel correction signal.
[0044]
This correction method is realized with a simple circuit because it does not use a line memory or the like. However, since the correction is performed only in the horizontal direction, it may not be appropriately corrected when a pattern in the vertical direction is imaged. On the same horizontal line, when pixels of the same color that are close to each other are defective pixels, a correction signal is created using the signal of the defective pixel, and thus appropriate correction cannot be performed.
[0045]
On the other hand, a correction method using a line memory for four lines will be described with reference to FIGS. 4 and 5 are conceptual diagrams for explaining a correction method using a line memory for four lines. 4 corresponds to the case where the defective pixel is a green pixel, and FIG. 5 corresponds to the case where the defective pixel is a red pixel. 4 to 5, (X-6) to (X + 5) represent horizontal pixel positions, and (Y-2) to (Y + 2) represent vertical pixel positions. A pixel located at the coordinates (X, Y) is defined as a defective pixel.
[0046]
The correction method shown in FIGS. 4 to 5 uses pixel data for a total of five lines, that is, pixel data for four lines stored in four line memories and pixel data for one line that is directly input. .
[0047]
In the correction shown in FIG. 4, for the green defective pixel at coordinates (X, Y), the coordinates (X−1, Y−1), coordinates (X + 1, Y-1), coordinates (X-1, Y + 1), and coordinates (X + 1, Y + 1) are added and divided by 4, and the calculated value is used as a correction signal for defective pixels.
[0048]
In the correction shown in FIG. 5, with respect to a red defective pixel at coordinates (X, Y), coordinates (X−2, Y−2) and coordinates (X, Y) in the vicinity of the defective pixel with the same red pixel. Y-2), coordinates (X + 2, Y-2), coordinates (X-2, Y), coordinates (X + 2, Y), coordinates (X-2, Y + 2), coordinates (X, Y + 2) and coordinates (X + 2, Y + 2) is added and divided by 8, and the calculated value is used as a defective pixel correction signal.
[0049]
In the above-described example, the case where the defective pixel is a red pixel has been described. However, the same correction can be made when the defective pixel is a pixel of another color.
[0050]
In the correction method using the line memory for four lines shown in FIGS. 4 and 5, since the horizontal line and the vertical line are taken into consideration, it is possible to perform appropriate correction as compared with the case where the line memory is not used. it can. Even when pixels of the same color are continuously defective pixels, a certain amount of correction is possible as long as defective pixels are not concentrated in one place.
[0051]
The signal that has passed through the defect correction circuit 15 shown in FIG. 1 is sent to the video signal processing circuit 17, and after being subjected to processing such as gamma correction, white balance adjustment, and color signal interpolation processing, is output to the outside as a video signal.
[0052]
Next, a detailed description will be given of the operation for automatically determining the white scratch coordinates. FIG. 6 is a flowchart for explaining the white scratch determination operation according to the embodiment of the present invention. When determining white scratches, the lens protection shutter 2 is first closed (step S21), and the light incident on the CCD image sensor 6 is shielded. Next, the focus driving device 3 is operated to set the focus to the telephoto side (step S22). In this way, by deliberately shifting the focus, it is possible to remove high-frequency components of the image due to external light leakage, etc., and it is possible to easily distinguish between normal pixels and pixels with white flaws. It becomes. Although the focus is set to the telephoto side here, it is possible to determine the white scratch by setting the focus to the wide angle side depending on the conditions of the lens and the like.
[0053]
Next, the electronic shutter of the CCD image sensor 6 is fixed (step S23), and the auto gain adjustment setting of the CDS / AGC / AD circuit 9 is fixed (step S24).
[0054]
This is because when the electronic shutter and auto gain adjustment are operating, the shutter speed changes and it is difficult to perform white defect determination. Moreover, since the light is blocked by the lens protection shutter 2, the gain of the automatic gain adjustment is increased to prevent the noise from being easily applied. For this reason, it is appropriate to set the speed of the electronic shutter to a low speed and the auto gain adjustment value to such an extent that no noise is superimposed on the video.
[0055]
Next, the microcomputer 8 sets the white scratch level register 12 (step S25). The white scratch level register 12 stores the signal level of the pixel output from the CDS / AGC / AD circuit 9 and the threshold set in the white scratch level register 12 in the white scratch determination circuit 13 when white scratch determination is performed. In comparison, if the pixel signal level is higher, a threshold value for determining white scratches is set. Since the threshold value is related to the setting values of the electronic shutter speed and auto gain adjustment, it is determined in accordance with these setting values. By steps S21 to S25, the initial setting for performing white scratch determination is completed.
[0056]
Next, white scratch determination is performed. The white scratch determination is performed for one frame from the start of the next frame after completion of the initial setting (step S26). The pixel signal level output from the CDS / AGC / AD circuit 9 is compared with the threshold value set in the white defect level register 12 (step S27). If the pixel signal level is lower, a normal pixel is detected. Then, the next pixel is determined. If the signal level of the pixel is higher than the threshold value, it is determined as white scratch, and the coordinate data that is the count value of the coordinate count circuit 14 is written in the scratch coordinate recording memory 16 (step S28), and the next pixel Judgment is made. The above operation is repeated for one frame, and the determination operation is completed.
[0057]
Next, the white scratch coordinate data registered in the scratch coordinate recording memory 16 is read by the microcomputer 8 (step S29) and written into the flash memory 7 (step S30). With this operation, even if the power supply 30 is turned off (turned off), the information on the white flaw coordinates remains, so that it is not necessary to re-determine the coordinate position of the white flaws at the next power-on (ON).
[0058]
Thus, the white scratch automatic determination operation is terminated and the normal operation is resumed. This white scratch automatic determination operation is performed when the video camera is manufactured. Note that it is possible to request the microcomputer 8 to perform the above-described white flaw determination process (or black flaw determination process described later) from the outside at an arbitrary timing. When receiving a scratch determination instruction from the outside, the microcomputer 8 executes a scratch determination process shown in FIG. 6 (including FIGS. 7 and 8 described later).
[0059]
Thereby, even after manufacturing, even when the user discovers a new white scratch, the above-described processing can be performed at an arbitrary timing. Therefore, even if white scratches increase due to the influence of cosmic rays after manufacture, white scratch determination processing can be performed and correction for the white scratches can be performed according to the determination result. In addition, depending on the device, it is possible to perform white scratch determination every time at a constant cycle or every time the power is turned on.
[0060]
Next, detailed description will be given of the operation for automatically determining the black scratch coordinates. FIG. 7 is a flowchart for explaining the black scratch determination operation according to the embodiment of the present invention. When black defect determination is performed, the lens protection shutter 2 is opened (step S41). Next, the focus driving device 3 is operated to set the focus most deviated (step S42). This is because high-frequency components are removed from the subject and external light images generated by opening the lens protection shutter 2 by shifting the focus.
[0061]
Next, the electronic shutter of the CCD image pickup device 6 is fixed (step S43), and the setting value for auto gain adjustment of the CDS / AGC / AD circuit 9 is fixed (step S44). Also in the case of black defect determination, as in the case of white defect determination, it is appropriate to set the electronic shutter speed to a low speed and the auto gain adjustment value to such an extent that no noise is added to the image.
[0062]
This is because the output of the CCD image sensor 6 is used near saturation by turning on the illumination 1 and lowering the electronic shutter speed of the CCD image sensor 6.
[0063]
However, in the case of using the illumination 1 that is lit only at the moment, such as a flash, it is necessary to set the electronic shutter speed below the lighting time. Further, when black scratches are determined, it is more preferable to make the subject a white wall or use a reflecting plate in order to use the output of the CCD image pickup device 6 near saturation.
[0064]
Next, the microcomputer 8 sets the black scratch level register 10 (step S45). The black scratch level register 10 stores the pixel level output from the CDS / AGC / AD circuit 9 in the black scratch determination circuit 11 and the threshold set in the black scratch level register 10 when the black scratch determination is performed. In comparison, if the signal level of the pixel is lower, a threshold value for determining black scratches is set. Since the threshold value is related to the setting values of the electronic shutter speed and the auto gain adjustment value, it is necessary to determine the threshold value according to these setting values.
[0065]
Next, the illumination 1 is turned on (step S46). When the lighting 1 that is turned on only at the moment, such as a flash, is used, it is necessary to turn on the lighting at the frame start time of the video. Through steps S41 to S46, the initial setting for black defect determination ends.
[0066]
Next, actual black scratch determination is performed. Black scratch determination is performed for one frame from the start of the next frame after completion of the initial setting. The signal level of the pixel output from the CDS / AGC / AD circuit 9 is compared with the threshold value of the black defect level register 10 (step S48), and if the pixel signal level is higher, it is determined as a normal pixel. Then, the next pixel is determined.
[0067]
If the signal level of the pixel is lower than the threshold value, the pixel is regarded as a black scratch, and the coordinate data which is the count value of the coordinate count circuit 14 is written into the scratch coordinate recording memory 16. (Step S49), the next pixel is determined. The above operation is repeated for one frame, and the determination work is finished (step S47).
[0068]
Next, the microcomputer 8 reads out the black scratch coordinate data registered in the scratch coordinate recording memory 16 (step S50) and writes it into the flash memory 7 (step S51). With this operation, the information on the black scratch coordinates remains even when the power is turned off. Therefore, it is not necessary to re-determine the coordinate position of the black scratches when the power is turned on next time.
[0069]
The black scratch automatic determination operation is thus completed, and the normal operation is resumed. This black scratch automatic determination operation is performed when the video camera is manufactured. As described above, it is also possible to input a request for executing the black flaw determination to the microcomputer 8 at an arbitrary timing from the outside. Thereby, even if a user discovers a new black scratch after manufacturing, the black scratch determination process can be performed at an arbitrary timing. Therefore, even if black scratches increase due to the influence of cosmic rays after manufacturing, black scratch determination processing can be performed and corrected according to the determination result.
[0070]
In the embodiment of the present invention, the illumination 1 used in the normal operation is used for the black scratch automatic determination operation. However, as shown in FIG. May be separately attached, and black scratch determination may be performed by the attached illumination 32. FIG. 8 shows an automatic black scratch determination operation using the black scratch determination illumination 32 attached in the lens barrel 31 that encloses the lens 33.
[0071]
In this case, when the black scratch is determined, the lens protection shutter 2 is closed (step S61), and the focus is set to the telephoto side (step S62). Further, the electronic shutter of the CCD image pickup device 6 is fixed (S63), and the set value for the automatic gain adjustment of the CDS / AGC / AD circuit 9 is fixed (step S64). It is appropriate to set the electronic shutter at a low speed and the auto gain adjustment value so that no noise is added to the image. The illumination 32 is turned on under the control of the microcomputer 8 (step S66). Thereafter, in steps S67 to S71, the same processing as in steps S47 to S51 in FIG. 7 is executed.
[0072]
By operating in this way, it is possible to automatically determine black scratches every time the device is started up, and in combination with the above-described automatic scratch scratch detection operation, complete white scratches and black scratches that do not bother the user. A video camera that realizes automatic scratch detection is realized.
[0073]
Next, detailed description will be given of writing and reading operations to / from the scratch coordinate recording memory 16 in the video camera shown in FIG. In the embodiment of the present invention, the scratch is determined in the order of the pixels output from the CCD image sensor 6 from the start of the frame in both the white scratch determination and the black scratch determination. Accordingly, the scratch coordinate recording memory 16 records the scratch coordinates in the order of the pixels output from the CCD image pickup device 6.
[0074]
FIG. 9 is a conceptual diagram for explaining a recording state in the scratch coordinate recording memory 16. In FIG. 9, n scratch coordinates are recorded. In the scratch coordinate recording memory 16, the coordinate data counted by the coordinate counting circuit 14 is written from the address AD0 in the order in which the scratch coordinate is determined, that is, in the order in which the CCD image pickup device 6 outputs the pixel signal. . More specifically, coordinate data A0 (X0, Y0), coordinate data A1 (X1, Y1),..., Coordinate data An (Xn, Yn) are written to address AD0,. . The following conditions are satisfied for the coordinate data.
(Xn, Yn)> ...> (X3, Y3)> (X2, Y2)> (X1, Y1)> (X0, Y0) ... (1)
Next, an example of reading coordinate data from the scratch coordinate recording memory 16 is shown in FIG. 10A shows pixel data before defect correction, FIG. 10B shows read data from the defect coordinate recording memory 16, and FIG. 10C shows pixel data after defect correction in time series. .
[0075]
Of the pixel data (pixel P0, pixel P1,..., Pixel P9,...) Before defect correction in FIG. 10A, the pixel P2, the pixel P4, the pixel P5, and the pixel P8 are defective pixels. In the scratch coordinate recording memory 16, the coordinate data A0, the coordinate of the pixel P2, the coordinate data A1, the coordinate of the pixel P4, the coordinate data A2, the coordinate of the pixel P5, and the coordinate data A3 include the pixel. The coordinates of P8 are recorded.
[0076]
From the scratch coordinate recording memory 16, the coordinate data A0 recorded at the address AD0 is first read out and compared with the count value of the coordinate count circuit 14. At this time, the relationship of scratch coordinate data ≦ count value always holds between the scratch coordinate data and the count value of the coordinate count circuit 14.
[0077]
When the flaw coordinate data and the count value match, the flaw correction circuit 15 corrects the pixel P2 which is the matched defective pixel. Then, the coordinate data A1 recorded at the address AD1, which is the next coordinate data, is read from the scratch coordinate recording memory 16 and compared with the count value of the coordinate count circuit 14. Thereafter, the same operation is repeated for one frame.
[0078]
When the processing for one frame is completed, the address is reset, and the coordinate data of the address AD0 is read again. When both the white defect correction and the black defect correction are performed, when the microcomputer 8 records the coordinate data in the flash memory 7 after the determination of the white defect and the black defect, the white defect coordinate and the black defect are corrected. Record separately from scratch coordinates.
[0079]
Then, when the device is initialized, the white flaw coordinates and the black flaw coordinates recorded in the flash memory 7 may be read sequentially and written in the flaw coordinate recording memory 16 in ascending order of the coordinates.
[0080]
Normally, when the configuration according to the embodiment of the present invention is not taken, the coordinate data is written once from the memory in which the scratch coordinates are recorded into a register configured with a high-speed readable circuit prepared for the number of scratches, It is necessary to compare the coordinate count value with the coordinate data in the comparison circuit prepared for the number of coordinate data, which greatly increases the circuit scale and increases the cost. However, with the configuration according to the embodiment of the present invention, white scratches and black scratches can be determined with one register and one comparison circuit regardless of the number of scratches. Scratch determination can be performed.
[0081]
In the embodiment of the present invention, after the white defect correction and the black defect correction are performed by the defect correction circuit 15, the video signal processing such as the color signal correction process is performed by the video signal processing circuit 17. By sharing the line memory used in the signal interpolation processing circuit between the defect correction circuit and the interpolation processing circuit, the circuit scale can be reduced.
[0082]
FIG. 11 is a block diagram showing a configuration when the line memory is shared between the color separation interpolation circuit and the defect correction circuit. In FIG. 11, each of 18, 19, 20, and 21 is a line memory for delaying pixel data by one horizontal line. Reference numeral 22 denotes a flaw correction circuit for performing white flaw correction and black flaw correction. A color separation interpolation circuit 23 separates red, green, and blue color signals and performs color signal interpolation. Reference numeral 16 denotes a scratch coordinate recording memory for recording the coordinates of white scratches and black scratches. Reference numeral 14 denotes a coordinate count circuit that counts the coordinates of pixels.
[0083]
Pixel data is delayed by four horizontal lines while passing from the line memory 18 to the line memory 21. Therefore, the pixel data for a total of five lines including the line memories 18 to 21 and the lines directly input from the CDS / AGC / AD circuit 9 are input to the defect correction circuit 22. More specifically, the scratch correction circuit 22 is connected to the Nth line and the line memory 20 from the line memory 21, the (N + 1) th line and the line memory 19, the (N + 2) th line and the line memory 18. The pixel data of the (N + 3) th line is received from the CDS / AGC / AD circuit 9 as the pixel data of the (N + 4) th line.
[0084]
The pixel data of the (N + 2) th line of the line memory 19 is interpolated using the pixel data of the Nth, N + 1, N + 3, and N + 4th lines. That is, the flaw correction circuit 22 performs white flaw correction and black flaw correction using pixel data for five lines. The correction method shown in FIGS. 4 and 5 is applied to the correction example of the defect correction circuit 22.
[0085]
The color separation / interpolation circuit 23 includes pixel data for one line corrected by the defect correction circuit 22, pixel data for one line output from the line memory 20, and pixel data for one line output from the line memory 21. Interpolation is performed using pixel data for a total of three lines.
[0086]
A color signal interpolation method in the color separation / interpolation circuit 23 shown in FIG. 11 will be described with reference to FIGS. FIG. 12 is an example of color signals before color signal interpolation input to the color separation interpolation circuit 23. 13 to 15 are conceptual diagrams for explaining a method of separating and interpolating the green signal, the red signal, and the blue signal in the color separation interpolation circuit 23. FIG. 12 to 15, the green signal of the coordinates (X, Y) is represented by green X # Y, the blue signal is represented by blue X # Y, and the red signal is represented by red X # Y.
[0087]
As shown in FIG. 12, the screen is a line in which pixels having a green signal and pixels having a blue signal are repeated, such as green 0 # 0 → blue 0 # 1 → green 0 # 2 → blue 0 # 3. And red 1 # 0 → green 1 # 1 → red 1 # 2 → green 1 # 3, and so on, pixels having red signals and lines having green signals are alternately included.
[0088]
In the color separation / interpolation circuit 23, a red signal and a blue signal are applied to a pixel having a green signal, and a red signal and a green signal are applied to a pixel having a red signal. Therefore, the green signal and the blue signal are interpolated.
[0089]
As shown in FIG. 13, the green signals at coordinates (a, b) are interpolated using the green signals at coordinates that are adjacent vertically and horizontally. The green signal interpolation equation follows equation (2).
[0090]
Green a # b = [Green (a−1) # b + Green (a + 1) # b + Green a # (b−1) + Green a # (b + 1)] ÷ 4 (2)
However, in the formula (2), when a is an even number, b represents an odd number, and when a is an odd number, b represents an even number.
[0091]
As shown in FIG. 14, the red signal is interpolated by two red signals positioned up and down, two red signals positioned right and left, or four red signals positioned diagonally. The interpolation formula of the red signal at the coordinates (a, b) follows equations (3) to (5).
[0092]
Red a # b = [Red (a-1) # b + Red (a + 1) #b] / 2 (3)
Red a # b = [Red (a-1) # (b-1) + Red (a-1) # (b + 1) + Red (a + 1) # (b-1) + Red (a + 1) # (b + 1)] ÷ 4 ... (4)
Red a # b = [Red a # (b-1) + Red a # (b + 1)] / 2 (5)
However, Formula (3) shows that when a is an odd number and b is an even number, Formula (4) shows that when a is an even number and b is an odd number, and Formula (5) further shows that a and b are even numbers. It corresponds to each case.
[0093]
As shown in FIG. 15, the blue signal is interpolated using two blue signals positioned in the vertical direction, two blue signals positioned in the horizontal direction, or four blue signals positioned in the diagonal direction. The color interpolation formula of the blue signal follows formulas (6) to (8).
[0094]
Blue a # b = [Blue (a-1) # b + Blue (a + 1) #b] / 2 (6)
Blue a # b = [Blue (a-1) # (b-1) + Blue (a-1) # (b + 1) + Blue (a + 1) # (b-1) + Blue (a + 1) # (b + 1)] ÷ 4 ... (7)
Blue a # b = [Blue a # (b-1) + Blue a # (b + 1)] / 2 (8)
However, Formula (6) is when a and b are even numbers, Formula (7) is when a is odd and b is even, and Formula (8) is when a and b are odd. It corresponds to each.
[0095]
In any of the signals, the color signal is interpolated using the data for three lines obtained by delaying the missing color signal by the line memories 20 and 21.
[0096]
As described above, by sharing the line memory used for white defect correction and black defect correction and the line memory used for color signal interpolation, the line memory normally required for 7 lines is used for only 4 lines. White defect correction, black defect correction, and color signal correction can be realized. As a result, the cost of the circuit can be greatly reduced.
[0097]
The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is shown not by the above description of the embodiment but by the scope of the claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of the claims.
[0099]
【The invention's effect】
  The present inventionThe coordinates of the defective pixels are recorded in the memory in the order of the pixels output from the solid-state image sensor, and the coordinates of the defective pixels are read out from the memory in the order of the pixels output from the solid-state image sensor. The circuit for determining whether or not is a defective pixel can be greatly simplified.
[0100]
In addition, by sharing the line memory between the color separation interpolation circuit and the defect correction circuit, the circuit can be greatly simplified.
[0101]
Furthermore, it is possible to automatically determine a defective pixel and perform automatic correction at any timing, when the power is turned on, or at regular intervals. Therefore, even if a defect occurs later, it can be corrected.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a main part of a video camera according to an embodiment of the present invention.
FIG. 2 is a flowchart showing a flow of processing during normal operation of the video camera according to the embodiment of the present invention.
FIG. 3 is a conceptual diagram for explaining a defective pixel correction method;
FIG. 4 is a conceptual diagram for explaining a defective pixel correction method using a line memory for four lines.
FIG. 5 is a conceptual diagram for explaining a defective pixel correction method using a line memory for four lines.
FIG. 6 is a flowchart for explaining a white scratch determination operation according to the embodiment of the present invention.
FIG. 7 is a flowchart for explaining a black scratch determination operation according to the embodiment of the present invention;
FIG. 8 is a flowchart for explaining a black scratch determination operation using illumination provided in a lens barrel that encloses a lens.
FIG. 9 is a conceptual diagram for explaining a recording situation in a scratch coordinate recording memory 16;
FIG. 10 is a conceptual diagram for explaining reading of coordinate data from a scratch coordinate recording memory 16;
FIG. 11 is a block diagram when a line memory is shared by the color separation interpolation circuit 23 and the defect correction circuit 22;
12 is a conceptual diagram for explaining a signal example of an input pixel to the color separation interpolation circuit 23. FIG.
FIG. 13 is a conceptual diagram for explaining a green signal interpolation method;
FIG. 14 is a conceptual diagram for explaining a red signal interpolation method;
FIG. 15 is a conceptual diagram for explaining a blue signal interpolation method;
FIG. 16 is a conceptual diagram for explaining an illumination 32 attached in a lens barrel 31 that encloses a lens 33;
[Explanation of symbols]
1, 32 illumination, 2 lens protection shutter, 3 focus drive device, 4 lens unit, 5 CCD drive circuit, 6 CCD image sensor, 7 flash memory, 8 microcomputer, 9 CDS / AGC / AD circuit, 10 black scratch level register, 11 black scratch determination circuit, 12 white scratch level register, 13 white scratch determination circuit, 14 coordinate count circuit, 15 scratch correction circuit, 16 scratch coordinate recording memory, 17 video signal processing circuit, 18, 19, 20, 21 line memory, 22 Scratch correction circuit, 23 color separation interpolation circuit, 30 power supply, 31 lens barrel, 33 lens.

Claims (2)

各々が、RGBのうち1種類の色情報に対応する複数の画素で構成される固体撮像素子と、
前記固体撮像素子の欠陥画素を記録する欠陥画素記録手段と、
前記複数の画素のうち、前記欠陥画素記録手段に記録される欠陥画素について、対応する前記1種類の色情報を補正する補正手段と、
前記複数の画素のそれぞれに対して、欠落した2種類の情報を補間する色信号補間処理を行なうための色信号補間手段と、
前記固体撮像素子から出力される第1複数個のラインの画素を時系列に記録する第1複数個のラインメモリとを備え、
前記補正手段は、
前記第1複数個のラインメモリに記憶される画素データを用いて、補正を行ない、
前記色信号補間手段は、
前記第1複数個のラインメモリのうちの第2複数個のラインメモリに記録される画素データを用いて、前記色信号補間処理を行なう、ビデオカメラ。
A solid-state imaging device each composed of a plurality of pixels corresponding to one type of color information of RGB;
Defective pixel recording means for recording defective pixels of the solid-state imaging device;
Correction means for correcting the corresponding one type of color information for the defective pixels recorded in the defective pixel recording means among the plurality of pixels;
Color signal interpolation means for performing color signal interpolation processing for interpolating two types of missing information for each of the plurality of pixels;
A first plurality of line memories that record the pixels of the first plurality of lines output from the solid-state imaging device in time series;
The correction means includes
Correction is performed using pixel data stored in the first plurality of line memories,
The color signal interpolation means includes
A video camera that performs the color signal interpolation processing using pixel data recorded in a second plurality of line memories of the first plurality of line memories.
前記固体撮像素子から出力される画素の座標を算出する座標カウント手段をさらに備え、
前記欠陥画素記録手段は、
前記欠陥画素の座標が前記固体撮像素子から出力される画素の順番で記録され、または前記記録される前記欠陥画素の座標が前記固体撮像素子から出力される画素の順番で読出され、
前記補正手段は、
前記座標カウント手段の出力と、前記欠陥画素記録手段から読出される座標とが一致した場合に、前記補正を実施する、請求項に記載のビデオカメラ。
Further comprising coordinate counting means for calculating the coordinates of the pixels output from the solid-state imaging device;
The defective pixel recording means includes:
The coordinates of the defective pixels are recorded in the order of pixels output from the solid-state image sensor, or the coordinates of the defective pixels to be recorded are read in the order of pixels output from the solid-state image sensor,
The correction means includes
Wherein an output of the coordinate counting means, when the coordinates and matches to be read from the defective pixel recording means, carrying out said correction, the video camera according to claim 1.
JP31077599A 1999-11-01 1999-11-01 Video camera Expired - Fee Related JP3864021B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31077599A JP3864021B2 (en) 1999-11-01 1999-11-01 Video camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31077599A JP3864021B2 (en) 1999-11-01 1999-11-01 Video camera

Publications (2)

Publication Number Publication Date
JP2001128068A JP2001128068A (en) 2001-05-11
JP3864021B2 true JP3864021B2 (en) 2006-12-27

Family

ID=18009333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31077599A Expired - Fee Related JP3864021B2 (en) 1999-11-01 1999-11-01 Video camera

Country Status (1)

Country Link
JP (1) JP3864021B2 (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100399884B1 (en) 2000-10-25 2003-09-29 주식회사 하이닉스반도체 Apparatus and method for defective pixel concealment of image sensor
JP2003037783A (en) * 2001-07-26 2003-02-07 Olympus Optical Co Ltd Imaging device
JP2005354278A (en) * 2004-06-09 2005-12-22 Seiko Epson Corp Image data processing for processing image data of an image captured by an imaging means
JP5121636B2 (en) * 2008-09-03 2013-01-16 オリンパスイメージング株式会社 Image processing apparatus, image processing method, and image processing program
US8334912B2 (en) 2008-09-03 2012-12-18 Olympus Imaging Corp. Image processing apparatus, imaging apparatus, image processing method, and computer readable recording medium storing image processing program
JP5900194B2 (en) * 2012-07-02 2016-04-06 ソニー株式会社 Signal processing apparatus, signal processing method, program, solid-state imaging device, and electronic apparatus
JP7048301B2 (en) * 2017-12-21 2022-04-05 フォルシアクラリオン・エレクトロニクス株式会社 Anomaly detection method for shooting system, shooting unit, information processing unit, shooting unit
US12443481B2 (en) * 2024-03-25 2025-10-14 Harman Becker Automotive Systems Gmbh Image sensor based countermeasures for improving electronic system integrity

Also Published As

Publication number Publication date
JP2001128068A (en) 2001-05-11

Similar Documents

Publication Publication Date Title
US8634002B2 (en) Image processing device and method for image correction
JP3748267B2 (en) Imaging device
US20130229550A1 (en) Defective pixel correction apparatus, method for controlling the apparatus, and program for causing computer to perform the method
JP2004207896A (en) Pixel defect detection and correction device and pixel defect detection and correction method
WO2006123828A1 (en) Digital camera comprising smear removal function
JP2002354340A (en) Imaging device
JP2003101887A (en) Imaging device and noise removal method
US7576787B2 (en) Image-pickup device, and device and method for correcting defective pixel
JP2005328421A (en) Imaging apparatus and imaging method
JP2003023570A (en) Image data correction method and image signal processing device
JP3864021B2 (en) Video camera
JP2020022135A (en) Defective pixel correction device, imaging device, and defective pixel correction method
JPH07288824A (en) Luminance signal generator
JP4542962B2 (en) Digital camera
JP2004023683A (en) Defect correction apparatus and method for solid-state imaging device
JP2010068329A (en) Imaging apparatus
JP3767188B2 (en) Electronic camera and signal correction method
JP3238968B2 (en) Solid-state imaging device
JP2001230976A (en) IMAGE CAPTURING APPARATUS, IMAGE CAPTURING METHOD, AND COMPUTER-READABLE RECORDING MEDIUM RECORDING PROGRAM FOR CAUSING COMPUTER TO EXECUTE THE METHOD
JP4088869B2 (en) Defective pixel detection device for solid-state imaging device and solid-state imaging device
JP3796421B2 (en) Imaging apparatus and imaging method
JP4146186B2 (en) Solid-state imaging device and defect correction method thereof
JP4859223B2 (en) Image defect correction apparatus, image defect correction method, and program
JP2003348456A (en) Digital still camera
US20150264285A1 (en) Image processing apparatus and solid-state imaging apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050705

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050902

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060926

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061002

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091006

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101006

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111006

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121006

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131006

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees