JP3855351B2

JP3855351B2 - 光センサ

Info

Publication number: JP3855351B2
Application number: JP09248197A
Authority: JP
Inventors: 稲男豊田
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1997-04-10
Filing date: 1997-04-10
Publication date: 2006-12-06
Anticipated expiration: 2017-04-10
Also published as: JPH10284752A

Description

【０００１】
【発明の属する技術分野】
この発明は光センサに関するものである。
【０００２】
【従来の技術】
光センサにおいて、受光素子（フォトダイオード等）とトランジスタ等の信号処理回路を一つのチップ上に形成した光センサＩＣがある。このようなセンサは、外来光の影響による回路素子の誤動作を防ぐために、回路部上を遮光膜にて覆うことが行われている（例えば、特開昭６３−１１６４５８号公報）。
【０００３】
【発明が解決しようとする課題】
ところが、車の空調制御に用いる日射センサや暗くなると自動的に照明機器を点灯し明るくなると消灯する照明制御用センサにおいては、強い光（太陽光）を受けるので、真上に遮光膜を設けた回路素子の近くで発生した光キャリアにより当該素子にあっては電流が発生してしまい、外来光の影響による回路の誤動作を招いてしまう。
【０００４】
この現象を図１０を用いて詳しく説明すると、Ｐ型シリコン基板５０にＮ型の島５１が形成され、この島５１内に信号処理回路構成素子であるＰ型拡散抵抗５２が形成されており、この島５１は遮光膜５３にて覆われている。そして、Ｐ型シリコン基板５０に対し光が照射されると、その光の一部は遮光膜下に拡散して島５１の周囲のＰＮ接合部に形成された寄生ダイオード部Ｄ１１において光電流生じる。この光電流によりＰ型シリコン基板５０とＮ型島５１とＰ型拡散抵抗５２による寄生トランジスタＴｒ１１のオン状態を招き当該寄生トランジスタＴｒ１１を通して拡散抵抗５２が基板５０とショートしてしまう。
【０００５】
つまり、電位がフローティング状態にあるＮ型の島５１内に抵抗素子を形成した場合、単純にＮ型の島５１とＰ型基板５０との間に発生した光電流以外に、寄生素子Ｔｒ１１の動作によって、より大きなリーク電流が発生し、回路誤動作の原因となる。
【０００６】
そこで、この発明の目的は、外来光の影響による回路の誤動作を防止することができる光センサを提供することにある。
【０００７】
【課題を解決するための手段】
請求項１に記載の発明は、前記半導体基板はＰ型シリコン基板と該Ｐ型シリコン基板上に形成されているＮ型エピタキシャル層とからなり、該Ｎ型エピタキシャル層にはＰ型拡散領域及び前記信号処理回路を構成する拡散抵抗が形成されており、前記Ｐ型シリコン基板及びＮ型エピタキシャル層及びＰ型拡散領域によるＰＮＰ構造で寄生トランジスタが構成されており、前記Ｎ型エピタキシャル層から配線を延設し、前記遮光膜外から外来光が侵入した場合であっても前記寄生トランジスタがオンしないように、前記配線を通して前記Ｎ型エピタキシャル層に電圧が印加されていることを特徴とする。
【０００８】
このような構成を採用すると、半導体基板内に形成される寄生トランジスタにおいてはＮ型エピタキシャル層の電位が高くなり、光電流が基板を通過しＮ型エピタキシャル層内に流入した際に寄生トランジスタがオンしにくくなる。よって、寄生トランジスタ・オンに伴いＮ型エピタキシャル層内に形成した拡散抵抗が基板とショートしてしまうことが未然に防止でき、リーク電流を抑制して外来光の影響による回路の誤動作を防止することができる。
【０００９】
請求項２に記載の発明は、前記寄生トランジスタにおけるベースとしてのＮ型エピタキシャル層には、前記寄生トランジスタにおけるエミッタとしてのＰ型拡散領域に印加されている電圧以上の電圧が前記配線を通して印加されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１には光センサの平面図を示し、図２には図１のII−II断面図を示す。
【００１３】
本光センサは、日射センサや照明制御用センサ等の車載用光センサとして用いられるものである。即ち、車の空調制御用に使用される日射センサや暗くなると自動的に照明機器を点灯し明るくなると消灯する照明制御用センサに用いられる。
【００１４】
半導体基板としてのシリコン基板（シリコンチップ）１は、Ｐ型シリコン基板１ａとその上に形成されたＮ^-型エピタキシャル層１ｂからなる。シリコン基板１の中央部には、Ｐ⁺型領域２により分離された光電変換素子としてのフォトダイオード３が形成されている。このフォトダイオード３において、Ｎ^-型エピタキシャル層１ｂの表層部には受光部となるＰ⁺型領域４が形成され、Ｐ⁺型領域４の端部にはＰ⁺型領域５が形成されている。又、フォトダイオード３において、埋込Ｎ⁺型領域６が形成されるとともに、上下に延び埋込Ｎ⁺型領域６に至るＮ型領域７が環状に形成されている。
【００１５】
シリコン基板１におけるフォトダイオード３の周囲には、信号処理回路８が形成されており、光センサは、光を受光して電気信号に変換するフォトダイオード３と、フォトダイオード３の電気信号を処理する信号処理回路８とがワンチップ化されている。信号処理回路８は多数の半導体デバイスよりなり、これらデバイスにより信号増幅回路および周波数変換回路が構成されている。図２においては拡散抵抗９とＩＩＬ素子１０を示す。つまり、Ｎ^-型エピタキシャル層１ｂを上下に貫通するＰ⁺型領域２が環状に形成され、このＰ⁺型領域２にて囲まれた領域がＰＮ接合による素子分離用島Ｉs1, Ｉs2，…を構成し、この島Ｉs1, Ｉs2，…に拡散抵抗９やＩＩＬ素子１０等の素子が形成されている。詳しくは、Ｐ⁺型シリコン基板１ａとＮ^-型エピタキシャル層１ｂとの境界部において埋込Ｎ⁺型領域１１ａが形成され、Ｎ^-型エピタキシャル層１ｂの表層部においてＰ⁺型領域１２およびＮ⁺型領域１３，１４が形成されている。又、Ｐ⁺型シリコン基板１ａとＮ^-型エピタキシャル層１ｂとの境界部において埋込Ｎ⁺型領域１１ｂが形成され、Ｎ^-型エピタキシャル層１ｂの表層部においてＰ^-型領域１５，Ｐ⁺型領域１６，１７，Ｎ⁺型領域１８が形成され、さらに、上下に延び埋込Ｎ⁺型領域１１ｂに至るＮ⁺型領域１９が環状に形成されている。
【００１６】
シリコン基板１の上面にはシリコン酸化膜２０ａが形成されている。フォトダイオード３においてはシリコン酸化膜２０ａが開口しており、この領域に薄いシリコン酸化膜２０ｂが形成されている。シリコン酸化膜２０ｂには熱酸化膜が用いられ、膜厚は１００〜３００ｎｍであり、より具体的には３００ｎｍとなっている。又、フォトダイオード３においてはアルミ配線２１，２２が延設されている。アルミ配線２２はＮ型領域７と電気的に接続され、アルミ配線２１はＰ⁺型領域５と電気的に接続されている。アルミ配線２１，２２はアルミ薄膜を所望の形状にパターニングすることにより形成したものである。
【００１７】
さらに、信号処理回路８での拡散抵抗９を形成する島Ｉs1において、アルミ配線２３，２４，２５が延設されている。アルミ配線２３がＰ⁺型領域１２の一端部に接続されるとともにアルミ配線２４がＰ⁺型領域１２の他端部に接続されている。そして、アルミ配線２３とアルミ配線２４との間に抵抗成分が形成される。又、アルミ配線２５がＮ⁺型領域１４を介して拡散抵抗形成島に接続され、アルミ配線２５には５ボルトが印加される。
【００１８】
さらに、ＩＩＬ素子１０を形成する島Ｉs2において、各不純物領域がアルミ配線にて電気的に接続されている。本例での各アルミ配線はアルミ薄膜を所望の形状にパターニングすることにより形成したものであり、膜厚は１．１μｍである。
【００１９】
アルミ配線の上にはＴＥＯＳ酸化膜２６、ＳＯＧ膜２７、ＴＥＯＳ酸化膜２８が層間絶縁膜として形成されている。フォトダイオード３においては各膜２６，２７，２８が無く開口している。又、信号処理回路８におけるＴＥＯＳ酸化膜２８の上には遮光膜としてのアルミ薄膜２９が形成されている。アルミ薄膜２９の膜厚は１．３μｍである。このように、シリコン基板１における信号処理回路８を構成する拡散抵抗９やＩＩＬ素子１０等の回路構成用素子が遮光膜としてのアルミ薄膜２９にて覆われている。
【００２０】
そして、外部からフォトダイオード３の受光部に向けて光が入射した時には、その光は薄いシリコン酸化膜２０ｂを通過してＰ⁺型領域４に至る。Ｎ^-型エピタキシャル層１ｂとＰ⁺型領域４とのＰＮ接合近傍に光が入ると、電子−正孔対が発生する。発生した少数キャリア、即ち、Ｐ⁺型領域４およびＮ^-型エピタキシャル層１ｂで発生した電子および正孔が両領域で互いに逆向きに移動する。このとき、Ｎ^-型エピタキシャル層１ｂからＰ⁺型領域４へ向かう電流が流れる。この光電流は入射光量に比例している。この光電流はアルミ配線２１を通して信号処理回路８に送られる。信号処理回路８において光電流が増幅されるとともに周波数変換される。この信号は、図２においてシリコン酸化膜２０ａの上に形成されたパッド３０を介して外部に出力される。即ち、図１におけるパッド３０を介して外部に出力される。
【００２１】
また、図２の遮光膜としてのアルミ薄膜２９の無い領域において、シリコン酸化膜２０ａの上にはレーザトリム調整用薄膜抵抗素子３１が形成されている。詳しくは、レーザトリム調整用薄膜抵抗素子３１はＣｒＳｉあるいはＣｒＳｉＮよりなり、同素子３１は図１に示すように長方形状をなしている。レーザトリム調整用薄膜抵抗素子３１は、Ｃｒ−Ｓｉ膜等をスパッタ法により成膜し、所定の形状にフォトエッチングしたものである。また、レーザトリム調整用薄膜抵抗素子３１の一端部にはアルミ配線３３が接続されるとともに他端部にはアルミ配線３４が接続されている。レーザトリム調整用薄膜抵抗素子３１の上には層間絶縁膜としてのＴＥＯＳ酸化膜２６、ＳＯＧ膜２７、ＴＥＯＳ酸化膜２８が配置されているが、この膜はレーザビームを透過可能である。レーザトリム調整用薄膜抵抗素子３１はその一部がレーザトリミングされている（図１において示す凹部３５）。
【００２２】
又、シリコン基板１上には、厚さが１．６μｍの表面保護膜（シリコン窒化膜）３６が配置されている。
尚、図２のレーザトリム調整用薄膜抵抗素子３１の下方にはＮ⁺型領域３２が形成されるとともに、Ｎ⁺型領域３２はＰ⁺型領域２により分離されている。
【００２３】
ここで、信号処理回路８の各デバイスはシリコン基板１に通常のＩＣ製造に用いられる拡散等により形成されたものであり、デバイスとしては拡散抵抗９、ＩＩＬ素子１０の他にも、ダイオード、トランジスタ、キャパシタ等の素子を含む。本例では、信号処理回路８を構成する素子の内の１つの素子である拡散抵抗９を、シリコン基板１でのＰＮ接合による素子分離用島Ｉs1に形成している。
【００２４】
次に、この光センサ、即ち、フォトダイオード３と信号処理回路８と回路調整用薄膜抵抗素子３１とがワンチップ化され、遮光膜２９を有する光センサの電気的構成について説明する。
【００２５】
図３には、電気的構成図を示す。
信号処理回路８の第１端子Ｐ１は接地されるとともに、第２端子Ｐ２は所定電圧（５ボルト）が印加される。又、フォトダイオード３と抵抗Ｒ１とが直列接続され、この直列回路の一方の端子に所定電圧（５ボルト）が印加されるとともに他方の端子（ダイオード３のアノード）が信号処理回路８の信号入力端子Ｐ３に接続されている。信号処理回路８には回路調整用薄膜抵抗素子３１が接続されている。さらに、信号処理回路８の端子Ｐ４から信号処理後の信号が出力される。
【００２６】
そして、フォトダイオード３が被検出光を受光すると、受光強度に応じた電流Ｉ₁がフォトダイオード３を流れて信号処理回路８の信号入力端子Ｐ３に入力される。信号処理回路８においては入力信号に対し電圧に変換するとともに信号の増幅を行い、さらに電圧／周波数変換を行い端子Ｐ４から出力する。ここで、回路調整用薄膜抵抗素子３１のレーザトリミングにより回路調整用薄膜抵抗素子３１の抵抗値が調整され、この抵抗値に応じたゲインにて信号の増幅処理が行われる。
【００２７】
信号処理回路８の端子Ｐ４には図示しない制御装置が接続されており、同制御装置においては、この出力信号を受けてその周波数から被検出光の受光強度に応じてヘッドライトの点灯動作等を行う。
【００２８】
本センサの仕様は、電源電圧が５ボルトで、１０００クルス（ｌｘ）の光にて１ｍＡ（ミリアンペア）の通電電流Ｉ₁にて信号処理回路８の出力が５００Ｈｚとなるように設定されている。
【００２９】
次に、外来光の影響による回路の誤動作回避のための動作を説明する。
図４は拡散抵抗部の拡大図であり、拡散抵抗９の形成島Ｉs1において、アルミ配線２５およびＮ⁺型領域１４を通して島Ｉs1が回路領域内の最高電位（５ボルト）になっている。
【００３０】
そして、図５に示すように外来光を受けた場合には、シリコン基板１内に光が入り、その光の一部は遮光膜２９の下に拡散してＮ型島Ｉs1の周囲のＰＮ接合部に形成された寄生ダイオード部Ｄ１において光電流が生じ、この光電流によってＰ型シリコン基板１ａとＮ型島Ｉs1とＰ⁺型領域１２による寄生トランジスタＴｒ１をオン状態にしようとする。このとき、島Ｉs1が回路領域内の最高電位（５ボルト）になり寄生トランジスタＴｒ１におけるエミッタ電位以上のベース電位となっているので寄生トランジスタＴｒ１がオンすることはない。よって、Ｐ⁺型領域１２が基板１ａ側とショートすることなく誤動作が防止される。
【００３１】
つまり、図６に示すように、電位がフローティング状態にあるＮ型の島Ｉs1内に抵抗素子を形成した場合においては、図７に示すように外来光を受けた時に島Ｉs1の周囲のＰＮ接合部（寄生ダイオード部Ｄ１）において微小な光電流が発生し、この電流が寄生ＰＮＰトランジスタＴｒ１を動作させ、より大きな電流が流れる。この結果、図９において破線で示す特性線が光の影響を受けて実線で示す特性線となってしまい、この抵抗素子の電圧−電流特性は大きく変化してしまう。
【００３２】
これに対し、図５のように島Ｉs1を最高電位（ここでは５ボルト）にバイアスした場合は、図８に示すように、寄生ＰＮＰトランジスタは動作することが無いため、抵抗部のリーク電流は発生せず、破線で示す光を受けないときの特性線と、実線で示す光を受けたときの特性線の間にはズレは生じず、所望の電圧−電流特性を得ることができる。
【００３３】
このように、本実施の形態は、下記の特徴を有する。
（イ）半導体基板としてのシリコン基板１にＰＮ接合による素子分離用島Ｉs1を形成し、当該島Ｉs1に信号処理回路８を構成する拡散抵抗９を形成するとともに、この島Ｉs1に対しアルミ配線２５を通して所定電圧を印加した。
【００３４】
このような構成を採用すると、シリコン基板１内に形成される寄生トランジスタＴｒ１においてはベース電位が高くなり、光電流が基板１を通過し島Ｉs1内に流入した際に寄生トランジスタＴｒ１がオンしにくくなる。よって、寄生トランジスタ・オンに伴い島Ｉs1内に形成した拡散素子９が基板１とショートしてしまうことが未然に防止でき、リーク電流を抑制して外来光の影響による回路の誤動作を防止することができる。
（ロ）特に、寄生トランジスタＴｒ１におけるエミッタ電位以上のベース電位をアルミ配線２５を通して印加して、寄生トランジスタＴｒ１がオンしない電圧を印加することにより、光電流が基板１を通過し島内に流入しても寄生トランジスタＴｒ１がオンすることがなく、寄生トランジスタ・オンに伴い島内に形成した素子が基板とショートしてしまうことが未然に防止でき、リーク電流を抑制して外来光の影響による回路の誤動作を確実に防止することができる。
【００３５】
これまでの説明においては光電変換素子としてフォトダイオードを用いたが、フォトトランジスタ等を用いてもよい。
【図面の簡単な説明】
【図１】実施の形態における光センサの平面図。
【図２】図１のII−II断面図。
【図３】光センサの電気的構成図。
【図４】光センサの一部拡大図。
【図５】動作説明のための光センサの拡大図。
【図６】比較のための光センサの拡大図。
【図７】動作説明のための光センサの拡大図。
【図８】電流−電圧特性図。
【図９】電流−電圧特性図。
【図１０】従来技術を説明するための光センサの断面図。
【符号の説明】
１…シリコン基板、３…フォトダイオード、８…信号処理回路、９…拡散抵抗、１０…ＩＩＬ素子、２５…アルミ配線、２９…アルミ薄膜、Ｉs1…島

Claims

光を受光して電気信号に変換する光電変換素子と、該光電変換素子の電気信号を処理する信号処理回路とがワンチップ化されるとともに、半導体基板における前記信号処理回路を構成する回路構成用素子が遮光膜にて覆われた光センサにおいて、
前記半導体基板はＰ型シリコン基板と該Ｐ型シリコン基板上に形成されているＮ型エピタキシャル層とからなり、該Ｎ型エピタキシャル層にはＰ型拡散領域及び前記信号処理回路を構成する拡散抵抗が形成されており、
前記Ｐ型シリコン基板及び前記Ｎ型エピタキシャル層及び前記Ｐ型拡散領域によるＰＮＰ構造で寄生トランジスタが構成されており、
前記Ｎ型エピタキシャル層から配線を延設し、前記遮光膜外から外来光が侵入した場合であっても前記寄生トランジスタがオンしないように、前記配線を通して前記Ｎ型エピタキシャル層に電圧が印加されていることを特徴とする光センサ。
前記寄生トランジスタにおけるベースとしてのＮ型エピタキシャル層には、前記寄生トランジスタにおけるエミッタとしてのＰ型拡散領域に印加される電圧以上の電圧が前記配線を通して印加されていることを特徴とする請求項１に記載の光センサ。