JP3851791B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP3851791B2 JP3851791B2 JP2001267678A JP2001267678A JP3851791B2 JP 3851791 B2 JP3851791 B2 JP 3851791B2 JP 2001267678 A JP2001267678 A JP 2001267678A JP 2001267678 A JP2001267678 A JP 2001267678A JP 3851791 B2 JP3851791 B2 JP 3851791B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- resistor
- node
- voltage
- vout
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Read Only Memory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、制御信号に応じて出力電圧の値が調節される電源回路を有する半導体集積回路に関する。
【０００２】
【従来の技術】
半導体集積回路、特に半導体メモリ製品の内部に設けられる電源回路は、設定電圧が多様化している。特にダイナミックメモリや強誘電体メモリで使用される電源回路では、外部電源電圧ＶDDと接地電圧ＶSSの中間の種々の電圧を出力させることが必要となる。ところが、この電圧は、加工後のメモリセルの特性によって最適な設定値が異なることがある。このため、加工後の動作試験で電源回路の出力電圧が調節される。
【０００３】
出力電圧が調節できる従来の電源回路の一例を図１６に示す。この電源回路は、複数の抵抗ｒからなる抵抗ラダー回路と、オペアンプを用いた２系統のフィードバック回路とから構成されている。
【０００４】
図１６の回路において、オペアンプを用いたフィードバック回路の特性により、一方のオペアンプ１０１の非反転入力端（＋）における電圧Ｖｘはその反転入力端（−）に供給されている基準電圧Ｖrefと等しく、他方のオペアンプ１０２の非反転入力端（＋）における電圧Ｖｙもその反転入力端（−）に供給されている基準電圧Ｖrefと等しくなるように制御される。また、抵抗ラダー回路１０３の特性により、電圧Ｖｘのノードから接地電圧ＶSSのノードに流れる電流ｉｘと、電圧Ｖｙのノードから接地電圧ＶSSのノードに流れる電流ｉｙの合計は、制御信号ｉｎ＜０＞〜ｉｎ＜３＞によらずに一定値（Ｖref／ｒ）になる。
【０００５】
そして、電流ｉｘとｉｙの配分を制御信号ｉｎ＜０＞〜ｉｎ＜３＞に基づいて変えることにより、出力電圧Ｖoutのノードと一方のオペアンプ１０１の非反転入力端（＋）との間に接続された抵抗Ｒに流れる電流ｉｘの値を変化させ、出力電圧Ｖoutの値を調整する。
【０００６】
例えば、図１６に示すように制御信号が４ビットの信号の場合、２4 ＝１６段階で電流配分を変えることができる。つまり、電流ｉｘの値は（Ｖref／ｒ）＊（ｄ／１６）（ただし、ｄは０〜１５の整数）となり、出力電圧ＶoutはＶref＋Ｒ＊ｉｘで表されるので、Ｖoutとして１６通りの電圧を設定することができる。
【０００７】
しかし、図１６に示す従来回路では多くの抵抗が使用されているので、回路面積が増加するという問題がある。
【０００８】
また、フィードバック回路が複数（図１６では２系統））使用されているため、素子の製造上のばらつきに対して弱く、回路動作の安定性に問題がある。
【０００９】
【発明が解決しようとする課題】
このように従来の電源回路は、多くの抵抗が使用されているので回路面積が増加するという問題があり、また、フィードバック回路が複数使用されているので素子の製造上のばらつきに対して弱く回路動作の安定性に問題がある。
【００１０】
この発明は上記のような事情を考慮してなされたものであり、その目的は、回路面積の削減を図ることができると共に安定した回路動作を得ることができる電源回路を有する半導体集積回路を提供することである。
【００１１】
【課題を解決するための手段】
この発明の一実施の形態による半導体集積回路は、電流通路の一端が第１の電圧の供給ノードに接続され、電流通路の他端が電圧出力ノードに接続されたトランジスタと、上記電圧出力ノードに接続された一端、複数の第１の抵抗、及び他端を有し、制御信号に応じて抵抗値が変化する可変抵抗回路と、上記可変抵抗回路の他端と第２の電圧の供給ノードとの間に接続された第２の抵抗と、上記可変抵抗回路の他端の電圧を基準電圧と比較し、この比較結果に応じた信号を上記トランジスタのゲートにフィードバックする比較回路
とを具備し、上記複数の第１の抵抗はそれぞれ拡散層抵抗からなり、上記制御信号に応じて上記第１の抵抗が選択され、選択された上記第１の抵抗が上記可変抵抗回路の一端と上記可変抵抗回路の他端との間で直列に接続され、かつ非選択の上記第１の抵抗が上記第２の電圧の供給ノードに接続されることを特徴とする。
【００１２】
この発明の他の実施の形態による半導体集積回路は、電流通路の一端が第１の電圧の供給ノードに接続された第１極性の第１のトランジスタと、電流通路の一端及びゲートが上記第１のトランジスタの電流通路の他端に接続された第２極性の第２のトランジスタと、上記第２のトランジスタの電流通路の他端に接続された一端、複数の第１の抵抗、及び他端を有し、制御信号に応じて抵抗値が変化する可変抵抗回路と、上記可変抵抗回路の他端と第２の電圧の供給ノードとの間に接続された第２の抵抗と、上記可変抵抗回路の他端の電圧を基準電圧と比較し、この比較結果に応じた信号を上記第１のトランジスタのゲートにフィードバックする比較回路と、ゲートが上記第２のトランジスタのゲートに接続され、電流通路が第３の電圧の供給ノードと電圧出力ノードとの間に接続された第２極性の第３のトランジスタとを具備し、上記複数の第１の抵抗はそれぞれ拡散層抵抗からなり、上記制御信号に応じて上記第１の抵抗が選択され、選択された上記第１の抵抗が上記可変抵抗回路の一端と上記可変抵抗回路の他端との間で直列に接続され、かつ非選択の上記第１の抵抗が上記第２の電圧の供給ノードに接続されることを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照してこの発明を実施の形態により詳細に説明する。
【００１４】
＜第１の実施の形態＞
図１は、この発明の第１の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００１５】
電源電圧ＶDDの供給ノードにはＰＭＯＳトランジスタ１１のソースが接続されている。このトランジスタ１１のドレインは電圧Ｖoutの出力ノードに接続されている。上記トランジスタ１１のドレインには、ｎビットの制御信号ｉｎに応じて抵抗値が変化する可変抵抗回路１２の一端が接続されている。上記可変抵抗回路１２の他端と０Ｖの接地電圧ＶSSの供給ノードとの間には抵抗１３が接続されている。上記可変抵抗回路１２の他端と上記抵抗１３とが接続されている直列接続ノードの電圧Ｖａは、反転入力端子（−）に基準電圧Ｖrefが供給されているオペアンプ１４の非反転入力端子（＋）に供給される。オペアンプ１４は、電圧Ｖａと基準電圧Ｖrefとを比較増幅し、その出力信号は上記トランジスタ１１のゲートにフィードバックされる。
【００１６】
このような構成において、オペアンプを用いたフィードバックの特性により、オペアンプ１４の非反転入力端子（＋）における電圧Ｖａが、オペアンプ１４の反転入力端子（−）に供給される基準電圧Ｖrefと等しくなるように制御される。上記電圧Ｖａが基準電圧Ｖrefと等しいので、基準電圧Ｖrefの値が一定に保たれていれば、抵抗１３に流れる電流Ｉは一定となる。この電流Ｉは可変抵抗回路１２にも流れるので、可変抵抗回路１２の一端及び他端間の抵抗値をＲＮとすると、出力電圧Ｖoutは（Ｖref＋Ｉ＊ＲＮ）で与えられる。可変抵抗回路１２の抵抗値ＲＮは制御信号ｉｎに応じて変化するので、出力電圧Ｖoutの値は制御信号ｉｎに応じて調整することができる。
【００１７】
図２は、図１中のオペアンプ１４の具体的な回路構成例を示している。
【００１８】
このオペアンプ１４は、ゲートに電圧Ｖａまたは基準電圧Ｖrefが供給される一対のＮＭＯＳトランジスタ２１、２２からなる差動対２３と、ゲートに制御電圧Ｖcontが供給され、上記差動対２３に流れる電流を制限するＮＭＯＳトランジスタ２４と、一対のＰＭＯＳトランジスタ２５、２６からなり、上記差動対２３の負荷として作用するカレントミラー型負荷回路２７とから構成されている。
【００１９】
上記構成でなるオペアンプ１４において、電圧Ｖａが基準電圧Ｖrefよりも上昇すると、トランジスタ２１に流れる電流が増加し、トランジスタ２１のドレイン電位が低下する。これにより、トランジスタ２６に流れる電流が増加し、出力電位Ｖoutaが上昇する。
【００２０】
上記とは反対に、電圧Ｖａが基準電圧Ｖrefよりも下降すると、トランジスタ２１に流れる電流が減少し、トランジスタ２１のドレイン電位が上昇する。これにより、トランジスタ２６に流れる電流が減少し、出力電位Ｖoutaは下降する。
【００２１】
上記のようにオペアンプ１４が動作することにより、図１の回路では、電圧Ｖａが基準電圧Ｖrefよりも上昇すると、オペアンプ１４の出力電位（Ｖouta）が上昇し、ＰＭＯＳトランジスタ１１のゲート電位が上昇する。すると、ＰＭＯＳトランジスタ１１はよりオフする方向に動作し、抵抗１３に流れる電流が減少して、電圧Ｖａは降下する方向に変化する。
【００２２】
上記とは反対に、電圧Ｖａが基準電圧Ｖrefよりも下降すると、抵抗１３に流れる電流が増加して、電圧Ｖａは上昇する方向に変化する。
【００２３】
このような動作により、先に説明したように、オペアンプ１４の非反転入力端子（＋）における電圧Ｖａが、反転入力端子（−）に供給される基準電圧Ｖrefと等しくなるように制御される。
【００２４】
ここで例えば、基準電圧Ｖrefの値を0.5Ｖ、抵抗１３の抵抗値を５ＭΩに設定した場合、この抵抗１３及び可変抵抗回路１２に流れる先の電流Ｉの値は0.1μＡとなる。そして、可変抵抗回路１２の抵抗値をＲＮとすると、（Ｖref＋Ｉ・ＲＮ）で与えられる出力電圧Ｖoutは、0.5＋0.1μＡ＊ＲＮとなる。
【００２５】
図３は、図１で使用される可変抵抗回路１２の具体的な回路構成例を示している。なお、ここでは制御信号ｉｎがin<0>〜in<3>の４ビットの場合を示している。この可変抵抗回路１２は、複数個（本例では４個）の抵抗３１〜３４と、上記抵抗３１〜３４の合計の数よりも１個多い数（本例では５個）のスイッチ回路３５〜３９と、４ビットの制御信号in<0>〜in<3>に応じて上記スイッチ回路３５〜３９の動作を制御する２個のインバータ４０、４１及び３個の排他的論理和（exclusive-ＯＲ）回路４２〜４４からなるデコーダ回路とから構成されている。
【００２６】
上記スイッチ回路３５〜３９はそれぞれ、スイッチ回路３５で例示するようにＡ，Ｂ，Ｃ，Ｄからなる４個の入出力端子と、１個の制御入力端子Ｓとを有しており、制御入力端子Ｓに供給される制御入力に応じて入出力端子Ａ，Ｂ，Ｃ，Ｄ間の接続状態を変える機能を有する。なお、スイッチ回路３５〜３９の詳細な構成については後に説明する。
【００２７】
スイッチ回路３５の入出力端子Ｂは抵抗１３に接続される。スイッチ回路３５の入出力端子Ａとスイッチ回路３６の入出力端子Ｂとは抵抗３１を介して接続され、スイッチ回路３５の入出力端子Ｄとスイッチ回路３６の入出力端子Ｃとは直接接続される。同様に、スイッチ回路３６の入出力端子Ａとスイッチ回路３７の入出力端子Ｂとは抵抗３２を介して接続され、スイッチ回路６５の入出力端子Ｄとスイッチ回路３７の入出力端子Ｃとは直接接続され、スイッチ回路３７の入出力端子Ａとスイッチ回路３８の入出力端子Ｂとは抵抗３３を介して接続され、スイッチ回路３７の入出力端子Ｄとスイッチ回路３８の入出力端子Ｃとは直接接続され、スイッチ回路３８の入出力端子Ａとスイッチ回路３９の入出力端子Ｂとは抵抗３４を介して接続され、スイッチ回路３８の入出力端子Ｄとスイッチ回路３９の入出力端子Ｃとは直接接続される。また、スイッチ回路３５の入出力端子Ｃとスイッチ回路３９の入出力端子Ｄは共に０Ｖの接地電圧ＶSSの供給ノードに接続される。
【００２８】
デコーダ回路は、４ビットの制御信号in<0>〜in<3>から上記スイッチ回路３５〜３９の各制御入力端子Ｓに入力する制御信号を生成する。
【００２９】
インバータ４０は、４ビットの制御信号in<0>〜in<3>のうち最下位ビットの制御信号in<0>から、スイッチ回路３５の制御入力端子Ｓに入力するための制御信号を生成する。
【００３０】
排他的論理和回路４２は、４ビットの制御信号in<0>〜in<3>のうち最下位ビットの制御信号in<0>とそれよりも１ビット上位の制御信号in<1>とから、スイッチ回路３６の制御入力端子Ｓに入力するための制御信号を生成する。
【００３１】
排他的論理和回路４３は、４ビットの制御信号in<0>〜in<3>のうち制御信号in<1>とそれよりも１ビット上位の制御信号in<2>とから、スイッチ回路３７の制御入力端子Ｓに入力するための制御信号を生成する。
【００３２】
排他的論理和回路４４は、４ビットの制御信号in<0>〜in<3>のうち制御信号in<2>とそれよりも１ビット上位の制御信号in<3>とから、スイッチ回路３８の制御入力端子Ｓに入力するための制御信号を生成する。
【００３３】
インバータ４１は、４ビットの制御信号in<0>〜in<3>のうち最上位ビットの制御信号in<3>から、スイッチ回路３９の制御入力端子Ｓに入力するための制御信号を生成する。
【００３４】
図４は、図１中の抵抗１３と、可変抵抗回路１２内に設けられた４個の抵抗３１〜３４それぞれの素子断面構造を示している。これらの抵抗は、例えばｎ型半導体領域（基板またはウェル領域）５０の表面に、ｐ型の不純物を拡散して形成された拡散層５１によって構成されており、これら４個の抵抗３１〜３４の抵抗値の和が少なくとも１ＭΩ以上となるように不純物の拡散量や拡散層５１の長さが設定されている。
【００３５】
図５（ａ）は、図３中のスイッチ回路を１個抜き出して示すものである。スイッチ回路の制御入力端子Ｓに供給される制御信号ｉｎが“０”のとき、図５（ｂ）に示すように、各スイッチ回路は入出力端子ＡとＢの間及び入出力端子ＣとＤの間がそれぞれ接続されるように制御される。一方、スイッチ回路の制御入力端子Ｓに供給される制御信号ｉｎが“１”のときは、図５（ｃ）に示すように、各スイッチ回路は入出力端子ＡとＣの間及び入出力端子ＢとＤの間がそれぞれ接続されるように制御される。
【００３６】
このような機能を有するスイッチ回路の具体的な構成の一例を図６に示す。
【００３７】
このスイッチ回路は、４個のＮＭＯＳトランジスタ６１〜６４とインバータ６５とから構成されている。ＮＭＯＳトランジスタ６１のソース・ドレイン間は入出力端子ＡとＢの間に接続されている。ＮＭＯＳトランジスタ６２のソース・ドレイン間は入出力端子ＢとＤの間に接続されている。ＮＭＯＳトランジスタ６３のソース・ドレイン間は入出力端子ＤとＣの間に接続されている。ＮＭＯＳトランジスタ６４のソース・ドレイン間は入出力端子ＡとＣの間に接続されている。上記トランジスタ６２と６４のゲートは制御入力端子Ｓに接続されている。上記トランジスタ６１と６３のゲートは、制御入力端子Ｓを反転するインバータ６５の出力に接続されている。
【００３８】
図６のような構成において、制御入力端子Ｓに“０”の信号が供給されると、インバータ６５の出力が“１”となり、トランジスタ６１と６３がオンする。このとき、他のトランジスタ６２と６４はオフ状態である。従って、このときは、オン状態のトランジスタ６１を介して入出力端子ＡとＢの間が接続され、オン状態のトランジスタ６３を介して入出力端子ＣとＤの間が接続される。このときの接続状態は、先の図５（ｂ）の場合と対応している。
【００３９】
制御入力端子Ｓに“１”の信号が供給されると、トランジスタ６２と６４がオンする。このとき、インバータ６５の出力は“０”となり、他のトランジスタ６１と６３はオフする。従って、このときは、オン状態のトランジスタ６４を介して入出力端子ＡとＣの間が接続され、オン状態のトランジスタ６２を介して入出力端子ＢとＤの間が接続される。このときの接続状態は、先の図５（ｃ）の場合と対応している。
【００４０】
ここで、図３に示される可変抵抗回路１２内に設けられた４個の抵抗３１〜３４の抵抗値はそれぞれ異なり、例えば抵抗３１が1.25ＭΩ、抵抗３２が2.5ＭΩ、抵抗３３が５ＭΩ、抵抗３４が10ＭΩとなるように設定されている。すなわち、抵抗３１の抵抗値を基準値とすると、抵抗３２の抵抗値は抵抗３１の抵抗値の２倍、抵抗３３の抵抗値は抵抗３１の抵抗値の４倍、抵抗３４の抵抗値は抵抗３１の抵抗値の８倍に設定されており、抵抗３２〜３４の抵抗値は抵抗３１の抵抗値を基準値とした場合にこの基準値に対して２i （ｉ＝１，２，３）倍の抵抗値をそれぞれ有する。
【００４１】
さらに、可変抵抗回路１２内に設けられた４個の抵抗３１〜３４のうち、最も抵抗値が小さい抵抗３１が図１中の抵抗１３に最も近い位置、すなわち接地電圧ＶSSの供給ノードに最も近くなるよう配置され、以下、接地電圧ＶSSの供給ノードから遠ざかるのに伴って出力電圧Ｖoutのノードに向かって、抵抗値が大きな順に抵抗３２〜３４が配置されている。
【００４２】
図３に示す可変抵抗回路１２では、４ビットの制御信号in<0>〜in<3>に応じて５個のスイッチ回路３５〜３９の動作が制御され、これにより４個の抵抗３１〜３９が選択され、選択された抵抗が出力電圧Ｖoutのノードと抵抗１３との間で直列になるように接続され、かつ非選択の抵抗も直列接続され、その直列接続された一端及び他端が共に接地電圧ＶSSのノードに接続される。
【００４３】
例えば、図７（ａ）に示すように、４ビットの制御信号in<0>〜in<3>が全て“０”の場合、スイッチ回路３５と３９の制御入力端子Ｓに入力される制御信号が共に“１”になり、残りのスイッチ回路の制御入力端子Ｓに入力される制御信号は全て“０”になる。この場合には４個の抵抗３１〜３９の全てが非選択状態となり、これら４個の抵抗３１〜３９が直列接続され、その直列接続された一端、例えば抵抗３１の一端がスイッチ回路３５を介して接地電圧ＶSSのノードに接続され、直列接続された他端、例えば抵抗３４の一端がスイッチ回路３９を介して接地電圧ＶSSのノードに接続される。従って、この場合、Ｖoutのノードと抵抗１３との間の抵抗値は０である。
【００４４】
図７（ｂ）に示すように、４ビットの制御信号in<0>〜in<3>のうちin<0>のみが“１”で、残りのin<1>〜in<3>が全て“０”の場合、スイッチ回路３６と３９の制御入力端子Ｓに入力される制御信号が共に“１”になり、残りのスイッチ回路の制御入力端子Ｓに入力される制御信号が全て“０”になる。この場合には抵抗３１のみが選択され、選択された抵抗３１が出力電圧Ｖoutのノードと抵抗１３との間に接続される。一方、非選択の抵抗３２〜３４は直列接続され、その直列接続された一端、例えば抵抗３２の一端がスイッチ回路３６及び３５を介して接地電圧ＶSSのノードに接続され、直列接続された他端、例えば抵抗３４の一端がスイッチ回路３９を介して接地電圧ＶSSのノードに接続される。従って、この場合、Ｖoutのノードと抵抗１３との間の抵抗値は抵抗３１の1.25ＭΩである。
【００４５】
図７（ｃ）は、４ビットの制御信号in<0>〜in<3>のうちin<1>のみが“１”で、残りは全て“０”の場合、スイッチ回路３５、３６、３７及び３９の制御入力端子Ｓに入力される制御信号が“１”になり、残りのスイッチ回路３８の制御入力端子Ｓに入力される制御信号が“０”になる。この場合には抵抗３２のみが選択され、選択された抵抗３２が出力電圧Ｖoutのノードと抵抗１３との間に接続される。一方、非選択の抵抗３１、３３、３４は直列接続され、その直列接続された一端、例えば抵抗３１の一端がスイッチ回路３５を介して接地電圧ＶSSのノードに接続され、直列接続された他端、例えば抵抗３４の一端がスイッチ回路３９を介して接地電圧ＶSSのノードに接続される。従って、この場合、Ｖoutのノードと抵抗１３との間の抵抗値は抵抗３２の2.5ＭΩである。
【００４６】
以下、同様に図７（ｄ）は、４ビットの制御信号in<0>〜in<3>のうちin<0>のみが“０”で、残りは全て“１”の場合の各抵抗の接続状態を示し、図７（ｅ）は、４ビットの制御信号in<0>〜in<3>の全てが“１”の場合の各抵抗の接続状態を示している。図７（ｄ）の場合のＶoutのノードと抵抗１３との間の抵抗値は抵抗３２、３３、３４の直列抵抗値の17.5ＭΩであり、図７（ｅ）の場合のＶoutのノードと抵抗１３との間の抵抗値は抵抗３１、３２、３３、３４の直列抵抗値の18.75ＭΩである。
【００４７】
このように、図３に示す可変抵抗回路１２では、４ビットの制御信号in<0>〜in<3>に応じて一端と他端との間の抵抗値が変化し、その値ＲＮは
ＲＮ＝1.25ＭΩ＊ｄ （ただし、ｄは０〜１５の範囲の整数）
となる。上記ｄは４ビットの制御信号in<0>〜in<3>をin<0>が最下位ビット、in<3>が最上位ビットの２進数としてみた場合の値であり、例えばin<3>，in<2>，in<1>，in<0>が（”0”,”0”,”0”,”0”）ならば、ｄ＝０であり、ＲＮ＝０Ωとなる。また、例えばin<3>，in<2>，in<1>，in<0>が（”0”,”1”,”1”,”1”）ならば、ｄ＝７であり、ＲＮ＝1.25ＭΩ＊７＝8.25ＭΩとなる。従って、図１の回路ではＶoutとして、（0.5＋0.125＊ｄ）Ｖの電圧が出力される。つまりＶoutは0.5Ｖから2.375Ｖの範囲で0.125Ｖステップで調整することができる。
【００４８】
ここで、同じ４ビットの制御信号に応じて出力電圧の値が調整される図１６の従来回路と図１の回路における抵抗の数を比較する。図１の回路では図３に示す可変抵抗回路１２で４個の抵抗が使用されているので、抵抗の数は全部で５個である。これに対して、図１６の従来回路では１５個の抵抗が使用されている。
【００４９】
このように第１の実施の形態によるものでは、従来回路に比べて使用される抵抗の数を削減することができる。一般に、図４に示すように拡散層抵抗などによって構成される高抵抗は、トランジスタなどと比べてチップ上で大きな面積を占めるので、抵抗の数が減れば全体の回路面積を削減することができる。
【００５０】
また、第１の実施の形態によるものでは、オペアンプを含むフィードバック回路が１系統しか設けられていないので、素子の製造上のばらつきに対して強くなり、回路動作の安定性を図ることができる。
【００５１】
また、可変抵抗回路１２として図３に示すような構成のものを用いたことにより、フィードバック回路の応答性が向上するという効果が得られる。すなわち、可変抵抗回路１２では高抵抗が用いられており、後述するが、このような高抵抗は比較的大きな寄生容量を有している。図３に示す可変抵抗回路１２では、選択された抵抗のみがＶoutのノードと抵抗１３との間に接続されるようになり、非選択の抵抗は接地電圧ＶSSのノードに接続される。すなわち、余分な抵抗は分離し、接地されるので、余分な寄生容量成分を切り離すことができ、フィードバック回路の応答性が向上する。
【００５２】
なお、上記実施の形態において、可変抵抗回路１２には４個の抵抗３１〜３９を設け、これら４個の抵抗を４ビットの制御信号in<0>〜in<3>に基づいて選択する場合について説明したが、これは可変抵抗回路１２内に４個以上または３個以下の抵抗を設けるようにしてもよい。４個以上の抵抗を設けた場合には、それに応じて制御信号のビット数を増加させ、かつ図３に示される可変抵抗回路１２の構成も変える必要があるが、要するに抵抗とスイッチ回路とが交互に接続されるように複数の抵抗とスイッチ回路とを接続し、制御信号に応じて選択される抵抗が出力電圧Ｖoutのノードと抵抗１３の一端との間に直列接続され、非選択の抵抗は直列接続され、その直列接続された一端の抵抗の一端と他端の抵抗の一端とが共に接地電圧ＶSSのノードに接続されるように可変抵抗回路１２を構成すればよい。
【００５３】
＜第２の実施の形態＞
図８は、この発明の第２の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００５４】
この実施の形態による回路は、図１のものに対して新たに２個のＮＭＯＳトランジスタ１５、１６が追加されている。ＮＭＯＳトランジスタ１５のドレイン・ソース間は、ＰＭＯＳトランジスタ１１のドレインと可変抵抗回路１２の一端との間に挿入され、ゲートはドレインに接続されている。ＮＭＯＳトランジスタ１６のゲートはＮＭＯＳトランジスタ１５のゲートと共通に接続され、ＮＭＯＳトランジスタ１６のドレイン・ソース間は、ＶDDとは異なる電源電圧ＶDD2の供給ノードと電圧Ｖoutのノードに接続されている。
【００５５】
ここで、新たに追加された２個のトランジスタ１５、１６はカレントミラー回路を構成しており、可変抵抗回路１２に流れる電流に比例した電流がトランジスタ１６に流れ、Ｖoutのノードからは可変抵抗回路１２の一端、つまりトランジスタ１５のソース側に発生する電圧と等しい電圧が出力される。
【００５６】
この実施の形態による回路では、図１のものと同様に、回路面積を削減することができる、素子の製造上のばらつきに対して強くなり、回路動作の安定性を図ることができる、という効果が得られる上に、さらに以下のような効果も得ることができる。
【００５７】
すなわち、この実施の形態による回路では、ドレインが電源電圧ＶDD2の供給ノードに接続されたＮＭＯＳトランジスタ１６を介して出力電圧Ｖoutが取り出されるので、Ｖoutにかかる負荷の変動に対して、Ｖoutの電位変動が小さくなるように設計することができる。つまり負荷に応じてＮＭＯＳトランジスタ１６のチャネル幅を変えることにより、Ｖoutの電位変動を小さく押さえることができる。
【００５８】
なお、上記電源電圧ＶDD2は電源電圧ＶDDと等しい電圧にしてもよい。
【００５９】
ところで、上記第１、第２の実施の形態による回路では、抵抗として１ＭΩ以上の高抵抗を用いているので消費電力を少なくすることができる半面、電源立ち上げ時の出力電圧Ｖoutの確定時間が比較的長くなる。以下にこれについて説明する。
【００６０】
先の抵抗１３に流れる電流Ｉは例えば0.1μＡと非常に小さく、これにより超低消費電流が実現されるが、このような超低消費電流を達成するために使用される抵抗として１ＭΩ以上の高抵抗が用いられる。集積回路では、このような高抵抗として、先の図４に示されるような拡散層抵抗が用いられる。拡散層はそれが形成されている半導体領域（基板あるいはウェル領域など）に対して寄生容量を持つため、拡散層抵抗は抵抗＊寄生容量なる時定数を持つ。寄生容量の代表的な値は、例えば１ＭΩ当たり0.3ｐＦである。従って、５ＭΩの抵抗の時定数は、５ＭΩ＊1.5ｐＦ＝7.5μｓとなり、20ＭΩの場合は20ＭΩ＊６ｐＦ＝1２0μｓ程度となる。
【００６１】
従って、図１や図８に示される実施の形態回路の時定数は概ね100μｓ以上となり、電源投入後から数100μｓ程度の期間では出力電位が安定しない。ただし、一度、出力電位が安定してしまえば、回路の時定数が100μｓ以上であっても、フィードバック回路の増幅特性によって出力電位が安定することが知られている。
【００６２】
しかしながら、電源投入直後は、出力電位が確定するまでの時間として、高抵抗に加わる電位が定常状態になるまでに、抵抗値と容量とで決まる時定数がかかるため、数100μｓ以上の時間がかかってしまう。
【００６３】
半導体集積回路の多くは、電源投入直後動作可能となるまでの時間を定格値として規定しているが、その値は例えばシンクロナスＤＲＡＭでは200μｓであり、数100μｓ以上の安定化時間を取ることができない。これを回避する１つの方法は、抵抗値を低くすることによって短い時定数を実現することであるが、これでは消費電力が大きくなってしまう。
【００６４】
そこで次に、高抵抗を用いて超低消費電流を実現すると共に、電源投入直後に出力電圧が早く確定するようにした種々の実施の形態について説明する。
【００６５】
＜第３の実施の形態＞
図９は、この発明の第３の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００６６】
この実施の形態による回路は、Ｖoutのノードと可変抵抗回路１２の他端との間に容量１７が接続されている点が図１のものとは異なる。
【００６７】
上記容量１７は、Ｖoutのノードにおける電位変動を可変抵抗回路１２と抵抗１３との直列接続ノードである電圧Ｖａのノードに素早く伝え、出力電圧Ｖoutのノードの電位をオペアンプ１４に早く帰還させる機能を持つ。
【００６８】
図１０は、電源投入時における電源電圧ＶDD、出力電圧Ｖout及び電圧Ｖａそれぞれのノードにおける電位変化の状態を示す波形図である。
【００６９】
次に、図１０を参照して図９の回路の動作を説明する。
【００７０】
電源が投入されると、電源電位ＶDDは０Ｖから急激に上昇する。これに伴い、ＰＭＯＳトランジスタ１１を介して出力電圧Ｖoutのノードが充電され、Ｖoutのノードの電位も上昇する。ここで、容量１７によりＶoutのノードとＶａのノードとが容量結合されているので、Ｖoutのノードの電位上昇に伴ってＶａのノードの電位も上昇する。Ｖａのノードはオペアンプ１４の非反転入力端子（＋）に接続されているので、Ｖａのノードの電位が基準電位Ｖrefよりも高くなると、オペアンプ１４の出力が“Ｈ”となり、ＰＭＯＳトランジスタ１１がオフ状態になる。これによってＶoutのノードの電位の上昇が止められる。
【００７１】
この後は、先に説明したように、フィードバック回路の働きにより、Ｖoutのノードの電位が下がることによってＶａの電位が下がり、ＰＭＯＳトランジスタ１１がオン状態になることによってＶoutのノードの電位が上昇し、逆にＶoutのノードの電位が上がることによってＶａの電位が上がり、ＰＭＯＳトランジスタ１１がオフ状態になることによってＶoutのノードの電位の上昇が止まることにより、Ｖoutのノードの電位が一定値に制御される。
【００７２】
図１０中、破線で示したＶoutとＶａのノードの電位変化は、上記容量１７を設けていない場合である。この場合、電源投入直後にＶoutのノードの電位が急激に上昇するのに対して、Ｖａのノードの電位は穏やかに上昇する。このような現象が起こる理由は、抵抗１３が非常に大きな抵抗値と寄生容量とを持ち、Ｖoutのノードの電位がＶａのノードに影響を与える際に、抵抗１３の抵抗値と寄生容量との積で表される時定数分程度の遅延が生じるためである。このため、電位Ｖａはなかなか基準電圧Ｖrefに到達せず、従って、Ｖoutが所望の値より上昇しすぎてオーバーシュートを起こしてしまう。
【００７３】
第３の実施の形態によるものでは、容量１７によってＶoutのノードとＶａのノードを容量結合させているので、電源投入直後の動作を安定させることができ、電源投入直後に出力電位を早く確定させることができる。
【００７４】
なお、図９中の実施の形態回路における可変抵抗１２としては、図３に示した構成の回路の他に、例えば図１２（ａ）〜（ｃ）に示すような構成のものを使用することができる。
【００７５】
図１２（ａ）に示される可変抵抗１２は、４個の抵抗３１〜３４と、これらの各抵抗３１〜３４に対して並列に接続されたスイッチとしての４個のＮＭＯＳトランジスタ７１と、４ビットの制御信号in<0>〜in<3>のそれぞれが入力される４個のインバータ７２とから構成されている。そして、制御信号in<0>〜in<3>が４個のインバータ７２でそれぞれ反転されて４個のＮＭＯＳトランジスタ７１の各ゲートに入力される。４個の抵抗３１〜３４の各抵抗値は、図３中のものと同じである。
【００７６】
図１２（ａ）の可変抵抗１２において、４ビットの制御信号in<0>〜in<3>の全てが“０”であれば、４個のインバータ７２の出力は全て“１”となり、４個のＮＭＯＳトランジスタ７１の全てがオン状態になる。この場合、４個の抵抗３１〜３４はそれぞれの両端が短絡されるので、可変抵抗１２の抵抗値は０になる。
【００７７】
そして、例えばin<0>のみが“１”の場合には、この制御信号が入力されるインバータ７２の出力が“０”となり、このインバータ７２の出力がゲートに入力されるＮＭＯＳトランジスタ７１のみがオフ状態となる。従って、この場合には可変抵抗１２の両端間には抵抗３１のみが接続された状態となり、可変抵抗１２における抵抗値は抵抗３１の抵抗値となる。
【００７８】
また、例えばin<0>〜in<3>の全てが“１”であれば、４個のインバータ７２の出力が全て“０”となり、４個のＮＭＯＳトランジスタ７１の全てがオフ状態となる。従って、この場合には可変抵抗１２の両端間には抵抗３１〜３４が直列接続された状態となり、可変抵抗１２における抵抗値は抵抗３１〜３４の直列抵抗値となる。
【００７９】
図１２（ｂ）に示される可変抵抗１２は、各抵抗の両端を短絡するまたは解放するスイッチとして、図１２（ａ）中のＮＭＯＳトランジスタ７１の代わりにＰＭＯＳトランジスタ７３を使用するようにしたものである。この場合にはインバータ７２は不要である。
【００８０】
図１２（ｃ）に示される可変抵抗１２は、各抵抗の両端を短絡するまたは解放するスイッチとして、図１２（ａ）中のＮＭＯＳトランジスタ７１と図１２（ｂ）中のＰＭＯＳトランジスタ７３とを組み合わせて使用するようにしたものである。
【００８１】
なお、図１２（ａ）〜（ｃ）に示すような構成の可変抵抗１２においても、抵抗の数は４個に限定されるものではなく、４個以上設けるようにしてもよい。
【００８２】
ところで、図９の実施の形態回路では、容量１７の値については特に説明しなかったが、この容量１７の値としては、図３及び図１２（ａ）〜（ｃ）に示すような構成の可変抵抗回路１２を用いて、出力電圧Ｖoutの値が調整可能な0.5Vから2.375Ｖの間のほぼ中間の電圧をＶoutの所望値とした場合に、電源投入直後の出力電圧が最も早く安定するような値が選ばれる。容量１７の値を上記のような値に選べば、電源投入直後に出力電圧Ｖoutは図１０中の実線で示すように変化する。
【００８３】
ところが、容量１７をこのような値に固定して、出力電圧Ｖoutが例えば0.5Ｖになる設定を選択すると、図１１の波形図に示すように出力電圧Ｖoutの波形がオーバーシュートを起こしてしまう。また逆に出力電圧Ｖoutの設定値が例えば2.375Ｖの場合には、ＰＭＯＳトランジスタ１１がオフ状態にされるまでの時間が早すぎて、図１１の波形図に示すように出力電圧Ｖoutがなかなか設定値に到達しなくなる。
【００８４】
従って、一定値の容量ではなく、出力電圧Ｖoutの値に応じて容量値が変化する容量回路を用いてＶoutのノードとＶａのノードとを容量結合させるようにすれば、設定された出力電圧Ｖoutに応じて早く確定させることができるようになる。
【００８５】
＜第４の実施の形態＞
図１３は、この発明の第４の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００８６】
この実施の形態による回路は、図９の実施の形態回路における一定の値の容量１７に換えて、出力電圧Ｖoutの値に応じて容量値が変化する容量回路１８をＶoutのノードとＶａのノードとの間に接続するようにしたものである。
【００８７】
なお、この場合、可変抵抗回路１２としては図１２（ａ）に示すような構成のものを使用している。ただし、図１２（ａ）中のインバータ７２は図示を省略している。
【００８８】
容量回路１８は、出力電圧Ｖoutのノードと可変抵抗回路１２の他端との間に接続された容量８１と、Ｖoutのノードと可変抵抗回路１２の他端との間に接続され、ＮＭＯＳトランジスタ８２と容量８３とを直列接続した直列回路８４と、Ｖoutのノードと可変抵抗回路１２の他端との間に接続され、ＮＭＯＳトランジスタ８５と容量８６とを直列接続した直列回路８７とから構成されている。そして、上記ＮＭＯＳトランジスタ８２のゲートには制御信号in<2>の反転信号／in<2>が入力され、ＮＭＯＳトランジスタ８５のゲートには制御信号in<3>の反転信号／in<3>が入力される。
【００８９】
なお、可変抵抗回路１２の他端（電圧Ｖａのノード）と接地電圧ＶSSの供給ノードとの間には、電圧Ｖａの安定化を図るために安定化容量８８が接続されている。
【００９０】
このような構成において、４ビットの制御信号in<0>〜in<3>の全てが“０”であり、可変抵抗回路１２内の全てのＮＭＯＳトランジスタ７１がオン状態にされて、最も低い値に設定されたＶoutが出力される場合を考える。この場合、容量回路１８内の直列回路８４、８７におけるＮＭＯＳトランジスタ８２、８５がオン状態になるので、容量回路１８における容量値は３個の容量８１、８３及び８６の並列容量値となり、容量回路１８が取り得る最も大きな容量値となる。
【００９１】
従って、この場合には、電源投入直後にＶoutのノードの電位が上昇とすると、Ｖａのノードの電位が急激に上昇し、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に早くなる。従って、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が早く止まり、Ｖoutのノードの余分な電位上昇は生じない。すなわち、図１１に示されるような電源投入直後にオーバーシュートを起こしていた現象が解消され、Ｖoutは設定された値に早く確定する。
【００９２】
次に、４ビットの制御信号in<0>〜in<3>のうちin<2>とin<3>が“１”であり、可変抵抗回路１２内で比較的高い値を持つ抵抗３４、３３がＶoutのノードとＶａのノードとの間に直列に接続され、Ｖoutのノードからは比較的高い電圧が出力される場合を考える。この場合、容量回路１８内の直列回路８４、８５におけるＮＭＯＳトランジスタ８２、８５は共にオフ状態になり、容量回路１８における容量値は１個の容量８１の値と等しくなる。この場合、４ビットの制御信号in<0>〜in<3>の全てが“０”の場合と比べ、容量回路１８における容量値は減少する。従って、この場合には、ＶoutのノードとＶａのノードとの間の容量結合の程度が減少し、Ｖoutのノードの電位が上昇してもＶａのノードの電位はそれ程上昇しない。
【００９３】
そして、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に遅くなり、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が長く行われるので、Ｖoutの初期電位が高くなる。すなわち、図１１に示したような電源投入直後にＶoutがなかなか上昇しない現象は解消され、Ｖoutは設定された値に早く確定する。
【００９４】
なお、この実施の形態では、容量回路１８内にＮＭＯＳトランジスタと容量とを直列接続した直列回路が２個設けられているので、出力電圧Ｖoutの値が最も高いときと最も低いときの間が４段階に分けられ、それに対応して容量回路１８における容量値が変化するようになる。出力電圧Ｖoutの値は、可変抵抗回路１２内に設けられている４個の抵抗３１〜３４のうち抵抗値が高い抵抗によって大きく影響されるので、この実施の形態では最も抵抗値が高い抵抗３４と次に抵抗値が高い抵抗３３に対応して容量回路１８内に直列回路を設けるようにしている。しかし、それ程影響がない場合には、最も抵抗値が高い抵抗３４に対応して容量回路１８内に直列回路を１個設けるようにしてもよく、あるいはより高精度に制御する必要がある場合には２個以上の直列回路を設けるようにしてよい。
【００９５】
＜第５の実施の形態＞
図１４は、この発明の第５の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００９６】
図１３の実施の形態で説明したように、出力電圧Ｖoutの設定値が高い場合にはＶoutのノードとＶａのノードとの間の容量結合を弱くし、設定値が低い場合には強くすることによって、電源投入後にＶoutを所望の値に早く確定させることができる。そして、図１３の実施の形態では、ＶoutのノードとＶａのノードとの間の容量結合の度合いを、ＶoutのノードとＶａのノードとの間に接続される容量値を変えることで実現している。
【００９７】
しかし、ＶoutのノードとＶａのノードとの間の容量結合の度合いは、Ｖａのノードに接続される安定化容量と、ＶoutのノードとＶａのノードとの間に接続される容量との比によっても決まる。
【００９８】
そこで、図１４に示した実施の形態回路では、ＶoutのノードとＶａのノードの間には容量８１のみを接続し、Ｖａのノードと接地電圧ＶSSのノードとの間に接続される容量の値を変えるようにしたものである。
【００９９】
図１４中の容量回路１８は、ＶoutのノードとＶａのノードの間に接続された容量８１と、Ｖａのノードと接地電圧ＶSSのノードとの間に接続された安定化容量８８と、Ｖａのノードと接地電圧ＶSSのノードとの間に接続され、ＮＭＯＳトランジスタ８９と容量９０とを直列接続した直列回路９１と、Ｖａのノードと接地電圧ＶSSのノードとの間に接続され、ＮＭＯＳトランジスタ９２と容量９３とを直列接続した直列回路９４とから構成されている。そして、上記ＮＭＯＳトランジスタ８９のゲートには制御信号in<2>が入力され、ＮＭＯＳトランジスタ９２のゲートには制御信号in<3>が入力される。
【０１００】
このような構成において、４ビットの制御信号in<0>〜in<3>の全てが“１”であり、可変抵抗回路１２内の全てのＮＭＯＳトランジスタ７１がオフ状態にされて、最も高い値に設定されたＶoutが出力される場合を考える。この場合、容量回路１８内の直列回路９１、９４におけるＮＭＯＳトランジスタ８９、９２はオン状態になるので、Ｖａのノードと接地電圧ＶSSのノードとの間には３個の容量８１、９０、９３が接続され、Ｖａのノードと接地電圧ＶSSのノードとの間の容量値が大きくなる。
【０１０１】
従って、この場合には、Ｖoutのノードの電位が上昇してもＶａのノードの電位はそれ程上昇しない。そして、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に遅くなり、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が長く行われるので、Ｖoutの初期電位が高くなる。すなわち、電源投入直後にＶoutがなかなか上昇しない現象は解消され、Ｖoutは設定された値に早く確定する。
【０１０２】
４ビットの制御信号in<0>〜in<3>のうちin<2>あるいはin<3>が“０”であり、Ｖoutのノードから比較的低い電圧が出力される場合には、直列回路９１、９４におけるＮＭＯＳトランジスタ８９あるいは９２がオフ状態になり、Ｖａのノードと接地電圧ＶSSのノードとの間の容量値は先の場合よりも小さくなる。このような場合にはＶoutのノードとＶａのノードとの間に接続されている容量８１による容量結合の効果が強まる。つまり、電源投入直後にＶoutのノードの電位が上昇とすると、Ｖａのノードの電位が急速に上昇し、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に早くなる。従って、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が早く止まり、Ｖoutのノードの余分な電位上昇は生じない。すなわち、電源投入直後にオーバーシュートは起きなくなり、Ｖoutは設定された値に早く確定する。
【０１０３】
なお、この実施の形態では、容量回路１８内にＮＭＯＳトランジスタと容量とを直列接続した直列回路が２個設けられているので、出力電圧Ｖoutの値が最も高いときと最も低いときの間が４段階に分けられ、それに対応して容量回路１８におけるＶａのノードとＶSSのノードとの間の容量値が変化するようになる。出力電圧Ｖoutの値は、可変抵抗回路１２内に設けられている４個の抵抗３１〜３４のうち抵抗値が高い抵抗によって大きく影響されるので、この実施の形態では最も抵抗値が高い抵抗３４と次に抵抗値が高い抵抗３３に対応して容量回路１８内に直列回路を設けるようにしている。しかし、それ程影響がない場合には、最も抵抗値が高い抵抗３４に対応して容量回路１８内に直列回路を１個設けるようにしてもよく、あるいはより高精度に制御する必要がある場合には２個以上の直列回路を設けるようにしてよい。
【０１０４】
＜第６の実施の形態＞
図１５は、この発明の第６の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【０１０５】
先の図９の実施の形態では、電源投入後にＶoutを所望の値に早く確定させるために、ＶoutのノードとＶａのノードとの間に容量１７を接続して両ノード間を容量結合させるようにしている。
【０１０６】
これに対して、図１５の実施の形態回路では、ＶoutのノードとＶａのノードとの間に容量回路１８を設けることで、設定された出力電圧Ｖoutに応じてＶoutを早く確定させると共に、可変抵抗回路１２の中間ノードに存在している寄生容量を早く充電して、Ｖoutを所望の値に早く確定させる効果を高めるようにしている。
【０１０７】
すなわち、この実施の形態回路に設けられている容量回路１８は、ＶoutのノードとＶａのノードとの間に接続された容量８１と、Ｖoutのノードと可変抵抗回路１２の中間ノード、例えば図１５では最も抵抗値が大きい抵抗３４と次に抵抗値が大きい抵抗３３の直列接続ノードとの間に接続された容量９５と、Ｖoutのノードと上記両抵抗３４、抵抗３３の直列接続ノードとの間に接続され、ＮＭＯＳトランジスタ９６と容量９７とを直列接続した直列回路９８とから構成されている。なお、上記トランジスタ９６のゲートには制御信号in<2>が入力される。
【０１０８】
この実施の形態回路において、容量９５は、可変抵抗回路１２の中間ノードのうち最も抵抗値が大きい抵抗３４と次に抵抗値が大きい抵抗３３の直列接続ノードに存在している寄生容量を、Ｖoutのノードの電位に応じて充電するためのものである。
【０１０９】
なお、抵抗３４が選択されるか否かによって、抵抗３４と抵抗３３の直列接続ノードの電位を持ち上げる量が違ってくるので、ＮＭＯＳトランジスタ９６と容量９７とからなる直列回路９８を設け、抵抗３４が選択される時にはＮＭＯＳトランジスタ９６をオンさせて、容量９６を介して、抵抗３４と抵抗３３の直列接続ノードに存在している寄生容量を充電する。
【０１１０】
この実施の形態では、電源投入直後にＶoutのノードの電位が上昇とすると、容量８１を介した経路により、Ｖａのノードの電位が影響を受けて、Ｖａのノードの電位が急激に上昇し、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に早くなる。従って、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が早く止まり、Ｖoutのノードの余分な電位上昇は生じなくなり、Ｖoutは設定された値に早く確定する。
【０１１１】
また、これと同時に容量９５または容量９５と９６による経路により、抵抗３４と抵抗３３の直列接続ノードに存在している寄生容量が充電され、Ｖoutが設定された値に確定する速度が速くなる。
【０１１２】
なお、上記図１３ないし図１５の各実施の形態回路では、可変抵抗回路１２として図１２（ａ）に示すような構成のものを用いる場合について説明したが、これは図１２（ｂ）、（ｃ）に示すような構成のもの、あるいは図３に示すような構成のものを使用するようにしてもよい。また、可変抵抗回路１２に設けられる抵抗の数も４個に限定されるものではなく４個以上又は３個以下の数だけ設けるような構成としてもよい。
【０１１３】
さらに、上記図１３ないし図１５の各実施の形態の変形例として、図８の実施の形態のように、ＮＭＯＳトランジスタ１５、１６からなるカレントミラー回路を設ける構成としてもよい。カレントミラー回路を設ける場合、容量１７や容量回路１８は、ＮＭＯＳトランジスタ１５のソースのノードとＶａのノードとに接続する。そして、このカレントミラー回路を設けることで、図８の実施の形態の場合と同様に、Ｖoutの電位変動を小さく押さえることができる。
【０１１４】
第４乃至第６の実施の形態では、第１乃至第３の実施の形態回路と同様に、面積を削減することができる、素子の製造上のばらつきに対して強くなり回路動作の安定性を図ることができる、という効果が得られる上に、さらに、電源投入直後にＶoutのノードの電位を設定された値に早く確定させることができ、高速起動が実現できるという効果が得られる。
【０１１５】
【発明の効果】
以上説明したようにこの発明によれば、回路面積の削減を図ることができると共に安定した回路動作を得ることができる電源回路を有する半導体集積回路を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図２】図１中のオペアンプの具体的な構成例を示す回路図。
【図３】図１で使用される可変抵抗回路の具体的な構成例を示す回路図。
【図４】図１中の抵抗の素子構造を示す断面図。
【図５】図３中のスイッチ回路を抜き出して内部接続状態を示す図。
【図６】図３中のスイッチ回路の具体的な構成の一例を示す回路図。
【図７】図３の可変抵抗回路の内部接続状態の変化を示す回路図。
【図８】この発明の第２の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図９】この発明の第３の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１０】図９の回路の電源投入時における各ノードの電位変化の状態を示す波形図。
【図１１】図９の回路をある条件で動作させた時の電源投入時における各ノードの電位変化の状態を示す波形図。
【図１２】図９中の実施の形態回路における可変抵抗の他の構成例を示す回路図。
【図１３】この発明の第４の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１４】この発明の第５の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１５】この発明の第６の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１６】従来の電源回路の一例を示す回路図。
【符号の説明】
１１…ＰＭＯＳトランジスタ、
１２…可変抵抗回路、
１３、３１〜３４…抵抗、
１４…オペアンプ、
１５、１６…ＮＭＯＳトランジスタ、
１７…容量、
１８…容量回路、
３５〜３９…スイッチ回路。
【発明の属する技術分野】
この発明は、制御信号に応じて出力電圧の値が調節される電源回路を有する半導体集積回路に関する。
【０００２】
【従来の技術】
半導体集積回路、特に半導体メモリ製品の内部に設けられる電源回路は、設定電圧が多様化している。特にダイナミックメモリや強誘電体メモリで使用される電源回路では、外部電源電圧ＶDDと接地電圧ＶSSの中間の種々の電圧を出力させることが必要となる。ところが、この電圧は、加工後のメモリセルの特性によって最適な設定値が異なることがある。このため、加工後の動作試験で電源回路の出力電圧が調節される。
【０００３】
出力電圧が調節できる従来の電源回路の一例を図１６に示す。この電源回路は、複数の抵抗ｒからなる抵抗ラダー回路と、オペアンプを用いた２系統のフィードバック回路とから構成されている。
【０００４】
図１６の回路において、オペアンプを用いたフィードバック回路の特性により、一方のオペアンプ１０１の非反転入力端（＋）における電圧Ｖｘはその反転入力端（−）に供給されている基準電圧Ｖrefと等しく、他方のオペアンプ１０２の非反転入力端（＋）における電圧Ｖｙもその反転入力端（−）に供給されている基準電圧Ｖrefと等しくなるように制御される。また、抵抗ラダー回路１０３の特性により、電圧Ｖｘのノードから接地電圧ＶSSのノードに流れる電流ｉｘと、電圧Ｖｙのノードから接地電圧ＶSSのノードに流れる電流ｉｙの合計は、制御信号ｉｎ＜０＞〜ｉｎ＜３＞によらずに一定値（Ｖref／ｒ）になる。
【０００５】
そして、電流ｉｘとｉｙの配分を制御信号ｉｎ＜０＞〜ｉｎ＜３＞に基づいて変えることにより、出力電圧Ｖoutのノードと一方のオペアンプ１０１の非反転入力端（＋）との間に接続された抵抗Ｒに流れる電流ｉｘの値を変化させ、出力電圧Ｖoutの値を調整する。
【０００６】
例えば、図１６に示すように制御信号が４ビットの信号の場合、２4 ＝１６段階で電流配分を変えることができる。つまり、電流ｉｘの値は（Ｖref／ｒ）＊（ｄ／１６）（ただし、ｄは０〜１５の整数）となり、出力電圧ＶoutはＶref＋Ｒ＊ｉｘで表されるので、Ｖoutとして１６通りの電圧を設定することができる。
【０００７】
しかし、図１６に示す従来回路では多くの抵抗が使用されているので、回路面積が増加するという問題がある。
【０００８】
また、フィードバック回路が複数（図１６では２系統））使用されているため、素子の製造上のばらつきに対して弱く、回路動作の安定性に問題がある。
【０００９】
【発明が解決しようとする課題】
このように従来の電源回路は、多くの抵抗が使用されているので回路面積が増加するという問題があり、また、フィードバック回路が複数使用されているので素子の製造上のばらつきに対して弱く回路動作の安定性に問題がある。
【００１０】
この発明は上記のような事情を考慮してなされたものであり、その目的は、回路面積の削減を図ることができると共に安定した回路動作を得ることができる電源回路を有する半導体集積回路を提供することである。
【００１１】
【課題を解決するための手段】
この発明の一実施の形態による半導体集積回路は、電流通路の一端が第１の電圧の供給ノードに接続され、電流通路の他端が電圧出力ノードに接続されたトランジスタと、上記電圧出力ノードに接続された一端、複数の第１の抵抗、及び他端を有し、制御信号に応じて抵抗値が変化する可変抵抗回路と、上記可変抵抗回路の他端と第２の電圧の供給ノードとの間に接続された第２の抵抗と、上記可変抵抗回路の他端の電圧を基準電圧と比較し、この比較結果に応じた信号を上記トランジスタのゲートにフィードバックする比較回路
とを具備し、上記複数の第１の抵抗はそれぞれ拡散層抵抗からなり、上記制御信号に応じて上記第１の抵抗が選択され、選択された上記第１の抵抗が上記可変抵抗回路の一端と上記可変抵抗回路の他端との間で直列に接続され、かつ非選択の上記第１の抵抗が上記第２の電圧の供給ノードに接続されることを特徴とする。
【００１２】
この発明の他の実施の形態による半導体集積回路は、電流通路の一端が第１の電圧の供給ノードに接続された第１極性の第１のトランジスタと、電流通路の一端及びゲートが上記第１のトランジスタの電流通路の他端に接続された第２極性の第２のトランジスタと、上記第２のトランジスタの電流通路の他端に接続された一端、複数の第１の抵抗、及び他端を有し、制御信号に応じて抵抗値が変化する可変抵抗回路と、上記可変抵抗回路の他端と第２の電圧の供給ノードとの間に接続された第２の抵抗と、上記可変抵抗回路の他端の電圧を基準電圧と比較し、この比較結果に応じた信号を上記第１のトランジスタのゲートにフィードバックする比較回路と、ゲートが上記第２のトランジスタのゲートに接続され、電流通路が第３の電圧の供給ノードと電圧出力ノードとの間に接続された第２極性の第３のトランジスタとを具備し、上記複数の第１の抵抗はそれぞれ拡散層抵抗からなり、上記制御信号に応じて上記第１の抵抗が選択され、選択された上記第１の抵抗が上記可変抵抗回路の一端と上記可変抵抗回路の他端との間で直列に接続され、かつ非選択の上記第１の抵抗が上記第２の電圧の供給ノードに接続されることを特徴とする。
【００１３】
【発明の実施の形態】
以下、図面を参照してこの発明を実施の形態により詳細に説明する。
【００１４】
＜第１の実施の形態＞
図１は、この発明の第１の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００１５】
電源電圧ＶDDの供給ノードにはＰＭＯＳトランジスタ１１のソースが接続されている。このトランジスタ１１のドレインは電圧Ｖoutの出力ノードに接続されている。上記トランジスタ１１のドレインには、ｎビットの制御信号ｉｎに応じて抵抗値が変化する可変抵抗回路１２の一端が接続されている。上記可変抵抗回路１２の他端と０Ｖの接地電圧ＶSSの供給ノードとの間には抵抗１３が接続されている。上記可変抵抗回路１２の他端と上記抵抗１３とが接続されている直列接続ノードの電圧Ｖａは、反転入力端子（−）に基準電圧Ｖrefが供給されているオペアンプ１４の非反転入力端子（＋）に供給される。オペアンプ１４は、電圧Ｖａと基準電圧Ｖrefとを比較増幅し、その出力信号は上記トランジスタ１１のゲートにフィードバックされる。
【００１６】
このような構成において、オペアンプを用いたフィードバックの特性により、オペアンプ１４の非反転入力端子（＋）における電圧Ｖａが、オペアンプ１４の反転入力端子（−）に供給される基準電圧Ｖrefと等しくなるように制御される。上記電圧Ｖａが基準電圧Ｖrefと等しいので、基準電圧Ｖrefの値が一定に保たれていれば、抵抗１３に流れる電流Ｉは一定となる。この電流Ｉは可変抵抗回路１２にも流れるので、可変抵抗回路１２の一端及び他端間の抵抗値をＲＮとすると、出力電圧Ｖoutは（Ｖref＋Ｉ＊ＲＮ）で与えられる。可変抵抗回路１２の抵抗値ＲＮは制御信号ｉｎに応じて変化するので、出力電圧Ｖoutの値は制御信号ｉｎに応じて調整することができる。
【００１７】
図２は、図１中のオペアンプ１４の具体的な回路構成例を示している。
【００１８】
このオペアンプ１４は、ゲートに電圧Ｖａまたは基準電圧Ｖrefが供給される一対のＮＭＯＳトランジスタ２１、２２からなる差動対２３と、ゲートに制御電圧Ｖcontが供給され、上記差動対２３に流れる電流を制限するＮＭＯＳトランジスタ２４と、一対のＰＭＯＳトランジスタ２５、２６からなり、上記差動対２３の負荷として作用するカレントミラー型負荷回路２７とから構成されている。
【００１９】
上記構成でなるオペアンプ１４において、電圧Ｖａが基準電圧Ｖrefよりも上昇すると、トランジスタ２１に流れる電流が増加し、トランジスタ２１のドレイン電位が低下する。これにより、トランジスタ２６に流れる電流が増加し、出力電位Ｖoutaが上昇する。
【００２０】
上記とは反対に、電圧Ｖａが基準電圧Ｖrefよりも下降すると、トランジスタ２１に流れる電流が減少し、トランジスタ２１のドレイン電位が上昇する。これにより、トランジスタ２６に流れる電流が減少し、出力電位Ｖoutaは下降する。
【００２１】
上記のようにオペアンプ１４が動作することにより、図１の回路では、電圧Ｖａが基準電圧Ｖrefよりも上昇すると、オペアンプ１４の出力電位（Ｖouta）が上昇し、ＰＭＯＳトランジスタ１１のゲート電位が上昇する。すると、ＰＭＯＳトランジスタ１１はよりオフする方向に動作し、抵抗１３に流れる電流が減少して、電圧Ｖａは降下する方向に変化する。
【００２２】
上記とは反対に、電圧Ｖａが基準電圧Ｖrefよりも下降すると、抵抗１３に流れる電流が増加して、電圧Ｖａは上昇する方向に変化する。
【００２３】
このような動作により、先に説明したように、オペアンプ１４の非反転入力端子（＋）における電圧Ｖａが、反転入力端子（−）に供給される基準電圧Ｖrefと等しくなるように制御される。
【００２４】
ここで例えば、基準電圧Ｖrefの値を0.5Ｖ、抵抗１３の抵抗値を５ＭΩに設定した場合、この抵抗１３及び可変抵抗回路１２に流れる先の電流Ｉの値は0.1μＡとなる。そして、可変抵抗回路１２の抵抗値をＲＮとすると、（Ｖref＋Ｉ・ＲＮ）で与えられる出力電圧Ｖoutは、0.5＋0.1μＡ＊ＲＮとなる。
【００２５】
図３は、図１で使用される可変抵抗回路１２の具体的な回路構成例を示している。なお、ここでは制御信号ｉｎがin<0>〜in<3>の４ビットの場合を示している。この可変抵抗回路１２は、複数個（本例では４個）の抵抗３１〜３４と、上記抵抗３１〜３４の合計の数よりも１個多い数（本例では５個）のスイッチ回路３５〜３９と、４ビットの制御信号in<0>〜in<3>に応じて上記スイッチ回路３５〜３９の動作を制御する２個のインバータ４０、４１及び３個の排他的論理和（exclusive-ＯＲ）回路４２〜４４からなるデコーダ回路とから構成されている。
【００２６】
上記スイッチ回路３５〜３９はそれぞれ、スイッチ回路３５で例示するようにＡ，Ｂ，Ｃ，Ｄからなる４個の入出力端子と、１個の制御入力端子Ｓとを有しており、制御入力端子Ｓに供給される制御入力に応じて入出力端子Ａ，Ｂ，Ｃ，Ｄ間の接続状態を変える機能を有する。なお、スイッチ回路３５〜３９の詳細な構成については後に説明する。
【００２７】
スイッチ回路３５の入出力端子Ｂは抵抗１３に接続される。スイッチ回路３５の入出力端子Ａとスイッチ回路３６の入出力端子Ｂとは抵抗３１を介して接続され、スイッチ回路３５の入出力端子Ｄとスイッチ回路３６の入出力端子Ｃとは直接接続される。同様に、スイッチ回路３６の入出力端子Ａとスイッチ回路３７の入出力端子Ｂとは抵抗３２を介して接続され、スイッチ回路６５の入出力端子Ｄとスイッチ回路３７の入出力端子Ｃとは直接接続され、スイッチ回路３７の入出力端子Ａとスイッチ回路３８の入出力端子Ｂとは抵抗３３を介して接続され、スイッチ回路３７の入出力端子Ｄとスイッチ回路３８の入出力端子Ｃとは直接接続され、スイッチ回路３８の入出力端子Ａとスイッチ回路３９の入出力端子Ｂとは抵抗３４を介して接続され、スイッチ回路３８の入出力端子Ｄとスイッチ回路３９の入出力端子Ｃとは直接接続される。また、スイッチ回路３５の入出力端子Ｃとスイッチ回路３９の入出力端子Ｄは共に０Ｖの接地電圧ＶSSの供給ノードに接続される。
【００２８】
デコーダ回路は、４ビットの制御信号in<0>〜in<3>から上記スイッチ回路３５〜３９の各制御入力端子Ｓに入力する制御信号を生成する。
【００２９】
インバータ４０は、４ビットの制御信号in<0>〜in<3>のうち最下位ビットの制御信号in<0>から、スイッチ回路３５の制御入力端子Ｓに入力するための制御信号を生成する。
【００３０】
排他的論理和回路４２は、４ビットの制御信号in<0>〜in<3>のうち最下位ビットの制御信号in<0>とそれよりも１ビット上位の制御信号in<1>とから、スイッチ回路３６の制御入力端子Ｓに入力するための制御信号を生成する。
【００３１】
排他的論理和回路４３は、４ビットの制御信号in<0>〜in<3>のうち制御信号in<1>とそれよりも１ビット上位の制御信号in<2>とから、スイッチ回路３７の制御入力端子Ｓに入力するための制御信号を生成する。
【００３２】
排他的論理和回路４４は、４ビットの制御信号in<0>〜in<3>のうち制御信号in<2>とそれよりも１ビット上位の制御信号in<3>とから、スイッチ回路３８の制御入力端子Ｓに入力するための制御信号を生成する。
【００３３】
インバータ４１は、４ビットの制御信号in<0>〜in<3>のうち最上位ビットの制御信号in<3>から、スイッチ回路３９の制御入力端子Ｓに入力するための制御信号を生成する。
【００３４】
図４は、図１中の抵抗１３と、可変抵抗回路１２内に設けられた４個の抵抗３１〜３４それぞれの素子断面構造を示している。これらの抵抗は、例えばｎ型半導体領域（基板またはウェル領域）５０の表面に、ｐ型の不純物を拡散して形成された拡散層５１によって構成されており、これら４個の抵抗３１〜３４の抵抗値の和が少なくとも１ＭΩ以上となるように不純物の拡散量や拡散層５１の長さが設定されている。
【００３５】
図５（ａ）は、図３中のスイッチ回路を１個抜き出して示すものである。スイッチ回路の制御入力端子Ｓに供給される制御信号ｉｎが“０”のとき、図５（ｂ）に示すように、各スイッチ回路は入出力端子ＡとＢの間及び入出力端子ＣとＤの間がそれぞれ接続されるように制御される。一方、スイッチ回路の制御入力端子Ｓに供給される制御信号ｉｎが“１”のときは、図５（ｃ）に示すように、各スイッチ回路は入出力端子ＡとＣの間及び入出力端子ＢとＤの間がそれぞれ接続されるように制御される。
【００３６】
このような機能を有するスイッチ回路の具体的な構成の一例を図６に示す。
【００３７】
このスイッチ回路は、４個のＮＭＯＳトランジスタ６１〜６４とインバータ６５とから構成されている。ＮＭＯＳトランジスタ６１のソース・ドレイン間は入出力端子ＡとＢの間に接続されている。ＮＭＯＳトランジスタ６２のソース・ドレイン間は入出力端子ＢとＤの間に接続されている。ＮＭＯＳトランジスタ６３のソース・ドレイン間は入出力端子ＤとＣの間に接続されている。ＮＭＯＳトランジスタ６４のソース・ドレイン間は入出力端子ＡとＣの間に接続されている。上記トランジスタ６２と６４のゲートは制御入力端子Ｓに接続されている。上記トランジスタ６１と６３のゲートは、制御入力端子Ｓを反転するインバータ６５の出力に接続されている。
【００３８】
図６のような構成において、制御入力端子Ｓに“０”の信号が供給されると、インバータ６５の出力が“１”となり、トランジスタ６１と６３がオンする。このとき、他のトランジスタ６２と６４はオフ状態である。従って、このときは、オン状態のトランジスタ６１を介して入出力端子ＡとＢの間が接続され、オン状態のトランジスタ６３を介して入出力端子ＣとＤの間が接続される。このときの接続状態は、先の図５（ｂ）の場合と対応している。
【００３９】
制御入力端子Ｓに“１”の信号が供給されると、トランジスタ６２と６４がオンする。このとき、インバータ６５の出力は“０”となり、他のトランジスタ６１と６３はオフする。従って、このときは、オン状態のトランジスタ６４を介して入出力端子ＡとＣの間が接続され、オン状態のトランジスタ６２を介して入出力端子ＢとＤの間が接続される。このときの接続状態は、先の図５（ｃ）の場合と対応している。
【００４０】
ここで、図３に示される可変抵抗回路１２内に設けられた４個の抵抗３１〜３４の抵抗値はそれぞれ異なり、例えば抵抗３１が1.25ＭΩ、抵抗３２が2.5ＭΩ、抵抗３３が５ＭΩ、抵抗３４が10ＭΩとなるように設定されている。すなわち、抵抗３１の抵抗値を基準値とすると、抵抗３２の抵抗値は抵抗３１の抵抗値の２倍、抵抗３３の抵抗値は抵抗３１の抵抗値の４倍、抵抗３４の抵抗値は抵抗３１の抵抗値の８倍に設定されており、抵抗３２〜３４の抵抗値は抵抗３１の抵抗値を基準値とした場合にこの基準値に対して２i （ｉ＝１，２，３）倍の抵抗値をそれぞれ有する。
【００４１】
さらに、可変抵抗回路１２内に設けられた４個の抵抗３１〜３４のうち、最も抵抗値が小さい抵抗３１が図１中の抵抗１３に最も近い位置、すなわち接地電圧ＶSSの供給ノードに最も近くなるよう配置され、以下、接地電圧ＶSSの供給ノードから遠ざかるのに伴って出力電圧Ｖoutのノードに向かって、抵抗値が大きな順に抵抗３２〜３４が配置されている。
【００４２】
図３に示す可変抵抗回路１２では、４ビットの制御信号in<0>〜in<3>に応じて５個のスイッチ回路３５〜３９の動作が制御され、これにより４個の抵抗３１〜３９が選択され、選択された抵抗が出力電圧Ｖoutのノードと抵抗１３との間で直列になるように接続され、かつ非選択の抵抗も直列接続され、その直列接続された一端及び他端が共に接地電圧ＶSSのノードに接続される。
【００４３】
例えば、図７（ａ）に示すように、４ビットの制御信号in<0>〜in<3>が全て“０”の場合、スイッチ回路３５と３９の制御入力端子Ｓに入力される制御信号が共に“１”になり、残りのスイッチ回路の制御入力端子Ｓに入力される制御信号は全て“０”になる。この場合には４個の抵抗３１〜３９の全てが非選択状態となり、これら４個の抵抗３１〜３９が直列接続され、その直列接続された一端、例えば抵抗３１の一端がスイッチ回路３５を介して接地電圧ＶSSのノードに接続され、直列接続された他端、例えば抵抗３４の一端がスイッチ回路３９を介して接地電圧ＶSSのノードに接続される。従って、この場合、Ｖoutのノードと抵抗１３との間の抵抗値は０である。
【００４４】
図７（ｂ）に示すように、４ビットの制御信号in<0>〜in<3>のうちin<0>のみが“１”で、残りのin<1>〜in<3>が全て“０”の場合、スイッチ回路３６と３９の制御入力端子Ｓに入力される制御信号が共に“１”になり、残りのスイッチ回路の制御入力端子Ｓに入力される制御信号が全て“０”になる。この場合には抵抗３１のみが選択され、選択された抵抗３１が出力電圧Ｖoutのノードと抵抗１３との間に接続される。一方、非選択の抵抗３２〜３４は直列接続され、その直列接続された一端、例えば抵抗３２の一端がスイッチ回路３６及び３５を介して接地電圧ＶSSのノードに接続され、直列接続された他端、例えば抵抗３４の一端がスイッチ回路３９を介して接地電圧ＶSSのノードに接続される。従って、この場合、Ｖoutのノードと抵抗１３との間の抵抗値は抵抗３１の1.25ＭΩである。
【００４５】
図７（ｃ）は、４ビットの制御信号in<0>〜in<3>のうちin<1>のみが“１”で、残りは全て“０”の場合、スイッチ回路３５、３６、３７及び３９の制御入力端子Ｓに入力される制御信号が“１”になり、残りのスイッチ回路３８の制御入力端子Ｓに入力される制御信号が“０”になる。この場合には抵抗３２のみが選択され、選択された抵抗３２が出力電圧Ｖoutのノードと抵抗１３との間に接続される。一方、非選択の抵抗３１、３３、３４は直列接続され、その直列接続された一端、例えば抵抗３１の一端がスイッチ回路３５を介して接地電圧ＶSSのノードに接続され、直列接続された他端、例えば抵抗３４の一端がスイッチ回路３９を介して接地電圧ＶSSのノードに接続される。従って、この場合、Ｖoutのノードと抵抗１３との間の抵抗値は抵抗３２の2.5ＭΩである。
【００４６】
以下、同様に図７（ｄ）は、４ビットの制御信号in<0>〜in<3>のうちin<0>のみが“０”で、残りは全て“１”の場合の各抵抗の接続状態を示し、図７（ｅ）は、４ビットの制御信号in<0>〜in<3>の全てが“１”の場合の各抵抗の接続状態を示している。図７（ｄ）の場合のＶoutのノードと抵抗１３との間の抵抗値は抵抗３２、３３、３４の直列抵抗値の17.5ＭΩであり、図７（ｅ）の場合のＶoutのノードと抵抗１３との間の抵抗値は抵抗３１、３２、３３、３４の直列抵抗値の18.75ＭΩである。
【００４７】
このように、図３に示す可変抵抗回路１２では、４ビットの制御信号in<0>〜in<3>に応じて一端と他端との間の抵抗値が変化し、その値ＲＮは
ＲＮ＝1.25ＭΩ＊ｄ （ただし、ｄは０〜１５の範囲の整数）
となる。上記ｄは４ビットの制御信号in<0>〜in<3>をin<0>が最下位ビット、in<3>が最上位ビットの２進数としてみた場合の値であり、例えばin<3>，in<2>，in<1>，in<0>が（”0”,”0”,”0”,”0”）ならば、ｄ＝０であり、ＲＮ＝０Ωとなる。また、例えばin<3>，in<2>，in<1>，in<0>が（”0”,”1”,”1”,”1”）ならば、ｄ＝７であり、ＲＮ＝1.25ＭΩ＊７＝8.25ＭΩとなる。従って、図１の回路ではＶoutとして、（0.5＋0.125＊ｄ）Ｖの電圧が出力される。つまりＶoutは0.5Ｖから2.375Ｖの範囲で0.125Ｖステップで調整することができる。
【００４８】
ここで、同じ４ビットの制御信号に応じて出力電圧の値が調整される図１６の従来回路と図１の回路における抵抗の数を比較する。図１の回路では図３に示す可変抵抗回路１２で４個の抵抗が使用されているので、抵抗の数は全部で５個である。これに対して、図１６の従来回路では１５個の抵抗が使用されている。
【００４９】
このように第１の実施の形態によるものでは、従来回路に比べて使用される抵抗の数を削減することができる。一般に、図４に示すように拡散層抵抗などによって構成される高抵抗は、トランジスタなどと比べてチップ上で大きな面積を占めるので、抵抗の数が減れば全体の回路面積を削減することができる。
【００５０】
また、第１の実施の形態によるものでは、オペアンプを含むフィードバック回路が１系統しか設けられていないので、素子の製造上のばらつきに対して強くなり、回路動作の安定性を図ることができる。
【００５１】
また、可変抵抗回路１２として図３に示すような構成のものを用いたことにより、フィードバック回路の応答性が向上するという効果が得られる。すなわち、可変抵抗回路１２では高抵抗が用いられており、後述するが、このような高抵抗は比較的大きな寄生容量を有している。図３に示す可変抵抗回路１２では、選択された抵抗のみがＶoutのノードと抵抗１３との間に接続されるようになり、非選択の抵抗は接地電圧ＶSSのノードに接続される。すなわち、余分な抵抗は分離し、接地されるので、余分な寄生容量成分を切り離すことができ、フィードバック回路の応答性が向上する。
【００５２】
なお、上記実施の形態において、可変抵抗回路１２には４個の抵抗３１〜３９を設け、これら４個の抵抗を４ビットの制御信号in<0>〜in<3>に基づいて選択する場合について説明したが、これは可変抵抗回路１２内に４個以上または３個以下の抵抗を設けるようにしてもよい。４個以上の抵抗を設けた場合には、それに応じて制御信号のビット数を増加させ、かつ図３に示される可変抵抗回路１２の構成も変える必要があるが、要するに抵抗とスイッチ回路とが交互に接続されるように複数の抵抗とスイッチ回路とを接続し、制御信号に応じて選択される抵抗が出力電圧Ｖoutのノードと抵抗１３の一端との間に直列接続され、非選択の抵抗は直列接続され、その直列接続された一端の抵抗の一端と他端の抵抗の一端とが共に接地電圧ＶSSのノードに接続されるように可変抵抗回路１２を構成すればよい。
【００５３】
＜第２の実施の形態＞
図８は、この発明の第２の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００５４】
この実施の形態による回路は、図１のものに対して新たに２個のＮＭＯＳトランジスタ１５、１６が追加されている。ＮＭＯＳトランジスタ１５のドレイン・ソース間は、ＰＭＯＳトランジスタ１１のドレインと可変抵抗回路１２の一端との間に挿入され、ゲートはドレインに接続されている。ＮＭＯＳトランジスタ１６のゲートはＮＭＯＳトランジスタ１５のゲートと共通に接続され、ＮＭＯＳトランジスタ１６のドレイン・ソース間は、ＶDDとは異なる電源電圧ＶDD2の供給ノードと電圧Ｖoutのノードに接続されている。
【００５５】
ここで、新たに追加された２個のトランジスタ１５、１６はカレントミラー回路を構成しており、可変抵抗回路１２に流れる電流に比例した電流がトランジスタ１６に流れ、Ｖoutのノードからは可変抵抗回路１２の一端、つまりトランジスタ１５のソース側に発生する電圧と等しい電圧が出力される。
【００５６】
この実施の形態による回路では、図１のものと同様に、回路面積を削減することができる、素子の製造上のばらつきに対して強くなり、回路動作の安定性を図ることができる、という効果が得られる上に、さらに以下のような効果も得ることができる。
【００５７】
すなわち、この実施の形態による回路では、ドレインが電源電圧ＶDD2の供給ノードに接続されたＮＭＯＳトランジスタ１６を介して出力電圧Ｖoutが取り出されるので、Ｖoutにかかる負荷の変動に対して、Ｖoutの電位変動が小さくなるように設計することができる。つまり負荷に応じてＮＭＯＳトランジスタ１６のチャネル幅を変えることにより、Ｖoutの電位変動を小さく押さえることができる。
【００５８】
なお、上記電源電圧ＶDD2は電源電圧ＶDDと等しい電圧にしてもよい。
【００５９】
ところで、上記第１、第２の実施の形態による回路では、抵抗として１ＭΩ以上の高抵抗を用いているので消費電力を少なくすることができる半面、電源立ち上げ時の出力電圧Ｖoutの確定時間が比較的長くなる。以下にこれについて説明する。
【００６０】
先の抵抗１３に流れる電流Ｉは例えば0.1μＡと非常に小さく、これにより超低消費電流が実現されるが、このような超低消費電流を達成するために使用される抵抗として１ＭΩ以上の高抵抗が用いられる。集積回路では、このような高抵抗として、先の図４に示されるような拡散層抵抗が用いられる。拡散層はそれが形成されている半導体領域（基板あるいはウェル領域など）に対して寄生容量を持つため、拡散層抵抗は抵抗＊寄生容量なる時定数を持つ。寄生容量の代表的な値は、例えば１ＭΩ当たり0.3ｐＦである。従って、５ＭΩの抵抗の時定数は、５ＭΩ＊1.5ｐＦ＝7.5μｓとなり、20ＭΩの場合は20ＭΩ＊６ｐＦ＝1２0μｓ程度となる。
【００６１】
従って、図１や図８に示される実施の形態回路の時定数は概ね100μｓ以上となり、電源投入後から数100μｓ程度の期間では出力電位が安定しない。ただし、一度、出力電位が安定してしまえば、回路の時定数が100μｓ以上であっても、フィードバック回路の増幅特性によって出力電位が安定することが知られている。
【００６２】
しかしながら、電源投入直後は、出力電位が確定するまでの時間として、高抵抗に加わる電位が定常状態になるまでに、抵抗値と容量とで決まる時定数がかかるため、数100μｓ以上の時間がかかってしまう。
【００６３】
半導体集積回路の多くは、電源投入直後動作可能となるまでの時間を定格値として規定しているが、その値は例えばシンクロナスＤＲＡＭでは200μｓであり、数100μｓ以上の安定化時間を取ることができない。これを回避する１つの方法は、抵抗値を低くすることによって短い時定数を実現することであるが、これでは消費電力が大きくなってしまう。
【００６４】
そこで次に、高抵抗を用いて超低消費電流を実現すると共に、電源投入直後に出力電圧が早く確定するようにした種々の実施の形態について説明する。
【００６５】
＜第３の実施の形態＞
図９は、この発明の第３の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００６６】
この実施の形態による回路は、Ｖoutのノードと可変抵抗回路１２の他端との間に容量１７が接続されている点が図１のものとは異なる。
【００６７】
上記容量１７は、Ｖoutのノードにおける電位変動を可変抵抗回路１２と抵抗１３との直列接続ノードである電圧Ｖａのノードに素早く伝え、出力電圧Ｖoutのノードの電位をオペアンプ１４に早く帰還させる機能を持つ。
【００６８】
図１０は、電源投入時における電源電圧ＶDD、出力電圧Ｖout及び電圧Ｖａそれぞれのノードにおける電位変化の状態を示す波形図である。
【００６９】
次に、図１０を参照して図９の回路の動作を説明する。
【００７０】
電源が投入されると、電源電位ＶDDは０Ｖから急激に上昇する。これに伴い、ＰＭＯＳトランジスタ１１を介して出力電圧Ｖoutのノードが充電され、Ｖoutのノードの電位も上昇する。ここで、容量１７によりＶoutのノードとＶａのノードとが容量結合されているので、Ｖoutのノードの電位上昇に伴ってＶａのノードの電位も上昇する。Ｖａのノードはオペアンプ１４の非反転入力端子（＋）に接続されているので、Ｖａのノードの電位が基準電位Ｖrefよりも高くなると、オペアンプ１４の出力が“Ｈ”となり、ＰＭＯＳトランジスタ１１がオフ状態になる。これによってＶoutのノードの電位の上昇が止められる。
【００７１】
この後は、先に説明したように、フィードバック回路の働きにより、Ｖoutのノードの電位が下がることによってＶａの電位が下がり、ＰＭＯＳトランジスタ１１がオン状態になることによってＶoutのノードの電位が上昇し、逆にＶoutのノードの電位が上がることによってＶａの電位が上がり、ＰＭＯＳトランジスタ１１がオフ状態になることによってＶoutのノードの電位の上昇が止まることにより、Ｖoutのノードの電位が一定値に制御される。
【００７２】
図１０中、破線で示したＶoutとＶａのノードの電位変化は、上記容量１７を設けていない場合である。この場合、電源投入直後にＶoutのノードの電位が急激に上昇するのに対して、Ｖａのノードの電位は穏やかに上昇する。このような現象が起こる理由は、抵抗１３が非常に大きな抵抗値と寄生容量とを持ち、Ｖoutのノードの電位がＶａのノードに影響を与える際に、抵抗１３の抵抗値と寄生容量との積で表される時定数分程度の遅延が生じるためである。このため、電位Ｖａはなかなか基準電圧Ｖrefに到達せず、従って、Ｖoutが所望の値より上昇しすぎてオーバーシュートを起こしてしまう。
【００７３】
第３の実施の形態によるものでは、容量１７によってＶoutのノードとＶａのノードを容量結合させているので、電源投入直後の動作を安定させることができ、電源投入直後に出力電位を早く確定させることができる。
【００７４】
なお、図９中の実施の形態回路における可変抵抗１２としては、図３に示した構成の回路の他に、例えば図１２（ａ）〜（ｃ）に示すような構成のものを使用することができる。
【００７５】
図１２（ａ）に示される可変抵抗１２は、４個の抵抗３１〜３４と、これらの各抵抗３１〜３４に対して並列に接続されたスイッチとしての４個のＮＭＯＳトランジスタ７１と、４ビットの制御信号in<0>〜in<3>のそれぞれが入力される４個のインバータ７２とから構成されている。そして、制御信号in<0>〜in<3>が４個のインバータ７２でそれぞれ反転されて４個のＮＭＯＳトランジスタ７１の各ゲートに入力される。４個の抵抗３１〜３４の各抵抗値は、図３中のものと同じである。
【００７６】
図１２（ａ）の可変抵抗１２において、４ビットの制御信号in<0>〜in<3>の全てが“０”であれば、４個のインバータ７２の出力は全て“１”となり、４個のＮＭＯＳトランジスタ７１の全てがオン状態になる。この場合、４個の抵抗３１〜３４はそれぞれの両端が短絡されるので、可変抵抗１２の抵抗値は０になる。
【００７７】
そして、例えばin<0>のみが“１”の場合には、この制御信号が入力されるインバータ７２の出力が“０”となり、このインバータ７２の出力がゲートに入力されるＮＭＯＳトランジスタ７１のみがオフ状態となる。従って、この場合には可変抵抗１２の両端間には抵抗３１のみが接続された状態となり、可変抵抗１２における抵抗値は抵抗３１の抵抗値となる。
【００７８】
また、例えばin<0>〜in<3>の全てが“１”であれば、４個のインバータ７２の出力が全て“０”となり、４個のＮＭＯＳトランジスタ７１の全てがオフ状態となる。従って、この場合には可変抵抗１２の両端間には抵抗３１〜３４が直列接続された状態となり、可変抵抗１２における抵抗値は抵抗３１〜３４の直列抵抗値となる。
【００７９】
図１２（ｂ）に示される可変抵抗１２は、各抵抗の両端を短絡するまたは解放するスイッチとして、図１２（ａ）中のＮＭＯＳトランジスタ７１の代わりにＰＭＯＳトランジスタ７３を使用するようにしたものである。この場合にはインバータ７２は不要である。
【００８０】
図１２（ｃ）に示される可変抵抗１２は、各抵抗の両端を短絡するまたは解放するスイッチとして、図１２（ａ）中のＮＭＯＳトランジスタ７１と図１２（ｂ）中のＰＭＯＳトランジスタ７３とを組み合わせて使用するようにしたものである。
【００８１】
なお、図１２（ａ）〜（ｃ）に示すような構成の可変抵抗１２においても、抵抗の数は４個に限定されるものではなく、４個以上設けるようにしてもよい。
【００８２】
ところで、図９の実施の形態回路では、容量１７の値については特に説明しなかったが、この容量１７の値としては、図３及び図１２（ａ）〜（ｃ）に示すような構成の可変抵抗回路１２を用いて、出力電圧Ｖoutの値が調整可能な0.5Vから2.375Ｖの間のほぼ中間の電圧をＶoutの所望値とした場合に、電源投入直後の出力電圧が最も早く安定するような値が選ばれる。容量１７の値を上記のような値に選べば、電源投入直後に出力電圧Ｖoutは図１０中の実線で示すように変化する。
【００８３】
ところが、容量１７をこのような値に固定して、出力電圧Ｖoutが例えば0.5Ｖになる設定を選択すると、図１１の波形図に示すように出力電圧Ｖoutの波形がオーバーシュートを起こしてしまう。また逆に出力電圧Ｖoutの設定値が例えば2.375Ｖの場合には、ＰＭＯＳトランジスタ１１がオフ状態にされるまでの時間が早すぎて、図１１の波形図に示すように出力電圧Ｖoutがなかなか設定値に到達しなくなる。
【００８４】
従って、一定値の容量ではなく、出力電圧Ｖoutの値に応じて容量値が変化する容量回路を用いてＶoutのノードとＶａのノードとを容量結合させるようにすれば、設定された出力電圧Ｖoutに応じて早く確定させることができるようになる。
【００８５】
＜第４の実施の形態＞
図１３は、この発明の第４の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００８６】
この実施の形態による回路は、図９の実施の形態回路における一定の値の容量１７に換えて、出力電圧Ｖoutの値に応じて容量値が変化する容量回路１８をＶoutのノードとＶａのノードとの間に接続するようにしたものである。
【００８７】
なお、この場合、可変抵抗回路１２としては図１２（ａ）に示すような構成のものを使用している。ただし、図１２（ａ）中のインバータ７２は図示を省略している。
【００８８】
容量回路１８は、出力電圧Ｖoutのノードと可変抵抗回路１２の他端との間に接続された容量８１と、Ｖoutのノードと可変抵抗回路１２の他端との間に接続され、ＮＭＯＳトランジスタ８２と容量８３とを直列接続した直列回路８４と、Ｖoutのノードと可変抵抗回路１２の他端との間に接続され、ＮＭＯＳトランジスタ８５と容量８６とを直列接続した直列回路８７とから構成されている。そして、上記ＮＭＯＳトランジスタ８２のゲートには制御信号in<2>の反転信号／in<2>が入力され、ＮＭＯＳトランジスタ８５のゲートには制御信号in<3>の反転信号／in<3>が入力される。
【００８９】
なお、可変抵抗回路１２の他端（電圧Ｖａのノード）と接地電圧ＶSSの供給ノードとの間には、電圧Ｖａの安定化を図るために安定化容量８８が接続されている。
【００９０】
このような構成において、４ビットの制御信号in<0>〜in<3>の全てが“０”であり、可変抵抗回路１２内の全てのＮＭＯＳトランジスタ７１がオン状態にされて、最も低い値に設定されたＶoutが出力される場合を考える。この場合、容量回路１８内の直列回路８４、８７におけるＮＭＯＳトランジスタ８２、８５がオン状態になるので、容量回路１８における容量値は３個の容量８１、８３及び８６の並列容量値となり、容量回路１８が取り得る最も大きな容量値となる。
【００９１】
従って、この場合には、電源投入直後にＶoutのノードの電位が上昇とすると、Ｖａのノードの電位が急激に上昇し、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に早くなる。従って、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が早く止まり、Ｖoutのノードの余分な電位上昇は生じない。すなわち、図１１に示されるような電源投入直後にオーバーシュートを起こしていた現象が解消され、Ｖoutは設定された値に早く確定する。
【００９２】
次に、４ビットの制御信号in<0>〜in<3>のうちin<2>とin<3>が“１”であり、可変抵抗回路１２内で比較的高い値を持つ抵抗３４、３３がＶoutのノードとＶａのノードとの間に直列に接続され、Ｖoutのノードからは比較的高い電圧が出力される場合を考える。この場合、容量回路１８内の直列回路８４、８５におけるＮＭＯＳトランジスタ８２、８５は共にオフ状態になり、容量回路１８における容量値は１個の容量８１の値と等しくなる。この場合、４ビットの制御信号in<0>〜in<3>の全てが“０”の場合と比べ、容量回路１８における容量値は減少する。従って、この場合には、ＶoutのノードとＶａのノードとの間の容量結合の程度が減少し、Ｖoutのノードの電位が上昇してもＶａのノードの電位はそれ程上昇しない。
【００９３】
そして、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に遅くなり、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が長く行われるので、Ｖoutの初期電位が高くなる。すなわち、図１１に示したような電源投入直後にＶoutがなかなか上昇しない現象は解消され、Ｖoutは設定された値に早く確定する。
【００９４】
なお、この実施の形態では、容量回路１８内にＮＭＯＳトランジスタと容量とを直列接続した直列回路が２個設けられているので、出力電圧Ｖoutの値が最も高いときと最も低いときの間が４段階に分けられ、それに対応して容量回路１８における容量値が変化するようになる。出力電圧Ｖoutの値は、可変抵抗回路１２内に設けられている４個の抵抗３１〜３４のうち抵抗値が高い抵抗によって大きく影響されるので、この実施の形態では最も抵抗値が高い抵抗３４と次に抵抗値が高い抵抗３３に対応して容量回路１８内に直列回路を設けるようにしている。しかし、それ程影響がない場合には、最も抵抗値が高い抵抗３４に対応して容量回路１８内に直列回路を１個設けるようにしてもよく、あるいはより高精度に制御する必要がある場合には２個以上の直列回路を設けるようにしてよい。
【００９５】
＜第５の実施の形態＞
図１４は、この発明の第５の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【００９６】
図１３の実施の形態で説明したように、出力電圧Ｖoutの設定値が高い場合にはＶoutのノードとＶａのノードとの間の容量結合を弱くし、設定値が低い場合には強くすることによって、電源投入後にＶoutを所望の値に早く確定させることができる。そして、図１３の実施の形態では、ＶoutのノードとＶａのノードとの間の容量結合の度合いを、ＶoutのノードとＶａのノードとの間に接続される容量値を変えることで実現している。
【００９７】
しかし、ＶoutのノードとＶａのノードとの間の容量結合の度合いは、Ｖａのノードに接続される安定化容量と、ＶoutのノードとＶａのノードとの間に接続される容量との比によっても決まる。
【００９８】
そこで、図１４に示した実施の形態回路では、ＶoutのノードとＶａのノードの間には容量８１のみを接続し、Ｖａのノードと接地電圧ＶSSのノードとの間に接続される容量の値を変えるようにしたものである。
【００９９】
図１４中の容量回路１８は、ＶoutのノードとＶａのノードの間に接続された容量８１と、Ｖａのノードと接地電圧ＶSSのノードとの間に接続された安定化容量８８と、Ｖａのノードと接地電圧ＶSSのノードとの間に接続され、ＮＭＯＳトランジスタ８９と容量９０とを直列接続した直列回路９１と、Ｖａのノードと接地電圧ＶSSのノードとの間に接続され、ＮＭＯＳトランジスタ９２と容量９３とを直列接続した直列回路９４とから構成されている。そして、上記ＮＭＯＳトランジスタ８９のゲートには制御信号in<2>が入力され、ＮＭＯＳトランジスタ９２のゲートには制御信号in<3>が入力される。
【０１００】
このような構成において、４ビットの制御信号in<0>〜in<3>の全てが“１”であり、可変抵抗回路１２内の全てのＮＭＯＳトランジスタ７１がオフ状態にされて、最も高い値に設定されたＶoutが出力される場合を考える。この場合、容量回路１８内の直列回路９１、９４におけるＮＭＯＳトランジスタ８９、９２はオン状態になるので、Ｖａのノードと接地電圧ＶSSのノードとの間には３個の容量８１、９０、９３が接続され、Ｖａのノードと接地電圧ＶSSのノードとの間の容量値が大きくなる。
【０１０１】
従って、この場合には、Ｖoutのノードの電位が上昇してもＶａのノードの電位はそれ程上昇しない。そして、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に遅くなり、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が長く行われるので、Ｖoutの初期電位が高くなる。すなわち、電源投入直後にＶoutがなかなか上昇しない現象は解消され、Ｖoutは設定された値に早く確定する。
【０１０２】
４ビットの制御信号in<0>〜in<3>のうちin<2>あるいはin<3>が“０”であり、Ｖoutのノードから比較的低い電圧が出力される場合には、直列回路９１、９４におけるＮＭＯＳトランジスタ８９あるいは９２がオフ状態になり、Ｖａのノードと接地電圧ＶSSのノードとの間の容量値は先の場合よりも小さくなる。このような場合にはＶoutのノードとＶａのノードとの間に接続されている容量８１による容量結合の効果が強まる。つまり、電源投入直後にＶoutのノードの電位が上昇とすると、Ｖａのノードの電位が急速に上昇し、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に早くなる。従って、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が早く止まり、Ｖoutのノードの余分な電位上昇は生じない。すなわち、電源投入直後にオーバーシュートは起きなくなり、Ｖoutは設定された値に早く確定する。
【０１０３】
なお、この実施の形態では、容量回路１８内にＮＭＯＳトランジスタと容量とを直列接続した直列回路が２個設けられているので、出力電圧Ｖoutの値が最も高いときと最も低いときの間が４段階に分けられ、それに対応して容量回路１８におけるＶａのノードとＶSSのノードとの間の容量値が変化するようになる。出力電圧Ｖoutの値は、可変抵抗回路１２内に設けられている４個の抵抗３１〜３４のうち抵抗値が高い抵抗によって大きく影響されるので、この実施の形態では最も抵抗値が高い抵抗３４と次に抵抗値が高い抵抗３３に対応して容量回路１８内に直列回路を設けるようにしている。しかし、それ程影響がない場合には、最も抵抗値が高い抵抗３４に対応して容量回路１８内に直列回路を１個設けるようにしてもよく、あるいはより高精度に制御する必要がある場合には２個以上の直列回路を設けるようにしてよい。
【０１０４】
＜第６の実施の形態＞
図１５は、この発明の第６の実施の形態による、電源回路を有する半導体集積回路の構成を示している。
【０１０５】
先の図９の実施の形態では、電源投入後にＶoutを所望の値に早く確定させるために、ＶoutのノードとＶａのノードとの間に容量１７を接続して両ノード間を容量結合させるようにしている。
【０１０６】
これに対して、図１５の実施の形態回路では、ＶoutのノードとＶａのノードとの間に容量回路１８を設けることで、設定された出力電圧Ｖoutに応じてＶoutを早く確定させると共に、可変抵抗回路１２の中間ノードに存在している寄生容量を早く充電して、Ｖoutを所望の値に早く確定させる効果を高めるようにしている。
【０１０７】
すなわち、この実施の形態回路に設けられている容量回路１８は、ＶoutのノードとＶａのノードとの間に接続された容量８１と、Ｖoutのノードと可変抵抗回路１２の中間ノード、例えば図１５では最も抵抗値が大きい抵抗３４と次に抵抗値が大きい抵抗３３の直列接続ノードとの間に接続された容量９５と、Ｖoutのノードと上記両抵抗３４、抵抗３３の直列接続ノードとの間に接続され、ＮＭＯＳトランジスタ９６と容量９７とを直列接続した直列回路９８とから構成されている。なお、上記トランジスタ９６のゲートには制御信号in<2>が入力される。
【０１０８】
この実施の形態回路において、容量９５は、可変抵抗回路１２の中間ノードのうち最も抵抗値が大きい抵抗３４と次に抵抗値が大きい抵抗３３の直列接続ノードに存在している寄生容量を、Ｖoutのノードの電位に応じて充電するためのものである。
【０１０９】
なお、抵抗３４が選択されるか否かによって、抵抗３４と抵抗３３の直列接続ノードの電位を持ち上げる量が違ってくるので、ＮＭＯＳトランジスタ９６と容量９７とからなる直列回路９８を設け、抵抗３４が選択される時にはＮＭＯＳトランジスタ９６をオンさせて、容量９６を介して、抵抗３４と抵抗３３の直列接続ノードに存在している寄生容量を充電する。
【０１１０】
この実施の形態では、電源投入直後にＶoutのノードの電位が上昇とすると、容量８１を介した経路により、Ｖａのノードの電位が影響を受けて、Ｖａのノードの電位が急激に上昇し、オペアンプ１４の出力によってＰＭＯＳトランジスタ１１がオフ状態にされるのが電源投入後、相対的に早くなる。従って、ＰＭＯＳトランジスタ１１を介したＶoutのノードの充電が早く止まり、Ｖoutのノードの余分な電位上昇は生じなくなり、Ｖoutは設定された値に早く確定する。
【０１１１】
また、これと同時に容量９５または容量９５と９６による経路により、抵抗３４と抵抗３３の直列接続ノードに存在している寄生容量が充電され、Ｖoutが設定された値に確定する速度が速くなる。
【０１１２】
なお、上記図１３ないし図１５の各実施の形態回路では、可変抵抗回路１２として図１２（ａ）に示すような構成のものを用いる場合について説明したが、これは図１２（ｂ）、（ｃ）に示すような構成のもの、あるいは図３に示すような構成のものを使用するようにしてもよい。また、可変抵抗回路１２に設けられる抵抗の数も４個に限定されるものではなく４個以上又は３個以下の数だけ設けるような構成としてもよい。
【０１１３】
さらに、上記図１３ないし図１５の各実施の形態の変形例として、図８の実施の形態のように、ＮＭＯＳトランジスタ１５、１６からなるカレントミラー回路を設ける構成としてもよい。カレントミラー回路を設ける場合、容量１７や容量回路１８は、ＮＭＯＳトランジスタ１５のソースのノードとＶａのノードとに接続する。そして、このカレントミラー回路を設けることで、図８の実施の形態の場合と同様に、Ｖoutの電位変動を小さく押さえることができる。
【０１１４】
第４乃至第６の実施の形態では、第１乃至第３の実施の形態回路と同様に、面積を削減することができる、素子の製造上のばらつきに対して強くなり回路動作の安定性を図ることができる、という効果が得られる上に、さらに、電源投入直後にＶoutのノードの電位を設定された値に早く確定させることができ、高速起動が実現できるという効果が得られる。
【０１１５】
【発明の効果】
以上説明したようにこの発明によれば、回路面積の削減を図ることができると共に安定した回路動作を得ることができる電源回路を有する半導体集積回路を提供することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図２】図１中のオペアンプの具体的な構成例を示す回路図。
【図３】図１で使用される可変抵抗回路の具体的な構成例を示す回路図。
【図４】図１中の抵抗の素子構造を示す断面図。
【図５】図３中のスイッチ回路を抜き出して内部接続状態を示す図。
【図６】図３中のスイッチ回路の具体的な構成の一例を示す回路図。
【図７】図３の可変抵抗回路の内部接続状態の変化を示す回路図。
【図８】この発明の第２の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図９】この発明の第３の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１０】図９の回路の電源投入時における各ノードの電位変化の状態を示す波形図。
【図１１】図９の回路をある条件で動作させた時の電源投入時における各ノードの電位変化の状態を示す波形図。
【図１２】図９中の実施の形態回路における可変抵抗の他の構成例を示す回路図。
【図１３】この発明の第４の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１４】この発明の第５の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１５】この発明の第６の実施の形態による電源回路を有する半導体集積回路の構成を示す回路図。
【図１６】従来の電源回路の一例を示す回路図。
【符号の説明】
１１…ＰＭＯＳトランジスタ、
１２…可変抵抗回路、
１３、３１〜３４…抵抗、
１４…オペアンプ、
１５、１６…ＮＭＯＳトランジスタ、
１７…容量、
１８…容量回路、
３５〜３９…スイッチ回路。
Claims (5)
- 電流通路の一端が第１の電圧の供給ノードに接続され、電流通路の他端が電圧出力ノードに接続されたトランジスタと、
上記電圧出力ノードに接続された一端、複数の第１の抵抗、及び他端を有し、制御信号に応じて抵抗値が変化する可変抵抗回路と、
上記可変抵抗回路の他端と第２の電圧の供給ノードとの間に接続された第２の抵抗と、
上記可変抵抗回路の他端の電圧を基準電圧と比較し、この比較結果に応じた信号を上記トランジスタのゲートにフィードバックする比較回路
とを具備し、
上記複数の第１の抵抗はそれぞれ拡散層抵抗からなり、上記制御信号に応じて上記第１の抵抗が選択され、選択された上記第１の抵抗が上記可変抵抗回路の一端と上記可変抵抗回路の他端との間で直列に接続され、かつ非選択の上記第１の抵抗が上記第２の電圧の供給ノードに接続されることを特徴とする半導体集積回路。 - 電流通路の一端が第１の電圧の供給ノードに接続された第１極性の第１のトランジスタと、
電流通路の一端及びゲートが上記第１のトランジスタの電流通路の他端に接続された第２極性の第２のトランジスタと、
上記第２のトランジスタの電流通路の他端に接続された一端、複数の第１の抵抗、及び他端を有し、制御信号に応じて抵抗値が変化する可変抵抗回路と、
上記可変抵抗回路の他端と第２の電圧の供給ノードとの間に接続された第２の抵抗と、
上記可変抵抗回路の他端の電圧を基準電圧と比較し、この比較結果に応じた信号を上記第１のトランジスタのゲートにフィードバックする比較回路と、
ゲートが上記第２のトランジスタのゲートに接続され、電流通路が第３の電圧の供給ノードと電圧出力ノードとの間に接続された第２極性の第３のトランジスタ
とを具備し、
上記複数の第１の抵抗はそれぞれ拡散層抵抗からなり、上記制御信号に応じて上記第１の抵抗が選択され、選択された上記第１の抵抗が上記可変抵抗回路の一端と上記可変抵抗回路の他端との間で直列に接続され、かつ非選択の上記第１の抵抗が上記第２の電圧の供給ノードに接続されることを特徴とする半導体集積回路。 - 前記複数の第１の抵抗のうち抵抗値が最も小さいものが前記第２の電圧の供給ノードに最も近くなるよう配置され、前記第２の電圧の供給ノードから遠ざかるのに伴なって抵抗値が順次大きくなるように前記複数の第１の抵抗が配置されることを特徴とする請求項１又は２記載の半導体集積回路。
- 前記電圧出力ノードと前記可変抵抗回路の他端とに接続された容量回路を具備したことを特徴とする請求項１記載の半導体集積回路。
- 前記第２のトランジスタの電流通路の他端と前記可変抵抗回路の他端とに接続された容量回路を具備したことを特徴とする請求項２記載の半導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267678A JP3851791B2 (ja) | 2001-09-04 | 2001-09-04 | 半導体集積回路 |
| US10/233,529 US6744305B2 (en) | 2001-09-04 | 2002-09-04 | Power supply circuit having value of output voltage adjusted |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001267678A JP3851791B2 (ja) | 2001-09-04 | 2001-09-04 | 半導体集積回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003076431A JP2003076431A (ja) | 2003-03-14 |
| JP2003076431A5 JP2003076431A5 (ja) | 2005-07-21 |
| JP3851791B2 true JP3851791B2 (ja) | 2006-11-29 |
Family
ID=19093781
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001267678A Expired - Fee Related JP3851791B2 (ja) | 2001-09-04 | 2001-09-04 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6744305B2 (ja) |
| JP (1) | JP3851791B2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10226057B3 (de) * | 2002-06-12 | 2004-02-12 | Infineon Technologies Ag | Integrierte Schaltung mit Spannungsteiler und gepuffertem Kondensator |
| JP4025167B2 (ja) * | 2002-10-17 | 2007-12-19 | 株式会社東芝 | 抵抗素子を有する半導体装置 |
| US7402987B2 (en) * | 2005-07-21 | 2008-07-22 | Agere Systems Inc. | Low-dropout regulator with startup overshoot control |
| EP1892600B1 (en) | 2006-08-24 | 2016-07-27 | Micron Technology, Inc. | Voltage regulator for non-volatile memories implemented with low-voltage transistors |
| US20070170979A1 (en) * | 2005-11-25 | 2007-07-26 | Giovanni Campardo | Charge pump systems and methods |
| KR100744131B1 (ko) * | 2006-02-21 | 2007-08-01 | 삼성전자주식회사 | 냉온에서 동작 속도가 향상되는 메모리 집적회로 장치 |
| JP4843472B2 (ja) | 2006-03-13 | 2011-12-21 | 株式会社東芝 | 電圧発生回路 |
| DE602006016230D1 (de) * | 2006-03-17 | 2010-09-30 | St Microelectronics Srl | Mit Niederspannungstransistoren implementierter Pegelschieber für eine Halbleiterspeichervorrichtung |
| US20090324521A1 (en) | 2007-07-27 | 2009-12-31 | Jonathan Robert Cetti | Personal Care Article For Sequentially Dispensing Compositions With Variable Concentrations Of Hydrophobic Benefit Materials |
| US20110089196A1 (en) | 2007-07-27 | 2011-04-21 | Jonathan Robert Cetti | Personal-care article for sequentially dispensing compositions with variable concentrations of hydrophobic benefit materials |
| US8248055B2 (en) * | 2008-05-29 | 2012-08-21 | Texas Instruments Incorporated | Voltage reference with improved linearity addressing variable impedance characteristics at output node |
| WO2010088430A2 (en) | 2009-01-28 | 2010-08-05 | The Procter & Gamble Company | Methods for improving skin quality using rinse-off personal care compositions with variable amounts of hydrophobic benefit agents |
| JP2010244671A (ja) * | 2009-03-19 | 2010-10-28 | Toshiba Corp | 内部電源電圧発生回路 |
| JP2011053957A (ja) * | 2009-09-02 | 2011-03-17 | Toshiba Corp | 参照電流生成回路 |
| EP3196647B1 (en) | 2010-01-17 | 2019-09-25 | The Procter & Gamble Company | Biomarker-based methods for identifying and formulating compositions that improve skin quality and reduce the visible signs of aging in skin |
| EP2579835B1 (en) | 2010-06-11 | 2020-06-24 | The Procter and Gamble Company | Compositions for treating skin |
| US8289062B2 (en) | 2010-09-16 | 2012-10-16 | Micron Technology, Inc. | Analog delay lines and adaptive biasing |
| KR101141456B1 (ko) | 2010-12-07 | 2012-05-04 | 삼성전기주식회사 | 전압 레벨 시프터 |
| US8742624B1 (en) * | 2010-12-27 | 2014-06-03 | Juniper Networks, Inc. | N+1 power supply system upgrade using dual output power supplies |
| WO2012144062A1 (ja) * | 2011-04-22 | 2012-10-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN102364856B (zh) * | 2011-06-30 | 2013-10-16 | 成都芯源系统有限公司 | 开关电源及其空载控制电路和控制方法 |
| KR101802439B1 (ko) | 2011-07-14 | 2017-11-29 | 삼성전자주식회사 | 전압 레귤레이터 및 이를 포함하는 메모리 장치 |
| JP5597655B2 (ja) * | 2012-01-30 | 2014-10-01 | 株式会社東芝 | 電圧発生回路及び半導体記憶装置 |
| KR20130098041A (ko) * | 2012-02-27 | 2013-09-04 | 삼성전자주식회사 | 낮은 외부 전원 전압에 적합한 전압 발생부들 |
| US8895041B2 (en) | 2012-03-23 | 2014-11-25 | The Procter & Gamble Company | Compositions for delivering perfume to the skin |
| JP2014048681A (ja) * | 2012-08-29 | 2014-03-17 | Toshiba Corp | 電源装置 |
| CN103488224B (zh) * | 2013-10-10 | 2015-03-25 | 中国科学院上海高等研究院 | 基于比值来调节数字电位器的方法、系统及电路 |
| CN108028059B (zh) * | 2015-09-09 | 2021-08-24 | 东芝存储器株式会社 | 半导体存储器件 |
| US9977073B2 (en) * | 2016-06-10 | 2018-05-22 | Integrated Device Technoloy, Inc. | On-die verification of resistor fabricated in CMOS process |
| JP6501325B1 (ja) * | 2018-01-30 | 2019-04-17 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3369807B2 (ja) | 1995-08-30 | 2003-01-20 | 株式会社東芝 | 半導体装置 |
| JP3543493B2 (ja) | 1996-06-07 | 2004-07-14 | 株式会社デンソー | 電子回路の動作特性補正装置 |
| US5808458A (en) * | 1996-10-04 | 1998-09-15 | Rohm Co., Ltd. | Regulated power supply circuit |
| KR100190101B1 (ko) | 1996-10-18 | 1999-06-01 | 윤종용 | 반도체 장치의 내부 전압 변환 회로 |
| JP3497708B2 (ja) | 1997-10-09 | 2004-02-16 | 株式会社東芝 | 半導体集積回路 |
| JP3507706B2 (ja) | 1998-07-28 | 2004-03-15 | 株式会社東芝 | 半導体装置 |
| JP3738280B2 (ja) * | 2000-01-31 | 2006-01-25 | 富士通株式会社 | 内部電源電圧生成回路 |
| JP4743938B2 (ja) * | 2000-06-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| US6414537B1 (en) * | 2000-09-12 | 2002-07-02 | National Semiconductor Corporation | Voltage reference circuit with fast disable |
-
2001
- 2001-09-04 JP JP2001267678A patent/JP3851791B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-04 US US10/233,529 patent/US6744305B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003076431A (ja) | 2003-03-14 |
| US20030042971A1 (en) | 2003-03-06 |
| US6744305B2 (en) | 2004-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3851791B2 (ja) | 半導体集積回路 | |
| US6441669B2 (en) | Internal power-source potential supply circuit, step-up potential generating system, output potential supply circuit, and semiconductor memory | |
| US7521971B2 (en) | Buffer circuit | |
| US7772817B2 (en) | Constant voltage circuit capable of quickly responding to a sudden change of load current | |
| US7893671B2 (en) | Regulator with improved load regulation | |
| KR960011557B1 (ko) | 전압공급회로 및 이 회로를 포함하는 반도체 장치 | |
| JP3516556B2 (ja) | 内部電源回路 | |
| US8519692B2 (en) | Voltage regulator | |
| TWI626521B (zh) | 低壓差穩壓裝置及其操作方法 | |
| US4868483A (en) | Power voltage regulator circuit | |
| US7834680B2 (en) | Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions | |
| KR20040030242A (ko) | 전압 레귤레이터 | |
| KR100336751B1 (ko) | 전압 조정회로 | |
| JP2000049585A (ja) | 出力バッファ回路 | |
| KR100422031B1 (ko) | 복수의기준전압을발생하는기준전압발생회로 | |
| JP2004240646A (ja) | 定電圧回路 | |
| US6424134B2 (en) | Semiconductor integrated circuit device capable of stably generating internal voltage independent of an external power supply voltage | |
| KR100266901B1 (ko) | 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치 | |
| KR100549945B1 (ko) | 내부전원 전압발생회로 | |
| JP2000181554A (ja) | 基準電圧発生回路のスタートアップ回路 | |
| WO2006134175A2 (en) | Cmos integrated circuit for correction of duty cycle of clock signal | |
| US6127881A (en) | Multiplier circuit | |
| JP3868131B2 (ja) | バックバイアス回路 | |
| US6522591B2 (en) | Semiconductor memory circuit | |
| JP3641345B2 (ja) | 基板バイアス効果を利用した遅延回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041126 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060904 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |