JP3738019B2

JP3738019B2 - スイッチング電源装置用制御装置及びスイッチング電源装置

Info

Publication number: JP3738019B2
Application number: JP2003313099A
Authority: JP
Inventors: 研松浦
Original assignee: TDK Corp
Current assignee: TDK Corp
Priority date: 2003-09-04
Filing date: 2003-09-04
Publication date: 2006-01-25
Anticipated expiration: 2023-09-04
Also published as: JP2005086845A

Description

本発明は、Ｂａｎｇ−Ｂａｎｇ制御を用いたスイッチング電源装置用制御装置及びスイッチング電源装置に関する。

スイッチング電源装置は、小型軽量かつ高効率等の特長を有しており、各種機器に組み込まれているＣＰＵ[Central Processing Unit]、ＭＰＵ[Micro Processing Unit]、ＤＳＰ[Digital Signal Processor]等の負荷の電源として幅広く利用されている。これら負荷では、低電圧化及び高速処理化が進み、消費電流が増加する一方である。そのため、スイッチング電源装置では、負荷における処理負荷に応じて、負荷電流が急減に増大したりあるいは減少したりする。また、スイッチング電源装置は、広い入力電圧範囲に対応が容易という特長を有しており、世界数カ国で対応可能な電源や入力電圧の仕様設定が広い電源としても利用されている。スイッチング電源装置では、このような負荷電流や入力電圧の変化に対して安定した出力電圧を保障する必要がある。さらに、負荷電流や入力電圧の急激な変化に対して出力電圧が過渡応答となった場合でも、スイッチング電源装置では、安定した状態に迅速に回復することが求められている。

そのために、スイッチング電源装置は、デジタル制御方式のコントローラＩＣ[Integrated Circuit]等の制御装置を備えており、この制御装置によりＦＥＴ[Field Effect Transistor]等のスイッチング素子を高速にオン／オフする（非特許文献１参照）。一般に、スイッチング電源装置ではフィードバックによるＰＷＭ[Pulse Width Modulation]制御が用いられており、制御装置ではスイッチング素子をオン／オフするためのＰＷＭ信号を生成している。スイッチング電源装置におけるＰＷＭ制御の一般的な手法としては、オペアンプによる差動増幅器でスイッチング電源装置の出力電圧と目標電圧とを差動増幅し、コンパレータでその差動増幅した信号とランプ信号とを比較することによってＰＷＭ信号におけるパルス幅を設定する。

近年、ＣＰＵ等の負荷の更なる低電圧化やクロックの高速化が進み、スイッチング電源装置では負荷電流や出力電圧の変動に対する応答の更なる高速化が求められている。しかし、ＰＷＭ制御の場合、コンパレータの前段に差動増幅器を用いているので、高速化に限界がある。そこで、更なる高速化を実現するために、スイッチング電源装置においてＢａｎｇ−Ｂａｎｇ制御を用いることが検討されている。スイッチング電源装置におけるＢａｎｇ−Ｂａｎｇ制御の一般的な手法としては、コンパレータでスイッチング電源装置の出力電圧と目標電圧とを比較し、この２つの電圧の大小関係に応じて駆動信号におけるオン信号とオフ信号を設定する。
原田耕介、二宮保、顧文建共著、「スイッチングコンバータの基礎」、コロナ社、ｐ．４８〜７９

しかし、Ｂａｎｇ−Ｂａｎｇ制御では、スイッチング電源装置で検出された出力電圧をコンパレータで直接比較するので、その出力電圧にノイズが乗っていると、駆動信号のオン信号／オフ信号がノイズに応じて激しく変動する。そのため、Ｂａｎｇ−Ｂａｎｇ制御を行う場合、コンパレータで比較する前に、検出した出力電圧をローパスフィルタに通し、ノイズを除去する必要がある。ローパスフィルタを用いた場合、ローパスフィルタを通過させた後の出力電圧は、実際に検出した出力電圧に対して位相が遅れる。そのため、駆動信号は位相遅れを含む出力電圧に基づいてオン信号／オフ信号が設定されるので、駆動信号のオン信号とオフ信号との切り換りがスイッチング電源装置における実際の出力電圧の変動に対して遅れを生じる。その結果、この駆動信号によって制御されるスイッチング電源装置では、負荷電流が一定の場合でも、出力電圧の変動（リップル）が大きくなる。それに応じて出力電圧の周期が長くなり（ひいては、駆動信号の周期も長くなり）、スイッチング電源装置における応答性が悪化する。

そこで、本発明は、Ｂａｎｇ−Ｂａｎｇ制御を用いたスイッチング電源装置において、位相遅れに起因する出力電圧の変動を防止するスイッチング電源装置用制御装置及びスイッチング電源装置を提供することを課題とする。

本発明に係るスイッチング電源装置用制御装置は、スイッチング電源装置のスイッチング素子を駆動する駆動信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、スイッチング電源装置で検出された出力電圧の高周波成分を遮断するローパスフィルタと、ローパスフィルタで高周波成分が遮断された出力電圧と演算手段で演算した信号を加算する加算手段と、加算手段で加算した出力電圧とスイッチング電源装置における目標電圧とに基づいて駆動信号を生成する駆動信号生成手段とを含み、演算手段は、駆動信号生成手段で生成した駆動信号を演算することを特徴とする。

このスイッチング電源装置用制御装置では、演算手段により駆動信号に対応した信号に対して低周波成分を遮断するとともに積分を施し、補正手段によりスイッチング電源装置で検出された出力電圧を演算手段で演算した信号により補正する。さらに、この制御装置では、フィードバックによるＢａｎｇ−Ｂａｎｇ制御によって出力電圧を目標電圧に制御するために、駆動信号生成手段により補正手段で補正した出力電圧とスイッチング電源装置の目標電圧とに基づいて駆動信号を生成する。そして、制御装置では、この駆動信号によってスイッチング素子を駆動制御する。このように、制御装置では、制御装置の出力である駆動信号をフィードバックさせ、その駆動信号に対応した信号に対して位相進み（積分）と直流利得確保（低周波成分遮断）となる演算を施し、その演算値を利用して出力電圧を補正し、その補正した出力電圧に基づいて駆動信号を生成している。制御装置では、スイッチング電源装置で検出された出力電圧がローパスフィルタを通されるなどして位相遅れとなるが、上記補正によってその出力電圧の位相遅れを補償している。この位相補償によって制御装置では実際の出力電圧の変動に対して遅れがないかあるいは殆ど遅れがない補正出力電圧に基づいて駆動信号を生成することができるので、生成された駆動信号は実際の出力電圧の変動に対して遅れなくオン信号とオフ信号とが切り換る信号となる。その結果、スイッチング電源装置では、位相遅れがない駆動信号によってスイッチング素子がスイッチングするので、位相遅れが起因となって出力電圧の変動（リップル）が大きくなることはなく、Ｂａｎｇ−Ｂａｎｇ制御による高速応答が可能となる。

なお、駆動信号に対応した信号は、駆動信号のオン信号／オフ信号を表す様々な信号であり、例えば、駆動信号生成手段で生成した駆動信号自体、駆動信号によって駆動されたスイッチング素子のスイッチング動作によって変化する電圧（スイッチング電源装置の平滑回路に入力される電圧）である。

本発明の上記スイッチング電源装置用制御装置では、演算手段は、ハイパスフィルタ機能と積分機能とを融合させた演算回路としてもよい。

このスイッチング電源装置用制御装置では、ハイパスフィルタ機能と積分機能とを融合させた演算回路により駆動信号に対応した信号に対して低周波成分を遮断するとともに積分を施し、駆動信号に対応した信号に対して位相進みと直流利得確保となる演算を施す。

本発明の上記スイッチング電源装置用制御装置では、演算手段は、駆動信号に含まれる低周波成分を遮断するハイパスフィルタと、ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段とを含む構成としてもよい。

このスイッチング電源装置用制御装置では、ハイパスフィルタによって駆動信号に対応した信号に含まれる低周波成分を遮断し、積分手段によりその低周波成分を遮断した信号を積分し、駆動信号に対応した信号に対して位相進みと直流利得確保となる演算を施す。

本発明の上記スイッチング電源装置用制御装置では、演算回路におけるハイパスフィルタ機能又はハイパスフィルタは、二次のハイパスフィルタであると好適である。

このスイッチング電源装置用制御装置では、演算手段におけるハイパスフィルタを二次のハイパスフィルタとすることによって、駆動信号の低周波成分を確実に遮断することができる。

本発明の上記スイッチング電源装置用制御装置では、スイッチング電源装置で検出された出力電圧の高周波成分を遮断するローパスフィルタを含み、補正手段は、ローパスフィルタで高周波成分が遮断された出力電圧を補正する構成にすると好適である。

このスイッチング電源装置用制御装置では、ローパスフィルタによりスイッチング電源装置で検出された出力電圧の高周波低分を遮断し、補正手段によりこのローパスフィルタを通した出力電圧を補正する。そのため、この制御装置では、出力電圧に入った不要なノイズによって除去するので、ノイズによる影響を排除した駆動信号を生成することができる。また、制御装置では、ローパルフィルタを通すことによって出力電圧に位相遅れが生じるが、演算手段及び補正手段による位相補償によってその位相遅れを解消することができる。

本発明の上記スイッチング電源装置用制御装置では、上記演算手段がスイッチング電源装置に構成されるＬＣ回路の共振周波数を中心とした周波数領域の利得が高いと好適である。

このスイッチング電源装置用制御装置は、利得特性がスイッチング電源装置にＬＣ回路の共振周波数を中心とした周波数領域の利得が高くなるように構成される。つまり、この制御装置では、駆動信号に対応した信号に対して演算を施し、その演算値によって出力電圧を補正することによって、ＬＣ回路の共振周波数を中心とした周波数領域の成分を他の周波数領域に比べて多く透過することができる。

本発明に係るスイッチング電源装置は、スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子とを含み、制御装置は、上記のいずれかの制御装置であることを特徴とする。

このスイッチング電源装置では、制御装置を上記制御装置の構成とし、位相補償された出力電圧に基づいて生成された駆動信号によりスイッチング素子をオン／オフする。そして、このスイッチング電源装置では、目標電圧となるように、スイッチング素子のオン／オフにより入力電圧を出力電圧に変換する。上記制御装置によって制御されることにより、このスイッチング電源装置では、位相遅れがない駆動信号によってスイッチング素子がスイッチングするので、位相遅れが起因となって出力電圧の変動（リップル）が大きくなることはなく、Ｂａｎｇ−Ｂａｎｇ制御による高速応答が可能となる。

本発明によれば、Ｂａｎｇ−Ｂａｎｇ制御を用いたスイッチング電源装置において、駆動信号を生成するために用いる出力電圧の位相を補償することによって、位相遅れに起因する出力電圧の変動を防止することができる。

以下、図面を参照して、本発明に係るスイッチング電源装置用制御装置及びスイッチング電源装置の実施の形態を説明する。

本実施の形態では、本発明に係るスイッチング電源装置を降圧型のＤＣ／ＤＣコンバータに適用し、本発明に係るスイッチング電源装置用制御装置をＤＣ／ＤＣコンバータのスイッチング素子を制御するための駆動信号を生成するコントローラＩＣに適用する。本実施の形態に係るコントローラＩＣは、高速で処理を行うデジタル制御式であり、Ｂａｎｇ−Ｂａｎｇ制御によりＤＣ／ＤＣコンバータをフィードバック制御する。

図１を参照して、ＤＣ／ＤＣコンバータ１の構成について説明する。図１は、ＤＣ／ＤＣコンバータの構成図である。

ＤＣ／ＤＣコンバータ１は、直流の入力電圧Ｖ_Ｉを直流の出力電圧Ｖ_Ｏ（＜Ｖ_Ｉ）に変換する電源回路であり、様々な用途で使用でき、例えば、ＶＲＭ[Voltage Regulator Module]で使用される。また、ＤＣ／ＤＣコンバータ１は、応答を高速化するために、Ｂａｎｇ−Ｂａｎｇ制御によりスイッチング素子をオン／オフするスイッチングレギュレータである。入力電圧Ｖ_Ｉは、可変であり、入力電圧範囲（例えば、５〜１２Ｖ）が設定されている。出力電圧Ｖ_Ｏは、負荷Ｌに応じて一定の目標電圧（例えば、１Ｖ）が設定されている。負荷Ｌは、例えば、コンピュータやルータ等の通信機器などのＣＰＵ、ＭＰＵ、ＤＳＰが相当し、処理負荷に応じて負荷電流が大きく変動する負荷である。

ＤＣ／ＤＣコンバータ１は、主な構成として、スイッチング素子としての２個のＭＯＳＦＥＴ２，３、インダクタ４、コンデンサ５及びコントローラＩＣ６を備えている。ＭＯＳＦＥＴ２は、コントローラＩＣ６からの駆動信号ＤＳがハイ信号ときにオンする。ＭＯＳＦＥＴ３は、駆動信号ＤＳがロー信号のときにオンする。インダクタ４及びコンデンサ５は、平滑回路を構成する。ＭＯＳＦＥＴ２，３のスイッチング動作によって振幅が電源Ｓによる入力電圧Ｖ_Ｉに等しいパルス状電圧が平滑回路に出力され、平滑回路においてそのパルス状電圧を平均化する。コントローラＩＣ６は、電圧センサ（図示せず）で検出された出力電圧Ｖ_Ｏが目標電圧となるように、この出力電圧Ｖ_Ｏに基づいてＢａｎｇ−Ｂａｎｇ制御により駆動信号ＤＳを生成し、ＭＯＳＦＥＴ２，３のオン／オフを制御する。

図１〜図９を参照して、コントローラＩＣ６について詳細に説明する。図２は、図１の演算回路をデジタル回路で構成した場合の一例を示す回路図である。図３は、図１の演算回路をアナログ回路で構成した場合の一例を示す回路図である。図４は、帰還ループで帰還する制御回路の一例を示す図である。図５は、図４の制御回路における伝達関数のゲイン特性を示す図である。図６は、図４の制御回路における伝達関数の位相特性を示す図である。図７は、図１のコントローラＩＣにおける伝達関数のゲイン特性を示す図である。図８は、図１のコントローラＩＣにおける伝達関数の位相特性を示す図である。図９は、コントローラＩＣにおけるタイミングチャートであり、（ａ）がコントローラＩＣに入力される出力電圧Ｖ_Ｏであり、（ｂ）がローパスフィルタを通過した後の高周波遮断出力電圧Ｖ_ＬＰＦであり、（ｃ）が演算回路から出力される位相補償信号Ｖ_Ｓであり、（ｄ）がコンパレータに入力される補正出力電圧Ｖ_Ｃと目標電圧Ｖ_Ｒであり、（ｅ）がコントローラＩＣが出力する駆動信号ＤＳである。

コントローラＩＣ６は、マスタクロック（例えば、１０ＭＨｚ〜１００ＭＨｚ）に基づいて動作するデジタル回路である。コントローラＩＣ６では、Ｂａｎｇ−Ｂａｎｇ制御によるフィードバック制御により、Ａ／Ｄ変換されたデジタルの出力電圧Ｖ_Ｏと目標電圧Ｖ_Ｒとに基づいて駆動信号ＤＳを生成する。特に、コントローラＩＣ６では、出力電圧Ｖ_Ｏに含まれるノイズを除去するために、出力電圧Ｖ_Ｏの高周波成分を遮断する。さらに、コントローラＩＣ６では、位相補償と直流利得確保を実現するために、生成した駆動信号ＤＳをマイナループによってフィードバックし、駆動信号ＤＳに所定の演算を施した位相補償信号Ｖ_Ｓにより高周波成分遮断後の出力電圧Ｖ_ＬＰＦを補正する。そのために、コントローラＩＣ６は、ローパスフィルタ１０、演算回路１１、加算器１２、コンパレータ１３、電源１４を備えている。

本実施の形態では、ローパスフィルタ１０が特許請求の範囲に記載するローパスフィルタに相当し、演算回路１１が特許請求の範囲に記載する演算手段（演算回路）に相当し、加算器１２が特許請求の範囲に記載する補正手段に相当し、コンパレータ１３が特許請求の範囲に記載する駆動信号生成手段に相当する。

ローパスフィルタ１０は、ＤＣ／ＤＣコンバータ１で検出され、デジタルに変換された後の出力電圧Ｖ_Ｏが入力される。そして、ローパスフィルタ１０では、この出力電圧Ｖ_Ｏの高周波成分を遮断し、高周波遮断出力電圧Ｖ_ＬＰＦを出力する。出力電圧Ｖ_Ｏをローパスフィルタ１０に通すことによって出力電圧Ｖ_Ｏに含まれるノイズを取り除き、ノイズによって駆動信号ＤＳのハイ信号とロー信号とが切り換るのを防止する。ちなみに、ローパスフィルタ１０を通すと、ＤＣ／ＤＣコンバータ１で検出された出力電圧Ｖ_Ｏの位相に対して高周波遮断出力電圧Ｖ_ＬＰＦの位相に遅れを生じる（図９（ａ）、（ｂ）参照）。なお、ローパスフィルタ１０のカットオフ周波数は、例えば、１ＭＨｚである。

演算回路１１は、位相進みと直流利得確保を実現するために、二次のハイパスフィルタと積分器とを融合させた演算回路となっている。演算回路１１では、コンパレータ１３から出力された駆動信号ＤＳに対して低周波成分を遮断するとともに積分を施し、位相補償信号Ｖ_Ｓを出力する。このように、演算回路１１において積分器を備えることによって、コントローラＩＣ６の伝達関数が位相進みとなる。ローパスフィルタ１０によって位相遅れが発生した出力電圧Ｖ_ＬＰＦの位相補償を実現することができる。さらに、演算回路１１において二次のハイパスフィルタで低周波成分を遮断することによって、積分された値が飽和（無限大に発散）することを防止することができる。

演算回路１１は、図２に示すように、遅延器であるＤフリップフロップ１１ａ〜１１ｃ、乗算係数が（ｂ１＋ｂ２）の乗算器１１ｄ、乗算係数が（ｂ１＊ｂ２）の乗算器１１ｅ、加算器１１ｆで構成することができる。このデジタルの演算回路１１の回路構成は、以下の式（１）により表される伝達関数Ｈ（Ｚ）に基づいて構成されている。

なお、演算回路１１は、図２に示す回路構成以外でも、式（１）の伝達関数を満たすデジタル回路であればよい。あるいは、制御手段をアナログ回路で構成する場合、演算回路１１は、図３に示すように、コンデンサ１１ｇ，１１ｈ、抵抗１１ｉ，１１ｊで構成することができる。このアナログの演算回路１１の回路構成は、以下の式（２）により表される伝達関数Ｈ（Ｓ）に基づいて構成される。

式（２）において、Ｃ１はコンデンサ１１ｇの静電容量であり、Ｃ２はコンデンサ１１ｈの静電容量であり、Ｒ１は抵抗１１ｉの抵抗値であり、Ｒ２は抵抗１１ｊの抵抗値である。

加算器１２は、高周波遮断出力電圧Ｖ_ＬＰＦと位相補償信号Ｖ_Ｓとが入力され、高周波遮断出力電圧Ｖ_ＬＰＦに位相補償信号Ｖ_Ｓを加算し、その加算値（Ｖ_ＬＰＦ＋Ｖ_Ｓ）を補正出力電圧Ｖ_Ｃとしてコンパレータ１３に出力する。

コンパレータ１３は、補正出力電圧Ｖ_Ｃと目標電圧Ｖ_Ｒとに基づいて駆動信号ＤＳを生成する。そのために、コンパレータ１３には、反転入力端子に補正出力電圧Ｖ_Ｃが入力され、非反転入力端子に電源１４で発生された目標電圧Ｖ_Ｒが入力される。コンパレータ１３では、補正出力電圧Ｖ_Ｃと目標電圧Ｖ_Ｒとを比較し、補正出力電圧Ｖ_Ｃが目標電圧Ｖ_Ｒより高くなるとロー信号とし、補正出力電圧Ｖ_Ｃが目標電圧Ｖ_Ｒ以下になるとハイ信号とした駆動信号ＤＳを生成する（図９（ｄ）、（ｅ）参照）。

ここで、図４を参照して、コントローラＩＣ６において位相進みが実現される原理について説明しておく。

図４に示す制御回路２０は、コントローラＩＣ６と同様に構成されており、高周波遮断出力電圧Ｖ_ＬＰＦの積分値を帰還ループでフィードバックする制御回路の一例を示すものである。制御回路２０は、伝達関数がＧｄである積分器２１、伝達関数がｋｄである乗算器２２及び加算器２３を備える。この制御回路２０の伝達関数Ｇｃ（Ｚ）は、以下に示す式（３）によって表される。また、積分器２１の伝達関数Ｇｄ（Ｚ）は、以下に示す式（４）によって表される。

式（４）を式（３）に代入すると、制御回路２０の伝達関数Ｇｃ（Ｚ）は、以下に示す式（５）で求まる。

ここで、一次のハイパスフィルタの伝達関数Ｈ（Ｚ）は、（１−Ｚ^−１）／（１−ｂ＊Ｚ^−１）；（ｂは係数）により表される。したがって、式（５）の伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されることが判る。すなわち、図４に示す帰還ループに積分器２１を有する制御回路２０の伝達関数Ｇｃ（Ｚ）は、一次のハイパスフィルタの伝達関数で表されることになる。一般に、一次のハイパスフィルタの伝達関数は、位相進みとなる。したがって、図４に示す帰還ループに積分器２１を有する制御回路２０の伝達関数Ｇｃ（Ｚ）も位相進みとなる。

このことは、図５及び図６に示す制御回路２０における伝達関数Ｇｃのゲイン特性及び位相特性からも判る。なお、ゲイン特性を示す図では、縦軸がゲイン［ｄＢ］であり、横軸は周波数［Ｈｚ］である。また、位相特性を示す図では、縦軸が位相［°］であり、横軸は周波数［Ｈｚ］である。

図５に示すように、制御回路２０における伝達関数Ｇｃのゲインは、−２０［ｄＢ／ｄｅｃ］の割合で減少している。これは、制御回路２０の伝達関数Ｇｃが、周波数に比例していることに起因している。

図６に示すように、制御回路２０における伝達関数Ｇｃの位相は、所定の周波数（図６では、１０ｋＨｚ付近）よりも低い周波数帯域で９０°となる。これは、制御回路２０における伝達関数Ｇｃの位相が、その周波数帯域では９０°の位相進みであることを示す。

以上のことから、コントローラＩＣ６は、帰還ループにある演算回路１１に積分器を融合しているため、制御回路２０と同様に、その伝達関数が一次のハイパスフィルタの伝達関数として表され、位相進みを実現することが可能となる。

ところで、制御回路２０における伝達関数Ｇｃのゲインは、周波数の減少に対して−２０ｄＢ／ｄｅｃの割合で減少している。このことは、制御回路２０における伝達関数Ｇｃの直流利得は、理論上−∞ｄＢになることを示している。直流利得は、周波数を限りなく０に近づけたときの伝達関数のゲインの値である。一般に、制御回路を含む系全体の直流利得は、２０〜６０ｄＢ程度は必要であるとされている。したがって、系全体の直流利得が、２０〜６０ｄＢ程度になるように回路を設計する必要がある。そこで、コントローラＩＣ６では、演算回路１１に二次のハイパスフィルタを融合させることによって、帰還ループによる帰還信号の低周波成分を遮断してゲインの低下を防止している。

図７〜図８を参照して、コントローラＩＣ６における伝達関数のゲイン特性及び位相特性について説明する。図７及び図８に示すように、コントローラＩＣ６の伝達関数のゲイン特性及び位相特性は、図５及び図６に示す積分器のみの場合における各特性のうち、演算回路１１に融合される二次のハイパスフィルタにより低周波成分が遮断される周波数領域において、ゲイン０ｄＢ、位相０°に各々戻ることになる。

このように、コントローラＩＣ６の帰還ループに含まれる演算回路１１に積分器と二次のハイパスフィルタを融合することによって、コントローラＩＣ６の伝達関数が位相進みとなり、さらに、直流利得も確保される。そのため、ローパスフィルタ１０によって遅れた出力電圧Ｖ_ＬＰＦの位相（ひいては、駆動信号ＤＳの位相）を補償でき、ＤＣ／ＤＣコンバータ１において出力電圧Ｖ_Ｏに応じた高精度な制御を行うことができる。また、演算回路１１では、このような構成にすることによって、所定の周波数より低周波領域では２０ｄＢ／ｄｅｃで増加し、所定の周波数より高周波領域では−２０ｄＢ／ｄｅｃで減少するゲイン特性を有することになる。つまり、演算回路１１は、所定の周波数領域における透過率が他の周波数領域の透過率よりも高くなるバンドパスフィルタのようなゲイン特性を有している。この所定の周波数は、式（６）に示すＤＣ／ＤＣコンバータ１のインダクタ４とコンデンサ５とによるＬＣ回路の共振周波数ｆｎである。

なお、式（６）において、Ｌ３はインダクタ４のインダクタンスであり、Ｃ３はコンデンサ５の静電容量である。共振周波数ｆｎとしては、例えば、１０ｋＨｚである。

図１及び図９を参照して、ＤＣ／ＤＣコンバータ１及びコントローラＩＣ６の動作を説明する。

ＤＣ／ＤＣコンバータ１には、入力電圧Ｖ_Ｉが入力される。すると、ＤＣ／ＤＣコンバータ１では、コントローラＩＣ６からの駆動信号ＤＳに基づいてＭＯＳＦＥＴ２，３が交互にオン／オフする。さらに、ＤＣ／ＤＣコンバータ１では、インダクタ４及びコンデンサ５でＭＯＳＦＥＴ２のオン期間にパルスとなって出力する入力電圧Ｖ_Ｉを平均化し、電圧Ｖ_Ｏを出力する。この出力電圧Ｖ_Ｏは、電圧センサで検出され、コントローラＩＣ６に入力される。

コントローラＩＣ６では、検出された出力電圧Ｖ_Ｏが入力すると、その出力電圧Ｖ_Ｏの高周波成分を遮断する（図９（ａ）参照）。また、コントローラＩＣ６では、生成した駆動信号ＤＳに対して積分と低周波成分の遮断の演算を施し、位相補償信号Ｖ_Ｓを求める（図９（ｃ）参照）。そして、コントローラＩＣ６では、高周波遮断出力電圧Ｖ_ＬＰＦに位相補償信号Ｖ_Ｓを加算し、補正出力電圧Ｖ_Ｃを生成する（図９（ｂ）〜（ｄ）参照）。続いて、コントローラＩＣ６では、補正出力電圧Ｖ_Ｃと目標電圧Ｖ_Ｒとを比較し、補正出力電圧Ｖ_Ｃが目標電圧Ｖ_Ｒより高い期間をロー信号とし、補正出力電圧Ｖ_Ｃが目標電圧Ｖ_Ｒより低い期間をハイ信号とする駆動信号ＤＳを生成する（図９（ｄ）、（ｅ）参照）。このように、コントローラＩＣ６では、帰還ループにおいてＤＣ／ＤＣコンバータ１の駆動信号ＤＳに対して積分及び低周波成分遮断を施し、その演算値によってローパスフィルタ１０通過後の出力電圧Ｖ_ＬＰＦを補正することによって、位相を進ませ、直流利得も確保している。

コントローラＩＣ６では、ローパスフィルタ１０を通過した後の出力電圧Ｖ_ＬＰＦの位相が遅れるが、その出力電圧Ｖ_ＬＰＦを位相補償信号Ｖ_Ｓで補正することによって補正出力電圧Ｖ_Ｃの位相が進む。その結果、補正出力電圧Ｖ_Ｃの位相は、ＤＣ／ＤＣコンバータ１において検出された出力電圧Ｖ_Ｏの位相に戻される。そのため、コンパレータ１３では位相補償された補正出力電圧Ｖ_Ｃに基づいて駆動信号ＤＳを生成するので、その駆動信号ＤＳのハイ信号とロー信号との切り換りは出力電圧Ｖ_Ｏの変動に応じて高精度に切り換る。したがって、駆動信号ＤＳは、出力電圧Ｖ_Ｏが目標電圧Ｖ_Ｒより高い場合にはロー信号となり、出力電圧Ｖ_Ｏが目標電圧Ｖ_Ｒより低い場合にはハイ信号となる。この駆動信号ＤＳにより、ＤＣ／ＤＣコンバータ１では、出力電圧Ｖ_Ｏが目標電圧Ｖ_Ｒより高い場合にはＭＯＳＦＥＴ３がオンし、出力電圧Ｖ_Ｏが目標電圧Ｖ_Ｒより低い場合にはＭＯＳＦＥＴ２がオンする。

コントローラＩＣ６によれば、帰還ループにある演算回路１１における積分機能及びハイパスフィルタ機能によって、位相進みを実現するとともに、直流利得も確保することができる。そのため、ローパスフィルタ１０によって出力電圧Ｖ_ＬＰＦの位相に遅れを生じるが、コントローラＩＣ６としては位相が補償されるとともに直流利得も確保され、ＤＣ／ＤＣコンバータ１全体としての位相も補償されるとともに直流利得も確保される。その結果、ＤＣ／ＤＣコンバータ１では、ローパスフィルタ１０による位相遅れの影響により出力電圧Ｖ_Ｏの変動（リップル）が大きくなること（ひいては、出力電圧Ｖ_Ｏの周期が大きくなること）を防止でき、Ｂａｎｇ−Ｂａｎｇ制御により高速応答を実現できる。

以上、本発明に係る実施の形態について説明したが、本発明は上記実施の形態に限定されることなく様々な形態で実施される。

例えば、本実施の形態では制御装置をデジタル回路で構成したが、アナログ回路で構成してもよい。また、本実施の形態ではコントローラＩＣのデジタル回路（ハードウエア）によって制御装置の各手段を構成したが、マイコン等のコンピュータに組み込むプログラム（ソフトウエア）によって制御装置の各手段を構成してもよい。この各手段を実現するプログラムは、ＣＤ−ＲＯＭ等の記憶媒体やインターネット等による配信によって流通する場合あるいはコンピュータに組み込まれた状態で制御装置として流通する場合もある。

また、本実施の形態ではＤＣ／ＤＣコンバータに適用したが、ＡＣ／ＤＣコンバータやＤＣ／ＡＣコンバータにも適用可能である。また、本実施の形態ではトランスを有しない非絶縁型かつ降圧型のコンバータに適用したが、トランスを有する絶縁型のコンバータにも適用可能であり、昇圧型又は昇降圧型のコンバータにも適用可能である。

また、本実施の形態では演算手段としてハイパスフィルタ機能と積分機能とを融合させた演算回路で構成したが、図２に示す回路とは異なる回路構成の演算回路でもよいし、あるいは、ハイパスフィルタと積分回路とを別体で構成してもよい。

また、本実施の形態では出力電圧をローパスフィルタに通すことによって位相遅れが発生するスイッチング電源装置に適用したが、別の要因によって出力電圧に位相遅れが発生するスイッチング電源装置にも適用可能である。

また、本実施の形態では演算回路において駆動信号に対応した信号として駆動信号自体を演算する構成としたが。２つのＭＯＳＦＥＴによってスイッチングされた後のパルス化された入力電圧（ＬＣ平滑回路に入力される電圧）などの他の信号を演算回路で演算する構成としてもよい。

本実施の形態に係るＤＣ／ＤＣコンバータの構成図である。図１の演算回路をデジタル回路で構成した場合の一例を示す回路図である。図１の演算回路をアナログ回路で構成した場合の一例を示す回路図である。帰還ループで帰還する制御回路の一例を示す図である。図４の制御回路における伝達関数のゲイン特性を示す図である。図４の制御回路における伝達関数の位相特性を示す図である。図１のコントローラＩＣにおける伝達関数のゲイン特性を示す図である。図１のコントローラＩＣにおける伝達関数の位相特性を示す図である。図１のコントローラＩＣにおけるタイミングチャートであり、（ａ）がコントローラＩＣに入力される出力電圧であり、（ｂ）がローパスフィルタを通過した後の高周波遮断出力電圧であり、（ｃ）が演算回路から出力される位相補償信号であり、（ｄ）がコンパレータに入力される補正出力電圧と目標電圧であり、（ｅ）がコントローラＩＣが出力する駆動信号である。

符号の説明

１…ＤＣ／ＤＣコンバータ、２，３…ＭＯＳＦＥＴ、４…インダクタ、５…コンデンサ、６…コントローラＩＣ、１０…ローパスフィルタ、１１…演算回路、１１ａ〜１１ｃ…Ｄフリップフロップ、１１ｄ，１１ｅ…乗算器、１１ｆ…加算器、１１ｇ，１１ｈ…コンデンサ、１１ｉ，１１ｊ…抵抗、１２…加算器、１３…コンパレータ、１４…電源、２０…制御回路、２１…積分器、２２…乗算器、２３…加算器

Claims

スイッチング電源装置のスイッチング素子を駆動する駆動信号を演算し、低周波成分を遮断するとともに積分を施す演算手段と、
前記スイッチング電源装置で検出された出力電圧の高周波成分を遮断するローパスフィルタと、
前記ローパスフィルタで高周波成分が遮断された出力電圧と前記演算手段で演算した信号を加算する加算手段と、
前記加算手段で加算した出力電圧と前記スイッチング電源装置における目標電圧とに基づいて駆動信号を生成する駆動信号生成手段と
を含み、
前記演算手段は、前記駆動信号生成手段で生成した駆動信号を演算することを特徴とするスイッチング電源装置用制御装置。
前記演算手段は、ハイパスフィルタ機能と積分機能とを融合させた演算回路であることを特徴とする請求項１に記載するスイッチング電源装置用制御装置。
前記演算手段は、前記駆動信号に含まれる低周波成分を遮断するハイパスフィルタと、前記ハイパスフィルタにより低周波成分が遮断された信号を積分する積分手段とを含むことを特徴とする請求項１に記載するスイッチング電源装置用制御装置。
前記演算回路におけるハイパスフィルタ機能又は前記ハイパスフィルタは、二次のハイパスフィルタであることを特徴とする請求項２又は請求項３に記載するスイッチング電源装置用制御装置。
前記演算手段は、前記スイッチング電源装置に構成されるＬＣ回路の共振周波数を中心とした周波数領域の利得が高いことを特徴とする請求項１〜請求項４のいずれか１項に記載するスイッチング電源装置用制御装置。
スイッチング素子をスイッチング制御するための駆動信号を生成する制御装置と、
前記制御装置で生成した駆動信号に基づいてオン／オフするスイッチング素子と
を含み、
前記制御装置は、請求項１〜請求項５のいずれか１項に記載する制御装置であることを特徴とするスイッチング電源装置。