JP3718039B2 - 半導体装置およびそれを用いた電子装置 - Google Patents
半導体装置およびそれを用いた電子装置 Download PDFInfo
- Publication number
- JP3718039B2 JP3718039B2 JP34787197A JP34787197A JP3718039B2 JP 3718039 B2 JP3718039 B2 JP 3718039B2 JP 34787197 A JP34787197 A JP 34787197A JP 34787197 A JP34787197 A JP 34787197A JP 3718039 B2 JP3718039 B2 JP 3718039B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- tape carrier
- package
- semiconductor device
- carrier packages
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H10W74/00—
-
- H10W90/00—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10462—Flat component oriented parallel to the PCB surface
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10439—Position of a single component
- H05K2201/10484—Obliquely mounted
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10742—Details of leads
- H05K2201/1075—Shape details
- H05K2201/1078—Leads having locally deformed portion, e.g. for retention
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
-
- H10W70/40—
-
- H10W70/60—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Multi-Conductor Connections (AREA)
- Combinations Of Printed Boards (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置および電子装置に関し、特に、メモリチップを封止したテープキャリアパッケージ（Tape Carrier Package；ＴＣＰ）を配線基板上に高密度実装した大記憶容量の薄型電子装置に関する。
【０００２】
【従来の技術】
従来、半導体チップを封止したパッケージを配線基板に高密度に実装する方法の一つとして、パッケージを配線基板の実装面に対して斜めに傾けて実装する方法が提案されている。
【０００３】
例えば特開平７−３２１４４１号公報および特開平８−１９１１２７号公報には、樹脂封止型パッケージの一辺から引き出したリードを斜めに折り曲げることによって、このパッケージを配線基板の実装面に対して斜めに実装し、他の辺から引き出した保持部材でパッケージを支えることによって、パッケージが倒れるのを防ぐようにした実装構造が開示されている。
【０００４】
また、特開平４−６５１３５号公報には、テープキャリアパッケージの一辺から引き出したリードを任意の角度に折り曲げることによって、このテープキャリアパッケージを配線基板の実装面に対して垂直あるいは斜めに実装する構造が開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の斜め実装構造の多くは、基板の実装面に対して４５度以上の角度でパッケージを傾斜させるため、特に配線基板の両面にパッケージを実装したときに高さ方向の寸法が大きくなってしまい、メモリモジュールやメモリカードのように、高さ制限が厳しい薄型電子装置に適用することが難しいという欠点があった。
【０００６】
本発明の目的は、配線基板の両面にパッケージを高密度に実装し、しかも全体の厚さ（高さ）を薄くすることができるようにした薄型電子装置を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
（１）本発明の半導体装置は、配線基板の少なくとも一面に複数個のテープキャリアパッケージが実装され、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板の実装面に対する傾斜角度を規制する支持リードを介して前記配線基板に斜めに実装されているものである。
【００１０】
（２）本発明の半導体装置は、前記（１）の半導体装置において、パッケージから引き出された複数本のリードの配列方向に沿って実装された複数個のテープキャリアパッケージが、前記配線基板の実装面内で交互に反転するような向きで実装されている。
【００１１】
（３）本発明の半導体装置は、前記（１）の半導体装置において、配線基板の表面側に実装されたテープキャリアパッケージと、この配線基板を挟んで前記テープキャリアパッケージと対向する位置に実装された裏面側のテープキャリアパッケージとが、パッケージから引き出された複数本のリードの延在方向が互いに逆向きとなるように実装されている。
【００１２】
（４）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージの一部が、隣接するテープキャリアパッケージの下側に入り込むように実装されている。
【００１３】
（５）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージのそれぞれが、配線基板とリードとの接合部を支点として回動可能に実装されている。
【００１４】
（６）本発明の半導体装置は、前記（１）の半導体装置において、パッケージから引き出された複数本のリードのそれぞれの中途に屈曲部が設けられている。
【００１５】
（７）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージのそれぞれが、配線基板の実装面に対する傾斜角度が４５度以下となるように実装されている。
【００１６】
（８）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージのそれぞれに封止された半導体チップの裏面が露出している。
【００１７】
（９）本発明の半導体装置は、前記（１）の半導体装置において、テープキャリアパッケージが実装された配線基板の余領域には、テープキャリアパッケージ以外の電子部品が実装されている。
【００１８】
（１０）本発明の電子装置は、前記（１）の配線基板と少なくともその一面に実装された複数個のテープキャリアパッケージとを筐体に収容したものである。
【００１９】
（１１）本発明の電子装置は、前記（１０）の電子装置において、筐体の一部に放熱用の開孔が形成されている。
【００２０】
（１２）本発明の電子装置は、前記（１０）の電子装置において、配線基板に実装された複数個のテープキャリアパッケージの隙間には、前記テープキャリアパッケージの実装高さとほぼ同じ高さのスペーサが挿入されている。
【００２１】
（１３）本発明の電子装置は、メモリモジュールである。
【００２２】
（１４）本発明の電子装置は、メモリカードである。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２４】
（実施の形態１）
図１は、本実施の形態の電子装置の平面図、図２は、この電子装置の側面図である。
【００２５】
本実施の形態の電子装置は、ノート型ＰＣ（パーソナルコンピュータ）などのメインメモリとして使用されるデュアルインライン型のメモリモジュール（Dual In-line Memory Module；ＤＩＭＭ）である。図示のように、このメモリモジュールは、両面に複数のテープキャリアパッケージ（ＴＣＰ）１が実装された配線基板２とこれを収納するケース（筐体）３とで構成されている。ケース３の一部には、ＴＣＰ１の熱を外部に逃がすためのスリット（開孔）１９が設けられている。
【００２６】
図３は、ＴＣＰ１が実装された配線基板２の表面側の平面図、図４は、同じく裏面側の平面図、図５は、短辺方向の側面図である。
【００２７】
厚さ0.４mm程度、縦（短辺）×横（長辺）＝２5.４mm×６7.６mm程度の長方形のガラスエポキシ樹脂板で構成された配線基板２の表面および裏面には、その短辺方向および長辺方向に沿って４列ずつ、合計４×４＝１６個（両面で合計２×１６＝３２個）のＴＣＰ１が実装されている。これらのＴＣＰ１には、例えば１６メガビット（Ｍbit ）のＤＲＡＭ(Dynamic Random Access Memory)が形成された半導体チップ（図示せず）が封止されている。ＴＣＰ１のそれぞれは、その一辺に沿って一列に設けられた複数のリード４を介して配線基板２と電気的に接続されている。
【００２８】
配線基板２の長辺の一方はコネクタとなっており、その表面側と裏面側とには、このメモリモジュールをマザーボードのソケットに装着するための複数の端子（ピン）５が１列に配置されている。また、配線基板２の表面の余領域には、チップコンデンサなどの小型電子部品６、７が必要に応じて実装されている。
【００２９】
配線基板２に実装された３２個のＴＣＰ１は同一の寸法で構成され、実装面に対して約８度の緩い傾斜角度で実装されている。このような実装構造とすることにより、配線基板２の両面にＴＣＰ１を実装しても全体の厚さ（高さ）は極めて薄くなるので、高さ制限が厳しいメモリモジュールの規格（全高3.８mm）に収まるようになる。
【００３０】
図５に示すように、配線基板２の短辺方向に沿って一列に配置された４個のＴＣＰ１のうち、一端部のＴＣＰ１を除く３個のＴＣＰ１は、それぞれの一部が隣接するＴＣＰ１の下側に入り込むように実装されている。このような実装構造とすることにより、ＴＣＰ１を配線基板２の実装面に対して水平に実装する場合に比べてより高密度な実装が可能となる。また、ＴＣＰ１を４５度以下の緩い傾斜角度で実装したことにより、上記３個のＴＣＰ１の、隣接するＴＣＰ１の下側に入り込んでいない部分の表面積が大きくなるので、ＴＣＰ１を高密度に実装したときの放熱性が向上する。
【００３１】
また、同図に示すように、配線基板２の短辺方向に沿って互いに隣接するＴＣＰ１の重なり合った部分には僅かな隙間が設けられている。すなわち、これらのＴＣＰ１は、隣接するＴＣＰ１同士が互いに接触しないように実装されている。このような実装構造とすることにより、配線基板２の実装面に対して傾斜した角度で実装されたＴＣＰ１の隙間に空気の対流が生じ易くなるので、ＴＣＰ１を高密度に実装したときの放熱性がさらに向上する。
【００３２】
図３および図４に示すように、配線基板２のそれぞれの面に実装された１６個のＴＣＰ１のうち、図の最も左側の縦列のＴＣＰ１および左側から３番目の縦列のＴＣＰ１は、それらのリード４が図の上側に配置されるような向きで実装されている。これに対し、左側から２番目の縦列および４番目の縦列のＴＣＰ１は、それらのリード４が図の下側（コネクタ側）に配置されるような向きで実装されている。すなわち、配線基板２の長辺方向に沿って配置された４列のＴＣＰ１は、実装面内で交互に１８０度反転するような向きで実装されている。
【００３３】
このような実装構造とすることにより、配線基板２の長辺方向に沿って隣接する２列のＴＣＰ１の同一ピン同士を接続する配線群を同一実装面内で交差させることなく配置することができる。これにより、１６個のＴＣＰ１を同じ向きで実装する場合に比べて、スルーホールを通じて配線基板２の一方の面から他方の面に引き回す配線の数が少なくなり、スルーホールの数の低減および配線長の短縮を図ることができるので、限られた寸法の配線基板２に多数のＴＣＰ１を高密度実装することが可能となる。
【００３４】
また、図５に示すように、配線基板２の一方の面に実装されたＴＣＰ１と、配線基板２を挟んでこのＴＣＰ１と向き合う位置に実装された他方の面のＴＣＰ１とは、それらのリード４が互いに逆の向き（図の左側と右側）に配置されるように実装されている。このような実装構造とすることにより、配線基板２を挟んで対向するＴＣＰ１のピン配列が同じ向きになる。これにより、配線基板２の両面のＴＣＰ１を同じ向きで実装する場合に比べて、スルーホールを通じて配線基板２の一方の面から他方の面に引き回す配線の数が少なくなり、スルーホールの数の低減および配線長の短縮を図ることができるので、限られた寸法の配線基板２に多数のＴＣＰ１を高密度実装することが可能となる。
【００３５】
図６（ａ）（ＴＣＰ１の平面図）および図６（ｂ）（ＴＣＰ１の側面図）に示すように、ＴＣＰ１は、絶縁テープ８と、その一面に形成されたリード４と、同図には示さない半導体チップを封止したポッティング樹脂９と、対向する２つの短辺に設けられた一対の支持リード１０とで構成されている。図７に示すように、支持リード１０は、配線基板２の実装面に対するＴＣＰ１の傾斜角度を一定に保つように機能し、実装面に対して垂直な方向の長さ成分（Ｌ）を変えることによって、ＴＣＰ１を所望の傾斜角度で実装できるようになっている。
【００３６】
上記したＴＣＰ１を製造するには、まず図８に示すような、一面にリード４と支持リード１０とを形成した絶縁テープ８を用意する。なお、実際の絶縁テープ８は長尺のテープとなっているが、図にはその一部（ＴＣＰ約１個分の領域）を示す。
【００３７】
絶縁テープ８は、例えばポリイミド樹脂で構成されている。また、リード４および支持リード１０は、この絶縁テープ８の片面にラミネートした圧延銅箔などの金属箔をエッチングして形成したもので、リード４のそれぞれの一端部（インナーリード部）は、半導体チップが配置されるデバイスホール１２の内側に延在している。リード４のアウターリード部の基端部４ｂは、ポッティング樹脂９の「だれ」（流動）防止、リード４の補強、剥がれ防止などを図るために、アウターリード部の他の部分よりも幅を広くしてある。
【００３８】
図９に拡大して示すように、支持リード１０は、その中途部分が「く」の字形に曲げてあり、この部分の曲げ角度（θ）を調整することによって、ＴＣＰ１を配線基板２に実装したときの傾斜角度（θ）が決まるようになっている。本実施の形態では、この曲げ角度（θ）を約８度とする。
【００３９】
次に、図１０に示すような半導体チップ１３を用意する。この半導体チップ１３の主面には１６メガビットのＤＲＡＭが形成されている。また、この半導体チップ１３の主面には複数のボンディングパッド１４が形成されており、それぞれのボンディングパッド１４の表面には金（Ａｕ）のバンプ電極（図示せず）が接続されている。
【００４０】
次に、図１１に示すように、半導体チップ１３を絶縁テープ８のデバイスホール１２の内側に位置決めし、周知のインナーリードボンディング装置（図示せず）を使って半導体チップ１３のボンディングパッド１４と、対応するリード４の一端部（インナーリード部）とを電気的に接続する。
【００４１】
次に、図１２に示すように、半導体チップ１３のボンディングパッド１４とリード４の一端部（インナーリード部）とを、例えばエポキシ系のポッティング樹脂９で封止する。
【００４２】
次に、切断成形金型（図示せず）を使ってリード４の他端部（アウターリード部）と支持リード１０と絶縁テープ８の一部とを図１３に示す太線部分（Ａ〜Ｆ）で切断した後、支持リード１０の中途部分を９０度折り曲げ、さらにリード４の他端部（アウターリード部）を前記図６（ｂ）に示したような形状に折り曲げることによって、ＴＣＰ１が完成する。
【００４３】
上記のようにして得られたＴＣＰ１を配線基板２に実装するには、まず図１４（ａ）に示すようなトレイ１１のポケット１１ａに水平に収容しておいたＴＣＰ１を同図（ｂ）に示すような吸着ノズル１７で保持し、図１５に示す位置決めステージ２１の上に置く。このとき、例えば図１６に示すように、吸着ノズル１７の先端部をゴムや軟質樹脂のような軟らかい部材で構成すると共に、バネ１７ａを使ってこの先端部を上下動可能とするなど、吸着ノズル１７に荷重緩和機構を設けることにより、ＴＣＰ１を位置決めステージ２１の上に置く際に吸着ノズル１７の荷重によってを上方からＴＣＰ１に密着させたときにリード４や支持リード１０が変形するのを防ぐことができる。また図示のように、吸着ノズル１７の底部にＴＣＰ１の傾斜角度と同じ角度（約８度）の傾斜を持たせることにより、ＴＣＰ１の傾斜角度を一定に保ったまま吸着保持することが可能となる。
【００４４】
次に、図１７（ａ）〜（ｃ）に示すように、ＴＣＰ１が載置された位置決めステージをＸ方向およびＹ方向に移動して直角の固定治具２２の基準点に位置決めした後、再びＴＣＰ１を吸着ノズル１７で保持し、あらかじめ与えられた位置情報に従って配線基板２の所定位置に搬送する。続いて図１８に示すように、あらかじめクリーム半田を印刷しておいた配線基板２のフットプリント１８上にＴＣＰ１のリード４を仮付けし、支持リード１０によって実装面に対する傾斜角度を一定に保った状態で半田をリフローすることによって、リード４をフットプリント１８上に半田付けする。
【００４５】
このとき、リフローした半田がリード４を伝ってその基端部４ｂ（図８参照）まで這い上がり、隣接するリード４の半田と融合する、いわゆる半田ブリッジ不良が発生するのを防ぐには、リード４の中途部に図に示すような屈曲部４ａを設け、そこに半田を溜めることによって基端部４ｂまでの這い上がりを阻止することが有効である。また、この屈曲部４ａはリード４に加わる応力をその変形によって緩和、吸収する作用があるので、リード４の断線防止にも有効である。
【００４６】
ＴＣＰ１を配線基板２に実装するときは、支持リード１０を配線基板２に固定しないようにする。このようにすると、一部が隣りのＴＣＰ１の下側に入り込むように実装されているＴＣＰ１が実装後に不良となった場合、図２０に示すように、隣りのＴＣＰ１ａを配線基板２とリード４との接合部を支点として上方に持ち上げることによって容易に交換することが可能となる。また、ＴＣＰ１を配線基板２に実装するときは、必要に応じてチップコンデンサなどの小型電子部品（６、７）やＣＳＰ(Chip Size Package) などのＬＳＩパッケージを同時に実装する。
【００４７】
その後、上記配線基板２をケース３に収容することにより、前記図１、図２に示すメモリモジュールが完成する。図１９は、上記のようにして製造された本実施の形態のメモリモジュールの回路図である。
【００４８】
配線基板２を収容するケース３は、図２１に示すように、例えばアルミニウム（Ａｌ）のような熱伝導性のよい金属の薄板をプレスで打ち抜いて形成したもので、これを２つに折り曲げてその間に配線基板２を挟み込むことにより、配線基板２に実装されたＴＣＰ１の変形を防止することができる。このとき、図２２および図２３に示すように、配線基板２に実装されたＴＣＰ１の隙間に図２４に示すような形状の樹脂板をスペーサ２０として挿入してもよい。これにより、メモリモジュールの機械的強度が向上するので、メモリモジュールをマザーボードのソケットに装着するときなどにケース３に強い力が加わってもＴＣＰ１が変形するのを防止することができる。スペーサ２０は、接着剤を使って、あるいは機械的に差込む方式によって配線基板２に固定される。
【００４９】
（実施の形態２）
本実施の形態の電子装置は、ノート型ＰＣなどの外部補助記憶装置として使用されるメモリカードである。
【００５０】
図２５（ａ）は、このメモリカードに収納される配線基板の表面側の平面図、同図（ｂ）は、同じく裏面側の平面図である。また、図２６（ａ）は、この配線基板の一方の長辺に近い側からみた側面図、同図（ｂ）は、もう一方の長辺に近い側からみた側面図である。なお、配線基板を収容するケースの図示は省略してある。
【００５１】
配線基板３０の表面には、８個のＴＣＰ３１が一列に実装されている。また、配線基板３０の裏面には３２個のＴＣＰ３１が二列に実装されている（両面で合計８＋３２＝４０個）。これらのＴＣＰ３２には、例えば６４メガビット（Ｍbit ）のフラッシュメモリが形成された半導体チップ（図示せず）が封止されている。ＴＣＰ３１のそれぞれは、その一辺に沿って一列に設けられた複数のリード４を介して配線基板３０と電気的に接続されている。
【００５２】
配線基板３０の表面の余領域には、デコーダ３２、マイコン３３、インターフェイス回路３４、リセット信号発生用のＴＴＬ３５およびクロックモジュール３６が実装されている。インターフェイス回路３４は、チップオンボード（ＣＯＢ）構造になっているが、例えばチップサイズパッケージ（ＣＳＰ）で構成することもできる。また、配線基板３０の短辺の一方はコネクタとなっており、その表面側と裏面側とには、複数の端子（ピン）３７が１列に配置されている。
【００５３】
配線基板２に実装された４０個のＴＣＰ３１は同一の寸法で構成され、図２６（ａ）、（ｂ）に示すように、実装面に対して緩い傾斜角度で実装されている。ＴＣＰ３１の傾斜角度は、前記実施の形態１のＴＣＰ１と同じく支持リード１０によって調整される。また、これらのＴＣＰ３１は、一端部のＴＣＰ３１を除き、それぞれの一部が隣接するＴＣＰ３１の下側に入り込むように実装されている。隣接するＴＣＰ３１の重なり合った部分には僅かな隙間が設けられている。
【００５４】
このような実装構造とすることにより、配線基板３０の両面にＴＣＰ３１を実装しても全体の厚さ（高さ）は極めて薄くなるので、高さ制限が厳しいメモリカードの規格（全高５mm）に収まるようになる。また、限られた寸法の配線基板３０に多数のＴＣＰ１を高密度実装することが可能となる。ＴＣＰ３１の製造および配線基板３０への実装は、前記実施の形態１で説明した方法に準じて行えばよい。
【００５５】
また、図２７（ａ）、（ｂ）および図２８に示すように、配線基板３０に実装されたＴＣＰ３１の隙間に図２９（ａ）、（ｂ）に示すようなスペーサ３８、３９を挿入することにより、メモリカードの機械的強度を向上することができる。スペーサ３８は、配線基板３０の表側に実装された８個のＴＣＰ３１の周囲に配置され、スペーサ３９は、配線基板３０の裏側に実装された３２個のＴＣＰ３１の周囲に配置される。
【００５６】
図３０は、上記のようにして製造された本実施の形態のメモリカードの回路図である。
【００５７】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５８】
本発明は、ＴＣＰを配線基板上に高密度に実装する薄型電子装置に広く適用することができる。
【００５９】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００６０】
本発明によれば、配線基板の両面にＴＣＰを高密度実装しても全体の厚さ（高さ）を極めて薄くすることができるので、大記憶容量の薄型電子装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるメモリモジュールの平面図である。
【図２】本発明の一実施の形態であるメモリモジュールの側面図である。
【図３】テープキャリアパッケージが実装された配線基板の表面側の平面図である。
【図４】テープキャリアパッケージが実装された配線基板の裏面側の平面図である。
【図５】テープキャリアパッケージが実装された配線基板の短辺方向の側面図である。
【図６】（ａ）はテープキャリアパッケージの平面図、（ｂ）は同じく側面図である。
【図７】支持リードを使ってテープキャリアパッケージを斜め実装した状態を示す側面図である。
【図８】テープキャリアパッケージの製造方法を示す平面図である。
【図９】絶縁テープの一面に形成された支持リードの拡大平面図である。
【図１０】テープキャリアパッケージに実装する半導体チップの平面図である。
【図１１】テープキャリアパッケージの製造方法を示す平面図である。
【図１２】テープキャリアパッケージの製造方法を示す平面図である。
【図１３】テープキャリアパッケージの製造方法を示す平面図である。
【図１４】（ａ）、（ｂ）は、テープキャリアパッケージの実装方法を示す説明図である。
【図１５】テープキャリアパッケージの実装方法を示す説明図である。
【図１６】テープキャリアパッケージの実装方法を示す説明図である。
【図１７】（ａ）〜（ｃ）は、テープキャリアパッケージの実装方法を示す説明図である。
【図１８】テープキャリアパッケージの実装方法を示す説明図である。
【図１９】本発明の一実施の形態であるメモリモジュールの回路図である。
【図２０】テープキャリアパッケージのリペア（修正）方法を示す説明図である。
【図２１】配線基板を収容するケースを展開して示す平面図である。
【図２２】本発明の他の実施の形態であるメモリモジュールの平面図である。
【図２３】本発明の他の実施の形態であるメモリモジュールの平面図である。
【図２４】スペーサの拡大平面図である。
【図２５】（ａ）は、本発明の他の実施の形態であるメモリカードの表面側の平面図、（ｂ）は、同じく裏面側の平面図である。
【図２６】（ａ）および（ｂ）は、本発明の他の実施の形態であるメモリカードの側面図である。
【図２７】（ａ）は、本発明の他の実施の形態であるメモリカードの表面側の平面図、（ｂ）は、同じく裏面側の平面図である。
【図２８】スペーサの配置を示す説明図である。
【図２９】（ａ）および（ｂ）は、スペーサの拡大平面図である。
【図３０】本発明の他の実施の形態であるメモリカードの回路図である。
【符号の説明】
１、１ａ テープキャリアパッケージ（ＴＣＰ）
１ ２ 配線基板
３ ケース（筐体）
４ リード
４ａ 屈曲部
４ｂ 基端部
５ 端子（ピン）
６ 小型電子部品
７ 小型電子部品
７ａ バネ
８ 絶縁テープ
９ ポッティング樹脂
１０ 支持リード
１１ トレイ
１１ａ ポケット
１２ デバイスホール
１３ 半導体チップ
１４ ボンディングパッド
１７ 吸着ノズル
１８ フットプリント
１９ スリット
２０ スペーサ
２１ 位置決めステージ
２２ 固定治具
３０ 配線基板
３１ ＴＣＰ
３２ デコーダ
３３ マイコン
３４ インターフェイス回路
３５ ＴＴＬ
３６ クロックモジュール
３７ 端子（ピン）
３８、３９ スペーサ
【発明の属する技術分野】
本発明は、半導体装置および電子装置に関し、特に、メモリチップを封止したテープキャリアパッケージ（Tape Carrier Package；ＴＣＰ）を配線基板上に高密度実装した大記憶容量の薄型電子装置に関する。
【０００２】
【従来の技術】
従来、半導体チップを封止したパッケージを配線基板に高密度に実装する方法の一つとして、パッケージを配線基板の実装面に対して斜めに傾けて実装する方法が提案されている。
【０００３】
例えば特開平７−３２１４４１号公報および特開平８−１９１１２７号公報には、樹脂封止型パッケージの一辺から引き出したリードを斜めに折り曲げることによって、このパッケージを配線基板の実装面に対して斜めに実装し、他の辺から引き出した保持部材でパッケージを支えることによって、パッケージが倒れるのを防ぐようにした実装構造が開示されている。
【０００４】
また、特開平４−６５１３５号公報には、テープキャリアパッケージの一辺から引き出したリードを任意の角度に折り曲げることによって、このテープキャリアパッケージを配線基板の実装面に対して垂直あるいは斜めに実装する構造が開示されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の斜め実装構造の多くは、基板の実装面に対して４５度以上の角度でパッケージを傾斜させるため、特に配線基板の両面にパッケージを実装したときに高さ方向の寸法が大きくなってしまい、メモリモジュールやメモリカードのように、高さ制限が厳しい薄型電子装置に適用することが難しいという欠点があった。
【０００６】
本発明の目的は、配線基板の両面にパッケージを高密度に実装し、しかも全体の厚さ（高さ）を薄くすることができるようにした薄型電子装置を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
（１）本発明の半導体装置は、配線基板の少なくとも一面に複数個のテープキャリアパッケージが実装され、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板の実装面に対する傾斜角度を規制する支持リードを介して前記配線基板に斜めに実装されているものである。
【００１０】
（２）本発明の半導体装置は、前記（１）の半導体装置において、パッケージから引き出された複数本のリードの配列方向に沿って実装された複数個のテープキャリアパッケージが、前記配線基板の実装面内で交互に反転するような向きで実装されている。
【００１１】
（３）本発明の半導体装置は、前記（１）の半導体装置において、配線基板の表面側に実装されたテープキャリアパッケージと、この配線基板を挟んで前記テープキャリアパッケージと対向する位置に実装された裏面側のテープキャリアパッケージとが、パッケージから引き出された複数本のリードの延在方向が互いに逆向きとなるように実装されている。
【００１２】
（４）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージの一部が、隣接するテープキャリアパッケージの下側に入り込むように実装されている。
【００１３】
（５）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージのそれぞれが、配線基板とリードとの接合部を支点として回動可能に実装されている。
【００１４】
（６）本発明の半導体装置は、前記（１）の半導体装置において、パッケージから引き出された複数本のリードのそれぞれの中途に屈曲部が設けられている。
【００１５】
（７）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージのそれぞれが、配線基板の実装面に対する傾斜角度が４５度以下となるように実装されている。
【００１６】
（８）本発明の半導体装置は、前記（１）の半導体装置において、複数個のテープキャリアパッケージのそれぞれに封止された半導体チップの裏面が露出している。
【００１７】
（９）本発明の半導体装置は、前記（１）の半導体装置において、テープキャリアパッケージが実装された配線基板の余領域には、テープキャリアパッケージ以外の電子部品が実装されている。
【００１８】
（１０）本発明の電子装置は、前記（１）の配線基板と少なくともその一面に実装された複数個のテープキャリアパッケージとを筐体に収容したものである。
【００１９】
（１１）本発明の電子装置は、前記（１０）の電子装置において、筐体の一部に放熱用の開孔が形成されている。
【００２０】
（１２）本発明の電子装置は、前記（１０）の電子装置において、配線基板に実装された複数個のテープキャリアパッケージの隙間には、前記テープキャリアパッケージの実装高さとほぼ同じ高さのスペーサが挿入されている。
【００２１】
（１３）本発明の電子装置は、メモリモジュールである。
【００２２】
（１４）本発明の電子装置は、メモリカードである。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２４】
（実施の形態１）
図１は、本実施の形態の電子装置の平面図、図２は、この電子装置の側面図である。
【００２５】
本実施の形態の電子装置は、ノート型ＰＣ（パーソナルコンピュータ）などのメインメモリとして使用されるデュアルインライン型のメモリモジュール（Dual In-line Memory Module；ＤＩＭＭ）である。図示のように、このメモリモジュールは、両面に複数のテープキャリアパッケージ（ＴＣＰ）１が実装された配線基板２とこれを収納するケース（筐体）３とで構成されている。ケース３の一部には、ＴＣＰ１の熱を外部に逃がすためのスリット（開孔）１９が設けられている。
【００２６】
図３は、ＴＣＰ１が実装された配線基板２の表面側の平面図、図４は、同じく裏面側の平面図、図５は、短辺方向の側面図である。
【００２７】
厚さ0.４mm程度、縦（短辺）×横（長辺）＝２5.４mm×６7.６mm程度の長方形のガラスエポキシ樹脂板で構成された配線基板２の表面および裏面には、その短辺方向および長辺方向に沿って４列ずつ、合計４×４＝１６個（両面で合計２×１６＝３２個）のＴＣＰ１が実装されている。これらのＴＣＰ１には、例えば１６メガビット（Ｍbit ）のＤＲＡＭ(Dynamic Random Access Memory)が形成された半導体チップ（図示せず）が封止されている。ＴＣＰ１のそれぞれは、その一辺に沿って一列に設けられた複数のリード４を介して配線基板２と電気的に接続されている。
【００２８】
配線基板２の長辺の一方はコネクタとなっており、その表面側と裏面側とには、このメモリモジュールをマザーボードのソケットに装着するための複数の端子（ピン）５が１列に配置されている。また、配線基板２の表面の余領域には、チップコンデンサなどの小型電子部品６、７が必要に応じて実装されている。
【００２９】
配線基板２に実装された３２個のＴＣＰ１は同一の寸法で構成され、実装面に対して約８度の緩い傾斜角度で実装されている。このような実装構造とすることにより、配線基板２の両面にＴＣＰ１を実装しても全体の厚さ（高さ）は極めて薄くなるので、高さ制限が厳しいメモリモジュールの規格（全高3.８mm）に収まるようになる。
【００３０】
図５に示すように、配線基板２の短辺方向に沿って一列に配置された４個のＴＣＰ１のうち、一端部のＴＣＰ１を除く３個のＴＣＰ１は、それぞれの一部が隣接するＴＣＰ１の下側に入り込むように実装されている。このような実装構造とすることにより、ＴＣＰ１を配線基板２の実装面に対して水平に実装する場合に比べてより高密度な実装が可能となる。また、ＴＣＰ１を４５度以下の緩い傾斜角度で実装したことにより、上記３個のＴＣＰ１の、隣接するＴＣＰ１の下側に入り込んでいない部分の表面積が大きくなるので、ＴＣＰ１を高密度に実装したときの放熱性が向上する。
【００３１】
また、同図に示すように、配線基板２の短辺方向に沿って互いに隣接するＴＣＰ１の重なり合った部分には僅かな隙間が設けられている。すなわち、これらのＴＣＰ１は、隣接するＴＣＰ１同士が互いに接触しないように実装されている。このような実装構造とすることにより、配線基板２の実装面に対して傾斜した角度で実装されたＴＣＰ１の隙間に空気の対流が生じ易くなるので、ＴＣＰ１を高密度に実装したときの放熱性がさらに向上する。
【００３２】
図３および図４に示すように、配線基板２のそれぞれの面に実装された１６個のＴＣＰ１のうち、図の最も左側の縦列のＴＣＰ１および左側から３番目の縦列のＴＣＰ１は、それらのリード４が図の上側に配置されるような向きで実装されている。これに対し、左側から２番目の縦列および４番目の縦列のＴＣＰ１は、それらのリード４が図の下側（コネクタ側）に配置されるような向きで実装されている。すなわち、配線基板２の長辺方向に沿って配置された４列のＴＣＰ１は、実装面内で交互に１８０度反転するような向きで実装されている。
【００３３】
このような実装構造とすることにより、配線基板２の長辺方向に沿って隣接する２列のＴＣＰ１の同一ピン同士を接続する配線群を同一実装面内で交差させることなく配置することができる。これにより、１６個のＴＣＰ１を同じ向きで実装する場合に比べて、スルーホールを通じて配線基板２の一方の面から他方の面に引き回す配線の数が少なくなり、スルーホールの数の低減および配線長の短縮を図ることができるので、限られた寸法の配線基板２に多数のＴＣＰ１を高密度実装することが可能となる。
【００３４】
また、図５に示すように、配線基板２の一方の面に実装されたＴＣＰ１と、配線基板２を挟んでこのＴＣＰ１と向き合う位置に実装された他方の面のＴＣＰ１とは、それらのリード４が互いに逆の向き（図の左側と右側）に配置されるように実装されている。このような実装構造とすることにより、配線基板２を挟んで対向するＴＣＰ１のピン配列が同じ向きになる。これにより、配線基板２の両面のＴＣＰ１を同じ向きで実装する場合に比べて、スルーホールを通じて配線基板２の一方の面から他方の面に引き回す配線の数が少なくなり、スルーホールの数の低減および配線長の短縮を図ることができるので、限られた寸法の配線基板２に多数のＴＣＰ１を高密度実装することが可能となる。
【００３５】
図６（ａ）（ＴＣＰ１の平面図）および図６（ｂ）（ＴＣＰ１の側面図）に示すように、ＴＣＰ１は、絶縁テープ８と、その一面に形成されたリード４と、同図には示さない半導体チップを封止したポッティング樹脂９と、対向する２つの短辺に設けられた一対の支持リード１０とで構成されている。図７に示すように、支持リード１０は、配線基板２の実装面に対するＴＣＰ１の傾斜角度を一定に保つように機能し、実装面に対して垂直な方向の長さ成分（Ｌ）を変えることによって、ＴＣＰ１を所望の傾斜角度で実装できるようになっている。
【００３６】
上記したＴＣＰ１を製造するには、まず図８に示すような、一面にリード４と支持リード１０とを形成した絶縁テープ８を用意する。なお、実際の絶縁テープ８は長尺のテープとなっているが、図にはその一部（ＴＣＰ約１個分の領域）を示す。
【００３７】
絶縁テープ８は、例えばポリイミド樹脂で構成されている。また、リード４および支持リード１０は、この絶縁テープ８の片面にラミネートした圧延銅箔などの金属箔をエッチングして形成したもので、リード４のそれぞれの一端部（インナーリード部）は、半導体チップが配置されるデバイスホール１２の内側に延在している。リード４のアウターリード部の基端部４ｂは、ポッティング樹脂９の「だれ」（流動）防止、リード４の補強、剥がれ防止などを図るために、アウターリード部の他の部分よりも幅を広くしてある。
【００３８】
図９に拡大して示すように、支持リード１０は、その中途部分が「く」の字形に曲げてあり、この部分の曲げ角度（θ）を調整することによって、ＴＣＰ１を配線基板２に実装したときの傾斜角度（θ）が決まるようになっている。本実施の形態では、この曲げ角度（θ）を約８度とする。
【００３９】
次に、図１０に示すような半導体チップ１３を用意する。この半導体チップ１３の主面には１６メガビットのＤＲＡＭが形成されている。また、この半導体チップ１３の主面には複数のボンディングパッド１４が形成されており、それぞれのボンディングパッド１４の表面には金（Ａｕ）のバンプ電極（図示せず）が接続されている。
【００４０】
次に、図１１に示すように、半導体チップ１３を絶縁テープ８のデバイスホール１２の内側に位置決めし、周知のインナーリードボンディング装置（図示せず）を使って半導体チップ１３のボンディングパッド１４と、対応するリード４の一端部（インナーリード部）とを電気的に接続する。
【００４１】
次に、図１２に示すように、半導体チップ１３のボンディングパッド１４とリード４の一端部（インナーリード部）とを、例えばエポキシ系のポッティング樹脂９で封止する。
【００４２】
次に、切断成形金型（図示せず）を使ってリード４の他端部（アウターリード部）と支持リード１０と絶縁テープ８の一部とを図１３に示す太線部分（Ａ〜Ｆ）で切断した後、支持リード１０の中途部分を９０度折り曲げ、さらにリード４の他端部（アウターリード部）を前記図６（ｂ）に示したような形状に折り曲げることによって、ＴＣＰ１が完成する。
【００４３】
上記のようにして得られたＴＣＰ１を配線基板２に実装するには、まず図１４（ａ）に示すようなトレイ１１のポケット１１ａに水平に収容しておいたＴＣＰ１を同図（ｂ）に示すような吸着ノズル１７で保持し、図１５に示す位置決めステージ２１の上に置く。このとき、例えば図１６に示すように、吸着ノズル１７の先端部をゴムや軟質樹脂のような軟らかい部材で構成すると共に、バネ１７ａを使ってこの先端部を上下動可能とするなど、吸着ノズル１７に荷重緩和機構を設けることにより、ＴＣＰ１を位置決めステージ２１の上に置く際に吸着ノズル１７の荷重によってを上方からＴＣＰ１に密着させたときにリード４や支持リード１０が変形するのを防ぐことができる。また図示のように、吸着ノズル１７の底部にＴＣＰ１の傾斜角度と同じ角度（約８度）の傾斜を持たせることにより、ＴＣＰ１の傾斜角度を一定に保ったまま吸着保持することが可能となる。
【００４４】
次に、図１７（ａ）〜（ｃ）に示すように、ＴＣＰ１が載置された位置決めステージをＸ方向およびＹ方向に移動して直角の固定治具２２の基準点に位置決めした後、再びＴＣＰ１を吸着ノズル１７で保持し、あらかじめ与えられた位置情報に従って配線基板２の所定位置に搬送する。続いて図１８に示すように、あらかじめクリーム半田を印刷しておいた配線基板２のフットプリント１８上にＴＣＰ１のリード４を仮付けし、支持リード１０によって実装面に対する傾斜角度を一定に保った状態で半田をリフローすることによって、リード４をフットプリント１８上に半田付けする。
【００４５】
このとき、リフローした半田がリード４を伝ってその基端部４ｂ（図８参照）まで這い上がり、隣接するリード４の半田と融合する、いわゆる半田ブリッジ不良が発生するのを防ぐには、リード４の中途部に図に示すような屈曲部４ａを設け、そこに半田を溜めることによって基端部４ｂまでの這い上がりを阻止することが有効である。また、この屈曲部４ａはリード４に加わる応力をその変形によって緩和、吸収する作用があるので、リード４の断線防止にも有効である。
【００４６】
ＴＣＰ１を配線基板２に実装するときは、支持リード１０を配線基板２に固定しないようにする。このようにすると、一部が隣りのＴＣＰ１の下側に入り込むように実装されているＴＣＰ１が実装後に不良となった場合、図２０に示すように、隣りのＴＣＰ１ａを配線基板２とリード４との接合部を支点として上方に持ち上げることによって容易に交換することが可能となる。また、ＴＣＰ１を配線基板２に実装するときは、必要に応じてチップコンデンサなどの小型電子部品（６、７）やＣＳＰ(Chip Size Package) などのＬＳＩパッケージを同時に実装する。
【００４７】
その後、上記配線基板２をケース３に収容することにより、前記図１、図２に示すメモリモジュールが完成する。図１９は、上記のようにして製造された本実施の形態のメモリモジュールの回路図である。
【００４８】
配線基板２を収容するケース３は、図２１に示すように、例えばアルミニウム（Ａｌ）のような熱伝導性のよい金属の薄板をプレスで打ち抜いて形成したもので、これを２つに折り曲げてその間に配線基板２を挟み込むことにより、配線基板２に実装されたＴＣＰ１の変形を防止することができる。このとき、図２２および図２３に示すように、配線基板２に実装されたＴＣＰ１の隙間に図２４に示すような形状の樹脂板をスペーサ２０として挿入してもよい。これにより、メモリモジュールの機械的強度が向上するので、メモリモジュールをマザーボードのソケットに装着するときなどにケース３に強い力が加わってもＴＣＰ１が変形するのを防止することができる。スペーサ２０は、接着剤を使って、あるいは機械的に差込む方式によって配線基板２に固定される。
【００４９】
（実施の形態２）
本実施の形態の電子装置は、ノート型ＰＣなどの外部補助記憶装置として使用されるメモリカードである。
【００５０】
図２５（ａ）は、このメモリカードに収納される配線基板の表面側の平面図、同図（ｂ）は、同じく裏面側の平面図である。また、図２６（ａ）は、この配線基板の一方の長辺に近い側からみた側面図、同図（ｂ）は、もう一方の長辺に近い側からみた側面図である。なお、配線基板を収容するケースの図示は省略してある。
【００５１】
配線基板３０の表面には、８個のＴＣＰ３１が一列に実装されている。また、配線基板３０の裏面には３２個のＴＣＰ３１が二列に実装されている（両面で合計８＋３２＝４０個）。これらのＴＣＰ３２には、例えば６４メガビット（Ｍbit ）のフラッシュメモリが形成された半導体チップ（図示せず）が封止されている。ＴＣＰ３１のそれぞれは、その一辺に沿って一列に設けられた複数のリード４を介して配線基板３０と電気的に接続されている。
【００５２】
配線基板３０の表面の余領域には、デコーダ３２、マイコン３３、インターフェイス回路３４、リセット信号発生用のＴＴＬ３５およびクロックモジュール３６が実装されている。インターフェイス回路３４は、チップオンボード（ＣＯＢ）構造になっているが、例えばチップサイズパッケージ（ＣＳＰ）で構成することもできる。また、配線基板３０の短辺の一方はコネクタとなっており、その表面側と裏面側とには、複数の端子（ピン）３７が１列に配置されている。
【００５３】
配線基板２に実装された４０個のＴＣＰ３１は同一の寸法で構成され、図２６（ａ）、（ｂ）に示すように、実装面に対して緩い傾斜角度で実装されている。ＴＣＰ３１の傾斜角度は、前記実施の形態１のＴＣＰ１と同じく支持リード１０によって調整される。また、これらのＴＣＰ３１は、一端部のＴＣＰ３１を除き、それぞれの一部が隣接するＴＣＰ３１の下側に入り込むように実装されている。隣接するＴＣＰ３１の重なり合った部分には僅かな隙間が設けられている。
【００５４】
このような実装構造とすることにより、配線基板３０の両面にＴＣＰ３１を実装しても全体の厚さ（高さ）は極めて薄くなるので、高さ制限が厳しいメモリカードの規格（全高５mm）に収まるようになる。また、限られた寸法の配線基板３０に多数のＴＣＰ１を高密度実装することが可能となる。ＴＣＰ３１の製造および配線基板３０への実装は、前記実施の形態１で説明した方法に準じて行えばよい。
【００５５】
また、図２７（ａ）、（ｂ）および図２８に示すように、配線基板３０に実装されたＴＣＰ３１の隙間に図２９（ａ）、（ｂ）に示すようなスペーサ３８、３９を挿入することにより、メモリカードの機械的強度を向上することができる。スペーサ３８は、配線基板３０の表側に実装された８個のＴＣＰ３１の周囲に配置され、スペーサ３９は、配線基板３０の裏側に実装された３２個のＴＣＰ３１の周囲に配置される。
【００５６】
図３０は、上記のようにして製造された本実施の形態のメモリカードの回路図である。
【００５７】
以上、本発明者によってなされた発明を前記実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００５８】
本発明は、ＴＣＰを配線基板上に高密度に実装する薄型電子装置に広く適用することができる。
【００５９】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
【００６０】
本発明によれば、配線基板の両面にＴＣＰを高密度実装しても全体の厚さ（高さ）を極めて薄くすることができるので、大記憶容量の薄型電子装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるメモリモジュールの平面図である。
【図２】本発明の一実施の形態であるメモリモジュールの側面図である。
【図３】テープキャリアパッケージが実装された配線基板の表面側の平面図である。
【図４】テープキャリアパッケージが実装された配線基板の裏面側の平面図である。
【図５】テープキャリアパッケージが実装された配線基板の短辺方向の側面図である。
【図６】（ａ）はテープキャリアパッケージの平面図、（ｂ）は同じく側面図である。
【図７】支持リードを使ってテープキャリアパッケージを斜め実装した状態を示す側面図である。
【図８】テープキャリアパッケージの製造方法を示す平面図である。
【図９】絶縁テープの一面に形成された支持リードの拡大平面図である。
【図１０】テープキャリアパッケージに実装する半導体チップの平面図である。
【図１１】テープキャリアパッケージの製造方法を示す平面図である。
【図１２】テープキャリアパッケージの製造方法を示す平面図である。
【図１３】テープキャリアパッケージの製造方法を示す平面図である。
【図１４】（ａ）、（ｂ）は、テープキャリアパッケージの実装方法を示す説明図である。
【図１５】テープキャリアパッケージの実装方法を示す説明図である。
【図１６】テープキャリアパッケージの実装方法を示す説明図である。
【図１７】（ａ）〜（ｃ）は、テープキャリアパッケージの実装方法を示す説明図である。
【図１８】テープキャリアパッケージの実装方法を示す説明図である。
【図１９】本発明の一実施の形態であるメモリモジュールの回路図である。
【図２０】テープキャリアパッケージのリペア（修正）方法を示す説明図である。
【図２１】配線基板を収容するケースを展開して示す平面図である。
【図２２】本発明の他の実施の形態であるメモリモジュールの平面図である。
【図２３】本発明の他の実施の形態であるメモリモジュールの平面図である。
【図２４】スペーサの拡大平面図である。
【図２５】（ａ）は、本発明の他の実施の形態であるメモリカードの表面側の平面図、（ｂ）は、同じく裏面側の平面図である。
【図２６】（ａ）および（ｂ）は、本発明の他の実施の形態であるメモリカードの側面図である。
【図２７】（ａ）は、本発明の他の実施の形態であるメモリカードの表面側の平面図、（ｂ）は、同じく裏面側の平面図である。
【図２８】スペーサの配置を示す説明図である。
【図２９】（ａ）および（ｂ）は、スペーサの拡大平面図である。
【図３０】本発明の他の実施の形態であるメモリカードの回路図である。
【符号の説明】
１、１ａ テープキャリアパッケージ（ＴＣＰ）
１ ２ 配線基板
３ ケース（筐体）
４ リード
４ａ 屈曲部
４ｂ 基端部
５ 端子（ピン）
６ 小型電子部品
７ 小型電子部品
７ａ バネ
８ 絶縁テープ
９ ポッティング樹脂
１０ 支持リード
１１ トレイ
１１ａ ポケット
１２ デバイスホール
１３ 半導体チップ
１４ ボンディングパッド
１７ 吸着ノズル
１８ フットプリント
１９ スリット
２０ スペーサ
２１ 位置決めステージ
２２ 固定治具
３０ 配線基板
３１ ＴＣＰ
３２ デコーダ
３３ マイコン
３４ インターフェイス回路
３５ ＴＴＬ
３６ クロックモジュール
３７ 端子（ピン）
３８、３９ スペーサ
Claims (13)
- 配線基板の少なくとも一面に複数個のテープキャリアパッケージが実装された半導体装置であって、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板の実装面に対する傾斜角度を規制する支持リードを介して前記配線基板に斜めに実装され、パッケージから引き出された複数本のリードの配列方向に沿って実装された前記複数個のテープキャリアパッケージは、前記配線基板の実装面内で交互に反転するような向きで実装されていることを特徴とする半導体装置。
- 請求項１記載の半導体装置であって、前記配線基板の表面側に実装されたテープキャリアパッケージと、前記配線基板を挟んで前記テープキャリアパッケージと対向する位置に実装された裏面側のテープキャリアパッケージとは、前記パッケージから引き出された複数本のリードの延在方向が互いに逆向きとなるように実装されていることを特徴とする半導体装置。
- 請求項１記載の半導体装置であって、前記複数個のテープキャリアパッケージの一部は、それぞれの一部が隣接するテープキャリアパッケージの下側に入り込むように実装されていることを特徴とする半導体装置。
- 請求項１記載の半導体装置であって、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板とリードとの接合部を支点として回動可能に実装されていることを特徴とする半導体装置。
- 請求項１記載の半導体装置であって、前記パッケージから引き出された複数本のリードのそれぞれの中途部に屈曲部が設けられていることを特徴とする半導体装置。
- 請求項１記載の半導体装置であって、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板の実装面に対する傾斜角度が４５度以下となるように実装されていることを特徴とする半導体装置。
- 請求項１記載の半導体装置であって、前記複数個のテープキャリアパッケージのそれぞれに封止された半導体チップの裏面が露出していることを特徴とする半導体装置。
- 請求項１記載の半導体装置であって、前記テープキャリアパッケージが実装された前記配線基板の余領域には、前記テープキャリアパッケージ以外の電子部品が実装されていることを特徴とする半導体装置。
- 配線基板の少なくとも一面に複数個のテープキャリアパッケージが実装され、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板の実装面に対する傾斜角度を規制する支持リードを介して前記配線基板に斜めに実装され、パッケージから引き出された複数本のリードの配列方向に沿って実装された前記複数個のテープキャリアパッケージは、前記配線基板の実装面内で交互に反転するような向きで実装されている半導体装置を有し、前記配線基板と少なくともその一面に実装された前記複数個のテープキャリアパッケージとを筐体に収容したことを特徴とする電子装置。
- 請求項９記載の電子装置であって、前記筐体の一部に放熱用の開孔が形成されていることを特徴とする電子装置。
- 請求項９記載の電子装置であって、前記配線基板に実装された前記複数個のテープキャリアパッケージの隙間には、前記テープキャリアパッケージの実装高さとほぼ同じ高さのスペーサが挿入されていることを特徴とする電子装置。
- 配線基板の少なくとも一面に複数個のテープキャリアパッケージが実装され、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板の実装面に対する傾斜角度を規制する支持リードを介して前記配線基板に斜めに実装され、パッケージから引き出された複数本のリードの配列方向に沿って実装された前記複数個のテープキャリアパッケージは、前記配線基板の実装面内で交互に反転するような向きで実装されているメモリモジュール。
- 配線基板の少なくとも一面に複数個のテープキャリアパッケージが実装され、前記複数個のテープキャリアパッケージのそれぞれは、前記配線基板の実装面 に対する傾斜角度を規制する支持リードを介して前記配線基板に斜めに実装され、パッケージから引き出された複数本のリードの配列方向に沿って実装された前記複数個のテープキャリアパッケージは、前記配線基板の実装面内で交互に反転するような向きで実装されているメモリカード。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34787197A JP3718039B2 (ja) | 1997-12-17 | 1997-12-17 | 半導体装置およびそれを用いた電子装置 |
| EP98121912A EP0924764A3 (en) | 1997-12-17 | 1998-11-18 | Pinned circuit board with a plurality of semiconductor devices |
| TW087119198A TW459365B (en) | 1997-12-17 | 1998-11-19 | Semiconductor device |
| SG1998005254A SG74680A1 (en) | 1997-12-17 | 1998-12-07 | Semiconductor device |
| US09/210,883 US6169325B1 (en) | 1997-12-17 | 1998-12-15 | Semiconductor device |
| KR1019980055411A KR19990063110A (ko) | 1997-12-17 | 1998-12-16 | 반도체 장치 |
| CN98125582A CN1220492A (zh) | 1997-12-17 | 1998-12-17 | 半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34787197A JP3718039B2 (ja) | 1997-12-17 | 1997-12-17 | 半導体装置およびそれを用いた電子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186489A JPH11186489A (ja) | 1999-07-09 |
| JP3718039B2 true JP3718039B2 (ja) | 2005-11-16 |
Family
ID=18393168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34787197A Expired - Fee Related JP3718039B2 (ja) | 1997-12-17 | 1997-12-17 | 半導体装置およびそれを用いた電子装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6169325B1 (ja) |
| EP (1) | EP0924764A3 (ja) |
| JP (1) | JP3718039B2 (ja) |
| KR (1) | KR19990063110A (ja) |
| CN (1) | CN1220492A (ja) |
| SG (1) | SG74680A1 (ja) |
| TW (1) | TW459365B (ja) |
Families Citing this family (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100335716B1 (ko) * | 2000-05-23 | 2002-05-08 | 윤종용 | 메모리 카드 |
| US6396711B1 (en) * | 2000-06-06 | 2002-05-28 | Agere Systems Guardian Corp. | Interconnecting micromechanical devices |
| US6760229B2 (en) * | 2000-10-18 | 2004-07-06 | Hewlett-Packard Development Company, L.P. | System for protecting electronic components |
| EP1332654B1 (en) * | 2000-11-10 | 2005-01-12 | Unitive Electronics, Inc. | Methods of positioning components using liquid prime movers and related structures |
| US6418033B1 (en) * | 2000-11-16 | 2002-07-09 | Unitive Electronics, Inc. | Microelectronic packages in which second microelectronic substrates are oriented relative to first microelectronic substrates at acute angles |
| US6863209B2 (en) | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
| JP2002204053A (ja) * | 2001-01-04 | 2002-07-19 | Mitsubishi Electric Corp | 回路実装方法、回路実装基板及び半導体装置 |
| KR100380107B1 (ko) * | 2001-04-30 | 2003-04-11 | 삼성전자주식회사 | 발열체를 갖는 회로 기판과 기밀 밀봉부를 갖는 멀티 칩패키지 |
| US6433413B1 (en) | 2001-08-17 | 2002-08-13 | Micron Technology, Inc. | Three-dimensional multichip module |
| US6747347B2 (en) * | 2001-08-30 | 2004-06-08 | Micron Technology, Inc. | Multi-chip electronic package and cooling system |
| US6686654B2 (en) * | 2001-08-31 | 2004-02-03 | Micron Technology, Inc. | Multiple chip stack structure and cooling system |
| KR100429878B1 (ko) * | 2001-09-10 | 2004-05-03 | 삼성전자주식회사 | 메모리 모듈과 그에 사용되는 인쇄회로기판 |
| EP1333443A1 (en) * | 2002-01-31 | 2003-08-06 | Infineon Technologies AG | Memory system |
| US6751113B2 (en) * | 2002-03-07 | 2004-06-15 | Netlist, Inc. | Arrangement of integrated circuits in a memory module |
| AU2003256360A1 (en) * | 2002-06-25 | 2004-01-06 | Unitive International Limited | Methods of forming electronic structures including conductive shunt layers and related structures |
| US7531898B2 (en) * | 2002-06-25 | 2009-05-12 | Unitive International Limited | Non-Circular via holes for bumping pads and related structures |
| US7547623B2 (en) * | 2002-06-25 | 2009-06-16 | Unitive International Limited | Methods of forming lead free solder bumps |
| JP3920195B2 (ja) * | 2002-11-11 | 2007-05-30 | 新光電気工業株式会社 | 電子部品実装構造及びその製造方法 |
| TWI225899B (en) * | 2003-02-18 | 2005-01-01 | Unitive Semiconductor Taiwan C | Etching solution and method for manufacturing conductive bump using the etching solution to selectively remove barrier layer |
| EP1471778A1 (en) | 2003-04-24 | 2004-10-27 | Infineon Technologies AG | Memory module having space-saving arrangement of memory chips and memory chip therefor |
| US7049216B2 (en) * | 2003-10-14 | 2006-05-23 | Unitive International Limited | Methods of providing solder structures for out plane connections |
| KR100513422B1 (ko) | 2003-11-13 | 2005-09-09 | 삼성전자주식회사 | 집적회로 모듈의 구조 |
| TW200603698A (en) | 2004-04-13 | 2006-01-16 | Unitive International Ltd | Methods of forming solder bumps on exposed metal pads and related structures |
| JP4674477B2 (ja) * | 2005-03-03 | 2011-04-20 | パナソニック株式会社 | 半導体モジュール |
| US20060205170A1 (en) * | 2005-03-09 | 2006-09-14 | Rinne Glenn A | Methods of forming self-healing metal-insulator-metal (MIM) structures and related devices |
| DE102005051497B3 (de) * | 2005-10-26 | 2006-12-07 | Infineon Technologies Ag | Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips |
| DE102005051998B3 (de) * | 2005-10-31 | 2007-01-11 | Infineon Technologies Ag | Halbleiterspeichermodul |
| US7674701B2 (en) | 2006-02-08 | 2010-03-09 | Amkor Technology, Inc. | Methods of forming metal layers using multi-layer lift-off patterns |
| US7932615B2 (en) * | 2006-02-08 | 2011-04-26 | Amkor Technology, Inc. | Electronic devices including solder bumps on compliant dielectric layers |
| KR100715287B1 (ko) * | 2006-04-26 | 2007-05-08 | 삼성전자주식회사 | 반도체 메모리 모듈 |
| JP4116055B2 (ja) * | 2006-12-04 | 2008-07-09 | シャープ株式会社 | 半導体装置 |
| US7443694B1 (en) * | 2006-12-14 | 2008-10-28 | Sun Microsystems, Inc. | 25 degree tool-less expansion card bracket |
| EP2805639B2 (en) * | 2008-11-21 | 2021-08-18 | Boa Technology, Inc. | Reel based lacing system |
| US8553420B2 (en) | 2010-10-19 | 2013-10-08 | Tessera, Inc. | Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics |
| US9013033B2 (en) | 2011-04-21 | 2015-04-21 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
| US8970028B2 (en) | 2011-12-29 | 2015-03-03 | Invensas Corporation | Embedded heat spreader for package with multiple microelectronic elements and face-down connection |
| US8952516B2 (en) | 2011-04-21 | 2015-02-10 | Tessera, Inc. | Multiple die stacking for two or more die |
| US8928153B2 (en) | 2011-04-21 | 2015-01-06 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
| US8633576B2 (en) | 2011-04-21 | 2014-01-21 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
| JP6500885B2 (ja) * | 2016-12-20 | 2019-04-17 | 日亜化学工業株式会社 | 発光装置の製造方法 |
| US9893037B1 (en) * | 2017-04-20 | 2018-02-13 | Nanya Technology Corporation | Multi-chip semiconductor package, vertically-stacked devices and manufacturing thereof |
| EP3756202B1 (en) * | 2018-02-22 | 2026-01-28 | KYOCERA AVX Components Corporation | Electrical circuit including a supercapacitor with reduced leakage |
| US10734358B2 (en) * | 2018-06-14 | 2020-08-04 | Intel Corporation | Multi-packaging for single-socketing |
| WO2023076900A1 (en) * | 2021-10-27 | 2023-05-04 | Atieva, Inc. | Non-planar arrangement of power chips for thermal management |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5227664A (en) * | 1988-02-26 | 1993-07-13 | Hitachi, Ltd. | Semiconductor device having particular mounting arrangement |
| JP2509969B2 (ja) * | 1988-02-26 | 1996-06-26 | 株式会社日立製作所 | 電子装置 |
| USRE36325E (en) * | 1988-09-30 | 1999-10-05 | Micron Technology, Inc. | Directly bonded SIMM module |
| US5057907A (en) * | 1990-06-11 | 1991-10-15 | National Semiconductor Corp. | Method and structure for forming vertical semiconductor interconnection |
| JPH0465135A (ja) | 1990-07-05 | 1992-03-02 | Matsushita Electric Ind Co Ltd | 半導体装置およびその実装構造体 |
| US5239447A (en) * | 1991-09-13 | 1993-08-24 | International Business Machines Corporation | Stepped electronic device package |
| US5343366A (en) * | 1992-06-24 | 1994-08-30 | International Business Machines Corporation | Packages for stacked integrated circuit chip cubes |
| US5731633A (en) * | 1992-09-16 | 1998-03-24 | Gary W. Hamilton | Thin multichip module |
| AU4857493A (en) * | 1992-09-16 | 1994-04-12 | James E. Clayton | A thin multichip module |
| JPH07321441A (ja) | 1994-05-24 | 1995-12-08 | Hitachi Ltd | 電子回路装置 |
| JP2655118B2 (ja) | 1995-01-10 | 1997-09-17 | 日本電気株式会社 | 半導体装置 |
| US5766982A (en) * | 1996-03-07 | 1998-06-16 | Micron Technology, Inc. | Method and apparatus for underfill of bumped or raised die |
-
1997
- 1997-12-17 JP JP34787197A patent/JP3718039B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-18 EP EP98121912A patent/EP0924764A3/en not_active Withdrawn
- 1998-11-19 TW TW087119198A patent/TW459365B/zh not_active IP Right Cessation
- 1998-12-07 SG SG1998005254A patent/SG74680A1/en unknown
- 1998-12-15 US US09/210,883 patent/US6169325B1/en not_active Expired - Lifetime
- 1998-12-16 KR KR1019980055411A patent/KR19990063110A/ko not_active Withdrawn
- 1998-12-17 CN CN98125582A patent/CN1220492A/zh active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| CN1220492A (zh) | 1999-06-23 |
| JPH11186489A (ja) | 1999-07-09 |
| TW459365B (en) | 2001-10-11 |
| SG74680A1 (en) | 2000-08-22 |
| KR19990063110A (ko) | 1999-07-26 |
| US6169325B1 (en) | 2001-01-02 |
| EP0924764A2 (en) | 1999-06-23 |
| EP0924764A3 (en) | 2000-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3718039B2 (ja) | 半導体装置およびそれを用いた電子装置 | |
| JP3779789B2 (ja) | 半導体装置およびその製造方法 | |
| US7279797B2 (en) | Module assembly and method for stacked BGA packages | |
| KR100299949B1 (ko) | 박형반도체장치,그것을이용한모듈구조체및그반도체장치의기판실장방법 | |
| US6545868B1 (en) | Electronic module having canopy-type carriers | |
| JP2002151648A (ja) | 半導体モジュール | |
| JP2003133518A (ja) | 半導体モジュール | |
| JP2004519843A (ja) | キャリアベースの電子モジュール | |
| JP2002207986A (ja) | カード型記録媒体及びその製造方法 | |
| KR20080073739A (ko) | 적층형 마이크로전자 패키지 | |
| JP2003108963A (ja) | カード型記録媒体及びその製造方法 | |
| JPH0563138A (ja) | 半導体集積回路装置 | |
| JP2003078109A (ja) | 積層型メモリ装置 | |
| KR0163868B1 (ko) | 단차가 형성된 회로 기판 및 이를 이용한 고밀도 실장형 반도체 모듈 | |
| JP4402806B2 (ja) | 半導体装置 | |
| JP2655118B2 (ja) | 半導体装置 | |
| JP3659872B2 (ja) | 半導体装置 | |
| JPH10200062A (ja) | 半導体装置 | |
| JPH06291248A (ja) | 半導体装置 | |
| JP3288973B2 (ja) | 半導体装置、積層体及びモジュール構造体 | |
| TW548804B (en) | Semiconductor device and its manufacturing method | |
| JPH11340366A (ja) | 半導体装置 | |
| JP2001274318A (ja) | 半導体装置及び当該半導体装置を実装したモジュール | |
| JPH0997857A (ja) | 半導体装置とその製造方法 | |
| JPH0590335A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050711 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050809 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080909 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090909 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100909 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110909 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120909 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130909 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |