JP3706033B2

JP3706033B2 - Manufacturing method of matrix substrate for liquid crystal

Info

Publication number: JP3706033B2
Application number: JP2001050749A
Authority: JP
Inventors: 昌則享保; 達志山本; 徹吉良
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-02-26
Filing date: 2001-02-26
Publication date: 2005-10-12
Anticipated expiration: 2021-02-26
Also published as: JP2002250935A

Description

【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を形成するための液晶用マトリクス基板の製造方法に関する。
【０００２】
【従来の技術】
従来から、液晶表示装置では、Thin Film TransistorからＴＦＴと略称される薄膜トランジスタをスイッチング素子に用いるアクティブマトリクス型液晶表示装置が広く用いられている。ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置では、透明なガラス基板の表面に、ＴＦＴアクティブマトリクス回路を形成したＴＦＴアレイ基板を使用する。ＴＦＴアレイ基板は、何枚ものフォトマスクを用い、フォトリソグラフィのプロセスによる微細パターニングを繰返すことによって、製造されている。液晶表示装置の生産性および製造歩留まりの向上や、コストダウンを図る観点からは、フォトマスクの使用数の削減、つまりはフォトリソグラフィプロセスの削減が検討されてきている。
【０００３】
ＴＦＴアクティブマトリクス型液晶表示装置の低消費電力化および高輝度化を図る上では、液晶セルの光透過率を大きく改善するために、ＴＦＴアレイ基板の開口率を向上させることが必要である。開口率の向上の手法としては、液晶セルに電界を与えるための画素電極を平坦な保護膜上に形成し、ゲート電極と画素電極とを立体的にオーバーラップさせる方法が知られている。この方法では、８０％を超える高開口率が実現されている。このような高開口率アクティブマトリクス基板の製造プロセスは、走査用のゲート電極配線とデータ用のソース電極配線とが交差するＧ−Ｓ交差部、スイッチング素子であるＴＦＴ素子部、画素部および周辺回路に設けられる端子部を並べた模式的な断面構成部分に対して、図７（ａ）〜図１２（ｐ）に示すように行われる。
【０００４】
先ず、図７（ａ）は、ガラス基板２１の表面全体にゲート電極膜２２を成膜している状態を示す。ゲート電極膜２２は、スパッタリング法などによって、クロム（Ｃｒ）、アルミニウム（Ａｌ）およびタンタル（Ｔａ）等の金属膜として形成する。次にゲート電極膜２２の上に、フォトレジストを均一に塗布し、１枚目のフォトマスクを用いて図７（ｂ）に示すようなレジストパターン２３を形成する。次にレジストパターン２３を利用してエッチングを行い、図７（ｃ）に示すようにゲート電極膜２２をパターニングする。
【０００５】
次に図８（ｄ）に示すように、ゲート電極膜２４、第１半導体層２５、第２半導体層２６の３層をプラズマＣＶＤ法やスパッタリング法などで、連続積層成膜する。ゲート絶縁膜２４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成される。第１半導体層２５は、アモルファス−シリコン（Ａ−Ｓｉ）膜で形成される。第２半導体層２６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ⁺−Ｓｉ）膜で形成される。
【０００６】
次にフォトレジストを全体に塗布し、２枚目のフォトマスクを用いて図８（ｅ）に示すレジストパターン２７を形成する。レジストパターン２７が形成されるのは、ＴＦＴ素子部のみであり、Ｇ−Ｓ交差部、画素部および端子部には形成されない。レジストパターン２７を用いてエッチングを行うと、図８（ｆ）に示すように、第１半導体層２５および第２半導体層２６の２層が島状にパターニングされる。
【０００７】
次にレジストパターン２７を除去し、図９（ｇ）に示すように、全面にソース・ドレイン電極膜２８を成膜する。ソース・ドレイン電極膜２８は、スパッタリング法等によって、クロム、アルミニウムおよびタンタルなどの金属膜を形成する。その後、一旦全面にフォトレジストを塗布し、３枚目のフォトマスクを用いて、図９（ｈ）に示すようなレジストパターン２９を形成する。レジストパターン２９では、Ｇ−Ｓ交差部とＴＦＴ素子部とに形成されるけれども、ＴＦＴ素子部ではチャネル部分には形成されない。次にエッチングを行い、図９（ｉ）に示すように、チャネル部分にはレジストパターン２９が形成されていないので、ソース・ドレイン電極膜２８および第２半導体層２６が除去され、ソース・ドレイン電極分離パターニングが行われる。さらに第１半導体層２５も部分的にエッチングされ、チャネル部の厚みを調整するチャネルエッチング加工が行われる。
【０００８】
図１０（ｊ）は、図９（ｉ）でソース・ドレイン電極分離パターニングおよびチャネルエッチング加工が行われた後、レジストパターン２９を除去した状態を示す。次に、図１０（ｋ）に示すように、パッシベーション膜３０をＣＶＤ法およびスパッタリング法などによって全面に形成する。パッシベーション膜３０は、たとえば窒化シリコン（ＳｉＮｘ）などの保護膜である。さらに図１０（ｌ）に示すように、感光性アクリル系樹脂膜３１を平坦化のために塗布する。
【０００９】
次に、４枚目のフォトマスクを用いて、図１１（ｍ）に示すように、感光性アクリル系樹脂膜３１をパターニングする。このパターニングでは、感光性アクリル系樹脂膜３１に部分的にパッシベーション膜３０に達する貫通孔を形成する。パターニングした感光性アクリル系樹脂膜３１をマスクとしてパッシベーション膜３０を図１１（ｎ）に示すようにエッチングすると、感光性アクリル系樹脂膜３１の表面から、ソース・ドレイン電極膜２８のうちでソース電極と分離したドレイン電極に達するコンタクトホールが形成される。なお、４枚目のフォトマスクによるパターニングおよびエッチング工程の際には、端子部においても、感光性アクリル系樹脂膜３１の表面から、ゲート電極に達するコンタクトホールが同様に形成される。また、図には示していないが、ソース端子部においても同様に、感光性アクリル系樹脂膜３１の表面から、ソース電極に達するコンタクトホールが形成される。
【００１０】
次に全面に塗布型透明導電膜３２をスパッタリング法などによって形成すると、図１１（ｏ）に示すようになる。塗布型透明導電膜３２は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ₂）を用いる。図１２（ｐ）は、図１１（ｏ）で感光性アクリル系樹脂膜３１の表面全体に形成した塗布型透明導電膜３２を５枚目のフォトマスクを用いてパターニングし、画素電極３３を形成している状態を示す。画素電極３３は、ＴＦＴ素子部では感光性アクリル系樹脂膜３１で配線パターンやＴＦＴ素子に対して立体的にオーバーラップして形成させることができるので、高開口率アクティブマトリクス基板３４が形成される。
【００１１】
なお、上記従来例では、２枚目のフォトマスクによる第１半導体層２５および第２半導体層２６の島状パターニングの際、レジストパターン２７が形成される部分をＴＦＴ素子部のみとしたが、レジストパターン２７をＧ−Ｓ交差部にも形成し、第１半導体層２５および第２半導体層２６がＧ−Ｓ交差部にも残存する構造となっても、同様の特性を有する液晶用マトリクス基板が得られる。
【００１２】
以上述べた高開口率アクティブマトリクス基板３４の製造工程では、（ｂ），（ｅ），（ｈ），（ｍ）および（ｐ）の各工程で合計５枚のフォトマスクを使用する。このため、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。アクティブマトリクス基板の製造工程で、フォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開平５−３０３１１１号公報を挙げることができる。この先行技術では、基板上に先ず塗布型透明導電膜を形成する。塗布型透明導電膜は、画素電極としてばかりではなく、ゲート電極の下地層としても利用する。ゲート電極は、塗布型透明導電膜の上に電解メッキを施して形成する。特開２０００−２０６５７１号公報には、厚さが異なるレジストパターンを形成して、図８（ｅ）から図９（ｉ）に示す工程を、１枚のフォトマスクを利用して行う考え方が示されている。厚さが異なるレジストパターンは、特開昭６１−１８１１３０号公報に示されているように、露光量を変えて形成する。特開昭６１−１８１１３０号公報では、段差がある部分でも高精度なパターンを形成するために、露光量を変えてレジスト膜パターンを形成している。特開２０００−２０６５７１号公報では、厚みが異なる部分を利用して２段階のエッチングを行い、フォトマスクの使用数を１枚減少させることを可能にしている。同様の考え方は、C.W.Kim et al.によってSid 2000 Digest第１００６〜１００９頁に「A Novel Four-Mask-Count Process Architecture for TFT-LCDs」や、月刊FPD intelligenceの１９９５年５月号の第３１〜３５頁に記載されている「三国電子IPS TFT−LCDを２PEPで製造するプロセスを考案−TFTチャネル部分をハーフトーン露光」という技術報告にも示されている。
【００１３】
【発明が解決しようとする課題】
前述のように、従来の高開口率アクティブマトリクス基板３４の製造プロセスでは、合計５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。特開平５−３０３１１１号公報に開示されている先行技術では、ゲート電極を、画素電極用と同時に成膜するＩＴＯ透明電極膜を下地とする電解メッキで形成し、フォトプロセスを用いることなくゲート電極膜のパターニングを行って、ＴＦＴアレイ製造工程に用いられるフォトマスクの数を低減している。しかしながら、それでも５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。さらに、ＴＦＴアレイ基板上への電解メッキによるゲート電極形成の下地膜としてＩＴＯ透明電極膜を用いているので、ゲート電極と画素電極とをオーバーラップさせることができず、開口率が低下してしまう。また、電解メッキによるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。
【００１４】
特開２０００−２０６５７１号公報に示されているような厚さを変えたレジストパターンを用いる方法では、ＴＦＴ素子部を形成する際に１枚のフォトマスクを低減することが可能となるだけであり、しかもＩＰＳ（In Plane Switching）モードのＴＦＴアクティブマトリクス型液晶表示装置について主として説明されているだけである。ゲート電極と画素電極とを立体的にオーバーラップさせ、開口率を高めたＴＦＴ基板でフォトマスクの使用数をさらに低減する可能性については示されていない。
【００１５】
本発明の目的は、ＴＦＴアクティブマトリクス基板などで製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供することである。
【００１６】
【課題を解決するための手段】
本発明は、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦な電気絶縁膜を形成する工程と、
電気絶縁膜の表面全体をプラズマ照射によって撥水処理する工程と、
該電気絶縁膜を、予め定める画素電極形成領域で部分的に硬化し、予め定めるコンタクトホール領域で未硬化となり、画素電極形成領域およびコンタクトホール領域以外の非形成領域で硬化するように、領域ごとに複数段階に露光量を調整したマスクでハーフトーン露光する工程と、
電気絶縁膜を現像することにより、部分的に硬化している画素電極形成領域の撥水処理された電気絶縁膜の表面が除去され、かつ未硬化のコンタクトホール領域の撥水処理された電気絶縁膜が除去されて、コンタクトホール領域の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、該貫通孔に連なる凹所が画素電極形成領域の電気絶縁膜に形成されるようにパターニングする工程と、
パターニングされて撥水処理表面が除去された電気絶縁膜上に、塗布型導電材を塗布して画素電極を形成する工程とを含むことを特徴とする液晶用マトリクス基板の製造方法である。
【００１７】
本発明に従えば、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板は、電気絶縁膜の形成、電気絶縁膜表面の撥水処理、電気絶縁膜のハーフトーン露光によるパターニングおよび画素電極の形成を経て製造される。電気絶縁膜の形成は、マトリクス回路が形成されている電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦となるように行う。電気絶縁膜の表面は撥水処理により撥水性を有する。電気絶縁膜のハーフトーン露光は、予め定める画素電極形成領域で部分的に硬化となるように、予め定めるコンタクトホール領域で未硬化となるように、画素電極形成領域およびコンタクトホール領域以外の非形成領域で硬化となるように、領域ごとに複数段階に露光量を調整したマスクを用いて行う。電気絶縁膜を現像すると、コンタクトホール領域の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、該貫通孔に連なる凹所が画素電極形成領域の電気絶縁膜に形成されるように、硬化していない程度に応じてパターニングされる。その際、電気絶縁膜の撥水処理表面は、下地となる電気絶縁膜の厚さが減少する凹所および貫通孔が形成される部分で消失し、画素電極形成領域およびコンタクトホール領域を除く非形成領域で残存する。塗布型導電材料を塗布すると、非形成領域の電気絶縁膜には撥水処理表面が残存して塗布型導電材料を撥く性質を有するので、塗布型導電材料は電気絶縁膜上の凹所およびコンタクトホールに充填され、画素電極とコンタクトホールの導電部分とを形成することができる。凹所と貫通孔とを電気絶縁膜に形成する工程と、画素電極とコンタクトホールの導電部分とを形成する工程とを１枚のフォトマスクで処理することが可能となるため、フォトマスクの使用枚数を削減することができる。
【００１８】
また本発明は、前記マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、該ＴＦＴアクティブマトリクス回路の製造工程は、前記電気絶縁性基板上にゲート電極材料を成膜し、パターニングするゲート電極膜パターニング工程と、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する積層工程と、領域ごとに複数段階に露光量を調整したマスクを用いるハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う分離エッチング工程と、分離エッチング工程後に、パッシベーション膜を成膜するパッシベーション工程とを含むことを特徴とする。
【００１９】
本発明に従えば、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路を形成する際に、ＴＦＴアクティブマトリクス回路を、ゲート電極膜パターニング工程、積層工程、分離エッチング工程およびパッシベーション工程を含む製造工程で製造する。ゲート電極膜パターニング工程では、電気絶縁性基板上にゲート電極材料で成膜し、パターニングする。積層工程では、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する。分離エッチング工程では、露光量を調整したハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う。パッシベーション工程では、分離エッチング工程後に、パッシベーション膜を成膜して覆う。ＴＦＴアクティブマトリクス回路の製造の際には、ゲート電極膜パターニング工程と、分離エッチング工程とでそれぞれフォトマスクを使用し、さらにゲート電極とオーバーラップさせる画素電極の形成の際に１枚のフォトマスクを使用するので、全部で３枚のフォトマスクを使用するだけで高開口率を得ることができるＴＦＴアクティブマトリクス基板を製造することができる。
【００２０】
また本発明は、前記画素電極の形成後に、前記非形成領域の電気絶縁膜に残存している撥水処理表面を除去することを特徴とする。
【００２１】
本発明に従えば、画素電極形成後に、電気絶縁膜に残存している撥水処理表面を除去するので、液晶用マトリクス基板形成時の配向膜形成および配向処理において、面内の均一性を向上し、配向処理の信頼性を高めることができる。
【００２２】
また本発明は、前記電気絶縁性合成樹脂材料として、感光性アクリル系樹脂を使用し、前記電気絶縁膜表面の撥水処理は、フッ素系プラズマを照射して施され、前記画素電極は塗布型透明導電材料で形成することを特徴とする。
【００２３】
本発明に従えば、電気絶縁膜として感光性アクリル系樹脂を用いてマトリクス基板の表面を平坦化し、その表面にフッ素系ガスを用いたプラズマ照射による撥水処理を施して、前記電気絶縁膜をハーフトーン露光により複数段階にパターニングすることで撥水処理部分をパターニングし、電気絶縁膜表面の凹所およびコンタクトホールとに塗布型透明導電材料を充填して、フォトマスクを用いないでも精度よく画素電極およびコンタクトホールを形成することができる。
【００２４】
【発明の実施の形態】
図１〜図６の（ａ）から（ｏ）で本発明の実施の一形態としての高開口率アクティブマトリクス基板の製造方法の概要を示す。なお、本実施形態についても、図７〜図１２と同様に、ゲート電極とソース電極とが交差するＧ−Ｓ交差部分、ＴＦＴ素子部分、画素部分および端子部を並べた模式的な断面構成について示す。
【００２５】
図１（ａ）は、ガラス基板１上にゲート電極膜２を成膜した状態を示す。ゲート電極膜２は、スパッタリング法等でクロム、アルミニウムおよびタンタル等の金属膜を形成する。ゲート電極膜２上には、レジスト層を塗布し、１枚目のフォトマスクを用いて、図１（ｂ）に示すようなレジストパターン３を形成する。さらにレジストパターン３を用いたエッチングにより、図１（ｃ）に示すようにゲート電極膜２をパターニングする。
【００２６】
図２（ｄ）は、ゲート絶縁膜４、第１半導体層５および第２半導体層６を３層連続積層成膜し、さらにソース・ドレイン電極膜７をプラズマＣＶＤ法やスパッタリング法などで連続して積層成膜する。ゲート絶縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成する。第１半導体層５は、アモルファス−シリコン（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物を高濃度にドープしたｎ⁺−Ｓｉ膜で形成する。ソース・ドレイン電極膜７は、クロム、アルミニウムおよびタンタル等の金属で形成する。さらに、全体にレジストを塗布した後、スリットマスク等のハーフトーン露光が可能なマスク１５を用いて露光量を調整し、１回のレジスト塗布、露光、現像で複数段階の厚さのレジストパターン８を、図２（ｅ）に示すように形成する。レジストパターン８は、画素部および端子部には形成しないで、ＴＦＴ素子部のチャネル部５ａに相当する部分は薄肉部８ａとして形成する。その他の部分は厚く形成する。すなわち、その他の部分は所定の厚みである第１の厚み以上で形成し、薄肉部８ａは第１の厚みより薄い第２の厚みで形成する。次に、図２（ｆ）に示すように、レジストパターン８に覆われていない部分のソース・ドレイン電極７、第２半導体層６および第１半導体層５の３つの層を全てエッチングで除去する。
【００２７】
図３（ｇ）は、図２（ｆ）に示す残存しているレジストパターン８の全体をアッシングで厚みを減少させ、薄肉部８ａに対応するチャネル部５ａの位置でソース・ドレイン電極膜７の表面が露出するようになった状態を示す。次に残存するレジストパターン８を利用して、図３（ｈ）に示すようにソース・ドレイン電極分離およびチャネルエッチングを行う。チャネル部５ａでは、第１半導体層５の厚みが調整され、第２半導体層６およびソース・ドレイン電極膜７は除去される。ここでレジストパターン８を除去すると、図３（ｉ）に示す状態になる。
【００２８】
次に図４（ｊ）に示すように、基板の全面にパッシベーション膜９を形成する。パッシベーション膜９は、窒化シリコンなどによる保護膜であり、ＣＶＤ法やスパッタリング法等によって形成する。パッシベーション膜９の上に感光性を有する電気絶縁性合成樹脂材料、たとえば感光性アクリル系樹脂を塗布すると、図４（ｋ）に示すように、表面が平坦化した電気絶縁膜である感光性アクリル系樹脂膜１０が得られる。感光性アクリル系樹脂膜１０を、８０〜１００℃の温度でプリベークした後、その表面にフッ素系ガスを用いたプラズマ照射による撥水処理を施し、撥水性を有する撥水処理領域１１を形成した状態を図４（ｌ）に示す。
【００２９】
次に、３枚目のフォトマスクとして、スリットマスク等のハーフトーン露光が可能なマスク１５を用いて感光性アクリル系樹脂膜１０のハーフトーン露光を行い、１回の露光、現像で図５（ｍ）に示すように、複数段階のパターン形状にパターニングする。ハーフトーン露光において、感光性アクリル樹脂膜１０は、予め定められる画素電極形成領域およびコンタクトホール領域を除いて硬化し、コンタクトホール領域で未硬化となり、画素電極形成領域で部分的に硬化するように露光され、現像処理により、画素電極形成領域では浅い凹所１０ａの部分と、ドレイン電極部分までの貫通孔であるコンタクトホール１０ｂが形成され、端子部ではゲート電極および図示しないソース電極までの貫通孔であるコンタクトホール１０ｃが形成される。この感光性アクリル系樹脂膜１０の現像処理の際に、リフトオフと同様のプロセスによって、画素電極が形成される凹所１０ａ部分とコンタクトホール１０ｂ，１０ｃの部分とにおいて、撥水処理領域１１が除去される。
【００３０】
さらに、複数段階にパターニングされた感光性アクリル系樹脂１０をマスクとしてエッチングを行うことにより、コンタクトホール１０ｂの位置でパッシベーション膜９が除去され、ソース・ドレイン電極膜７が露出する。また、端子部においては、コンタクトホール１０ｃの位置でパッシベーション膜９、さらにゲート絶縁膜４も除去されて、ゲート電極膜２および図示しないソース電極膜が露出する。この際、１０ａ，１０ｂおよび１０ｃを除く部分では、感光性アクリル系樹脂膜１０がエッチングされないため、撥水処理領域１１は除去されずに残る。
【００３１】
次に塗布型透明導電材をスピンコート等によって塗布すると、図５（ｎ）に示すように、塗布型透明導電膜１２が感光性アクリル系樹脂膜１０の凹所１０ａの部分とコンタクトホール１０ｂ，１０ｃの部分に充填される。撥水処理領域１１は、撥水性によって塗布型透明導電材を撥くので、塗布型透明導電膜１２は撥水処理領域１１が残存している部分には形成されない。塗布型透明導電膜１３は、画素電極を形成するため酸化インジウム錫（ＩＴＯ）などを用いることができる。その後、２００〜２５０℃で焼成することにより、塗布型透明導電膜１２から画素電極１３が形成される。図５（ｏ）は、画素電極１３が形成された後、撥水処理領域１１をアッシング等によって除去した状態を示す。
【００３２】
以上のようにして、高開口率アクティブマトリクス基板１４が形成される。
本実施形態の高開口率アクティブマトリクス基板１４の製造では、（ｂ），（ｅ）および（ｍ）の３つの工程でフォトマスクを使用しているので、合計３枚のフォトマスクでＴＦＴアレイを製造することが可能となる。すなわちソース・ドレイン電極膜７およびゲート電極膜２と画素電極となる塗布型透明導電膜１２を立体的にオーバーラップさせる構造を有し、高開口率で高輝度を実現することができるＴＦＴアレイを、従来の製造プロセスに比べて非常に少ないマスク枚数である３枚のフォトマスクで製造することが可能となる。
【００３３】
また本実施形態の高開口率アクティブマトリクス基板１４では、画素電極であるＩＴＯ膜を塗布して形成するので、プラズマＣＶＤやスパッタリングなどの真空成膜法を用いなくても画素電極を形成することができ、製造原価の低減を図ることができる。
【００３４】
図６は、本発明の実施形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。図６には、ポジ型のレジストを使用した例を示す。該マスク１５は、前述の実施の一形態による高開口率アクティブマトリクス基板１４の製造方法において、２枚目および３枚目のフォトマスクとして用いるハーフトーン露光が可能なマスクである。マスク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを備える。一般のフォトマスクでは、透過部１５Ａのように光の透過量が１００％を目標に形成する部分と、遮光部１５Ｂのように、光の透過量が０％を目標に形成する部分とを備える。前述の製造方法に用いるマスク１５では、さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間となるメッシュ部１５Ｃを備える。メッシュ部１５Ｃは、たとえば間隔が使用する光の分解能よりも小さいメッシュパターンやスリットパターンで形成する。
【００３５】
マスク１５の各部分の透過光量の違いによって、図６に示すようにポジ型のレジストを使用する場合、透過部１５Ａに対応する部分ではレジスト厚みが零で、遮光部１５Ｂに対応する部分でレジスト厚みが最大となり、メッシュ部１５Ｃに対応する部分で透過光量に応じたレジスト厚となるレジストパターン１６が得られる。すなわち透過光量が異なる部分を設けることによって各部分において透過光量に反比例したレジスト厚となるレジストパターン１６を形成することができる。ネガ型のレジストを使用する場合には、逆に透過光量が多い部分ほどレジスト厚も厚いレジストパターンを形成することができる。
【００３６】
前述の実施の一形態による高開口率アクティブマトリクス基板１４の製造方法において示したように、液晶表示装置の製造に関連して撥水性の樹脂を用いる考え方は、たとえばカラーフィルタの製造に関連して、特開平８−１７９１１３号公報や特開平８−２９２３１３号公報に開示されている。本発明の実施形態では、画素電極の形成に、図６に示すようなハーフトーン露光用のマスク１５とともにフッ素系ガスを用いたプラズマ照射により生じる撥水処理領域１１を利用している。このような画素電極の形成方法は、単純マトリクス型液晶表示装置用のマトリクス基板の形成にも適用することが可能である。なお、撥水処理は、フッ素系プラズマ照射に限らず、フッ素系以外のガスを用いたプラズマ照射でもよい。
【００３７】
また図５（ｎ）に示すように、撥水処理領域１１が感光性アクリル系樹脂膜１０の表面に残存している状態でも、液晶表示装置を形成することは可能であるが、図５（ｏ）に示すように撥水処理領域１１を除去してやれば、液晶配向制御のための配向膜形成の際に配向膜の面内均一性を向上し、液晶配向処理の点では非常に有利となる。
【００３８】
【発明の効果】
以上のように本発明によれば、電気絶縁膜表面にプラズマ照射によって撥水処理を施してハーフトーン露光し、現像処理によって撥水処理された表面ごと電気絶縁膜が除去された画素電極形成領域である凹所およびコンタクトホール領域に導電材を充填するので、コンタクトホールおよび画素電極の形成にフォトマスクを用いる必要がなく、画素電極のパターニングおよびコンタクトホール部分の製造の際に必要なフォトマスクの枚数を低減することができる。
【００３９】
また本発明によれば、表面にフッ素系プラズマ照射によって撥水処理を施された電気絶縁膜を１枚のフォトマスクを用いてハーフトーン露光を行い、コンタクトホールとコンタクトホールを通じてマトリクスと導通する画素電極とを１枚のフォトマスクで形成することができる。
【００４０】
また本発明によれば、ソースおよびゲート配線と画素電極とのオーバーラップを許容する高開口率アクティブマトリクス基板を３枚のフォトマスクを利用するだけで形成することができる。
【００４１】
また本発明によれば、画素電極形成後に撥水処理領域を確実に除去して、配向膜の面内均一性を向上し、液晶配向処理を効率よく行うことができる。
【００４２】
また本発明によれば、電気絶縁性合成樹脂材料として感光性アクリル系樹脂を使用し、表面にフッ素系プラズマを照射することによって撥水処理領域を形成するので、塗布型透明導電材料を撥水処理領域で囲まれる領域の内部に限定し、フォトマスクを用いなくても画素電極を形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態による高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図２】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図３】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図４】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図５】本発明の実施の一形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図６】本発明の実施の一形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。
【図７】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図８】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図９】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図１０】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図１１】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【図１２】従来の高開口率アクティブマトリクス基板３４の製造工程の概要を示す簡略化した断面図である。
【符号の説明】
１，２１ガラス基板
２，２２ゲート電極膜
３，８，１６，２３，２７，２９レジストパターン
４，２４ゲート絶縁膜
５，２５第１半導体層
５ａチャネル部
６，２６第２半導体層
７，２８ソース・ドレイン電極膜
８ａ薄肉部
９，３０パッシベーション膜
１０，３１感光性アクリル系樹脂膜
１０ａ凹所
１０ｂ，１０ｃコンタクトホール
１１撥水処理領域
１２，３２塗布型透明導電膜
１３，３３画素電極
１４，３４高開口率アクティブマトリクス基板
１５マスク
１５Ａ透過部
１５Ｂ遮光部
１５Ｃメッシュ部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a liquid crystal matrix substrate for forming a liquid crystal display device.
[0002]
[Prior art]
Conventionally, in a liquid crystal display device, an active matrix type liquid crystal display device using a thin film transistor, which is abbreviated as TFT from Thin Film Transistor, as a switching element has been widely used. In an active matrix liquid crystal display device using TFTs as switching elements, a TFT array substrate in which TFT active matrix circuits are formed on the surface of a transparent glass substrate is used. The TFT array substrate is manufactured by repeating fine patterning by a photolithography process using a number of photomasks. From the viewpoint of improving the productivity and manufacturing yield of liquid crystal display devices and reducing costs, studies have been made on reducing the number of photomasks used, that is, reducing the photolithography process.
[0003]
In order to reduce the power consumption and the brightness of the TFT active matrix type liquid crystal display device, it is necessary to improve the aperture ratio of the TFT array substrate in order to greatly improve the light transmittance of the liquid crystal cell. As a method for improving the aperture ratio, a method is known in which a pixel electrode for applying an electric field to a liquid crystal cell is formed on a flat protective film, and the gate electrode and the pixel electrode are three-dimensionally overlapped. In this method, a high aperture ratio exceeding 80% is realized. The manufacturing process of such a high aperture ratio active matrix substrate includes a GS intersection where a scanning gate electrode wiring and a data source electrode wiring intersect, a TFT element portion serving as a switching element, a pixel portion, and a peripheral circuit. For the schematic cross-sectional configuration part in which the terminal parts provided in 7 (A) to FIG. 2 As shown in (p).
[0004]
First, figure 7 (A) shows the state in which the gate electrode film 22 is formed on the entire surface of the glass substrate 21. The gate electrode film 22 is formed as a metal film such as chromium (Cr), aluminum (Al), and tantalum (Ta) by a sputtering method or the like. Next, a photoresist is uniformly applied on the gate electrode film 22, and the first photomask is used to make a drawing. 7 A resist pattern 23 as shown in FIG. Next, etching is performed using the resist pattern 23, and FIG. 7 As shown in (c), the gate electrode film 22 is patterned.
[0005]
Next figure 8 As shown in (d), three layers of the gate electrode film 24, the first semiconductor layer 25, and the second semiconductor layer 26 are continuously laminated by a plasma CVD method, a sputtering method, or the like. The gate insulating film 24 is formed of, for example, a silicon nitride (SiNx) film. The first semiconductor layer 25 is formed of an amorphous-silicon (A-Si) film. The second semiconductor layer 26 is made of silicon (n ⁺ -Si) film.
[0006]
Next, apply the photoresist to the whole surface and use the second photomask. 8 A resist pattern 27 shown in (e) is formed. The resist pattern 27 is formed only in the TFT element portion and not in the GS intersection portion, the pixel portion, and the terminal portion. When etching is performed using the resist pattern 27, 8 As shown in (f), the two layers of the first semiconductor layer 25 and the second semiconductor layer 26 are patterned in an island shape.
[0007]
Next, the resist pattern 27 is removed, and FIG. 9 As shown in (g), a source / drain electrode film 28 is formed on the entire surface. The source / drain electrode film 28 is formed of a metal film such as chromium, aluminum, and tantalum by sputtering or the like. After that, apply a photoresist on the entire surface, and then use the third photomask. 9 A resist pattern 29 as shown in (h) is formed. Although the resist pattern 29 is formed at the GS intersection and the TFT element part, it is not formed at the channel part in the TFT element part. Next, etch 9 As shown in (i), since the resist pattern 29 is not formed in the channel portion, the source / drain electrode film 28 and the second semiconductor layer 26 are removed, and source / drain electrode separation patterning is performed. Further, the first semiconductor layer 25 is also partially etched, and channel etching processing for adjusting the thickness of the channel portion is performed.
[0008]
FIG. 0 (J) is the figure 9 (I) shows a state in which the resist pattern 29 is removed after the source / drain electrode separation patterning and the channel etching are performed. Next, FIG. 0 As shown in (k), a passivation film 30 is formed on the entire surface by a CVD method, a sputtering method, or the like. The passivation film 30 is a protective film such as silicon nitride (SiNx), for example. Furthermore, FIG. 0 As shown in (l), a photosensitive acrylic resin film 31 is applied for planarization.
[0009]
Next, using a fourth photomask, FIG. 1 As shown in (m), the photosensitive acrylic resin film 31 is patterned. In this patterning, a through-hole that partially reaches the passivation film 30 is formed in the photosensitive acrylic resin film 31. The passivation film 30 is formed as a mask using the patterned photosensitive acrylic resin film 31 as a mask. 1 When etching is performed as shown in (n), a contact hole is formed from the surface of the photosensitive acrylic resin film 31 to the drain electrode separated from the source electrode in the source / drain electrode film 28. In the patterning and etching process using the fourth photomask, a contact hole reaching the gate electrode from the surface of the photosensitive acrylic resin film 31 is similarly formed in the terminal portion. Although not shown in the drawing, a contact hole reaching the source electrode is similarly formed in the source terminal portion from the surface of the photosensitive acrylic resin film 31.
[0010]
Next, when a coating type transparent conductive film 32 is formed on the entire surface by sputtering or the like, FIG. 1 As shown in (o). The coating type transparent conductive film 32 is made of indium tin oxide (ITO) or tin oxide (SnO). ₂ ) Is used. FIG. 2 (P) is shown in FIG. 1 A state in which the coating type transparent conductive film 32 formed on the entire surface of the photosensitive acrylic resin film 31 is patterned using the fifth photomask to form the pixel electrode 33 in (o). Since the pixel electrode 33 can be three-dimensionally overlapped with the wiring pattern and the TFT element by the photosensitive acrylic resin film 31 in the TFT element portion, the high aperture ratio active matrix substrate 34 is formed. .
[0011]
In the above conventional example, when the island patterning of the first semiconductor layer 25 and the second semiconductor layer 26 by the second photomask is performed, the portion where the resist pattern 27 is formed is only the TFT element portion. Even if the pattern 27 is formed also at the GS intersection, and the first semiconductor layer 25 and the second semiconductor layer 26 remain in the GS intersection, a liquid crystal matrix substrate having similar characteristics can be obtained. can get.
[0012]
In the manufacturing process of the high aperture ratio active matrix substrate 34 described above, a total of five photomasks are used in each of the processes (b), (e), (h), (m), and (p). For this reason, it becomes a factor of prolonging process time and the fall of manufacturing yield. For example, Japanese Patent Laid-Open No. 5-303111 can be cited as a prior art related to reducing the number of photomasks used in the manufacturing process of an active matrix substrate. In this prior art, a coating type transparent conductive film is first formed on a substrate. The coating type transparent conductive film is used not only as a pixel electrode but also as a base layer of a gate electrode. The gate electrode is formed by performing electrolytic plating on the coating type transparent conductive film. In Japanese Patent Laid-Open No. 2000-206571, resist patterns having different thicknesses are formed, and FIG. 8 Figure from (e) 9 The idea of performing the process shown in (i) using one photomask is shown. Resist patterns having different thicknesses are formed by changing the exposure amount as disclosed in JP-A-61-181130. In Japanese Patent Laid-Open No. 61-181130, a resist film pattern is formed by changing the exposure amount in order to form a highly accurate pattern even in a stepped portion. In Japanese Patent Laid-Open No. 2000-206571, it is possible to reduce the number of photomasks used by one by performing two-stage etching using portions having different thicknesses. A similar idea is described in CWKim et al., Sid 2000 Digest, pages 1006 to 1009, “A Novel Four-Mask-Count Process Architecture for TFT-LCDs” and Monthly FPD intelligence May 1995 issue 31-35. It is also shown in the technical report “Devised the process of manufacturing the Mikuni Denshi IPS TFT-LCD with 2 PEP-TFT channel half-tone exposure”.
[0013]
[Problems to be solved by the invention]
As described above, the manufacturing process of the conventional high aperture ratio active matrix substrate 34 requires a total of five photomasks, which increases the process time and decreases the manufacturing yield. In the prior art disclosed in Japanese Patent Laid-Open No. 5-303111, the gate electrode is formed by electroplating with an ITO transparent electrode film formed simultaneously with the pixel electrode as a base, and without using a photo process. By patterning the film, the number of photomasks used in the TFT array manufacturing process is reduced. However, it still requires five photomasks, which increases the process time and decreases the manufacturing yield. Furthermore, since the ITO transparent electrode film is used as a base film for forming the gate electrode by electrolytic plating on the TFT array substrate, the gate electrode and the pixel electrode cannot be overlapped, resulting in a decrease in the aperture ratio. . Further, when the gate electrode is produced by electrolytic plating, the non-uniformity of the film thickness due to the potential drop tends to be very large, and it becomes difficult to maintain the film thickness uniformity particularly in a large substrate.
[0014]
In the method using a resist pattern with a different thickness as disclosed in Japanese Patent Application Laid-Open No. 2000-206571, it is only possible to reduce one photomask when forming the TFT element portion. Moreover, only an IPS (In Plane Switching) mode TFT active matrix type liquid crystal display device is mainly described. The possibility of further reducing the number of photomasks used in a TFT substrate in which the gate electrode and the pixel electrode are three-dimensionally overlapped to increase the aperture ratio is not shown.
[0015]
An object of the present invention is to provide a liquid crystal matrix substrate manufacturing method that can reduce the number of photomasks used in a manufacturing process for a TFT active matrix substrate or the like.
[0016]
[Means for Solving the Problems]
The present invention provides a liquid crystal matrix substrate manufacturing method in which a matrix circuit for forming a plurality of liquid crystal cells is formed on an electrically insulating substrate.
Applying a photosensitive electrically insulating synthetic resin material on an electrically insulating substrate to form an electrically insulating film having a flat surface;
Water repellent treatment of the entire surface of the electrical insulating film by plasma irradiation,
For each region, the electrical insulating film is partially cured in a predetermined pixel electrode forming region, uncured in a predetermined contact hole region, and cured in a non-formed region other than the pixel electrode forming region and the contact hole region. And halftone exposure with a mask whose exposure amount is adjusted in multiple stages,
Develop electrical insulation film By , Partially cured Pixel electrode formation area Regional The surface of the water-repellent electrical insulation film The removed and uncured contact hole region water repellent electrical insulation film Removing and patterning so that a through hole reaching the matrix circuit is formed in the electrical insulating film in the contact hole region, and a recess connected to the through hole is formed in the electrical insulating film in the pixel electrode formation region;
And a step of forming a pixel electrode by applying a coating-type conductive material on the electrically insulating film that has been patterned to remove the water-repellent treatment surface.
[0017]
According to the present invention, a matrix substrate for liquid crystal in which a matrix circuit for forming a plurality of liquid crystal cells is formed on an electrically insulating substrate includes the formation of an electrically insulating film, a water repellent treatment on the surface of the electrically insulating film, and electrical insulation. The film is manufactured through patterning by halftone exposure and formation of pixel electrodes. The electric insulating film is formed by applying a photosensitive electric insulating synthetic resin material on an electric insulating substrate on which a matrix circuit is formed so that the surface becomes flat. The surface of the electrical insulating film has water repellency by water repellency treatment. The half-tone exposure of the electrical insulating film is not formed except for the pixel electrode formation region and the contact hole region so that it is partially cured in the predetermined pixel electrode formation region and uncured in the predetermined contact hole region. This is performed using a mask whose exposure amount is adjusted in a plurality of stages for each region so as to be cured in the region. When the electrical insulating film is developed, a through hole reaching the matrix circuit is formed in the electrical insulating film in the contact hole region, and a recess connected to the through hole is formed in the electrical insulating film in the pixel electrode formation region. According to the extent of not curing Patterned. At that time, the water-repellent surface of the electrical insulating film disappears at the portion where the recess and the through hole where the thickness of the underlying electrical insulating film is reduced and the pixel electrode forming region and the contact hole region are excluded. Remains in the formation area. When the coating type conductive material is applied, the water-repellent treatment surface remains in the electric insulating film in the non-formation region, and the coating type conductive material has a property of repelling the coating type conductive material. Filling the contact hole, the pixel electrode and the conductive portion of the contact hole can be formed. Since the step of forming the recess and the through hole in the electrical insulating film and the step of forming the pixel electrode and the conductive portion of the contact hole can be processed with one photomask, use of the photomask The number of sheets can be reduced.
[0018]
According to the present invention, the matrix circuit is a TFT active matrix circuit including a plurality of thin film transistors, and a manufacturing process of the TFT active matrix circuit includes forming a gate electrode material on the electrically insulating substrate and patterning the gate electrode material. An electrode film patterning step, a gate insulating film, a first semiconductor layer serving as a channel region, a second semiconductor layer serving as an ohmic contact layer, and a stacking step of sequentially stacking metal layers serving as source / drain electrodes; Separation etching process in which the first semiconductor layer and the second semiconductor layer are formed in an island shape by halftone exposure using a mask whose exposure amount is adjusted in a plurality of stages, and patterning of the source / drain electrodes and channel etching are performed. After the separation etching process, a passivation film is formed. Characterized in that it comprises a Shibeshon step.
[0019]
According to the present invention, when a TFT active matrix circuit including a plurality of thin film transistors is formed, the TFT active matrix circuit is manufactured by a manufacturing process including a gate electrode film patterning step, a stacking step, a separation etching step, and a passivation step. In the gate electrode film patterning step, a gate electrode material is formed on the electrically insulating substrate and patterned. In the stacking step, a gate insulating film, a first semiconductor layer serving as a channel region, a second semiconductor layer serving as an ohmic contact layer, and a metal layer serving as a source / drain electrode are sequentially stacked. In the separation etching step, the first semiconductor layer and the second semiconductor layer are formed in an island shape by halftone exposure with an adjusted exposure amount, and patterning of the source / drain electrodes and channel etching are performed. In the passivation process, a passivation film is formed and covered after the separation etching process. When manufacturing a TFT active matrix circuit, a photomask is used in each of the gate electrode film patterning step and the separation etching step, and one photomask is formed when forming a pixel electrode overlapping with the gate electrode. Since it is used, a TFT active matrix substrate capable of obtaining a high aperture ratio can be manufactured only by using three photomasks in total.
[0020]
Further, the present invention is characterized in that after the pixel electrode is formed, the water-repellent treatment surface remaining in the electrical insulating film in the non-formed region is removed.
[0021]
According to the present invention, after the pixel electrode is formed, the surface of the water-repellent treatment remaining on the electrical insulating film is removed, so that in-plane uniformity is improved in the alignment film formation and alignment process when forming the liquid crystal matrix substrate. In addition, the reliability of the alignment process can be increased.
[0022]
Further, the present invention uses a photosensitive acrylic resin as the electrically insulating synthetic resin material, the water-repellent treatment of the surface of the electrically insulating film is performed by irradiating with fluorine plasma, and the pixel electrode is a coating type It is formed of a transparent conductive material.
[0023]
According to the present invention, the surface of the matrix substrate is flattened using a photosensitive acrylic resin as an electrical insulating film, and water repellency treatment is performed on the surface by plasma irradiation using a fluorine-based gas. Patterning the water-repellent part by patterning in multiple steps by halftone exposure, filling the recesses and contact holes on the surface of the electrical insulation film with a coating-type transparent conductive material, and accurately using the pixel without using a photomask Electrodes and contact holes can be formed.
[0024]
DETAILED DESCRIPTION OF THE INVENTION
1 to 6 show an outline of a method for manufacturing a high aperture ratio active matrix substrate as an embodiment of the present invention. Note that this embodiment is also illustrated in FIG. 7 ~ Figure 1 2 Similarly, a schematic cross-sectional configuration in which a GS intersection portion, a TFT element portion, a pixel portion, and a terminal portion where a gate electrode and a source electrode intersect is shown.
[0025]
FIG. 1A shows a state in which a gate electrode film 2 is formed on a glass substrate 1. As the gate electrode film 2, a metal film such as chromium, aluminum and tantalum is formed by a sputtering method or the like. A resist layer is applied on the gate electrode film 2, and a resist pattern 3 as shown in FIG. 1B is formed using the first photomask. Further, the gate electrode film 2 is patterned by etching using the resist pattern 3 as shown in FIG.
[0026]
In FIG. 2D, three layers of the gate insulating film 4, the first semiconductor layer 5 and the second semiconductor layer 6 are continuously stacked, and the source / drain electrode film 7 is continuously formed by a plasma CVD method or a sputtering method. To form a laminated film. The gate insulating film 4 is formed of, for example, a silicon nitride (SiNx) film. The first semiconductor layer 5 is formed of an amorphous-silicon (a-Si) film. The second semiconductor layer 6 is made of n doped with a high concentration of n-type impurities. ⁺ -Si film is used. The source / drain electrode film 7 is formed of a metal such as chromium, aluminum, and tantalum. Further, after the resist is applied to the whole, the exposure amount is adjusted by using a mask 15 capable of halftone exposure such as a slit mask, and a resist pattern 8 having a plurality of thicknesses is obtained by one resist application, exposure and development. Is formed as shown in FIG. The resist pattern 8 is not formed in the pixel portion and the terminal portion, and a portion corresponding to the channel portion 5a of the TFT element portion is formed as a thin portion 8a. The other parts are formed thick. That is, the other portions are formed with a thickness equal to or greater than the first thickness which is a predetermined thickness, and the thin portion 8a is formed with a second thickness which is thinner than the first thickness. Next, as shown in FIG. 2F, all the three layers of the source / drain electrode 7, the second semiconductor layer 6 and the first semiconductor layer 5 which are not covered with the resist pattern 8 are removed by etching. .
[0027]
In FIG. 3G, the thickness of the remaining resist pattern 8 shown in FIG. 2F is reduced by ashing, and the source / drain electrode film 7 is formed at the position of the channel portion 5a corresponding to the thin portion 8a. The state where the surface came to be exposed is shown. Next, using the remaining resist pattern 8, source / drain electrode separation and channel etching are performed as shown in FIG. In the channel portion 5a, the thickness of the first semiconductor layer 5 is adjusted, and the second semiconductor layer 6 and the source / drain electrode film 7 are removed. When the resist pattern 8 is removed here, the state shown in FIG.
[0028]
Next, as shown in FIG. 4J, a passivation film 9 is formed on the entire surface of the substrate. The passivation film 9 is a protective film made of silicon nitride or the like, and is formed by a CVD method, a sputtering method, or the like. When an electrically insulating synthetic resin material having photosensitivity, for example, a photosensitive acrylic resin, is applied on the passivation film 9, as shown in FIG. 4 (k), a photosensitive acrylic film which is an electrically insulating film whose surface is flattened. The system resin film 10 is obtained. After pre-baking the photosensitive acrylic resin film 10 at a temperature of 80 to 100 ° C., the surface was subjected to water repellent treatment by plasma irradiation using a fluorine-based gas to form a water repellent treatment region 11 having water repellency. The state is shown in FIG.
[0029]
Next, as a third photomask, a halftone exposure of the photosensitive acrylic resin film 10 is performed using a mask 15 capable of halftone exposure, such as a slit mask, and one exposure and development are performed as shown in FIG. As shown in m), patterning is performed in a pattern shape of a plurality of stages. In the halftone exposure, the photosensitive acrylic resin film 10 is cured except for a predetermined pixel electrode formation region and a contact hole region, uncured in the contact hole region, and partially cured in the pixel electrode formation region. By exposure and development processing, a shallow recess 10a portion in the pixel electrode formation region and a contact hole 10b that is a through hole to the drain electrode portion are formed, and a through hole to the gate electrode and a source electrode (not shown) is formed in the terminal portion. A contact hole 10c is formed. During the development processing of the photosensitive acrylic resin film 10, the water repellent treatment region 11 is removed in the recess 10a portion where the pixel electrode is formed and the contact holes 10b, 10c by a process similar to lift-off. Is done.
[0030]
Further, by performing etching using the photosensitive acrylic resin 10 patterned in a plurality of stages as a mask, the passivation film 9 is removed at the position of the contact hole 10b, and the source / drain electrode film 7 is exposed. In the terminal portion, the passivation film 9 and the gate insulating film 4 are also removed at the position of the contact hole 10c, and the gate electrode film 2 and the source electrode film (not shown) are exposed. At this time, in the portions other than 10a, 10b and 10c, since the photosensitive acrylic resin film 10 is not etched, the water repellent treatment region 11 remains without being removed.
[0031]
Next, when the coating type transparent conductive material is applied by spin coating or the like, as shown in FIG. 5 (n), the coating type transparent conductive film 12 has a recess 10a portion of the photosensitive acrylic resin film 10 and contact holes 10b, 10c is filled. Since the water-repellent treatment region 11 repels the coating-type transparent conductive material due to water repellency, the coating-type transparent conductive film 12 is not formed in the portion where the water-repellent treatment region 11 remains. The coating type transparent conductive film 13 can be made of indium tin oxide (ITO) or the like in order to form a pixel electrode. Then, the pixel electrode 13 is formed from the coating type transparent conductive film 12 by baking at 200-250 degreeC. FIG. 5 (o) shows a state in which the water repellent region 11 is removed by ashing or the like after the pixel electrode 13 is formed.
[0032]
As described above, the high aperture ratio active matrix substrate 14 is formed.
In the manufacture of the high aperture ratio active matrix substrate 14 of the present embodiment, the photomask is used in the three steps (b), (e) and (m), so that the TFT array is formed with a total of three photomasks. It can be manufactured. That is, a TFT array having a structure in which the source / drain electrode film 7 and the gate electrode film 2 and the coating-type transparent conductive film 12 serving as a pixel electrode are three-dimensionally overlapped and can realize high luminance with a high aperture ratio. Thus, it is possible to manufacture with three photomasks, which is an extremely small number of masks compared to the conventional manufacturing process.
[0033]
Further, in the high aperture ratio active matrix substrate 14 of the present embodiment, since the ITO film which is the pixel electrode is formed by coating, the pixel electrode can be formed without using a vacuum film forming method such as plasma CVD or sputtering. The manufacturing cost can be reduced.
[0034]
Figure 6 These are the figures which show the simplified cross-sectional shape of the mask 15 for halftone exposure used by embodiment of this invention, the corresponding transmitted light amount, and the resist pattern shape produced | generated. Figure 6 Shows an example using a positive resist. The mask 15 is a mask capable of halftone exposure used as the second and third photomasks in the manufacturing method of the high aperture ratio active matrix substrate 14 according to the above-described embodiment. The mask 15 includes a transmission part 15A, a light shielding part 15B, and a mesh part 15C. A general photomask includes a portion that forms a light transmission amount of 100% as in the transmissive portion 15A and a portion that forms a light transmission amount of 0% as in the light shielding portion 15B. . The mask 15 used in the manufacturing method described above further includes a mesh portion 15C in which the amount of transmitted light is intermediate between the transmission portion 15A and the light shielding portion 15B. The mesh portion 15C is formed with, for example, a mesh pattern or a slit pattern whose interval is smaller than the resolution of light used.
[0035]
Depending on the amount of transmitted light of each part of the mask 15, 6 When a positive resist is used, the resist thickness is zero at the portion corresponding to the transmission portion 15A, the resist thickness is maximum at the portion corresponding to the light shielding portion 15B, and is transmitted at the portion corresponding to the mesh portion 15C. A resist pattern 16 having a resist thickness corresponding to the amount of light is obtained. That is, by providing portions with different amounts of transmitted light, it is possible to form a resist pattern 16 having a resist thickness inversely proportional to the amount of transmitted light at each portion. In the case of using a negative resist, a resist pattern having a thicker resist thickness can be formed in a portion where the amount of transmitted light is larger.
[0036]
As shown in the method of manufacturing the high aperture ratio active matrix substrate 14 according to the above-described embodiment, the idea of using a water-repellent resin in connection with the manufacture of the liquid crystal display device is related to the manufacture of a color filter, for example. JP-A-8-179113 and JP-A-8-292313. In the embodiment of the present invention, the formation of the pixel electrode is illustrated in FIG. 6 A water repellent treatment region 11 generated by plasma irradiation using a fluorine-based gas is used together with a mask 15 for halftone exposure as shown in FIG. Such a method for forming a pixel electrode can also be applied to formation of a matrix substrate for a simple matrix type liquid crystal display device. The water repellent treatment is not limited to fluorine plasma irradiation, but may be plasma irradiation using a gas other than fluorine.
[0037]
Further, as shown in FIG. 5 (n), the liquid crystal display device can be formed even in the state where the water repellent region 11 remains on the surface of the photosensitive acrylic resin film 10. 5 If the water repellent treatment region 11 is removed as shown in (o), the in-plane uniformity of the alignment film is improved when forming the alignment film for liquid crystal alignment control, which is very advantageous in terms of the liquid crystal alignment process. Become.
[0038]
【The invention's effect】
As described above, according to the present invention, the surface of the electrical insulating film is subjected to water-repellent treatment by plasma irradiation and subjected to halftone exposure, and the pixel electrode forming region in which the electrical insulating film is removed along with the surface subjected to water-repellent treatment by development processing. Therefore, it is not necessary to use a photomask for forming the contact hole and the pixel electrode, and a photomask necessary for patterning the pixel electrode and manufacturing the contact hole portion is used. The number of sheets can be reduced.
[0039]
In addition, according to the present invention, a pixel that is electrically connected to a matrix through a contact hole and a contact hole is obtained by performing halftone exposure on an electrically insulating film whose surface has been subjected to water repellency treatment by fluorine plasma irradiation using a single photomask. The electrodes can be formed with one photomask.
[0040]
Further, according to the present invention, it is possible to form a high aperture ratio active matrix substrate that allows the source and gate wirings and the pixel electrodes to overlap by simply using three photomasks.
[0041]
Further, according to the present invention, the water-repellent treatment region can be surely removed after the pixel electrode is formed, the in-plane uniformity of the alignment film can be improved, and the liquid crystal alignment process can be performed efficiently.
[0042]
In addition, according to the present invention, a photosensitive acrylic resin is used as the electrically insulating synthetic resin material, and the surface of the water-repellent treatment is formed by irradiating the surface with fluorine-based plasma. The pixel electrode can be formed without using a photomask by limiting to the inside of the region surrounded by the processing region.
[Brief description of the drawings]
FIG. 1 is a simplified cross-sectional view showing a manufacturing process of a high aperture ratio active matrix substrate 14 according to an embodiment of the present invention.
FIG. 2 is a simplified cross-sectional view showing a manufacturing process of a high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 3 is a simplified cross-sectional view illustrating a manufacturing process of a high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 4 is a simplified cross-sectional view illustrating a manufacturing process of a high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 5 is a simplified cross-sectional view showing a manufacturing process of the high aperture ratio active matrix substrate 14 as one embodiment of the present invention.
FIG. 6 is a diagram showing a simplified cross-sectional shape of a halftone exposure mask 15 used in an embodiment of the present invention, a corresponding transmitted light amount, and a generated resist pattern shape.
7 is a simplified cross-sectional view showing an outline of a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
FIG. 8 is a simplified cross-sectional view showing an outline of a manufacturing process of a conventional high aperture ratio active matrix substrate 34;
FIG. 9 is a simplified cross-sectional view showing an outline of a manufacturing process of a conventional high aperture ratio active matrix substrate 34;
FIG. 10 is a simplified cross-sectional view showing an outline of a manufacturing process of a conventional high aperture ratio active matrix substrate 34;
FIG. 11 is a simplified cross-sectional view showing an outline of a manufacturing process of a conventional high aperture ratio active matrix substrate 34;
12 is a simplified cross-sectional view showing an outline of a manufacturing process of a conventional high aperture ratio active matrix substrate 34. FIG.
[Explanation of symbols]
1,21 Glass substrate
2,22 Gate electrode film
3, 8, 16, 23, 27, 29 Resist pattern
4,24 Gate insulation film
5,25 First semiconductor layer
5a channel section
6, 26 Second semiconductor layer
7,28 Source / drain electrode film
8a Thin part
9,30 Passivation film
10, 31 Photosensitive acrylic resin film
10a recess
10b, 10c Contact hole
11 Water repellent treatment area
12, 32 Coating type transparent conductive film
13,33 pixel electrode
14,34 High aperture ratio active matrix substrate
15 mask
15A transmission part
15B Shading part
15C mesh part

Claims

In a manufacturing method of a matrix substrate for liquid crystal in which a matrix circuit for forming a plurality of liquid crystal cells is formed on an electrically insulating substrate,
Applying a photosensitive electrically insulating synthetic resin material on an electrically insulating substrate to form an electrically insulating film having a flat surface;
Water repellent treatment of the entire surface of the electrical insulating film by plasma irradiation,
For each region, the electrical insulating film is partially cured in a predetermined pixel electrode forming region, uncured in a predetermined contact hole region, and cured in a non-formed region other than the pixel electrode forming region and the contact hole region. And halftone exposure with a mask whose exposure amount is adjusted in multiple stages,
By developing an electrical insulating film, partially cured water-repellent treated surface of the electrical insulating film of the pixel electrode formation area is removed and, and water-repellent electrical uncured contact hole region A process of patterning so that the insulating film is removed, a through hole reaching the matrix circuit is formed in the electrical insulating film in the contact hole region, and a recess connected to the through hole is formed in the electrical insulating film in the pixel electrode formation region. When,
And a step of forming a pixel electrode by applying a coating-type conductive material on the electrically insulating film that has been patterned to remove the water-repellent treatment surface.

The matrix circuit is a TFT active matrix circuit including a plurality of thin film transistors,
The manufacturing process of the TFT active matrix circuit is as follows:
Forming a gate electrode material on the electrically insulating substrate, and patterning the gate electrode film; and
A stacking step of sequentially stacking a gate insulating film, a first semiconductor layer serving as a channel region, a second semiconductor layer serving as an ohmic contact layer, and a metal layer serving as a source / drain electrode;
Separation etching in which the first semiconductor layer and the second semiconductor layer are formed in an island shape by halftone exposure using a mask whose exposure amount is adjusted in multiple steps for each region, and patterning of the source / drain electrodes and channel etching are performed. Process,
The method for manufacturing a liquid crystal matrix substrate according to claim 1, further comprising a passivation step of forming a passivation film after the separation etching step.

3. The method of manufacturing a liquid crystal matrix substrate according to claim 1, wherein after the pixel electrode is formed, the water-repellent treatment surface remaining on the electrical insulating film in the non-formation region is removed. .

As the electrically insulating synthetic resin material, a photosensitive acrylic resin is used,
The water-repellent treatment on the surface of the electrical insulating film is performed by irradiating fluorine plasma,
The method for manufacturing a liquid crystal matrix substrate according to claim 1, wherein the pixel electrode is formed of a coating-type transparent conductive material.