[go: up one dir, main page]

JP3799361B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP3799361B2
JP3799361B2 JP2005088127A JP2005088127A JP3799361B2 JP 3799361 B2 JP3799361 B2 JP 3799361B2 JP 2005088127 A JP2005088127 A JP 2005088127A JP 2005088127 A JP2005088127 A JP 2005088127A JP 3799361 B2 JP3799361 B2 JP 3799361B2
Authority
JP
Japan
Prior art keywords
wafer
ion implantation
region
manufacturing
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005088127A
Other languages
Japanese (ja)
Other versions
JP2005236317A (en
Inventor
優子 南部
聡 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2005088127A priority Critical patent/JP3799361B2/en
Publication of JP2005236317A publication Critical patent/JP2005236317A/en
Application granted granted Critical
Publication of JP3799361B2 publication Critical patent/JP3799361B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造装置及びその製造方法に係り、特に大気とは絶縁された雰囲気下でクラスタリングされた製造装置を用いた製造工程中における半導体層の表面及びその上に形成された絶縁膜の特性の管理に関する。   The present invention relates to a semiconductor device manufacturing apparatus and a manufacturing method thereof, and more particularly, to a surface of a semiconductor layer and an insulation formed thereon during a manufacturing process using a manufacturing apparatus clustered under an atmosphere insulated from the atmosphere. It relates to the management of membrane properties.

近年、半導体装置の製造工程中の一連の工程を大気に暴露することなく実現し、大気暴露に起因する自然酸化膜の形成や汚染物質の付着を防止しようとするクラスタリングの概念が報告されている(例えば、非特許文献1参照)。このクラスタリングされたプロセスを用いると、高品質の半導体装置が得られることが検証されている。   In recent years, a concept of clustering has been reported that realizes a series of processes in the manufacturing process of semiconductor devices without exposure to the atmosphere, and prevents the formation of natural oxide films and adhesion of pollutants due to exposure to the atmosphere. (For example, refer nonpatent literature 1). It has been verified that a high-quality semiconductor device can be obtained by using this clustered process.

一方、従来の半導体装置の製造工程の管理は、各工程の終了後に工程で使用した装置外にウエハを取り出して行なわれている。例えば、酸化膜の形成工程においては、酸化を行うためのチャンバの外部に設置されたエリプソメータにより酸化膜の膜厚が測定される。
Schuegrafら,IEEE/International Reliability and Physics Symposium 97,p.7
On the other hand, the management of the manufacturing process of the conventional semiconductor device is performed by taking out the wafer outside the apparatus used in the process after the end of each process. For example, in the oxide film formation step, the thickness of the oxide film is measured by an ellipsometer installed outside the chamber for oxidation.
Schuegraf et al., IEEE / International Reliability and Physics Symposium 97, p.7

しかしながら、上記従来の光学的測定方法を上述のクラスタリングされた製造装置を用いて行なわれる製造工程の管理に適用すると、以下のような問題が生じる。   However, when the conventional optical measurement method is applied to management of a manufacturing process performed using the above-described clustered manufacturing apparatus, the following problems occur.

すなわち、上述のようなクラスタリングされた製造装置を用いたプロセスでは、ウエハに対して多くの一連の処理を行なった後に、ウエハ上に形成されたMOSキャパシタやMOSトランジスタの特性を測定することになるが、その一連の処理の途中工程におけるウエハの状態を管理する方法がなかった。そのため、研究室レベルではともかく、MOSデバイスの量産工程においては、せっかくクラスタリングを用いた製造装置を用いても、高品質の半導体装置を形成できるという保証がないのが現状である。   That is, in the process using the clustered manufacturing apparatus as described above, the characteristics of the MOS capacitor and the MOS transistor formed on the wafer are measured after many series of processes are performed on the wafer. However, there has been no method for managing the state of the wafer in the middle of the series of processes. Therefore, at the laboratory level, in the mass production process of MOS devices, there is currently no guarantee that a high-quality semiconductor device can be formed even if a manufacturing apparatus using clustering is used.

本発明は斯かる点に鑑みてなされたものであり、その目的は、クラスタリングされた製造装置を用いた一連の処理中において、ウエハの表面状態を光学的評価を通じて把握することにより、高品質の半導体装置を効率よく、かつ、何らかの異常により規格外のウエハができた場合にも良品として製造するための装置及び方法を提供することにある。   The present invention has been made in view of such a point, and its purpose is to obtain a high quality by grasping the surface state of a wafer through optical evaluation during a series of processing using a clustered manufacturing apparatus. An object of the present invention is to provide an apparatus and a method for manufacturing a semiconductor device as a non-defective product even when a non-standard wafer is produced due to some abnormality.

上記目的を達成するために、本発明では、以下のような半導体装置の製造方法に関する手段を講じている。 In order to achieve the above object, the present invention provides the following means relating to a method for manufacturing a semiconductor device .

本発明の半導体装置の製造方法は、ウエハに第1の処理を行なう第1の工程と、上記第1の処理が施されたウエハに第2の処理を行なう第2の工程とを少なくとも備え、上記第1の処理と第2の処理とを含む一連の処理を大気とは遮断された共通空間内で行なうようにした半導体装置の製造方法であって、少なくとも上記第1の処理の後における上記ウエハの表面状態を光学的に評価する第3の工程を備え、上記第3の工程を行なう前のウエハには、不純物イオンが注入されて非晶質化した領域が形成されており、上記第3の工程は、不純物イオンが注入されて非晶質化したイオン注入領域を有する半導体層に、光軸に垂直な面内でp方向(光軸に垂直な面と入射光及び反射光を含む面との交線の方向)とs方向(光軸に垂直な面内で上記p方向に垂直な方向)に対して傾いた直線偏光の測定光を上記半導体層の表面に垂直な方向に対して傾いた方向から入射するステップと、上記半導体層から楕円偏光として反射される上記測定光の反射光のうち上記p成分とs成分との位相差(上記半導体層の表面に平行な方向の成分と垂直な方向の成分との位相差)をΔとしたときに、少なくともcos Δを測定するステップと、上記測定光の波長を変化させて、少なくとも上記cos Δのスペクトルを測定するステップと、上記少なくともcos Δのスペクトルの形状に基づいて、上記イオン注入領域の状態を評価するステップとを備えている。 The method for manufacturing a semiconductor device of the present invention includes at least a first step of performing a first process on a wafer and a second step of performing a second process on the wafer subjected to the first process, A method for manufacturing a semiconductor device, wherein a series of processes including the first process and the second process are performed in a common space isolated from the atmosphere, and the method is performed at least after the first process. A third step of optically evaluating the surface state of the wafer, wherein the wafer before the third step is formed with an amorphous region implanted with impurity ions; Step 3 includes a semiconductor layer having an ion-implanted region that has been amorphized by implantation of impurity ions in a p-direction (a plane perpendicular to the optical axis, incident light, and reflected light) in a plane perpendicular to the optical axis. The direction of the line of intersection with the surface) and the s direction (p in the plane perpendicular to the optical axis) Incident linearly polarized measuring light tilted with respect to the surface of the semiconductor layer from a direction tilted with respect to the direction perpendicular to the surface of the semiconductor layer, and the measurement reflected from the semiconductor layer as elliptically polarized light When the phase difference between the p component and the s component of the reflected light (the phase difference between the component in the direction parallel to the surface of the semiconductor layer and the component in the direction perpendicular) is Δ, at least cos Δ Measuring, changing the wavelength of the measurement light to measure at least the spectrum of the cos Δ, and evaluating the state of the ion implantation region based on the shape of the spectrum of the at least cos Δ; It has.

この方法により、第3の工程において、一連の処理が連続して行なわれる途中、あるいは一連の処理が終了して大気雰囲気に戻される前におけるウエハの表面状態を光学的に評価することが可能になる。したがって、クラスタリングされた製造装置内における一連の処理のうちの途中工程あるいは全体工程の条件の適否やウエハ上に形成された部材の合否の判定が可能になる。すなわち、途中工程で不良が発見されたときには、その前の工程で追加の処理を行なうか、元に戻して最初から処理を行なうなどの措置を講ずることが可能になり、その後の無駄な工程の実施を回避することができる。また、処理条件を変更することで、その後の不良の発生を未然に防止することも可能になる。 By this method, it is possible to optically evaluate the surface state of the wafer in the third step during a series of processes being performed continuously or before the series of processes is completed and returned to the atmosphere. Become. Accordingly, it is possible to determine whether or not the conditions of the intermediate process or the entire process in the series of processes in the clustered manufacturing apparatus are appropriate, and whether or not the members formed on the wafer are acceptable. In other words, when a defect is found in the middle of the process, it is possible to take measures such as performing additional processing in the previous process, or returning to the original process and starting from the beginning. Implementation can be avoided. Further, by changing the processing conditions, it becomes possible to prevent the occurrence of subsequent defects.

更には、この方法により、楕円偏光として検出される測定光の波長を変化させると、半導体層の複素屈折率に関するパラメータであるcos Δが求められる。そして、cos Δのスペクトルの形状が非晶質化領域の状態つまり非晶質化の度合いや非晶質化した領域の厚み等に関する情報として得られ、非晶質化した半導体層の状態を非破壊で調べることが可能となる。Furthermore, when the wavelength of the measurement light detected as elliptically polarized light is changed by this method, cos Δ, which is a parameter related to the complex refractive index of the semiconductor layer, is obtained. The shape of the spectrum of cos Δ is obtained as information on the state of the amorphized region, that is, the degree of amorphization, the thickness of the amorphized region, etc. It becomes possible to investigate by destruction.

上記半導体装置の製造方法において、上記第1の工程ではイオン注入領域を有するウエハ上の吸着ガスなどを除去するためのデガス処理を行ない、上記第2の工程では上記ウエハのイオン注入領域のアニールを行ない、上記第3の工程では予め少なくともcos Δのスペクトル形状とイオン注入領域の厚みとの相関を示す基準パターンを準備しておき、上記基準パターンに基づいて上記イオン注入領域の厚みを測定することができる。   In the method of manufacturing a semiconductor device, in the first step, a degassing process is performed to remove an adsorbed gas or the like on the wafer having an ion implantation region, and in the second step, the ion implantation region of the wafer is annealed. In the third step, a reference pattern showing a correlation between at least the spectrum shape of cos Δ and the thickness of the ion implantation region is prepared in advance, and the thickness of the ion implantation region is measured based on the reference pattern. Can do.

この方法により、予めRBSやTEM等の破壊検査によるイオン注入領域の厚みとcos Δのスペクトル形状との相関を示す基準パターンを準備しておくことにより、測定されたスペクトルパターンを基準パターンと比較すれば、非晶質化したイオン注入領域の厚みが高い再現性をもって非破壊で測定することが可能になる。   By preparing a reference pattern showing a correlation between the thickness of the ion implantation region by destructive inspection such as RBS or TEM and the spectrum shape of cos Δ by this method, the measured spectral pattern can be compared with the reference pattern. For example, the thickness of the amorphous ion-implanted region can be measured non-destructively with high reproducibility.

上記半導体装置の製造方法において、上記第3の工程における測定結果に基づいて、上記第2の工程におけるアニール条件を設定する工程をさらに備えることができる。   The method for manufacturing a semiconductor device may further include a step of setting annealing conditions in the second step based on a measurement result in the third step.

この方法により、より適正な条件でアニールを行なうことができる。   By this method, annealing can be performed under more appropriate conditions.

本発明の半導体装置の製造方法によれば、一連の処理を大気とは遮断された共通空間内でウエハに行なうようにするとともに、一連の処理のうち少なくとも最初の処理が終了した後におけるウエハの表面状態を光学的に評価するようにしたので、無駄な工程の実施の回避や、その後の不良の発生の防止を図ることができる。   According to the method for manufacturing a semiconductor device of the present invention, a series of processing is performed on a wafer in a common space that is cut off from the atmosphere, and at least after the first processing of the series of processing is completed, Since the surface state is optically evaluated, it is possible to avoid performing unnecessary processes and preventing the occurrence of subsequent defects.

本発明の実施形態について説明する前に、まず、本発明の各実施形態で用いられる半導体装置の製造装置について説明する。   Before describing embodiments of the present invention, first, semiconductor device manufacturing apparatuses used in the embodiments of the present invention will be described.

図1は、半導体装置の製造装置50の構成を模式的に示すブロック図である。同図において、51はバッファチャンバ、61はトランスファチャンバ、60a,60bはバッファチャンバ51とトランスファチャンバ61との間に設けられたゲートをそれぞれ示す。バッファチャンバ51の周囲には、ウエハをウエハカセットに収納し、あるいは取り出すためのロード・アンロード室52a,52bと、吸着ガスを追い出す等の目的でウエハの予備加熱を行なうためのデガスチャンバ53と、スルーチャンバ54と、ウエハのオリフラなどを基準としてウエハの方位を設定するためのオリエンターを配置したオリエンターチャンバ55と、ウエハを冷却するためのクーリングチャンバ56とが配置されている。また、トランスファチャンバ61の周囲には、ウエハ上の各種膜や基板そのものなどをエッチングするためのエッチングチャンバ62と、ウエハに熱処理を施すためのアニールチャンバ63と、ウエハ上にCVDによる膜を形成するための第1成膜チャンバと、ウエハ上にスパッタリングによる膜を形成するための第2成膜チャンバ65とが配設されている。すなわち、各チャンバ53,54,55,56,62,63,64,65が大気から遮断された減圧雰囲気下の共通空間内に配置されており、いわゆるクラスタリングされた製造装置となっている。   FIG. 1 is a block diagram schematically showing a configuration of a semiconductor device manufacturing apparatus 50. In the figure, 51 is a buffer chamber, 61 is a transfer chamber, 60a and 60b are gates provided between the buffer chamber 51 and the transfer chamber 61, respectively. Around the buffer chamber 51 are load / unload chambers 52a and 52b for storing or taking out wafers in a wafer cassette, a degas chamber 53 for preheating the wafer for the purpose of expelling the adsorbed gas, and the like. A through chamber 54, an orienter chamber 55 in which an orienter for setting the orientation of the wafer with reference to the orientation flat of the wafer and the like, and a cooling chamber 56 for cooling the wafer are arranged. Further, around the transfer chamber 61, an etching chamber 62 for etching various films on the wafer and the substrate itself, an annealing chamber 63 for heat-treating the wafer, and a CVD film on the wafer are formed. A first film forming chamber for forming a film and a second film forming chamber 65 for forming a film by sputtering on the wafer are provided. That is, the chambers 53, 54, 55, 56, 62, 63, 64, and 65 are arranged in a common space under a reduced-pressure atmosphere that is cut off from the atmosphere, resulting in a so-called clustered manufacturing apparatus.

ここで、本発明の特徴は、オリエンターチャンバ55(あるいは、バッファチャンバ51、トランスファチャンバ61、ロード・アンロード室52a,52b、デガスチャンバ53、スルーチャンバ54,もしくはクーリングチャンバ56)などの共通空間内の一部にエリプソメータなどの光学的評価装置が配設されている点である。   Here, a feature of the present invention is that a common space such as an orienter chamber 55 (or buffer chamber 51, transfer chamber 61, load / unload chambers 52a and 52b, degas chamber 53, through chamber 54, or cooling chamber 56) is used. An optical evaluation device such as an ellipsometer is disposed in a part of the screen.

すなわち、成膜,アニール,エッチング等の一連のプロセスが終了するまでウエハを製造装置外の大気にさらすことなく、その間のウエハの状態(基板内のイオン注入領域(アモルファス層)の厚みや、成膜した膜の厚みなどをエリプソメータにより測定することで、次の処理の判断や、当該工程における処理条件の調整などの管理を行なうことが可能となる。つまり、大気にさらすことによって形成される自然酸化膜や、吸着ガスなどのない、つまり表面における物理的,化学的状態の変化を受けない状態でウエハの状態を測定することができるように構成されている。   In other words, the wafer state (the thickness of the ion implantation region (amorphous layer) in the substrate, the thickness of the substrate, etc.) is not exposed to the atmosphere outside the manufacturing apparatus until a series of processes such as film formation, annealing, and etching are completed. By measuring the thickness of the film with an ellipsometer, it is possible to manage the judgment of the next process and the adjustment of the process conditions in the process. The wafer state can be measured without an oxide film or adsorbed gas, that is, without undergoing a change in physical or chemical state on the surface.

次に、エリプソメータによる酸化膜の膜厚や、イオン注入層の厚みなどの測定原理について説明する。   Next, the principle of measurement such as the thickness of the oxide film and the thickness of the ion implantation layer using an ellipsometer will be described.

図2は、ウエハ11上のイオン注入領域15の状態を測定するための分光エリプソメータの構成を概略的に示す側面図である。Xe光源20から出力されるXe光を偏光子21により直線偏光に変えて、基板面に垂直な方向に対して角度θ0 でウエハ11に入射させ、楕円偏光として反射される光を検光子22を経た後分光器23に入射させて、分光しながら、ディテクター24により各波長における複素屈折率N=n−ikを測定するように構成されている。ただし、入射光の直線偏光の軸は、p方向(光軸に垂直な面と入射光及び反射光を含む面との交線の方向)と、s方向(光軸に垂直な面内でp方向に垂直な方向)に対して傾いている。   FIG. 2 is a side view schematically showing the configuration of a spectroscopic ellipsometer for measuring the state of the ion implantation region 15 on the wafer 11. The Xe light output from the Xe light source 20 is converted into linearly polarized light by the polarizer 21 and is incident on the wafer 11 at an angle θ 0 with respect to the direction perpendicular to the substrate surface, and the light reflected as elliptically polarized light is passed through the analyzer 22. After that, the light is incident on the spectroscope 23, and the complex refractive index N = n−ik at each wavelength is measured by the detector 24 while performing spectroscopy. However, the axis of the linearly polarized light of incident light has a p direction (direction of a line of intersection between a plane perpendicular to the optical axis and a plane including incident light and reflected light) and an s direction (p in the plane perpendicular to the optical axis). In a direction perpendicular to the direction).

次に、本実施形態で使用した分光エリプソメトリの測定原理について説明する。上記図2に示すウエハ11へのXe光の入射光とウエハ主面の法線とのなす角をθ0 とすると、各波長における試料の複素屈折率N=n−ikは、下記式(1),(2)で表される。   Next, the measurement principle of the spectroscopic ellipsometry used in this embodiment will be described. Assuming that the angle formed by the incident light of the Xe light on the wafer 11 shown in FIG. 2 and the normal line of the wafer main surface is θ 0, the complex refractive index N = n−ik of the sample at each wavelength is expressed by the following formula (1) , (2).

Figure 0003799361
Figure 0003799361

ここで、Ψはp成分とs成分との間の振幅反射率比を、Δは上記p成分とs成分との間の位相差をそれぞれ示す。すなわち、反射光のtan Ψ,cos Δを測定することにより、式(1),(2)から各波長における試料の物性を表す複素屈折率N(=n−ik)が求められる。   Here, Ψ represents the amplitude reflectance ratio between the p component and the s component, and Δ represents the phase difference between the p component and the s component. That is, by measuring the tan Ψ, cos Δ of the reflected light, the complex refractive index N (= n−ik) representing the physical properties of the sample at each wavelength is obtained from the equations (1) and (2).

そして、測定光のある波長におけるn,kがわかれば酸化膜等の透明膜の厚みdが求まることが知られており、現在では、酸化膜等の膜厚を測定するためのエリプソメータが市販されている。   Then, it is known that the thickness d of a transparent film such as an oxide film can be obtained if n and k at a certain wavelength of the measurement light are known. Currently, an ellipsometer for measuring the film thickness of an oxide film or the like is commercially available. ing.

また、検出光を広い波長範囲に分光してエリプソメトリにより各波長領域でのn,kを求める分光エリプソメトリ法もある。その場合、本発明者等は、以下の実施形態で説明するように、分光エリプソメトリによって得られるcos Δのスペクトル形状を利用すれば、高濃度の不純物イオンを注入した領域の膜厚や、イオン注入条件等に関する有用な情報が得られることを見出している。   There is also a spectroscopic ellipsometry method in which the detection light is dispersed in a wide wavelength range and n and k in each wavelength region are obtained by ellipsometry. In that case, as described in the following embodiments, the present inventors can use the spectral shape of cos Δ obtained by spectroscopic ellipsometry to determine the film thickness of the region into which high-concentration impurity ions are implanted, It has been found that useful information regarding injection conditions and the like can be obtained.

次に、この製造装置を用いて行なわれる各種処理と、その処理に関する光学的測定とについて、個別に説明する。   Next, various processes performed using the manufacturing apparatus and optical measurements related to the processes will be described individually.

(第1の実施形態)
本実施形態では、不純物イオンの注入後のアニール工程の管理方法について説明する。この製造装置を用いて例えばイオン注入後のアニールを行なうときは、不純物のイオン注入が施された半導体領域(イオン注入領域=アモルファス層)を有するウエハが、この製造装置のロード・アンロード室52aでウエハカセットにセットされる。そして、ウエハがデガスチャンバ53で予備加熱された後、オリエンターチャンバ55においてイオン注入領域(アモルファス層)の厚み等に関する分光エリプソメトリ法による測定が行なわれる。その後、スルーチャンバ54を経て、ゲート60aからトランスファチャンバ61に送られる。そして、アニールチャンバ63内にセットされた後、注入された不純物を活性化するためのアニール(RTAなど)が行なわれる。処理が終了すると、トランスファチャンバ61からゲート60bを経てクーリングチャンバ56に運ばれ、ウエハが十分冷却されてからオリエンターチャンバ55に搬入されて、再びウエハのイオン注入領域について分光エリプソメトリ法による測定が行なわれる。
(First embodiment)
In the present embodiment, a method for managing an annealing process after implantation of impurity ions will be described. For example, when annealing after ion implantation is performed using this manufacturing apparatus, a wafer having a semiconductor region (ion implantation area = amorphous layer) subjected to impurity ion implantation is loaded / unloaded chamber 52a of this manufacturing apparatus. Is set in the wafer cassette. Then, after the wafer is preheated in the degas chamber 53, the orientation chamber 55 performs measurement by the spectroscopic ellipsometry method regarding the thickness of the ion implantation region (amorphous layer) and the like. After that, it is sent from the gate 60 a to the transfer chamber 61 through the through chamber 54. Then, after setting in the annealing chamber 63, annealing (RTA or the like) for activating the implanted impurities is performed. When the processing is completed, the wafer is transferred from the transfer chamber 61 to the cooling chamber 56 via the gate 60b, and after the wafer is sufficiently cooled, it is transferred to the orienter chamber 55, and the ion implantation region of the wafer is again measured by the spectroscopic ellipsometry method. Done.

すなわち、本実施形態では、アニールを行なう前、及びアニールを行なった後のウエハに対し、オリエンターチャンバ55に取り付けられた分光エリプソメトリ評価装置を用いて、イオン注入領域の膜厚測定などを行なうようにしている。以下、分光エリプソメトリ法によって得られるイオン注入領域の特性に関する情報の例について説明する。   That is, in this embodiment, the film thickness of the ion implantation region is measured using a spectroscopic ellipsometry evaluation apparatus attached to the orienter chamber 55 on the wafer before and after annealing. I am doing so. Hereinafter, an example of information regarding the characteristics of the ion implantation region obtained by the spectroscopic ellipsometry method will be described.

図3は、イオン注入を行っていないシリコン基板からの反射光のtan Ψ及びcos Δのスペクトルを示す。一方、図4は高濃度不純物のイオン注入を行った後のシリコン基板からの反射光のtan Ψ及びcos Δのスペクトルを示す。図4のcosΔのスペクトル線を図3のcos Δのスペクトル線3Aと比較するとわかるように、シリコン単結晶に不純物をドープすると、cos Δのスペクトル形状は、未注入のときのスペクトル線3Aに比べ長波長領域(450nm〜850nm)で負の側に移動する傾向を示す。   FIG. 3 shows a spectrum of tan Ψ and cos Δ of reflected light from a silicon substrate that has not been subjected to ion implantation. On the other hand, FIG. 4 shows the spectrum of tan Ψ and cos Δ of the reflected light from the silicon substrate after ion implantation of high concentration impurities. As can be seen by comparing the cosΔ spectral line of FIG. 4 with the cos Δ spectral line 3A of FIG. 3, when the silicon single crystal is doped with impurities, the spectral shape of cos Δ is compared with the spectral line 3A when not implanted. It shows a tendency to move to the negative side in the long wavelength region (450 nm to 850 nm).

図5は、アモルファスシリコン層に対して注入エネルギーを変えたときのcos Δのスペクトル形状の変化を示す。ただし、不純物イオン(As+ )のドーズ量は4×1015cm-2である。図5からわかるように、アモルファスシリコン層へのイオン注入の場合、ある波長(たとえば630nm)におけるcos Δ,tan Ψを測定しても、注入エネルギーが増大しても、cos Δ,tan Ψの測定値が増大するとも減少するともいえないが、スペクトル形状とイオン注入エネルギーとの関係を予め調べておくことにより、ある注入量におけるイオン注入エネルギーとイオン注入領域の厚みとの関係がわかる。 FIG. 5 shows the change in the spectral shape of cos Δ when the implantation energy is changed for the amorphous silicon layer. However, the dose of impurity ions (As +) is 4 × 10 15 cm −2 . As can be seen from FIG. 5, in the case of ion implantation into an amorphous silicon layer, even when cos Δ, tan Ψ at a certain wavelength (for example, 630 nm) is measured or implantation energy is increased, measurement of cos Δ, tan Ψ is performed. Although it cannot be said that the value increases or decreases, the relationship between the ion implantation energy and the thickness of the ion implantation region at a certain implantation amount can be understood by examining the relationship between the spectrum shape and the ion implantation energy in advance.

図6は、分光エリプソメトリ法によるcos Δ,tan Ψのスペクトル形状を利用して、各種注入エネルギー条件(20,30,40,50(keV))とイオン注入領域(アモルファス層)の厚みとの関係を示す特性図である。この図6のデータは、図5に示す注入エネルギー条件(20,30,40,50(keV))について、膜厚測定器でイオン注入領域の厚みを測定して、cos Δ,tan Ψのスペクトル形状と注入領域の厚みの測定結果との相関を調べておくことにより、イオン注入エネルギーと注入領域の厚みとの関係を求めたものである。つまり、イオン注入領域の厚みに対応したcos Δ,tan Ψのスペクトル形状の基準パターンを予め準備しておき、各サンプルについて測定した結果得られるcos Δ等のスペクトル形状をこの基準パターンと比較するのである。図6には、TEM,TRIM(計算)による注入エネルギーと注入領域の厚みとの関係も示されている。図3からわかるように、本実施形態に係る分光エリプソメトリ法によって求められる注入領域の厚みは、計算値よりもTEMによる実測結果に近く、非破壊で高精度の測定を行うことができる。つまり、インラインでの検査に適した評価方法であるといえる。   FIG. 6 shows the relationship between various implantation energy conditions (20, 30, 40, 50 (keV)) and the thickness of the ion implantation region (amorphous layer) using the spectral shape of cos Δ, tan Ψ by the spectroscopic ellipsometry method. It is a characteristic view which shows a relationship. The data of FIG. 6 is obtained by measuring the thickness of the ion implantation region with a film thickness measuring device under the implantation energy conditions (20, 30, 40, 50 (keV)) shown in FIG. By investigating the correlation between the shape and the measurement result of the thickness of the implantation region, the relationship between the ion implantation energy and the thickness of the implantation region is obtained. That is, a reference pattern of spectral shape of cos Δ, tan Ψ corresponding to the thickness of the ion implantation region is prepared in advance, and the spectral shape of cos Δ obtained as a result of measurement for each sample is compared with this reference pattern. is there. FIG. 6 also shows the relationship between the implantation energy by TEM and TRIM (calculation) and the thickness of the implantation region. As can be seen from FIG. 3, the thickness of the implantation region obtained by the spectroscopic ellipsometry method according to the present embodiment is closer to the actual measurement result by TEM than the calculated value, and nondestructive and highly accurate measurement can be performed. That is, it can be said that the evaluation method is suitable for in-line inspection.

図7は、イオン注入エネルギーを40(keV)と一定にしておき、注入量(ドーズ量)を2.0,2.5,3.0,3.5,4.0×1015cm-2の5段階で変化させたときの注入量と注入領域の厚みとの関係を示す図である。この図7のデータも、各イオン注入量に対応する分光エリプソメトリのcos Δ等のスペクトル形状と注入領域の厚みの実測値との対応関係を予め調べておくことにより、容易に得られる。 In FIG. 7, the ion implantation energy is kept constant at 40 (keV), and the implantation amount (dose amount) is 2.0, 2.5, 3.0, 3.5, 4.0 × 10 15 cm −2. It is a figure which shows the relationship between the amount of injection | pouring when changing in five steps, and the thickness of an injection | pouring area | region. The data in FIG. 7 can also be easily obtained by examining in advance the correspondence between the spectral shape such as cos Δ of spectral ellipsometry corresponding to each ion implantation amount and the measured value of the thickness of the implantation region.

ただし、図6及び図7に示すデータを得るに際し、シリコン基板は予めp型不純物がドープされたp型シリコン基板を用い、その抵抗率は10.0〜15.0(Ω・cm)、基板面の結晶方位は(100)である。また、注入イオン種としてはAs+ を用い、注入エネルギーを20〜80(keV)の間で変え、注入量を2〜4×1015cm-2の間で変えている。また、分光は、250〜800nmの範囲で行っている。 However, when obtaining the data shown in FIGS. 6 and 7, a p-type silicon substrate doped with a p-type impurity in advance is used as the silicon substrate, and its resistivity is 10.0 to 15.0 (Ω · cm). The crystal orientation of the plane is (100). As the implanted ion species with As +, changing the implantation energy between 20 to 80 (keV), the injection quantity is varied between 2~4 × 10 15 cm -2. Spectroscopy is performed in the range of 250 to 800 nm.

また、図8は、分光エリプソメトリ法により測定して得られた不純物注入領域のウエハ面内均一性を示す図である。ただし、As+ を注入エネルギー40(keV),ドーズ量5×1015cm-2の条件で注入したときの測定結果を示す。同図に示す本実施形態に係る分光エリプソメトリ法では、注入領域の厚みが69nmであり面内均一性は0.153%である。また、同図のうち(−)で示す膜厚が薄くなっている部分がアモルファス化している領域である。このような分光エリプソメトリ法によるイオン注入領域の厚みの面内均一性測定によれば、非破壊でありながら注入領域の厚みのばらつきを把握できる。 FIG. 8 is a diagram showing the in-wafer in-plane uniformity of the impurity implantation region obtained by measurement by the spectroscopic ellipsometry method. However, the measurement results are shown when As + is implanted under the conditions of implantation energy 40 (keV) and dose amount 5 × 10 15 cm −2 . In the spectroscopic ellipsometry method according to the present embodiment shown in the figure, the thickness of the implantation region is 69 nm and the in-plane uniformity is 0.153%. Further, in the figure, the portion where the film thickness indicated by (−) is thin is the region where the film is amorphized. According to the in-plane uniformity measurement of the thickness of the ion implantation region by such a spectroscopic ellipsometry method, it is possible to grasp the variation in the thickness of the implantation region while being nondestructive.

そして、イオン注入領域の厚みに関する情報が得られると、そのデータをデータ変換ソフトを利用して、アニール時間として出力する。アニール時間は、カットセンサーにて、自動で指定の時間がくると、次のステップに進むような方式を採用している。   When information about the thickness of the ion implantation region is obtained, the data is output as annealing time using data conversion software. A method is adopted in which the annealing time advances to the next step when the specified time comes automatically by the cut sensor.

したがって、図6,図7のデータを利用して、アニール前におけるイオン注入領域の厚みを予め正確に把握しておくことにより、次工程であるアニール処理の条件を適正に決定することができる。また、注入領域の厚みが適正範囲にあるかどうかの合否の判定をも行なうことができる。   Therefore, by using the data shown in FIGS. 6 and 7 to accurately grasp in advance the thickness of the ion implantation region before annealing, it is possible to appropriately determine the conditions for the annealing process as the next step. In addition, it is possible to determine whether or not the thickness of the implantation region is within an appropriate range.

特に、本実施形態の方法によると、このように大気と遮断された状態で光学的測定を行なうことにより、デガスチャンバ53でウエハ表面に吸着されている水分やガスを十分除去した状態で、イオン注入領域の厚みなどを極めて正確に把握できるので、アニール工程の条件をより適正に設定することができる。   In particular, according to the method of the present embodiment, ion measurement is performed in a state in which moisture and gas adsorbed on the wafer surface are sufficiently removed in the degas chamber 53 by performing optical measurement in a state of being cut off from the atmosphere in this way. Since the thickness of the region can be grasped very accurately, the conditions for the annealing process can be set more appropriately.

また、アニールに限らず、すべてのプロセスで変更ソフトと入力ソフトがあればある程度の条件出しをしておくことにより、処理中に自動的に条件が変わり、常に同じ製品を提供することが可能になる。   In addition, not only annealing, but if there are change software and input software in all processes, by setting a certain amount of conditions, the conditions automatically change during processing, making it possible to always provide the same product Become.

なお、図1に示す製造装置50に、イオン注入装置をも付設した場合には、イオン注入後、大気にさらすことなくウエハのイオン注入領域の状態を検知できるので、より正確な光学的測定が可能となる。また、アニール前にエッチングチャンバ62で自然酸化膜を除去してからオリエンターチャンバ55で光学的測定を行なってもよい。   If the ion implantation apparatus is also provided in the manufacturing apparatus 50 shown in FIG. 1, the state of the ion implantation region of the wafer can be detected without exposing to the atmosphere after the ion implantation, so that more accurate optical measurement can be performed. It becomes possible. In addition, after the natural oxide film is removed in the etching chamber 62 before annealing, optical measurement may be performed in the orienter chamber 55.

次に、アニール後におけるイオン注入領域の状態についての光学的測定について説明する。   Next, optical measurement of the state of the ion implantation region after annealing will be described.

図9〜図10はそれぞれ各図に示す条件でシリコン基板に不純物イオンを注入した領域に対する分光エリプソメトリ法によるtan Ψ,cos Δのスペクトル線をそれぞれ示す。   9 to 10 show spectral lines of tan Ψ and cos Δ by a spectroscopic ellipsometry method with respect to the region where impurity ions are implanted into the silicon substrate under the conditions shown in the respective drawings.

図9と図10とを比較すると、図9のスペクトル線の方が図10のスペクトル線よりも減少領域Ra及び増大領域Rcの勾配がやや緩やかである。このことは、たとえば図9における波長300nmにおけるcos Δの値よりも図10における同じ波長におけるcos Δの値が小さいことからわかる。したがって、図10に示す条件の方がシリコン基板をアモルファス化させにくいことがわかる。ここで、図9に示す条件と図10に示す条件とを比較すると、図10に示す条件は電流密度が大きい点だけが両者の相違点である。すなわち、図10に示すような大電流によるイオン注入を行った場合、イオン注入によってアモルファス層が結晶状態に回復しようとするいわゆるビームアニール効果が生じていることがわかる。すなわち、アニール後におけるスペクトル形状からアニール効果がわかることになる。したがって、アニール後のスペクトル形状とアニール条件,イオン注入領域(ソース・ドレイン領域)の各種特性との関係を予め調べておくことにより、アニール条件を適正に調整したり、次工程の条件例えばシリサイド化のための処理条件を決定したり、次工程への進行の可否を判定するなど、製造工程の管理を行なうことができる。   Comparing FIG. 9 and FIG. 10, the slope of the decreasing region Ra and the increasing region Rc is slightly gentler in the spectral line of FIG. 9 than in the spectral line of FIG. This can be seen, for example, because the value of cos Δ at the same wavelength in FIG. 10 is smaller than the value of cos Δ at the wavelength of 300 nm in FIG. Therefore, it can be seen that the condition shown in FIG. 10 is less likely to make the silicon substrate amorphous. Here, when the condition shown in FIG. 9 is compared with the condition shown in FIG. 10, the condition shown in FIG. 10 is only different in that the current density is large. That is, when ion implantation with a large current as shown in FIG. 10 is performed, a so-called beam annealing effect is generated in which the amorphous layer is restored to a crystalline state by ion implantation. That is, the annealing effect can be understood from the spectrum shape after annealing. Therefore, by examining in advance the relationship between the spectral shape after annealing, annealing conditions, and various characteristics of the ion implantation region (source / drain region), the annealing conditions can be adjusted appropriately, and the conditions for the next process, for example, silicidation The manufacturing process can be managed, for example, by determining processing conditions for the process and determining whether or not to proceed to the next process.

しかも、アニール工程と次の工程との間で光学的測定を行なっても、大気と遮断された共通空間からウエハを取り出すわけではないので、次工程に影響を与えることなく一連の処理を進めることができる。   Moreover, even if an optical measurement is performed between the annealing process and the next process, the wafer is not taken out from the common space that is cut off from the atmosphere, so a series of processing can proceed without affecting the next process. Can do.

(第2の実施形態)
次に、図1に示す製造装置50内で行なわれるスパッタリング工程の管理方法に関する第2の実施形態について説明する。
(Second Embodiment)
Next, a second embodiment relating to a method for managing a sputtering process performed in the manufacturing apparatus 50 shown in FIG. 1 will be described.

この製造装置を用いて、例えば上記第1の実施形態におけるアニール処理が行なわれたイオン注入領域の上に金属膜を形成するためのスパッタリングを行なうときは、ウエハがデガスチャンバ53で予備加熱された後、スルーチャンバ54を経て、ゲート60aからトランスファチャンバ61に送られる。そして、第2成膜チャンバ65内にセットされた後、ウエハ上に金属膜を形成するためのスパッタリングが行なわれる。その後、処理が終了すると、クーリングチャンバ56を経てオリエンターチャンバ55で、紫外線領域の波長を用いたエリプソメータによる金属膜の厚みの測定が行なわれる。   For example, when sputtering for forming a metal film on the ion-implanted region subjected to the annealing process in the first embodiment is performed using this manufacturing apparatus, the wafer is preheated in the degas chamber 53. Then, it passes through the through chamber 54 and is sent from the gate 60a to the transfer chamber 61. And after setting in the 2nd film-forming chamber 65, sputtering for forming a metal film on a wafer is performed. Thereafter, when the processing is completed, the thickness of the metal film is measured by an ellipsometer using the wavelength in the ultraviolet region in the orienter chamber 55 through the cooling chamber 56.

そして、金属膜の厚みに関する情報が得られると、そのデータをデータ変換ソフトを利用して、次工程の条件が設定される。すなわち、変更ソフトから次工程の処理条件へと入力されると、自動的にセンサーが切り換わり、次工程の条件が変更されるようにプログラミングされている。次工程が金属膜をパターニングするためのエッチングを行なう工程であれば、部分的に除去される領域での金属膜を全厚みに亘って除去するためのエッチング時間が設定される。さらに、次工程が金属膜とシリコンとを反応させるシリサイド処理であれば、シリサイド化のための熱処理時間や温度が設定される。   And if the information regarding the thickness of a metal film is obtained, the condition of the following process will be set using the data conversion software for the data. In other words, when the change software is input to the processing conditions of the next process, the sensor is automatically switched, and programming is performed so that the conditions of the next process are changed. If the next process is an etching process for patterning the metal film, an etching time for removing the metal film over the entire thickness in the partially removed region is set. Furthermore, if the next process is a silicide process in which a metal film reacts with silicon, a heat treatment time and temperature for silicidation are set.

また、金属膜の厚みが不足している場合には、第2成膜チャンバ65にウエハを戻して、追加デポを行なうよう指示する。さらに、金属膜が厚すぎる場合には、金属膜を所定の厚みにするためのエッチングを行なう時間が設定される。   If the thickness of the metal film is insufficient, the wafer is returned to the second film forming chamber 65 and an instruction to perform additional deposition is given. Further, when the metal film is too thick, a time for performing etching for setting the metal film to a predetermined thickness is set.

したがって、スパッタリング工程で形成された金属膜の厚みを予め正確に把握しておくことにより、次工程であるエッチング工程や熱処理工程の条件を適正に決定することができる。また、金属膜の厚みが適正範囲にあるかどうかの合否の判定をも行なうことができる。   Therefore, by accurately grasping in advance the thickness of the metal film formed in the sputtering process, the conditions for the subsequent etching process and heat treatment process can be appropriately determined. In addition, it can be determined whether or not the thickness of the metal film is within an appropriate range.

特に、本実施形態の方法によると、このように大気と遮断された状態で光学的測定を行なうことにより、形成された金属膜などの成膜の表面に大気中の水分やガスが吸着したり、自然酸化膜が形成されることがない状態で、成膜の厚みなどを正確に測定できる。しかも、スパッタリング工程と次の工程との間で光学的測定を行なっても、大気と遮断された共通空間からウエハを取り出すわけではないので、次工程に影響を与えることなく一連の処理を進めることができる。   In particular, according to the method of the present embodiment, moisture and gas in the atmosphere are adsorbed on the surface of the formed film such as a metal film by performing an optical measurement in a state of being cut off from the atmosphere as described above. The thickness of the film can be accurately measured in a state where no natural oxide film is formed. Moreover, even if optical measurement is performed between the sputtering process and the next process, the wafer is not taken out from the common space that is cut off from the atmosphere, so a series of processes can be performed without affecting the next process. Can do.

なお、本実施形態では、スパッタリングについて説明をしたが、CVDによる成膜処理についても同様に適用することができる。   In addition, although this embodiment demonstrated sputtering, it can apply similarly to the film-forming process by CVD.

(第3の実施形態)
次に、図1に示す製造装置内で行なわれるエッチング工程の管理方法に関する第3の実施形態について説明する。
(Third embodiment)
Next, a third embodiment relating to a method for managing an etching process performed in the manufacturing apparatus shown in FIG. 1 will be described.

この製造装置を用いて、例えば上記第2の実施形態におけるスパリング処理により形成された金属膜をパターニングするなどのためのエッチングを行なうときは、ウエハがデガスチャンバ53で予備加熱された後、スルーチャンバ54を経て、ゲート60aからトランスファチャンバ61に送られる。そして、エッチングチャンバ62内にセットされた後、金属膜のエッチングが行なわれる。その後、エッチングが終了したと判断されると、クーリングチャンバ56を経てオリエンターチャンバ55で、紫外線領域の波長を用いたエリプソメータによる金属膜の残膜の厚みの測定などが行なわれる。すなわち、一定時間のエッチングを行なった後、データソフトを用いて残膜の厚みを測定し、金属膜を除去すべき領域において金属膜が完全に除去されているかなどを判定する。   When etching for patterning the metal film formed by the sparing process in the second embodiment is performed using this manufacturing apparatus, the wafer is preheated in the degas chamber 53 and then the through chamber. Then, the signal is sent from the gate 60a to the transfer chamber 61. Then, after being set in the etching chamber 62, the metal film is etched. Thereafter, when it is determined that the etching is completed, the thickness of the remaining film of the metal film is measured by an ellipsometer using the wavelength in the ultraviolet region through the cooling chamber 56 and the orienter chamber 55. That is, after etching for a certain time, the thickness of the remaining film is measured using data software to determine whether or not the metal film is completely removed in the region where the metal film is to be removed.

そして、除去すべき領域に金属膜の残膜がある場合には、再度エッチングチャンバ62にウエハを戻して追加エッチングを行なう。   If there is a remaining metal film in the region to be removed, the wafer is returned to the etching chamber 62 and additional etching is performed.

また、全面エッチングの場合には、金属膜などの膜厚が薄くなると、その段差からエッチング量を測定する。そして、残りのどれくらいの量をエッチングしたらよいかを、レシピによって時間に換算する。   Further, in the case of the whole surface etching, when the film thickness of the metal film or the like becomes thin, the etching amount is measured from the step. Then, how much of the remaining amount should be etched is converted into time by the recipe.

また、エッチングレート、測定した膜厚、目標とする残膜の厚みを入力すると、エッチング時間やプラズマのパワーが調整できるようになっている。   Further, when the etching rate, the measured film thickness, and the target remaining film thickness are input, the etching time and the plasma power can be adjusted.

(その他の実施形態)
上記各実施形態では、エリプソメータをオリエンターチャンバ55又はクーリングチャンバ56に取り付けるようにしたが、処理の種類によっては、その処理を行なうチャンバに直接取り付けることもできる。
(Other embodiments)
In each of the above embodiments, the ellipsometer is attached to the orienter chamber 55 or the cooling chamber 56. However, depending on the type of processing, it can be directly attached to the chamber in which the processing is performed.

本発明の実施形態で用いたクラスタリングされた製造装置の構成をもしく的に示すブロック図である。It is a block diagram which shows clearly the structure of the clustered manufacturing apparatus used in embodiment of this invention. 発明の実施形態における評価に使用した光学的評価装置の構成を概略的に示す図である。It is a figure which shows roughly the structure of the optical evaluation apparatus used for evaluation in embodiment of invention. 発明の実施形態で行った実験によるデータであって、低濃度のイオン注入領域におけるcos Ψ及びcos Δのスペクトルをそれぞれ示す図である。It is the data by the experiment conducted in embodiment of invention, Comprising: It is a figure which each shows the spectrum of cos (PSI) and cos (DELTA) in the low concentration ion implantation area | region. 発明の実施形態で行った実験によるデータであって、高濃度のイオン注入領域におけるcos Ψ及びcos Δのスペクトルをそれぞれ示す図である。It is the data by the experiment conducted in embodiment of invention, Comprising: It is a figure which shows the spectrum of cos (PSI) and cos (DELTA) in a high concentration ion implantation area | region, respectively. 発明の実施形態で行った実験によるデータであって、高濃度のイオン注入をその注入エネルギーを変えて行ったときのイオン注入領域におけるcos Δのスペクトルを示す図である。It is data by the experiment conducted in the embodiment of the invention, and shows the spectrum of cos Δ in the ion implantation region when high concentration ion implantation is performed by changing the implantation energy. 発明の実施形態で行った実験によるデータであって、高濃度のイオン注入をその注入エネルギーを変えて行ったときのイオン注入領域におけるtan Ψのスペクトルを示す図である。It is the data by the experiment conducted in embodiment of invention, Comprising: It is a figure which shows the spectrum of tan (PSI) in an ion implantation area | region when ion implantation of high concentration is performed by changing the implantation energy. 第1の実施形態のデータであって、分光エリプソメトリによる測定で得られたイオン注入量とイオン注入領域の厚みとの関係を示す図である。It is data of 1st Embodiment, Comprising: It is a figure which shows the relationship between the ion implantation amount obtained by the measurement by spectroscopic ellipsometry, and the thickness of an ion implantation area | region. 第1の実施形態のデータであって、分光エリプソメトリによる測定で得られたイオン注入領域の厚みのウエハ内均一性を示す図である。It is data of 1st Embodiment, Comprising: It is a figure which shows the in-wafer uniformity of the thickness of the ion implantation area | region obtained by the measurement by spectroscopic ellipsometry. 第1の実施形態におけるデータであって、B社のイオン注入装置を用いて1×1014cm-2のイオン注入を電流密度615μAで行ったシリコン非晶質領域におけるcos Δ,tan Ψのスペクトルである。The data in the first embodiment, which is a spectrum of cos Δ, tan Ψ in a silicon amorphous region in which ion implantation of 1 × 10 14 cm −2 is performed at a current density of 615 μA using an ion implantation apparatus of company B. It is. 第1の実施形態におけるデータであって、B社のイオン注入装置を用いて1×1014cm-2のイオン注入を電流密度2000μAで行ったシリコン非晶質領域におけるcos Δ,tan Ψのスペクトルである。The data in the first embodiment, which is a spectrum of cos Δ, tan Ψ in a silicon amorphous region in which ion implantation of 1 × 10 14 cm −2 is performed at a current density of 2000 μA using an ion implanter of company B It is.

符号の説明Explanation of symbols

11 ウエハ
20 Xe光源
21 偏光子
22 検光子
23 分光器
24 ディテクター
11 Wafer 20 Xe Light Source 21 Polarizer 22 Analyzer 23 Spectrometer 24 Detector

Claims (3)

ウエハに第1の処理を行なう第1の工程と、上記第1の処理が施されたウエハに第2の処理を行なう第2の工程とを少なくとも備え、上記第1の処理と第2の処理とを含む一連の処理を大気とは遮断された共通空間内で行なうようにした半導体装置の製造方法であって、
少なくとも上記第1の処理の後における上記ウエハの表面状態を光学的に評価する第3の工程を備え
上記第3の工程を行なう前のウエハには、不純物イオンが注入されて非晶質化した領域が形成されており、
上記第3の工程は、
不純物イオンが注入されて非晶質化したイオン注入領域を有する半導体層に、光軸に垂直な面内でp方向(光軸に垂直な面と入射光及び反射光を含む面との交線の方向)とs方向(光軸に垂直な面内で上記p方向に垂直な方向)に対して傾いた直線偏光の測定光を上記半導体層の表面に垂直な方向に対して傾いた方向から入射するステップと、
上記半導体層から楕円偏光として反射される上記測定光の反射光のうち上記p成分とs成分との位相差をΔとしたときに、少なくともcos Δを測定するステップと、
上記測定光の波長を変化させて、少なくとも上記cos Δのスペクトルを測定するステップと、
上記少なくともcos Δのスペクトルの形状に基づいて、上記イオン注入領域の状態を評価するステップと
を備えていることを特徴とする半導体装置の製造方法。
A first process for performing a first process on the wafer; and a second process for performing a second process on the wafer subjected to the first process. The first process and the second process. A method for manufacturing a semiconductor device in which a series of processes including:
A third step of optically evaluating the surface state of the wafer after at least the first treatment ;
In the wafer before the third step is performed, an amorphous region is formed by implanting impurity ions.
The third step is
In a semiconductor layer having an ion-implanted region in which impurity ions are implanted to be amorphous, a p-direction (a cross line between a plane perpendicular to the optical axis and a plane including incident light and reflected light) in a plane perpendicular to the optical axis. Direction) and s direction (in the plane perpendicular to the optical axis, the direction perpendicular to the p direction) and the linearly polarized measurement light from the direction inclined with respect to the direction perpendicular to the surface of the semiconductor layer. An incident step;
Measuring at least cos Δ when the phase difference between the p component and the s component of the reflected light of the measurement light reflected as elliptically polarized light from the semiconductor layer is Δ,
Changing the wavelength of the measurement light to measure at least the spectrum of cos Δ;
Evaluating the state of the ion implantation region based on the shape of the spectrum of at least the cos Δ;
A method for manufacturing a semiconductor device, comprising:
請求項記載の半導体装置の製造方法において、
上記第1の工程では、イオン注入領域を有するウエハ上の吸着ガスなどを除去するためのデガス処理を行ない、
上記第2の工程では、上記ウエハのイオン注入領域のアニールを行ない、
上記第3の工程では、予め少なくともcos Δのスペクトル形状とイオン注入領域の厚みとの相関を示す基準パターンを準備しておき、上記基準パターンに基づいて上記イオン注入領域の厚みを測定することを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1 ,
In the first step, a degassing process is performed to remove the adsorption gas on the wafer having the ion implantation region,
In the second step, the ion implantation region of the wafer is annealed,
In the third step, a reference pattern showing a correlation between at least the spectrum shape of cos Δ and the thickness of the ion implantation region is prepared in advance, and the thickness of the ion implantation region is measured based on the reference pattern. A method of manufacturing a semiconductor device.
請求項記載の半導体装置の製造方法において、
上記第3の工程における測定結果に基づいて、上記第2の工程におけるアニール条件を設定する工程をさらに備えていることを特徴とする半導体装置の製造方法。
In the manufacturing method of the semiconductor device according to claim 1 ,
A method for manufacturing a semiconductor device, further comprising: setting an annealing condition in the second step based on a measurement result in the third step.
JP2005088127A 2005-03-25 2005-03-25 Manufacturing method of semiconductor device Expired - Fee Related JP3799361B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005088127A JP3799361B2 (en) 2005-03-25 2005-03-25 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005088127A JP3799361B2 (en) 2005-03-25 2005-03-25 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP12484498A Division JP3773355B2 (en) 1998-05-07 1998-05-07 Semiconductor device manufacturing equipment

Publications (2)

Publication Number Publication Date
JP2005236317A JP2005236317A (en) 2005-09-02
JP3799361B2 true JP3799361B2 (en) 2006-07-19

Family

ID=35018872

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005088127A Expired - Fee Related JP3799361B2 (en) 2005-03-25 2005-03-25 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3799361B2 (en)

Also Published As

Publication number Publication date
JP2005236317A (en) 2005-09-02

Similar Documents

Publication Publication Date Title
JP3773355B2 (en) Semiconductor device manufacturing equipment
JP5957023B2 (en) Method for controlling semiconductor device manufacturing
US6462817B1 (en) Method of monitoring ion implants by examination of an overlying masking material
US6128084A (en) Evaluation method of semiconductor layer, method for fabricating semiconductor device, and storage medium
US6750976B2 (en) Device for manufacturing semiconductor device and method of manufacturing the same
US7092096B2 (en) Optical scatterometry method of sidewall spacer analysis
US6922243B2 (en) Method of inspecting grain size of a polysilicon film
US7678588B2 (en) Method for constructing module for optical critical dimension (OCD) and measuring method of module for optical critical dimension using the module
JP3799361B2 (en) Manufacturing method of semiconductor device
JP3037922B2 (en) Method for evaluating silicon-containing layer and method for controlling process of forming silicide layer
JP3848833B2 (en) Semiconductor layer evaluation method and semiconductor device manufacturing method
CN1270367C (en) Grain Size Control and Detection Method of Polysilicon Thin Film
US6605482B2 (en) Process for monitoring the thickness of layers in a microelectronic device
US20240418633A1 (en) Combination of multiwavelength raman and spectroscopic ellipsometry to measure a film stack
US20250146893A1 (en) Transistor channel stress and mobility metrology using multipass spectroscopic ellipsometry and raman joint measurement
JP3164373B2 (en) Method for evaluating semiconductor layer, method for manufacturing semiconductor device, and recording medium
CN120834030A (en) Ion implantation online monitoring method and online monitoring system
US20130162995A1 (en) Layer Thickness Measurement
Kasko et al. Characterization of thin TiSi2 films by spectroscopic ellipsometry and thermal wave analysis
JPWO1998057146A1 (en) Semiconductor layer evaluation method, semiconductor device manufacturing method and recording medium

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060320

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060411

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060424

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees