[go: up one dir, main page]

JP3785641B2 - Information processing apparatus, information processing method, and program - Google Patents

Information processing apparatus, information processing method, and program Download PDF

Info

Publication number
JP3785641B2
JP3785641B2 JP2002313695A JP2002313695A JP3785641B2 JP 3785641 B2 JP3785641 B2 JP 3785641B2 JP 2002313695 A JP2002313695 A JP 2002313695A JP 2002313695 A JP2002313695 A JP 2002313695A JP 3785641 B2 JP3785641 B2 JP 3785641B2
Authority
JP
Japan
Prior art keywords
control unit
memory stick
processing
information processing
usb
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002313695A
Other languages
Japanese (ja)
Other versions
JP2003202943A (en
Inventor
隆 佐藤
昭 井口
秀典 山地
潤子 齋藤
雅彦 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002313695A priority Critical patent/JP3785641B2/en
Publication of JP2003202943A publication Critical patent/JP2003202943A/en
Application granted granted Critical
Publication of JP3785641B2 publication Critical patent/JP3785641B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、情報処理装置および情報処理方法、並びにプログラムに関し、例えば、所定のデバイスの使用状態に基づいて、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御手段（処理制御部）に送出される割り込み信号をできるだけ少なくすることができるようになされている、情報処理装置および情報処理方法、並びにプログラムに関する。
【０００２】
【従来の技術】
ＵＳＢ（Universal Serial Bus）デバイスを接続することが可能なパーソナルコンピュータにおいて、ＵＳＢデバイスの接続ポートは、ＵＳＢホストコントローラと接続されている。ＵＳＢホストコントローラは、ＵＳＢデバイスの接続ポートにＵＳＢデバイスが接続されている（ＵＳＢコネクタが接続されている）場合、ＣＰＵ（Central Processing Unit）に対して、1秒間あたり、例えば、3000乃至4000回（パーソナルコンピュータによって異なる）の割り込み処理を実行する。
【０００３】
また、バッテリにより駆動可能な小型のパーソナルコンピュータにおいては、ユーザが自在に持ち運びをして、任意の場所で出来るだけ長時間に渡って使用することが出来るようにするために、低消費電力化が求められている。そこで、特開2000−10907に開示されているように、ＵＳＢポートにＵＳＢデバイスが接続されていない（コネクタ接続されていない）場合、ＵＳＢホストコントローラの機能を停止する技術がある。この技術によると、ＵＳＢホストコントローラの無駄な消費電力を抑えて、バッテリ駆動時における動作時間を延長することが出来る。
【０００４】
【発明が解決しようとする課題】
パーソナルコンピュータにおいて、例えば、ストレージデバイスなどを装着するためのスロットをはじめとするＵＳＢデバイスが、ＵＳＢホストコントローラと接続され、予め制御基板上に設けられているような場合、そのＵＳＢデバイスは、取り外すことが出来ないので、ＵＳＢホストコントローラと常時接続されている状態である。従って、ＵＳＢホストコントローラは、ＵＳＢデバイスが使用されているか否かに関わらず、基板上のＵＳＢデバイスを常に検知するので、ＣＰＵに対して、１秒間あたり、例えば、3000乃至4000回の割り込み処理を実行する。
【０００５】
ＣＰＵには、消費電力の低減のために、複数の動作モードが設けられている。例えば、ペンティアム（登録商標）II、もしくはペンティアム（登録商標）IIIなどにおいては、C0、C1、C2、およびC3の4つの動作モードがある。C0はフルスピードで動作している状態だが、C1はAutoHALTというモード、C2がQuickStart、C3がDeepSleepというモードであり、C1よりC2、C2よりC3の方が消費電力は少ない。ＣＰＵがＣ３モードに入るには、ＣＰＵへの割り込みの頻度は、ＣＰＵの種類や、その周辺のシステムの形態にもよるが、例えば、１秒間に２００回程度よりも少なくなければならない。
【０００６】
従って、制御基板上にＵＳＢデバイスが設けられている場合、ＣＰＵは、低消費電力モード（例えば、Ｃ３ステータス）に状態を変更することは出来ない。
【０００７】
本発明はこのような状況に鑑みてなされたものであり、所定のデバイスの使用状態に基づいて、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御手段（処理制御部）に送出される割り込み信号をできるだけ少なくすることができるようにするものである。
【０００８】
【課題を解決するための手段】
本発明の一側面の情報処理装置は、接続された所定のデバイスとの情報の授受を制御するデバイス制御部と、第１のデバイスとを有する情報処理装置であって、情報処理装置において実行される処理のうちの少なくとも一部を制御し、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御手段と、デバイス制御部と第１のデバイスとの電気的接続および切断を切り替える切り替え手段と、第１のデバイスが使用されている状態であるか否かを検出する検出手段と、検出手段による検出結果に基づいて、切り替え手段によるデバイス制御部と第１のデバイスとの電気的接続および切断の切り替えを制御する制御手段とを備え、デバイス制御部は、第１のデバイスを含むいずれかのデバイスとの接続を検出した場合、所定間隔で処理制御手段に割り込み信号を送出する。
【００１１】
第１のデバイスには、他の第２のデバイスが接続可能であるものとすることができ、検出手段には、第１のデバイスに他の第２のデバイスが装着されているか否かに基づいて、第１のデバイスが使用されている状態であるか否かを検出させることができる。
【００１３】
検出手段には、第１のデバイスに設けられている第２のデバイスと電気的に接続するための所定の端子の電位に基づいて、第 1 のデバイスが使用されている状態であるか否かを検出させるようにすることができる。
【００１４】
ユーザの操作の入力を受ける入力手段と、入力手段により入力されたユーザの操作に基づいて、制御手段による切り替え手段による電気的接続の切り替えの制御を、常時接続状態に設定する設定手段とを更に備えさせるようにすることができる。
【００１５】
デバイス制御部は、第１のデバイスとＵＳＢ規格を用いて接続されているものとすることができ、デバイス制御部は、ＵＳＢホストコントローラであるものとすることができる。
【００１６】
本発明の一側面の情報処理方法は、接続された所定のデバイスとの情報の授受を制御するデバイス制御部と、第１のデバイスと、デバイス制御部と第１のデバイスとの電気的接続および切断を切り替える切り替え部と、情報処理装置において実行される処理のうちの少なくとも一部を制御し、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御部とを有する情報処理装置の情報処理方法であって、第 1 のデバイスが使用されている状態であるか否かを検出する検出ステップと、検出ステップの処理による検出結果に基づいて、切り替え部によるデバイス制御部と第１のデバイスとの電気的接続および切断の切り替えを制御する制御ステップとを含み、デバイス制御部は、第１のデバイスを含むいずれかのデバイスとの接続を検出した場合、所定間隔で処理制御部に割り込み信号を送出する。
【００１７】
本発明の一側面の情報処理方法は、接続された所定のデバイスとの情報の授受を制御するデバイス制御部と、第１のデバイスと、デバイス制御部と第１のデバイスとの電気的接続および切断を切り替える切り替え部と、情報処理装置において実行される処理のうちの少なくとも一部を制御し、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御部とを備える情報処理装置を制御するコンピュータが実行可能なプログラムであって、第 1 のデバイスが使用されている状態であるか否かを検出する検出ステップと、検出ステップの処理による検出結果に基づいて、切り替え部によるデバイス制御部と第１のデバイスとの電気的接続および切断の切り替えを制御する制御ステップとを含み、デバイス制御部は、第１のデバイスを含むいずれかのデバイスとの接続を検出した場合、所定間隔で処理制御部に割り込み信号を送出する処理をコンピュータに実行させる。
【００１９】
本発明の一側面の情報処理装置および情報処理方法、並びにプログラムにおいては、情報処理装置は第１のデバイスを有し、デバイス制御部において、接続された所定のデバイスとの情報の授受が制御され、情報処理装置において実行される処理のうちの少なくとも一部が、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御手段（処理制御部）により制御され、デバイス制御部において、第１のデバイスを含むいずれかのデバイスとの接続が検出された場合、所定間隔で処理制御手段（処理制御部）に割り込み信号が送出され、デバイス制御部と第１のデバイスとの電気的接続および切断が切り替えられ、第１のデバイスが使用されている状態であるか否かの検出結果を基に、デバイス制御部と第１のデバイスとの電気的接続および切断の切り替えが制御される。
【００２１】
【発明の実施の形態】
以下、図を参照して、本発明の実施の形態について説明する。
【００２２】
図１乃至図４は、パーソナルコンピュータ１の外観を示している。
【００２３】
パーソナルコンピュータ１は、基本的に、本体２１と、本体２１に対して開閉自在とされる表示部２２により構成されている。図１は表示部２２を本体２１に対して開いた状態を示す外観斜視図である。図２は、本体２１の平面図、図３は、本体２１に設けられている後述するジョグダイヤル２３の拡大図である。また、図４は、本体２１に設けられているジョグダイヤル２３の側面図である。
【００２４】
本体２１には、各種の文字や記号などを入力するとき操作されるキーボード２４、LCD２５に表示されるポインタ（マウスカーソル）を移動させるときなどに操作されるポインティングデバイスとしてのタッチパット２６、および電源スイッチ２７がその上面に設けられている。また、ジョグダイヤル２３およびIEEE（Institute of Electrical and Electronics Engineers）1394ポート２８等が、本体２１の側面に設けられている。なお、タッチパット２６に代えて、スティック式のポインティングデバイスを設けることも可能である。
【００２５】
また、表示部２２の正面には、画像を表示するLCD（Liquid Crystal Display）２５、そして右上部には、電源ランプＰＬ、電池ランプＢＬ、必要に応じて設けられるメッセージランプＭＬ（図示せず）その他のＬＥＤより成るランプが設けられている。更に、表示部２２の上部中央部には、ＣＣＤ（固体撮像素子）を備えるＣＣＤビデオカメラ２９を有する撮像部３０、およびマイクロフォン３１が設けられている。本体２１の図１中の右上側にはＣＣＤビデオカメラ２９を操作するためのシャッタボタン３２が設けられている。
【００２６】
撮像部３０は、回動自在に表示部２２に固定されている。例えば、撮像部３０は、使用者の操作により、ＣＣＤビデオカメラ２９がパーソナルコンピュータ１を操作する使用者自身を撮像できる位置から、パーソナルコンピュータ１を操作する使用者の視線と同じ方向を撮像できる位置に回動される。
【００２７】
次に、ジョグダイヤル２３は、例えば、本体２１上のキーボード２４の図２中の右側に配置されているキーＡおよびキーＢの間に、その上面がキーＡおよびキーＢとほぼ同じ高さになるように取り付けられている。ジョグダイヤル２３は、図３中の矢印ａに示す回転操作に対応して所定の処理（例えば、画面のスクロールの処理）を実行し、同図中矢印ｂに示す移動操作に対応した処理（例えば、アイコンの選択の決定処理）を実行する。
【００２８】
IEEE1394ポート２８は、IEEE1394に規定されている規格に基づいた構造を有し、IEEE1394に規定されている規格に基づいたケーブルが接続される。
【００２９】
次に、パーソナルコンピュータ１の内部の構成例について図５を参照して説明する。
【００３０】
中央処理装置（ＣＰＵ）５１は、例えば、インテル（Intel）社製のペンティアム（登録商標）プロセッサ等で構成され、ホストバス５２に接続されている。ホストバス５２には、更に、ブリッジ５３（いわゆる、ノースブリッジ）が接続されており、ブリッジ５３は、AGP（Accelerated Graphics Port）５０を有しているとともに、ＰＣＩ（Peripheral Component Interconnect/Interface）バス５６に接続されている。
【００３１】
ブリッジ５３は、例えば、インテル社製のAGP Host Bridge Controllerである４４０ＢＸなどで構成されており、ＣＰＵ５１およびRAM（Random Access Memory）５４（いわゆる、メインメモリ）等を制御する。更に、ブリッジ５３は、ＡＧＰ５０を介して、ビデオコントローラ５７を制御する。なお、このブリッジ５３とブリッジ（いわゆる、サウスブリッジ（PCI−ISA Bridge））５８とで、いわゆるチップセットが構成されている。
【００３２】
ブリッジ５３は、更に、キャッシュメモリ５５とも接続されている。キャッシュメモリ５５は、SRAM（Static RAM）などRAM５４に比較して、より高速な書き込みまたは読み出しの動作を実行できるメモリで構成され、ＣＰＵ５１が使用するプログラムまたはデータをキャッシュする（一時的に記憶する）。
【００３３】
なお、ＣＰＵ５１は、その内部に１次的な、キャッシュメモリ５５に比較して、より高速に動作でき、ＣＰＵ５１自身が制御するキャッシュを有する。
【００３４】
RAM５４は、例えば、DRAM（Dynamic RAM）で構成され、ＣＰＵ５１が実行するプログラム、またはＣＰＵ５１の動作に必要なデータを記憶する。具体的には、RAM５４は、所定のタイミングでＨＤＤ６７からロードされた、例えば、電子メールプログラム５４Ａ、オートパイロットプログラム５４Ｂ、ジョグダイヤル状態監視プログラム５４Ｃ、ジョグダイヤルドライバ５４Ｄ、およびオペレーティングプログラム（OS）５４Ｅ、コミュニケーションプログラム５４Ｆ、ウェブブラウザ５４Ｇ、およびその他のアプリケーションプログラム５４Ｈ（後述するパワーパネル２０１、およびドライバ２０２を含む）を記憶する。
【００３５】
電子メールプログラム５４Ａは、モデム７５、公衆回線網５、インターネットサービスプロバイダ７、電子メールサーバ９、およびインターネット６を介して、通信文（電子メール）を授受するためのプログラムである。
【００３６】
オートパイロットプログラム５４Ｂは、予め設定された複数の処理（またはプログラム）などを、予め設定された順序で順次起動して、処理するプログラムである。
【００３７】
ジョグダイヤル状態監視プログラム５４Ｃは、上述した各アプリケーションプログラムから、ジョグダイヤル２３に対応しているか否かの通知を受け取り、対応するアプリケーションがジョグダイヤル２３に対応している場合、ジョグダイヤル２３を操作することで何が行えるかをLCD２５に表示させる。
【００３８】
ジョグダイヤル状態監視プログラム５４Ｃはまた、ジョグダイヤル２３のイベント（ジョグダイヤル２３が図３の矢印ａに示す方向に回転される、または図３の矢印ｂに示す方向に押圧されるなどの操作）を検出し、検出したイベントに対応する処理を実行する。ジョグダイヤルドライバ５４Ｄは、ジョグダイヤル２３の操作に対応して各種機能を実行する。
【００３９】
OS（Operating System）５４Ｅは、例えばマイクロソフト社のいわゆるウィンドウズ（登録商標）９５、ウィンドウズ（登録商標）９８、ウィンドウズ（登録商標）２０００、もしくは、ウィンドウズ（登録商標）ＭＥ、またはアップルコンピュータ社のいわゆるMac OS（登録商標）等に代表される、コンピュータの基本的な動作を制御するプログラムである。
【００４０】
コミュニケーションプログラム５４Ｆは、ピアツーピア通信のための処理を実行するとともに、その通信接続を確立するために、電子メールプログラム５４Ａを制御して、パーソナルコンピュータ１のＩＰアドレスが添付された電子メールを、通信相手に送信させたり、通信相手から送信されてきた所定の電子メールからＩＰアドレスを取得する。
【００４１】
コミュニケーションプログラム５４Ｆはまた、ウェブブラウザ５４Ｇを制御して、ウェブブラウザ５４Ｇの機能に基づく通信を行う。
【００４２】
ウェブブラウザ５４Ｇは、コミュニケーションプログラム５４Ｆによる制御に従って、所定のウェブページのデータを閲覧する（表示部２２に表示させる）ための処理を実行する。
【００４３】
アプリケーションプログラム５４Ｈは、例えば、後述するパワーパネル２０１、およびドライバ２０２などの各種アプリケーションプログラムやドライバなどにより構成される。パワーパネル２０１、およびドライバ２０２の処理については、後述する。
【００４４】
ビデオコントローラ５７は、ＡＧＰ５０を介してブリッジ５３に接続されており、ＡＧＰ５０およびブリッジ５３を介してＣＰＵ５１から供給されるデータ（イメージデータまたはテキストデータなど）を受信して、受信したデータに対応するイメージデータを生成し、生成したイメージデータ、または受信したデータをそのまま、内蔵するビデオメモリに記憶する。ビデオコントローラ５７は、表示部２２のLCD２５に、ビデオメモリに記憶されているイメージデータに対応する画像を表示させる。
【００４５】
また、ビデオコントローラ５７は、ＣＣＤビデオカメラ２９から供給されたビデオデータを、ＰＣＩバス５６を介して、RAM５４に供給する。
【００４６】
ＰＣＩバス５６には、サウンドコントローラ６４が接続されている。サウンドコントローラ６４は、マイクロフォン３１から音声を取り込み、その音声に対応するデータを生成して、RAM５４に出力する。またサウンドコントローラ６４は、スピーカ６５を駆動して、スピーカ６５に音声を出力させる。
【００４７】
また、ＰＣＩバス５６にはモデム７５が接続されている。モデム７５は、公衆回線網５に接続されており、公衆回線網５またはインターネット６を介する通信処理を実行する。
【００４８】
ＰＣカードスロットインターフェース１１１は、ＰＣＩバス５６に接続され、スロット３３に装着されたインターフェースカード１１２から供給されたデータを、ＣＰＵ５１またはRAM５４に供給するとともに、ＣＰＵ５１から供給されたデータをインターフェースカード１１２に出力する。ドライブ１１３は、ＰＣカードスロットインターフェース１１１およびインターフェースカード１１２を介して、ＰＣＩバス５６に接続されている。
【００４９】
ドライブ１１３は、装着されている磁気ディスク１２１、光ディスク１２２、光磁気ディスク１２３、または半導体メモリ１２４に記録されているデータを読み出し、読み出したデータを、インターフェースカード１１２、ＰＣカードスロットインターフェース１１１、およびＰＣＩバス５６を介して、RAM５４に供給する。また、ＣＰＵ５１の処理により生成されたデータを、ドライブ１１３に装着される磁気ディスク１２１、光ディスク１２２、光磁気ディスク１２３、または半導体メモリ１２４に記憶させることができる。
【００５０】
また、ＰＣＩバス５６にはブリッジ５８（いわゆる、サウスブリッジ）も接続されている。ブリッジ５８は、例えば、インテル社製のＰＩＩＸ４Ｅなどで構成されており、ＩＤＥ（Integrated Drive Electronics）コントローラ/コンフィギュレーションレジスタ５９、ＩＤＥインターフェース６１、およびＵＳＢホストコントローラ６８等を内蔵している。ブリッジ５８は、ＩＤＥバス６２に接続されるデバイス、またはISA/EIO（Industry Standard Architecture / Extended Input Output）バス６３若しくはI/Ｏインターフェース６９を介して接続されるデバイスの制御等、各種のI/Ｏ（Input / Output）を制御する。
【００５１】
ブリッジ５８のＵＳＢホストコントローラ６８には、ＵＳＢポート１０７が接続され、各種ＵＳＢデバイスが接続可能になされているとともに、ＵＳＢバス１３１を介して、基板上に、ＵＳＢメモリースティックスロット１３３が設けられている。ＵＳＢバス１３１には、ハードウェアバススイッチ（S/W）１３２が設けられている。ハードウェアバススイッチ１３２は、ＥＣ１３０から供給される制御信号によってオンオフされ、ＵＳＢバス１３１を電気的に接続もしくは切断する。
【００５２】
ＵＳＢホストコントローラ６８は、ＵＳＢポート１０７にＵＳＢデバイスが接続されている場合、もしくは、ＵＳＢバス１３１を介して、ＵＳＢメモリースティックスロット１３３に電気的に接続されている場合（すなわち、ハードウェアバススイッチ１３２がオンされている場合）、ＵＳＢデバイスが接続されている状態であるとして、ＣＰＵ５１に対して、例えば、１秒間に３０００乃至４０００回の割り込み処理を実行する。この場合、ＣＰＵ５１は、低消費電力モード（例えば、Ｃ３ステータス）に状態を変更することは出来ない。
【００５３】
ここでは、ＣＰＵ５１がC0、C1、C2、およびC3の4つの動作モードを有するものとして説明するが、この動作モード、並びにそれぞれの動作モードに対応する割り込みの回数は、ＣＰＵおよびその周辺のシステムにより異なるので、この限りではない。
【００５４】
ここでは、C0はフルスピードで動作している状態だが、C1はAutoHALTというモード、C2がQuickStart、C3がDeepSleepというモードであり、C1よりC2、C2よりC3の方が消費電力は少ないものとして説明する。このような低消費電力モードに状態を変更することにより、バッテリ７４の持続時間を延ばすことが可能となる。ＣＰＵ５１が、C0乃至C3のうち、いずれの状態を取るかは、ＣＰＵ５１が実行する処理の状態によって決定され、例えば、Ｃ３モードに入るには、ＣＰＵ５１への割り込みが、１秒間に２００回程度よりも少ない頻度でなければならないものとして説明する。
【００５５】
ハードウェアバススイッチ１３２は、例えば、ＰＣＢ（Print Circuit Board）リレー、リードリレー、もしくはウェットリレーなどの機械式リレースイッチや、トライアック、サイリスタ、フォトＭＯＳリレー、もしくはフォトカプラなどの半導体リレー、あるいは、半導体スイッチなどで構成される。ハードウェアバススイッチ１３２は、ａ接点（ノーマルオープン）であっても、ｂ接点（ノーマルクローズ）であっても良いが、故障時の動作を考慮すると、ｂ接点であるほうが望ましい。
【００５６】
ＩＤＥコントローラ/コンフィギュレーションレジスタ５９は、いわゆるプライマリＩＤＥコントローラとセカンダリＩＤＥコントローラとの２つのＩＤＥコントローラ、およびコンフィギュレーションレジスタ（configuration register）等から構成されている（いずれも図示せず）。
【００５７】
プライマリＩＤＥコントローラには、ＩＤＥバス６２を介して、ＨＤＤ６７が接続されている。また、セカンダリＩＤＥコントローラには、他のＩＤＥバスに、図示しないCD ROMドライブまたはＨＤＤなどの、いわゆるＩＤＥデバイスが装着されたとき、その装着されたＩＤＥデバイスが電気的に接続される。
【００５８】
ＨＤＤ６７は、電子メールプログラム６７Ａ、オートパイロットプログラム６７Ｂ、ジョグダイヤル状態監視プログラム６７Ｃ、ジョグダイヤルドライバ６７Ｄ、ＯＳ６７Ｅ、コミュニケーションプログラム６７Ｆ、ウェブブラウザ６７Ｇ、およびその他のアプリケーションプログラム６７Ｈ等を記録する。
【００５９】
ＨＤＤ６７に記録されている電子メールプログラム６７Ａ乃至アプリケーションプログラム６７Ｈ等は、RAM５４に適宜ロードされる。
【００６０】
ISA/EIOバス６３には、更に、I/Ｏインターフェース６９が接続されている。このＩ/Ｏインターフェース６９は、ＥＣ（Embedded Controller：エンベディットコントローラ）１３０から構成され、その内部において、ROM７０、RAM７１、およびＣＰＵ７２が相互に接続されている。
【００６１】
ROM７０は、IEEE1394インターフェースプログラム７０Ａ、ＬＥＤ制御プログラム７０Ｂ、タッチパッド入力監視プログラム７０Ｃ、キー入力監視プログラム７０Ｄ、ウェイクアッププログラム７０Ｅ、ジョグダイヤル状態監視プログラム７０Ｆ、および、監視プログラム７０Ｇ等を予め記憶している。ＣＰＵ７２は、IEEE1394インターフェースプログラム７０Ａ乃至監視プログラム７０Ｇを実行する。
【００６２】
IEEE1394インターフェースプログラム７０Ａは、IEEE1394ポート２８を介して、IEEE1394の規格に準拠するデータ（パケットに格納されているデータ）を送受信する。ＬＥＤ制御プログラム７０Ｂは、電源ランプＰＬ、電池ランプＢＬ、必要に応じて設けられるメッセージランプＭＬ、またはその他のＬＥＤよりなるランプの点灯の制御を行う。タッチパッド入力監視プログラム７０Ｃは、利用者の操作に対応したタッチパッド２６からの入力を監視するプログラムである。
【００６３】
キー入力監視プログラム７０Ｄは、キーボード２４またはその他のキースイッチからの入力を監視するプログラムである。ウェイクアッププログラム７０Ｅは、ブリッジ５８のタイマ回路（図示せず）から供給される現在時刻を示すデータに基づいて、予め設定された時刻になったかどうかをチェックして、設定された時刻になったとき、所定の処理（またはプログラム）等を起動するために、パーソナルコンピュータ１を構成する各チップの電源を管理するプログラムである。ジョグダイヤル状態監視プログラム７０Ｆは、ジョグダイヤル２３の回転型エンコーダが回転されたか否か、またはジョグダイヤル２３が押されたか否かを常に監視するためのプログラムである。
【００６４】
監視プログラム７０Ｇは、ＵＳＢメモリースティックスロット１３３の１０本のピンのうち、所定のピン（ピン番号をｎとする）の電位が、HiかLowかを監視するものであり、その処理の詳細については後述する。
【００６５】
ＵＳＢメモリースティックスロット１３３には、メモリースティック（商標）が装着可能である。メモリースティックは、本願出願人であるソニー株式会社によって開発されたフラッシュメモリカードの一種である。このメモリースティック１３１は、縦21.5×横50×厚さ2.8[mm]の小型薄型形状のプラスチックケース内に電気的に書換えや消去が可能な不揮発性メモリであるEEPROM（Electrically Erasable and Programmable Read Only Memory ）の一種であるフラッシュメモリ素子を格納したものであり、１０ピン端子を介して画像や音声、音楽等の各種データの書き込み及び読み出しが可能となっている。また、ＵＳＢメモリースティックスロット１３３の１０本のピンのうちｎ番目のピンは、信号線１３４を介して、ＥＣ１３０に接続されている。監視プログラム７０Ｇは、信号線１３４の電位に基づき、ＵＳＢメモリースティックスロット１３３のｎ番目のピンの電位が、ＨｉかＬｏｗかを監視する。
【００６６】
ROM７０には更に、BIOS（Basic Input/Output System（基本入出力システム））７０Ｈが書き込まれている。BIOS７０Ｈは、OSまたはアプリケーションプログラムと周辺機器（タッチパッド２６、キーボード２４、またはＨＤＤ６７等）との間でのデータの受け渡し（入出力）を制御する。
【００６７】
RAM７１は、ＬＥＤ制御、タッチパッド入力ステータス、キー入力ステータス、若しくは設定時刻用の各レジスタ、ジョグダイヤル状態監視用のI/Ｏレジスタ、IEEE1394I/Ｆレジスタ、または監視用レジスタ等を、レジスタ７１Ａ乃至７１Gとして有している。例えば、ＬＥＤ制御レジスタには、ジョグダイヤル２３が押されて、電子メールプログラム５４Ａが起動されたとき、所定の値が格納され、格納されている値に対応して、メッセージランプＭＬの点灯が制御される。キー入力ステータスレジスタには、ジョグダイヤル２３が押圧されると、所定の操作キーフラグが格納される。設定時刻レジスタには、使用者によるキーボード２４などの操作に対応して、所定の時刻が設定される。
【００６８】
また、このＩ/Ｏインターフェース６９には、図示せぬコネクタを介して、ジョグダイヤル２３、タッチパッド２６、キーボード２４、IEEE1394ポート２８、およびシャッタボタン３２等が接続され、ジョグダイヤル２３、タッチパッド２６、キーボード２４、またはシャッタボタン３２それぞれに対する操作に対応した信号をISA/EIOバス６３に出力する。また、I/Ｏインターフェース６９は、IEEE1394ポート２８を介して接続されている機器とのデータの送受信を制御する。更に、I/Ｏインターフェース６９には、電源ランプＰＬ、電池ランプＢＬ、メッセージランプＭＬ、電源制御回路７３、およびその他のＬＥＤよりなるランプが接続されている。
【００６９】
電源制御回路７３は、内蔵バッテリ７４またはＡＣ電源に接続されており、各ブロックに、必要な電源を供給するとともに、内蔵バッテリ７４または周辺装置のセカンドバッテリの充電のための制御を行う。また、I/Ｏインターフェース６９は、電源をオンまたはオフするとき操作される電源スイッチ２７を監視している。
【００７０】
I/Ｏインターフェース６９は、電源がオフの状態でも、内部に設けられた電源により、IEEE1394インターフェースプログラム７０Ａ乃至ジョグダイヤル状態監視プログラム７０Ｆを実行する。すなわち、IEEE1394インターフェースプログラム７０Ａ乃至ジョグダイヤル状態監視プログラム７０Ｆは、常時動作している。
【００７１】
従って、電源スイッチ２７がオフでＣＰＵ５１がＯＳ５４Ｅを実行していない場合でも、I/Ｏインターフェース６９は、ジョグダイヤル状態監視プログラム７０Ｆを実行するので、例えば、省電力状態、または電源オフの状態で、ジョグダイヤル２３が押圧されたとき、パーソナルコンピュータ１は、予め設定した所定のソフトウェアまたはスクリプトファイルの処理を起動する。
【００７２】
このように、パーソナルコンピュータ１においては、ジョグダイヤル２３がプログラマブルパワーキー（ＰＰＫ）機能を有するので、専用のキーを設ける必要がない。
【００７３】
図６は、メモリースティックの装着、もしくは抜去を検出する処理を説明するための第１の実施の形態を示す機能ブロック図である。
【００７４】
パワーパネル（Power Panel）２０１は、ＯＳ５４Ｅ上のアプリケーションであり、ユーザによる操作入力や、監視プログラム２０３から、ドライバ２０２を介して入力されるイベントやメッセージなどを基に、電源管理を行うものである。
【００７５】
ドライバ２０２は、ＯＳ５４Ｅ上のアプリケーションであるパワーパネル２０１と、ＥＣ１３０のＣＰＵ７２が実行するアプリケーションである、後述する監視プログラム２０３とを通信させるためのドライバである。
【００７６】
パワーパネル２０１およびドライバ２０２は、ＣＰＵ５１によって実行される。
【００７７】
監視プログラム２０３は、図５を用いて説明した監視プログラム７０Ｇに対応し、ＵＳＢメモリースティックスロット１３３から入力されるｎ番目のピンの信号がHiであるかLowであるかを、ドライバ２０２を介して、パワーパネル２０１に出力したり、ドライバ２０２を介して、パワーパネル２０１から入力される制御信号に従って、ハードウェアバススイッチ１３２のオンオフを切り替える。監視プログラム２０３は、ＥＣ１３０のＣＰＵ７２によって実行される。
【００７８】
ＵＳＢホストコントローラ６８は、いずれかのＵＳＢデバイスと電気的に接続されている場合、ＣＰＵ５１に対して、例えば、１秒間に３０００乃至４０００回程度の割り込み処理を実行する。この場合、ＣＰＵ５１は、低消費電力モード（例えば、Ｃ３ステータス）に状態を変更することは出来ない。
【００７９】
ハードウェアバススイッチ１３２がオンされた場合、ＵＳＢホストコントローラ６８と、ＵＳＢメモリースティックスロット１３３は、ＵＳＢバス１３１を介して、電気的に接続される。すなわち、ＵＳＢホストコントローラ６８は、ＵＳＢデバイスとしてのＵＳＢメモリースティックスロット１３３を検出するので、他にＵＳＢデバイスが接続されていなくても、ＣＰＵ５１に対する割り込み処理を実行する。
【００８０】
ハードウェアバススイッチ１３２がオフされた場合、ＵＳＢホストコントローラ６８と、ＵＳＢメモリースティックスロット１３３は、ＵＳＢバス１３１を介して、電気的に切断される。すなわち、ＵＳＢホストコントローラ６８は、ＵＳＢデバイスとしてのＵＳＢメモリースティックスロット１３３を検出しないので、他にＵＳＢデバイスが接続されていなければ、ＣＰＵ５１に対する割り込み処理を実行しない。
【００８１】
次に、図７のフローチャートを参照して、メモリースティック装着検出処理１について説明する。
【００８２】
なお、監視プログラム２０３は、初期状態において、メモリースティックがメモリースティックスロット１３３に装着されていない状態を検出しているので、ハードウェアバススイッチ１３２がオフ状態となるように制御している。
【００８３】
ステップＳ１において、監視プログラム２０３は、メモリースティックスロット１３３のｎ番目のピンの電位の変化、すなわち、電位のHiからLowへの変化を検出したか否かを判断する。ここでは、メモリースティックが装着されていない場合、ｎ番目のピンの電位はHiであり、メモリースティックが装着された場合、ｎ番目のピンの電位はLowであるものとして説明するが、メモリースティック有り無しにおけるｎ番目のピンの論理は逆であってもかまわない。ステップＳ１において、ｎ番目のピンの電位の変化を検出していないと判断された場合、ｎ番目のピンの電位の変化を検出したと判断されるまで、ステップＳ１の処理が繰り返される。
【００８４】
ステップＳ１において、ｎ番目のピンの電位の変化が検出されたと判断された場合、ステップＳ２において、監視プログラム２０３は、メモリースティックがメモリースティックスロット１３３に装着されたことを検出する。
【００８５】
ステップＳ３において、監視プログラム２０３は、メモリースティック装着イベントを、ドライバ２０２を介して、パワーパネル２０１に通達する。
【００８６】
ステップＳ４において、パワーパネル２０１は、ハードウェアバススイッチ１３２のオンを指令するイベントを、ドライバ２０２を介して、監視プログラム２０３に通達する。
【００８７】
ステップＳ５において、監視プログラム２０３は、ハードウェアバススイッチ１３２のオンを指令するイベントを、ドライバ２０２を介して、パワーパネル２０１から受信する。
【００８８】
ステップＳ６において、監視プログラム２０３は、ハードウェアバススイッチ１３２をオンにするための制御信号を、ハードウェアバススイッチ１３２に出力する。
【００８９】
ステップＳ７において、ハードウェアバススイッチ１３２は、監視プログラム２０３によって出力された制御信号に従って、オフ状態からオン状態に状態を変更し、ＵＳＢバス１３１を電気的に接続する。
【００９０】
ステップＳ７において、ＵＳＢバス１３１が電気的に接続されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に接続された状態となる。従って、ステップＳ８において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出し、処理が終了される。
【００９１】
ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３にメモリースティックが装着されていない状態において、メモリースティックスロット１３３と電気的に接続されていない、すなわち、メモリースティックスロット１３３なしを検出している。すなわち、他にＵＳＢデバイスが接続されていなければ、メモリースティックスロット１３３が接続されている場合に実行される、ＣＰＵ５１への割り込み処理が実行されないので、ＣＵＰ５１は、低消費電力モードに遷移することが可能である。
【００９２】
そして、図７を用いて説明した処理により、メモリースティックスロット１３３にメモリースティックが装着された場合、監視プログラム２０３の処理により、ハードウェアバススイッチ１３２がオフ状態からオン状態に変更されるので、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出する。従って、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３が基板上に実装されている状態であっても、メモリースティックスロット１３３にメモリースティックが装着されている場合にのみ、メモリースティックスロット１３３ありを検出することができる。従って、ＵＳＢホストコントローラ６８が、ＣＰＵ５１に対して、余分な割り込み処理を実行する必要がなくなるため、ＣＰＵ５１は、低消費電力モードに移行することができ、消費電力を抑えることができるので、例えば、バッテリ７４を用いた駆動時間を延長することが可能となる。
【００９３】
次に、図８のフローチャートを参照して、メモリースティック抜去検出処理1について説明する。
【００９４】
なお、監視プログラム２０３は、初期状態において、メモリースティックがメモリースティックスロット１３３に装着されている状態を検出しているので、ハードウェアバススイッチ１３２がオン状態となるように制御している。
【００９５】
ステップＳ２１において、監視プログラム２０３は、メモリースティックスロット１３３のｎ番目のピンの電位の変化、すなわち、電位のLowからHiへの変化を検出したか否かを判断する。ここでは、メモリースティックが装着されていない場合、ｎ番目のピンの電位はHiであり、メモリースティックが装着された場合、ｎ番目のピンの電位はLowであるものとして説明するが、メモリースティック有り無しにおけるｎ番目のピンの論理は逆であってもかまわない。ステップＳ２１において、ｎ番目のピンの電位の変化を検出していないと判断された場合、ｎ番目のピンの電位の変化を検出したと判断されるまで、ステップＳ２１の処理が繰り返される。
【００９６】
ステップＳ２１において、ｎ番目のピンの電位の変化を検出したと判断された場合、ステップＳ２２において、監視プログラム２０３は、メモリースティックスロット１３３からの、メモリースティック抜去を検出する。
【００９７】
ステップＳ２３において、監視プログラム２０３は、メモリースティック抜去イベントを、ドライバ２０２を介して、パワーパネル２０１に通達する。
【００９８】
ステップＳ２４において、パワーパネル２０１は、ハードウェアバススイッチ１３２のオフを指令するイベントを、ドライバ２０２を介して、監視プログラム２０３に通達する。
【００９９】
ステップＳ２５において、監視プログラム２０３は、ハードウェアバススイッチ１３２のオフを指令するイベントを、ドライバ２０２を介して、パワーパネル２０１から受信する。
【０１００】
ステップＳ２６において、監視プログラム２０３は、ハードウェアバススイッチ１３２をオフにするための制御信号を、ハードウェアバススイッチ１３２に出力する。
【０１０１】
ステップＳ２７において、ハードウェアバススイッチ１３２は、監視プログラム２０３によって出力された制御信号に従って、オン状態からオフ状態に状態を変更し、ＵＳＢバス１３１を電気的に切断する。
【０１０２】
ステップＳ２７において、ＵＳＢバス１３１が電気的に切断されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に切断された状態となる。従って、ステップＳ２８において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３なしを検出し、処理が終了される。
【０１０３】
ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３にメモリースティックが装着されている状態において、メモリースティックスロット１３３と電気的に接続され、メモリースティックスロット１３３ありを検出している。すなわち、ＵＳＢホストコントローラ６８は、他にＵＳＢデバイスが接続されていなくても、メモリースティックスロット１３３が接続されていることにより、ＣＰＵ５１への割り込み処理を実行するので、ＣＵＰ５１は、低消費電力モードに遷移できない状態となる。
【０１０４】
そして、図８を用いて説明した処理により、メモリースティックスロット１３３からメモリースティックが抜き取られた場合、監視プログラム２０３の処理により、ハードウェアバススイッチ１３２がオン状態からオフ状態に変更されるので、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３なしを検出する。従って、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３が基板上に実装されている状態であっても、メモリースティックスロット１３３からメモリースティックが抜き取られた場合に、メモリースティックスロット１３３なしを検出することができる。
【０１０５】
従って、ＵＳＢホストコントローラ６８に他のＵＳＢデバイスが接続されていなければ、ＵＳＢホストコントローラ６８が、ＣＰＵ５１に対して、余分な割り込み処理を実行する必要がなくなるため、ＣＰＵ５１は、低消費電力モードに移行することができ、消費電力を抑えることができるので、例えば、バッテリ７４を用いた駆動時間を延長することが可能となる。
【０１０６】
図７および図８を用いて説明した処理を実行する場合、監視プログラム２０３の、メモリースティックの挿抜の検出結果により、ハードウェアバススイッチ１３２のオンオフが制御される。従って、メモリースティックがメモリースティックスロット１３３に装着されてから、メモリースティックとＵＳＢホストコントローラ６８との情報の授受が開始されるまでに、一定の時間が必要となる。従って、図７および図８を用いて説明した処理を実行する場合、メモリースティックスロット１３３が常時接続されている場合に対して、応答時間がかかってしまう。
【０１０７】
そこで、消費電力より、応答時間を優先したいユーザは、設定を、メモリースティックスロット１３３が常時接続されているモード（すなわち、ハードウェアバススイッチ１３２が常時オン状態であるモード）に変更することが可能であるようにすることができる。
【０１０８】
次に、図９のフローチャートを参照して、図７および図８を用いて説明した処理を実行する通常監視モードから、ハードウェアバススイッチ常時接続モードへ設定を変更する設定変更処理１について説明する。
【０１０９】
ユーザは、例えば、ＬＣＤ２５に表示される設定画面を参照して、モード変更のための操作を入力する。パワーパネル２０１は、ステップＳ４１において、ユーザの操作入力を示す信号の入力を受け、ステップＳ４２において、通常監視モードから、ハードウェアバススイッチ常時接続モードに設定変更するための操作が入力されたか否かを判断する。ステップＳ４２において、通常監視モードから、ハードウェアバススイッチ常時接続モードに設定変更するための操作が入力されていないと判断された場合、設定変更するための操作が入力されたと判断されるまで、ステップＳ４２の処理が繰り返される。
【０１１０】
ステップＳ４２において、通常監視モードから、ハードウェアバススイッチ常時接続モードに設定変更するための操作が入力されたと判断された場合、ステップＳ４３において、パワーパネル２０１は、ハードウェアバススイッチ１３２の常時オンを指令する（ハードウェアバススイッチ常時接続モードに設定変更する）イベントを、ドライバ２０２を介して、監視プログラム２０３に通達する。
【０１１１】
ステップＳ４４において、監視プログラム２０３は、ドライバ２０２を介して、ハードウェアバススイッチ１３２の常時オンを指令するイベントを受信し、ハードウェアバススイッチ１３２の状態を検出する。
【０１１２】
ステップＳ４５において、監視プログラム２０３は、ハードウェアバススイッチ１３２はオン状態であるか否かを判断する。
【０１１３】
ステップＳ４５において、ハードウェアバススイッチ１３２はオン状態ではないと判断された場合、ステップＳ４６において、監視プログラム２０３は、ハードウェアバススイッチ１３２をオンにするための制御信号を、ハードウェアバススイッチ１３２に出力する。
【０１１４】
ステップＳ４７において、ハードウェアバススイッチ１３２は、監視プログラム２０３によって出力された制御信号に従って、オフ状態からオン状態に状態を変更し、ＵＳＢバス１３１を電気的に接続する。
【０１１５】
ステップＳ４７において、ＵＳＢバス１３１が電気的に接続されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に接続された状態となる。従って、ステップＳ４８において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出し、処理が終了される。
【０１１６】
ステップＳ４５において、ハードウェアバススイッチ１３２はオン状態あると判断された場合、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出している状態であるので、状態を変更する必要はない。従って、ステップＳ４５において、ハードウェアバススイッチ１３２はオン状態あると判断された場合、処理が終了される。
【０１１７】
図９を用いて説明した処理により、現在の状態において、ＵＳＢホストコントローラ６８が、メモリースティックスロット１３３ありを検出している状態であっても、メモリースティックスロット１３３なしを検出している状態であっても、監視プログラム２０３によって、ハードウェアバススイッチ１３２はオン状態に固定され、ハードウェアバススイッチ常時接続モードに設定が変更される。
【０１１８】
次に、図１０のフローチャートを参照して、設定がハードウェアバススイッチ常時接続モードである場合の、メモリースティック装着/抜去検出処理について説明する。
【０１１９】
図１０を用いて説明する処理においては、その初期状態において、メモリースティックが装着されている状態であっても、装着されていない状態であっても、ハードウェアバススイッチ１３２はオン状態に固定されている。
【０１２０】
ステップＳ６１において、監視プログラム２０３は、メモリースティックスロット１３３のｎ番目のピンの電位の変化を検出したか否かを判断する。ステップＳ６１において、ｎ番目のピンの電位の変化を検出していないと判断された場合、ｎ番目のピンの電位の変化を検出したと判断されるまで、ステップＳ６１の処理が繰り返される。
【０１２１】
ステップＳ６１において、ｎ番目のピンの電位の変化を検出したと判断された場合、ステップＳ６２において、監視プログラム２０３は、ｎ番目のピンの電位の変化に基づいて、メモリースティックスロット１３３へのメモリースティック装着、もしくはメモリースティックスロット１３３からのメモリースティック抜去を検出する。
【０１２２】
ステップＳ６３において、監視プログラム２０３は、メモリースティック装着イベント、もしくは、メモリースティック抜去イベントを、ドライバ２０２を介して、パワーパネル２０１に通達して、処理が終了される。
【０１２３】
設定がハードウェアバススイッチ常時接続モードである場合、図１０を用いて説明した処理により、メモリースティックの装着および抜去が検出され、パワーパネル２０１に通達されるが、この場合、図７および図８を用いて説明した処理を実行する場合より、応答時間が早くなる。
【０１２４】
次に、図１１および図１２のフローチャートを参照して、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定を変更する場合の設定変更処理２について説明する。
【０１２５】
ユーザは、例えば、ＬＣＤ２５に表示される設定画面を参照して、モード変更のための操作を入力する。パワーパネル２０１は、ステップＳ７１において、ユーザの操作入力を示す信号の入力を受け、ステップＳ７２において、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定変更するための操作が入力されたか否かを判断する。ステップＳ７２において、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定変更するための操作が入力されていないと判断された場合、設定変更するための操作が入力されたと判断されるまで、ステップＳ７２の処理が繰り返される。
【０１２６】
ステップＳ７２において、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定変更するための操作が入力されたと判断された場合、ステップＳ７３において、パワーパネル２０１は、通常監視モードへの設定変更イベントを、ドライバ２０２を介して、監視プログラム２０３に通達する。
【０１２７】
ステップＳ７４において、パワーパネル２０１は、メモリースティックがメモリースティックスロット１３３に装着されているか否かを問い合わせるイベントを、ドライバ２０２を介して、監視プログラム２０３に通達する。
【０１２８】
ステップＳ７５において、監視プログラム２０３は、ドライバ２０２を介して、問い合わせイベントを受信し、ｎ番目のピンの電位がHiかLowかを検出する。
【０１２９】
ステップＳ７６において、監視プログラム２０３は、ステップＳ７５において検出されたｎ番目のピンの電位に基づいて、メモリースティックは装着されているか否かを判断する。
【０１３０】
ステップＳ７６において、メモリースティックは装着されていないと判断された場合、ステップＳ７７において、監視プログラム２０３は、メモリースティックなしのステータスを、ドライバ２０２を介して、パワーパネル２０１に返す。
【０１３１】
ステップＳ７８において、パワーパネル２０１は、ハードウェアバススイッチ１３２のオフを指令するイベントを、監視プログラム２０３に通達する。
【０１３２】
ステップＳ７９において、監視プログラム２０３は、ハードウェアバススイッチ１３２のオフを指令するイベントを受信し、ハードウェアバススイッチ１３２をオフにするための制御信号を生成して、ハードウェアバススイッチ１３２に出力する。
【０１３３】
ステップＳ８０において、ハードウェアバススイッチ１３２は、監視プログラム２０３によって出力された制御信号に従って、オン状態からオフ状態に状態を変更し、ＵＳＢバス１３１を電気的に切断する。
【０１３４】
ステップＳ８０において、ＵＳＢバス１３１が電気的に切断されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に切断された状態となる。従って、ステップＳ８１において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３なしを検出し、処理が終了される。
【０１３５】
ステップＳ７６において、メモリースティックは装着されていると判断された場合、ステップＳ８２において、監視プログラム２０３は、メモリースティックありのステータスを、ドライバ２０２を介して、パワーパネル２０１に返して、処理が終了される。
【０１３６】
図１１および図１２を用いて説明した処理により、メモリースティックスロット１３３にメモリースティックが装着されている状態であるか否かが、監視プログラム２０３によって検出され、その状態に基づいて、ハードウェアバススイッチ１３２のオンオフが決定されて、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定が変更される。
【０１３７】
図１３は、メモリースティックの装着、もしくは抜去を検出する処理を説明するための第２の実施の形態を示す機能ブロック図である。なお、図６における場合と対応する部分には同一の符号を付してあり、その説明は適宜省略する。
【０１３８】
図１３の機能ブロック図においては、監視プログラム２１１が、第１の実施の形態におけるパワーパネル２０１のように、ＣＰＵ５１において実行されるプログラムと情報を授受することなく、メモリースティックスロット１３３にメモリースティックが装着されているか否かを判断し、ハードウェアバススイッチ１３２のオンオフを制御することが出来るようになされている。換言すれば、第２の実施の形態においては、第１の実施の形態において説明したパワーパネル２０１および監視プログラム２０３が実行する処理を、監視プログラム２１１のみで実行するようにするものである。
【０１３９】
次に、図１４のフローチャートを参照して、メモリースティック装着検出処理２について説明する。
【０１４０】
なお、監視プログラム２１１は、初期状態において、メモリースティックがメモリースティックスロット１３３に装着されていない状態を検出しているので、ハードウェアバススイッチ１３２がオフ状態となるように制御している。
【０１４１】
ステップＳ９１において、監視プログラム２１１は、メモリースティックスロット１３３のｎ番目のピンの電位の変化、すなわち、電位のHiからLowへの変化を検出したか否かを判断する。ここでは、メモリースティックなしの場合、ｎ番目のピンの電位はHiであり、メモリースティックが装着された場合、ｎ番目のピンの電位はLowであるものとして説明するが、メモリースティック有り無しにおけるｎ番目のピンの論理は逆であってもかまわない。ステップＳ９１において、ｎ番目のピンの電位の変化を検出していないと判断された場合、ｎ番目のピンの電位の変化を検出したと判断されるまで、ステップＳ９１の処理が繰り返される。
【０１４２】
ステップＳ９１において、ｎ番目のピンの電位の変化を検出したと判断された場合、ステップＳ９２において、監視プログラム２１１は、メモリースティックがメモリースティックスロット１３３に装着されたことを検出する。
【０１４３】
ステップＳ９３において、監視プログラム２１１は、ハードウェアバススイッチ１３２をオンにするための制御信号を、ハードウェアバススイッチ１３２に出力する。
【０１４４】
ステップＳ９４において、ハードウェアバススイッチ１３２は、監視プログラム２１１によって出力された制御信号に従って、オフ状態からオン状態に状態を変更し、ＵＳＢバス１３１を電気的に接続する。
【０１４５】
ステップＳ９４において、ＵＳＢバス１３１が電気的に接続されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に接続された状態となる。従って、ステップＳ９５において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出し、処理が終了される。
【０１４６】
ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３にメモリースティックが装着されていない状態において、メモリースティックスロット１３３と電気的に接続されていない、すなわち、メモリースティックスロット１３３なしを検出している。すなわち、メモリースティックスロット１３３が接続されている場合に実行される、ＣＰＵ５１への割り込み処理が実行されないので、ＣＵＰ５１は、低消費電力モードに遷移することが可能である。
【０１４７】
そして、図１４を用いて説明した処理により、図７を用いて説明した場合と同様に、メモリースティックスロット１３３にメモリースティックが装着された場合、監視プログラム２１１の処理により、ハードウェアバススイッチ１３２がオフ状態からオン状態に変更されるので、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出する。
【０１４８】
従って、図７を用いて説明した場合と同様に、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３が基板上に実装されている状態であっても、メモリースティックスロット１３３にメモリースティックが装着されている場合にのみ、メモリースティックスロット１３３ありを検出することができる。従って、メモリースティックスロット１３３にメモリースティックが装着されていない状態、かつ、ＵＳＢホストコントローラ６８に他のＵＳＢデバイスが接続されていない場合、ＵＳＢホストコントローラ６８が、ＣＰＵ５１に対して、余分な割り込み処理を実行する必要がなくなるため、ＣＰＵ５１は、低消費電力モードに移行することができ、消費電力を抑えることができるので、例えば、バッテリ７４を用いた駆動時間を延長することが可能となる。
【０１４９】
次に、図１５のフローチャートを参照して、メモリースティック抜去検出処理２について説明する。
【０１５０】
なお、監視プログラム２１１は、初期状態において、メモリースティックがメモリースティックスロット１３３に装着されている状態を検出しているので、ハードウェアバススイッチ１３２がオン状態となるように制御している。
【０１５１】
ステップＳ１０１において、監視プログラム２１１は、メモリースティックスロット１３３のｎ番目のピンの電位の変化、すなわち、電位のLowからHiへの変化を検出したか否かを判断する。ここでは、メモリースティックなしの場合、ｎ番目のピンの電位はHiであり、メモリースティックが装着された場合、ｎ番目のピンの電位はLowであるものとして説明するが、メモリースティック有り無しにおけるｎ番目のピンの論理は逆であってもかまわない。ステップＳ１０１において、ｎ番目のピンの電位の変化を検出していないと判断された場合、ｎ番目のピンの電位の変化を検出したと判断されるまで、ステップＳ１０１の処理が繰り返される。
【０１５２】
ステップＳ１０１において、ｎ番目のピンの電位の変化を検出したと判断された場合、ステップＳ１０２において、監視プログラム２１１は、メモリースティックスロット１３３からの、メモリースティック抜去を検出する。
【０１５３】
ステップＳ１０３において、監視プログラム２１１は、ハードウェアバススイッチ１３２をオフにするための制御信号を、ハードウェアバススイッチ１３２に出力する。
【０１５４】
ステップＳ１０４において、ハードウェアバススイッチ１３２は、監視プログラム２１１によって出力された制御信号に従って、オン状態からオフ状態に状態を変更し、ＵＳＢバス１３１を電気的に切断する。
【０１５５】
ステップＳ１０４において、ＵＳＢバス１３１が電気的に切断されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に切断された状態となる。従って、ステップＳ１０５において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３なしを検出し、処理が終了される。
【０１５６】
ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３にメモリースティックが装着されている状態において、メモリースティックスロット１３３と電気的に接続され、メモリースティックスロット１３３ありを検出している。すなわち、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３が接続されている場合に実行される、ＣＰＵ５１への割り込み処理を実行するので、ＣＵＰ５１は、低消費電力モードに遷移できない状態である。
【０１５７】
そして、図１５を用いて説明した処理により、図８を用いて説明した場合と同様に、メモリースティックスロット１３３からメモリースティックが抜き取られた場合、監視プログラム２１１の処理により、ハードウェアバススイッチ１３２がオン状態からオフ状態に変更されるので、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３なしを検出する。従って、メモリースティックスロット１３３が基板上に実装されている状態であっても、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３にメモリースティックが抜き取られた場合には、メモリースティックスロット１３３なしを検出することができる。従って、メモリースティックスロット１３３にメモリースティックが装着されていない状態、かつ、ＵＳＢホストコントローラ６８に他のＵＳＢデバイスが接続されていない場合、ＵＳＢホストコントローラ６８が、ＣＰＵ５１に対して、余分な割り込み処理を実行する必要がなくなるため、ＣＰＵ５１は、低消費電力モードに移行することができ、消費電力を抑えることができるので、例えば、バッテリ７４を用いた駆動時間を延長することが可能となる。
【０１５８】
図１４および図１５を用いて説明した処理を実行する場合、監視プログラム２１１の、メモリースティックの挿抜の検出結果により、ハードウェアバススイッチ１３２のオンオフが制御される。従って、メモリースティックがメモリースティックスロット１３３に装着されてから、メモリースティックとＵＳＢホストコントローラ６８との情報の授受が開始されるまでに、一定の時間が必要となる。消費電力より、応答時間を優先したいユーザは、設定を、メモリースティックスロット１３３が常時接続されているモード（すなわち、ハードウェアバススイッチ１３２が常時オン状態であるモード）変更することが可能である。
【０１５９】
次に、図１６のフローチャートを参照して、図１４および図１５を用いて説明した処理を実行する通常監視モードから、ハードウェアバススイッチ常時接続モードへ設定を変更する設定変更処理３について説明する。
【０１６０】
ユーザは、例えば、ＬＣＤ２５に表示される設定画面を参照して、モード変更のための操作を入力する。監視プログラム２１１は、ステップＳ１１１において、ユーザの操作入力を示す信号の入力を受け、ステップＳ１１２において、通常監視モードから、ハードウェアバススイッチ常時接続モードに設定変更するための操作が入力されたか否かを判断する。ステップＳ１１２において、通常監視モードから、ハードウェアバススイッチ常時接続モードに設定変更するための操作が入力されていないと判断された場合、設定変更するための操作が入力されたと判断されるまで、ステップＳ１１２の処理が繰り返される。
【０１６１】
ステップＳ１１２において、通常監視モードから、ハードウェアバススイッチ常時接続モードに設定変更するための操作が入力されたと判断された場合、ステップＳ１１３において、監視プログラム２１１は、常時接続モードに、設定を変更する。
【０１６２】
ステップＳ１１４において、監視プログラム２１１は、ハードウェアバススイッチ１３２の状態を検出する。
【０１６３】
ステップＳ１１５において、監視プログラム２１１は、ハードウェアバススイッチ１３２はオン状態であるか否かを判断する。
【０１６４】
ステップＳ１１５において、ハードウェアバススイッチ１３２はオン状態ではないと判断された場合、ステップＳ１１６において、監視プログラム２１１は、ハードウェアバススイッチ１３２をオンにするための制御信号を、ハードウェアバススイッチ１３２に出力する。
【０１６５】
ステップＳ１１７において、ハードウェアバススイッチ１３２は、監視プログラム２１１によって出力された制御信号に従って、オフ状態からオン状態に状態を変更し、ＵＳＢバス１３１を電気的に接続する。
【０１６６】
ステップＳ１１７において、ＵＳＢバス１３１が電気的に接続されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に接続された状態となる。従って、ステップＳ１１８において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出し、処理が終了される。
【０１６７】
ステップＳ１１５において、ハードウェアバススイッチ１３２はオン状態あると判断された場合、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３ありを検出している状態であるので、状態を変更する必要はない。従って、ステップＳ１１５において、ハードウェアバススイッチ１３２はオン状態あると判断された場合、処理が終了される。
【０１６８】
図１６を用いて説明した処理により、図９を用いて説明した場合と同様に、現在の状態において、ＵＳＢホストコントローラ６８が、メモリースティックスロット１３３ありを検出している状態であっても、メモリースティックスロット１３３なしを検出している状態であっても、監視プログラム２１１によって、ハードウェアバススイッチ１３２はオン状態に固定され、ハードウェアバススイッチ常時接続モードに設定が変更される。
【０１６９】
なお、設定がハードウェアバススイッチ常時接続モードである場合、メモリースティックの装着、もしくは抜去が検出されても、監視プログラム２１１によって、ハードウェアバススイッチ１３２はオン状態に固定され変更されることはない。この場合、図１４および図１５を用いて説明した処理を実行する場合より、応答時間が早くなる。
【０１７０】
次に、図１７のフローチャートを参照して、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定を変更する場合の設定変更処理４について説明する。
【０１７１】
ユーザは、例えば、ＬＣＤ２５に表示される設定画面を参照して、モード変更のための操作を入力する。監視プログラム２１１は、ステップＳ１３１において、ユーザの操作入力を示す信号の入力を受け、ステップＳ１３２において、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定変更するための操作が入力されたか否かを判断する。ステップＳ１３２において、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定変更するための操作が入力されていないと判断された場合、設定変更するための操作が入力されたと判断されるまで、ステップＳ１３２の処理が繰り返される。
【０１７２】
ステップＳ１３２において、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定変更するための操作が入力されたと判断された場合、ステップＳ１３３において、監視プログラム２１１は、通常監視モードに、設定を変更する。
【０１７３】
ステップＳ１３４において、監視プログラム２１１は、ｎ番目のピンの電位がHiかLowかを検出する。
【０１７４】
ステップＳ１３５において、監視プログラム２１１は、ステップＳ１３４において検出されたｎ番目のピンの電位に基づいて、メモリースティックは装着されているか否かを判断する。
【０１７５】
ステップＳ１３５において、メモリースティックは装着されていないと判断された場合、ステップＳ１３６において、監視プログラム２１１は、ハードウェアバススイッチ１３２をオフにするための制御信号を生成して、ハードウェアバススイッチ１３２に出力する。
【０１７６】
ステップＳ１３７において、ハードウェアバススイッチ１３２は、監視プログラム２１１によって出力された制御信号に従って、オン状態からオフ状態に状態を変更し、ＵＳＢバス１３１を電気的に切断する。
【０１７７】
ステップＳ１３７において、ＵＳＢバス１３１が電気的に切断されたために、ＵＳＢホストコントローラ６８と、メモリースティックスロット１３３とは、電気的に切断された状態となる。従って、ステップＳ１３８において、ＵＳＢホストコントローラ６８は、メモリースティックスロット１３３なしを検出し、処理が終了される。
【０１７８】
ステップＳ１３５において、メモリースティックは装着されていると判断された場合、ハードウェアバススイッチ１３２は、その状態を変更する必要はない。従って、ステップＳ１３５において、メモリースティックは装着されていると判断された場合、処理が終了される。
【０１７９】
図１７を用いて説明した処理により、監視プログラム２１１によってメモリースティックスロット１３３にメモリースティックが装着されている状態であるか否かが検出され、ハードウェアバススイッチ１３２のオンオフが決定されて、ハードウェアバススイッチ常時接続モードから、通常監視モードに設定が変更される。
【０１８０】
以上説明した処理により、メモリースティックスロット１３３が実際に動作している（使用されている）か否か、すなわち、メモリースティックが装着されているか否かが検出される。そして、その検出結果を基に、ＵＳＢホストコントローラ６８に、メモリースティックスロット１３３が接続されていること、もしくは、メモリースティックスロット１３３が接続されていないことを検出させるために、ハードウェアバススイッチ１３２のオンオフが制御される。従って、簡単な構成で、確実に、制御基板上に設けられたＵＳＢデバイスであるメモリースティックスロット１３３が実際に使用されていない場合に、メモリースティックスロット１３３を取り外すことなく、ＵＳＢホストコントローラ６８に、メモリースティックスロット１３３が接続されていないことを検出させることが可能となる。
【０１８１】
このため、ＵＳＢホストコントローラ６８に他のＵＳＢデバイスが接続されていない状態で、メモリースティックスロット１３３が実際に使用されていない場合には、ＵＳＢホストコントローラ６８は、ＣＰＵ５１に対する割り込み処理を行わないので、ＣＰＵ５１は、低消費電力モードに移行することが可能となる。
【０１８２】
更に、メモリースティックスロット１３３が実際に使用されていない場合、メモリースティックスロット１３３は、電気的に切断されるので、メモリースティックスロット１３３に対する電源の供給も中止される。従って、装置全体の消費電力が低減される。
【０１８３】
なお、第２の実施の形態においては、第１の実施の形態を用いて説明した場合と比較して、ＣＰＵ５１とＥＣ１３０のＣＰＵ７２との情報の授受を必要としない。本発明は、ＣＰＵ５１およびＣＰＵ７２の処理能力などによって、適した形態を用いて実現することが可能である。
【０１８４】
また、第２の実施の形態において、ＥＣ１３０のＣＰＵ７２が実行するとして説明した処理を、ＣＰＵ５１に実行させるようにしても良い。
【０１８５】
なお、本発明の第1の実施の形態、および第２の実施の形態においては、所定のピンの電位を検出することによって、メモリースティックスロット１３３にメモリースティックが装着されているか否かが検出されたが、例えば、機械的なスイッチや、光学センサ、その他の手段を用いて、メモリースティックが装着されているか否かを検出することができるのは言うまでもない。
【０１８６】
また、第１の実施の形態および第２の実施の形態においては、ＵＳＢデバイスとして、メモリースティックスロット１３３を用いて説明したが、メモリースティック以外のデバイスを装着するためのスロットが基板上に設けられている場合や、他のＵＳＢデバイスが、直接基板に接続されている場合など、あらゆる取り外し不可能なＵＳＢデバイスが設けられている場合において、本発明を適用することが可能である。
【０１８７】
例えば、いわゆるメディアカードと称されるＳＤメモリーカード（商標）や、スマートメディア（商標）、あるいは、コンパクトフラッシュ（登録商標）などをはじめとする各種半導体メモリ、あるいは、これらの半導体メモリにコントローラモジュールを内蔵させた記憶装置を装着するためのスロットを、基板上に設けた場合においても、本発明は適用可能である。
【０１８８】
それ以外にも、例えば、LAN（Local area network）などの各種ネットワークを構築するためのネットワークカード、Bloothoothなどを利用した無線通信カードを装着するためのスロットを、基板上に設けた場合においても、本発明は適用可能である。あるいは、ネットワークカードや無線通信カードなどと同様の処理を実行可能でカードの形状を持たないネットワークモジュールもしくは無線通信モジュールなどが、予め制御基板に設けられている場合においても、それらのモジュールが使用状態であるか否かを検出し、その検出結果を基に、ハードウェアバススイッチをオンオフ制御することにより、同様の効果を得ることが可能であることは言うまでもない。
【０１８９】
更に、GPS（Global Positioning System）衛星からの電波を受信するGPSカード（モジュール）、例えばＣＣＤ（Charge-Coupled Devices）などを内蔵することによって、画像を撮像することが可能なカメラカード（モジュール）、指紋の画像情報を撮像するためのＣＣＤおよび指を触れるための窓などを有し、指紋情報を取得することが可能な指紋照合カード（モジュール）など、さまざまな処理を実行することが可能なモジュール、あるいはカードを装着するためのスロットを、基板上に設けた場合においても、本発明は適用可能である。
【０１９０】
また、ＵＳＢデバイス以外にも、所定の着脱可能なデバイスを装着もしくは接続するためのコネクタやスロットなどにおいても、本発明を適用可能である。
【０１９１】
また、第１の実施の形態および第２の実施の形態においては、パーソナルコンピュータ１を例として説明したが、例えば、PDA（Personal Digital（Data） Assistants）、携帯型電話機、PHS（Personal Handyphone System）、あるいは、カーナビゲーションシステムを始めとして、ＵＳＢデバイスを接続することが可能なさまざまな装置において、本発明は適用可能である。
【０１９２】
上述した一連の処理を実行させるためのソフトウェアは、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどに、記録媒体からインストールされる。
【０１９３】
この記録媒体は、図５に示すように、コンピュータとは別に、ユーザにプログラムを提供するために配布される、プログラムが記録されている磁気ディスク１２１（フレキシブルディスクを含む）、光ディスク１２２（CD-ROM（Compact Disk-Read Only Memory），DVD（Digital Versatile Disk）を含む）、光磁気ディスク１２３（ＭＤ(Mini-Disk)（商標）を含む）、もしくは半導体メモリ１２４などよりなるパッケージメディアなどにより構成される。
【０１９４】
また、本明細書において、プログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。
【０１９５】
【発明の効果】
本発明の一側面の情報処理装置、および、情報処理方法、並びにプログラムによれば、第 1 のデバイスが使用されている状態であるか否かに基づいて、第 1 のデバイスとデバイス制御部との接続の切り替えが制御され、デバイス制御部においては、いずれかのデバイスとの接続が検出されたとき、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御手段（処理制御部）への割り込み信号が送出される。これにより、例えば、コントローラにＵＳＢ機器が接続されている場合に主制御装置に対して割り込み処理を行うようになされている装置において、他にＵＳＢ機器が接続されていないときに、不必要な割り込み処理を行わせないようにすることが出来るので、主制御装置が低電力モードに移行することが可能になる。また、スロットが使用されていない状態において、スロットが電気的に切断されるので、スロットに対して不必要な電力供給を行わないようにすることが出来る。
【図面の簡単な説明】
【図１】図１のパーソナルコンピュータの外観斜視図である。
【図２】図１のパーソナルコンピュータの本体の平面図である。
【図３】図１のパーソナルコンピュータのジョグダイヤル付近の拡大図である。
【図４】図１のパーソナルコンピュータの右側面の構成を示す右側面図である。
【図５】図１のパーソナルコンピュータの内部の構成例を示すブロック図である。
【図６】本発明の第１の実施の形態について説明するための機能ブロック図である。
【図７】メモリースティック装着検出処理１について説明するためのフローチャートである。
【図８】メモリースティック抜去検出処理１について説明するためのフローチャートである。
【図９】設定変更処理１について説明するためのフローチャートである。
【図１０】メモリースティック装着/抜去検出処理について説明するためのフローチャートである。
【図１１】設定変更処理２について説明するためのフローチャートである。
【図１２】設定変更処理２について説明するためのフローチャートである。
【図１３】本発明の第２の実施の形態について説明するための機能ブロック図である。
【図１４】メモリースティック装着検出処理２について説明するためのフローチャートである。
【図１５】メモリースティック抜去検出処理２について説明するためのフローチャートである。
【図１６】設定変更処理３について説明するためのフローチャートである。
【図１７】設定変更処理４について説明するためのフローチャートである。
【符号の説明】
１ パーソナルコンピュータ， ５１ ＣＰＵ， ６８ USSBホストコントローラ， ７２ ＥＣ， ７４ バッテリ， １３１ ＵＳＢバス， １３２ ハードウェアバススイッチ， １３３ ＵＳＢメモリースティックスロット， ２０１ パワーパネル， ２０３，２１１ 監視プログラム[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to an information processing apparatus, an information processing method, and a program.An interrupt signal sent to a processing control means (processing control unit) in which a low power consumption mode that can be shifted according to the number of interrupt signals supplied for a predetermined time is determined based on the usage state of a predetermined device. It has been made to be as small as possible,The present invention relates to an information processing device, an information processing method, and a program.
[0002]
[Prior art]
In a personal computer capable of connecting a USB (Universal Serial Bus) device, a connection port of the USB device is connected to a USB host controller. When a USB device is connected to a connection port of a USB device (a USB connector is connected), the USB host controller is connected to a CPU (Central Processing Unit), for example, 3000 to 4000 times per second ( (Depending on personal computer) Interrupt processing is executed.
[0003]
In addition, in a small personal computer that can be driven by a battery, the user can freely carry it and use it in an arbitrary place for as long a time as possible. It has been demanded. Therefore, as disclosed in Japanese Patent Laid-Open No. 2000-10907, there is a technique for stopping the function of the USB host controller when a USB device is not connected to a USB port (not connected to a connector). According to this technology, it is possible to extend the operating time when the battery is driven while suppressing unnecessary power consumption of the USB host controller.
[0004]
[Problems to be solved by the invention]
In a personal computer, for example, when a USB device such as a slot for mounting a storage device is connected to a USB host controller and provided on the control board in advance, the USB device should be removed. Therefore, the USB host controller is always connected. Therefore, since the USB host controller always detects the USB device on the board regardless of whether the USB device is used or not, the CPU performs interrupt processing, for example, 3000 to 4000 times per second for the CPU. Execute.
[0005]
The CPU is provided with a plurality of operation modes in order to reduce power consumption. For example, in Pentium (registered trademark) II or Pentium (registered trademark) III, there are four operation modes of C0, C1, C2, and C3. Although C0 is operating at full speed, C1 is a mode called AutoHALT, C2 is a QuickStart mode, C3 is a DeepSleep mode, and C2 is less power than C1 and C3 is less power than C2. In order for the CPU to enter the C3 mode, the frequency of interruption to the CPU must be less than about 200 times per second, for example, depending on the type of CPU and the form of the surrounding system.
[0006]
Therefore, when the USB device is provided on the control board, the CPU cannot change the state to the low power consumption mode (for example, C3 status).
[0007]
  The present invention has been made in view of such a situation,An interrupt signal sent to a processing control means (processing control unit) in which a low power consumption mode that can be shifted according to the number of interrupt signals supplied for a predetermined time is determined based on the usage state of a predetermined device. It is to be able to reduce as much as possible.
[0008]
[Means for Solving the Problems]
An information processing apparatus according to an aspect of the present invention is an information processing apparatus that includes a device control unit that controls transmission and reception of information with a predetermined device connected, and a first device, and is executed in the information processing apparatus. Processing control means for controlling at least a part of the processing to be performed and in which a low power consumption mode capable of transitioning according to the number of interrupt signals supplied for a predetermined time is defined; a device control unit; and a first device Switching means for switching between electrical connection and disconnection with the device, detection means for detecting whether or not the first device is in use, and a device control unit by the switching means based on the detection result by the detection means And control means for controlling switching between electrical connection and disconnection between the first device and the first device, wherein the device control unit includes any device including the first device; When detecting the connection, and sends an interrupt signal to the processing control means at predetermined intervals.
[0011]
The first device can be connected to another second device, and the detection means is based on whether or not the second device is attached to the first device. Thus, it is possible to detect whether or not the first device is being used.
[0013]
  Detection means includePotential of a predetermined terminal for electrical connection with a second device provided in the first deviceOn the basis of the,First 1 DevicesIt can be made to detect whether it is the state currently used.
[0014]
  An input unit that receives an input of a user operation and a control unit based on the user operation input by the input unitControl of switching of electrical connection by switching meansCan be further provided with setting means for setting to a constantly connected state.
[0015]
  Device controllerIsFirst deviceConnect using USB standardDevice controller that can beCan be a USB host controller.
[0016]
An information processing method according to one aspect of the present invention includes a device control unit that controls transmission / reception of information to / from a connected predetermined device, a first device, an electrical connection between the device control unit and the first device, and A switching unit that switches disconnection and a low power consumption mode that controls at least a part of processing executed in the information processing apparatus and that can transition according to the number of interrupt signals supplied during a predetermined time period are defined. An information processing method for an information processing apparatus having a processing control unit, 1 A detection step for detecting whether or not the device is in use, and electrical connection and disconnection between the device control unit and the first device by the switching unit based on the detection result by the processing of the detection step When the device control unit detects connection with any device including the first device, the device control unit sends an interrupt signal to the processing control unit at a predetermined interval.
[0017]
An information processing method according to one aspect of the present invention includes a device control unit that controls transmission / reception of information to / from a connected predetermined device, a first device, an electrical connection between the device control unit and the first device, and A switching unit that switches disconnection and a low power consumption mode that controls at least a part of processing executed in the information processing apparatus and that can transition according to the number of interrupt signals supplied during a predetermined time period are defined. A program that can be executed by a computer that controls an information processing apparatus including a processing control unit; 1 A detection step for detecting whether or not the device is in use, and electrical connection and disconnection between the device control unit and the first device by the switching unit based on the detection result by the processing of the detection step A control step for controlling switching, and when the device control unit detects a connection with any device including the first device, the device executes a process of sending an interrupt signal to the process control unit at a predetermined interval Let
[0019]
In the information processing apparatus, the information processing method, and the program according to one aspect of the present invention, the information processing apparatus includes the first device, and the device control unit controls transmission / reception of information with a predetermined connected device. A processing control means (processing control unit) in which a low power consumption mode in which at least a part of processing executed in the information processing apparatus can transition according to the number of interrupt signals supplied in a predetermined time is defined When a connection with any device including the first device is detected in the device control unit, an interrupt signal is sent to the processing control unit (processing control unit) at a predetermined interval, and the device control unit Based on the detection result of whether or not the first device is in use, the electrical connection and disconnection with the first device is switched. Controller and switching of the electrical connection and disconnection of the first device is controlled.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0022]
1 to 4 show the appearance of the personal computer 1.
[0023]
The personal computer 1 basically includes a main body 21 and a display unit 22 that can be opened and closed with respect to the main body 21. FIG. 1 is an external perspective view showing a state in which the display unit 22 is opened with respect to the main body 21. FIG. 2 is a plan view of the main body 21, and FIG. FIG. 4 is a side view of the jog dial 23 provided on the main body 21.
[0024]
The main body 21 includes a keyboard 24 operated when inputting various characters and symbols, a touch pad 26 as a pointing device operated when moving a pointer (mouse cursor) displayed on the LCD 25, and a power source. A switch 27 is provided on the upper surface. A jog dial 23 and an IEEE (Institute of Electrical and Electronics Engineers) 1394 port 28 are provided on the side of the main body 21. Instead of the touch pad 26, a stick-type pointing device can be provided.
[0025]
Further, an LCD (Liquid Crystal Display) 25 for displaying an image is displayed on the front of the display unit 22, and a power lamp PL, a battery lamp BL, and a message lamp ML (not shown) provided as necessary on the upper right part. A lamp made of other LEDs is provided. Furthermore, an imaging unit 30 having a CCD video camera 29 equipped with a CCD (solid-state imaging device) and a microphone 31 are provided in the upper central portion of the display unit 22. A shutter button 32 for operating the CCD video camera 29 is provided on the upper right side of the main body 21 in FIG.
[0026]
The imaging unit 30 is fixed to the display unit 22 so as to be rotatable. For example, the imaging unit 30 is capable of imaging the same direction as the line of sight of the user operating the personal computer 1 from a position where the CCD video camera 29 can image the user operating the personal computer 1 by user operation. Is rotated.
[0027]
Next, the jog dial 23 has, for example, the upper surface between the key A and the key B arranged on the right side of the keyboard 24 on the main body 21 in FIG. It is attached as follows. The jog dial 23 executes a predetermined process (for example, a screen scrolling process) corresponding to the rotation operation indicated by the arrow a in FIG. 3, and a process (for example, a process corresponding to the moving operation indicated by the arrow b in FIG. 3) Execute icon selection decision processing).
[0028]
The IEEE1394 port 28 has a structure based on the standard defined in IEEE1394, and a cable based on the standard defined in IEEE1394 is connected to the IEEE1394 port 28.
[0029]
Next, an internal configuration example of the personal computer 1 will be described with reference to FIG.
[0030]
The central processing unit (CPU) 51 is composed of, for example, a Pentium (registered trademark) processor manufactured by Intel, and is connected to the host bus 52. Further, a bridge 53 (so-called north bridge) is connected to the host bus 52, and the bridge 53 has an AGP (Accelerated Graphics Port) 50 and a PCI (Peripheral Component Interconnect / Interface) bus 56. It is connected to the.
[0031]
The bridge 53 is configured by, for example, 440BX, which is an AGP Host Bridge Controller manufactured by Intel, and controls a CPU 51 and a RAM (Random Access Memory) 54 (so-called main memory). Further, the bridge 53 controls the video controller 57 via the AGP 50. The bridge 53 and the bridge (so-called south bridge (PCI-ISA Bridge)) 58 constitute a so-called chip set.
[0032]
The bridge 53 is further connected to a cache memory 55. The cache memory 55 is configured by a memory that can execute a higher-speed write or read operation than the RAM 54 such as an SRAM (Static RAM), and caches (temporarily stores) a program or data used by the CPU 51. .
[0033]
Note that the CPU 51 has a cache that can operate at a higher speed than the cache memory 55 that is primary, and that is controlled by the CPU 51 itself.
[0034]
The RAM 54 is composed of, for example, a DRAM (Dynamic RAM), and stores a program executed by the CPU 51 or data necessary for the operation of the CPU 51. Specifically, the RAM 54 is loaded from the HDD 67 at a predetermined timing, for example, an e-mail program 54A, an autopilot program 54B, a jog dial state monitoring program 54C, a jog dial driver 54D, an operating program (OS) 54E, and a communication program. 54F, web browser 54G, and other application programs 54H (including power panel 201 and driver 202 described later) are stored.
[0035]
The electronic mail program 54 </ b> A is a program for exchanging communication text (electronic mail) via the modem 75, the public line network 5, the Internet service provider 7, the electronic mail server 9, and the Internet 6.
[0036]
The autopilot program 54B is a program for sequentially starting and processing a plurality of preset processes (or programs) in a preset order.
[0037]
The jog dial state monitoring program 54C receives a notification from each application program as to whether or not it corresponds to the jog dial 23, and if the corresponding application corresponds to the jog dial 23, what is done by operating the jog dial 23? The LCD 25 displays whether it can be performed.
[0038]
The jog dial state monitoring program 54C also detects an event of the jog dial 23 (an operation in which the jog dial 23 is rotated in the direction indicated by the arrow a in FIG. 3 or pressed in the direction indicated by the arrow b in FIG. 3). Execute the process corresponding to the detected event. The jog dial driver 54D executes various functions in response to operations of the jog dial 23.
[0039]
The OS (Operating System) 54E is, for example, a so-called Windows (registered trademark) 95, Windows (registered trademark) 98, Windows (registered trademark) 2000, or Windows (registered trademark) ME of Microsoft Corporation, or a so-called Mac of Apple Computer Corporation. It is a program for controlling basic operations of a computer, typified by OS (registered trademark).
[0040]
The communication program 54F executes processing for peer-to-peer communication and controls the e-mail program 54A to establish the communication connection so that an e-mail attached with the IP address of the personal computer 1 is sent to the communication partner. Or an IP address is acquired from a predetermined e-mail transmitted from a communication partner.
[0041]
The communication program 54F also controls the web browser 54G to perform communication based on the function of the web browser 54G.
[0042]
The web browser 54G executes processing for browsing data of a predetermined web page (displaying on the display unit 22) according to control by the communication program 54F.
[0043]
The application program 54H includes, for example, various application programs and drivers such as a power panel 201 and a driver 202 described later. Processing of the power panel 201 and the driver 202 will be described later.
[0044]
The video controller 57 is connected to the bridge 53 via the AGP 50, receives data (image data or text data) supplied from the CPU 51 via the AGP 50 and the bridge 53, and receives an image corresponding to the received data. Data is generated, and the generated image data or received data is stored as it is in a built-in video memory. The video controller 57 causes the LCD 25 of the display unit 22 to display an image corresponding to the image data stored in the video memory.
[0045]
Further, the video controller 57 supplies the video data supplied from the CCD video camera 29 to the RAM 54 via the PCI bus 56.
[0046]
A sound controller 64 is connected to the PCI bus 56. The sound controller 64 takes in sound from the microphone 31, generates data corresponding to the sound, and outputs the data to the RAM 54. The sound controller 64 drives the speaker 65 and causes the speaker 65 to output sound.
[0047]
A modem 75 is connected to the PCI bus 56. The modem 75 is connected to the public line network 5 and executes communication processing via the public line network 5 or the Internet 6.
[0048]
The PC card slot interface 111 is connected to the PCI bus 56 and supplies the data supplied from the interface card 112 installed in the slot 33 to the CPU 51 or the RAM 54 and outputs the data supplied from the CPU 51 to the interface card 112. To do. The drive 113 is connected to the PCI bus 56 via the PC card slot interface 111 and the interface card 112.
[0049]
The drive 113 reads data recorded in the mounted magnetic disk 121, optical disk 122, magneto-optical disk 123, or semiconductor memory 124, and reads the read data to the interface card 112, PC card slot interface 111, and PCI. The data is supplied to the RAM 54 via the bus 56. In addition, data generated by the processing of the CPU 51 can be stored in the magnetic disk 121, the optical disk 122, the magneto-optical disk 123, or the semiconductor memory 124 that is mounted on the drive 113.
[0050]
A bridge 58 (so-called south bridge) is also connected to the PCI bus 56. The bridge 58 is configured by, for example, PIIX4E manufactured by Intel Corporation, and incorporates an IDE (Integrated Drive Electronics) controller / configuration register 59, an IDE interface 61, a USB host controller 68, and the like. The bridge 58 controls various devices such as devices connected to the IDE bus 62 or devices connected via an ISA / EIO (Industry Standard Architecture / Extended Input Output) bus 63 or an I / O interface 69. Control (Input / Output).
[0051]
A USB port 107 is connected to the USB host controller 68 of the bridge 58 so that various USB devices can be connected, and a USB memory stick slot 133 is provided on the board via the USB bus 131. The USB bus 131 is provided with a hardware bus switch (S / W) 132. The hardware bus switch 132 is turned on / off by a control signal supplied from the EC 130 and electrically connects or disconnects the USB bus 131.
[0052]
The USB host controller 68 is connected when the USB device is connected to the USB port 107 or when the USB host controller 68 is electrically connected to the USB memory stick slot 133 via the USB bus 131 (that is, the hardware bus switch 132 is connected). If the USB device is connected to the CPU 51, the CPU 51 executes, for example, 3000 to 4000 interrupt processes per second. In this case, the CPU 51 cannot change the state to the low power consumption mode (for example, C3 status).
[0053]
Here, the CPU 51 is described as having four operation modes of C0, C1, C2, and C3. However, the number of interrupts corresponding to each of these operation modes depends on the CPU and the surrounding system. This is not the case because it is different.
[0054]
Here, C0 is operating at full speed, but C1 is in AutoHALT mode, C2 is in QuickStart mode, C3 is in DeepSleep mode. To do. By changing the state to such a low power consumption mode, the duration of the battery 74 can be extended. Which of the states C0 to C3 the CPU 51 takes is determined by the state of processing executed by the CPU 51. For example, in order to enter the C3 mode, the interrupt to the CPU 51 is about 200 times per second. Will be described as having to be less frequent.
[0055]
The hardware bus switch 132 is, for example, a mechanical relay switch such as a PCB (Print Circuit Board) relay, a reed relay, or a wet relay, a semiconductor relay such as a triac, a thyristor, a photo MOS relay, or a photo coupler, or a semiconductor It consists of switches. The hardware bus switch 132 may be an a-contact (normally open) or a b-contact (normally closed). However, considering the operation at the time of failure, the hardware bus switch 132 is preferably a b-contact.
[0056]
The IDE controller / configuration register 59 includes two IDE controllers, a so-called primary IDE controller and a secondary IDE controller, a configuration register, and the like (both not shown).
[0057]
An HDD 67 is connected to the primary IDE controller via an IDE bus 62. Further, when a so-called IDE device such as a CD ROM drive or HDD (not shown) is attached to the other IDE bus, the attached IDE device is electrically connected to the secondary IDE controller.
[0058]
The HDD 67 records an electronic mail program 67A, an autopilot program 67B, a jog dial status monitoring program 67C, a jog dial driver 67D, OS 67E, a communication program 67F, a web browser 67G, and other application programs 67H.
[0059]
The e-mail program 67A to the application program 67H and the like recorded in the HDD 67 are appropriately loaded into the RAM 54.
[0060]
An I / O interface 69 is further connected to the ISA / EIO bus 63. The I / O interface 69 includes an EC (Embedded Controller) 130, in which a ROM 70, a RAM 71, and a CPU 72 are connected to each other.
[0061]
The ROM 70 stores in advance an IEEE1394 interface program 70A, an LED control program 70B, a touchpad input monitoring program 70C, a key input monitoring program 70D, a wakeup program 70E, a jog dial state monitoring program 70F, a monitoring program 70G, and the like. The CPU 72 executes the IEEE1394 interface program 70A to the monitoring program 70G.
[0062]
The IEEE1394 interface program 70A transmits and receives data (data stored in a packet) conforming to the IEEE1394 standard via the IEEE1394 port 28. The LED control program 70B controls the lighting of the power lamp PL, the battery lamp BL, the message lamp ML provided as necessary, or other LED lamps. The touch pad input monitoring program 70C is a program for monitoring an input from the touch pad 26 corresponding to the user's operation.
[0063]
The key input monitoring program 70D is a program for monitoring input from the keyboard 24 or other key switches. The wake-up program 70E checks whether or not a preset time has been reached based on data indicating the current time supplied from a timer circuit (not shown) of the bridge 58, and has reached the preset time. At this time, it is a program that manages the power supply of each chip constituting the personal computer 1 in order to start a predetermined process (or program) or the like. The jog dial state monitoring program 70F is a program for constantly monitoring whether or not the rotary encoder of the jog dial 23 has been rotated or whether or not the jog dial 23 has been pressed.
[0064]
The monitoring program 70G monitors whether the potential of a predetermined pin (pin number is n) among the 10 pins of the USB memory stick slot 133 is Hi or Low, and details of the processing will be described later. To do.
[0065]
A memory stick (trademark) can be mounted in the USB memory stick slot 133. Memory Stick is a type of flash memory card developed by Sony Corporation, the applicant of the present application. This Memory Stick 131 is an EEPROM (Electrically Erasable and Programmable Read Only Memory) that is a non-volatile memory that can be electrically rewritten and erased in a small and thin plastic case with a length of 21.5 x width 50 x thickness 2.8 [mm]. A flash memory element is stored, and various data such as images, sounds, music, and the like can be written and read via a 10-pin terminal. In addition, the nth pin among the 10 pins of the USB memory stick slot 133 is connected to the EC 130 via the signal line 134. Based on the potential of the signal line 134, the monitoring program 70G monitors whether the potential of the nth pin of the USB memory stick slot 133 is Hi or Low.
[0066]
In addition, a BIOS (Basic Input / Output System) 70H is written in the ROM 70. The BIOS 70H controls data exchange (input / output) between the OS or application program and peripheral devices (touchpad 26, keyboard 24, HDD 67, etc.).
[0067]
The RAM 71 includes registers for LED control, touchpad input status, key input status, or set time, jog dial state monitoring I / O register, IEEE1394 I / F register, or monitoring register as registers 71A to 71G. Have. For example, when the jog dial 23 is pressed and the e-mail program 54A is activated in the LED control register, a predetermined value is stored, and lighting of the message lamp ML is controlled in accordance with the stored value. The The key input status register stores a predetermined operation key flag when the jog dial 23 is pressed. A predetermined time is set in the set time register in response to an operation of the keyboard 24 or the like by the user.
[0068]
The I / O interface 69 is connected to the jog dial 23, the touch pad 26, the keyboard 24, the IEEE1394 port 28, the shutter button 32, and the like via a connector (not shown). The jog dial 23, the touch pad 26, the keyboard 24 or a signal corresponding to an operation on each shutter button 32 is output to the ISA / EIO bus 63. The I / O interface 69 controls transmission / reception of data to / from a device connected via the IEEE1394 port 28. Furthermore, the I / O interface 69 is connected to a power lamp PL, a battery lamp BL, a message lamp ML, a power control circuit 73, and other lamps composed of LEDs.
[0069]
The power control circuit 73 is connected to a built-in battery 74 or an AC power supply, supplies necessary power to each block, and performs control for charging the built-in battery 74 or a second battery of a peripheral device. The I / O interface 69 monitors the power switch 27 that is operated when the power is turned on or off.
[0070]
The I / O interface 69 executes the IEEE1394 interface program 70A to the jog dial state monitoring program 70F with the power supply provided therein even when the power is off. That is, the IEEE1394 interface program 70A to the jog dial state monitoring program 70F are always operating.
[0071]
Therefore, even when the power switch 27 is off and the CPU 51 is not executing the OS 54E, the I / O interface 69 executes the jog dial state monitoring program 70F. For example, in the power saving state or the power off state, the jog dial When the button 23 is pressed, the personal computer 1 starts processing of predetermined software or script file set in advance.
[0072]
Thus, in the personal computer 1, since the jog dial 23 has the programmable power key (PPK) function, it is not necessary to provide a dedicated key.
[0073]
FIG. 6 is a functional block diagram showing a first embodiment for explaining processing for detecting whether a memory stick is attached or removed.
[0074]
The power panel 201 is an application on the OS 54E, and performs power management based on an operation input by a user or an event or a message input from the monitoring program 203 via the driver 202. .
[0075]
The driver 202 is a driver for communicating the power panel 201, which is an application on the OS 54E, and a monitoring program 203, which will be described later, which is an application executed by the CPU 72 of the EC 130.
[0076]
The power panel 201 and the driver 202 are executed by the CPU 51.
[0077]
The monitoring program 203 corresponds to the monitoring program 70G described with reference to FIG. 5, and determines whether the signal of the nth pin input from the USB memory stick slot 133 is Hi or Low via the driver 202. The hardware bus switch 132 is switched on and off in accordance with a control signal output to the power panel 201 or input from the power panel 201 via the driver 202. The monitoring program 203 is executed by the CPU 72 of the EC 130.
[0078]
When the USB host controller 68 is electrically connected to any one of the USB devices, the CPU 51 executes interrupt processing about 3000 to 4000 times per second, for example. In this case, the CPU 51 cannot change the state to the low power consumption mode (for example, C3 status).
[0079]
When the hardware bus switch 132 is turned on, the USB host controller 68 and the USB memory stick slot 133 are electrically connected via the USB bus 131. That is, since the USB host controller 68 detects the USB memory stick slot 133 as a USB device, even if no other USB device is connected, the USB host controller 68 executes an interrupt process for the CPU 51.
[0080]
When the hardware bus switch 132 is turned off, the USB host controller 68 and the USB memory stick slot 133 are electrically disconnected via the USB bus 131. That is, since the USB host controller 68 does not detect the USB memory stick slot 133 as a USB device, no interrupt process for the CPU 51 is executed unless another USB device is connected.
[0081]
Next, the memory stick attachment detection process 1 will be described with reference to the flowchart of FIG.
[0082]
Note that the monitoring program 203 detects that the memory stick is not mounted in the memory stick slot 133 in the initial state, and therefore controls the hardware bus switch 132 to be turned off.
[0083]
In step S <b> 1, the monitoring program 203 determines whether or not a change in the potential of the nth pin of the memory stick slot 133, that is, a change in potential from Hi to Low is detected. Here, it is assumed that the potential of the nth pin is Hi when the memory stick is not attached, and that the potential of the nth pin is Low when the memory stick is attached. The logic of the second pin may be reversed. If it is determined in step S1 that no change in the potential of the nth pin has been detected, the process in step S1 is repeated until it is determined that a change in the potential of the nth pin has been detected.
[0084]
If it is determined in step S <b> 1 that a change in the potential of the n-th pin has been detected, the monitoring program 203 detects in step S <b> 2 that the memory stick has been installed in the memory stick slot 133.
[0085]
In step S <b> 3, the monitoring program 203 notifies the power panel 201 of the memory stick attachment event via the driver 202.
[0086]
In step S <b> 4, the power panel 201 notifies the monitoring program 203 via the driver 202 of an event that instructs the hardware bus switch 132 to be turned on.
[0087]
In step S <b> 5, the monitoring program 203 receives an event that instructs the hardware bus switch 132 to be turned on from the power panel 201 via the driver 202.
[0088]
In step S <b> 6, the monitoring program 203 outputs a control signal for turning on the hardware bus switch 132 to the hardware bus switch 132.
[0089]
In step S <b> 7, the hardware bus switch 132 changes the state from the off state to the on state according to the control signal output by the monitoring program 203, and electrically connects the USB bus 131.
[0090]
In step S7, since the USB bus 131 is electrically connected, the USB host controller 68 and the memory stick slot 133 are electrically connected. Accordingly, in step S8, the USB host controller 68 detects the presence of the memory stick slot 133, and the process is terminated.
[0091]
The USB host controller 68 detects that the memory stick slot 133 is not electrically connected, that is, that the memory stick slot 133 is not present in a state where the memory stick is not attached to the memory stick slot 133. That is, if no other USB device is connected, the interrupt processing to the CPU 51 that is executed when the memory stick slot 133 is connected is not executed, so the CUP 51 can transition to the low power consumption mode. It is.
[0092]
When the memory stick is inserted into the memory stick slot 133 by the process described with reference to FIG. 7, the hardware bus switch 132 is changed from the off state to the on state by the process of the monitoring program 203, so that the USB host controller 68 detects the presence of a memory stick slot 133. Therefore, even if the memory stick slot 133 is mounted on the board, the USB host controller 68 can detect the presence of the memory stick slot 133 only when the memory stick is mounted in the memory stick slot 133. Accordingly, since the USB host controller 68 does not need to execute extra interrupt processing for the CPU 51, the CPU 51 can shift to the low power consumption mode and can suppress power consumption. The drive time using the battery 74 can be extended.
[0093]
Next, the memory stick removal detection process 1 will be described with reference to the flowchart of FIG.
[0094]
Since the monitoring program 203 detects a state in which the memory stick is mounted in the memory stick slot 133 in the initial state, the monitoring program 203 performs control so that the hardware bus switch 132 is turned on.
[0095]
In step S21, the monitoring program 203 determines whether or not a change in the potential of the nth pin of the memory stick slot 133, that is, a change in potential from Low to Hi is detected. Here, it is assumed that the potential of the nth pin is Hi when the memory stick is not attached, and that the potential of the nth pin is Low when the memory stick is attached. The logic of the second pin may be reversed. If it is determined in step S21 that a change in the potential of the nth pin has not been detected, the process of step S21 is repeated until it is determined that a change in the potential of the nth pin has been detected.
[0096]
If it is determined in step S21 that a change in the potential of the nth pin has been detected, the monitoring program 203 detects removal of the memory stick from the memory stick slot 133 in step S22.
[0097]
In step S <b> 23, the monitoring program 203 notifies the power panel 201 of the memory stick removal event via the driver 202.
[0098]
In step S <b> 24, the power panel 201 notifies the monitoring program 203 via the driver 202 of an event that instructs the hardware bus switch 132 to be turned off.
[0099]
In step S <b> 25, the monitoring program 203 receives an event that instructs the hardware bus switch 132 to be turned off from the power panel 201 via the driver 202.
[0100]
In step S <b> 26, the monitoring program 203 outputs a control signal for turning off the hardware bus switch 132 to the hardware bus switch 132.
[0101]
In step S27, the hardware bus switch 132 changes the state from the on state to the off state in accordance with the control signal output by the monitoring program 203, and electrically disconnects the USB bus 131.
[0102]
In step S27, since the USB bus 131 is electrically disconnected, the USB host controller 68 and the memory stick slot 133 are electrically disconnected. Accordingly, in step S28, the USB host controller 68 detects the absence of the memory stick slot 133, and the process is terminated.
[0103]
The USB host controller 68 is electrically connected to the memory stick slot 133 and detects the presence of the memory stick slot 133 when the memory stick is inserted in the memory stick slot 133. That is, the USB host controller 68 executes an interrupt process to the CPU 51 when the memory stick slot 133 is connected even if no other USB device is connected, so the CUP 51 shifts to the low power consumption mode. It becomes impossible.
[0104]
When the memory stick is removed from the memory stick slot 133 by the process described with reference to FIG. 8, the hardware bus switch 132 is changed from the on state to the off state by the process of the monitoring program 203. 68 detects the absence of the memory stick slot 133. Therefore, the USB host controller 68 can detect the absence of the memory stick slot 133 when the memory stick is removed from the memory stick slot 133 even when the memory stick slot 133 is mounted on the board.
[0105]
Therefore, if no other USB device is connected to the USB host controller 68, the USB host controller 68 does not need to execute extra interrupt processing for the CPU 51, so the CPU 51 shifts to the low power consumption mode. Since the power consumption can be suppressed, for example, the driving time using the battery 74 can be extended.
[0106]
When the processing described with reference to FIGS. 7 and 8 is executed, on / off of the hardware bus switch 132 is controlled based on the detection result of insertion / extraction of the memory stick by the monitoring program 203. Accordingly, a certain time is required from when the memory stick is inserted into the memory stick slot 133 until the exchange of information between the memory stick and the USB host controller 68 is started. Therefore, when the processing described with reference to FIGS. 7 and 8 is executed, a response time is required as compared with the case where the memory stick slot 133 is always connected.
[0107]
Therefore, a user who prefers response time over power consumption can change the setting to a mode in which the memory stick slot 133 is always connected (that is, a mode in which the hardware bus switch 132 is always on). Can be.
[0108]
Next, the setting change process 1 for changing the setting from the normal monitoring mode for executing the process described with reference to FIGS. 7 and 8 to the hardware bus switch always connected mode will be described with reference to the flowchart of FIG. .
[0109]
For example, the user refers to a setting screen displayed on the LCD 25 and inputs an operation for changing the mode. In step S41, the power panel 201 receives a signal indicating a user operation input, and in step S42, whether or not an operation for changing the setting from the normal monitoring mode to the hardware bus switch continuous connection mode is input. Judging. If it is determined in step S42 that an operation for changing the setting from the normal monitoring mode to the hardware bus switch constant connection mode is not input, the operation is repeated until it is determined that an operation for changing the setting is input. The process of S42 is repeated.
[0110]
If it is determined in step S42 that an operation for changing the setting from the normal monitoring mode to the hardware bus switch always connection mode is input, the power panel 201 turns on the hardware bus switch 132 in step S43. An event to be commanded (setting change to the hardware bus switch always connection mode) is notified to the monitoring program 203 via the driver 202.
[0111]
In step S <b> 44, the monitoring program 203 receives an event that instructs the hardware bus switch 132 to be always on via the driver 202, and detects the state of the hardware bus switch 132.
[0112]
In step S45, the monitoring program 203 determines whether or not the hardware bus switch 132 is on.
[0113]
If it is determined in step S45 that the hardware bus switch 132 is not in the ON state, the monitoring program 203 sends a control signal for turning on the hardware bus switch 132 to the hardware bus switch 132 in step S46. Output.
[0114]
In step S47, the hardware bus switch 132 changes the state from the off state to the on state in accordance with the control signal output by the monitoring program 203, and electrically connects the USB bus 131.
[0115]
In step S47, since the USB bus 131 is electrically connected, the USB host controller 68 and the memory stick slot 133 are electrically connected. Accordingly, in step S48, the USB host controller 68 detects the presence of the memory stick slot 133, and the process is terminated.
[0116]
If it is determined in step S45 that the hardware bus switch 132 is in the on state, the USB host controller 68 is in the state of detecting the presence of the memory stick slot 133, so there is no need to change the state. Therefore, if it is determined in step S45 that the hardware bus switch 132 is in the ON state, the process is terminated.
[0117]
With the processing described with reference to FIG. 9, whether the USB host controller 68 detects the presence of the memory stick slot 133 or the absence of the memory stick slot 133 in the current state. The hardware bus switch 132 is fixed to the on state by the monitoring program 203, and the setting is changed to the hardware bus switch always connection mode.
[0118]
Next, with reference to the flowchart of FIG. 10, a description will be given of the memory stick insertion / removal detection process when the setting is the hardware bus switch always connection mode.
[0119]
In the processing described with reference to FIG. 10, in the initial state, the hardware bus switch 132 is fixed to the on state regardless of whether the memory stick is attached or not attached. Yes.
[0120]
In step S <b> 61, the monitoring program 203 determines whether a change in the potential of the nth pin of the memory stick slot 133 has been detected. If it is determined in step S61 that a change in the potential of the nth pin has not been detected, the process in step S61 is repeated until it is determined that a change in the potential of the nth pin has been detected.
[0121]
If it is determined in step S61 that a change in the potential of the nth pin has been detected, in step S62, the monitoring program 203 installs a memory stick in the memory stick slot 133 based on the change in the potential of the nth pin. Alternatively, the removal of the memory stick from the memory stick slot 133 is detected.
[0122]
In step S63, the monitoring program 203 notifies the power panel 201 of a memory stick attachment event or a memory stick removal event via the driver 202, and the process is terminated.
[0123]
When the setting is the hardware bus switch always connection mode, the insertion and removal of the memory stick is detected and notified to the power panel 201 by the processing described with reference to FIG. 10, but in this case, FIG. 7 and FIG. The response time is faster than when the processing described above is executed.
[0124]
Next, with reference to the flowcharts of FIGS. 11 and 12, the setting change process 2 in the case where the setting is changed from the hardware bus switch constant connection mode to the normal monitoring mode will be described.
[0125]
For example, the user refers to a setting screen displayed on the LCD 25 and inputs an operation for changing the mode. In step S71, the power panel 201 receives a signal indicating a user operation input. In step S72, whether or not an operation for changing the setting from the hardware bus switch continuous connection mode to the normal monitoring mode is input. Judging. If it is determined in step S72 that an operation for changing the setting from the hardware bus switch continuous connection mode to the normal monitoring mode is not input, the step is continued until it is determined that an operation for changing the setting is input. The process of S72 is repeated.
[0126]
In step S72, when it is determined that an operation for changing the setting from the hardware bus switch continuous connection mode to the normal monitoring mode is input, in step S73, the power panel 201 generates a setting change event to the normal monitoring mode. The monitoring program 203 is notified via the driver 202.
[0127]
In step S 74, the power panel 201 notifies the monitoring program 203 via the driver 202 of an event for inquiring whether or not the memory stick is installed in the memory stick slot 133.
[0128]
In step S75, the monitoring program 203 receives an inquiry event via the driver 202, and detects whether the potential of the nth pin is Hi or Low.
[0129]
In step S76, the monitoring program 203 determines whether or not the memory stick is attached based on the potential of the nth pin detected in step S75.
[0130]
If it is determined in step S76 that the memory stick is not attached, the monitoring program 203 returns a status indicating no memory stick to the power panel 201 via the driver 202 in step S77.
[0131]
In step S <b> 78, the power panel 201 notifies the monitoring program 203 of an event that instructs the hardware bus switch 132 to be turned off.
[0132]
In step S <b> 79, the monitoring program 203 receives an event instructing the hardware bus switch 132 to be turned off, generates a control signal for turning off the hardware bus switch 132, and outputs the control signal to the hardware bus switch 132. .
[0133]
In step S80, the hardware bus switch 132 changes the state from the on state to the off state in accordance with the control signal output by the monitoring program 203, and electrically disconnects the USB bus 131.
[0134]
In step S80, since the USB bus 131 is electrically disconnected, the USB host controller 68 and the memory stick slot 133 are electrically disconnected. Accordingly, in step S81, the USB host controller 68 detects the absence of the memory stick slot 133, and the process is terminated.
[0135]
If it is determined in step S76 that the memory stick is attached, in step S82, the monitoring program 203 returns the status with the memory stick to the power panel 201 via the driver 202, and the process is terminated.
[0136]
11 and 12, the monitoring program 203 detects whether or not the memory stick is mounted in the memory stick slot 133, and based on this state, the hardware bus switch 132 On / off is determined, and the setting is changed from the hardware bus switch continuous connection mode to the normal monitoring mode.
[0137]
FIG. 13 is a functional block diagram showing a second embodiment for explaining processing for detecting whether a memory stick is attached or removed. In addition, the same code | symbol is attached | subjected to the part corresponding to the case in FIG. 6, The description is abbreviate | omitted suitably.
[0138]
In the functional block diagram of FIG. 13, the monitoring program 211 does not exchange information with the program executed by the CPU 51 as in the power panel 201 in the first embodiment, and the memory stick is installed in the memory stick slot 133. It is possible to control whether the hardware bus switch 132 is on or off. In other words, in the second embodiment, the processing executed by the power panel 201 and the monitoring program 203 described in the first embodiment is executed only by the monitoring program 211.
[0139]
Next, the memory stick attachment detection process 2 will be described with reference to the flowchart of FIG.
[0140]
Since the monitoring program 211 detects a state in which the memory stick is not mounted in the memory stick slot 133 in the initial state, the monitoring program 211 performs control so that the hardware bus switch 132 is turned off.
[0141]
In step S91, the monitoring program 211 determines whether or not a change in the potential of the n-th pin of the memory stick slot 133, that is, a change in potential from Hi to Low is detected. Here, it is assumed that the potential of the nth pin is Hi when there is no memory stick, and the potential of the nth pin is Low when the memory stick is attached. The logic of may be reversed. If it is determined in step S91 that a change in the potential of the nth pin has not been detected, the process of step S91 is repeated until it is determined that a change in the potential of the nth pin has been detected.
[0142]
If it is determined in step S91 that a change in the potential of the nth pin has been detected, the monitoring program 211 detects in step S92 that a memory stick has been installed in the memory stick slot 133.
[0143]
In step S <b> 93, the monitoring program 211 outputs a control signal for turning on the hardware bus switch 132 to the hardware bus switch 132.
[0144]
In step S94, the hardware bus switch 132 changes the state from the off state to the on state in accordance with the control signal output by the monitoring program 211, and electrically connects the USB bus 131.
[0145]
In step S94, since the USB bus 131 is electrically connected, the USB host controller 68 and the memory stick slot 133 are electrically connected. Accordingly, in step S95, the USB host controller 68 detects the presence of the memory stick slot 133, and the process is terminated.
[0146]
The USB host controller 68 detects that the memory stick slot 133 is not electrically connected, that is, that the memory stick slot 133 is not present in a state where the memory stick is not attached to the memory stick slot 133. That is, since the interrupt process to the CPU 51 that is executed when the memory stick slot 133 is connected is not executed, the CUP 51 can make a transition to the low power consumption mode.
[0147]
14, when the memory stick is inserted into the memory stick slot 133, the hardware bus switch 132 is turned off by the processing of the monitoring program 211 as in the case described with reference to FIG. 7. Therefore, the USB host controller 68 detects the presence of the memory stick slot 133.
[0148]
Accordingly, as in the case described with reference to FIG. 7, the USB host controller 68 can be used only when the memory stick is mounted in the memory stick slot 133 even when the memory stick slot 133 is mounted on the board. The presence of the memory stick slot 133 can be detected. Therefore, when no memory stick is inserted in the memory stick slot 133 and no other USB device is connected to the USB host controller 68, the USB host controller 68 executes extra interrupt processing for the CPU 51. Since it becomes unnecessary, the CPU 51 can shift to the low power consumption mode and suppress power consumption. For example, it is possible to extend the driving time using the battery 74.
[0149]
Next, the memory stick removal detection process 2 will be described with reference to the flowchart of FIG.
[0150]
Since the monitoring program 211 detects a state in which the memory stick is mounted in the memory stick slot 133 in the initial state, the monitoring program 211 controls the hardware bus switch 132 to be turned on.
[0151]
In step S101, the monitoring program 211 determines whether or not a change in the potential of the n-th pin of the memory stick slot 133, that is, a change in potential from Low to Hi is detected. Here, it is assumed that the potential of the nth pin is Hi when there is no memory stick, and the potential of the nth pin is Low when the memory stick is attached. The logic of may be reversed. If it is determined in step S101 that a change in the potential of the nth pin has not been detected, the process in step S101 is repeated until it is determined that a change in the potential of the nth pin has been detected.
[0152]
If it is determined in step S101 that a change in the potential of the nth pin has been detected, the monitoring program 211 detects removal of the memory stick from the memory stick slot 133 in step S102.
[0153]
In step S <b> 103, the monitoring program 211 outputs a control signal for turning off the hardware bus switch 132 to the hardware bus switch 132.
[0154]
In step S <b> 104, the hardware bus switch 132 changes the state from the on state to the off state according to the control signal output by the monitoring program 211, and electrically disconnects the USB bus 131.
[0155]
In step S104, since the USB bus 131 is electrically disconnected, the USB host controller 68 and the memory stick slot 133 are electrically disconnected. Accordingly, in step S105, the USB host controller 68 detects the absence of the memory stick slot 133, and the process is terminated.
[0156]
The USB host controller 68 is electrically connected to the memory stick slot 133 and detects the presence of the memory stick slot 133 when the memory stick is inserted in the memory stick slot 133. That is, since the USB host controller 68 executes an interrupt process to the CPU 51 that is executed when the memory stick slot 133 is connected, the CUP 51 is in a state where it cannot transition to the low power consumption mode.
[0157]
15, when the memory stick is removed from the memory stick slot 133 by the processing described with reference to FIG. 8, the hardware bus switch 132 is turned on by the processing of the monitoring program 211. Therefore, the USB host controller 68 detects the absence of the memory stick slot 133. Accordingly, even when the memory stick slot 133 is mounted on the board, the USB host controller 68 can detect the absence of the memory stick slot 133 when the memory stick is removed from the memory stick slot 133. Therefore, when no memory stick is inserted in the memory stick slot 133 and no other USB device is connected to the USB host controller 68, the USB host controller 68 executes extra interrupt processing for the CPU 51. Since it becomes unnecessary, the CPU 51 can shift to the low power consumption mode and suppress power consumption. For example, it is possible to extend the driving time using the battery 74.
[0158]
When the processing described with reference to FIGS. 14 and 15 is executed, on / off of the hardware bus switch 132 is controlled based on the detection result of insertion / extraction of the memory stick by the monitoring program 211. Accordingly, a certain time is required from when the memory stick is inserted into the memory stick slot 133 until the exchange of information between the memory stick and the USB host controller 68 is started. A user who prefers response time over power consumption can change the setting in a mode in which the memory stick slot 133 is always connected (that is, a mode in which the hardware bus switch 132 is always on).
[0159]
Next, the setting change process 3 for changing the setting from the normal monitoring mode for executing the process described with reference to FIGS. 14 and 15 to the hardware bus switch always connected mode will be described with reference to the flowchart of FIG. .
[0160]
For example, the user refers to a setting screen displayed on the LCD 25 and inputs an operation for changing the mode. In step S111, the monitoring program 211 receives an input of a signal indicating a user operation input. In step S112, whether or not an operation for changing the setting from the normal monitoring mode to the hardware bus switch continuous connection mode is input. Judging. If it is determined in step S112 that an operation for changing the setting from the normal monitoring mode to the hardware bus switch constant connection mode is not input, the operation is repeated until it is determined that an operation for changing the setting is input. The process of S112 is repeated.
[0161]
If it is determined in step S112 that an operation for changing the setting from the normal monitoring mode to the hardware bus switch always connected mode is input, the monitoring program 211 changes the setting to the always connected mode in step S113. .
[0162]
In step S <b> 114, the monitoring program 211 detects the state of the hardware bus switch 132.
[0163]
In step S115, the monitoring program 211 determines whether or not the hardware bus switch 132 is on.
[0164]
If it is determined in step S115 that the hardware bus switch 132 is not in the ON state, the monitoring program 211 sends a control signal for turning on the hardware bus switch 132 to the hardware bus switch 132 in step S116. Output.
[0165]
In step S117, the hardware bus switch 132 changes the state from the off state to the on state according to the control signal output by the monitoring program 211, and electrically connects the USB bus 131.
[0166]
In step S117, since the USB bus 131 is electrically connected, the USB host controller 68 and the memory stick slot 133 are electrically connected. Accordingly, in step S118, the USB host controller 68 detects the presence of the memory stick slot 133, and the process is terminated.
[0167]
If it is determined in step S115 that the hardware bus switch 132 is in the on state, the USB host controller 68 is in the state of detecting the presence of the memory stick slot 133, and therefore it is not necessary to change the state. Therefore, if it is determined in step S115 that the hardware bus switch 132 is in the ON state, the process is terminated.
[0168]
As in the case described with reference to FIG. 9, the processing described with reference to FIG. 16 can be performed even when the USB host controller 68 detects the presence of the memory stick slot 133 in the current state. Even in the state where 133 is detected, the hardware bus switch 132 is fixed to the on state by the monitoring program 211, and the setting is changed to the hardware bus switch always connection mode.
[0169]
When the setting is the hardware bus switch continuous connection mode, the hardware bus switch 132 is fixed to the on state and is not changed by the monitoring program 211 even if the memory stick is inserted or removed. In this case, the response time is faster than when the processing described with reference to FIGS. 14 and 15 is executed.
[0170]
Next, the setting change process 4 when changing the setting from the hardware bus switch constant connection mode to the normal monitoring mode will be described with reference to the flowchart of FIG.
[0171]
For example, the user refers to a setting screen displayed on the LCD 25 and inputs an operation for changing the mode. In step S131, the monitoring program 211 receives an input indicating a user operation input, and in step S132, whether or not an operation for changing the setting from the hardware bus switch continuous connection mode to the normal monitoring mode is input. Judging. If it is determined in step S132 that an operation for changing the setting from the hardware bus switch continuous connection mode to the normal monitoring mode has not been input, the process is repeated until it is determined that an operation for changing the setting has been input. The process of S132 is repeated.
[0172]
If it is determined in step S132 that an operation for changing the setting from the hardware bus switch continuous connection mode to the normal monitoring mode is input, the monitoring program 211 changes the setting to the normal monitoring mode in step S133. .
[0173]
In step S134, the monitoring program 211 detects whether the potential of the nth pin is Hi or Low.
[0174]
In step S135, the monitoring program 211 determines whether or not the memory stick is attached based on the potential of the nth pin detected in step S134.
[0175]
If it is determined in step S135 that the memory stick is not attached, the monitoring program 211 generates a control signal for turning off the hardware bus switch 132 and outputs the control signal to the hardware bus switch 132 in step S136. To do.
[0176]
In step S137, the hardware bus switch 132 changes the state from the on state to the off state in accordance with the control signal output by the monitoring program 211, and electrically disconnects the USB bus 131.
[0177]
In step S137, since the USB bus 131 is electrically disconnected, the USB host controller 68 and the memory stick slot 133 are electrically disconnected. Accordingly, in step S138, the USB host controller 68 detects the absence of the memory stick slot 133, and the process ends.
[0178]
If it is determined in step S135 that the memory stick is attached, the hardware bus switch 132 does not need to change its state. Accordingly, if it is determined in step S135 that the memory stick is attached, the process ends.
[0179]
By the processing described with reference to FIG. 17, it is detected by the monitoring program 211 whether or not the memory stick is mounted in the memory stick slot 133, and the on / off state of the hardware bus switch 132 is determined. The setting is changed from the constant connection mode to the normal monitoring mode.
[0180]
By the processing described above, it is detected whether or not the memory stick slot 133 is actually operating (used), that is, whether or not a memory stick is mounted. On the basis of the detection result, the hardware bus switch 132 is turned on / off in order to detect that the memory stick slot 133 is connected to the USB host controller 68 or that the memory stick slot 133 is not connected. Be controlled. Therefore, when the memory stick slot 133, which is a USB device provided on the control board, is not actually used with a simple configuration, the memory stick slot 133 can be connected to the USB host controller 68 without removing the memory stick slot 133. It is possible to detect that 133 is not connected.
[0181]
For this reason, when no other USB device is connected to the USB host controller 68 and the memory stick slot 133 is not actually used, the USB host controller 68 does not perform interrupt processing for the CPU 51. Can shift to the low power consumption mode.
[0182]
Further, when the memory stick slot 133 is not actually used, the memory stick slot 133 is electrically disconnected, so that the supply of power to the memory stick slot 133 is also stopped. Therefore, the power consumption of the entire apparatus is reduced.
[0183]
In the second embodiment, it is not necessary to exchange information between the CPU 51 and the CPU 72 of the EC 130, as compared with the case described using the first embodiment. The present invention can be realized using a suitable form depending on the processing capabilities of the CPU 51 and the CPU 72.
[0184]
In the second embodiment, the CPU 51 may execute the process described as being executed by the CPU 72 of the EC 130.
[0185]
In the first embodiment and the second embodiment of the present invention, whether or not a memory stick is mounted in the memory stick slot 133 is detected by detecting the potential of a predetermined pin. Needless to say, it is possible to detect whether or not the memory stick is mounted using, for example, a mechanical switch, an optical sensor, or other means.
[0186]
In the first and second embodiments, the memory stick slot 133 is used as the USB device. However, a slot for mounting a device other than the memory stick is provided on the substrate. The present invention can be applied to a case where any non-removable USB device is provided, such as a case where another USB device is directly connected to a substrate.
[0187]
For example, various types of semiconductor memory such as SD memory card (trademark), so-called media card, smart media (trademark), compact flash (registered trademark), etc., or controller modules in these semiconductor memories The present invention can be applied even when a slot for mounting a built-in storage device is provided on a substrate.
[0188]
Other than that, for example, even when a slot for mounting a wireless communication card using a network card for constructing various networks such as a LAN (Local Area Network), a Bluetooth, etc. is provided on the substrate, The present invention is applicable. Alternatively, even when a network module or wireless communication module that can execute the same processing as a network card or wireless communication card and does not have a card shape is provided on the control board in advance, these modules are in use. It goes without saying that the same effect can be obtained by detecting whether or not the hardware bus switch is ON / OFF controlled based on the detection result.
[0189]
Furthermore, a GPS card (module) that receives radio waves from GPS (Global Positioning System) satellites, for example, a camera card (module) that can capture images by incorporating a CCD (Charge-Coupled Devices), etc. Module capable of executing various processes, such as a fingerprint verification card (module) that has a CCD for capturing fingerprint image information and a window for touching a finger and that can acquire fingerprint information Alternatively, the present invention is applicable even when a slot for mounting a card is provided on the substrate.
[0190]
In addition to USB devices, the present invention can also be applied to connectors and slots for attaching or connecting predetermined removable devices.
[0191]
In the first embodiment and the second embodiment, the personal computer 1 has been described as an example. For example, a PDA (Personal Digital (Data) Assistants), a portable phone, and a PHS (Personal Handyphone System) Alternatively, the present invention can be applied to various apparatuses capable of connecting a USB device such as a car navigation system.
[0192]
The software for executing the above-described series of processing is to execute various functions by installing a computer in which the program constituting the software is installed in dedicated hardware or various programs. For example, it is installed from a recording medium in a general-purpose personal computer or the like.
[0193]
As shown in FIG. 5, this recording medium is distributed to provide a program to a user separately from a computer, and includes a magnetic disk 121 (including a flexible disk) on which a program is recorded, an optical disk 122 (CD- Consists of package media such as ROM (compact disk-read only memory), DVD (including digital versatile disk), magneto-optical disk 123 (including MD (mini-disk) (trademark)), or semiconductor memory 124 Is done.
[0194]
In addition, in this specification, the steps for describing a program include processes that are executed in parallel or individually even if they are not necessarily processed in time series, as well as processes that are executed in time series in the described order. Is also included.
[0195]
【The invention's effect】
  Of the present inventionOne sideAccording to the information processing apparatus, the information processing method, and the program,First 1 Based on whether or not your device is in use 1 The switching of the connection between the device and the device control unit is controlled, and the device control unit can transition according to the number of interrupt signals supplied during a predetermined time when a connection with any device is detected. An interrupt signal is sent to the processing control means (processing control unit) in which the low power consumption mode is defined. This allows, for example,When a USB device is connected to the controller, an interrupt processing is not performed on the main control device when no other USB device is connected to the main control device. Therefore, the main control device can shift to the low power mode. Further, since the slot is electrically disconnected when the slot is not in use, unnecessary power supply to the slot can be prevented.
[Brief description of the drawings]
FIG. 1 is an external perspective view of the personal computer shown in FIG.
FIG. 2 is a plan view of the main body of the personal computer shown in FIG.
FIG. 3 is an enlarged view of the vicinity of the jog dial of the personal computer of FIG. 1;
4 is a right side view showing the configuration of the right side of the personal computer shown in FIG. 1;
5 is a block diagram illustrating an internal configuration example of the personal computer in FIG. 1;
FIG. 6 is a functional block diagram for explaining the first embodiment of the present invention.
FIG. 7 is a flowchart for explaining a memory stick attachment detection process 1;
FIG. 8 is a flowchart for explaining memory stick removal detection processing 1;
FIG. 9 is a flowchart for explaining setting change processing 1;
FIG. 10 is a flowchart for explaining memory stick attachment / removal detection processing;
FIG. 11 is a flowchart for explaining setting change processing 2;
FIG. 12 is a flowchart for explaining setting change processing 2;
FIG. 13 is a functional block diagram for explaining a second embodiment of the present invention.
FIG. 14 is a flowchart for explaining a memory stick attachment detection process 2;
FIG. 15 is a flowchart for explaining memory stick removal detection processing 2;
FIG. 16 is a flowchart for explaining setting change processing 3;
FIG. 17 is a flowchart for explaining setting change processing 4;
[Explanation of symbols]
1 personal computer, 51 CPU, 68 USSB host controller, 72 EC, 74 battery, 131 USB bus, 132 hardware bus switch, 133 USB memory stick slot, 201 power panel, 203, 211 monitoring program

Claims (7)

接続された所定のデバイスとの情報の授受を制御するデバイス制御部と、第１のデバイスとを有する情報処理装置であって、
前記情報処理装置において実行される処理のうちの少なくとも一部を制御し、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御手段と、
前記デバイス制御部と前記第１のデバイスとの電気的接続および切断を切り替える切り替え手段と、
前記第１のデバイスが使用されている状態であるか否かを検出する検出手段と、
前記検出手段による検出結果に基づいて、前記切り替え手段による前記デバイス制御部と前記第１のデバイスとの電気的接続および切断の切り替えを制御する制御手段と
を備え、
前記デバイス制御部は、前記第１のデバイスを含むいずれかのデバイスとの接続を検出した場合、所定間隔で前記処理制御手段に割り込み信号を送出する
情報処理装置。An information processing apparatus having a device control unit that controls transmission and reception of information with a predetermined device connected, and a first device ,
Processing control means for controlling at least a part of the processing executed in the information processing apparatus, and in which a low power consumption mode is set that can be shifted according to the number of interrupt signals supplied for a predetermined time;
Switching means for switching electrical connection and disconnection between the device control unit and the first device ;
Detecting means for detecting whether or not the first device is in use;
Control means for controlling switching of electrical connection and disconnection between the device control unit and the first device by the switching means based on a detection result by the detection means ,
When the device control unit detects connection with any device including the first device, the device control unit sends an interrupt signal to the processing control unit at a predetermined interval.
Information processing device. 前記第１のデバイスには、他の第２のデバイスが接続可能であり、
前記検出手段は、前記第１のデバイスに前記他の第２のデバイスが装着されているか否かに基づいて、前記第１のデバイスが使用されている状態であるか否かを検出する
ことを特徴とする請求項１に記載の情報処理装置。 Other first devices can be connected to the first device,
It said detection means detecting the first based on whether the other of the second device to the device is mounted, whether the first device is in a state being used The information processing apparatus according to claim 1. 前記検出手段は、前記第１のデバイスに設けられている前記第２のデバイスと電気的に接続するための所定の端子の電位に基づいて、前記第 1 のデバイスが使用されている状態であるか否かを検出する
ことを特徴とする請求項２に記載の情報処理装置。The detection means is in a state where the first device is used based on a potential of a predetermined terminal for electrical connection with the second device provided in the first device. The information processing apparatus according to claim 2 , wherein the information processing apparatus detects whether or not. ユーザの操作の入力を受ける入力手段と、
前記入力手段により入力された前記ユーザの操作に基づいて、前記制御手段による前記切り替え手段による電気的接続の切り替えの制御を、常時接続状態に設定する設定手段と
を更に備えることを特徴とする請求項１に記載の情報処理装置。An input means for receiving an input of a user operation;
The apparatus further comprises: a setting unit that sets a control of switching the electrical connection by the switching unit by the control unit to a constantly connected state based on an operation of the user input by the input unit. Item 4. The information processing apparatus according to Item 1. 前記デバイス制御部は、前記第１のデバイスとＵＳＢ規格を用いて接続され、
前記デバイス制御部は、ＵＳＢホストコントローラである
ことを特徴とする請求項１に記載の情報処理装置。The device control unit is connected to the first device using a USB standard ,
The information processing apparatus according to claim 1, wherein the device control unit is a USB host controller. 接続された所定のデバイスとの情報の授受を制御するデバイス制御部と、第１のデバイスと、前記デバイス制御部と前記第１のデバイスとの電気的接続および切断を切り替える切り替え部と、前記情報処理装置において実行される処理のうちの少なくとも一部を制御し、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御部と
を有する情報処理装置の情報処理方法において、
前記第 1 のデバイスが使用されている状態であるか否かを検出する検出ステップと、
前記検出ステップの処理による検出結果に基づいて、前記切り替え部による前記デバイス制御部と前記第１のデバイスとの電気的接続および切断の切り替えを制御する制御ステップと
を含み、
前記デバイス制御部は、前記第１のデバイスを含むいずれかのデバイスとの接続を検出した場合、所定間隔で前記処理制御部に割り込み信号を送出する
情報処理方法。 A device control unit that controls transmission / reception of information to / from a predetermined device connected; a first device; a switching unit that switches electrical connection and disconnection between the device control unit and the first device; and the information A processing control unit that controls at least a part of the processing executed in the processing device, and in which a low power consumption mode that can transition according to the number of interrupt signals supplied in a predetermined time is defined;
In an information processing method of an information processing apparatus having
A detection step of detecting whether or not the first device is in use;
A control step for controlling switching of electrical connection and disconnection between the device control unit and the first device by the switching unit based on a detection result obtained by the processing of the detection step;
Including
When the device control unit detects connection with any device including the first device, the device control unit sends an interrupt signal to the processing control unit at a predetermined interval.
Information processing method. 接続された所定のデバイスとの情報の授受を制御するデバイス制御部と、第１のデバイスと、前記デバイス制御部と前記第１のデバイスとの電気的接続および切断を切り替える切り替え部と、前記情報処理装置において実行される処理のうちの少なくとも一部を制御し、所定時間に供給される割り込み信号の回数に応じて遷移可能な低消費電力モードが定められている処理制御部と
を備える情報処理装置を制御するコンピュータが実行可能なプログラムであって、
前記第 1 のデバイスが使用されている状態であるか否かを検出する検出ステップと、
前記検出ステップの処理による検出結果に基づいて、前記切り替え部による前記デバイス制御部と前記第１のデバイスとの電気的接続および切断の切り替えを制御する制御ステップと
を含み、
前記デバイス制御部は、前記第１のデバイスを含むいずれかのデバイスとの接続を検出した場合、所定間隔で前記処理制御部に割り込み信号を送出する
処理をコンピュータに実行させるためのプログラム。 A device control unit that controls transmission / reception of information to / from a predetermined device connected; a first device; a switching unit that switches electrical connection and disconnection between the device control unit and the first device; and the information An information processing comprising: a processing control unit that controls at least a part of processing executed in the processing device and has a low power consumption mode that can be shifted according to the number of interrupt signals supplied in a predetermined time A computer executable program for controlling the device,
A detection step of detecting whether or not the first device is in use;
A control step for controlling switching of electrical connection and disconnection between the device control unit and the first device by the switching unit based on a detection result obtained by the processing of the detection step;
Including
When the device control unit detects connection with any device including the first device, the device control unit sends an interrupt signal to the processing control unit at a predetermined interval.
A program that causes a computer to execute processing.
JP2002313695A 2001-10-30 2002-10-29 Information processing apparatus, information processing method, and program Expired - Lifetime JP3785641B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002313695A JP3785641B2 (en) 2001-10-30 2002-10-29 Information processing apparatus, information processing method, and program

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001-332392 2001-10-30
JP2001332392 2001-10-30
JP2002313695A JP3785641B2 (en) 2001-10-30 2002-10-29 Information processing apparatus, information processing method, and program

Publications (2)

Publication Number Publication Date
JP2003202943A JP2003202943A (en) 2003-07-18
JP3785641B2 true JP3785641B2 (en) 2006-06-14

Family

ID=27666649

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002313695A Expired - Lifetime JP3785641B2 (en) 2001-10-30 2002-10-29 Information processing apparatus, information processing method, and program

Country Status (1)

Country Link
JP (1) JP3785641B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10333900A1 (en) * 2003-07-21 2005-02-24 Detewe Deutsche Telephonwerke Aktiengesellschaft & Co. Kg telecommunication terminal
JP5681576B2 (en) 2011-06-29 2015-03-11 ルネサスエレクトロニクス株式会社 Host controller device, information processing device, and event information output method

Also Published As

Publication number Publication date
JP2003202943A (en) 2003-07-18

Similar Documents

Publication Publication Date Title
US11715439B2 (en) Dynamically controlling display mode of external device coupled to user equipment
AU2022202072B2 (en) Card holder and mobile terminal
JPWO2004070593A1 (en) Peripheral device and control method thereof, main body device and control method thereof, and program thereof
CN215642735U (en) Fingerprint Sensing Device
CN103841258A (en) Method for controlling portable device by using humidity sensor and portable device thereof
US6877058B2 (en) Information processing unit having a slot, information processing method for an information processing unit, and program that controls an information processing unit
JP2001312410A (en) Information processing apparatus and method, and program storage medium
JP2000122756A (en) Electronics
JP3785641B2 (en) Information processing apparatus, information processing method, and program
JP2003195985A (en) Electronic equipment system, electronic equipment, peripheral device, and power supply control method
CN100346659C (en) Hybrid mobile terminal and method for controlling the same
EP1486856A1 (en) Information processing device and method
CN100429606C (en) PC card and PC card control method
US20070180284A1 (en) Electronic device and operation control method
CN101997905A (en) Computer system and control method thereof
KR20020074074A (en) Information processing apparatus and method, recording medium product, and program
CN101154132A (en) Information processing device and mail receiving method
JP2010055265A (en) System lsi, control method of system lsi, program, and storage medium
JP2000235433A (en) Mobile phone communication control device
CN115509558B (en) A programming apparatus, method, electronic device, and readable storage medium
CN114428534B (en) Electronic equipment and control methods
JP2001092584A (en) Input device, information processing device, information processing method, and program storage medium
KR20010011374A (en) portable computer system having application program launcher for low power consumption and operating method therefor
CN100461114C (en) Linkage method and mobile communication terminal
KR100560638B1 (en) Computer System with Improved User Interface and Its Control Method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050801

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090331

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100331

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110331

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120331

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130331

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140331

Year of fee payment: 8

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250