JP3628463B2

JP3628463B2 - Delta-sigma A / D converter

Info

Publication number: JP3628463B2
Application number: JP35639896A
Authority: JP
Inventors: 達人岡
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1996-12-26
Filing date: 1996-12-26
Publication date: 2005-03-09
Anticipated expiration: 2016-12-26
Also published as: JPH10190468A

Description

【０００１】
【発明の属する技術分野】
本発明は、無線受信装置において、高周波または中間周波の受信信号からベースバンド信号を局部復調し、これを量子化するＡ／Ｄ変換器に関し、特に高い分解能を有するデルタシグマ型Ａ／Ｄ変換器に関する。
【０００２】
【従来の技術】
π／４シフトＱＰＳＫなどのディジタル変調方式において、受信機では振幅と位相の情報を検波するために直交復調器が用いられる。ＲＦ（高周波）帯やＩＦ（中間周波）帯の受信信号は、直交復調器により同相成分であるＩ信号と直交成分であるＱ信号に変換される。直交復調器では、受信信号の搬送波周波数に等しいローカル信号との乗算を行い、局部復調されたＩＱ信号を得る。Ｉ信号とＱ信号はベースバンド信号であるため、容易にＡ／Ｄ変換器を用いて量子化・標本化することができ、その後でディジタル信号処理によって復号処理することが可能である。
【０００３】
一方、受信機の入力信号には希望の受信波とともに妨害波も存在し、これを抑圧するためにＲＦ帯やＩＦ帯にチャネル選択フィルタが置かれる。妨害波のレベルは非常に大きい場合があり、例えば希望波に比べて＋５０ｄＢ以上に及ぶこともある。このため、チャネル選択フィルタには広いダイナミックレンジが要求され、一般にはセラミックフィルタなどの受動フィルタで実現される。
【０００４】
このような受動フィルタ素子は比較的大きく、装置の小型化を制限することになる。そのため、受動フィルタ素子を集積回路化することが望ましい。それを実現する方法としては、ベースバンドＩＱ信号をＡ／Ｄ変換した後のディジタル信号を処理するディジタルフィルタがある。このとき、広いダイナミックレンジを有するディジタルフィルタを実現するためには、Ａ／Ｄ変換器には例えば１４ビット程度の高い分解能が要求される。ベースバンド信号程度の周波数帯であれば、これはオーバーサンプリング技術とノイズシェーピング技術とを利用した従来のデルタシグマ型Ａ／Ｄ変換器で達成することができる。
【０００５】
従来、ベースバンド信号等低周波信号を量子化するデルタシグマ型Ａ／Ｄ変換器としては、図８に示すようなものがあった（例えば、１例として、特開平８−７０２５１に開示されているようなものがある）。
【０００６】
以下、図８乃至図１１を参照して、従来のデルタシグマ型Ａ／Ｄ変換器について説明する。図８は従来のデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図９は従来のデルタシグマ型Ａ／Ｄ変換器のクロック発生器のタイミングチャート、図１０は従来のデルタシグマ型Ａ／Ｄ変換器のスイッチ制御器のタイミングチャート、図１１は従来のデルタシグマ型Ａ／Ｄ変換器の出力の周波数スペクトラムを表す図である。
【０００７】
まず、図８を参照して、従来のデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図８において、２５はアナログのＲＦ帯またはＩＦ帯の受信信号の入力端子、２６は量子化されたベースバンド信号の出力端子、３３は基準電圧の入力端子、２７〜３４はクロック発生器４２が出力する制御クロックの電圧によりオン・オフするアナログスイッチ（以下、単にスイッチともいう）、３５はキャパシタ、３６は積分キャパシタ、３７は帰還キャパシタ、３８は演算増幅器である。
【０００８】
また、３９は一定周期のクロック信号（ｃｌｋ）４０でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号として出力する１ビットＡ／Ｄ変換器、４１は１ビットＡ／Ｄ変換器３９の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ３１〜３４のオン・オフを制御するスイッチ制御器、４２は所定のタイミングの制御クロックを発生して各アナログスイッチ３１〜３４のオン・オフを制御するクロック発生器である。
【０００９】
次に、図８乃至図１１を参照して、従来のデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、入力端子２５から入力されたアナログ信号は、図９に示すようなクロック発生器４２からの制御クロックの制御によるアナログスイッチ２７〜３０によってオン・オフされ、入力キャパシタ３５、積分キャパシタ３６及び演算増幅器３８とを通して標本化され、積分される。
【００１０】
標本化され積分された信号は、１ビットＡ／Ｄ変換器３９において２値の振幅に量子化される。量子化された信号は、出力端子２６から出力されるとともに、スイッチ制御器４１に入力され、スイッチ制御器４１は入力された２値の値（Ｖｏｕｔ＝０、１）に応じて図１０に示すような制御クロックを出力して、アナログスイッチ３１〜３４をオン・オフ制御する。これにより、入力端子３３の基準電圧が帰還キャパシタ３７を介して入力端子２５からの入力信号とは逆相に加算及び積分されるような負帰還ループが構成される。
【００１１】
その結果、出力端子２６から得られる出力信号の周波数スペクトラムは、１ビットＡ／Ｄ変換器３９から出力した信号の周波数が低いほど、量子化雑音が抑圧されたノイズシェーピング特性を有する。図１１に示す出力端子２６の周波数スペクトラムの例により、低い周波数帯域で量子化雑音が低いということが分かり、これによって、１ビットＡ／Ｄ変換器３９の出力におけるノイズシェーピング特性が分かる。したがって、受信機のベースバンド信号のように低い周波数帯の信号に対しては、量子化雑音の小さい高分解能のＡ／Ｄ変換器として働く。
【００１２】
【発明が解決しようとする課題】
しかしながら、上記従来のデルタシグマ型Ａ／Ｄ変換器においては、もしＲＦ帯やＩＦ帯の受信信号を直接Ａ／Ｄ変換できればチャネル選択フィルタをディジタルフィルタで実現することができるとともに、直交復調器を使用しないですむにもかかわらず、ＲＦ帯やＩＦ帯の受信信号を直接Ａ／Ｄ変換しようとすると、そのような比較的高い周波数帯では量子化雑音が大きいため、高分解能のＡ／Ｄ変換器として機能せず、別に直交復調器を必要とするという問題があった。
【００１３】
本発明は、上記従来の問題を解決するためになされたもので、ベースバンド信号を量子化するデルタシグマ型Ａ／Ｄ変換器に局部復調の機能を持たせて独立の直交復調器を不要にし、ＲＦ帯とかＩＦ帯のチャネル選択フィルタを接続して特に高い電圧レベルの妨害波を除去するようにしなくても、量子化雑音が高域へノイズシェーピングされることによって、広い電圧レベル範囲にわたり、線形に量子化されたベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によるデルタシグマ型Ａ／Ｄ変換器は、一端が受信信号入力端子へ接続された第１のスイッチと、一端が前記第１のスイッチへ接続された第１の入力キャパシタと、一端が前記第１の入力キャパシタへ接続され、他端が接地された第２のスイッチと、一端が前記第１のスイッチと前記第１の入力キャパシタへ共通接続され、他端が接地された第３のスイッチと、一端が前記第１の入力キャパシタと前記第２のスイッチへ共通接続された第４のスイッチと、一端が受信信号入力端子へ接続された第５のスイッチと、一端が前記第５のスイッチへ接続された第２の入力キャパシタと、一端が前記第２の入力キャパシタへ接続され、他端が接地された第６のスイッチと、一端が前記第５のスイッチと第２の入力キャパシタへ共通接続された第７のスイッチと、一端が前記第２の入力キャパシタと前記第６のスイッチへ共通接続された第８のスイッチと、反転入力端子が前記第４および第８のスイッチへ共通接続され、非反転入力端子が接地された演算増幅器と、一端が前記演算増幅器の反転入力端子に接続され、他端が前記演算増幅器の出力端子に接続された積分キャパシタと、アナログ入力端子が前記演算増幅器の出力端子に接続された１ビットＡ／Ｄ変換器と、一端が基準電圧源へ接続された第９のスイッチと、一端が前記第９のスイッチへ接続された帰還キャパシタと、一端が前記帰還キャパシタへ接続され、他端が接地された第１０のスイッチと、一端が前記第１０のスイッチと前記帰還キャパシタへ共通接続され、他端が接地された第１１のスイッチと、一端が前記帰還キャパシタと前記第１０のスイッチへ共通接続され、他端が前記演算増幅器の反転入力端子へ接続された第１２のスイッチと、前記１ビットＡ／Ｄ変換器の出力に応じて前記第９から第１２のスイッチをオン・オフ制御させるスイッチ制御器とを備え、第１および第２の入力キャパシタと積分キャパシタとの比が正弦波の標本化値にほぼ等しいキャパシタンスを有し、標本化周期毎に受信信号入力端子から第１または第２の入力キャパシタを介して積分キャパシタへ転送される電荷が正弦波の標本化値との乗算と等価となるように第１から第８のスイッチを選択してオン・オフさせる制御クロック発生器を備えるようにしたものである。
【００１５】
本発明によれば、一端が共通接続された第１および第５のスイッチへＲＦ帯またはＩＦ帯の受信信号を入力して標本化し、積分し、量子化して１ビットＡ／Ｄ変換器の出力端子から信号を取り出すようにしたことにより、ＲＦ帯またはＩＦ帯の受信信号が局部復調され、且つベースバンド信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られる。
【００１６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、一端が受信信号入力端子へ接続された第１のスイッチと、一端が前記第１のスイッチへ接続された第１の入力キャパシタと、一端が前記第１の入力キャパシタへ接続され、他端が接地された第２のスイッチと、一端が前記第１のスイッチと前記第１の入力キャパシタへ共通接続され、他端が接地された第３のスイッチと、一端が前記第１の入力キャパシタと前記第２のスイッチへ共通接続された第４のスイッチと、一端が受信信号入力端子へ接続された第５のスイッチと、一端が前記第５のスイッチへ接続された第２の入力キャパシタと、一端が前記第２の入力キャパシタへ接続され、他端が接地された第６のスイッチと、一端が前記第５のスイッチと第２の入力キャパシタへ共通接続された第７のスイッチと、一端が前記第２の入力キャパシタと前記第６のスイッチへ共通接続された第８のスイッチと、反転入力端子が前記第４および第８のスイッチへ共通接続され、非反転入力端子が接地された演算増幅器と、一端が前記演算増幅器の反転入力端子に接続され、他端が前記演算増幅器の出力端子に接続された積分キャパシタと、アナログ入力端子が前記演算増幅器の出力端子に接続された１ビットＡ／Ｄ変換器と、一端が基準電圧源へ接続された第９のスイッチと、一端が前記第９のスイッチへ接続された帰還キャパシタと、一端が前記帰還キャパシタへ接続され、他端が接地された第１０のスイッチと、一端が前記第１０のスイッチと前記帰還キャパシタへ共通接続され、他端が接地された第１１のスイッチと、一端が前記帰還キャパシタと前記第１０のスイッチへ共通接続され、他端が前記演算増幅器の反転入力端子へ接続された第１２のスイッチと、前記１ビットＡ／Ｄ変換器の出力に応じて前記第９から第１２のスイッチをオン・オフ制御させるスイッチ制御器とを備え、前記第１の入力キャパシタおよび第２の入力キャパシタは、それらのキャパシタンスの比が、正弦波の振幅が最大となる位相における標本化値とその位相から４５度シフトした位相における標本化値との比にほぼ等しくなるようなキャパシタンスを有し、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有する正弦波の標本化値と受信信号との乗算と等価となるように前記第１から第８のスイッチを選択してオン・オフさせる制御クロック発生器を備え、受信信号が前記正弦波と等しい周波数を有することにより局部復調ミキサとして機能するようにしたものであり、入力されたＲＦ帯またはＩＦ帯の受信信号を局部復調し、且つベースバンド信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られるという作用を有する。
【００１７】
また、本発明の請求項２に記載の発明は、同一の受信信号を入力するよう接続された第１の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器と第２の請求項１に記載のデルタシグマ型Ａ／Ｄ変換器とを備えたデルタシグマ型Ａ／Ｄ変換器において、各制御クロック発生器は、標本化周期毎に受信信号入力端子から前記第１または第２の入力キャパシタを介して前記積分キャパシタへ転送される電荷が、標本化周期の８倍の周期を有しかつ９０度の位相差を有する正弦波の標本化値と受信信号との乗算と等価となるよう前記第１のデルタシグマ型Ａ／Ｄ変換器と前記第２のデルタシグマ型Ａ／Ｄ変換器との間で標本化周期の２倍の時間だけ時間差をもって前記第１から第８のスイッチを選択してオン・オフさせ、受信信号が前記正弦波と等しい周波数を有することにより直交復調器として機能するようにしたものであり、入力されたＲＦ帯またはＩＦ帯の受信信号を同相成分と直交成分とに直交復調し、且つ受信信号が直交復調されたベースバンドＩＱ信号を線形に量子化して量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力することができるデルタシグマ型Ａ／Ｄ変換器が得られるという作用を有する。
【００１８】
以下、添付図面、図１乃至図７に基づき、本発明の実施の形態を詳細に説明する。また、本発明の実施の形態に対する以下の説明では、デルタシグマ型Ａ／Ｄ変換器について行うが、単にＡ／Ｄ変換器ともいう。図１は本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図２は図１に示すクロック発生器のタイミングチャートを示す図、図３は図１に示すスイッチ制御器のタイミングチャートを示す図、図４は図１に示すデルタシグマ型Ａ／Ｄ変換器の入力信号の重み付け係数を表にして示す図、図５は図１に示すデルタシグマ型Ａ／Ｄ変換器の正弦波ローカル信号の標本化を説明する説明図、図６は本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図、図７は図６に示すクロック発生器のタイミングチャートを示す図である。
【００１９】
（実施の形態１）
まず、図１を参照して、本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図１において、１はアナログ信号のＲＦ帯またはＩＦ帯の受信信号の入力端子、２は量子化されたベースバンド信号の出力端子、２３は基準電圧の入力端子、３〜１４はクロック発生器２４が出力する制御クロックの電圧によりオン・オフされるアナログスイッチ（以下、単にスイッチともいい、３、４、・・・、１４はそれぞれ第１、第２、・・・、第１２のスイッチともいう）、１５、１６はキャパシタ（第１、第２の入力キャパシタともいう）、１７は積分キャパシタ、１８は帰還キャパシタ、１９は演算増幅器、２１は標本化クロックｃｌｋの入力端子である。
【００２０】
また、２０は一定周期のクロック信号（ｃｌｋ）４０でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号として出力する１ビットＡ／Ｄ変換器、２２は１ビットＡ／Ｄ変換器２０の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ１１〜１４のオン・オフを制御するスイッチ制御器、２４は所定のタイミングの制御クロックを発生して各アナログスイッチ３〜１０のオン・オフを制御するクロック発生器、２３は基準電圧の入力端子である。
【００２１】
次に、図１乃至図５を参照して、以上のように構成された本実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、図２はアナログスイッチ３〜１４をオン・オフさせるためにクロック発生器２４が出力する制御クロックのタイミングを示すものであり、制御電圧がＨｉｇｈレベルでアナログスイッチはオンし、制御電圧がＬｏｗレベルでアナログスイッチはオフする。
【００２２】
時刻ｔ１においてアナログスイッチ３、４がオンすると入力キャパシタ１５は入力端子１の電圧Ｖｉｎ（ｔ１）により充電される。このとき入力キャパシタ１５に蓄えられる電荷Ｑ１（ｔ１）は次式により表わされる。
Ｑ１（ｔ１）＝Ｃ１・Ｖｉｎ（ｔ１）・・・・・・・・・・・・・・（１）
【００２３】
続いて、時刻ｔ１’において、アナログスイッチ５、６がオンすると、入力キャパシタ１５は演算増幅器１９の仮想接地点とグランドとの間に接続され、蓄えられていた電荷を放電する。演算増幅器１９の反転入力端子のインピーダンスは非常に高いため、キャパシタ１５が放電した電荷はすべて積分キャパシタ１７へ転送される。
【００２４】
一方、時刻ｔ１において、１ビットＡ／Ｄ変換器２０の出力に応じてアナログスイッチ１１と１２または１１と１４がオンすると帰還キャパシタ１８は端子２３の基準電圧Ｖｒｅｆにより１ビットＡ／Ｄ変換器２０の出力に応じて決まる正負いずれかの極性で充電される。このとき帰還キャパシタ１８に蓄えられる電荷Ｑ４（ｔ１）は次式により表わされる。
Ｑ４（ｔ１）＝Ｃ４・Ｖｒｅｆ（ｔ１）・・・・・・・・・・・・・（２）
【００２５】
続いて、時刻ｔ１’において、１ビットＡ／Ｄ変換器２０の出力に応じて図３に示すようにアナログスイッチ１３と１４または１２と１３がオンすると帰還キャパシタ１８は演算増幅器１９の仮想接地点とグランドとの間に接続され、蓄えられていた電荷を放電する。演算増幅器１９の反転入力端子のインピーダンスは非常に高いため、帰還キャパシタ１８が放電した電荷はすべて積分キャパシタ１７へ転送される。
【００２６】
このとき、時刻ｔ１’における積分キャパシタ１７の電荷Ｑ３（ｔ１’）は、時刻ｔ１における積分キャパシタ１７の電荷をＱ３（ｔ１）とすると、次式により表わされる。
Ｑ３（ｔ１’）＝Ｑ１（ｔ１）−Ｑ４（ｔ１）＋Ｑ３（ｔ１）・・・（３）
【００２７】
また、時刻ｔ１’において積分キャパシタ１７に蓄えられる電荷Ｑ３（ｔ１’）は、演算増幅器１９の出力端子の電圧をＶｏｕｔ（ｔ１’）とすれば次式によっても表わされる。
Ｑ３（ｔ１’）＝Ｃ３・Ｖｏｕｔ（ｔ１’）・・・・・・・・・・・（４）
【００２８】
したがって、時刻ｔ１’における演算増幅器１９の出力電圧は次式により表わすことができる。

【００２９】
これは、入力端子１の電圧Ｖｉｎ（ｔ１）は（Ｃ１／Ｃ３）倍され、１ビットＡ／Ｄ変換器２０の出力を負帰還させる電圧Ｖｒｅｆは（Ｃ４／Ｃ３）倍され、これらが加算された後に積分される演算が行われることを示しており、デルタシグマ型Ａ／Ｄ変換器として動作する。
【００３０】
以後、時刻ｔ２〜ｔ８’までの間、入力端子１の電圧は図４に示すように係数倍され、同様の演算が行われる。このとき、図４の係数が、例えば（Ｃ１／Ｃ３）＝１、（Ｃ２／Ｃ３）＝０．７０７１０７のように正弦波の標本化値にほぼ等しくなるようにキャパシタＣ１〜Ｃ３のキャパシタンスを設定すれば、デルタシグマ型Ａ／Ｄ変換器による量子化の前段で図５に示すような周期Ｔ０（＝８Ｔｓ）の正弦波のローカル信号との乗算を行う局部復調の演算を行うことと等価であり（所謂、局部復調機能といわれ、クロック発生器２４と、キャパシタＣ１（１５）を通る回路と、キャパシタＣ２（１６）を通る回路とにより構成される）、出力端子２には量子化雑音がノイズシェーピングされるように量子化されたベースバンド信号を得ることができる。なお、ここでは一例として振幅１の正弦波の場合を示したが、振幅の値は特に限定されるものではない。正弦波は局部復調ミキサにおけるローカル信号に相当する。ローカル信号の振幅は、回路を作動させる範囲内で適当な値に選択すればよいことは、当業者にはよく知られている。本発明において、例えば（Ｃ１／Ｃ３）＝２、（Ｃ２／Ｃ３）＝１．４１４２１４と設定すれば、正弦波の振幅を２と選んだことになる。すなわち、Ｃ１とＣ２との比が１：０．７０７１０７であることで正弦波の形が表現され、さらにそれらとＣ３との比によって正弦波の振幅が設定される。一般に、スイッチトキャパシタ回路とよばれるこのような回路には、キャパシタンスの絶対値は限定されず、キャパシタンス同士の比および標本化周波数によって回路の特性が決定される性質があり、このことも当業者にはよく知られている。
【００３１】
したがって、このとき１ビットＡ／Ｄ変換器２０における標本化周波数ｆｓ（＝１／Ｔｓ）は入力端子１の受信信号の搬送波周波数ｆ０（＝１／Ｔ０）の８倍となるように選ばれる。すなわち、受信信号の搬送波周波数ｆ０は、受信信号と乗算する図５に示したような正弦波の周波数と、一致する。このように受信信号の周波数と標本化周波数との関係を１：８に選ぶことで、受信信号に周波数の等しい正弦波を乗算する局部復調ミキサとしての機能が、量子化の前段で得られることになる。
【００３２】
以上のように本発明の実施の形態によれば、デルタシグマ型Ａ／Ｄ変換器の入力部において、正弦波の標本化値とほぼ等しいキャパシタンスを有する入力キャパシタと、正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けることにより、アナログのＲＦ帯またはＩＦ帯の受信信号が局部復調された量子化ベースバンド信号が得られるデルタシグマ型Ａ／Ｄ変換器を実現することができる。
【００３３】
（実施の形態２）
以下、図６及び図７を参照して、本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を説明する。図６において、４３はアナログ信号のＲＦ帯またはＩＦ帯の受信信号の入力端子、４４は量子化されたベースバンドＩ信号の出力端子、４５は量子化されたベースバンドＱ信号の出力端子、８８、８９は基準電圧の入力端子である。
【００３４】
また、４６〜６９はクロック発生器７０、７１が出力する制御クロックの電圧によりオン・オフされるアナログスイッチ（以下、単にスイッチともいう）、８６、８７はそれぞれ１ビットＡ／Ｄ変換器８２、８３の出力に従い異なるタイミングの制御クロックを発生して各アナログスイッチ５４〜５７、６６〜６９のオン・オフを制御するスイッチ制御器、７０、７１は所定のタイミングの制御クロックを発生して各アナログスイッチ４６〜５３、５８〜６５のオン・オフを制御するクロック発生器、７２、７３、７６、７７はキャパシタ、７４、７８は積分キャパシタ、７５、７９は帰還キャパシタ、８０、８１は演算増幅器、８４、８５は標本化クロックｃｌｋの入力端子、８２、８３は１ビットＡ／Ｄ変換器で、一定の周期のクロック信号でトリガされる毎にアナログ入力信号を一定のしきい値と比較した大小関係を２値振幅の論理信号で出力するものである。
【００３５】
次に、図６乃至図７を参照して、以上のように構成された本実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作を説明する。まず、図７はアナログスイッチ４６〜５３をオン・オフさせるためにクロック発生器７０が出力する制御クロックのタイミングを示し、アナログスイッチ５８〜６５をオン・オフさせるためにクロック発生器７１が出力する制御クロックのタイミングを示すものであり、制御電圧がＨｉｇｈレベルでアナログスイッチはオンし、制御電圧がＬｏｗレベルでアナログスイッチはオフする。本実施の形態における個々のデルタシグマ型Ａ／Ｄ変換器の動作は、上記第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の動作と同様であるから、これ以上、詳細な動作の説明は省略する。
【００３６】
但し、本実施の形態によるデルタシグマ型Ａ／Ｄ変換器におけるベースバンドＩ信号とＱ信号を得るための直交復調としては、ローカル信号の位相差が９０度であるような２個の局部復調機能（それぞれ、クロック発生器７０、７１と、キャパシタＣ１（７２、７６）を通る回路と、キャパシタＣ２（７３、７７）を通る回路とにより構成される）を用いて、上記のように、受信信号を局部復調すればよく、得られるベースバンド信号（出力信号）のうち一方がＩ信号、他方がＱ信号となる。位相が９０度ずれたローカル信号との乗算は、図７に示すように、クロック発生器７０、７１が２Ｔｓ（＝Ｔ０／４）だけずれた制御クロックでアナログスイッチ４６〜６９をオン及びオフさせることにより実現することができる。
【００３７】
以上のように本発明の実施の形態によれば、デルタシグマ型Ａ／Ｄ変換器の入力部において、正弦波の標本化値とにほぼ等しいキャパシタンスを有する入力キャパシタと、たがいに９０度の位相差を有する正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けたことにより、すなわち、標本化周期毎に受信信号入力端子から第１または第２の入力キャパシタを介して積分キャパシタへ転送される電荷が９０度の位相差を有する正弦波の標本化値との乗算と等価となるように標本化周期の２倍の時間だけ時間差をおいて第１から第８のスイッチを選択してオン・オフさせるようにした制御クロック発生器を備えたことにより、アナログのＲＦ帯またはＩＦ帯の受信信号が直交復調された量子化ベースバンドＩＱ信号が得られるデルタシグマ型Ａ／Ｄ変換器を実現することができる。
【００３８】
【発明の効果】
本発明によるデルタシグマ型Ａ／Ｄ変換器は、以上説明したように構成し、特に一端が共通接続された第１および第５のスイッチへＲＦ帯またはＩＦ帯の受信信号を入力して標本化し、積分し、量子化して１ビットＡ／Ｄ変換器の出力端子から信号を取り出し、入力部において、正弦波の標本化値とほぼ等しいキャパシタンスを有する入力キャパシタと、正弦波の標本化値との乗算と等価になるようにアナログスイッチをオン・オフさせるクロック発生器とを設けるようにしたことにより、消費電流を増加せずにＲＦ帯またはＩＦ帯の受信信号が局部復調され、かつ量子化雑音が高域へノイズシェーピングされた量子化ベースバンド信号を出力するデルタシグマ型Ａ／Ｄ変換器が得られ、受信機から直交復調器を削除することができ、チャネル選択フィルタをディジタルフィルタで実現することができるため、装置を小型化することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図２】図１に示すクロック発生器のタイミングチャートを示す図
【図３】図１に示すスイッチ制御器のタイミングチャートを示す図
【図４】図１に示すデルタシグマ型Ａ／Ｄ変換器の入力信号の重み付け係数を表にして示す図
【図５】図１に示すデルタシグマ型Ａ／Ｄ変換器の正弦波ローカル信号の標本化を説明する説明図
【図６】本発明の第２の実施の形態におけるデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図７】図６に示すクロック発生器のタイミングチャートを示す図
【図８】従来のデルタシグマ型Ａ／Ｄ変換器の構成を示すブロック図
【図９】従来のデルタシグマ型Ａ／Ｄ変換器のクロック発生器のタイミングチャート
【図１０】従来のデルタシグマ型Ａ／Ｄ変換器のスイッチ制御器のタイミングチャート
【図１１】従来のデルタシグマ型Ａ／Ｄ変換器の出力の周波数スペクトラムを表す図
【符号の説明】
１受信信号の入力端子
２量子化ベースバンド信号の出力端子
３〜１４アナログスイッチ
１５、１６キャパシタ
１７積分キャパシタ
１８帰還キャパシタ
１９演算増幅器
２０１ビットＡ／Ｄ変換器
２１標本化クロックの入力端子
２２スイッチ制御器
２３基準電圧の入力端子
２４クロック発生器
４３受信信号の入力端子
４４、４５量子化ベースバンド信号の出力端子
４６〜５３、５８〜６５アナログスイッチ
７２〜７９キャパシタ
８０、８１演算増幅器
８２、８３１ビットＡ／Ｄ変換器
８４、８５標本化クロックの入力端子
８６、８７スイッチ制御器
８８、８９基準電圧の入力端子
７０、７１クロック発生器
２５受信信号の入力端子
２６量子化ベースバンド信号の出力端子
２７〜３４アナログスイッチ
３５〜３７キャパシタ
３８演算増幅器
３９１ビットＡ／Ｄ変換器
４０標本化クロックの入力端子
４１スイッチ制御器
３３基準電圧の入力端子
４２クロック発生器[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an A / D converter that locally demodulates a baseband signal from a high-frequency or intermediate-frequency received signal and quantizes the same in a radio receiver, and more particularly, a delta-sigma A / D converter having high resolution. About.
[0002]
[Prior art]
In digital modulation schemes such as π / 4 shift QPSK, a quadrature demodulator is used at the receiver to detect amplitude and phase information. Received signals in the RF (high frequency) band and IF (intermediate frequency) band are converted by a quadrature demodulator into an in-phase component I signal and a quadrature component Q signal. The quadrature demodulator performs multiplication with a local signal equal to the carrier frequency of the received signal to obtain a locally demodulated IQ signal. Since the I signal and the Q signal are baseband signals, they can be easily quantized and sampled using an A / D converter, and then decoded by digital signal processing.
[0003]
On the other hand, there are interference waves as well as desired reception waves in the input signal of the receiver, and a channel selection filter is placed in the RF band or IF band to suppress this. The level of the disturbing wave may be very large, and may be, for example, +50 dB or more compared to the desired wave. For this reason, the channel selection filter requires a wide dynamic range, and is generally realized by a passive filter such as a ceramic filter.
[0004]
Such passive filter elements are relatively large and limit the miniaturization of the device. Therefore, it is desirable that the passive filter element is integrated. As a method for realizing this, there is a digital filter for processing a digital signal after A / D converting the baseband IQ signal. At this time, in order to realize a digital filter having a wide dynamic range, the A / D converter is required to have a high resolution of about 14 bits, for example. If the frequency band is about the baseband signal, this can be achieved with a conventional delta-sigma A / D converter using an oversampling technique and a noise shaping technique.
[0005]
Conventionally, as a delta sigma type A / D converter for quantizing a low frequency signal such as a baseband signal, there is one as shown in FIG. 8 (for example, disclosed in Japanese Patent Laid-Open No. 8-70251). There is something like that).
[0006]
A conventional delta-sigma A / D converter will be described below with reference to FIGS. 8 is a block diagram showing the configuration of a conventional delta-sigma A / D converter, FIG. 9 is a timing chart of a clock generator of a conventional delta-sigma A / D converter, and FIG. 10 is a conventional delta-sigma A / D converter. FIG. 11 is a timing chart of the switch controller of the / D converter, and FIG. 11 is a diagram showing the frequency spectrum of the output of the conventional delta-sigma A / D converter.
[0007]
First, the configuration of a conventional delta-sigma A / D converter will be described with reference to FIG. In FIG. 8, 25 is an input terminal for an analog RF band or IF band received signal, 26 is an output terminal for a quantized baseband signal, 33 is an input terminal for a reference voltage, and 27 to 34 are clock generators 42. An analog switch (hereinafter also simply referred to as a switch) that is turned on / off by the voltage of the output control clock, 35 is a capacitor, 36 is an integration capacitor, 37 is a feedback capacitor, and 38 is an operational amplifier.
[0008]
Reference numeral 39 denotes a 1-bit A / D converter that outputs a magnitude relationship in which an analog input signal is compared with a certain threshold value as a binary amplitude logic signal each time it is triggered by a clock signal (clk) 40 having a certain period. , 41 is a switch controller that generates control clocks with different timings according to the output of the 1-bit A / D converter 39 to control on / off of each analog switch 31-34, and 42 generates a control clock with predetermined timings The clock generator controls the on / off of each analog switch 31-34.
[0009]
Next, the operation of the conventional delta-sigma A / D converter will be described with reference to FIGS. First, an analog signal input from the input terminal 25 is turned on / off by analog switches 27 to 30 under the control of a control clock from a clock generator 42 as shown in FIG. It is sampled through an amplifier 38 and integrated.
[0010]
The sampled and integrated signal is quantized to a binary amplitude by the 1-bit A / D converter 39. The quantized signal is output from the output terminal 26 and input to the switch controller 41. The switch controller 41 is shown in FIG. 10 according to the input binary value (Vout = 0, 1). Such a control clock is output to turn on / off the analog switches 31-34. As a result, a negative feedback loop is formed in which the reference voltage of the input terminal 33 is added and integrated in a phase opposite to that of the input signal from the input terminal 25 via the feedback capacitor 37.
[0011]
As a result, the frequency spectrum of the output signal obtained from the output terminal 26 has a noise shaping characteristic in which the quantization noise is suppressed as the frequency of the signal output from the 1-bit A / D converter 39 is lower. From the example of the frequency spectrum of the output terminal 26 shown in FIG. 11, it can be seen that the quantization noise is low in the low frequency band, and thereby the noise shaping characteristic at the output of the 1-bit A / D converter 39 is known. Therefore, it acts as a high-resolution A / D converter with low quantization noise for signals in a low frequency band such as a baseband signal of a receiver.
[0012]
[Problems to be solved by the invention]
However, in the above conventional delta-sigma A / D converter, if the received signal in the RF band or IF band can be directly A / D converted, the channel selection filter can be realized by a digital filter, and an orthogonal demodulator can be used. Even if it is not necessary to use A / D conversion of received signals in the RF band and IF band, the quantization noise is large in such a relatively high frequency band. There is a problem that it does not function as a transmitter and requires a separate quadrature demodulator.
[0013]
The present invention has been made to solve the above conventional problems,Baseband signalA delta-sigma A / D converter that quantizes the signal is provided with a local demodulation function, eliminating the need for an independent quadrature demodulator, and by connecting a channel selection filter in the RF band or IF band to a disturbing wave with a particularly high voltage level Quantization noise is linearly quantized over a wide voltage level range by noise shaping to high frequencies without removingBaseband signalIt is an object of the present invention to provide a delta-sigma A / D converter that can output.
[0014]
[Means for Solving the Problems]
A delta-sigma A / D converter according to the present invention includes a first switch having one end connected to a reception signal input terminal, a first input capacitor having one end connected to the first switch, and one end connected to the first switch. A second switch connected to the first input capacitor and having the other end grounded, and a third switch having one end connected in common to the first switch and the first input capacitor and the other end grounded A fourth switch having one end commonly connected to the first input capacitor and the second switch, a fifth switch having one end connected to the reception signal input terminal, and one end being the fifth switch A second input capacitor connected to the second input capacitor, a sixth switch having one end connected to the second input capacitor and the other end grounded, and one end common to the fifth switch and the second input capacitor Connected second A switch having one end commonly connected to the second input capacitor and the sixth switch, an inverting input terminal commonly connected to the fourth and eighth switches, and a non-inverting input terminal. Is connected to the inverting input terminal of the operational amplifier, the other end is connected to the output terminal of the operational amplifier, and the analog input terminal is connected to the output terminal of the operational amplifier. A one-bit A / D converter, a ninth switch having one end connected to a reference voltage source, a feedback capacitor having one end connected to the ninth switch, and one end connected to the feedback capacitor; A tenth switch having the other end grounded, an eleventh switch having one end connected in common to the tenth switch and the feedback capacitor, and another end grounded, and one end the feedback A twelfth switch commonly connected to the capacitor and the tenth switch, and having the other end connected to the inverting input terminal of the operational amplifier, and the ninth to ninth switches according to the output of the 1-bit A / D converter. A switch controller for controlling on / off of the 12 switches, and having a capacitance in which the ratio of the first and second input capacitors to the integrating capacitor is substantially equal to the sampling value of the sine wave, and for each sampling period The first to eighth switches are selected so that the charge transferred from the reception signal input terminal to the integration capacitor via the first or second input capacitor is equivalent to the multiplication with the sampling value of the sine wave. A control clock generator for turning on and off is provided.
[0015]
According to the present invention, the received signal of the RF band or IF band is input to the first and fifth switches commonly connected at one end, sampled, integrated, quantized, and output from the 1-bit A / D converter. By taking out the signal from the terminal, the received signal in the RF band or IF band is locally demodulated, andBaseband signalA delta-sigma A / D converter that can quantize the signal linearly and output a quantized baseband signal in which the quantization noise is noise-shaped to a high frequency is obtained.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
According to the first aspect of the present invention, a first switch having one end connected to the reception signal input terminal, a first input capacitor having one end connected to the first switch, and one end connected to the first switch A second switch connected to one input capacitor and having the other end grounded; a third switch having one end connected in common to the first switch and the first input capacitor and the other end grounded; A fourth switch having one end connected in common to the first input capacitor and the second switch, a fifth switch having one end connected to the reception signal input terminal, and one end to the fifth switch. A connected second input capacitor, a sixth switch having one end connected to the second input capacitor and the other end grounded, and one end commonly connected to the fifth switch and the second input capacitor 7th switch An eighth switch whose one end is commonly connected to the second input capacitor and the sixth switch, an inverting input terminal is commonly connected to the fourth and eighth switches, and a non-inverting input terminal is grounded The operational amplifier, one end connected to the inverting input terminal of the operational amplifier, the other end connected to the output terminal of the operational amplifier, and the analog input terminal connected to the output terminal of the operational amplifier. A 1-bit A / D converter; a ninth switch having one end connected to the reference voltage source; a feedback capacitor having one end connected to the ninth switch; and one end connected to the feedback capacitor; A tenth switch having one end grounded, an eleventh switch having one end commonly connected to the tenth switch and the feedback capacitor, and the other end grounded, and one end being the feedback capacitor. A twelfth switch commonly connected to the tenth switch and having the other end connected to the inverting input terminal of the operational amplifier, and the ninth to twelfth switches according to the output of the 1-bit A / D converter; A switch controller for controlling on / off of the switch, wherein the first input capacitor and the second input capacitor have a ratio of their capacitances, a sampled value at a phase where the amplitude of the sine wave is maximum, and The integration capacitor has a capacitance that is substantially equal to a ratio with a sampled value at a phase shifted by 45 degrees from the phase, and from the reception signal input terminal via the first or second input capacitor every sampling period. The charge transferred to, With a period of 8 times the sampling periodWith a sampled sine waveReceived signal andA control clock generator that selects and turns on and off the first to eighth switches so as to be equivalent to multiplication ofThe reception signal has a frequency equal to the sine wave, thereby functioning as a local demodulation mixerIn this way, the received RF band or IF band received signal is locally demodulated, and the baseband signal is linearly quantized to quantize the baseband signal whose noise has been shaped into a high frequency band. A delta-sigma A / D converter that can output can be obtained.
[0017]
Further, according to a second aspect of the present invention, the delta-sigma type A / D converter according to the first aspect and the second aspect according to the first aspect are connected to input the same received signal. In the delta sigma type A / D converter including the delta sigma type A / D converter described above, each control clock generator is connected to the first or second input capacitor from the reception signal input terminal for each sampling period. The charge transferred to the integrating capacitor viaHas a period of 8 times the sampling period andA sampling value of a sine wave having a phase difference of 90 degrees;Received signal andThe first delta sigma type A / D converter and the second delta sigma type A / D converter have a time difference corresponding to twice the sampling period to be equivalent to the multiplication of the first delta sigma type A / D converter. Select the eighth switch fromTheOn and offThe reception signal has a frequency equal to the sine wave, and functions as a quadrature demodulatorThe received RF band or IF band received signal is quadrature demodulated into the in-phase component and quadrature component, and the baseband IQ signal obtained by quadrature demodulation of the received signal is linearly quantized and quantized. There is an effect that a delta-sigma A / D converter capable of outputting a quantized baseband signal whose noise is noise-shaped to a high frequency is obtained.
[0018]
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings and FIGS. In the following description of the embodiment of the present invention, a delta-sigma A / D converter is described, but it is also simply referred to as an A / D converter. FIG. 1 is a block diagram showing the configuration of a delta-sigma A / D converter according to a first embodiment of the present invention, FIG. 2 is a diagram showing a timing chart of the clock generator shown in FIG. 1, and FIG. 4 is a timing chart of the switch controller shown in FIG. 4, FIG. 4 is a table showing weighting coefficients of input signals of the delta sigma type A / D converter shown in FIG. 1, and FIG. 5 is a delta sigma type shown in FIG. FIG. 6 is a block diagram showing the configuration of a delta-sigma A / D converter according to the second embodiment of the present invention, and FIG. 7 is a block diagram showing the configuration of a sigma-type A / D converter according to the second embodiment of the present invention. It is a figure which shows the timing chart of the clock generator shown in FIG.
[0019]
(Embodiment 1)
First, the configuration of a delta-sigma A / D converter according to the first embodiment of the present invention will be described with reference to FIG. In FIG. 1, reference numeral 1 denotes an input terminal for an analog signal RF band or IF band, 2 denotes an output terminal for a quantized baseband signal, 23 denotes an input terminal for a reference voltage, and 3 to 14 denote a clock generator 24. Are turned on / off by the voltage of the control clock output from the switch (hereinafter also referred to simply as switches, 3, 4,..., 14 are also referred to as first, second,. ), 15 and 16 are capacitors (also referred to as first and second input capacitors), 17 is an integrating capacitor, 18 is a feedback capacitor, 19 is an operational amplifier, and 21 is an input terminal for the sampling clock clk.
[0020]
Reference numeral 20 denotes a 1-bit A / D converter that outputs a magnitude relationship obtained by comparing an analog input signal with a certain threshold value as a logic signal having a binary amplitude every time triggered by a clock signal (clk) 40 having a certain period. , 22 is a switch controller for controlling on / off of each analog switch 11 to 14 by generating a control clock with different timing according to the output of the 1-bit A / D converter 20, and 24 is for generating a control clock with a predetermined timing A clock generator 23 for controlling on / off of the analog switches 3 to 10 is an input terminal for a reference voltage.
[0021]
Next, the operation of the delta-sigma A / D converter according to the present embodiment configured as described above will be described with reference to FIGS. First, FIG. 2 shows the timing of the control clock output by the clock generator 24 to turn on / off the analog switches 3 to 14, and the analog switch is turned on when the control voltage is High level, and the control voltage is Low. The analog switch is turned off at the level.
[0022]
When the analog switches 3 and 4 are turned on at time t1, the input capacitor 15 is charged by the voltage Vin (t1) of the input terminal 1. At this time, the charge Q1 (t1) stored in the input capacitor 15 is expressed by the following equation.
Q1 (t1) = C1 · Vin (t1) (1)
[0023]
Subsequently, when the analog switches 5 and 6 are turned on at time t1 ', the input capacitor 15 is connected between the virtual ground point of the operational amplifier 19 and the ground, and the stored charge is discharged. Since the impedance of the inverting input terminal of the operational amplifier 19 is very high, all charges discharged from the capacitor 15 are transferred to the integrating capacitor 17.
[0024]
On the other hand, when the analog switches 11 and 12 or 11 and 14 are turned on according to the output of the 1-bit A / D converter 20 at time t1, the feedback capacitor 18 is connected to the 1-bit A / D converter 20 by the reference voltage Vref of the terminal 23. The battery is charged with either positive or negative polarity determined according to the output of. At this time, the charge Q4 (t1) stored in the feedback capacitor 18 is expressed by the following equation.
Q4 (t1) = C4 · Vref (t1) (2)
[0025]
Subsequently, at time t1 ′, when the analog switches 13 and 14 or 12 and 13 are turned on according to the output of the 1-bit A / D converter 20, the feedback capacitor 18 is connected to the virtual ground point of the operational amplifier 19 as shown in FIG. And the ground, and the stored charge is discharged. Since the impedance of the inverting input terminal of the operational amplifier 19 is very high, all charges discharged from the feedback capacitor 18 are transferred to the integrating capacitor 17.
[0026]
At this time, the charge Q3 (t1 ') of the integration capacitor 17 at time t1' is expressed by the following equation, where Q3 (t1) is the charge of the integration capacitor 17 at time t1.
Q3 (t1 ') = Q1 (t1) -Q4 (t1) + Q3 (t1) (3)
[0027]
The charge Q3 (t1 ') stored in the integrating capacitor 17 at time t1' is also expressed by the following equation if the voltage at the output terminal of the operational amplifier 19 is Vout (t1 ').
Q3 (t1 ') = C3 · Vout (t1') (4)
[0028]
Therefore, the output voltage of the operational amplifier 19 at time t1 'can be expressed by the following equation.

[0029]
This is because the voltage Vin (t1) at the input terminal 1 is multiplied by (C1 / C3), the voltage Vref for negatively feeding back the output of the 1-bit A / D converter 20 is multiplied by (C4 / C3), and these are added. It is shown that the operation to be integrated after that is performed, and operates as a delta-sigma A / D converter.
[0030]
Thereafter, between time t2 and t8 ', the voltage at the input terminal 1 is multiplied by a coefficient as shown in FIG. 4 and the same calculation is performed. At this time, the coefficient in FIG. 4 is, for example, (C1 / C3) = 1, (C2If the capacitances of the capacitors C1 to C3 are set so as to be substantially equal to the sampled value of the sine wave, such as /C3)=0.707107, FIG. 5 shows a stage before quantization by the delta-sigma A / D converter. It is equivalent to performing a local demodulation operation that performs multiplication with a local signal of a sine wave having a period T0 (= 8Ts) as shown (referred to as a so-called local demodulation function, the clock generator 24 and the capacitor C1 (15 ) And a circuit passing through the capacitor C2 (16)), and the output terminal 2 can obtain a baseband signal quantized so that the quantization noise is noise-shaped.In addition, although the case of the sine wave of amplitude 1 was shown here as an example, the value of an amplitude is not specifically limited. The sine wave corresponds to a local signal in the local demodulation mixer. It is well known to those skilled in the art that the amplitude of the local signal may be selected to an appropriate value within a range where the circuit is operated. In the present invention, for example, if (C1 / C3) = 2 and (C2 / C3) = 1.414214, the amplitude of the sine wave is selected as 2. That is, when the ratio between C1 and C2 is 1: 0.707107, the shape of a sine wave is expressed, and the amplitude of the sine wave is set according to the ratio between them and C3. In general, such a circuit called a switched capacitor circuit is not limited in absolute value of capacitance, and has a property that the characteristics of the circuit are determined by the ratio between the capacitances and the sampling frequency. Is well known.
[0031]
Accordingly, at this time, the sampling frequency fs (= 1 / Ts) in the 1-bit A / D converter 20 is selected to be eight times the carrier frequency f0 (= 1 / T0) of the received signal at the input terminal 1.In other words, the carrier wave frequency f0 of the received signal matches the frequency of the sine wave as shown in FIG. In this way, by selecting the relationship between the frequency of the received signal and the sampling frequency as 1: 8, a function as a local demodulation mixer that multiplies the received signal by a sine wave having the same frequency can be obtained before quantization. become.
[0032]
As described above, according to the embodiment of the present invention, at the input unit of the delta-sigma A / D converter, the input capacitor having a capacitance substantially equal to the sampled value of the sine wave, the sampled value of the sine wave, A delta-sigma type that provides a quantized baseband signal in which an analog RF band or IF band received signal is locally demodulated by providing a clock generator that turns on and off the analog switch to be equivalent to multiplication of An A / D converter can be realized.
[0033]
(Embodiment 2)
The configuration of the delta-sigma A / D converter according to the second embodiment of the present invention will be described below with reference to FIGS. In FIG. 6, reference numeral 43 is an input terminal for an analog signal RF band or IF band reception signal, 44 is an output terminal for a quantized baseband I signal, 45 is an output terminal for a quantized baseband Q signal, 88 , 89 are reference voltage input terminals.
[0034]
Reference numerals 46 to 69 denote analog switches (hereinafter simply referred to as switches) that are turned on / off by the voltage of the control clock output from the clock generators 70 and 71, and reference numerals 86 and 87 denote 1-bit A / D converters 82, Switch controllers 70, 71 for generating on / off control of analog switches 54-57, 66-69 by generating control clocks of different timings according to the output of 83, generate control clocks of predetermined timings, Clock generator for controlling on / off of the switches 46 to 53 and 58 to 65, capacitors 72, 73, 76 and 77,

capacitors

74 and 78, integration capacitors 75 and 79, feedback capacitors 80 and 81, operational amplifiers, 84 and 85 are sampling clock clk input terminals, and 82 and 83 are 1-bit A / D converters having a constant period. And it outputs an analog input signal at a binary logical signal amplitude compared to the magnitude relation between certain threshold each time it is triggered by the issue.
[0035]
Next, the operation of the delta-sigma A / D converter according to the present embodiment configured as described above will be described with reference to FIGS. First, FIG. 7 shows the timing of the control clock output from the clock generator 70 to turn on / off the analog switches 46 to 53, and the clock generator 71 outputs to turn on / off the analog switches 58-65. The timing of the control clock is shown. The analog switch is turned on when the control voltage is High level, and the analog switch is turned off when the control voltage is Low level. Since the operations of the individual delta-sigma A / D converters in the present embodiment are the same as the operations of the delta-sigma A / D converter in the first embodiment, more detailed operations are performed. Description is omitted.
[0036]
However, as the quadrature demodulation for obtaining the baseband I signal and Q signal in the delta-sigma A / D converter according to the present embodiment, two local demodulation functions in which the phase difference of the local signal is 90 degrees Using the clock generators 70 and 71, a circuit passing through the capacitors C1 (72 and 76), and a circuit passing through the capacitors C2 (73 and 77), respectively, the received signal as described above. Of the obtained baseband signal (output signal), one is an I signal and the other is a Q signal. As shown in FIG. 7, in the multiplication with the local signal whose phase is shifted by 90 degrees, the clock generators 70 and 71 turn on and off the analog switches 46 to 69 with the control clock shifted by 2Ts (= T0 / 4). Can be realized.
[0037]
As described above, according to the embodiment of the present invention, at the input portion of the delta-sigma A / D converter, the input capacitor having a capacitance approximately equal to the sampled value of the sine wave, and the order of 90 degrees. By providing a clock generator for turning on / off the analog switch so as to be equivalent to multiplication with a sampling value of a sine wave having a phase difference, that is, from the reception signal input terminal to the first or The time difference is increased by twice the sampling period so that the charge transferred to the integrating capacitor via the second input capacitor is equivalent to the multiplication of the sampling value of a sine wave having a phase difference of 90 degrees. And a control clock generator configured to select the first to eighth switches to be turned on / off, thereby the amount of quadrature demodulation of the received signal in the analog RF band or IF band Of the baseband IQ signal can be realized a delta-sigma A / D converter is obtained.
[0038]
【The invention's effect】
The delta-sigma A / D converter according to the present invention is configured as described above, and in particular, receives and samples a received signal in the RF band or the IF band to the first and fifth switches commonly connected at one end. Integrating, quantizing and extracting a signal from the output terminal of the 1-bit A / D converter, and at the input portion, an input capacitor having a capacitance substantially equal to the sampled value of the sine wave and the sampled value of the sine wave By providing a clock generator that turns on and off the analog switch to be equivalent to multiplication, the received signal in the RF band or IF band is locally demodulated without increasing the current consumption, and the quantization noise A delta-sigma A / D converter that outputs a quantized baseband signal that is noise-shaped to a high frequency band is obtained, and the quadrature demodulator can be eliminated from the receiver. It is possible to realize a selective filter in the digital filter, it becomes possible to miniaturize the apparatus.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a delta-sigma A / D converter according to a first embodiment of the present invention.
FIG. 2 is a timing chart of the clock generator shown in FIG.
FIG. 3 is a timing chart of the switch controller shown in FIG.
4 is a table showing weighting coefficients of input signals of the delta-sigma A / D converter shown in FIG.
5 is an explanatory diagram for explaining sampling of a sine wave local signal of the delta-sigma A / D converter shown in FIG. 1;
FIG. 6 is a block diagram showing a configuration of a delta-sigma A / D converter according to the second embodiment of the present invention.
7 is a timing chart of the clock generator shown in FIG.
FIG. 8 is a block diagram showing a configuration of a conventional delta-sigma A / D converter.
FIG. 9 is a timing chart of a clock generator of a conventional delta-sigma A / D converter.
FIG. 10 is a timing chart of a switch controller of a conventional delta-sigma A / D converter.
FIG. 11 is a diagram showing a frequency spectrum of an output of a conventional delta-sigma A / D converter.
[Explanation of symbols]
1 Receive signal input terminal
2 Output terminal for quantized baseband signal
3-14 Analog switch
15, 16 capacitors
17 Integration capacitor
18 Feedback capacitor
19 Operational amplifier
20 1-bit A / D converter
21 Sampling clock input terminal
22 Switch controller
23 Reference voltage input terminal
24 clock generator
43 Receive signal input terminal
44, 45 Output terminal for quantized baseband signal
46-53, 58-65 Analog switch
72-79 capacitors
80, 81 operational amplifier
82, 83 1-bit A / D converter
84, 85 Sampling clock input terminal
86, 87 Switch controller
88, 89 Reference voltage input terminal
70, 71 clock generator
25 Receive signal input terminal
26 Output terminal for quantized baseband signal
27-34 Analog switch
35-37 capacitors
38 operational amplifier
39 1-bit A / D converter
40 Sampling clock input terminal
41 Switch controller
33 Input terminal for reference voltage
42 Clock generator

Claims

A first switch having one end connected to the received signal input terminal, a first input capacitor connected to the first switch, one end connected to the first input capacitor, and the other end grounded A second switch, one end of which is commonly connected to the first switch and the first input capacitor, and the other end of which is grounded, and one end of which is the first input capacitor and the first switch. A fourth switch commonly connected to the two switches, a fifth switch having one end connected to the received signal input terminal, a second input capacitor having one end connected to the fifth switch, and one end A sixth switch connected to the second input capacitor and having the other end grounded; a seventh switch having one end commonly connected to the fifth switch and the second input capacitor; and one end being the first switch 2 input capacity And an eighth switch commonly connected to the sixth switch, an operational amplifier having an inverting input terminal commonly connected to the fourth and eighth switches, and a non-inverting input terminal grounded, and one end of the operational amplifier An integrating capacitor connected to the inverting input terminal of the operational amplifier and having the other end connected to the output terminal of the operational amplifier; a 1-bit A / D converter having an analog input terminal connected to the output terminal of the operational amplifier; A ninth switch having one end connected to a reference voltage source; a feedback capacitor having one end connected to the ninth switch; a tenth switch having one end connected to the feedback capacitor and the other end grounded; , One end commonly connected to the tenth switch and the feedback capacitor, the other end grounded, and one end commonly connected to the feedback capacitor and the tenth switch. A twelfth switch having the other end connected to the inverting input terminal of the operational amplifier and a switch for controlling on / off of the ninth to twelfth switches according to the output of the 1-bit A / D converter A first input capacitor and a second input capacitor, wherein the ratio of the capacitances is a sampled value at a phase where the amplitude of the sine wave is maximum and a phase shifted by 45 degrees from the phase. have substantially equal such capacitance ratio of the sampling values, charge that is transferred from the receive signal input terminal for each sampling period to the integrating capacitor through the first or second input capacitors, sample A control clock that selects and turns on and off the first to eighth switches so as to be equivalent to the multiplication of the sampled value of a sine wave having a period of eight times that of the conversion period and the received signal. A delta-sigma type A / D converter characterized in that it has a frequency generator and functions as a local demodulation mixer when the received signal has a frequency equal to the sine wave .

The delta-sigma A / D converter according to claim 1 and the delta-sigma A / D converter according to claim 1 connected to input the same received signal. in the delta-sigma a / D converter, the control clock generator, the charge transferred from the reception signal input terminal for each sampling period to the integrating capacitor through the first or second input capacitors, sample wherein said first delta-sigma a / D converter so that the multiplication equivalent sampling value of the sine wave and a reception signal having a phase difference of a and 90 degrees 8 times the period of the reduction period the The first to eighth switches are selected and turned on / off with a time difference of two times the sampling period with respect to two delta-sigma A / D converters, and the received signal is equal to the sine wave By having a frequency as a quadrature demodulator Delta-sigma A / D converter, characterized by ability.