JP3624395B2 - チップ型サーミスタの製造方法 - Google Patents
チップ型サーミスタの製造方法 Download PDFInfo
- Publication number
- JP3624395B2 JP3624395B2 JP03626999A JP3626999A JP3624395B2 JP 3624395 B2 JP3624395 B2 JP 3624395B2 JP 03626999 A JP03626999 A JP 03626999A JP 3626999 A JP3626999 A JP 3626999A JP 3624395 B2 JP3624395 B2 JP 3624395B2
- Authority
- JP
- Japan
- Prior art keywords
- thermistor
- chip
- resistance value
- solvent
- external electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000002904 solvent Substances 0.000 claims description 46
- 238000004090 dissolution Methods 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 7
- 238000007747 plating Methods 0.000 claims description 6
- 238000002844 melting Methods 0.000 description 8
- 230000008018 melting Effects 0.000 description 8
- 229910052748 manganese Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 239000000919 ceramic Substances 0.000 description 5
- 238000007654 immersion Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 238000009966 trimming Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- 150000003624 transition metals Chemical class 0.000 description 4
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000010309 melting process Methods 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229920006015 heat resistant resin Polymers 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/22—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming
- H01C17/24—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material
- H01C17/2416—Apparatus or processes specially adapted for manufacturing resistors adapted for trimming by removing or adding resistive material by chemical etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49083—Heater type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49085—Thermally variable
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thermistors And Varistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、温度補償回路や温度検出素子に用いられるチップ型サーミスタの製造方法に関する。
【０００２】
【従来の技術】
従来のこの種のチップ型サーミスタは特開平７−７４００６号公報において開示されており、これを図８に示して詳細に説明する。
【０００３】
チップ型サーミスタ４１は、サーミスタ素体４２と外部電極４３，４３と内部電極４４，４４と表面電極４５とを備える。
サーミスタ素体４２はＭｎ，Ｎｉ，Ｃｏの酸化物を主成分としたセラミック半導体からなる。外部電極４３，４３はサーミスタ素体４２の両端部に形成されている。内部電極４４，４４はサーミスタ素体４２の内部に形成されており、サーミスタ素体４２の両端面において外部電極４３，４３と電気的に接続されている。表面電極４５はサーミスタ素体１の一方の表面に形成されており、外部電極４３，４３とは離間されている。
【０００４】
チップ型サーミスタ４１の抵抗値は、表面電極４５をトリミングすることにより調整される。すなわち、レーザービームを表面電極４５に照射してトリミング溝４５ｃを形成しトリミング電極４５ａ，４５ｂを得る。こうして、チップ型サーミスタ４１を所望する抵抗値にする。
【０００５】
【発明が解決しようとする課題】
しかしながら従来技術によれば、レーザーの放つエネルギーによってチップ型サーミスタが発熱してサーミスタ素体に微少なクラックが発生し、これによりトリミング調整後のチップ型サーミスタについても抵抗値にバラツキが生じる。。
【０００６】
さらに、大量に製造されるチップ型サーミスタに対して個々にレーザービームを照射してトリミングを行わなければならず、製造工程が煩雑で生産コストが高くなる。
【０００７】
本発明の目的は、上述の問題点を解消すべくなされたもので、サーミスタ素体を溶剤に浸漬させ、サーミスタ素体の露出面を溶解させて外部電極間の抵抗値を大きくさせることで、製造工程を簡易にして所望の抵抗値を小さなバラツキ範囲で得ることができるチップ型サーミスタと、このチップ型サーミスタの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るチップ型サーミスタの製造方法は、サーミスタ素体の両端部に外部電極を備えるチップ型サーミスタを準備する工程と、前記チップ型サーミスタを前記外部電極間の抵抗値に基づいて層別する工程と、前記層別されたチップ型サーミスタを溶剤に浸漬させ、各層の抵抗値に基づいて溶解量をそれぞれ異ならせ、前記サーミスタ素体の露出面を溶解させる工程と、を備えることを特徴とする。なお、前記溶剤はめっき液であることが好ましい。
【００１２】
また、本発明に係るチップ型サーミスタの製造方法は、サーミスタ素体の両端部に外部電極を備えるチップ型サーミスタを準備する工程と、前記チップ型サーミスタを前記外部電極間の抵抗値に基づいて層別する工程と、前記外部電極を覆うとともに、前記サーミスタ素体の一部が露出するようにレジスト層を形成する工程と、前記層別されたチップ型サーミスタを溶剤に浸漬させ、各層の抵抗値に基づいて溶解量をそれぞれ異ならせ、前記サーミスタ素体の露出面を溶解させる工程と、前記レジスト層を剥離する工程と、を備えることを特徴とする。
【００１４】
【発明の実施の形態】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの一つの実施形態について、図１に基づいて詳細に説明する。チップ型サーミスタ１は、サーミスタ素体２と外部電極３，３と内部電極４，４とを備え、サーミスタ素体２には溶解部６が形成されている。
【００１５】
サーミスタ素体２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、サーミスタ素体２の両端部に形成されている外部電極３，３を除くサーミスタ素体表面の一部が溶剤１０（図３（ａ））によって溶解されて溶解部６が形成されている。内部電極４，４はサーミスタ素体２の内部で一端が対向して形成されており他端は外部電極３，３に電気的に接続されている。
【００１６】
次に、チップ型サーミスタ１の製造方法について、図２及び図３に基づいて詳細に説明する。
まず、図２（ａ）に示すような内部電極４，４を備える溶解処理前のチップ型サーミスタ素体２ａを準備して、その両端部に導電性ペーストを塗布、焼付けして外部電極３，３を形成し、溶解処理前のチップ型サーミスタ１ａを得る。
【００１７】
次に、図２（ｂ）に示すように溶解処理前のチップ型サーミスタ１ａの両端部に備える外部電極３，３部分をそれぞれ端部側からレジスト材７にディップして、これを８０℃の温度で２０分乾燥させて、図２（ｃ）に示すような外部電極３，３がレジスト層８に覆われたチップ型サーミスタ１ｂを得る。レジスト材７は、溶剤１０によって溶解されない感光性樹脂、例えば環化ゴム系フォトレジスト等、を適宜用いることができる。
【００１８】
次に、図３（ａ）に示すようにレジスト被覆したチップ型サーミスタ１ｂを籠９に入れて溶剤１０に浸漬させ、溶剤１０を撹拌する。溶剤１０は、硝酸、硫酸、リン酸等の酸またはめっき液等を適宜用いることができる。こうして、図３（ｂ）に示すように溶解処理後のレジスト被覆したチップ型サーミスタ１ｃを得る。レジスト層８によって被覆されていない溶解処理前のチップ型サーミスタ素体２ａの露出面は、溶剤１０によって溶解されて溶解部６が形成される。溶解処理後にレジスト被覆したチップ型サーミスタ１ｃのレジスト層８を剥離液（図示せず）によって剥離して、図１に示すチップ型サーミスタ１を得る。
【００１９】
なお、溶剤１０としてはサーミスタ素体２を構成する全ての元素を溶解させてサーミスタ素体２の露出面を除去する、例えば硝酸、硫酸、リン酸等の酸またはめっき液等がある。また、溶剤１０として、サーミスタ素体２を構成する一部の元素を溶解させるもの、例えば塩化第２鉄液等があり、この場合Ｎｉを溶解させる。溶剤である塩化第２鉄液を用い、この液中にＭｎとＮｉを主成分とするサーミスタ素体２を浸漬させてサーミスタ素体２中のＮｉ成分のみ溶解させると、溶解された部分の抵抗は変化するため、サーミスタ素体２全体の抵抗値も変化する。
【００２０】
なお、溶剤１０の種類を例示したが、この溶剤１０についてはサーミスタ素体２を溶解するものを用いればよく、またレジスト材７は溶剤１０に溶解されない性質のものを適宜選択すればよい。
【００２１】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの他の実施形態について、図４に基づいて詳細に説明する。チップ型サーミスタ１１は、サーミスタ素体１２と外部電極１３，１３と内部電極１５ａ，１５ｂとを備え、サーミスタ素体１２には溶解部１６，１６が形成されている。
【００２２】
サーミスタ素体１２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、両端部の外部電極１３，１３形成部及び両主面の絶縁層１５ｂ，１５ｂ形成部を除く、サーミスタ素体１２が露出する側面の一部に溶解部１６，１６が形成されている。
【００２３】
表面電極１５ａ，１５ａは、サーミスタ素体１２の一方の主面上で互いに対向するように櫛歯形状に形成されており、それぞれ複数本の電極指を有して互いに間挿されている。また、表面電極１５ａ，１５ａは、サーミスタ素体１２の両端部において外部電極１３，１３の一方とそれぞれ電気的に接続されている。
【００２４】
絶縁層１５ｂ，１５ｂは、サーミスタ素体１２の一主面に形成された表面電極１５ａ，１５ａ及びそれに対向する他主面を覆うように形成されている。絶縁層１５ｂ，１５ｂに用いる絶縁材料は特に限定しないが、例えば、ＡＳＴＭ法Ｄ６４８による熱変形温度が１５０℃以上である耐熱性を有し、溶剤１０によって溶解されない、ポリイミドなどの耐熱性樹脂が好ましい。
【００２５】
次に、チップ型サーミスタ１１の製造方法について説明する。
まず、６面体のサーミスタ素体１２を準備し、この一主面にＡｇ等からなる電極材料をスパッタリングして表面電極１５ａ，１５ａを形成し、この表面電極１５ａ，１５ａ及び対向する他主面を覆うようにサーミスタ素体１２の両主面に絶縁材料を塗布して絶縁層１５ｂ，１５ｂを形成する。
【００２６】
次に、サーミスタ素体１２の両端部に導電性ペーストを塗布し焼付けして外部電極１３，１３を形成する。このとき、それぞれの表面電極１５ａ，１５ａがサーミスタ素体１２の端部において外部電極１３，１３の一方にそれぞれ電気的に接続される。こうして溶解処理前のチップ型サーミスタ（図示せず）を得る。
【００２７】
次に、前述した図１ないし３に基づく実施形態と同様に、溶解処理前のチップ型サーミスタの両端部にレジスト層を形成し、溶剤１０に浸漬し、レジスト層と絶縁層を除くサーミスタ素体１２の露出面を溶解させ、レジスト層を剥離液で剥離して、図４に示すチップ型サーミスタ１１を得る。この結果、サーミスタ素体１２が露出していたチップ型サーミスタ１１の両側面の一部が溶解されて溶解部１６が形成される。
【００２８】
なお、本実施形態において、絶縁層１５ｂ，１５ｂはサーミスタ素体１２の両主面に形成したが、表面電極１５ａ，１５ａが形成されている主面のみを覆うように絶縁層１５ｂを形成してもかまわない。この場合、サーミスタ素体１２の他方主面には絶縁層１５ｂが形成されないため、サーミスタ素体１２を溶剤に浸漬させた際に、サーミスタ素体１２の他方の主面にも溶解部分が形成される。
【００２９】
また、本実施形態は、サーミスタ素体１２の一方主面に表面電極１５ａ，１５ａを形成したが、他主面に形成してもかまわない。
【００３０】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態について、図５に基づいて詳細に説明する。チップ型サーミスタ２１は、サーミスタ素体２２と外部電極２３，２３と内部電極２４，２４とを備え、サーミスタ素体２２には溶解部２６が形成されている。
【００３１】
サーミスタ素体２２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、サーミスタ素体２２の両端部に形成されている外部電極２３，２３を除くサーミスタ素体表面の一部が溶剤１０（図３（ａ））によって溶解されて溶解部２６が形成されている。内部電極２４，２４はサーミスタ素体２２の内部で一端が対向して形成されており他端は外部電極２３，２３に電気的に接続されている。
【００３２】
次に、チップ型サーミスタ２１の製造方法について説明する。
まず、サーミスタ素体２２を準備し、この両端部に外部電極２３，２３を形成して、溶解処理前のチップ型サーミスタ（図示せず）を得る。
【００３３】
次に、溶解させる主面の一部、つまり溶解部２６に相当する領域を除くサーミスタ素体２２及び外部電極２３，２３にレジスト層（図示せず）を形成し、これを溶剤１０に浸漬させてサーミスタ素体２２の主面の一部を溶解させる。
【００３４】
次に、レジスト層を剥離液で剥離して、図５に示すチップ型サーミスタ２１を得る。この結果、チップ型サーミスタ２１はサーミスタ素体２２の露出面が溶解されて溶解部２６が形成される。
【００３５】
なお、本実施形態は、サーミスタ素体２２の露出する一主面を溶解させたが、レジスト層を形成する部分を適宜調整することで、サーミスタ素体２２の任意の部分を溶解させることができる。
【００３６】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態について、図６に基づいて詳細に説明する。チップ型サーミスタ３１は、サーミスタ素体３２と外部電極３３，３３と内部電極３４，３４とを備え、サーミスタ素体３２には溶解部３６が形成されている。
【００３７】
サーミスタ素体３２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、サーミスタ素体３２の両端部に形成されている外部電極３３，３３を除くサーミスタ素体表面の一部が溶剤１０（図３（ａ））によって溶解されて溶解部３６が形成されている。内部電極３４，３４はサーミスタ素体２２の内部で一端が対向して形成されており他端は外部電極３３，３３に電気的に接続されている。
【００３８】
次に、チップ型サーミスタ３１の製造方法について説明する。
まず、サーミスタ素体３２を準備し、この両端部に外部電極３３，３３を形成して、溶解処理前のチップ型サーミスタ（図示せず）を得る。
【００３９】
次に、溶解処理前のチップ型サーミスタを溶剤１０（図３（ａ））に浸漬させ、サーミスタ素体３２の露出面を溶解させて、図６（ａ）に示すチップサーミスタ３１を得る。この結果、チップ型サーミスタ３１の露出面が溶解されて溶解部３６が形成される。
【００４０】
なお、本実施形態においては、サーミスタ素体３２にレジスト層を形成することなくサーミスタ素体３２を溶剤１０に浸漬させて露出面を溶解させるため、溶剤１０としては、サーミスタ素体３２のみ溶解して外部電極３３，３３を溶解しない、例えばめっき液等、が適宜用いられる。
【００４１】
チップ型サーミスタを溶剤に浸漬させて溶解させるにあたり、あらかじめ一対の外部電極間の抵抗値を測定し、その抵抗値に基づいて層別した後、層別したグループのチップ型サーミスタ毎に溶剤へ浸漬させることで、全てのチップ型サーミスタを所望の抵抗値にすることができる。この抵抗値調整の方法について図６に示した実施形態を例に詳細に説明する。
【００４２】
まず、前記図２（ａ）に示した溶解処理前のチップ型サーミスタ１ａを複数準備する。その抵抗値、つまり外部電極３，３間の抵抗値分布は図７に示す曲線ａになる。なお、図７に示したグラフの横軸は抵抗値を、縦軸はその抵抗値を有する溶解処理前のチップ型サーミスタ１ａの数量を示す。
【００４３】
この溶解処理前のチップ型サーミスタ１ａを、最も低い抵抗値範囲をランクｂ１とし、以降、所定の抵抗値範囲毎に順にランクｂ２，ランクｂ３として，この例ではランクｂ７まで決定し、溶解処理前のチップ型サーミスタ１ａを層別する。
【００４４】
次に、層別された溶解処理前のチップ型サーミスタ１ａをこの抵抗ランクｂ１ないしｂ７毎に溶剤１０に浸漬させてサーミスタ素体２ａの露出面を溶解させる。
【００４５】
溶解処理前のチップ型サーミスタ１ａの抵抗値は、サーミスタ素体２ａの比抵抗、大きさや形状、外部電極３，３の形状や大きさ、あるいはこれらの組み合わせで決定される。本発明のように、溶剤１０に浸漬させるとサーミスタ素体２ａは溶解されて小さくなることから、溶解処理前のチップ型サーミスタ１ａの抵抗値は上昇する。すなわち、層別された抵抗ランクｂ１ないしｂ７のうち低い抵抗値、例えば抵抗ランクｂ１の溶解処理前のチップ型サーミスタ１ａについては、溶剤１０に浸漬させる時間を長くしてサーミスタ素体２ａを大きく溶解させ、抵抗値を大きく上げて目標とする抵抗値にする。他方、高い抵抗値、例えば抵抗ランクｂ６の溶解処理前のチップ型サーミスタについては、溶剤１０に浸漬させる時間を短くしてサーミスタ素体２ａを少なく溶解させて、抵抗値をわずかに上げて目標とする抵抗値にする。なお、抵抗ランクｂ７の溶解処理前のチップ型サーミスタは、すでに目標とする抵抗値範囲に入っているため、溶解させる必要はない。
【００４６】
こうして得られたチップ型サーミスタ３１の抵抗値分布は、図７に示す曲線ｃのようになる。目標とする抵抗値を中心として抵抗値バラツキの範囲が小さくなり、抵抗ランクｂ１ないしｂ７毎に溶剤に浸漬させる時間を異ならせることでチップ型サーミスタ３１の抵抗値バラツキを大幅に狭めることができる。
【００４７】
【実施例】
図６に示したチップ型サーミスタ３１の作成を以下のように具体的に行った。チップ型サーミスタ３１の目標とする抵抗値範囲を１０．０ＫΩ±０．１ＫΩとし、この目標値より低い抵抗値を有するように抵抗値範囲が８．７ＫΩないし１０．１ＫΩの溶解処理前のチップ型サーミスタ１ａを準備し、抵抗ランクの範囲を０．２ＫΩ毎にｂ１ないしｂ７に層別した。抵抗ランク毎に溶剤への浸漬時間を異ならせた。浸漬後の抵抗値を測定した結果をランク毎に表１にまとめた。なお、溶剤はめっき液を用いた。
【００４８】
【表１】
【００４９】
表１から明らかなように、チップ型サーミスタ３１の平均抵抗値は、抵抗値のバラツキが大きかった抵抗ランクｂ１ないしｂ７のすべてについて、目標とするバラツキが小さい抵抗値範囲９．９ＫΩないし１０．１ＫΩ内に入った。
【００５０】
なお、抵抗ランクｂ１ないしｂ７をより細分化して、細分化された抵抗ランク毎にきめ細かく溶剤に浸漬させる時間を設定すれば、より抵抗値のバラツキを小さくすることができる。
【００５１】
また、溶剤に浸漬させる時間を異ならせるかわりに、溶剤の濃度を異ならせた溶剤をランク別に準備しておき、それぞれの溶剤にほぼ同一時間浸漬させてもよい。
【００５２】
また、レジスト層の被り深さをランク毎に変化させることにより、溶剤の濃度、溶剤に浸漬させる時間を一定にして、抵抗値ばらつきを小さくすることができる。
【００５３】
また、前述の実施形態において、図１のチップ型サーミスタ１、図５のチップ型サーミスタ２１、図６のチップ型サーミスタ３１は、それぞれのサーミスタ素体２，２２，３２内部に一対の内部電極４，４、内部電極２４，２４、内部電極３４，３４を備えているが、内部電極の枚数及び形状は本実施形態に限定されるものではなく、また、内部電極４，２４，３４がサーミスタ素体２，２２，３２の内部にあって、いずれの外部電極３，２３，３３に電気的に非接続でもよい。また、サーミスタ素体２，２２，３２の内部にそれぞれ内部電極４，２４，３４を備えていなくてもよい。
【００５４】
また、図４に示したチップ型サーミスタ１１は内部電極を備えていないが、前述のチップ型サーミスタ１，２１，３１と同様に内部電極を備えてもよい。
【００５５】
また、本発明の実施形態は負特性サーミスタを用いて説明したが、例えばＢａＴｉＯ３を主成分とする正特性サーミスタについても適用することができる。
【００５６】
【発明の効果】
以上のように本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタによれば、サーミスタ素体と、このサーミスタ素体の両端部に形成された外部電極とを備え、前記サーミスタ素体は、前記外部電極を除く素体の露出面が溶解されていることで、抵抗値のバラツキを小さくすることができ、良品率を高めてコストダウンを図り得るチップサーミスタを提供することができる。
【００５７】
また、一対の外部電極間の抵抗値に基づいて溶剤に浸漬させることで、少ない手間で大量にばらつき範囲が狭いサーミスタを得ることができる。
【図面の簡単な説明】
【図１】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの一つの実施形態を示し、（ａ）は斜視図、（ｂ）はＳ１−Ｓ１による断面図である。
【図２】図１のチップ型サーミスタにレジスト層を形成する工程を示す説明図である。
【図３】図１のチップ型サーミスタの製造における溶解工程を示す説明図である。
【図４】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの他の実施形態を示し、（ａ）は斜視図、（ｂ）はＳ２−Ｓ２による断面図である。
【図５】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態を示し、（ａ）は斜視図、（ｂ）はＳ３−Ｓ３による断面図である。
【図６】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態を示し、（ａ）は斜視図、（ｂ）はＳ４−Ｓ４による断面図である。
【図７】サーミスタ素体の溶解前と溶解後の抵抗値分布を示すグラフである。
【図８】従来のチップ型サーミスタに関し、（ａ）は斜視図、（ｂ）はＳ５−Ｓ５による断面図である。
【発明の属する技術分野】
本発明は、温度補償回路や温度検出素子に用いられるチップ型サーミスタの製造方法に関する。
【０００２】
【従来の技術】
従来のこの種のチップ型サーミスタは特開平７−７４００６号公報において開示されており、これを図８に示して詳細に説明する。
【０００３】
チップ型サーミスタ４１は、サーミスタ素体４２と外部電極４３，４３と内部電極４４，４４と表面電極４５とを備える。
サーミスタ素体４２はＭｎ，Ｎｉ，Ｃｏの酸化物を主成分としたセラミック半導体からなる。外部電極４３，４３はサーミスタ素体４２の両端部に形成されている。内部電極４４，４４はサーミスタ素体４２の内部に形成されており、サーミスタ素体４２の両端面において外部電極４３，４３と電気的に接続されている。表面電極４５はサーミスタ素体１の一方の表面に形成されており、外部電極４３，４３とは離間されている。
【０００４】
チップ型サーミスタ４１の抵抗値は、表面電極４５をトリミングすることにより調整される。すなわち、レーザービームを表面電極４５に照射してトリミング溝４５ｃを形成しトリミング電極４５ａ，４５ｂを得る。こうして、チップ型サーミスタ４１を所望する抵抗値にする。
【０００５】
【発明が解決しようとする課題】
しかしながら従来技術によれば、レーザーの放つエネルギーによってチップ型サーミスタが発熱してサーミスタ素体に微少なクラックが発生し、これによりトリミング調整後のチップ型サーミスタについても抵抗値にバラツキが生じる。。
【０００６】
さらに、大量に製造されるチップ型サーミスタに対して個々にレーザービームを照射してトリミングを行わなければならず、製造工程が煩雑で生産コストが高くなる。
【０００７】
本発明の目的は、上述の問題点を解消すべくなされたもので、サーミスタ素体を溶剤に浸漬させ、サーミスタ素体の露出面を溶解させて外部電極間の抵抗値を大きくさせることで、製造工程を簡易にして所望の抵抗値を小さなバラツキ範囲で得ることができるチップ型サーミスタと、このチップ型サーミスタの製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るチップ型サーミスタの製造方法は、サーミスタ素体の両端部に外部電極を備えるチップ型サーミスタを準備する工程と、前記チップ型サーミスタを前記外部電極間の抵抗値に基づいて層別する工程と、前記層別されたチップ型サーミスタを溶剤に浸漬させ、各層の抵抗値に基づいて溶解量をそれぞれ異ならせ、前記サーミスタ素体の露出面を溶解させる工程と、を備えることを特徴とする。なお、前記溶剤はめっき液であることが好ましい。
【００１２】
また、本発明に係るチップ型サーミスタの製造方法は、サーミスタ素体の両端部に外部電極を備えるチップ型サーミスタを準備する工程と、前記チップ型サーミスタを前記外部電極間の抵抗値に基づいて層別する工程と、前記外部電極を覆うとともに、前記サーミスタ素体の一部が露出するようにレジスト層を形成する工程と、前記層別されたチップ型サーミスタを溶剤に浸漬させ、各層の抵抗値に基づいて溶解量をそれぞれ異ならせ、前記サーミスタ素体の露出面を溶解させる工程と、前記レジスト層を剥離する工程と、を備えることを特徴とする。
【００１４】
【発明の実施の形態】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの一つの実施形態について、図１に基づいて詳細に説明する。チップ型サーミスタ１は、サーミスタ素体２と外部電極３，３と内部電極４，４とを備え、サーミスタ素体２には溶解部６が形成されている。
【００１５】
サーミスタ素体２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、サーミスタ素体２の両端部に形成されている外部電極３，３を除くサーミスタ素体表面の一部が溶剤１０（図３（ａ））によって溶解されて溶解部６が形成されている。内部電極４，４はサーミスタ素体２の内部で一端が対向して形成されており他端は外部電極３，３に電気的に接続されている。
【００１６】
次に、チップ型サーミスタ１の製造方法について、図２及び図３に基づいて詳細に説明する。
まず、図２（ａ）に示すような内部電極４，４を備える溶解処理前のチップ型サーミスタ素体２ａを準備して、その両端部に導電性ペーストを塗布、焼付けして外部電極３，３を形成し、溶解処理前のチップ型サーミスタ１ａを得る。
【００１７】
次に、図２（ｂ）に示すように溶解処理前のチップ型サーミスタ１ａの両端部に備える外部電極３，３部分をそれぞれ端部側からレジスト材７にディップして、これを８０℃の温度で２０分乾燥させて、図２（ｃ）に示すような外部電極３，３がレジスト層８に覆われたチップ型サーミスタ１ｂを得る。レジスト材７は、溶剤１０によって溶解されない感光性樹脂、例えば環化ゴム系フォトレジスト等、を適宜用いることができる。
【００１８】
次に、図３（ａ）に示すようにレジスト被覆したチップ型サーミスタ１ｂを籠９に入れて溶剤１０に浸漬させ、溶剤１０を撹拌する。溶剤１０は、硝酸、硫酸、リン酸等の酸またはめっき液等を適宜用いることができる。こうして、図３（ｂ）に示すように溶解処理後のレジスト被覆したチップ型サーミスタ１ｃを得る。レジスト層８によって被覆されていない溶解処理前のチップ型サーミスタ素体２ａの露出面は、溶剤１０によって溶解されて溶解部６が形成される。溶解処理後にレジスト被覆したチップ型サーミスタ１ｃのレジスト層８を剥離液（図示せず）によって剥離して、図１に示すチップ型サーミスタ１を得る。
【００１９】
なお、溶剤１０としてはサーミスタ素体２を構成する全ての元素を溶解させてサーミスタ素体２の露出面を除去する、例えば硝酸、硫酸、リン酸等の酸またはめっき液等がある。また、溶剤１０として、サーミスタ素体２を構成する一部の元素を溶解させるもの、例えば塩化第２鉄液等があり、この場合Ｎｉを溶解させる。溶剤である塩化第２鉄液を用い、この液中にＭｎとＮｉを主成分とするサーミスタ素体２を浸漬させてサーミスタ素体２中のＮｉ成分のみ溶解させると、溶解された部分の抵抗は変化するため、サーミスタ素体２全体の抵抗値も変化する。
【００２０】
なお、溶剤１０の種類を例示したが、この溶剤１０についてはサーミスタ素体２を溶解するものを用いればよく、またレジスト材７は溶剤１０に溶解されない性質のものを適宜選択すればよい。
【００２１】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの他の実施形態について、図４に基づいて詳細に説明する。チップ型サーミスタ１１は、サーミスタ素体１２と外部電極１３，１３と内部電極１５ａ，１５ｂとを備え、サーミスタ素体１２には溶解部１６，１６が形成されている。
【００２２】
サーミスタ素体１２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、両端部の外部電極１３，１３形成部及び両主面の絶縁層１５ｂ，１５ｂ形成部を除く、サーミスタ素体１２が露出する側面の一部に溶解部１６，１６が形成されている。
【００２３】
表面電極１５ａ，１５ａは、サーミスタ素体１２の一方の主面上で互いに対向するように櫛歯形状に形成されており、それぞれ複数本の電極指を有して互いに間挿されている。また、表面電極１５ａ，１５ａは、サーミスタ素体１２の両端部において外部電極１３，１３の一方とそれぞれ電気的に接続されている。
【００２４】
絶縁層１５ｂ，１５ｂは、サーミスタ素体１２の一主面に形成された表面電極１５ａ，１５ａ及びそれに対向する他主面を覆うように形成されている。絶縁層１５ｂ，１５ｂに用いる絶縁材料は特に限定しないが、例えば、ＡＳＴＭ法Ｄ６４８による熱変形温度が１５０℃以上である耐熱性を有し、溶剤１０によって溶解されない、ポリイミドなどの耐熱性樹脂が好ましい。
【００２５】
次に、チップ型サーミスタ１１の製造方法について説明する。
まず、６面体のサーミスタ素体１２を準備し、この一主面にＡｇ等からなる電極材料をスパッタリングして表面電極１５ａ，１５ａを形成し、この表面電極１５ａ，１５ａ及び対向する他主面を覆うようにサーミスタ素体１２の両主面に絶縁材料を塗布して絶縁層１５ｂ，１５ｂを形成する。
【００２６】
次に、サーミスタ素体１２の両端部に導電性ペーストを塗布し焼付けして外部電極１３，１３を形成する。このとき、それぞれの表面電極１５ａ，１５ａがサーミスタ素体１２の端部において外部電極１３，１３の一方にそれぞれ電気的に接続される。こうして溶解処理前のチップ型サーミスタ（図示せず）を得る。
【００２７】
次に、前述した図１ないし３に基づく実施形態と同様に、溶解処理前のチップ型サーミスタの両端部にレジスト層を形成し、溶剤１０に浸漬し、レジスト層と絶縁層を除くサーミスタ素体１２の露出面を溶解させ、レジスト層を剥離液で剥離して、図４に示すチップ型サーミスタ１１を得る。この結果、サーミスタ素体１２が露出していたチップ型サーミスタ１１の両側面の一部が溶解されて溶解部１６が形成される。
【００２８】
なお、本実施形態において、絶縁層１５ｂ，１５ｂはサーミスタ素体１２の両主面に形成したが、表面電極１５ａ，１５ａが形成されている主面のみを覆うように絶縁層１５ｂを形成してもかまわない。この場合、サーミスタ素体１２の他方主面には絶縁層１５ｂが形成されないため、サーミスタ素体１２を溶剤に浸漬させた際に、サーミスタ素体１２の他方の主面にも溶解部分が形成される。
【００２９】
また、本実施形態は、サーミスタ素体１２の一方主面に表面電極１５ａ，１５ａを形成したが、他主面に形成してもかまわない。
【００３０】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態について、図５に基づいて詳細に説明する。チップ型サーミスタ２１は、サーミスタ素体２２と外部電極２３，２３と内部電極２４，２４とを備え、サーミスタ素体２２には溶解部２６が形成されている。
【００３１】
サーミスタ素体２２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、サーミスタ素体２２の両端部に形成されている外部電極２３，２３を除くサーミスタ素体表面の一部が溶剤１０（図３（ａ））によって溶解されて溶解部２６が形成されている。内部電極２４，２４はサーミスタ素体２２の内部で一端が対向して形成されており他端は外部電極２３，２３に電気的に接続されている。
【００３２】
次に、チップ型サーミスタ２１の製造方法について説明する。
まず、サーミスタ素体２２を準備し、この両端部に外部電極２３，２３を形成して、溶解処理前のチップ型サーミスタ（図示せず）を得る。
【００３３】
次に、溶解させる主面の一部、つまり溶解部２６に相当する領域を除くサーミスタ素体２２及び外部電極２３，２３にレジスト層（図示せず）を形成し、これを溶剤１０に浸漬させてサーミスタ素体２２の主面の一部を溶解させる。
【００３４】
次に、レジスト層を剥離液で剥離して、図５に示すチップ型サーミスタ２１を得る。この結果、チップ型サーミスタ２１はサーミスタ素体２２の露出面が溶解されて溶解部２６が形成される。
【００３５】
なお、本実施形態は、サーミスタ素体２２の露出する一主面を溶解させたが、レジスト層を形成する部分を適宜調整することで、サーミスタ素体２２の任意の部分を溶解させることができる。
【００３６】
本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態について、図６に基づいて詳細に説明する。チップ型サーミスタ３１は、サーミスタ素体３２と外部電極３３，３３と内部電極３４，３４とを備え、サーミスタ素体３２には溶解部３６が形成されている。
【００３７】
サーミスタ素体３２は、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅ、Ｃｕ、Ａｌなどの複数の遷移金属の酸化物を主成分としたセラミック半導体からなり、サーミスタ素体３２の両端部に形成されている外部電極３３，３３を除くサーミスタ素体表面の一部が溶剤１０（図３（ａ））によって溶解されて溶解部３６が形成されている。内部電極３４，３４はサーミスタ素体２２の内部で一端が対向して形成されており他端は外部電極３３，３３に電気的に接続されている。
【００３８】
次に、チップ型サーミスタ３１の製造方法について説明する。
まず、サーミスタ素体３２を準備し、この両端部に外部電極３３，３３を形成して、溶解処理前のチップ型サーミスタ（図示せず）を得る。
【００３９】
次に、溶解処理前のチップ型サーミスタを溶剤１０（図３（ａ））に浸漬させ、サーミスタ素体３２の露出面を溶解させて、図６（ａ）に示すチップサーミスタ３１を得る。この結果、チップ型サーミスタ３１の露出面が溶解されて溶解部３６が形成される。
【００４０】
なお、本実施形態においては、サーミスタ素体３２にレジスト層を形成することなくサーミスタ素体３２を溶剤１０に浸漬させて露出面を溶解させるため、溶剤１０としては、サーミスタ素体３２のみ溶解して外部電極３３，３３を溶解しない、例えばめっき液等、が適宜用いられる。
【００４１】
チップ型サーミスタを溶剤に浸漬させて溶解させるにあたり、あらかじめ一対の外部電極間の抵抗値を測定し、その抵抗値に基づいて層別した後、層別したグループのチップ型サーミスタ毎に溶剤へ浸漬させることで、全てのチップ型サーミスタを所望の抵抗値にすることができる。この抵抗値調整の方法について図６に示した実施形態を例に詳細に説明する。
【００４２】
まず、前記図２（ａ）に示した溶解処理前のチップ型サーミスタ１ａを複数準備する。その抵抗値、つまり外部電極３，３間の抵抗値分布は図７に示す曲線ａになる。なお、図７に示したグラフの横軸は抵抗値を、縦軸はその抵抗値を有する溶解処理前のチップ型サーミスタ１ａの数量を示す。
【００４３】
この溶解処理前のチップ型サーミスタ１ａを、最も低い抵抗値範囲をランクｂ１とし、以降、所定の抵抗値範囲毎に順にランクｂ２，ランクｂ３として，この例ではランクｂ７まで決定し、溶解処理前のチップ型サーミスタ１ａを層別する。
【００４４】
次に、層別された溶解処理前のチップ型サーミスタ１ａをこの抵抗ランクｂ１ないしｂ７毎に溶剤１０に浸漬させてサーミスタ素体２ａの露出面を溶解させる。
【００４５】
溶解処理前のチップ型サーミスタ１ａの抵抗値は、サーミスタ素体２ａの比抵抗、大きさや形状、外部電極３，３の形状や大きさ、あるいはこれらの組み合わせで決定される。本発明のように、溶剤１０に浸漬させるとサーミスタ素体２ａは溶解されて小さくなることから、溶解処理前のチップ型サーミスタ１ａの抵抗値は上昇する。すなわち、層別された抵抗ランクｂ１ないしｂ７のうち低い抵抗値、例えば抵抗ランクｂ１の溶解処理前のチップ型サーミスタ１ａについては、溶剤１０に浸漬させる時間を長くしてサーミスタ素体２ａを大きく溶解させ、抵抗値を大きく上げて目標とする抵抗値にする。他方、高い抵抗値、例えば抵抗ランクｂ６の溶解処理前のチップ型サーミスタについては、溶剤１０に浸漬させる時間を短くしてサーミスタ素体２ａを少なく溶解させて、抵抗値をわずかに上げて目標とする抵抗値にする。なお、抵抗ランクｂ７の溶解処理前のチップ型サーミスタは、すでに目標とする抵抗値範囲に入っているため、溶解させる必要はない。
【００４６】
こうして得られたチップ型サーミスタ３１の抵抗値分布は、図７に示す曲線ｃのようになる。目標とする抵抗値を中心として抵抗値バラツキの範囲が小さくなり、抵抗ランクｂ１ないしｂ７毎に溶剤に浸漬させる時間を異ならせることでチップ型サーミスタ３１の抵抗値バラツキを大幅に狭めることができる。
【００４７】
【実施例】
図６に示したチップ型サーミスタ３１の作成を以下のように具体的に行った。チップ型サーミスタ３１の目標とする抵抗値範囲を１０．０ＫΩ±０．１ＫΩとし、この目標値より低い抵抗値を有するように抵抗値範囲が８．７ＫΩないし１０．１ＫΩの溶解処理前のチップ型サーミスタ１ａを準備し、抵抗ランクの範囲を０．２ＫΩ毎にｂ１ないしｂ７に層別した。抵抗ランク毎に溶剤への浸漬時間を異ならせた。浸漬後の抵抗値を測定した結果をランク毎に表１にまとめた。なお、溶剤はめっき液を用いた。
【００４８】
【表１】
表１から明らかなように、チップ型サーミスタ３１の平均抵抗値は、抵抗値のバラツキが大きかった抵抗ランクｂ１ないしｂ７のすべてについて、目標とするバラツキが小さい抵抗値範囲９．９ＫΩないし１０．１ＫΩ内に入った。
【００５０】
なお、抵抗ランクｂ１ないしｂ７をより細分化して、細分化された抵抗ランク毎にきめ細かく溶剤に浸漬させる時間を設定すれば、より抵抗値のバラツキを小さくすることができる。
【００５１】
また、溶剤に浸漬させる時間を異ならせるかわりに、溶剤の濃度を異ならせた溶剤をランク別に準備しておき、それぞれの溶剤にほぼ同一時間浸漬させてもよい。
【００５２】
また、レジスト層の被り深さをランク毎に変化させることにより、溶剤の濃度、溶剤に浸漬させる時間を一定にして、抵抗値ばらつきを小さくすることができる。
【００５３】
また、前述の実施形態において、図１のチップ型サーミスタ１、図５のチップ型サーミスタ２１、図６のチップ型サーミスタ３１は、それぞれのサーミスタ素体２，２２，３２内部に一対の内部電極４，４、内部電極２４，２４、内部電極３４，３４を備えているが、内部電極の枚数及び形状は本実施形態に限定されるものではなく、また、内部電極４，２４，３４がサーミスタ素体２，２２，３２の内部にあって、いずれの外部電極３，２３，３３に電気的に非接続でもよい。また、サーミスタ素体２，２２，３２の内部にそれぞれ内部電極４，２４，３４を備えていなくてもよい。
【００５４】
また、図４に示したチップ型サーミスタ１１は内部電極を備えていないが、前述のチップ型サーミスタ１，２１，３１と同様に内部電極を備えてもよい。
【００５５】
また、本発明の実施形態は負特性サーミスタを用いて説明したが、例えばＢａＴｉＯ３を主成分とする正特性サーミスタについても適用することができる。
【００５６】
【発明の効果】
以上のように本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタによれば、サーミスタ素体と、このサーミスタ素体の両端部に形成された外部電極とを備え、前記サーミスタ素体は、前記外部電極を除く素体の露出面が溶解されていることで、抵抗値のバラツキを小さくすることができ、良品率を高めてコストダウンを図り得るチップサーミスタを提供することができる。
【００５７】
また、一対の外部電極間の抵抗値に基づいて溶剤に浸漬させることで、少ない手間で大量にばらつき範囲が狭いサーミスタを得ることができる。
【図面の簡単な説明】
【図１】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの一つの実施形態を示し、（ａ）は斜視図、（ｂ）はＳ１−Ｓ１による断面図である。
【図２】図１のチップ型サーミスタにレジスト層を形成する工程を示す説明図である。
【図３】図１のチップ型サーミスタの製造における溶解工程を示す説明図である。
【図４】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタの他の実施形態を示し、（ａ）は斜視図、（ｂ）はＳ２−Ｓ２による断面図である。
【図５】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態を示し、（ａ）は斜視図、（ｂ）はＳ３−Ｓ３による断面図である。
【図６】本発明に係るチップ型サーミスタの製造方法を用いて作製されるチップ型サーミスタのさらに他の実施形態を示し、（ａ）は斜視図、（ｂ）はＳ４−Ｓ４による断面図である。
【図７】サーミスタ素体の溶解前と溶解後の抵抗値分布を示すグラフである。
【図８】従来のチップ型サーミスタに関し、（ａ）は斜視図、（ｂ）はＳ５−Ｓ５による断面図である。
Claims (3)
- サーミスタ素体の両端部に外部電極を備えるチップ型サーミスタを準備する工程と、
前記チップ型サーミスタを前記外部電極間の抵抗値に基づいて層別する工程と、前記層別されたチップ型サーミスタを溶剤に浸漬させ、各層の抵抗値に基づいて溶解量をそれぞれ異ならせ、前記サーミスタ素体の露出面を溶解させる工程と、を備えることを特徴とするチップ型サーミスタの製造方法。 - 前記溶剤はめっき液であることを特徴とする請求項１に記載のチップ型サーミスタの製造方法。
- サーミスタ素体の両端部に外部電極を備えるチップ型サーミスタを準備する工程と、
前記チップ型サーミスタを前記外部電極間の抵抗値に基づいて層別する工程と、前記外部電極を覆うとともに、前記サーミスタ素体の一部が露出するようにレジスト層を形成する工程と、
前記層別されたチップ型サーミスタを溶剤に浸漬させ、各層の抵抗値に基づいて溶解量をそれぞれ異ならせ、前記サーミスタ素体の露出面を溶解させる工程と、前記レジスト層を剥離する工程と、
を備えることを特徴とするチップ型サーミスタの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03626999A JP3624395B2 (ja) | 1999-02-15 | 1999-02-15 | チップ型サーミスタの製造方法 |
| US09/487,158 US20020089065A1 (en) | 1999-02-15 | 2000-01-19 | Thermistor chips |
| DE10005800A DE10005800B4 (de) | 1999-02-15 | 2000-02-10 | Verfahren zum Herstellen von Thermistorchips |
| US10/354,253 US6935015B2 (en) | 1999-02-15 | 2003-01-28 | Method of producing thermistor chips |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03626999A JP3624395B2 (ja) | 1999-02-15 | 1999-02-15 | チップ型サーミスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000235904A JP2000235904A (ja) | 2000-08-29 |
| JP3624395B2 true JP3624395B2 (ja) | 2005-03-02 |
Family
ID=12465056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03626999A Expired - Lifetime JP3624395B2 (ja) | 1999-02-15 | 1999-02-15 | チップ型サーミスタの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20020089065A1 (ja) |
| JP (1) | JP3624395B2 (ja) |
| DE (1) | DE10005800B4 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4505925B2 (ja) * | 2000-02-21 | 2010-07-21 | 株式会社村田製作所 | チップ型サーミスタ素子 |
| DE10302800A1 (de) * | 2003-01-24 | 2004-08-12 | Epcos Ag | Verfahren zur Herstellung eines Bauelements |
| DE102006033691A1 (de) * | 2006-07-20 | 2008-01-31 | Epcos Ag | Widerstandselement mit PTC-Eigenschaften und hoher elektrischer und thermischer Leitfähigkeit |
| TWI394176B (zh) * | 2009-03-06 | 2013-04-21 | Sfi Electronics Technology Inc | 一種晶片型熱敏電阻及其製法 |
| JP5929998B2 (ja) * | 2014-10-10 | 2016-06-08 | Tdk株式会社 | チップサーミスタ |
| JP6497396B2 (ja) | 2014-12-15 | 2019-04-10 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP6228532B2 (ja) * | 2014-12-19 | 2017-11-08 | Tdk株式会社 | サーミスタ |
| WO2016139975A1 (ja) * | 2015-03-04 | 2016-09-09 | 株式会社村田製作所 | 基板埋め込み用ｎｔｃサーミスタおよびその製造方法 |
| JP6477375B2 (ja) * | 2015-09-14 | 2019-03-06 | 株式会社村田製作所 | コイル部品 |
| US10566129B2 (en) * | 2016-09-30 | 2020-02-18 | Taiyo Yuden Co., Ltd. | Electronic component |
| CN106710756A (zh) * | 2016-12-20 | 2017-05-24 | 上海长园维安电子线路保护有限公司 | 具有外部电气测试点的电路保护组件 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US1784435A (en) * | 1925-11-07 | 1930-12-09 | Union Switch & Signal Co | Method of preparing resistance units |
| US2609644A (en) * | 1949-09-10 | 1952-09-09 | Garrett Corp | Method of processing electrical elements |
| US3351882A (en) * | 1964-10-09 | 1967-11-07 | Polyelectric Corp | Plastic resistance elements and methods for making same |
| DE2926328A1 (de) * | 1979-06-29 | 1981-01-29 | Licentia Gmbh | Verfahren zum abgleichen von nickel- phosphor-duennfilmwiderstaenden durch schichtverduennung |
| JPS5827643B2 (ja) * | 1979-07-13 | 1983-06-10 | 株式会社日立製作所 | 非直線抵抗体およびその製法 |
| US4317027A (en) * | 1980-04-21 | 1982-02-23 | Raychem Corporation | Circuit protection devices |
| DE3125802A1 (de) * | 1981-06-30 | 1983-01-13 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung flaechenmaessig begrenzter, loetfaehiger metallschichten auf elektrischen bauelementen |
| US4549161A (en) * | 1982-02-17 | 1985-10-22 | Raychem Corporation | PTC Circuit protection device |
| DD223286A1 (de) * | 1984-01-26 | 1985-06-05 | Robotron Messelekt | Anordnung zum definierten, elektrolytischen abgleichaetzen von widerstandselementen |
| US4857880A (en) * | 1985-03-14 | 1989-08-15 | Raychem Corporation | Electrical devices comprising cross-linked conductive polymers |
| US4924074A (en) * | 1987-09-30 | 1990-05-08 | Raychem Corporation | Electrical device comprising conductive polymers |
| JP2662003B2 (ja) | 1988-12-29 | 1997-10-08 | 松下電器産業株式会社 | 積層型セラミックチップコンデンサーの製造方法 |
| US5303115A (en) * | 1992-01-27 | 1994-04-12 | Raychem Corporation | PTC circuit protection device comprising mechanical stress riser |
| JP3277291B2 (ja) | 1992-03-30 | 2002-04-22 | 太陽誘電株式会社 | チップ型サーミスタの製造方法 |
| WO1995034084A1 (en) * | 1994-06-09 | 1995-12-14 | Raychem Corporation | Electrical devices |
| JPH0917607A (ja) * | 1995-06-26 | 1997-01-17 | Taiyo Yuden Co Ltd | チップ状回路部品とその製造方法 |
| JP3175102B2 (ja) * | 1996-05-20 | 2001-06-11 | 株式会社村田製作所 | 正特性サーミスタ素体および正特性サーミスタ |
| EP0952591B1 (en) * | 1996-09-20 | 2005-02-16 | Matsushita Electric Industrial Co., Ltd. | Ptc thermistor |
| JP3060966B2 (ja) * | 1996-10-09 | 2000-07-10 | 株式会社村田製作所 | チップ型サーミスタおよびその製造方法 |
| JPH10116706A (ja) | 1996-10-11 | 1998-05-06 | Mitsubishi Materials Corp | チップ型サーミスタ及びその製造方法 |
| US6172592B1 (en) * | 1997-10-24 | 2001-01-09 | Murata Manufacturing Co., Ltd. | Thermistor with comb-shaped electrodes |
-
1999
- 1999-02-15 JP JP03626999A patent/JP3624395B2/ja not_active Expired - Lifetime
-
2000
- 2000-01-19 US US09/487,158 patent/US20020089065A1/en not_active Abandoned
- 2000-02-10 DE DE10005800A patent/DE10005800B4/de not_active Expired - Lifetime
-
2003
- 2003-01-28 US US10/354,253 patent/US6935015B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6935015B2 (en) | 2005-08-30 |
| DE10005800A1 (de) | 2001-02-01 |
| US20030112116A1 (en) | 2003-06-19 |
| US20020089065A1 (en) | 2002-07-11 |
| JP2000235904A (ja) | 2000-08-29 |
| DE10005800B4 (de) | 2013-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3624395B2 (ja) | チップ型サーミスタの製造方法 | |
| JPH09190902A (ja) | チップ型抵抗器の構造及びその製造方法 | |
| JP3498919B2 (ja) | ヒューズ機能を有する金属皮膜抵抗器とその製造方法 | |
| US3616282A (en) | Method of producing thin-film circuit elements | |
| JPWO1994027302A1 (ja) | ヒューズ機能を有する金属皮膜抵抗器とその製造方法 | |
| JPH04185103A (ja) | 誘電体共振器及びその製造方法 | |
| JPH08213221A (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPS5846161B2 (ja) | 耐熱性絶縁体基板の導電端子 | |
| JP2562368B2 (ja) | 固体電解コンデンサの製造方法 | |
| JPH08330105A (ja) | 電子部品 | |
| JP7349317B2 (ja) | チップ部品およびチップ部品の製造方法 | |
| JPH0822903A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH0314040Y2 (ja) | ||
| JPS60236207A (ja) | 積層型電子部品の電極形成方法 | |
| JPS59219924A (ja) | 固体電解コンデンサの製造方法 | |
| JPH0395909A (ja) | 貫通型磁器コンデンサ | |
| JPH01146301A (ja) | 正特性サーミスタの製造方法 | |
| TWI343225B (ja) | ||
| JP2000188203A (ja) | 抵抗器およびその製造方法 | |
| JPH04144222A (ja) | チップ形固体電解コンデンサ | |
| JP2002217002A (ja) | セラミック電子部品の製造方法 | |
| JPS62156801A (ja) | 薄膜チツプ抵抗体の製法 | |
| JP2000188456A (ja) | 抵抗器およびその製造方法 | |
| JPH02310902A (ja) | 抵抗基板およびチップ抵抗体の製造方法 | |
| JP2000216037A (ja) | 積層チップインダクタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121210 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |