[go: up one dir, main page]

JP3608985B2 - Semiconductor laser device and manufacturing method thereof - Google Patents

Semiconductor laser device and manufacturing method thereof Download PDF

Info

Publication number
JP3608985B2
JP3608985B2 JP26496399A JP26496399A JP3608985B2 JP 3608985 B2 JP3608985 B2 JP 3608985B2 JP 26496399 A JP26496399 A JP 26496399A JP 26496399 A JP26496399 A JP 26496399A JP 3608985 B2 JP3608985 B2 JP 3608985B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor laser
laser device
dielectric film
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26496399A
Other languages
Japanese (ja)
Other versions
JP2001094207A (en
Inventor
文弘 厚主
伸一 川戸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP26496399A priority Critical patent/JP3608985B2/en
Publication of JP2001094207A publication Critical patent/JP2001094207A/en
Application granted granted Critical
Publication of JP3608985B2 publication Critical patent/JP3608985B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、光ディスクシステムの光源等に用いられる半導体レーザ素子及びその製造方法に関するものであり、特に高出力動作の特性に優れた窓構造半導体レーザ素子及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、CD−R/RWやDVD−R/RWに代表される光ディスクへの情報書込においてその書込スピードを向上させる為、光出力が100mWを超える半導体レーザの出現が期待されている。半導体レーザの高出力化とその信頼性確保に対する課題は、端面劣化の抑制並びに低電流化の実現であり、これら課題に対して活性層を量子井戸とし、端面近傍の量子井戸活性層を無秩序化した窓構造半導体レーザが提案されている。これは、従来の誘電体膜による共振器端面の保護だけではいわゆるCOD(Catastrophic Optical Damage)による端面破壊が生じ、良好な高出力特性を得ることが不可能であったためである。CODの発生するレーザ光出力レベルを向上させるため、共振器端面を窓構造とし、端面での光吸収を無くすことによって高出力動作可能な半導体レーザ素子が実現できるというものである。このような窓構造を有する半導体レーザの従来技術として、特開平9−23037号公報に記載されている半導体レーザ素子の構造を図10に示す。
【0003】
図10において、(a)は光出射端面を含む斜視図、(b)は(a)のIa−Ia線における導波路の断面図、即ち、レーザ光の進行方向に平行な方向の断面を表わす図である。また、(c)は(a)のIb−Ib線における層厚方向の断面図、即ち、レーザ光の進行方向に垂直な面を表わす図である。図10において、1001はGaAs基板、1002はn型AlGaAs下クラッド層、1003は量子井戸活性層、1004aはp型AlGaAs第1上クラッド層、1004bはp型AlGaAs第2上クラッド層、1005はp型GaAsコンタクト層、1006(斜線部)は空孔拡散領域、1007(斜線部)はプロトン注入領域、1008はn側電極、1009はp側電極、1020レーザ共振器端面、1003aは量子井戸活性層1003のレーザ発振に寄与する領域、1003bは量子井戸活性層1003のレーザ共振器端面1020近傍に形成された窓構造領域である。
【0004】
次に従来の半導体レーザ素子の製造方法を図11に示す工程図を参照して説明する。
【0005】
n型GaAs基板1001上にn型AlGaAs下クラッド層1002、量子井戸活性層1003、p型AlGaAs第1上クラッド層1004aを順次エピタキシャル成長する(図11(a))。次にp型AlGaAs第1上クラッド層1004a表面上にSiO2膜1010を形成し、レーザ共振器端面に達しない長さで、レーザ共振器方向に伸びるストライプ状の開口部1010aを形成する(図11(b))。次にこのウエハをAs雰囲気下、800℃以上の温度で熱アニールすると、SiO2膜1010が接するp型AlGaAs第1上クラッド層1004a表面からGa原子を吸い上げ、p型AlGaAs第1上クラッド層1004a中にGa空孔が生成し、この空孔が結晶内部の量子井戸層活性層1003に達するまで拡散し、量子井戸層構造を無秩序化させる。無秩序化した活性層領域では実効的な禁制帯幅が広がるため、発振レーザ光に対し透明な窓として機能する。
【0006】
さらに、SiO2膜1010を除去し、p型AlGaAs第1上クラッド層1004a上にp型AlGaAs第2上クラッド層1004b、p型GaAsコンタクト層1005を順次エピタキシャル成長させる。(図11(c))。次にp型GaAsコンタクト層1005上にレジスト膜を形成し、フォトリソグラフィー技術によって前記SiO2膜1010のストライプ状の開口部1010aと同じ領域にストライプ状のレジスト1011を形成する。次にこのストライプ状のレジスト1011をマスクとしてp型GaAsコンタクト層1005の表面側からプロトン注入を行い、電流ブロック層となる高抵抗領域1007を形成する(図11(d))。最後にGaAs基板1001側にn側電極1008、p型GaAsコンタクト層1005上にp側電極1009を形成し、ウエハをへき開して図10の半導体レーザ素子を得る。上記の従来の半導体レーザ素子はイオン注入とそのイオンの拡散によって量子井戸構造を無秩序化させる方法と比較して窓構造を備えた半導体レーザ素子が本来有する高出力特性を可能にできると共に、CODレベルが高く高信頼性を有する旨が同公報に記載されている。
【0007】
【発明が解決しようとする課題】
しかしながら、従来の半導体レーザ素子の製造方法では、窓構造領域を形成後、開口部のあるSiO2膜を除去するので量子井戸層が無秩序化された窓構造領域と量子井戸層が無秩序化されていない活性領域の境界を判別することが困難である。そのため、電流ブロック領域を形成する際、プロトン注入マスクとなるストライプ状のレジスト領域と活性領域とを厳密に位置合わせを行う必要があるため、位置合わせ用にマーキング工程やそのアライメント工程等を新たに付加しなければならない。もし、活性領域がレーザ共振器端面に達したり、窓構造領域とプロトン注入領域にずれが生じるとレーザ素子の信頼性や諸特性が悪化するので、上記の位置合わせには高い精度が要求され、工数増加によるコストの上昇や歩留り低下の問題があった。
【0008】
さらに、従来の半導体レーザ素子の製造方法ではSiO2膜がAlGaAs層又は100Å以下のGaAs保護層の上に形成されているため、100Å以下のGaAs保護層があったとしてもAlが薄いGaAs層を超えて優先的に反応を起こし、目的とするSiO2のGa原子を吸い上げるプロセスを阻害してしまう。その結果、Gaの吸い上げによるGa空孔の生成が不足し、SiO2直下の量子井戸層のバンドギャップを大きくする反応が不十分となり、窓としての機能も発揮できないという問題がある。また、前記SiO2とAlの反応によって、SiO2の除去も困難となるという問題もあった。
【0009】
本発明の目的は、SiO2のGa吸い上げを阻害しないで効率よく端面近傍の窓領域の形成を行うことができ、電流非注入領域を前記窓領域に対し、特に位置合わせすること無くセルフアラインに形成することが可能で、プロセスの制御性、信頼性に優れた窓構造半導体レーザ素子とその製造方法を提供し、歩留まりの向上とコスト低減を実現することにある。
【0010】
【課題を解決するための手段】
本発明は上記目的を達成するするためなされたものであり、本発明の半導体レーザ素子は、第1導電型基板上に、第1導電型の第1クラッド層と、量子井戸活性層と、第2導電型の第2クラッド層と、共振器方向にリッジストライプからなる第2導電型の第3クラッド層と、第3クラッド層のリッジストライプ側面を埋め込むように構成された第1導電型の電流ブロック層と、第3クラッド層上に形成された第2導電型のキャップ層を備え、該キャップ層上の共振器端面近傍にリッジストライプと直交する方向に誘電体膜が形成し、且つ該誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きく、前記キャップ層上の前記誘電体膜の形成されていない領域に第2導電型のコンタクト層を設けた構成とする。
【0011】
そうすることにより、共振器端面近傍の誘電体膜が量子井戸活性層のバンドギャップが大きい窓領域への電流注入を防止する為、無効電流が低減され、高出力特性や信頼性に優れた半導体レーザ素子が得られる。さらに、端面窓形成と電流非注入領域形成がセルフアラインで形成できるため、量産性に優れ、歩留り向上による低コスト化が実現できる。
【0012】
【0013】
また、そうすることにより前記コンタクト層形成後にも前記量子井戸活性層のバンドギャップが大きい窓領域が容易に確認でき、共振器を形成するためのへき開工程が容易になるため量産に優れ、歩留りも向上する。
【0014】
また、好ましくは前記キャップ層の前記誘電体膜が形成された領域及び前記誘電体膜が形成されていない領域共に第2導電型のコンタクト層が形成され、該コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差を設ける。
【0015】
そのことにより、前記コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差が存在することで窓領域が識別可能であり、しかも前記キャップ層の前記誘電体膜が形成された領域及び前記誘電体膜が形成されていない領域共に第2導電型のコンタクト層が形ほぼ平坦に形成することにより半導体レーザ素子をアップサイドダウンにマウントでき、放熱を促進できることから、素子の温度特性が改善できる。
【0016】
また、好ましくは前記誘電体膜直下の量子井戸活性層のバンドギャップ波長λwと共振器内部の量子井戸活性層のバンドギャップ波長λaとの差Δλを、10nm≦Δλ=λa−λw≦50nmの範囲とする。
【0017】
そうすればΔλ=λa−λwが10nm未満での光出射端面における光吸収の増加によるCODレベルの低下、およびΔλ=λa−λwが50nm以上での、端面近傍における結晶欠陥の増加とそれに伴う非発光センターの増加によるCODレベルの低下を防止して、窓構造としての機能を確保することができる。
【0018】
また、好ましくは前記第2導電型のキャップ層をAlxGa1-xAs(x≦0.1)とする。
【0019】
そうすることにより、前記誘電体膜を形成する表面に多くの比率でAlを含んだAlxGa1-xAs(x>0.1)のような場合においても、AlによるGaの吸上げ阻害によるGa空孔の生成の抑制を防ぎ、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【0020】
また、好ましくは前記第2導電型のキャップ層の膜厚が100nm〜1000nmの範囲とする。
【0021】
そうすることにより、前記第2導電型のキャップ層の膜厚が100nm未満における第3クラッド層からのAlの誘電体膜までの拡散によるGaの吸上げ阻害によるGa空孔の生成の抑制、およびキャップ層の膜厚が1000nm以上における誘電体膜から量子井戸層までの距離が長くなることによる量子井戸層のバンドギャップを大きくさせるための熱アニール条件をより高温、長時間行わなければならないことによる結晶内に存在するドーパントの拡散による素子特性の悪化を防止して量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【0022】
また、好ましくは前記共振器端面近傍に形成される誘電体膜がSiO x とする。
【0023】
そうすることにより、SiO x はGa吸上げる機能が高いため、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【0024】
また、好ましくは前記誘電体膜の膜厚が100nm〜1000nmの範囲とする。前記誘電体膜の膜厚が100nm未満ではGaの吸上げ効果が不十分であり、量子井戸活性層のバンドギャップを大きくさせるためのGa空孔量が不足する。一方、前記誘電体膜の膜厚が1000nmを超える場合は、熱アニール中に誘電体膜にクラックが生じ、熱ストレスが開放されてしまうことによって、Ga空孔の拡散が阻害されてしまう。
【0025】
従って、上記の膜厚範囲にすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【0026】
また、好ましくは前記共振器端面近傍の量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップよりも大きい領域の長さを10μm以上、60μm以下とする。
【0027】
そうすることにより、端面への漏れ電流を抑制し、且つ自由キャリア損失による素子の効率低下を防止できる。
【0028】
また、第1導電型基板上に、第1導電型の第1クラッド層、量子井戸活性層、第2導電型の第2クラッド層、第2導電型のエッチングストップ層、第2導電型の第3クラッド層、第2導電型のキャップ層を順次エピタキシャル成長させる工程と、第2導電型の第3クラッド層と第2導電型のキャップ層を共振器方向にストライプ状にリッジ形状に加工する工程と、前記リッジの側面を第1導電型の電流ブロック層で埋め込む工程と、前記電流ブロック層埋め込み時に前記リッジ上に同時に形成される不要層を除去し表面を平坦化する工程と、前記リッジのストライプ方向と直交する方向に誘電体膜を形成する工程と、熱アニールによって前記誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きくする工程と、前記誘電体膜を残したまま第2導電型のコンタクト層を形成する工程と、光出射端面が共振器内部よりもバンドギャップの大きい量子井戸活性層の領域内に配設するように共振器を形成する工程とを含む。
【0029】
そうすることにより、前記誘電体膜が、量子井戸活性層のバンドギャップの大きくされた窓領域への電流注入を防止する役割を兼備し、端面窓形成と電流非注入領域形成がセルフアラインで実現されるため、窓領域と非注入領域の位置合わせが不要となり、プロセスの簡略化が計れる。
【0030】
また、好ましくは前記誘電体膜を形成する工程において、開口部を有するレジストパターンを形成し、全面に誘電体膜形成した後、レジスト上に形成された誘電体膜をリフトオフする。
【0031】
リフトオフにより前記誘電体膜を形成すれば窓以外の領域は、レジストがあるため誘電体膜形成時のプラズマダメージを与えることがない。そのため、窓以外の領域の量子井戸活性層のバンドキャップ拡大を抑制し、窓領域のみ選択的にバンドギャップを大きくするための制御性が向上する。また、窓以外の領域の結晶性も劣化させることなく、窓構造形成プロセスを提供できる。
【0032】
また、好ましくは前記誘電体膜はスパッタ法、またはプラズマCVD法のいづれかで形成する。
【0033】
スパッタ法、またはプラズマCVD法のいづれかで前記誘電体膜を形成すれば、誘電体膜形成と同時に表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のGa空孔の拡散を促進できるため、効果的な窓領域の形成が実現できる。
【0034】
前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をプラズマCVD法にて形成する場合の条件としては、RFパワーが100W以上、基板温度250℃〜350℃とするのが良い。また、前記誘電体膜の厚さを100nm以上、1000nm未満とする。
【0035】
RFパワーを100W以上とすることでより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のGa空孔の拡散を促進でき、一方、基板温度250℃〜350℃とすることでキャップ層と誘電体膜の密着性を保つことができる。誘電体膜の膜厚を100nm以上、1000nm未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることができる。
【0036】
前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をスパッタ法にて形成する条件としては、RFパワーが200W以上、基板温度250℃〜350℃であり、誘電体形成膜厚が100nm以上、1000nm未満とする。
【0037】
RFパワーを200W以上とすることでより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のGa空孔の拡散を促進できる。また、基板温度250℃〜350℃とすることでキャップ層と誘電体膜の密着性を保つことができる。さらに、誘電体膜の膜厚を100nm以上、1000nm未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることができる。
【0038】
また、好ましくは前記第2導電型のキャップ層上に前記誘電体膜をスパッタ法にて形成する直前に逆スパッタを行い、前記キャップ層表面の清浄化を行う工程を設ける。
【0039】
そのことにより、GaのSiO x 中への吸い上げ反応を阻害する前記キャップ層上に形成される自然酸化膜をその場で効果的に除去できると共に、前記キャップ層表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のGa空孔の拡散を促進できる。
【0040】
また、好ましくは前記第2導電型のキャップ層上に前記誘電体膜をスパッタ法にて形成する工程において、ウェハーに2kV以上のDCバイアスを印加する。
【0041】
そのことにより、SiO x の形成と同時に前記キャップ層表面にプラズマダメージによる点欠陥をさらに多く生成せしめ、一層のGa空孔の拡散を促進できる。
【0042】
また、好ましくは前記誘電体膜直下の領域の量子井戸活性層のバンドギャップをその他の共振器内部の領域の量子井戸活性層のバンドギャップより大きくするための熱アニール条件は、昇温速度80℃/秒以上、処理温度800℃〜1000℃、処理時間10〜60秒で行う。
【0043】
そのことにより、Ga空孔拡散の促進と結晶内部のドーパント拡散の抑制を両立させ、半導体レーザ素子の特性を劣化させない、窓領域形成を実現できる。
【0044】
また、好ましくは前記熱アニールは、前記第1導電型基板側からのみランプで加熱することにより行い、エピタキシャル成長面である前記キャップ層及び前記誘電体膜は別の基板と接した状態で行う。
【0045】
そのことにより、前記キャップ層表面からのAs抜けによる表面荒れ、並びに結晶性の低下を防ぐことができる。
【0046】
また、前記熱アニール工程の後に前記第1導電型基板表面をバフ研磨し、平滑にする。ランプ加熱による、前記第1導電型基板表面からのAs抜けによって発生したモホロジーの荒れをバフ研磨せずに放置しておくと、その後のフォトリソグラフィー工程におけるレジストや有機物の前記基板表面が前記基板表面に付着する。このような付着物は通常の洗浄工程では除去が困難であり、以後のMOCVD成長工程でエピタキシャル成長不良や結晶性の低下を招くことになる。
【0047】
従って、前記熱アニール工程の後に前記第1導電型基板表面をバフ研磨し、平滑にすることにより、プロセスの制御性が良く良好な再現性が得られ、素子歩留りの向上が可能となる。
【0048】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
[実施形態1]
図1は本発明の実施形態1のAlGaAs系半導体レーザ素子の構造を示す断面図である。図1において、(a)は光出射端面を含む斜視図、(b)は(a)のIa−Ia線における導波路の断面図、(c)は(a)のIb−Ib線における層厚方向の断面図である。また、1はn型GaAs基板、2はn型Al0.5Ga0.5As第1クラッド層、3はAl0.3Ga0.7Asガイド層を含むノンドープ量子井戸活性層(厚さ8nmのAl0.1Ga0.9Asウエル層2層とその間の厚さ5nmのAl0.35Ga0.65Asバリア層1層で構成)、4はp型Al0.5Ga0.5As第2クラッド層、5はp型エッチングストップ層、6はp型Al0.5Ga0.5As第3クラッド層、7はp型GaAsキャップ層で共振器方向にストライプ状に伸びるリッジ102を構成している。8はリッジ102の側面を埋め込むように形成されたn型Al0.7Ga0.3As電流ブロック層、9はp型GaAs平坦化層、10はリッジストライプと直交する方向にストライプ状に形成されたSiO x 膜、11はp型GaAsコンタクト層、12はp側電極、13はn側電極である。また、14は量子井戸活性層3のSiO x 膜10直下の領域で、バンドギャップが共振器内部の量子井戸活性層3の他の領域のバンドギャップよりも大きい領域である。
【0049】
次に、本半導体レーザ素子の製造方法について図2に基づいて説明する。
【0050】
n型GaAs基板1(キャリア濃度2×1018cm-3)上に順次、MOCVD法にてn型Al0.5Ga0.5As第1クラッド層2(キャリア濃度8×1017cm-3、厚さ2μm設定)、ガイド層を含むアンドープ量子井戸活性層3、p型Al0.5Ga0.5As第2クラッド層4(キャリア濃度1×1018cm-3、厚さ0.2μm設定)、p型エッチングストップ層5、p型Al0.5Ga0.5As第3クラッド層6(キャリア濃度2×1018cm-3、厚さ1.1μm設定)、p型GaAsキャップ層7(3×1018cm-3、厚さ0.7μm設定)をエピタキシャル成長させる(図2(a))。その後、公知のフォトリソグラフィー技術を用いてp型GaAs層7上にストライプ状のレジストマスク101を形成し、公知のエッチング技術を用いて、p型エッチングストップ層5に到達するようにp型GaAs層7とp型Al0.5Ga0.5As第3クラッド層6を約3μm幅のストライプ状のリッジ102に加工する(図2(b))。
【0051】
次に2回目のMOCVD法によって、p型GaAs層7とp型Al0.5Ga0.5As上第2クラッド層6からなるリッジ102の側面をn型Al0.7Ga0.3Asブロック層8(キャリア濃度1×1018cm-3、厚さ1μm設定)とp型GaAs平坦化層9で埋め込んだ後(図2(c))、リッジ102上部に形成された不要層を選択的に除去し、表面を平坦化する(図2(d))。
【0052】
次にPECVD法とフォトリソグラフィー法によって、リッジ102のストライプ方向と直交する方向にストライプ状に幅40μmのSiO x 膜(厚さ500nm)10を形成する。プラズマCVDによるSiO x 膜形成条件は、RFパワー100W、基板温度280℃で500nmの膜厚で形成した。なお、ストライプのピッチは共振器長と同じ800μmとした(図2(e))。
【0053】
次に、前記SiO x 膜を形成したウェハーを熱アニールするが、この時、ラピッドサーマルアニール(で行う。
【0054】
図3はRTA法によるキャップレスアニールを行うためのアニール装置断面図である。図3において301は処理対象のウエハ、301aはエピタキシャル成長表面(キャップ層7表面)、301bは基板表面、302は保持基板、303はランプヒーター、304はランプ加熱窓、305は温度測定用パイロメーターである。このように基板1側の片面からのランプ加熱とエピタキシャル成長面は別の基板である保持基板302に接して行うことでエピタキシャル成長表面のキャップ層7からのAs抜けによる表面荒れ並びに結晶性の低下を防ぐことができる。
【0055】
この時の熱アニール条件は、昇温速度100℃/秒、アニール温度950℃、保持時間1分で行った。昇温速度が80℃/秒未満ではGa空孔を量子井戸層まで拡散させるための急激な熱ストレスが与えられず、十分なバンドギャップを大きくさせる反応が起こらないため、80℃/秒以上の昇温速度が必要である。さらにアニール温度が800℃未満や保持時間が10秒以下でも、Ga空孔が十分量子井戸層まで到達できない。一方、温度が1000℃を超える場合や保持時間が60秒を超えると結晶内部のドーピング原子まで拡散を起こしてしまい、素子の特性を劣化させてしまう。従って、本実施例におけるアニール条件としては、昇温速度80℃/秒以上、処理温度800℃〜1000℃、処理時間10〜60秒である必要があり、より好ましくは、PECVDでSiO x を形成した場合、昇温速度100℃/秒以上、処理温度860℃〜960℃、処理時間30〜60秒とすることで、ドーピング原子の拡散を抑制し、且つ窓領域のバンドギャップ波長シフトが得られる。
【0056】
熱アニールによってSiO x 膜10直下領域の量子井戸層14のバンドギャップを共振器内部になる量子井戸活性層3の他の領域のバンドギャップよりも大きくする。この熱アニールにおいて、SiO x 膜10直下のp型GaAs層7並びにp型GaAs平坦化層9の表面からGa原子がSiO x 膜10中に吸上げられ、GaAs結晶内部にGa空孔が生成される。このGa空孔は拡散定数が大きく、一気にGaAs基板1方向に拡散し、量子井戸活性層14のバンドギャップを大きくする。SiO x はGaを吸上げる能力が高く、またSiO x 膜直下はAlやInを含まないGaAsであるため、Gaを吸上げる反応を妨げることなく効果的に量子井戸層14のバンドギャップを大きくさせる反応を促進できた。
【0057】
上記RTA法による熱アニールを行ったウエハの一部を用いて、顕微フォトルミネッセンス(顕微PL)法にて、SiO x 膜直下領域の量子井戸層とその他の領域にある量子井戸層のそれぞれのバンドギャップを測定した。周知のようにフォトルミネッセンスのピーク波長が長いほどバンドギャップが小さい。
【0058】
図4は顕微PLの測定結果を示す。SiO x 膜直下の量子井戸層からのフォトルミネッセンスのピーク波長はSiO x 膜直下以外の領域にある量子井戸層からのフォトルミネッセンスのピーク波長よりも、30nm以上短波長側に波長シフトしていることがわかる。即ち、SiO x 膜直下の量子井戸層はSiO x 膜直下以外の領域より実効的に禁制帯幅の広い窓領域が形成されている。
【0059】
次に、前記熱アニールを行ったウエハの裏面である基板1表面をバフ研磨によって平滑化する。ウエハの裏面はカバーされることなく直接ランプの加熱を受けるため、As抜けによるモホロジー悪化があるとその後のフォトリソグラフィー工程でレジストや有機物が裏面の荒れた部分に吸着し、通常の洗浄工程ではその除去が困難になり、その後のMOCVDエピタキシャル成長工程に不純物を持ち込むことなって、エピタキシャル成長不良や結晶性の低下を招く。基板の裏面をバフ研磨し、平滑にすることによって、その後の工程に不純物を持ち込むことなく、プロセスの制御性が良く良好な再現性が得られ、素子歩留りの向上が可能となった。
【0060】
次に、ストライプ状のSiO x 膜10を除去することなく、3回目のMOCVD法でp型GaAsコンタクト層11(キャリア濃度4×1018cm-3、厚さ3〜50μm設定)をSiO x 膜10が形成されている以外の領域に選択的に形成する。GaAsキャップ層7が露出している領域のみへ選択的に成長を行うために、温度700℃、圧力76Torrの減圧MOCVD成長を行った(図2(f))。さらに、上面にはp電極12、下面にはn電極13を形成する。
【0061】
次に、幅40μmのSiO x 膜10が形成されている領域を確認しながら、そのほぼ中央にスクライブラインをいれて、共振器の長さにバー状に分割し、共振器を形成する。この時、表面全面にp側電極が形成されていても、SiO x 膜10上にはp型GaAsコンタクト層11が形成されていないことから、ウエハ上面から観測しても容易にSiO x 膜10が形成されている領域が確認できる。最後にバーの両側の光出射に反射膜をコーティングし、さらにチップに分割して個別の素子にする。
【0062】
このようにして、長さ800μmの共振器の光出射両端面部に約20μmの窓領域を有した素子が作製される。さらに、窓領域の直上はSiO x 膜10が形成されたままになっているので、窓領域への電流注入を防ぎ、無効電流が低減される。
【0063】
本実施形態の半導体レーザはストライプ状のSiO x 膜10によって電流非注入領域と活性層の無秩序化された窓領域がセルフアラインで形成される。従って、両領域を別工程で形成する従来の半導体レーザ素子と比較して、両領域の精密な位置合わせが不要となり、位置ずれによる特性不良が発生しない。また、p型GaAsコンタクト層11が窓領域以外の部分に選択的に形成されていることから、ウエハ上面から観測しても容易にSiO x 膜10が形成されている窓領域が確認でき、へき開による共振器形成の際にもへき開位置が電流非注入であり且つ窓領域を含む様に容易に共振器を形成できる。
【0064】
SiO x 膜10の膜厚は厚い程その容積が増加することから、Gaを吸上げる量も増加し、その結果、生成されるGa空孔の増加につながり、量子井戸層のバンドギャップを大きくするのに有効である。しかし、層厚が1000nmを超えると前記熱アニール時にGaAsとSiO x との熱膨張係数差から生じる応力によって、SiO x 膜にクラックが生じるという問題が起こる。これによって、SiO x 膜にクラックが入るとウエハーに働く熱応力が開放され、Ga空孔の拡散を阻害してしまう。従って、SiO x 膜10の層厚としては、100nm以上1000nm以下で形成することが必要であり、より好ましくは300nm以上600nm以下で形成することが望ましい。
【0065】
次に、光出射端面近傍に形成する窓領域の長さを変えて半導体レーザを作製した。なお、本実施形態では窓領域と電流非注入領域がセルフアラインに形成されるので、窓領域の長さは電流非注入領域の長さと一致するものである。図5に窓領域すなわち電流非注入領域の長さと半導体レーザ素子の動作電圧及びCODレベルの関係について示す。窓領域の長さが10μm未満では、窓領域への漏れ電流が多く十分な非注入効果が得られないことによってCODレベルが低下している。一方、窓領域の長さが60μmを超えた場合、CODレベルは高いものの、電流通路が狭くなるため動作電圧が増大した。従って、本発明の半導体レーザ素子において、光出射端面近傍に形成する量子井戸層のバンドギャップが共振器内部よりも大きくされた窓領域の長さは10μm〜60μmにする必要があり、より好ましくは、共振器形成の容易性、並びに1つのウェハー当たりの素子取れ数の点で20μm〜40μmとすることが望ましい。
【0066】
また、熱アニールの条件を変化させて、SiO x 膜直下の量子井戸活性層のバンドギャップ波長λwと共振器内部の量子井戸活性層のバンドギャップ波長λaとの差Δλの異なる半導体レーザ素子を作製した。まず、熱アニールを温度850℃、昇温速度80℃/秒、保持時間1分とすることでΔλ=λa−λwが9nmの半導体レーザ素子が作製した。しかし、光出射端面での光吸収の増加によって、180mWでCOD劣化が生じた。
【0067】
次に、アニール条件を温度1000℃以上、昇温速度100℃/秒、保持時間1分とすることでΔλが55nmの半導体レーザ素子を作製した。しかし、光出射端面近傍の結晶性の低下によって、230mWでCOD劣化が生じた。
【0068】
従って、本発明の半導体レーザ素子において、Δλを10nm≦Δλ=λa−λw≦50nmの範囲にする必要があり、より好ましくは、窓領域の吸収をゼロにし、結晶性の悪化を防ぐために20nm≦Δλ=λa−λw≦40nmとすることが望ましい。
【0069】
図6には実施形態1の半導体レーザ素子の寿命試験結果を示す。図6より、本実施形態の半導体レーザ素子は70℃、CW120mWのエージング試験において1000時間以上に渡って安定走行を続けていることを確認した。また、本実施形態の半導体レーザ素子のCOD試験を行った結果、300mW以上の光出力においてもCODフリーであることを確認した。
[実施形態2]
図7は本発明の実施形態2の半導体レーザ素子の構造を示す断面図である。図7において、(a)は光出射端面を含む斜視図、(b)は(a)のIa−Ia線における導波路の断面図、(c)は(a)のIb−Ib線における層厚方向の断面図である。また、図7において、701はn型GaAs基板、702はn型Al0.5Ga0.5As第1クラッド層、703はAl0.3Ga0.7Asガイド層を含むノンドープ量子井戸活性層(厚さ8nmのAl0.1Ga0.9Asウエル層2個とその間の厚さ5nmのAl0.35Ga0.65Asバリア層1個で構成)、704はp型Al0.5Ga0.5As第2クラッド層、705はp型エッチングストップ層、706は共振器方向にリッジストライプからなるp型Al0.5Ga0.5As第3クラッド層、707はp型GaAsキャップ層、708はリッジストライプからなるp型Al0.5Ga0.5As第3クラッド層の側面を埋め込む様に形成されたn型Al0.7Ga0.3As電流ブロック層、709はp型GaAs平坦化層、710はリッジストライプと直交する方向にストライプ状に形成されたSiO x 膜、711はp型GaAsコンタクト層、712はp側電極、713はn側電極である。714はSiO x 膜直下の量子井戸活性層703のバンドギャップが共振器内部の量子井戸活性層703のバンドギャップよりも大きい領域である。
【0070】
次に、本実施の形態の半導体レーザ素子の製造方法について図8に基づいて説明する。
【0071】
n型GaAs基板701(キャリア濃度2×1018cm-3)上に順次、MOCVD法にてn型Al0.5Ga0.5As第1クラッド層702(キャリア濃度8×1017cm-3、厚さ2μm)、ガイド層を含むアンドープ量子井戸活性層703、p型Al0.5Ga0.5As第2クラッド層704(キャリア濃度1×1018cm-3、厚さ0.2μm)、p型エッチングストップ層705、p型Al0.5Ga0.5As第3クラッド層706(キャリア濃度2×1018cm-3、厚さ1.1μm)、p型GaAsキャップ層707(キャリア濃度2×1018cm-3、厚さ0.7μm)をエピタキシャル成長させる(図8(a))。その後、公知のフォトリソグラフィー技術とエッチング技術を用いて、p型GaAs層707とp型Al0.5Ga0.5As第3クラッド層706を約3μm幅のストライプ状のリッジ715に加工する(図8(b))。さらにMOCVD法によって、p型GaAs層707とp型Al0.5Ga0.5As上第2クラッド層706からなるリッジの側面をn型Al0.7Ga0.3Asブロック層708(キャリア濃度1×1018cm-3、厚さ1μm)とp型GaAs平坦化層709で埋め込んだ(図8(c))後、リッジ上部に形成された不要層を選択的に除去し、表面を平坦化する(図8(d))。
【0072】
次にプラズマCVD法とフォトリソグラフィー法によって、リッジストライプと直交する方向に幅40μmストライプ状にSiO x 膜(500nm)710を形成する(図8(e))。なお、ストライプのピッチは共振器長と同じ800μmとした。次に、ラピッドサーマルアニール(RTA)法によるキャップレスアニールによってSiO x 膜710直下の量子井戸層714のバンドギャップを共振器内部の量子井戸活性層703のバンドギャップよりも大きくさせる。アニール条件は温度950℃、昇温速度100℃/秒、保持時間1分で行った。このアニールにおいて、SiO x 膜710直下のp型GaAs層7並びにp型GaAs平坦化層709の表面からGa原子がSiO x 膜710中に吸上げられ、GaAs結晶内部にGa空孔が生成される。このGa空孔は拡散定数が大きく、一気にGaAs基板701方向に拡散し、量子井戸活性層714のバンドギャップを共振器内部の量子井戸活性層703のバンドギャップよりも大きくさせる。ここまでの製造プロセスは実施形態1の場合と同様である。
【0073】
次に、ストライプ状のSiO x 膜710を除去することなく、MOCVD法でp型GaAsコンタクト層711(キャリア濃度4×1018cm-3、厚さ3〜50μm設定)をSiO x 膜710が形成されている領域とp型GaAs平坦化層709が露出している領域の全面に平坦に形成させる。即ち、成長温度650℃、圧力760Torrの常圧MOCVD法とすることによりでGaAsキャップ層707上にもSiO x 710上にもほぼ同じ速度でp型GaAsコンタクト層711を形成する。さらに、上面にはp電極712、下面にはn電極713を形成する(図8(f))。
【0074】
次に、40μm幅のSiO x 膜710が形成されている領域のほぼ中央に形成されたマーカー上にスクライブラインをいれて、共振器の長さにバー状に分割し、共振器を形成する。この時、ウエハの表面は、p型GaAsコンタクト層711がほぼ平坦に形成されているものの、SiO x 膜710上には多結晶のp型GaAsコンタクト層711が形成されていることから、この領域のみモホロジーが変化しており、また、多少の段差が存在しているため、ウエハ上面から観測しても容易SiO x 膜710が形成されている領域が確認できる。最後にバーの両側の光出射端面に反射率の制御を兼ねる保護膜をコーティングし、チップに分割して個別の素子にする。このようにして、長さ800μmの共振器の光出射両端面部に約20μmの窓領域を有した素子が作製される。さらに、窓領域の直上はSiO x 膜710が形成されたままになっているので、窓領域への電流注入を防ぎ、無効電流が低減される。また、チップの表面は、p型GaAsコンタクト層711が平坦に形成されているため、アップサイドダウンのマウントが可能となり、活性層とヒートシンクの距離が短縮できるため、放熱特性が向上し、素子の温度特性も向上した。素子特性は実施形態1の半導体レーザ素子と同様に、最大光出力が300mW以上でもCODフリーであり、70℃、CW120mWのエージング試験において1000時間に渡って安定走行を確認した。
[実施形態3]
実施形態3の半導体レーザ素子の作製工程は、実施形態1及び実施形態2の半導体レーザ素子の作製工程におけるストライプ状のSiO x 膜の形成をスパッタ法によって行ったものであり、それ以外の工程は実施形態1及び実施形態2と同一である。スパッタ法によるSiO x 膜形成条件は、RFパワー400W、基板温度300℃、ガス圧力2.5mTorr、形成膜厚500nmとし、ガスはアルゴンと酸素の混合ガスを用いた。また、ウエハをスパッタ装置のチャンバーに装着し、SiO x を形成する直前に逆スパッタを行い、ウエハ表面の清浄化を行った後、引き続いてSiO x を形成した。なお、逆スパッタ時にはアルゴン単独ガスを用いた。これは、大気中にウエハ表面のp型GaAsキャップ層上に自然酸化膜が形成されると、GaのSiO x 中への吸い上げ反応を阻害するため、SiO x を形成する直前のその場で効果的に除去すると共に、キャップ層表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のGa空孔の拡散を促進させるものである。
【0075】
さらに、スパッタ法によってSiO x 膜を形成する時、基板に2kV以上のDCバイアスを印加することによって、キャップ層表面に一層のプラズマダメージを与え、キャップ層中に点欠陥をより多く生成せしめ、さらに一層のGa空孔の拡散を促進できる。このことによって、アニール条件が、温度850℃、保持時間30秒の低温短時間アニールでも、実施形態1の場合と同様にSiO2膜直下の量子井戸層はSiO2膜直下以外の領域より約30nm以上の波長シフトが確認され、実効的に禁制帯幅の広い窓領域が形成できた。本実施例においてスパッタ法でSiO x を形成した場合のアニール条件としては、より好ましくは、昇温速度100℃/秒以上、処理温度800℃〜900℃、処理時間30〜60秒とすることが望ましい。さらに、素子特性も実施形態1の半導体レーザ素子と同様な結果を得た。
[実施形態4]
図9は実施形態4の半導体レーザ素子の断面図である。これは発振波長635nm〜680nmのAlGaInP系半導体レーザの断面図である。図9において、(a)は光出射端面を含む斜視図、(b)は(a)のIa−Ia線における導波路の断面図、(c)は(a)のIb−Ib線における層厚方向の断面図である。MOCVD法でn型GaAs基板901(キャリア濃度2×1018cm-3)上に、n型In0.5 (Al0.7Ga0.3) 0.5P下クラッド層902(キャリア濃度8×1017cm-3、厚さ1000nm)、ノンドープIn0.5(Al0.5Ga0.5)0.5P光ガイド層を含むノンドープInAlGaP多重量子井戸層903(厚さ7んmのIn0.5Ga0.5Pウエル層4層と該ウェル層の間に挟まれた厚さ8nmのIn0.5(Al0.4Ga0.6)0.5P光バリア層3層で構成)、p型In0.5 (Al0.7Ga0.3) 0.5P上第1クラッド層904(キャリア濃度1×1018cm-3、厚さ300nm)、エッチングストップ層905、p型In0.5 (Al0.7Ga0.3) 0.5P第2クラッド層906(キャリア濃度2×1018cm-3、厚さ1000nm)、p型GaAs層907(キャリア濃度3×1018cm-3、厚さ500nm)を形成する。その後、実施形態1の半導体レーザ素子の製造方法と同様に、公知のフォトリソグラフィー技術とエッチング技術を用いて、p型GaAs層907とp型In0.5 (Al0.7Ga0.3) 0.5P上第2クラッド層906を4〜5μm幅のストライプ状のリッジ916に加工する。次に2回目のMOCVD法によって、p型GaAs層907とp型In0.5 (Al0.7Ga0.3) 0.5P上第2クラッド層906からなるリッジ916の側面をn型GaAs電流ブロック層908(キャリア濃度1×1018cm-3、厚さ1000nm)とp型GaAs平坦化層909(キャリア濃度2×1018cm-3、厚さ500nm)で埋め込んだ後、リッジ916上部に形成された不要層を選択的に除去し、表面を平坦化する。次にプラズマCVD法とフォトリソグラフィー法によって、リッジストライプ916と直交する方向に幅40μmストライプ状にSiO x 膜(厚さ500nm)910を形成する。なお、ストライプのピッチは共振器長と同じ800μmとした。次に、ラピッドサーマルアニール(RTA)法によるキャップレスアニールによってSiO x 膜910直下の量子井戸層914のバンドギャップを共振器内部の量子井戸活性層903のバンドギャップよりも大きくさせる。アニール条件は温度850℃、昇温速度100℃/秒、保持時間1分とし、実施形態1と同じ方法にて実施した。実施形態1のAlGaAs系半導体レーザ素子の場合と同様に、このアニールにおいて、SiO x 膜810直下のp型GaAs層907並びにp型GaAs平坦化層909の表面からGa原子がSiO x 膜910中に吸上げられ、GaAs結晶内部にGa空孔が生成される。このGa空孔が一気にGaAs基板901方向に拡散し、量子井戸活性層914のバンドギャップを大きくさせる。次に、ストライプ状のSiO x 膜910を除去することなく、3回目のMOCVD法でp型GaAsコンタクト層911(4×1018cm-3、厚さ3〜10μm)を表面全面にほぼ平坦に形成する。GaAs上にもSiO x 上にもほぼ同じ速度でp型GaAsコンタクト層911を形成するため、成長温度650℃、圧力760Torrの常圧MOCVD法で成長を行う。さらに、上面にはp電極912、下面にはn電極913を形成する。
【0076】
次に、40μm幅のSiO x 膜910が形成されている領域のほぼ中央に形成されたマーカー上にスクライブラインをいれて、共振器の長さにバー状に分割し、共振器を形成する。この時、チップの表面は、p型GaAsコンタクト層911が平坦に形成されているものの、SiO x 膜910上に形成されたp型GaAsコンタクト層915は多結晶となっているため、この領域のみモホロジーが変化しており、ウエハ上面から観測しても容易SiO x 膜910が形成されている窓領域が確認できる。最後にバーの両側の光出射に反射膜をコーティングし、さらにチップに分割して個別の素子にする。このようにして、長さ800μmの共振器の光出射両端面部に約20μmの窓領域を有した素子が作製される。さらに、窓領域の直上はSiO x 膜910が形成されたままになっているので、窓領域への電流注入を防ぎ、無効電流が低減される。得られた素子特性は、最大光出力が100mW以上でもCODフリーであり、70℃、CW40mWのエージング試験において3000時間に渡って安定走行を確認した。
【0077】
なお、上記実施形態1乃至4の半導体レーザ素子においては、結晶成長はすべてMOCVD法によるものを記載したが、MBE法やALE、VPE法のような気相成長法であって、量子井戸構造の作製が可能なものであれば、すべて適用できることはいうまでもない。
【0078】
【発明の効果】
以上説明したように、本発明の半導体レーザ素子によれば、本発明の半導体レーザ素子は、第1導電型基板上に、第1導電型の第1クラッド層と、量子井戸活性層と、第2導電型の第2クラッド層と、共振器方向にリッジストライプからなる第2導電型の第3クラッド層と、第3クラッド層のリッジストライプ側面を埋め込むように構成された第1導電型の電流ブロック層と、第3クラッド層上に形成された第2導電型のキャップ層を備え、該キャップ層上の共振器端面近傍にリッジストライプと直交する方向に誘電体膜が形成し、且つ該誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きい構成としたことにより、共振器端面近傍の誘電体膜が量子井戸活性層のバンドギャップが大きい窓領域への電流注入を防止する為、無効電流が低減され、高出力特性や信頼性に優れた半導体レーザ素子が得られる。さらに、端面窓形成と電流非注入領域形成がセルフアラインで形成できるため、量産性に優れ、歩留り向上による低コスト化が実現できる。
【0079】
また、前記誘電体膜以外のキャップ層上に選択的に第2導電型のコンタクト層を設けることによりプロセス終了後に、共振器端面近傍の量子井戸活性層のバンドギャップが大きい窓領域が容易に確認でき、共振器を形成するためのへき開工程も容易になるため量産に優れ、歩留りも向上する。
【0080】
また、前記キャップ層の前記誘電体膜が形成された領域及び前記誘電体膜が形成されていない領域共に第2導電型のコンタクト層が形成され、該コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差を設けることで窓領域が識別可能であり、しかも誘電体膜上と誘電体膜が形成されていないキャップ層上の全面にほぼ平坦に第2導電型のコンタクト層が存在することにより半導体レーザ素子をアップサイドダウンにマウントでき、放熱を促進できることから、素子の温度特性が改善できる。
【0081】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップ波長λwと共振器内部の量子井戸活性層のバンドギャップ波長λaとの差Δλを、10nm≦Δλ=λa−λw≦50nmの範囲とすることによりΔλ=λa−λwが10nm未満での光出射端面における光吸収の増加によるCODレベルの低下、およびΔλ=λa−λwが50nm以上での、端面近傍における結晶欠陥の増加とそれに伴う非発光センターの増加によるCODレベルの低下を防止して、窓構造としての機能を確保することができる。
【0082】
また、前記第2導電型のキャップ層をAlxGa1-xAs(x≦0.1)とするこにより前記誘電体膜を形成する表面に多くの比率でAlを含んだAlxGa1-xAs(x>0.1)のような場合においても、AlによるGaの吸上げ阻害によるGa空孔の生成の抑制を防ぎ、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【0083】
また、前記第2導電型のキャップ層の膜厚が100nm〜1000nmの範囲とすることにより前記第2導電型のキャップ層の膜厚が100nm未満における第3クラッド層からのAlの誘電体膜までの拡散によるGaの吸上げ阻害によるGa空孔の生成の抑制、およびキャップ層の膜厚が1000nm以上における誘電体膜から量子井戸層までの距離が長くなることによる量子井戸層のバンドギャップを大きくさせるための熱アニール条件をより高温、長時間行わなければならないことによる結晶内に存在するドーパントの拡散による素子特性の悪化を防止して量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【0084】
また、前記共振器端面近傍に形成される誘電体膜がSiO x とすることにより、効果的に量子井戸活性層のバンドギャップを大きくさせる反応を促進できる。
【0085】
また、前記誘電体膜の膜厚が100nm〜1000nmの範囲とすることにより窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【0086】
また、前記共振器端面近傍の量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップよりも大きい領域の長さを10μm以上60μm以下とすることにより、端面への漏れ電流を抑制し、且つ自由キャリア損失による素子の効率低下を防止できる。
【0087】
また、本発明の半導体レーザ素子の製造方法を、第1導電型基板上に、第1導電型の第1クラッド層、量子井戸活性層、第2導電型の第2クラッド層、第2導電型のエッチングストップ層、第2導電型の第3クラッド層、第2導電型のキャップ層を順次エピタキシャル成長させる工程と、第2導電型の第3クラッド層と第2導電型のキャップ層を共振器方向にリッジストライプ状に加工する工程と、リッジストライプ側面を第1導電型の電流ブロック層で埋め込む工程と、前記電流ブロック層埋め込み時にリッジ上に同時に形成される電流ブロック不要層を除去し表面を平坦化する工程と、リッジストライプと直交する方向に誘電体膜を形成する工程と、熱アニールによって誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップよりも大きくする工程と、誘電体膜を残したまま第2導電型のコンタクト層を形成する工程と光出射端面が共振器内部よりもバンドギャップの大きい量子井戸活性層の領域内になるように共振器を形成する工程とを含むことにより、共振器端面近傍の量子井戸活性層のバンドギャップを大きくさせるのに用いるストライプ状の誘電体膜がそのまま量子井戸活性層のバンドギャップの大きな窓領域への電流注入を防止する役割を兼備し、端面窓形成と電流非注入領域形成がセルフアラインで形成できるため、窓領域と非注入領域の位置合わせが不要となり、プロセスの簡略化が計れる。
【0088】
また、前記誘電体膜を形成する工程において、開口部を有するレジストパターンを形成し、全面に誘電体膜形成した後、レジスト上に形成された誘電体膜をリフトオフすることにより前記誘電体膜を形成すれば窓以外の領域は、レジストがあるため誘電体膜形成時のプラズマダメージを与えることがない。そのため、窓以外の領域の量子井戸活性層のバンドキャップ拡大を抑制し、窓領域のみ選択的にバンドギャップを大きくするための制御性が向上する。また、窓以外の領域の結晶性も劣化させることなく、窓構造形成プロセスを提供できる。
【0089】
また、前記誘電体膜はスパッタ法、またはプラズマCVD法のいづれかで形成することにより誘電体膜形成と同時に表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のGa空孔の拡散を促進できるため、効果的な窓領域の形成が実現できる。
【0090】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をプラズマCVD法にて形成する場合の条件としては、RFパワーが100W以上、基板温度250℃〜350℃とし、前記誘電体膜の厚さを100nm以上、1000nm未満とするとより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のGa空孔の拡散を促進でき、一方、基板温度250℃〜350℃とすることでキャップ層と誘電体膜の密着性を保つことができる。誘電体膜の膜厚を100nm以上、1000nm未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【0091】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜の形成をスパッタ法にて形成する場合の条件としては、RFパワーが200W以上、基板温度250℃〜350℃であり、誘電体形成膜厚が100nm以上、1000nm未満とするとより効果的に表面にプラズマダメージによる点欠陥を生成せしめ、一層のGa空孔の拡散を促進でき、基板温度250℃〜350℃とすることでキャップ層と誘電体膜の密着性を保つことができる。さらに、誘電体膜の膜厚を100nm以上、1000nm未満とすることで窓構造としての機能が十分発揮できる程度に量子井戸活性層のバンドギャップを大きくすることが可能である。
【0092】
また、前記第2導電型のキャップ層上にスパッタ法にて誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜を形成する直前に逆スパッタを行い、基板表面の清浄化を行う工程を設けることにより、GaのSiO x 中への吸い上げ反応を阻害するキャップ層上に形成される自然酸化膜をその場で効果的に除去できると共に、キャップ層表面にプラズマダメージによる点欠陥を新たに生成せしめ、一層のGa空孔の拡散を促進できる。
【0093】
また、前記第2導電型のキャップ層上にスパッタ法にて誘電体膜直下の量子井戸活性層のバンドギャップを大きくするための誘電体膜を形成する工程において、基板に2kV以上のDCバイアスを印加する工程を設けることにより、SiO x の形成と同時にキャップ層表面にプラズマダメージによる点欠陥をさらに多く生成せしめ、一層のGa空孔の拡散を促進できる。
【0094】
また、前記誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップより大きくするための熱アニール条件として、昇温速度80℃/秒以上、処理温度800℃〜1000℃、処理時間10〜60秒とすることにより、Ga空孔拡散の促進と結晶内部のドーパント拡散の抑制を両立させ、素子の特性を劣化させることなく、窓領域を形成できる方法を実現できるものである。
【0095】
また、好ましくは前記誘電体膜直下の量子井戸活性層のバンドギャップを共振器内部の量子井戸活性層のバンドギャップより大きくするための熱アニール方法としては、基板裏面側の片面からのランプ加熱であり、エピタキシャル成長面は別の基板に接して行うことにより、エピタキシャル成長表面のキャップ層からのAs抜けによる表面荒れ並びに結晶性の低下を防ぐことができる。
【0096】
また、前記熱アニール工程の後に基板裏面をバフ研磨し、平滑にすることにより、基板裏面側がランプ直接加熱によってAs抜けが生じ、基板裏面にモホロジーの荒れが起こり、さらにその後のフォトリソグラフィー工程でレジストや有機物が裏面の荒れた部分に吸着し、通常の洗浄工程ではその除去が困難になり、引き続きエピタキシャル工程時に不純物を持ち込むことなって、エピタキシャル成長不良や結晶性の低下を招くということがなく、プロセスの制御性が良く良好な再現性が得られ、素子歩留りの向上が可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態1の半導体レーザ素子の構造を表す斜視図である。
【図2】本発明の実施形態1の半導体レーザ素子の製造工程を説明する図である。
【図3】本発明の実施形態1の半導体レーザ素子の製造方法において、アニール工程に用いるアニール装置の断面図である。
【図4】本発明の実施形態1の半導体レーザ素子の量子井戸層の端面近傍における顕微フォトルミネッセンス(a)と端面近傍以外の領域の顕微フォトルミネッセンス(b)を表す図である。
【図5】本発明の実施形態1の半導体レーザ素子の電流非注入幅とCODレベル及び動作電圧の関係を示す図である。
【図6】本発明の実施形態1の半導体レーザ素子のエージング試験結果を示す図である。
【図7】本発明の実施形態2の半導体レーザ素子の構造を表す斜視図である。
【図8】本発明の実施形態2の半導体レーザ素子の製造工程を説明する図である。
【図9】本発明の実施形態4の半導体レーザ素子の構造を表す斜視図である。
【図10】従来の半導体レーザ素子の構造を表す斜視図である。
【図11】従来の半導体レーザ素子の製造工程を説明する図である。
【符号の説明】
1、701 n型GaAs基板
2、702 n型Al0.5Ga0.5As第1クラッド層
3、703 ガイド層を含むアンドープ量子井戸活性層
4、704 p型Al0.5Ga0.5As第2クラッド層
5、705 p型エッチングストップ層
6、706 p型Al0.5Ga0.5As第3クラッド層
7、707、807 p型GaAsキャップ層
8、708 n型AlGaAsブロック層
9、709、809 n型AlGaAsブロック層
10、710 SiO x
11、711、811 p型GaAsコンタクト層
12、712 p側電極
13、713、813 n側電極
14、714 量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップより大きい領域
715 SiO x 膜上に形成された多結晶のp型GaAsコンタクト層
101 ストライプ状のレジストマスク
102、716 p型GaAs層7、707とp型Al0.5Ga0.5As第3クラッド層6、706からなるストライプ状のリッジ
901 n型GaAs基板
902 n型In0.5(Al0.7Ga0.30.5P第1クラッド層
903 アンドープIn0.5(Al0.7Ga0.30.5P光ガイド層を含むアンドープInAlGaP多重量子井戸層(In0.5Ga0.5Pウエル層7nmとIn0.5(Al0.7Ga0.30.5P光バリア層8nmの4周期で構成)
904 p型In0.5(Al0.7Ga0.30.5P第2クラッド層
905 p型エッチングストップ層
906 p型In0.5(Al0.7Ga0.30.5P第3クラッド層
907 p型GaAsキャップ層
908 n型GaAsブロック層
909 p型GaAs平坦化層
910 SiO x
911 p型GaAsコンタクト層
912 p側電極
913 n側電極
914 量子井戸活性層のバンドギャップが共振器内部の量子井戸活性層のバンドギャップより大きい領域
915 SiO x 膜上に形成された多結晶のp型GaAsコンタクト層
916 p型GaAs層7とp型In0.5(Al0.7Ga0.30.5P第3クラッド層6からなるストライプ状のリッジ
1001 GaAs基板
1002 n型AlGaAs下クラッド層
1003 量子井戸活性層
1003a 量子井戸活性層1003のレーザ発振に寄与する領域、
1003b 量子井戸活性層1003のレーザ共振器端面1020近傍に形成された窓構造領域
1004a p型AlGaAs第1上クラッド層
1004b p型AlGaAs第2上クラッド層、
1005 p型GaAsコンタクト層
1006 空孔拡散領域 (斜線部)
1007 プロトン注入領域
1008 n側電極
1009 p側電極
1010a SiO2膜1011のストライプ状の開口部
1011 SiO2膜1010のストライプ状開口部1010aと同じ領域に形成したレジスト
1020 レーザ共振器端面
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor laser device used for a light source or the like of an optical disk system and a manufacturing method thereof, and more particularly to a window structure semiconductor laser device excellent in characteristics of high output operation and a manufacturing method thereof.
[0002]
[Prior art]
In recent years, in order to improve the writing speed in writing information to an optical disk typified by CD-R / RW and DVD-R / RW, a semiconductor laser having an optical output exceeding 100 mW is expected to appear. The challenge for increasing the output of a semiconductor laser and ensuring its reliability is to suppress the degradation of the end face and to realize a low current. In response to these problems, the active layer is a quantum well and the quantum well active layer near the end face is disordered. A window structure semiconductor laser has been proposed. This is because end face destruction due to so-called COD (Catastrophic Optical Damage) occurs only by protecting the end face of the resonator with a conventional dielectric film, and it is impossible to obtain good high output characteristics. In order to improve the laser light output level at which COD occurs, a semiconductor laser element capable of high output operation can be realized by making the resonator end face a window structure and eliminating light absorption at the end face. As a prior art of a semiconductor laser having such a window structure, the structure of a semiconductor laser device described in Japanese Patent Laid-Open No. 9-23037 is shown in FIG.
[0003]
10A is a perspective view including the light emitting end face, and FIG. 10B is a cross-sectional view of the waveguide taken along line Ia-Ia in FIG. 10A, that is, a cross section in a direction parallel to the traveling direction of the laser light. FIG. Further, (c) is a cross-sectional view in the layer thickness direction along the line Ib-Ib in (a), that is, a view perpendicular to the traveling direction of the laser beam. In FIG. 10, 1001 is a GaAs substrate, 1002 is an n-type AlGaAs lower cladding layer, 1003 is a quantum well active layer, 1004a is a p-type AlGaAs first upper cladding layer, 1004b is a p-type AlGaAs second upper cladding layer, and 1005 is p Type GaAs contact layer, 1006 (shaded portion) is a hole diffusion region, 1007 (shaded portion) is a proton injection region, 1008 is an n-side electrode, 1009 is a p-side electrode, 1020 laser cavity end face, and 1003a is a quantum well active layer Reference numeral 1003b denotes a window structure region formed in the vicinity of the laser resonator end face 1020 of the quantum well active layer 1003.
[0004]
Next, a conventional method for manufacturing a semiconductor laser device will be described with reference to a process diagram shown in FIG.
[0005]
An n-type AlGaAs lower cladding layer 1002, a quantum well active layer 1003, and a p-type AlGaAs first upper cladding layer 1004a are sequentially epitaxially grown on an n-type GaAs substrate 1001 (FIG. 11A). Next, on the surface of the p-type AlGaAs first upper cladding layer 1004a, SiO2A film 1010 is formed, and a stripe-shaped opening 1010a extending in the direction of the laser resonator is formed with a length that does not reach the end face of the laser resonator (FIG. 11B). Next, when this wafer is thermally annealed at a temperature of 800 ° C. or higher in an As atmosphere, SiO 22Ga atoms are sucked up from the surface of the p-type AlGaAs first upper cladding layer 1004a with which the film 1010 is in contact, and Ga vacancies are generated in the p-type AlGaAs first upper cladding layer 1004a. Diffusion until reaching 1003, the quantum well layer structure is disordered. In the disordered active layer region, the effective forbidden band width is widened, so that it functions as a window transparent to the oscillation laser beam.
[0006]
Furthermore, SiO2The film 1010 is removed, and a p-type AlGaAs second upper cladding layer 1004b and a p-type GaAs contact layer 1005 are sequentially epitaxially grown on the p-type AlGaAs first upper cladding layer 1004a. (FIG. 11 (c)). Next, a resist film is formed on the p-type GaAs contact layer 1005, and the SiO film is formed by photolithography.2A stripe-shaped resist 1011 is formed in the same region as the stripe-shaped opening 1010 a of the film 1010. Next, proton implantation is performed from the surface side of the p-type GaAs contact layer 1005 using the striped resist 1011 as a mask to form a high resistance region 1007 to be a current blocking layer (FIG. 11D). Finally, an n-side electrode 1008 is formed on the GaAs substrate 1001 side, and a p-side electrode 1009 is formed on the p-type GaAs contact layer 1005, and the wafer is cleaved to obtain the semiconductor laser device of FIG. The conventional semiconductor laser device described above can achieve high output characteristics inherent in a semiconductor laser device having a window structure as compared with a method of disordering a quantum well structure by ion implantation and diffusion of the ions, and at a COD level. It is described in the publication that it has high reliability and high reliability.
[0007]
[Problems to be solved by the invention]
However, in the conventional method of manufacturing a semiconductor laser device, after forming the window structure region, SiO having an opening is formed.2Since the film is removed, it is difficult to distinguish the boundary between the window structure region in which the quantum well layer is disordered and the active region in which the quantum well layer is not disordered. Therefore, when forming the current block region, it is necessary to strictly align the stripe-shaped resist region serving as the proton implantation mask and the active region, so a marking process and alignment process are newly added for alignment. Must be added. If the active region reaches the laser cavity end face, or if the window structure region and the proton injection region shift, the reliability and various characteristics of the laser element deteriorate, so the above alignment requires high accuracy. There were problems of cost increase and yield decrease due to increased man-hours.
[0008]
Furthermore, in the conventional method of manufacturing a semiconductor laser device, SiO2Since the film is formed on the AlGaAs layer or the GaAs protective layer of 100 Å or less, even if there is a GaAs protective layer of 100 Å or less, Al reacts preferentially over the thin GaAs layer, and the target SiO2This hinders the process of sucking up Ga atoms. As a result, the generation of Ga vacancies due to Ga suction is insufficient, and SiO2There is a problem that the reaction to increase the band gap of the quantum well layer directly below becomes insufficient and the function as a window cannot be exhibited. In addition, the SiO2By the reaction of Al with Al2There was also a problem that it was difficult to remove.
[0009]
The object of the present invention is to provide SiO2The window region in the vicinity of the end face can be efficiently formed without hindering Ga suction, and the current non-injection region can be formed in a self-aligned manner with no particular alignment with the window region. It is to provide a window structure semiconductor laser device excellent in controllability and reliability and a method for manufacturing the same, and to improve yield and reduce cost.
[0010]
[Means for Solving the Problems]
The present invention has been made to achieve the above object, and a semiconductor laser device according to the present invention includes a first conductivity type first cladding layer, a quantum well active layer, a first conductivity type substrate, A second conductivity type second cladding layer, a second conductivity type third cladding layer comprising ridge stripes in the direction of the resonator, and a first conductivity type current configured to embed ridge stripe side surfaces of the third cladding layer A block layer and a cap layer of the second conductivity type formed on the third cladding layer, a dielectric film formed in a direction perpendicular to the ridge stripe in the vicinity of the resonator end face on the cap layer, and the dielectric layer The band gap of the quantum well active layer directly under the body film is larger than the band gap of the quantum well active layer inside the resonatorIn addition, a second conductivity type contact layer is provided on the cap layer in a region where the dielectric film is not formed.The configuration.
[0011]
By doing so, the dielectric film near the resonator end face prevents current injection into the window region where the band gap of the quantum well active layer is large, so that the reactive current is reduced and the semiconductor has excellent high output characteristics and reliability. A laser element is obtained. Furthermore, since the end face window formation and the current non-injection region formation can be formed by self-alignment, it is excellent in mass productivity and can realize cost reduction by improving yield.
[0012]
[0013]
Also,By doing so, a window region having a large band gap of the quantum well active layer can be easily confirmed even after the contact layer is formed, and the cleavage process for forming the resonator is facilitated, so that mass production is excellent and the yield is also improved. .
[0014]
Preferably, a second conductivity type contact layer is formed in both the region of the cap layer where the dielectric film is formed and the region where the dielectric film is not formed, and the dielectric film of the contact layer is A step or a morphological difference is provided between a portion formed on the formed region and a portion formed on the region where the dielectric film is not formed.
[0015]
As a result, there is a difference in level difference or morphology between the portion of the contact layer formed on the region where the dielectric film is formed and the portion formed on the region where the dielectric film is not formed. The window region can be identified by the presence of the second conductive type contact layer in both the cap layer region where the dielectric film is formed and the region where the dielectric film is not formed. Since the semiconductor laser device can be mounted upside down and heat dissipation can be promoted, the temperature characteristics of the device can be improved.
[0016]
Preferably, the difference Δλ between the band gap wavelength λw of the quantum well active layer immediately below the dielectric film and the band gap wavelength λa of the quantum well active layer inside the resonator is in the range of 10 nm ≦ Δλ = λa−λw ≦ 50 nm. And
[0017]
Then, the decrease in COD level due to an increase in light absorption at the light exit end face when Δλ = λa−λw is less than 10 nm, and an increase in crystal defects near the end face when Δλ = λa−λw is 50 nm or more and the accompanying non-conformity. A function as a window structure can be secured by preventing a decrease in COD level due to an increase in the number of light emitting centers.
[0018]
Preferably, the cap layer of the second conductivity type is Al.xGa1-xIt is assumed that As (x ≦ 0.1).
[0019]
By doing so, Al containing a large amount of Al on the surface on which the dielectric film is formedxGa1-xEven in the case of As (x> 0.1), it is possible to prevent the generation of Ga vacancies due to the inhibition of Ga absorption by Al and to promote the reaction that effectively increases the band gap of the quantum well active layer. .
[0020]
Preferably, the thickness of the cap layer of the second conductivity type is in the range of 100 nm to 1000 nm.
[0021]
By doing so, suppression of the generation of Ga vacancies due to inhibition of Ga suction due to diffusion from the third cladding layer to the Al dielectric film when the film thickness of the second conductivity type cap layer is less than 100 nm, and Due to the fact that the thermal annealing conditions for increasing the band gap of the quantum well layer by increasing the distance from the dielectric film to the quantum well layer when the thickness of the cap layer is 1000 nm or more must be performed at a higher temperature for a longer time. Deterioration of device characteristics due to diffusion of a dopant present in the crystal can be prevented, and a reaction for increasing the band gap of the quantum well active layer can be promoted.
[0022]
Preferably, the dielectric film formed in the vicinity of the end face of the resonator is SiO. x And
[0023]
By doing so, SiO x Has a high function of absorbing Ga, and therefore can effectively promote a reaction that increases the band gap of the quantum well active layer.
[0024]
Preferably, the dielectric film has a thickness in the range of 100 nm to 1000 nm. If the thickness of the dielectric film is less than 100 nm, the effect of sucking up Ga is insufficient, and the amount of Ga vacancies for increasing the band gap of the quantum well active layer is insufficient. On the other hand, when the film thickness of the dielectric film exceeds 1000 nm, cracks are generated in the dielectric film during thermal annealing, and the thermal stress is released, thereby inhibiting the diffusion of Ga vacancies.
[0025]
Accordingly, the band gap of the quantum well active layer can be increased to the extent that the function as the window structure can be sufficiently exerted by setting the film thickness within the above range.
[0026]
Preferably, the length of the region where the band gap of the quantum well active layer in the vicinity of the end face of the resonator is larger than the band gap of the quantum well active layer inside the resonator is 10 μm or more and 60 μm or less.
[0027]
By doing so, it is possible to suppress the leakage current to the end face and prevent the efficiency of the element from being reduced due to free carrier loss.
[0028]
Further, on the first conductivity type substrate, the first conductivity type first cladding layer, the quantum well active layer, the second conductivity type second cladding layer, the second conductivity type etching stop layer, the second conductivity type second cladding layer. A step of sequentially epitaxially growing a third cladding layer and a second conductivity type cap layer, and a step of processing the second conductivity type third cladding layer and the second conductivity type cap layer into a ridge shape in a stripe shape in a resonator direction; Burying a side surface of the ridge with a first conductivity type current blocking layer, removing an unnecessary layer formed simultaneously on the ridge at the time of burying the current blocking layer, and planarizing the surface, and stripes of the ridge Forming the dielectric film in a direction orthogonal to the direction of the direction, and the band gap of the quantum well active layer immediately below the dielectric film by thermal annealing is equal to the band gap of the quantum well active layer inside the resonator. A step of forming a second conductivity type contact layer while leaving the dielectric film, and a light emitting end face disposed in the region of the quantum well active layer having a larger band gap than the inside of the resonator. Forming a resonator to do so.
[0029]
By doing so, the dielectric film has the role of preventing current injection into the window region of the quantum well active layer where the band gap of the quantum well is increased, and the end face window formation and the current non-injection region formation are realized by self-alignment. Therefore, it is not necessary to align the window region and the non-injection region, and the process can be simplified.
[0030]
Preferably, in the step of forming the dielectric film, a resist pattern having an opening is formed, the dielectric film is formed on the entire surface, and then the dielectric film formed on the resist is lifted off.
[0031]
If the dielectric film is formed by lift-off, since there is a resist in the region other than the window, plasma damage is not caused when the dielectric film is formed. Therefore, the controllability for suppressing the band cap expansion of the quantum well active layer in the region other than the window and selectively increasing the band gap only in the window region is improved. In addition, a window structure forming process can be provided without deteriorating the crystallinity of regions other than the window.
[0032]
Preferably, the dielectric film is formed by either sputtering or plasma CVD.
[0033]
If the dielectric film is formed by either a sputtering method or a plasma CVD method, a point defect due to plasma damage is newly generated on the surface simultaneously with the formation of the dielectric film, and diffusion of Ga vacancies can be further promoted. An effective window region can be formed.
[0034]
The conditions for forming the dielectric film for enlarging the band gap of the quantum well active layer immediately below the dielectric film by plasma CVD are as follows: RF power is 100 W or more, substrate temperature is 250 ° C. to 350 ° C. It is good to do. The thickness of the dielectric film is 100 nm or more and less than 1000 nm.
[0035]
By making the RF power 100 W or more, it is possible to more effectively generate point defects due to plasma damage on the surface and promote the diffusion of Ga vacancies on the other hand, while the substrate temperature is set to 250 ° C. to 350 ° C. And the adhesion of the dielectric film can be maintained. By setting the thickness of the dielectric film to 100 nm or more and less than 1000 nm, the band gap of the quantum well active layer can be increased to such an extent that the function as the window structure can be sufficiently exhibited.
[0036]
As conditions for forming the dielectric film for increasing the band gap of the quantum well active layer immediately below the dielectric film by sputtering, the RF power is 200 W or more, the substrate temperature is 250 ° C. to 350 ° C., The dielectric formation film thickness is 100 nm or more and less than 1000 nm.
[0037]
By setting the RF power to 200 W or more, point defects due to plasma damage can be more effectively generated on the surface, and further diffusion of Ga vacancies can be promoted. Further, the adhesiveness between the cap layer and the dielectric film can be maintained by setting the substrate temperature to 250 ° C. to 350 ° C. Furthermore, by setting the film thickness of the dielectric film to 100 nm or more and less than 1000 nm, the band gap of the quantum well active layer can be increased to such an extent that the function as the window structure can be sufficiently exhibited.
[0038]
Preferably, there is provided a step of cleaning the surface of the cap layer by performing reverse sputtering immediately before forming the dielectric film on the cap layer of the second conductivity type by sputtering.
[0039]
As a result, Ga SiO x A natural oxide film formed on the cap layer that inhibits the absorption reaction into the cap layer can be effectively removed in-situ, and a point defect due to plasma damage is newly generated on the surface of the cap layer. Can promote pore diffusion.
[0040]
Preferably, in the step of forming the dielectric film on the cap layer of the second conductivity type by a sputtering method, a DC bias of 2 kV or more is applied to the wafer.
[0041]
As a result, SiO x At the same time as the formation of, more point defects due to plasma damage are generated on the surface of the cap layer, and diffusion of Ga vacancies can be promoted.
[0042]
Preferably, the thermal annealing condition for making the band gap of the quantum well active layer in the region immediately below the dielectric film larger than the band gap of the quantum well active layer in the region inside the other resonator is a heating rate of 80 ° C. / Second or more, a processing temperature of 800 ° C. to 1000 ° C., and a processing time of 10 to 60 seconds.
[0043]
As a result, it is possible to realize window region formation that achieves both promotion of Ga vacancy diffusion and suppression of dopant diffusion inside the crystal and does not deteriorate the characteristics of the semiconductor laser device.
[0044]
Preferably, the thermal annealing is performed by heating with a lamp only from the first conductivity type substrate side, and the cap layer and the dielectric film which are epitaxial growth surfaces are in contact with another substrate.
[0045]
As a result, surface roughness due to As missing from the surface of the cap layer and a decrease in crystallinity can be prevented.
[0046]
Further, after the thermal annealing step, the surface of the first conductivity type substrate is buffed and smoothed. If the roughness of the morphology generated due to the loss of As from the surface of the first conductivity type substrate due to lamp heating is left without being buffed, the substrate surface of the resist or organic substance in the subsequent photolithography process becomes the surface of the substrate. Adhere to. Such deposits are difficult to remove in a normal cleaning process, and cause a failure in epitaxial growth and a decrease in crystallinity in the subsequent MOCVD growth process.
[0047]
Therefore, the controllability of the process is improved by buffing and smoothing the surface of the first conductivity type substrate after the thermal annealing step.,Good reproducibility can be obtained and the device yield can be improved.
[0048]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings.
[Embodiment 1]
FIG. 1 is a sectional view showing the structure of an AlGaAs semiconductor laser element according to Embodiment 1 of the present invention. 1A is a perspective view including a light emitting end surface, FIG. 1B is a sectional view of a waveguide taken along the line Ia-Ia in FIG. 1A, and FIG. 1C is a layer thickness taken along the line Ib-Ib in FIG. It is sectional drawing of a direction. 1 is an n-type GaAs substrate, 2 is an n-type Al0.5Ga0.5As first cladding layer, 3 is Al0.3Ga0.7Non-doped quantum well active layer including As guide layer (8 nm thick Al0.1Ga0.92 As well layers and 5nm thick Al between them0.35Ga0.654) p-type Al0.5Ga0.5As second cladding layer, 5 is p-type etching stop layer, 6 is p-type Al0.5Ga0.5The As third cladding layer 7 is a p-type GaAs cap layer and constitutes a ridge 102 extending in a stripe shape in the resonator direction. 8 is an n-type Al formed so as to fill the side surface of the ridge 102.0.7Ga0.3As current blocking layer, 9 is a p-type GaAs planarizing layer, 10 is a SiO formed in a stripe shape in a direction perpendicular to the ridge stripe x A film, 11 is a p-type GaAs contact layer, 12 is a p-side electrode, and 13 is an n-side electrode. Reference numeral 14 denotes SiO in the quantum well active layer 3. x In the region immediately below the film 10, the band gap is larger than the band gap of other regions of the quantum well active layer 3 inside the resonator.
[0049]
Next, a method for manufacturing the semiconductor laser element will be described with reference to FIG.
[0050]
n-type GaAs substrate 1 (carrier concentration 2 × 1018cm-3) N-type Al by MOCVD0.5Ga0.5As first cladding layer 2 (carrier concentration 8 × 1017cm-3, Thickness 2 μm setting), undoped quantum well active layer 3 including guide layer, p-type Al0.5Ga0.5As second cladding layer 4 (carrier concentration 1 × 1018cm-3, Thickness 0.2 μm setting), p-type etching stop layer 5, p-type Al0.5Ga0.5As third cladding layer 6 (carrier concentration 2 × 1018cm-3, Thickness 1.1 μm), p-type GaAs cap layer 7 (3 × 1018cm-3And a thickness of 0.7 μm) are epitaxially grown (FIG. 2A). Thereafter, a striped resist mask 101 is formed on the p-type GaAs layer 7 using a known photolithography technique, and the p-type GaAs layer is reached so as to reach the p-type etching stop layer 5 using a known etching technique. 7 and p-type Al0.5Ga0.5The As third cladding layer 6 is processed into a stripe-shaped ridge 102 having a width of about 3 μm (FIG. 2B).
[0051]
Next, by the second MOCVD method, the p-type GaAs layer 7 and the p-type Al0.5Ga0.5The side surface of the ridge 102 comprising the second cladding layer 6 on As is n-type Al.0.7Ga0.3As block layer 8 (carrier concentration 1 × 1018cm-3Then, after embedding with the p-type GaAs planarizing layer 9 (FIG. 2 (c)), the unnecessary layer formed on the ridge 102 is selectively removed to planarize the surface (FIG. 2). (D)).
[0052]
Next, by a PECVD method and a photolithography method, a 40 μm wide SiO 2 stripe is formed in a direction perpendicular to the stripe direction of the ridge 102. x A film (thickness 500 nm) 10 is formed. SiO by plasma CVD x The film formation conditions were an RF power of 100 W, a substrate temperature of 280 ° C., and a film thickness of 500 nm. The stripe pitch was set to 800 μm, which is the same as the resonator length (FIG. 2 (e)).
[0053]
Next, the SiO x The wafer on which the film is formed is thermally annealed, and at this time, rapid thermal annealing is performed.
[0054]
FIG. 3 is a sectional view of an annealing apparatus for performing capless annealing by the RTA method. In FIG. 3, 301 is a wafer to be processed, 301a is an epitaxial growth surface (cap layer 7 surface), 301b is a substrate surface, 302 is a holding substrate, 303 is a lamp heater, 304 is a lamp heating window, and 305 is a pyrometer for temperature measurement. is there. As described above, the lamp heating from one side on the substrate 1 side and the epitaxial growth surface are performed in contact with the holding substrate 302 which is another substrate, thereby preventing surface roughness and crystallinity deterioration due to As missing from the cap layer 7 on the epitaxial growth surface. be able to.
[0055]
The thermal annealing conditions at this time were a temperature rising rate of 100 ° C./second, an annealing temperature of 950 ° C., and a holding time of 1 minute. If the rate of temperature rise is less than 80 ° C./sec, a rapid thermal stress for diffusing Ga vacancies to the quantum well layer is not applied, and a reaction for increasing a sufficient band gap does not occur. A heating rate is required. Furthermore, even if the annealing temperature is less than 800 ° C. and the holding time is 10 seconds or less, Ga vacancies cannot reach the quantum well layer sufficiently. On the other hand, when the temperature exceeds 1000 ° C. or when the holding time exceeds 60 seconds, diffusion occurs to the doping atoms inside the crystal, and the characteristics of the device are deteriorated. Therefore, the annealing conditions in the present embodiment need to be a temperature rising rate of 80 ° C./second or more, a processing temperature of 800 ° C. to 1000 ° C., and a processing time of 10 to 60 seconds, and more preferably, SiO by PECVD. x Is formed, the diffusion rate of the doping atoms is suppressed and the band gap wavelength shift of the window region is suppressed by setting the temperature rising rate to 100 ° C./second or more, the processing temperature 860 ° C. to 960 ° C., and the processing time 30 to 60 seconds. can get.
[0056]
SiO by thermal annealing x The band gap of the quantum well layer 14 in the region immediately below the film 10 is made larger than the band gap of other regions of the quantum well active layer 3 that is inside the resonator. In this thermal annealing, SiO x Ga atoms from the surfaces of the p-type GaAs layer 7 and the p-type GaAs planarizing layer 9 immediately below the film 10 are SiO. x It is sucked into the film 10 and Ga vacancies are generated inside the GaAs crystal. These Ga vacancies have a large diffusion constant and diffuse at a stretch toward the GaAs substrate 1 to increase the band gap of the quantum well active layer 14. SiO x Has a high ability to absorb Ga, and SiO x Directly under the film is GaAs that does not contain Al or In. Therefore, the reaction that effectively increases the band gap of the quantum well layer 14 can be promoted without hindering the reaction of sucking up Ga.
[0057]
Using a part of the wafer subjected to the thermal annealing by the RTA method, the microphotoluminescence (microPL) method is used to make SiO x Quantum well layer directly under the film and othersTerritoryEach band gap of the quantum well layer in the region was measured. As is well known, the longer the photoluminescence peak wavelength, the smaller the band gap.
[0058]
FIG. 4 shows the measurement results of the microscopic PL. SiO x The peak wavelength of photoluminescence from the quantum well layer directly under the film is SiO 2 x It can be seen that the wavelength is shifted to the shorter wavelength side by 30 nm or more than the peak wavelength of the photoluminescence from the quantum well layer in the region other than the region directly under the film. That is, SiO x The quantum well layer directly under the film is SiO x A window region having a wider forbidden band than that of the region directly below the film is formed.
[0059]
Next, the surface of the substrate 1 which is the back surface of the wafer subjected to the thermal annealing is smoothed by buffing. Since the back side of the wafer is directly heated by the lamp without being covered, if there is a morphological deterioration due to loss of As, the resist or organic matter is adsorbed to the rough part of the back side in the subsequent photolithography process, and in the normal cleaning process Removal becomes difficult, and impurities are brought into the subsequent MOCVD epitaxial growth process, leading to poor epitaxial growth and deterioration of crystallinity. By buffing and smoothing the backside of the substrate, the process controllability is improved without introducing impurities into subsequent processes.,Good reproducibility was obtained, and the device yield could be improved.
[0060]
Next, striped SiO x Without removing the film 10, the p-type GaAs contact layer 11 (carrier concentration 4 × 10 6 is formed by the third MOCVD method.18cm-3, Thickness 3-50μm setting) SiO x It is selectively formed in a region other than where the film 10 is formed. In order to perform selective growth only in the region where the GaAs cap layer 7 is exposed, low pressure MOCVD growth at a temperature of 700 ° C. and a pressure of 76 Torr was performed (FIG. 2F). Further, a p-electrode 12 is formed on the upper surface, and an n-electrode 13 is formed on the lower surface.
[0061]
Next, 40 μm wide SiO x While confirming the region where the film 10 is formed, a scribe line is inserted in the center of the region, and the length of the resonator is divided into bars to form a resonator. At this time, even if the p-side electrode is formed on the entire surface, SiO 2 x Since the p-type GaAs contact layer 11 is not formed on the film 10, it can be easily observed from the top surface of the wafer. x A region where the film 10 is formed can be confirmed. Finally, a reflective film is coated on the light emission on both sides of the bar, and further divided into chips to form individual elements.
[0062]
In this manner, an element having a window region of about 20 μm at both light emitting end faces of a resonator having a length of 800 μm is manufactured. In addition, SiO is directly above the window region. x Since the film 10 remains formed, current injection into the window region is prevented, and the reactive current is reduced.
[0063]
The semiconductor laser of the present embodiment has a stripe-shaped SiO. x The film 10 forms a current non-injection region and a disordered window region of the active layer by self-alignment. Therefore, compared with a conventional semiconductor laser element in which both regions are formed in separate steps, precise alignment between both regions is not required, and characteristic defects due to misalignment do not occur. Further, since the p-type GaAs contact layer 11 is selectively formed in a portion other than the window region, it can be easily observed from the top surface of the wafer. x The window region in which the film 10 is formed can be confirmed, and even when the resonator is formed by cleavage, the resonator can be easily formed so that the cleavage position is not injected with current and includes the window region.
[0064]
SiO x As the film thickness of the film 10 increases, its volume increases, so the amount of sucking up Ga also increases, resulting in an increase in the generated Ga vacancies and increasing the band gap of the quantum well layer. It is valid. However, if the layer thickness exceeds 1000 nm, GaAs and SiO during the thermal annealing will be described. x Due to the stress resulting from the difference in thermal expansion coefficient x The problem of cracks in the film arises. As a result, SiO x If the film cracks, the thermal stress acting on the wafer is released and the diffusion of Ga vacancies is hindered. Therefore, SiO x The layer thickness of the film 10 needs to be 100 nm or more and 1000 nm or less, more preferably 300 nm or more and 600 nm or less.
[0065]
Next, semiconductor lasers were manufactured by changing the length of the window region formed in the vicinity of the light emitting end face. In the present embodiment, since the window region and the current non-injection region are formed in a self-aligned manner, the length of the window region matches the length of the current non-injection region. FIG. 5 shows the relationship between the length of the window region, that is, the current non-injection region, the operating voltage of the semiconductor laser element, and the COD level. If the length of the window region is less than 10 μm, the leakage current to the window region is large and a sufficient non-injection effect cannot be obtained, so that the COD level is lowered. On the other hand, when the length of the window region exceeded 60 μm, the COD level was high, but the operating voltage increased because the current path was narrowed. Therefore, in the semiconductor laser device of the present invention, the length of the window region in which the band gap of the quantum well layer formed in the vicinity of the light emitting end face is made larger than the inside of the resonator needs to be 10 μm to 60 μm, more preferably In addition, it is desirable that the thickness is 20 μm to 40 μm in terms of ease of forming a resonator and the number of elements that can be obtained per wafer.
[0066]
Also, by changing the thermal annealing conditions, x Semiconductor laser devices having different Δλ between the band gap wavelength λw of the quantum well active layer immediately below the film and the band gap wavelength λa of the quantum well active layer inside the resonator were manufactured. First, thermal annealing was performed at a temperature of 850 ° C., a temperature increase rate of 80 ° C./second, and a holding time of 1 minute, thereby manufacturing a semiconductor laser device having Δλ = λa−λw of 9 nm. However, COD degradation occurred at 180 mW due to increased light absorption at the light exit end face.
[0067]
Next, a semiconductor laser device having a Δλ of 55 nm was fabricated by setting the annealing conditions to a temperature of 1000 ° C. or higher, a temperature increase rate of 100 ° C./second, and a holding time of 1 minute. However, COD degradation occurred at 230 mW due to a decrease in crystallinity near the light emitting end face.
[0068]
Therefore, in the semiconductor laser device of the present invention, Δλ needs to be in the range of 10 nm ≦ Δλ = λa−λw ≦ 50 nm, and more preferably 20 nm ≦ to prevent the absorption of the window region and prevent deterioration of crystallinity. It is desirable that Δλ = λa−λw ≦ 40 nm.
[0069]
FIG. 6 shows a life test result of the semiconductor laser device of the first embodiment. From FIG. 6, it was confirmed that the semiconductor laser device of this embodiment continued stable running for over 1000 hours in an aging test at 70 ° C. and CW of 120 mW. In addition, as a result of conducting a COD test of the semiconductor laser device of this embodiment, it was confirmed that COD was free even at an optical output of 300 mW or more.
[Embodiment 2]
FIG. 7 is a cross-sectional view showing the structure of the semiconductor laser device according to the second embodiment of the present invention. 7A is a perspective view including a light emitting end surface, FIG. 7B is a cross-sectional view of a waveguide taken along line Ia-Ia in FIG. 7A, and FIG. 7C is a layer thickness taken along line Ib-Ib in FIG. It is sectional drawing of a direction. In FIG. 7, 701 is an n-type GaAs substrate, and 702 is an n-type Al.0.5Ga0.5As first cladding layer, 703 is Al0.3Ga0.7Non-doped quantum well active layer including As guide layer (8 nm thick Al0.1Ga0.92 As well layers and 5nm thick Al between them0.35Ga0.65704 is p-type Al.0.5Ga0.5As second cladding layer, 705 is a p-type etching stop layer, and 706 is a p-type Al made of ridge stripes in the cavity direction.0.5Ga0.5As third cladding layer, 707 is a p-type GaAs cap layer, and 708 is a p-type Al made of a ridge stripe.0.5Ga0.5N-type Al formed to fill the side surface of the As third cladding layer0.7Ga0.3As current blocking layer, 709 is a p-type GaAs planarization layer, 710 is a SiO formed in a stripe shape in a direction perpendicular to the ridge stripe x A film, 711 is a p-type GaAs contact layer, 712 is a p-side electrode, and 713 is an n-side electrode. 714 is SiO x This is a region where the band gap of the quantum well active layer 703 directly under the film is larger than the band gap of the quantum well active layer 703 inside the resonator.
[0070]
Next, a method for manufacturing the semiconductor laser device of this embodiment will be described with reference to FIG.
[0071]
n-type GaAs substrate 701 (carrier concentration 2 × 1018cm-3N-type Al by MOCVD0.5Ga0.5As first cladding layer 702 (carrier concentration 8 × 1017cm-3, Thickness 2 μm), undoped quantum well active layer 703 including guide layer, p-type Al0.5Ga0.5As second cladding layer 704 (carrier concentration 1 × 1018cm-3, Thickness 0.2 μm), p-type etching stop layer 705, p-type Al0.5Ga0.5As third cladding layer 706 (carrier concentration 2 × 1018cm-3, Thickness 1.1 μm), p-type GaAs cap layer 707 (carrier concentration 2 × 1018cm-3, Thickness 0.7 μm) is epitaxially grown (FIG. 8A). Then, using a known photolithography technique and etching technique, the p-type GaAs layer 707 and the p-type Al0.5Ga0.5The As third cladding layer 706 is processed into a stripe-shaped ridge 715 having a width of about 3 μm (FIG. 8B). Further, the p-type GaAs layer 707 and the p-type Al are formed by MOCVD.0.5Ga0.5The side surface of the ridge formed of the second upper cladding layer 706 on the As is n-type Al.0.7Ga0.3As block layer 708 (carrier concentration 1 × 1018cm-31 μm) and a p-type GaAs planarization layer 709 (FIG. 8C), and then an unnecessary layer formed on the ridge is selectively removed to planarize the surface (FIG. 8D). )).
[0072]
Next, by plasma CVD and photolithography, SiO stripes with a width of 40 μm are formed in a direction perpendicular to the ridge stripe. x A film (500 nm) 710 is formed (FIG. 8E). The stripe pitch was 800 μm, the same as the resonator length. Next, capless annealing by rapid thermal annealing (RTA) method is performed to form SiO. x The band gap of the quantum well layer 714 immediately below the film 710 is made larger than the band gap of the quantum well active layer 703 inside the resonator. The annealing conditions were a temperature of 950 ° C., a temperature increase rate of 100 ° C./second, and a holding time of 1 minute. In this annealing, SiO x From the surface of the p-type GaAs layer 7 and the p-type GaAs planarization layer 709 directly under the film 710, Ga atoms are converted into SiO. x It is sucked into the film 710 and Ga vacancies are generated inside the GaAs crystal. The Ga vacancies have a large diffusion constant, and diffuse at a stretch toward the GaAs substrate 701, making the band gap of the quantum well active layer 714 larger than the band gap of the quantum well active layer 703 inside the resonator. The manufacturing process so far is the same as that in the first embodiment.
[0073]
Next, striped SiO x Without removing the film 710, the p-type GaAs contact layer 711 (carrier concentration 4 × 10 6 is formed by MOCVD).18cm-3, Thickness 3-50μm setting) SiO x It is formed flat on the entire surface of the region where the film 710 is formed and the region where the p-type GaAs planarization layer 709 is exposed. That is, the growth temperatureDegree 6By using an atmospheric pressure MOCVD method at 50 ° C. and a pressure of 760 Torr, the GaAs cap layer 707 is also made of SiO. x A p-type GaAs contact layer 711 is also formed on 710 at substantially the same speed. Further, a p-electrode 712 is formed on the upper surface and an n-electrode 713 is formed on the lower surface (FIG. 8F).
[0074]
Next, 40 μm wide SiO x A scribe line is put on the marker formed in the approximate center of the region where the film 710 is formed, and is divided into bars in the length of the resonator to form the resonator. At this time, although the p-type GaAs contact layer 711 is formed almost flat on the surface of the wafer, x Since the polycrystalline p-type GaAs contact layer 711 is formed on the film 710, the morphology is changed only in this region, and since there are some steps, it is observed from the upper surface of the wafer. Easy SiO x A region where the film 710 is formed can be confirmed. Finally, the light emitting end faces on both sides of the bar are coated with a protective film that also controls the reflectivity, and divided into chips to form individual elements. In this manner, an element having a window region of about 20 μm at both light emitting end faces of a resonator having a length of 800 μm is manufactured. In addition, SiO is directly above the window region. x Since the film 710 remains formed, current injection into the window region is prevented and reactive current is reduced. Further, since the p-type GaAs contact layer 711 is formed flat on the surface of the chip, it is possible to mount upside down, and the distance between the active layer and the heat sink can be shortened. Temperature characteristics are also improved. Similar to the semiconductor laser device of the first embodiment, the device characteristics were COD free even when the maximum light output was 300 mW or more, and stable running was confirmed over 1000 hours in an aging test at 70 ° C. and CW of 120 mW.
[Embodiment 3]
The manufacturing process of the semiconductor laser device of the third embodiment is performed by using striped SiO in the manufacturing process of the semiconductor laser device of the first and second embodiments. x The film is formed by sputtering, and the other steps are the same as those in the first and second embodiments. SiO by sputtering x The film formation conditions were an RF power of 400 W, a substrate temperature of 300 ° C., a gas pressure of 2.5 mTorr, a film thickness of 500 nm, and a mixed gas of argon and oxygen was used. In addition, the wafer is mounted in the chamber of the sputtering apparatus, and SiO 2 x After the reverse sputtering is performed immediately before forming the wafer and the wafer surface is cleaned, the SiO 2 is subsequently cleaned. x Formed. Note that an argon single gas was used during reverse sputtering. This is because when a natural oxide film is formed on the p-type GaAs cap layer on the wafer surface in the atmosphere, the SiO of Ga x In order to inhibit the wicking reaction into the SiO 2 x Is effectively removed in situ immediately before the formation of, and point defects due to plasma damage are newly generated on the surface of the cap layer to promote the diffusion of Ga vacancies.
[0075]
Furthermore, SiO 2 can be sputtered. x When forming a film, applying a DC bias of 2 kV or more to the substrate causes more plasma damage to the surface of the cap layer, causing more point defects in the cap layer, and further diffusion of Ga vacancies. Can be promoted. As a result, even if the annealing conditions are low-temperature short-time annealing with a temperature of 850 ° C. and a holding time of 30 seconds, SiO 2 is the same as in the first embodiment.2The quantum well layer directly under the film is SiO2A wavelength shift of about 30 nm or more was confirmed from the region other than the region directly under the film, and a window region having a wide forbidden band could be formed effectively. In this embodiment, the sputtering method is used for SiO. x More preferably, the annealing conditions in the case of forming are set to a temperature rising rate of 100 ° C./second or more, a processing temperature of 800 ° C. to 900 ° C., and a processing time of 30 to 60 seconds. Further, the device characteristics were the same as those of the semiconductor laser device of the first embodiment.
[Embodiment 4]
FIG. 9 is a cross-sectional view of the semiconductor laser device of the fourth embodiment. This is a cross-sectional view of an AlGaInP semiconductor laser having an oscillation wavelength of 635 nm to 680 nm. 9A is a perspective view including a light emitting end surface, FIG. 9B is a cross-sectional view of a waveguide taken along line Ia-Ia in FIG. 9A, and FIG. 9C is a layer thickness taken along line Ib-Ib in FIG. It is sectional drawing of a direction. An n-type GaAs substrate 901 (carrier concentration 2 × 1018cm-3) N-type In0.5 (Al0.7Ga0.3)0.5P lower cladding layer 902 (carrier concentration 8 × 1017cm-3, Thickness 1000 nm), non-doped In0.5(Al0.5Ga0.5)0.5Non-doped InAlGaP multiple quantum well layer 903 including a P light guide layer (In thickness of 7 m)0.5Ga0.58 nm thick In sandwiched between 4 P-well layers and the well layers0.5(Al0.4Ga0.6)0.53 layers of P light barrier layer), p-type In0.5 (Al0.7Ga0.3)0.5First cladding layer 904 on P (carrier concentration 1 × 1018cm-3, Thickness 300 nm), etching stop layer 905, p-type In0.5 (Al0.7Ga0.3)0.5P second cladding layer 906 (carrier concentration 2 × 1018cm-3, Thickness 1000 nm), p-type GaAs layer 907 (carrier concentration 3 × 1018cm-3, A thickness of 500 nm). Thereafter, similarly to the semiconductor laser device manufacturing method of the first embodiment, the p-type GaAs layer 907 and the p-type In are used by using a known photolithography technique and etching technique.0.5 (Al0.7Ga0.3)0.5The second upper cladding layer 906 on P is processed into a striped ridge 916 having a width of 4 to 5 μm. Next, by the second MOCVD method, the p-type GaAs layer 907 and the p-type In0.5 (Al0.7Ga0.3)0.5The side surface of the ridge 916 made of the second cladding layer 906 on the P is n-type GaAs current blocking layer 908 (carrier concentration 1 × 10 618cm-3, Thickness 1000 nm) and p-type GaAs planarization layer 909 (carrier concentration 2 × 1018cm-3Then, the unnecessary layer formed on the ridge 916 is selectively removed to flatten the surface. Next, by a plasma CVD method and a photolithography method, a 40 μm wide SiO 2 stripe is formed in a direction perpendicular to the ridge stripe 916. x A film (thickness 500 nm) 910 is formed. The stripe pitch was 800 μm, the same as the resonator length. Next, capless annealing by rapid thermal annealing (RTA) method is performed to form SiO. x The band gap of the quantum well layer 914 immediately below the film 910 is made larger than the band gap of the quantum well active layer 903 inside the resonator. The annealing conditions were a temperature of 850 ° C., a temperature increase rate of 100 ° C./second, and a holding time of 1 minute, and the same method as in the first embodiment was performed. As in the case of the AlGaAs semiconductor laser device of the first embodiment, in this annealing, SiO 2 x From the surface of the p-type GaAs layer 907 and the p-type GaAs planarization layer 909 directly under the film 810, Ga atoms are converted into SiO. x It is sucked into the film 910 and Ga vacancies are generated inside the GaAs crystal. The Ga vacancies are diffused all at once toward the GaAs substrate 901, and the band gap of the quantum well active layer 914 is increased. Next, striped SiO x Without removing the film 910, the p-type GaAs contact layer 911 (4 × 10 4 is formed by the third MOCVD method.18cm-3, A thickness of 3 to 10 μm) is formed almost flat on the entire surface. SiO on GaAs x In order to form the p-type GaAs contact layer 911 at a substantially same speed, the growth is performed by atmospheric pressure MOCVD at a growth temperature of 650 ° C. and a pressure of 760 Torr. Further, a p-electrode 912 is formed on the upper surface, and an n-electrode 913 is formed on the lower surface.
[0076]
Next, 40 μm wide SiO x A scribe line is put on the marker formed in the approximate center of the region where the film 910 is formed, and the resonator is divided into bars to form the resonator. At this time, although the p-type GaAs contact layer 911 is formed flat on the surface of the chip, x Since the p-type GaAs contact layer 915 formed on the film 910 is polycrystalline, the morphology changes only in this region, and it is easy to observe even from the top surface of the wafer. x A window region in which the film 910 is formed can be confirmed. Finally, a reflective film is coated on the light emission on both sides of the bar, and further divided into chips to form individual elements. In this manner, an element having a window region of about 20 μm at both light emitting end faces of a resonator having a length of 800 μm is manufactured. In addition, SiO is directly above the window region. x Since the film 910 remains formed, current injection into the window region is prevented and reactive current is reduced. The obtained device characteristics were COD-free even when the maximum light output was 100 mW or more, and stable running was confirmed over 3000 hours in an aging test at 70 ° C. and CW 40 mW.
[0077]
In the semiconductor laser devices of the first to fourth embodiments described above, all crystal growth is described by the MOCVD method, but a vapor phase growth method such as MBE method, ALE, or VPE method, which has a quantum well structure. Needless to say, any material that can be manufactured is applicable.
[0078]
【The invention's effect】
As described above, according to the semiconductor laser device of the present invention, the semiconductor laser device of the present invention includes the first conductivity type first cladding layer, the quantum well active layer, the first conductivity type substrate, A second conductivity type second cladding layer, a second conductivity type third cladding layer comprising ridge stripes in the direction of the resonator, and a first conductivity type current configured to embed ridge stripe side surfaces of the third cladding layer A block layer and a cap layer of the second conductivity type formed on the third cladding layer, a dielectric film formed in a direction perpendicular to the ridge stripe in the vicinity of the resonator end face on the cap layer, and the dielectric layer Since the band gap of the quantum well active layer directly below the body film is larger than the band gap of the quantum well active layer inside the resonator, the dielectric film near the resonator end face has a large band gap of the quantum well active layer. To prevent current injection into the window regions have, a reactive current is reduced, a semiconductor laser device excellent in high output characteristics and reliability can be obtained. Furthermore, since the end face window formation and the current non-injection region formation can be formed by self-alignment, it is excellent in mass productivity and can realize cost reduction by improving yield.
[0079]
In addition, by selectively providing a second conductivity type contact layer on the cap layer other than the dielectric film, a window region having a large band gap of the quantum well active layer in the vicinity of the cavity end face can be easily confirmed after the process is completed. In addition, the cleaving process for forming the resonator is facilitated, so that mass production is excellent and the yield is improved.
[0080]
Further, a second conductivity type contact layer is formed in both the region of the cap layer where the dielectric film is formed and the region where the dielectric film is not formed, and the dielectric film of the contact layer is formed. A window region can be identified by providing a step or a difference in morphology between a portion formed on the region where the dielectric film is not formed and a portion formed on the region where the dielectric film is not formed. Since the second conductivity type contact layer exists almost flatly on the upper surface of the cap layer on which the dielectric film is not formed, the semiconductor laser element can be mounted upside down, and heat dissipation can be promoted. Temperature characteristics can be improved.
[0081]
Further, the difference Δλ between the band gap wavelength λw of the quantum well active layer immediately below the dielectric film and the band gap wavelength λa of the quantum well active layer inside the resonator is set in a range of 10 nm ≦ Δλ = λa−λw ≦ 50 nm. As a result, the COD level decreases due to the increase in light absorption at the light emitting end face when Δλ = λa−λw is less than 10 nm, and the crystal defects increase near the end face when Δλ = λa−λw is 50 nm or more and the non-light emission associated therewith. A function as a window structure can be secured by preventing a decrease in the COD level due to an increase in the center.
[0082]
Further, the cap layer of the second conductivity type is made of Al.xGa1-xAs (x ≦ 0.1)WhenAl containing a large amount of Al on the surface on which the dielectric film is formedxGa1-xEven in the case of As (x> 0.1), it is possible to prevent the formation of Ga vacancies by inhibiting the absorption of Ga by Al and to promote the reaction that effectively increases the band gap of the quantum well active layer. .
[0083]
Further, by setting the film thickness of the second conductivity type cap layer in the range of 100 nm to 1000 nm, the Al dielectric film from the third cladding layer when the film thickness of the second conductivity type cap layer is less than 100 nm. The generation of Ga vacancies due to the inhibition of Ga absorption due to diffusion, and the band gap of the quantum well layer is increased by increasing the distance from the dielectric film to the quantum well layer when the thickness of the cap layer is 1000 nm or more. The reaction for increasing the band gap of the quantum well active layer can be promoted by preventing the deterioration of device characteristics due to the diffusion of the dopant present in the crystal due to the fact that the thermal annealing conditions for performing the annealing must be performed at a higher temperature for a longer time.
[0084]
The dielectric film formed in the vicinity of the resonator end face is made of SiO. x By so doing, it is possible to promote a reaction that effectively increases the band gap of the quantum well active layer.
[0085]
In addition, by setting the thickness of the dielectric film in the range of 100 nm to 1000 nm, it is possible to increase the band gap of the quantum well active layer to the extent that the function as the window structure can be sufficiently exhibited.
[0086]
Further, by setting the length of the region where the band gap of the quantum well active layer in the vicinity of the resonator end face is larger than the band gap of the quantum well active layer inside the resonator to 10 μm or more and 60 μm or less, leakage current to the end face is reduced. It is possible to suppress the degradation of the efficiency of the device due to free carrier loss.
[0087]
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor laser device comprising: a first conductivity type first cladding layer; a quantum well active layer; a second conductivity type second cladding layer; An etching stop layer, a second conductivity type third cladding layer, and a second conductivity type cap layer are sequentially epitaxially grown, and the second conductivity type third cladding layer and the second conductivity type cap layer are formed in the resonator direction. Forming a ridge stripe into the ridge stripe, embedding the side surface of the ridge stripe with a current block layer of the first conductivity type, and removing a current block unnecessary layer simultaneously formed on the ridge when the current block layer is embedded to flatten the surface. The step of forming the dielectric film in the direction perpendicular to the ridge stripe, and the amount of the band gap of the quantum well active layer directly under the dielectric film by thermal annealing in the amount inside the resonator. A step of increasing the band gap of the well active layer, a step of forming a contact layer of the second conductivity type while leaving the dielectric film, and a quantum well active layer having a light emission end face larger than the inside of the resonator. Forming a resonator so as to be in the region, the stripe-shaped dielectric film used to increase the band gap of the quantum well active layer in the vicinity of the cavity end face is directly applied to the band of the quantum well active layer. It has the role of preventing current injection into the window region with a large gap, and the end face window formation and the current non-injection region formation can be formed by self-alignment, which eliminates the need to align the window region and the non-injection region, simplifying the process. Can be measured.
[0088]
Further, in the step of forming the dielectric film, after forming a resist pattern having an opening and forming the dielectric film on the entire surface, the dielectric film formed on the resist is lifted off to form the dielectric film. If formed, the regions other than the window do not cause plasma damage when the dielectric film is formed because there is a resist. Therefore, the controllability for suppressing the band cap expansion of the quantum well active layer in the region other than the window and selectively increasing the band gap only in the window region is improved. In addition, a window structure forming process can be provided without deteriorating the crystallinity of regions other than the window.
[0089]
In addition, the dielectric film is formed by either sputtering or plasma CVD, and at the same time as the formation of the dielectric film, a new point defect due to plasma damage is generated on the surface, which can further promote the diffusion of Ga vacancies. Therefore, an effective window region can be formed.
[0090]
The conditions for forming the dielectric film for increasing the band gap of the quantum well active layer immediately below the dielectric film by plasma CVD are as follows: RF power is 100 W or more, substrate temperature is 250 ° C. When the temperature is set to 350 ° C. and the thickness of the dielectric film is set to 100 nm or more and less than 1000 nm, point defects due to plasma damage can be more effectively generated on the surface, and diffusion of Ga vacancies can be further promoted. Adhesiveness between the cap layer and the dielectric film can be maintained by adjusting the temperature to from 350C to 350C. By setting the thickness of the dielectric film to 100 nm or more and less than 1000 nm, it is possible to increase the band gap of the quantum well active layer to the extent that the function as the window structure can be sufficiently exhibited.
[0091]
The conditions for forming the dielectric film for enlarging the band gap of the quantum well active layer immediately below the dielectric film by sputtering are as follows: RF power is 200 W or more, and substrate temperature is 250 ° C. to 350 ° C. When the dielectric formation film thickness is 100 nm or more and less than 1000 nm, it is possible to more effectively generate point defects due to plasma damage on the surface, promote the diffusion of Ga vacancies, and the substrate temperature is 250 ° C. to 350 ° C. By doing so, the adhesion between the cap layer and the dielectric film can be maintained. Furthermore, by setting the thickness of the dielectric film to 100 nm or more and less than 1000 nm, it is possible to increase the band gap of the quantum well active layer to such an extent that the function as the window structure can be sufficiently exhibited.
[0092]
Also, reverse sputtering is performed on the cap layer of the second conductivity type just before forming a dielectric film for enlarging the band gap of the quantum well active layer immediately below the dielectric film by sputtering to clean the substrate surface. By providing the step of performing crystallization, the SiO of Ga x The natural oxide film formed on the cap layer that hinders the wicking reaction into the cap layer can be effectively removed in situ, and a point defect due to plasma damage is newly generated on the surface of the cap layer. Can promote diffusion.
[0093]
In the step of forming a dielectric film for increasing the band gap of the quantum well active layer immediately below the dielectric film on the second conductivity type cap layer by sputtering, a DC bias of 2 kV or more is applied to the substrate. By providing the step of applying, SiO x At the same time as the formation of, more point defects due to plasma damage are generated on the surface of the cap layer, and diffusion of Ga vacancies can be promoted.
[0094]
Further, as thermal annealing conditions for making the band gap of the quantum well active layer immediately below the dielectric film larger than the band gap of the quantum well active layer inside the resonator, the temperature rising rate is 80 ° C./second or more, the processing temperature is 800 ° C. By realizing a process time of 10 to 60 seconds at ~ 1000 ° C, it is possible to achieve both the promotion of Ga vacancy diffusion and the suppression of dopant diffusion inside the crystal, and the formation of window regions without deteriorating device characteristics. It can be done.
[0095]
Preferably, as a thermal annealing method for making the band gap of the quantum well active layer immediately below the dielectric film larger than the band gap of the quantum well active layer inside the resonator, a lamp heating from one side of the back side of the substrate is used. In addition, by performing the epitaxial growth surface in contact with another substrate, it is possible to prevent surface roughness and crystallinity degradation due to As missing from the cap layer on the epitaxial growth surface.
[0096]
In addition, by buffing and smoothing the back surface of the substrate after the thermal annealing step, As is lost on the back surface side of the substrate by direct lamp heating, and the morphology of the back surface of the substrate is roughened. And organic substances are adsorbed on the rough part of the back surface, making it difficult to remove them by a normal cleaning process, and subsequently introducing impurities during the epitaxial process, leading to poor epitaxial growth and poor crystallinity. Good controllability,Good reproducibility can be obtained and the device yield can be improved.
[Brief description of the drawings]
FIG. 1 is a perspective view showing the structure of a semiconductor laser device according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a manufacturing process of the semiconductor laser device according to the first embodiment of the present invention.
FIG. 3 is a cross-sectional view of an annealing apparatus used for an annealing step in the method of manufacturing a semiconductor laser device according to the first embodiment of the present invention.
4 is a diagram showing microphotoluminescence (a) in the vicinity of the end face of the quantum well layer of the semiconductor laser device according to the first embodiment of the present invention and microphotoluminescence (b) in a region other than the vicinity of the end face. FIG.
FIG. 5 is a diagram showing the relationship between the current non-injection width, the COD level, and the operating voltage of the semiconductor laser device according to the first embodiment of the present invention.
FIG. 6 is a diagram showing an aging test result of the semiconductor laser device according to the first embodiment of the present invention.
FIG. 7 is a perspective view showing the structure of a semiconductor laser device according to a second embodiment of the present invention.
FIG. 8 is a diagram illustrating a manufacturing process of a semiconductor laser device according to a second embodiment of the present invention.
FIG. 9 is a perspective view showing the structure of a semiconductor laser device according to a fourth embodiment of the present invention.
FIG. 10 is a perspective view showing the structure of a conventional semiconductor laser device.
FIG. 11 is a diagram illustrating a manufacturing process of a conventional semiconductor laser device.
[Explanation of symbols]
1,701 n-type GaAs substrate
2,702 n-type Al0.5Ga0.5As first cladding layer
3,703 Undoped quantum well active layer including guide layer
4,704 p-type Al0.5Ga0.5As second cladding layer
5,705 p-type etching stop layer
6,706 p-type Al0.5Ga0.5As third cladding layer
7,707,807 p-type GaAs cap layer
8,708 n-type AlGaAs block layer
9, 709, 809 n-type AlGaAs block layer
10, 710 SiO x film
11,711,811 p-type GaAs contact layer
12,712 p-side electrode
13, 713, 813 n-side electrode
14, 714 Region where the band gap of the quantum well active layer is larger than the band gap of the quantum well active layer inside the resonator
715 SiO x Polycrystalline p-type GaAs contact layer formed on the film
101 Striped resist mask
102,716 p-type GaAs layers 7,707 and p-type Al0.5Ga0.5Striped ridge comprising As third cladding layers 6 and 706
901 n-type GaAs substrate
902 n-type In0.5(Al0.7Ga0.3)0.5P first cladding layer
903 Undoped In0.5(Al0.7Ga0.3)0.5Undoped InAlGaP multiple quantum well layers (In0.5Ga0.5P well layer 7nm and In0.5(Al0.7Ga0.3)0.5(P light barrier layer is composed of 8nm 4 cycles)
904 p-type In0.5(Al0.7Ga0.3)0.5P second cladding layer
905 p-type etching stop layer
906 p-type In0.5(Al0.7Ga0.3)0.5P third cladding layer
907 p-type GaAs cap layer
908 n-type GaAs block layer
909 p-type GaAs planarization layer
910 SiO x film
911 p-type GaAs contact layer
912 p-side electrode
913 n-side electrode
914 Region where the band gap of the quantum well active layer is larger than the band gap of the quantum well active layer inside the resonator
915 SiO x Polycrystalline p-type GaAs contact layer formed on the film
916 p-type GaAs layer 7 and p-type In0.5(Al0.7Ga0.3)0.5Striped ridge made of P third cladding layer 6
1001 GaAs substrate
1002 n-type AlGaAs lower cladding layer
1003 Quantum well active layer
1003a region contributing to laser oscillation of the quantum well active layer 1003,
1003b Window structure region formed near laser cavity end face 1020 of quantum well active layer 1003
1004a p-type AlGaAs first upper cladding layer
1004b p-type AlGaAs second upper cladding layer,
1005 p-type GaAs contact layer
1006 Hole diffusion region (shaded area)
1007 Proton injection region
1008 n-side electrode
1009 p-side electrode
1010a SiO2Striped opening of film 1011
1011 SiO2Resist formed in the same region as the stripe-shaped opening 1010a of the film 1010
1020 End face of laser resonator

Claims (18)

第1導電型基板上に、第1導電型の第1クラッド層と、量子井戸活性層と、第2導電型の第2クラッド層と、共振器方向にリッジストライプからなる第2導電型の第3クラッド層と、第3クラッド層のリッジストライプ側面を埋め込むように構成された第1導電型の電流ブロック層と、第3クラッド層上に形成された第2導電型のキャップ層を備えた半導体レーザ素子において、
前記キャップ層上の共振器端面近傍に前記リッジストライプと直交する方向に誘電体膜が形成され、
前記量子井戸活性層の前記誘電体膜直下のバンドギャップが共振器内部のバンドギャップよりも大きく、
前記キャップ層上の前記誘電体膜の形成されていない領域に第2導電型のコンタクト層を設けたことを特徴とする半導体レザ素子。
On the first conductivity type substrate, the first conductivity type first cladding layer, the quantum well active layer, the second conductivity type second cladding layer, and the second conductivity type second cladding layer formed of ridge stripes in the resonator direction. A semiconductor comprising: 3 cladding layers; a first conductivity type current blocking layer configured to embed a ridge stripe side surface of the third cladding layer; and a second conductivity type cap layer formed on the third cladding layer In the laser element,
A dielectric film is formed in the direction perpendicular to the ridge stripe in the vicinity of the resonator end face on the cap layer,
The band gap of just below the dielectric film of the quantum well active layer is much larger than the band gap of the resonator,
Semiconductor laser over laser device, characterized in that the dielectric region not formed with the film on the cap layer is provided a contact layer of the second conductivity type.
請求項1に記載の半導体レーザ素子において、
前記キャップ層の前記誘電体膜形成され領域及び前記誘電体膜が形成されていない領域共に第2導電型のコンタクト層が形成され、
該コンタクト層の、前記誘電体膜が形成された領域上に形成された部分と前記誘電体膜が形成されていない領域上に形成された部分の間に段差、またはモホロジーの差を設けた半導体レーザ素子。
The semiconductor laser device according to claim 1,
A contact layer of a second conductivity type is formed in both the region of the cap layer where the dielectric film is formed and the region where the dielectric film is not formed;
A semiconductor provided with a step difference or a morphological difference between a portion of the contact layer formed on the region where the dielectric film is formed and a portion formed on the region where the dielectric film is not formed Laser element.
請求項1に記載の半導体レーザ素子において、
前記誘電体膜直下の量子井戸活性層のバンドギャップ波長λwと共振器内部の量子井戸活性層のバンドギャップ波長λaとの差Δλが、10nm≦Δλ=λa−λw≦50nmの範囲にある半導体レーザ素子。
The semiconductor laser device according to claim 1,
A semiconductor laser in which the difference Δλ between the band gap wavelength λw of the quantum well active layer immediately below the dielectric film and the band gap wavelength λa of the quantum well active layer inside the resonator is in the range of 10 nm ≦ Δλ = λa−λw ≦ 50 nm element.
請求項1に記載の半導体レーザ素子において、
前記第2導電型のキャップ層がAl x Ga 1-x As(x≦0.1)である半導体レーザ素子。
The semiconductor laser device according to claim 1,
The second conductivity type cap layer is Al x Ga 1-x As ( x ≦ 0.1) der Ru semiconductor laser element.
請求項1に記載の半導体レーザ素子において、
前記第2導電型のキャップ層の膜厚が100nm〜1000nmである半導体レーザ素子。
The semiconductor laser device according to claim 1,
A semiconductor laser device, wherein the second conductivity type cap layer has a thickness of 100 nm to 1000 nm .
請求項1に記載の半導体レーザ素子において、
前記共振器端面近傍に形成される誘電体膜がSiO x (xは正の実数)である半導体レーザ素子。
The semiconductor laser device according to claim 1,
A semiconductor laser device, wherein a dielectric film formed in the vicinity of the end face of the resonator is SiO x (x is a positive real number) .
請求項1に記載の半導体レーザ素子において、
前記誘電体膜の厚さが100nm〜1000nmの範囲である半導体レーザ素子。
The semiconductor laser device according to claim 1,
A semiconductor laser device having a thickness of the dielectric film in a range of 100 nm to 1000 nm .
請求項1に記載の半導体レーザ素子において、
前記共振器端面近傍領域の量子井戸活性層のバンドギャップが他の領域の量子井戸活性層のバンドギャップよりも大きく、該バンドギャップが大きい領域の共振器方向の長さが10μm以上60μm以下である半導体レーザ素子。
The semiconductor laser device according to claim 1,
The band gap of the quantum well active layer in the region near the resonator end face is larger than the band gap of the quantum well active layer in the other region, and the length in the resonator direction of the region with the large band gap is 10 μm or more and 60 μm or less. Semiconductor laser element.
第1導電型基板上に、第1導電型の第1クラッド層、量子井戸活性層、第2導電型の第2クラッド層、第2導電型のエッチングストップ層、第2導電型の第3クラッド層、第2導電型のキャップ層を順次エピタキシャル成長させる工程と、
第2導電型の第3クラッド層と第2導電型のキャップ層を共振器方向にストライプ状のリッジに加工する工程と、
前記ストライプ状のリッジ側面を第1導電型の電流ブロック層で埋め込む工程と、
前記電流ブロック層を埋め込む工程において前記リッジ上に同時に形成される不要層を除去し、表面を平坦化する工程と、
前記リッジと直交する方向に誘電体膜を形成する工程と、
熱アニールによって、前記誘電体膜直下の領域の前記量子井戸活性層のバンドギャップをその他の領域の前記量子井戸活性層のバンドギャップよりも大きくする工程と、
前記誘電体膜を残したまま第2導電型のコンタクト層を形成する工程と、
光出射端面が前記量子井戸活性層のバンドギャップの大きい領域内に配設されるように共振器を形成する工程と、
を含むことを特徴とする半導体レーザ素子の製造方法。
A first conductivity type first cladding layer, a quantum well active layer, a second conductivity type second cladding layer, a second conductivity type etching stop layer, and a second conductivity type third cladding on a first conductivity type substrate. Sequentially epitaxially growing a layer and a second conductivity type cap layer;
Processing the second conductivity type third cladding layer and the second conductivity type cap layer into a stripe-shaped ridge in the resonator direction;
Embedding the stripe-shaped ridge side surface with a first conductivity type current blocking layer;
Removing an unnecessary layer formed simultaneously on the ridge in the step of embedding the current blocking layer, and planarizing the surface;
Forming a dielectric film in a direction perpendicular to the ridge;
Making the band gap of the quantum well active layer in the region immediately below the dielectric film larger than the band gap of the quantum well active layer in other regions by thermal annealing;
Forming a second conductivity type contact layer while leaving the dielectric film;
Forming a resonator so that a light emitting end face is disposed in a region having a large band gap of the quantum well active layer; and
A method for manufacturing a semiconductor laser device , comprising:
請求項9に記載の半導体レーザ素子の製造方法において、
前記誘電体膜を形成する工程は、レジストを開口部を有するパターンに加工し、全面に誘電体膜を形成した後、前記レジスト上に形成された誘電体膜をリフトオフにより除去する半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 9,
The step of forming the dielectric film includes a step of processing a resist into a pattern having an opening, forming a dielectric film on the entire surface, and then removing the dielectric film formed on the resist by lift-off . Production method.
請求項に記載の半導体レーザ素子の製造方法において、
前記誘電体膜はスパッタ法またはプラズマCVD法のいづれかで形成する半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 9 ,
The method of manufacturing a semiconductor laser device, wherein the dielectric film is formed by either a sputtering method or a plasma CVD method.
請求項に記載の半導体レーザ素子の製造方法において、
前記誘電体膜の形成はプラズマCVD法を用い、RFパワーを100W以上、基板温度を250℃〜350℃とし、膜厚を100nm以上、1000nm未満とする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 9 ,
The formation of the dielectric film uses a flop plasma CVD method, an RF power 100W or more, a substrate temperature of 250 ° C. to 350 ° C., the thickness of 100nm or more, the method for manufacturing the semiconductor laser device to be less than 1000 nm.
請求項に記載の半導体レーザ素子の製造方法において、
前記誘電体膜の形成はスパッタ法を用い、RFパワーが200W以上、基板温度250℃〜350℃とし、膜厚が100nm以上、1000nm未満である半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 9 ,
The formation of the dielectric film using a sputtering method, RF power of 2 00W or more, and the substrate temperature was 250 ° C. to 350 ° C., the film thickness is 100nm or more, the method of manufacturing a semiconductor laser device Ru 1000nm less than der.
請求項13に記載の半導体レーザ素子の製造方法において、
前記誘電体膜形成する直前に逆スパッタ法により該誘電体膜を形成する面の清浄化を行う半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 13 ,
The method of manufacturing a semiconductor laser element for cleaning of the surfaces forming a dielectric film by reverse sputtering immediately before forming the dielectric film.
請求項13に記載の半導体レーザ素子の製造方法において、
前記誘電体膜を形成する工程において、基板に2kV以上のDCバイアスを印加する半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 13 ,
A method of manufacturing a semiconductor laser device, wherein a DC bias of 2 kV or more is applied to a substrate in the step of forming the dielectric film.
請求項に記載の半導体レーザ素子の製造方法において、
前記熱アニールは、昇温速度80℃/秒以上でアニール温度まで昇温し、該アニール温度は800℃〜1000℃、アニール時間は10秒〜60秒である半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 9 ,
The thermal annealing is elevated to the annealing temperature at a heating rate of 80 ° C. / sec or more raised, the annealing temperature is 800 ° C. to 1000 ° C., annealing time 10 seconds to 60 Byodea Ru method of manufacturing a semiconductor laser device.
請求項に記載の半導体レーザ素子の製造方法において、
前記熱アニールは、前記第1導電型基板側からのみランプ加熱を行い、前記誘電体膜を形成した面に別の基板を接触させて行う半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 9 ,
The method of manufacturing a semiconductor laser device, wherein the thermal annealing is performed by performing lamp heating only from the first conductivity type substrate side and bringing another substrate into contact with the surface on which the dielectric film is formed .
請求項に記載の半導体レーザ素子の製造方法において、
前記熱アニールを行う工程の後に前記第1導電型基板面をバフ研磨により平滑にする半導体レーザ素子の製造方法。
In the manufacturing method of the semiconductor laser device according to claim 9 ,
A method of manufacturing a semiconductor laser device , wherein the surface of the first conductivity type substrate is smoothed by buffing after the thermal annealing step .
JP26496399A 1999-09-20 1999-09-20 Semiconductor laser device and manufacturing method thereof Expired - Fee Related JP3608985B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26496399A JP3608985B2 (en) 1999-09-20 1999-09-20 Semiconductor laser device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26496399A JP3608985B2 (en) 1999-09-20 1999-09-20 Semiconductor laser device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001094207A JP2001094207A (en) 2001-04-06
JP3608985B2 true JP3608985B2 (en) 2005-01-12

Family

ID=17410645

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26496399A Expired - Fee Related JP3608985B2 (en) 1999-09-20 1999-09-20 Semiconductor laser device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3608985B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4102554B2 (en) 2000-10-31 2008-06-18 シャープ株式会社 Semiconductor laser device and manufacturing method thereof
KR20040043243A (en) * 2002-11-16 2004-05-24 엘지이노텍 주식회사 Laser diode and fabrication method of laser diode
JP2007012851A (en) * 2005-06-30 2007-01-18 Victor Co Of Japan Ltd Method of manufacturing semiconductor laser device
JP5010129B2 (en) * 2005-09-30 2012-08-29 株式会社東芝 Light emitting diode and manufacturing method thereof
JP2008235790A (en) * 2007-03-23 2008-10-02 Mitsubishi Electric Corp Semiconductor optical device manufacturing method
JP4904413B2 (en) * 2010-04-26 2012-03-28 古河電気工業株式会社 Semiconductor laser device and method for manufacturing semiconductor laser device
JP2013070027A (en) * 2011-09-08 2013-04-18 Furukawa Electric Co Ltd:The Optical integrated device and method for manufacturing the same
JP5998460B2 (en) * 2011-11-21 2016-09-28 三菱電機株式会社 Semiconductor laser diode and manufacturing method thereof
JP5834821B2 (en) * 2011-11-24 2015-12-24 富士通株式会社 Manufacturing method of optical semiconductor device
JP6186676B2 (en) 2012-07-31 2017-08-30 富士通株式会社 Manufacturing method of optical semiconductor device
JP7622562B2 (en) * 2021-06-16 2025-01-28 ウシオ電機株式会社 Semiconductor light emitting device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2001094207A (en) 2001-04-06

Similar Documents

Publication Publication Date Title
CN100411265C (en) Nitride semiconductor light emitting element
JP3911140B2 (en) Manufacturing method of semiconductor laser
US7772611B2 (en) Nitride semiconductor device with depressed portion
JP3293996B2 (en) Semiconductor device
KR20010052808A (en) Semiconductor laser, semiconductor apparatus and manufacturing method thereof
US6958493B2 (en) Method for fabricating semiconductor light emitting device
JP2007066981A (en) Semiconductor device
JP3608985B2 (en) Semiconductor laser device and manufacturing method thereof
US6709881B2 (en) Method for manufacturing semiconductor and method for manufacturing semiconductor device
WO2002023685A1 (en) Semiconductor laser device and method for manufacturing the same
JP2002204034A (en) Semiconductor laser device and method of manufacturing the same
US7027474B2 (en) Semiconductor laser device and manufacturing method thereof
JP3782230B2 (en) Manufacturing method of semiconductor laser device and manufacturing method of group III-V compound semiconductor element
EP1569309B1 (en) Semiconductor light-emitting device and method for manufacturing same
JPH11506273A (en) Radiation-emitting semiconductor diode with a separate confinement layer of a semiconductor material containing up to 30% of aluminum or a semiconductor material without aluminum
KR100699671B1 (en) Semiconductor laser device
JP3424634B2 (en) Nitride semiconductor laser device
JP2001230491A (en) Semiconductor laser device and method of manufacturing the same
TW202301763A (en) Semiconductor light emitting element and method for manufacturing semiconductor light emitting element capable of suppressing heat generation at an output end face while achieving high output of a semiconductor light-emitting element
JP3254812B2 (en) Semiconductor laser and manufacturing method thereof
JP2001068782A (en) Semiconductor light-emitting device and manufacture thereof
JP2947164B2 (en) Semiconductor laser device
JP4826052B2 (en) Nitride semiconductor laser device
JP4497606B2 (en) Semiconductor laser device
JP3719705B2 (en) Method for manufacturing compound semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040525

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20040715

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040715

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20041005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041012

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees