JP3652351B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置 Download PDFInfo
- Publication number
- JP3652351B2 JP3652351B2 JP2002369086A JP2002369086A JP3652351B2 JP 3652351 B2 JP3652351 B2 JP 3652351B2 JP 2002369086 A JP2002369086 A JP 2002369086A JP 2002369086 A JP2002369086 A JP 2002369086A JP 3652351 B2 JP3652351 B2 JP 3652351B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching
- standby
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
- H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
- H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
- H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
- H02M3/33523—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters with galvanic isolation between input and output of both the power stage and the feedback loop
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング動作により得られた直流出力電圧を負荷に供給する際に、その直流出力電圧をスイッチング動作を制御して安定化するスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
従来から、例えばパソコンなどのＯＡ機器に組み込まれる電源装置として、直流入力電圧に対してスイッチング素子によりスイッチングし、そのスイッチング動作によりトランスを介して発生した交流電圧を整流平滑して直流電圧を出力し、その直流出力電圧を負荷に供給する際に、制御回路により、直流出力電圧の変動に応じてスイッチング素子のスイッチング動作を制御して、直流出力電圧を安定化するスイッチング電源装置が、広く利用されている。
【０００３】
以上のような従来のスイッチング電源装置（例えば、特許文献１を参照）について、図面を参照しながら以下に説明する。
図７は従来のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図である。図７に示すように、スイッチング制御部６２は、パワーＭＯＳＦＥＴなどのスイッチング素子１と、スイッチング素子１のスイッチング制御を行うための制御回路とが、同一半導体基板上に集積化されており、スイッチング素子１の入力端子５３と出力端子５４、過電圧保護検出および起動電圧検出用の端子５５、制御回路の電源端子５６、リモートオン／オフ検出および過負荷・過電流異常時保護検出用の端子５７、重負荷検出用の端子５８、制御信号を入力するための制御端子５９、トランスのバイアス巻線電圧検出用の端子６０、およびスイッチング素子１のスイッチング周波数を決定するコンデンサを接続するための端子６１の９端子を有する半導体装置（以下、スイッチング制御部は半導体装置と記す）により構成されている。
【０００４】
半導体装置６２において、レギュレータ６は、スイッチング素子１の入力端子５３、起動電圧検出用の端子５５および制御回路の電源端子５６との間に接続されており、スイッチング素子１の入力端子５３の電圧が一定値以上になったときに、半導体装置６２の内部回路電流を供給して、レギュレータ用比較器８により、半導体装置６２用の電源端子５６の電圧が一定値になるように制御している。起動／停止用比較器７の出力は、ＡＮＤ回路１８へ入力され、その出力信号はＮＡＮＤ回路５１へ入力されており、端子５５の電圧の大きさによって、スイッチング素子１の発振（スイッチング動作）およびその停止を制御している。
【０００５】
９は過電圧保護回路であり、トランスのバイアス巻線から整流器を介して電圧を検出することにより、トランスの二次側からの出力電圧が上昇し過ぎた時に、ＮＡＮＤ回路２０がＲＳフリップフロップ２１のセット端子（Ｓ）へ信号を出力し、スイッチング素子１の動作をラッチモードで停止させる。過電圧保護からの動作復帰は、再起動トリガ信号２２がＲＳフリップフロップ２１のリセット端子（Ｒ）に出力された時に行われる。
【０００６】
１０は過熱保護回路であり、半導体装置６２のチップ温度が設定値以上になると、ＮＡＮＤ回路２０がＲＳフリップフロップ２１のセット端子（Ｓ）へ信号を出力し、スイッチング素子１の動作を停止させる。過熱保護からの動作復帰は、再起動トリガ信号２２がＲＳフリップフロップ２１のリセット端子（Ｒ）に出力された時に行われる。
【０００７】
１５はクランプ回路であり、通常時、端子５７の電位が一定値になるように制御している。
１７はリモートオン／オフ検出回路であり、端子５７の電位を半導体装置６２の外部で制御することにより、スイッチング素子１を強制的に停止させたり（リモートオフという）、あるいは、動作状態に復帰させたり（リモートオンという）させることができる。
【０００８】
端子５８には半導体装置６２の外部から抵抗器を接続するため、定電流源２３により定電圧に設定されている。また、この電圧が重負荷検出回路２４へ入力され、重負荷状態のレベルとして設定される。
【０００９】
２６はクランプ回路であり、制御端子５９に接続されており、制御端子５９には半導体装置６２の外部からフォトカプラなどを接続するため、一定電位に設定されている。２７はＩ−Ｖ変換器であり、制御端子５９から流出する電流を電圧に内部変換する。
【００１０】
トランスのバイアス巻線電圧を検出する端子６０には、ハイサイドクランプ３０、およびローサイドクランプ３１が接続され、半導体装置６２の内部に入力される電圧を制限している。また、端子６０にはトランスリセット検出回路３２が接続されており、ワンショットパルス発生回路３３により、スイッチング素子１のターンオン信号のタイミングを決定している。
【００１１】
１９はスタートパルス発生回路であり、起動／停止用比較器７の出力信号、つまり起動信号、およびリモートオン／オフ検出回路１７の出力信号、つまりリモートオン信号のＡＮＤ回路１８の出力信号により出力を発生し、ＯＲ回路３４、ＡＮＤ回路６８を通して、ＲＳフリップフロップ４３のセット端子（Ｓ）に入力され、その出力ＱはＮＡＮＤ回路５１へ入力される。
【００１２】
端子６１には半導体装置６２の外部からコンデンサが接続されるが、起動前の端子６１の電位はハイサイド強制クランプ３８により、ある電位に固定されている。起動後の端子６１はスタートパルス信号、通常動作中はワンショットパルス信号により、ＡＮＤ回路６８を介して、ＲＳフリップフロップ４３の出力信号ＱがＨとなり、スイッチング素子１をターンオン状態にする。その時同時に、端子６１の電位は、ハイサイドクランプ電位から低下する。
【００１３】
また、ＲＳフリップフロップ４３の出力信号によりスイッチ４６がオンし、端子６１に充電されている電荷が定電流源４７により放電され、端子６１の電位が比較器４０によりＩ−Ｖ変換器２７で内部変換された電圧値以下になったことが検出されると、ＯＲ回路４１を介してＮ型ＭＯＳＦＥＴ４２がオンし、端子６１の電荷が強制的に放電される。
【００１４】
また、端子６１の電位が比較器３５により一定電位（バンドギャップ電圧）以下になったことが検出されると、ＯＲ回路３６を介してＲＳフリップフロップ４３のリセット端子（Ｒ）にＨ信号が入力され、スイッチング素子１はターンオフする。この時、スイッチ４５がオンし、定電流源４４により、端子６１に外付けされたコンデンサに充電が開始される。
【００１５】
端子６１の電位が比較器３７により一定電圧（重負荷時：約２．５Ｖ）あるいはＩ−Ｖ変換器２７により電圧変換した電圧（軽負荷時）以上まで上昇したことが検出されると、比較器３７の出力信号によりＰ型ＭＯＳＦＥＴ３９がオン状態となり、端子６１の電位がハイサイド強制クランプ状態に入り、端子６１はある電圧に固定される。この後、ワンショットパルス発生回路３３の出力信号がＯＲ回路３４に入力されれば、スイッチング素子１はターンオンへと移行する。
【００１６】
このように、制御端子５９からの流出電流により内部電圧変換されたＩ−Ｖ変換器２７の出力電圧と、端子６１の電圧、およびトランスのバイアス巻線電圧を検出してスイッチング素子１のターンオンするタイミングを決定するトランスリセット検出回路３２の出力によりワンショットパルスを発生するワンショットパルス発生回路３３の出力信号とによって、スイッチング素子１のオン／オフ期間は決定される。また、端子６１に外付けするコンデンサの容量値により、スイッチング素子１の動作周波数が決定される。
【００１７】
また、リモートオン／オフ検出用の端子５７には、半導体装置６２の外部からコンデンサが接続されるが、重負荷時には、ＡＮＤ回路２９の出力Ｔｉｍｅｒにより、Ｐ型ＭＯＳＦＥＴ１２がオンし、定電流源１１により、端子５７に外付けされたコンデンサに電流が充電される。また、過電流保護検出用比較器４８等からなる過電流保護回路が動作している時、ＡＮＤ回路５０の出力ＯＣにより、Ｐ型ＭＯＳＦＥＴ１４がオンし、定電流源１３により、同様に、端子５７に外付けされたコンデンサに電流が充電される。
【００１８】
過負荷状態、あるいは、過電流保護が機能する状態が継続すると、端子５７に接続されたコンデンサの電位が上昇し、過負荷および過電流異常時保護回路１６により、ＮＡＮＤ回路２０がＲＳフリップフロップ２１のセット端子（Ｓ）へ信号を出力し、スイッチング素子１の動作を停止させる。過負荷保護、および、過電流異常保護からの動作復帰は、再起動トリガ信号２２が出力された時に行われる。
【００１９】
また、図８は制御端子５９に接続されているクランプ回路２６、Ｉ−Ｖ変換器２７、およびソフトスタート発生回路２５の一例を示した回路図である。図８において、クランプ回路２６は、定電流源２０９および抵抗器２１１、ＮＰＮ型バイポーラトランジスタ２１０、Ｎ型ＭＯＳＦＥＴ２１２および２１３で構成され、制御端子５９は一定の電位に設定されている。また、Ｉ−Ｖ変換器２７は、定電圧源２０１、ＮＰＮ型バイポーラトランジスタ２０２、抵抗器２０３、およびＮ型ＭＯＳＦＥＴ２０６により構成されている。
【００２０】
また、定電流源２１５は、制御端子５９がグランドとショートしたときに電流制限をかけるためのものであり、また、定電流源２１８は、制御端子５９に外付けするフォトカプラの暗電流を無視するためのものである。
【００２１】
また、ソフトスタート発生回路２５は、Ｐ型ＭＯＳＦＥＴ２１９、Ｎ型ＭＯＳＦＥＴ２２０、抵抗器２２１、コンデンサ２２２、およびスタート信号より構成されている。
【００２２】
以上のように構成されたＩ−Ｖ変換器２７周辺部の動作であるが、簡単に重負荷時および軽負荷時に分けて説明する。なお、ここではソフトスタートの説明は一般的なものであるので省略する。
【００２３】
起動後、スタート信号はＬレベルであるため、Ｎ型ＭＯＳＦＥＴ２２０はオフ状態であり、Ｐ型ＭＯＳＦＥＴ２１９はオン状態である。まず、重負荷時、制御端子５９からの流出電流は非常に少なく、Ｐ型ＭＯＳＦＥＴ２１６に流れる電流は少なくなり、ミラー回路によるＰ型ＭＯＳＦＥＴ２１７に流れる電流も少なくなる。そのため、Ｎ型ＭＯＳＦＥＴ２０７およびＮ型ＭＯＳＦＥＴ２０８で構成されたミラー回路に流れる電流もともに少なくなり、定電流源２０４により流れる電流は大部分がＮ型ＭＯＳＦＥＴ２０５へ流れる。
【００２４】
したがって、ミラー回路によりＮ型ＭＯＳＦＥＴ２０６に多くの電流が流れるため、その電流値をＩ、定電圧源２０１の電圧値をＶ、ＮＰＮ型バイポーラトランジスタ２０２のＶＦ値をＶＦ、また、抵抗器２０３の抵抗値をＲとすると、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢは、
ＶＦＢ＝Ｖ−ＶＦ−Ｒ×Ｉ ……（式１）
となるが、この時、ＶＦＢは、小さな値になる。
【００２５】
しかし、軽負荷の時には、制御端子５９からの流出電流は多く、そのため、最終的にＮ型ＭＯＳＦＥＴ２０６に流れる電流Ｉは小さな値になる。したがって、軽負荷の時には、（式１）で表されるＶＦＢは、大きな値に変換される。
【００２６】
図９は図７に示した従来のスイッチング制御部（半導体装置として構成）６２を用いて構成したスイッチング電源装置の一構成例を示す回路ブロック図である。このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器１０１により整流されて、入力コンデンサ１０２にて平滑化されることにより直流電圧ＶＩＮとされて、電力変換用のトランス１０３に与えられている。
【００２７】
トランス１０３は、一次巻線１０３ａと二次巻線１０３ｂと三次巻線（バイアス巻線）１０３ｃを有しており、直流電圧ＶＩＮが一次巻線１０３ａに与えられる。
【００２８】
トランス１０３の一次巻線１０３ａに与えられた直流電圧は、半導体装置６２内のスイッチング素子１によりスイッチングされる。そして、そのスイッチング素子１のスイッチング動作によって、トランス１０３の二次巻線１０３ｂに交流電流が取り出される。
【００２９】
トランス１０３の二次巻線１０３ｂに取り出された交流電流は、二次巻線１０３ｂに接続されたダイオード１０４およびコンデンサ１０５により整流および平滑化され、出力電圧ＶＯの直流電力として負荷１０９へ供給される。
【００３０】
コンデンサ１０５の両端には、例えばＬＥＤ１０７およびツェナーダイオード１０８で構成された出力電圧検出回路１０６が接続されており、出力電圧ＶＯを安定化させるための帰還信号を、半導体装置６２の制御端子５９に接続されている一次側のフォトトランジスタ１１０へ出力している。
【００３１】
また、トランス１０３の三次巻線（バイアス巻線）１０３ｃには、バイアス巻線電圧検出用の端子６０およびダイオード１１３を介して、起動電圧検出および過電圧検出用の端子５５に接続されている。
【００３２】
また、コンデンサ１１１、１１２は、それぞれ、端子５５および制御回路の電源電圧用の端子５６が急激に低下しないようにするもの、つまり安定化させるものであり、端子５７に接続されたコンデンサ１１４は、過負荷および過電流異常時にスイッチング素子１をラッチモードで停止させるものである。
【００３３】
また、端子５８には重負荷レベル設定用の抵抗器１１５が接続され、端子６１に接続されたコンデンサは、スイッチング素子１のスイッチング周波数を決定するためのものである。スイッチング素子１の入出力用の端子５３、５４間に接続されたコンデンサ１１７は、トランス１０３とによる共振の大きさおよび周期を決定するためのものである。
【００３４】
以上のように構成されたスイッチング制御部およびスイッチング電源装置の動作を以下に説明する。
整流器１０１に商用電源から交流電源が入力されると、整流器１０１とコンデンサ１０２とにより整流および平滑化されて、直流電圧ＶＩＮに変換される。この直流電圧ＶＩＮがトランス１０３の一次巻線１０３ａに印加される。
【００３５】
そして、直流電圧ＶＩＮが一定値以上になると、半導体装置６２内のレギュレータ６を介して、コンデンサ１１１および１１２に充電電流が流れ、半導体装置６２の電源端子５６の電圧が一定のレベルに達して、その内部回路が起動し、さらに、端子５５の電圧が起動／停止用比較器７で設定された起動電圧に達すると、スイッチング素子１によるスイッチング動作の制御が開始される。
【００３６】
起動前、端子６１はハイサイド強制クランプ３８により、ある電位に固定されている。起動／停止用比較器７からの信号により、スタートパルス発生回路１９からスタートパルスが発生し、スイッチング素子１がターンオンする。このとき、スイッチ４６がオンし、定電流源４７により、端子６１に接続されているコンデンサ１１６の電荷が放電され、端子６１の電位は徐々に低下していく。また、二次側の直流出力電圧ＶＯは、起動時は低いため、出力電圧検出回路１０６のツェナーダイオード１０８には電流が流れず、そのためフォトトランジスタ１１０には電流が流れない。
【００３７】
しかし、半導体装置６２の制御端子５９の内部では、図８に示すソフトスタート発生回路２５により、そのコンデンサ２２２に充電電流が流れるため、Ｉ−Ｖ変換器２７でＩ−Ｖ変換された電圧ＶＦＢは、（式１）の計算式により高い値になっている。端子６１の電圧が電圧ＶＦＢよりも低下すると、比較器４０の出力信号によりＮ型ＭＯＳＦＥＴ４２がオンし、端子６１に接続されているコンデンサ１１６の電荷は強制放電される。
【００３８】
この端子６１の電圧が、ある電位（バンドギャップ電圧）以下になったことを、比較器３５により検出すると、ＲＳフリップフロップ４３のリセット端子（Ｒ）にＨ信号が入力され、スイッチング素子１はターンオフする。この時、スイッチ４５がオンし、端子６１に接続されたコンデンサ１１６に、定電流源４４からの定電流充電が始まる。そして、比較器３７によって、ある電圧（重負荷時：約２．５Ｖ）あるいはＶＦＢ電圧（軽負荷時）以上になると、Ｐ型ＭＯＳＦＥＴ３９がオンし、端子６１の電位は、ハイサイド強制クランプ３８により、内部設定されたある電位に固定される。
【００３９】
この後、トランス１０３のリーケージインダクタンスとコンデンサ１１７およびスイッチング素子１の容量で決定される共振動作により、トランス１０３の三次巻線（バイアス巻線）１０３ｃの電圧が正から負、つまり、スイッチング素子１の入力端子５３の電圧が低下したときに、トランスリセット検出回路３２により、ワンショットパルス発生回路３３の出力が、ＯＲ回路３４およびＡＮＤ回路６８を介して、ＲＳフリップフロップ４３のセット端子（Ｓ）にＨ信号が入力され、スイッチング素子１はターンオンする。
【００４０】
以上のようなスイッチング動作が繰り返されて、直流出力電圧ＶＯが上昇していくが、出力電圧検出回路１０６で設定された電圧以上になると、ＬＥＤ１０７が導通し、フォトトランジスタ１１０に電流が流れるようになる。そして、フォトトランジスタ１１０の電流、すなわち半導体装置６２の制御端子５９からの流出電流が発生し、スイッチング素子１のオンデューティは適切な状態に変化していく。
【００４１】
つまり、スイッチング素子１によるスイッチング動作は、トランスリセット検出回路３２の出力信号でワンショットパルス発生回路３３から出力されたワンショットパルスによりターンオンし、スイッチング素子１のオンデューティは制御端子５９から流出する電流により決定される。
【００４２】
すなわち、図１０のタイムチャートに示すように、負荷１０９への電流供給が小さい軽負荷時（図１０（ｂ）に示す場合）には、スイッチング素子１に電流が流れる期間が短くなり、重負荷時（図１０（ａ）に示す場合）には、スイッチング素子１に電流が流れる期間が長くなる。このように、半導体装置６２は、スイッチング電源の負荷１０９に供給される電流に応じて、スイッチング素子１のオンデューティを変化させるといった制御を行う。
【００４３】
また、スイッチング素子１のターンオンするタイミングは、共振動作中にスイッチング素子１の入力電圧が最も低下したときに出力するように設定されているため、オン時のスイッチングロスがほとんどない。つまり、オン時のスイッチングロスを無視できるような部分共振動作を行う。
【００４４】
このような動作を行うことで、通常動作の高効率、また、低ノイズが実現できる。
【００４５】
【特許文献１】
特開平１０−３０４６５８号公報
【００４６】
【発明が解決しようとする課題】
しかしながら上記のような従来のスイッチング電源装置では、待機時などの軽負荷時には、スイッチング素子に流れる電流が低減されるようになっているが、半導体装置で構成されるスイッチング制御部の内部回路電流は、スイッチング素子のスイッチング動作によりトランスを介して供給する必要があり、このスイッチング素子に流れる電流をゼロにすることはできないため、無負荷時でも、ある大きさの電流が流れてしまう。
【００４７】
従って、無負荷時でも、スイッチング素子１でのスイッチング動作によって損失が発生することになり、負荷が軽くなるほどこのスイッチング素子１での損失の割合が大きくなり、電源の効率が低下するため、電源の待機時の省電力化という要望を実現できないという問題点を有していた。
【００４８】
本発明は、上記従来の問題点を解決するもので、待機時におけるスイッチング動作期間を減少し、スイッチング動作時における電流損失を軽減することができ、電源からの出力待機時の消費電力を削減し、電源効率を改善することができるスイッチング電源装置を提供する。
【００４９】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に記載のスイッチング電源装置は、トランスの一次側に入力された直流電圧をオンオフしてスイッチングするスイッチング素子と、前記スイッチング動作により前記トランスを介してその二次側に発生した直流出力電圧の変動に応じて、前記スイッチング動作を制御する制御回路と、前記制御回路により前記スイッチング動作を制御するために、前記直流出力電圧に比例する電流を、前記制御回路に伝達する伝達回路とを有し、前記制御回路により前記スイッチング動作を制御して、前記直流出力電圧を安定化するよう構成したスイッチング電源装置において、前記制御回路に、その制御端子に接続され、前記伝達回路からの前記制御端子の電流を電圧に変換するＩ−Ｖ変換器と、前記Ｉ−Ｖ変換器の変換電圧レベルにより、前記スイッチング動作に対して、通常負荷動作あるいは軽負荷動作を決定する比較器と、前記Ｉ−Ｖ変換器の変換電圧レベルと前記負荷の動作状態に応じて、異なる電圧を出力する基準電圧源の出力電圧とを比較して、前記スイッチング動作が停止する待機時及び待機時終了時を検出する待機時検出回路と、前記トランスのバイアス巻線電圧を検出するためのトランスリセット検出回路と、前記待機時検出回路の出力信号を受けてパルス信号を出力する間欠終了パルス発生回路と、前記トランスリセット検出回路の出力信号と前記待機時検出回路の出力信号との論理積信号を受けてワンショットパルスを発生するワンショットパルス発生回路と、前記間欠終了パルス発生回路の出力信号と前記ワンショットパルス発生回路の出力信号とを受けて前記スイッチング素子をターンオンするための信号を出力する加算回路とを設け、前記Ｉ−Ｖ変換器の変換電圧レベルが、前記軽負荷動作に対応して所定の基準電圧に比べて高く設定された待機時検出上限電圧よりも大きくなったときに、前記待機時検出回路からの出力信号に基づいて、前記スイッチング動作を停止させ、その停止により、前記Ｉ−Ｖ変換器の変換電圧レベルが、前記スイッチング動作の停止に対応して前記所定の基準電圧に比べて低く再設定された待機時検出下限電圧よりも小さくなったときに、前記待機時検出回路からの出力信号に基づいて、前記スイッチング動作を再開させることを特徴とする。
【００５０】
また、本発明の請求項２に記載のスイッチング電源装置は、請求項１に記載のスイッチング電源装置であって、前記基準電圧源は、前記待機時検出回路に設けられており、前記待機時検出回路には、前記Ｉ−Ｖ変換器の変換電圧と前記基準電圧源の各出力電圧とを比較する待機時検出比較器がさらに設けられ、前記待機時検出回路は、前記基準電圧源の出力電圧を、前記待機時検出比較器の出力信号によって、前記待機時検出上限電圧と前記待機時検出下限電圧とに変化させるよう構成したことを特徴とする。
【００５１】
また、本発明の請求項３に記載のスイッチング電源装置は、請求項２に記載のスイッチング電源装置であって、前記待機時検出回路の基準電圧源からの各出力電圧を任意に設定するための検出電圧変更用端子を設けた構成としたことを特徴とする。
【００５２】
また、本発明の請求項４に記載のスイッチング電源装置は、請求項３に記載のスイッチング電源装置であって、前記検出電圧変更用端子とグランド間に抵抗器を接続したことを特徴とする。
【００５３】
また、本発明の請求項５に記載のスイッチング電源装置は、請求項１から請求項４のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路とを同一半導体基板上に集積化して１チップの半導体装置として構成したことを特徴とする。
【００５４】
以上により、待機時検出回路により、Ｉ−Ｖ変換器の出力電圧が、基準電圧源からの待機時検出上限電圧よりも大きくなった待機モード開始時点で、スイッチング素子のスイッチング動作を停止させ、その停止により、Ｉ−Ｖ変換器の出力電圧が、電源出力電圧とともに下降して、基準電圧源からの待機時検出下限電圧よりも小さくなった時点で、スイッチング素子のスイッチング動作を再開させることができる。
【００５５】
【発明の実施の形態】
以下、本発明の実施の形態を示すスイッチング電源装置について、図面を参照しながら具体的に説明する。
【００５６】
図１は本実施の形態のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図である。なおここでは、図７に示すスイッチング制御部と同一の構成要素については、同一の符号を付して説明を省略する。図１に示すスイッチング制御部６２は、図７に示すスイッチング制御部と同様に、半導体装置（以下、スイッチング制御部は半導体装置と記す）として構成され、この半導体装置６２には、制御端子５９から流出する電流を電圧変換したＩ−Ｖ変換器２７の出力が与えられる待機時検出回路７１が設けられている。
【００５７】
この待機時検出回路７１には、待機時検出用比較器６３が設けられている。待機時検出用比較器６３のプラス（＋）端子への入力としては、Ｉ−Ｖ変換器２７から出力される出力電圧ＶＦＢが与えられており、マイナス（−）端子への入力としては、基準電圧源６５から出力される基準電圧ＶＲが与えられている。待機時検出用比較器６３は、入力されるＩ−Ｖ変換器２７の出力電圧ＶＦＢと基準電圧ＶＲとを比較して、出力電圧ＶＦＢが基準電圧ＶＲを上回った場合に、ＡＮＤ回路６４に所定の出力信号ＶＯ１を出力するようになっている。
【００５８】
また、待機時検出用比較器６３の出力信号ＶＯ１は、基準電圧源６５にも与えられており、基準電圧源６５は、待機時検出用比較器６３の出力信号ＶＯ１を受けて出力電圧ＶＲが変化するようになっている。
【００５９】
一方、ＡＮＤ回路６４には、トランスリセット検出回路３２がトランスリセット検出用の端子６０の電圧を検出して出力するクロック信号が、他の入力として与えられており、このＡＮＤ回路６４の出力が、ワンショットパルス発生回路３３に与えられている。
【００６０】
待機時検出回路７１による待機時検出時、つまり、スイッチング素子１によるスイッチング動作の停止時には、その停止時間によって共振動作の振幅が小さくなり、トランスリセット信号を検出できなくなる恐れがあるため、あらかじめワンショットパルス発生回路３３が機能しないようにしている。
【００６１】
また、待機時検出用比較器６３の出力電圧ＶＯ１は間欠（停止）終了パルス発生回路６６にも入力されているが、停止期間終了後、間欠終了パルス発生回路６６の出力がＯＲ回路３４に入力され、その出力信号は、ＡＮＤ回路６８を介してＲＳフリップフロップ４３のセット信号として入力される。ＲＳフリップフロップ４３のＱ端子からの出力信号はＮＡＮＤ回路５１に入力され、その出力は、ゲートドライバ５２を通してスイッチング素子１のゲートに出力される。
【００６２】
このように、待機時検出用比較器６３により待機状態を検出すると、トランスリセット検出回路３２からの動作が作用しないようにし、待機時の間欠終了パルス発生回路６６の出力信号により、スイッチング素子１のスイッチング動作を再開させるようスイッチングが制御される。
【００６３】
図２は本実施の形態のスイッチング電源装置の一構成例を示す回路ブロック図であり、図１のスイッチング制御部を構成する半導体装置を用いて構成されている。なおここでは、図９に示すスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。図９との違いは、半導体装置６２の内部構成のみであり、他の構成は全て同一となっている。
【００６４】
以上のように構成されたスイッチング電源装置、およびスイッチング電源装置の軽負荷時における動作を、図３のタイムチャートに基づいて説明する。
待機時検出用比較器６３は、制御端子５９から流出する電流を電圧変換したＩ−Ｖ変換器２７の出力電圧ＶＦＢと基準電圧源６５の出力電圧ＶＲとを比較する。基準電圧源６５の出力電圧ＶＲは、当初、図３（ｃ）に示すように、待機時検出上限電圧ＶＲ１となっている。スイッチング電源の出力に接続された負荷１０９への電流供給が小さくなる待機時の場合等においては、負荷への供給電流が低下すると、図３（ａ）に示すように、出力電圧ＶＯが上昇し、ＬＥＤ１０７によるフォトトランジスタ１１０の電流が増加する。この電流により制御端子５９から流出する電流が増加するため、（式１）により、図３（ｂ）に示すように、Ｉ−Ｖ変換器２７からの変換電圧ＶＦＢが上昇する。
【００６５】
そして、このＩ−Ｖ変換器２７からの変換電圧ＶＦＢが待機時検出上限電圧ＶＲ１よりも大きくなると、待機時検出状態（待機モード）となり、待機時検出用比較器６３の出力信号ＶＯ１はハイレベルからローレベルに変化する。これにより、ＡＮＤ回路６４の出力はローレベルになり、ワンショットパルス発生回路３３の信号が出力されないため、スイッチング素子１のスイッチング動作が停止する。このとき同時に、待機時検出用比較器６３の出力信号ＶＯ１を受けて、基準電圧源６５の出力電圧ＶＲは、図３（ｃ）に示すように、待機時検出上限電圧ＶＲ１から待機時検出下限電圧ＶＲ２へ変更される。
【００６６】
次に、スイッチング素子１によるスイッチング動作が停止して、スイッチング素子１がオフ状態になると、スイッチング素子１には電流が流れない状態になる。これにより、負荷１０９への電力供給がなくなるため、負荷１０９への出力電圧ＶＯは徐々に低下する。これにより、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢが徐々に低下するが、基準電圧源６５の出力電圧は、待機時検出上限電圧ＶＲ１よりも低い待機時検出下限電圧ＶＲ２になっているため、図４に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。
【００６７】
そして、さらに負荷１０９への出力電圧ＶＯが低下して、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢが待機時検出下限電圧ＶＲ２より低下した時には、待機時検出用比較器６３の出力信号ＶＯ１はハイレベルとなり、その信号を受け、間欠（停止）終了パルス発生回路６６の出力信号が、ＯＲ回路３４に入力される。またこの時、同時に、ＡＮＤ回路６４により停止させていたトランスリセット検出回路３２からワンショットパルス発生回路３３への作用が有効となり、このワンショットパルス発生回路３３の出力により、スイッチング素子１のオンオフ動作が再開される。このとき、同時に、基準電圧源６５の出力電圧ＶＲは、待機モード時の待機時検出下限電圧ＶＲ２から軽負荷モード時の待機時検出上限電圧ＶＲ１へ変更される。
【００６８】
スイッチング素子１によるスイッチング動作が再開されると、スイッチング素子１のオンデューティは、待機時検出時の電流値よりも広くなっているため、負荷１０９への電力供給は過剰となり、再び負荷への出力電圧ＶＯが上昇し、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢが上昇する。そして再び待機時検出されると、スイッチング素子１のオンオフの繰り返しによるスイッチング動作が停止する。
【００６９】
このように、基準電圧源６５からの出力電圧ＶＲが、待機時検出することによって、待機時検出上限電圧ＶＲ１から待機時検出下限電圧ＶＲ２へと変化するため、待機時を検出している待機モードの期間は、スイッチング素子１のオンオフ動作を繰り返すスイッチング制御は、停止と再開とが繰り返されるといった間欠発振状態となる。
【００７０】
負荷１０９への出力電圧ＶＯは、この間欠発振の停止期間中に低下するが、この低下の度合いは負荷１０９への供給電流に依存する。つまり、負荷１０９の電流が小さくなるほど負荷１０９への出力電圧ＶＯの低下が緩やかになり、間欠発振の停止期間は負荷１０９の電流が小さいほど長くなるため、待機時になるほど、スイッチング素子１のスイッチング動作が減少することになる。
【００７１】
図５は本実施の形態のスイッチング電源装置における待機時検出回路７１の基準電圧源６５の一構成例を示す回路図である。この基準電圧源６５は、出力電圧ＶＲを決定するための定電流源３００と定電流源３０１および抵抗３０３と、Ｐ型ＭＯＳＦＥＴなどのスイッチング素子３０２およびインバータ回路３０４とで構成されている。
【００７２】
定電流源３００は、定電流Ｉ１を供給し、抵抗器３０３に接続されている。また、定電流源３０１は定電流Ｉ２を供給し、スイッチング素子３０２を介して抵抗器３０３に接続されている。スイッチング素子３０２のゲートなどの入力端子には、待機時検出用比較器６３の出力信号ＶＯ１が、インバータ回路３０４を介して入力される。また、定電流源３００および定電流源３０１と抵抗３０３で作られる電圧が、基準電圧源６５の出力電圧ＶＲとして出力され、待機時検出用比較器６３のマイナス入力へ入力されるようになっている。
【００７３】
このように構成された基準電圧源６５について、その動作を以下に説明する。待機時検出前の状態においては、待機時検出用比較器６３の出力信号ＶＯ１はハイレベルとなっているため、スイッチング素子３０２はオンとなる。従って、この時の基準電圧源６５の出力信号ＶＲ、すなわち待機時検出上限電圧ＶＲ１は、次の式で表される。
ＶＲ＝Ｒ１×（Ｉ１＋Ｉ２）＝ＶＲ１ ……（式２）
一方、待機時検出状態になると、待機時検出用比較器６３の出力信号ＶＯ１はローレベルとなるため、スイッチング素子３０２がオフとなり、定電流源３０１から供給される電流Ｉ２が抵抗３０３へ流れなくなる。従って、この時の基準電圧源６５の出力信号ＶＲ、すなわち待機時検出下限電圧ＶＲ２は次の式で表される。
ＶＲ＝Ｒ１×Ｉ１＝ＶＲ２ ……（式３）
このように、待機時検出用比較器６３の出力信号ＶＯ１に応じて、基準電圧源６５の出力電圧ＶＲが、待機時検出上限電圧ＶＲ１となったり、待機時検出下限電圧ＶＲ２となることで、待機時の間欠発振状態を作り出すことができる。
【００７４】
なお、本実施の形態では、待機時検出用比較器６３の出力信号ＶＯ１に応じて、基準電圧源６５の出力電圧設定用の定電流値を変化させるようになっているが、待機時検出用比較器６３の出力信号ＶＯ１に応じて、基準電圧源６５の出力電圧設定用の抵抗値を変化させるようにしても良い。
【００７５】
図６は本実施の形態のスイッチング電源装置における半導体装置（スイッチング制御部）の他の構成例を示す回路ブロック図である。この半導体装置では、待機時検出電圧を任意に設定するための端子６９が設けられており、検出電圧変更手段である外付けの待機時検出電圧調整用の抵抗器７０が外部に接続できるようになっている。その他の構成は、図１に示すスイッチング制御部の構成と同様になっている。
【００７６】
待機時検出電圧調整用の抵抗器７０は、基準電圧源６５から出力される基準電圧ＶＲを調整するために、待機時検出用比較器６３のマイナス端子と基準電圧源６５との間に設けられており、この抵抗器７０の値を変化させることによって、待機時検出用比較器６３のマイナス入力端子に入力される待機時検出電圧が調整される。
【００７７】
このように、待機時検出電圧調整用の抵抗器７０を設けて、待機時検出電圧ＶＲを任意に調整することにより、待機時における必要とされる負荷にあわせて、スイッチング素子１のスイッチング動作が停止および再開する際の負荷電流を、最適に調整することができる。
【００７８】
なお、本実施の形態では、通常モード、軽負荷モード、待機モードと三段階にモードを変えているが、通常モードと待機モードの二段階の制御としても構わない。
【００７９】
【発明の効果】
以上のように本発明によれば、待機時にスイッチング素子のオンオフ動作の繰り返しであるスイッチング動作を停止および再開するための待機時検出回路を備えているため、その待機時検出回路により、Ｉ−Ｖ変換器の出力電圧が、基準電圧源からの待機時検出上限電圧よりも大きくなった待機モード開始時点で、スイッチング素子のスイッチング動作を停止させ、その停止により、Ｉ−Ｖ変換器の出力電圧が、電源出力電圧とともに下降して、基準電圧源からの待機時検出下限電圧よりも小さくなった時点で、スイッチング素子のスイッチング動作を再開させることができる。
【００８０】
そのため、待機時におけるスイッチング動作期間を減少し、スイッチング動作時における電流損失を軽減することができ、電源出力の待機時消費電力を削減し、電源効率を改善することができる。
【００８１】
また、待機時検出電圧を任意に設定する検出電圧変更手段を設けることにより、待機時における必要とされる負荷にあわせて、スイッチング素子のスイッチング動作が停止および再開する際の負荷電流を最適に設定することができる。
【００８２】
そのため、待機時におけるスイッチング動作が停止および再開する際の電流損失を軽減することができ、電源出力の待機時消費電力を削減し、電源効率を改善することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図
【図２】本発明の実施の形態のスイッチング電源装置の一構成例を示す回路ブロック図
【図３】同実施の形態のスイッチング電源装置の動作を示すタイムチャート
【図４】同実施の形態のスイッチング電源装置における基準電圧源の動作を示すタイムチャート
【図５】同実施の形態のスイッチング電源装置における基準電圧源の一構成例を示す回路図
【図６】同実施の形態のスイッチング電源装置におけるスイッチング制御部の他の構成例を示す回路ブロック図
【図７】従来のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図
【図８】同従来例のスイッチング電源装置におけるＩ−Ｖ変換器周辺の構成を示す回路図
【図９】同従来例のスイッチング電源装置の一構成例を示す回路ブロック図
【図１０】同従来例のスイッチング電源装置の動作を示すタイムチャート
【符号の説明】
１ スイッチング素子
２、４、１１、１３、２３、４４、４７ 定電流源
３、５、４５、４６ スイッチ
６ レギュレータ
７ 起動／停止用比較器
８ レギュレータ用比較器
９ 過電圧保護回路
１０ 過熱保護回路
１２、１４、３９ Ｐ型ＭＯＳＦＥＴ
１５ クランプ回路
１６ 過負荷および過電流異常時保護回路
１７ リモートオン／オフ検出回路
１８、２９、５０、６４、６８ ＡＮＤ回路
１９ スタートパルス発生回路
２０、５１ ＮＡＮＤ回路
２１、４３ ＲＳフリップフロップ
２２ 再起動トリガ
２４ 重負荷検出回路
２５ ソフトスタート発生回路
２６ クランプ回路
２７ Ｉ−Ｖ変換器
２８、３５、３７、４０ 比較器
３０ ハイサイドクランプ
３１ ローサイドクランプ
３２ トランスリセット検出回路
３３ ワンショットパルス発生回路
３４、３６、４１ ＯＲ回路
３８ ハイサイド強制クランプ
４２ Ｎ型ＭＯＳＦＥＴ
４８ 過電流保護検出用比較器
４９ オン時ブランキングパルス発生回路
５２ ゲートドライバ
５３ スイッチング素子１の入力端子
５４ スイッチング素子１の出力端子（グランド端子）
５５ バイアス巻線電圧入力端子
５６ 半導体装置（スイッチング制御部）の電源端子
５７ コンデンサ接続端子
５８ 過負荷検出用抵抗接続端子
５９ 半導体装置（スイッチング制御部）の制御端子
６０ トランスリセット検出端子
６１ スイッチング周波数決定用コンデンサ接続端子
６２ 半導体装置（スイッチング制御部）
６３ 待機時検出用比較器
６５ 基準電圧源
６６ 間欠終了パルス発生回路
６７ インバータ回路
６９ 基準電圧源変更用端子
７０ 抵抗器
７１ 待機時検出回路
１０１、１０４、１１３ 整流器
１０２、１０５、１１１、１１２、１１４、１１６、１１７ コンデンサ
１０３ トランス
１０３ａ （トランスの）一次巻線
１０３ｂ （トランスの）二次巻線
１０３ｃ （トランスの）バイアス巻線
１０６ 出力電圧検出回路
１０７ ＬＥＤ
１０８ ツェナーダイオード
１０９ 負荷
１１０ フォトトランジスタ
１１５ 過負荷検出用抵抗
【発明の属する技術分野】
本発明は、スイッチング動作により得られた直流出力電圧を負荷に供給する際に、その直流出力電圧をスイッチング動作を制御して安定化するスイッチング電源装置に関するものである。
【０００２】
【従来の技術】
従来から、例えばパソコンなどのＯＡ機器に組み込まれる電源装置として、直流入力電圧に対してスイッチング素子によりスイッチングし、そのスイッチング動作によりトランスを介して発生した交流電圧を整流平滑して直流電圧を出力し、その直流出力電圧を負荷に供給する際に、制御回路により、直流出力電圧の変動に応じてスイッチング素子のスイッチング動作を制御して、直流出力電圧を安定化するスイッチング電源装置が、広く利用されている。
【０００３】
以上のような従来のスイッチング電源装置（例えば、特許文献１を参照）について、図面を参照しながら以下に説明する。
図７は従来のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図である。図７に示すように、スイッチング制御部６２は、パワーＭＯＳＦＥＴなどのスイッチング素子１と、スイッチング素子１のスイッチング制御を行うための制御回路とが、同一半導体基板上に集積化されており、スイッチング素子１の入力端子５３と出力端子５４、過電圧保護検出および起動電圧検出用の端子５５、制御回路の電源端子５６、リモートオン／オフ検出および過負荷・過電流異常時保護検出用の端子５７、重負荷検出用の端子５８、制御信号を入力するための制御端子５９、トランスのバイアス巻線電圧検出用の端子６０、およびスイッチング素子１のスイッチング周波数を決定するコンデンサを接続するための端子６１の９端子を有する半導体装置（以下、スイッチング制御部は半導体装置と記す）により構成されている。
【０００４】
半導体装置６２において、レギュレータ６は、スイッチング素子１の入力端子５３、起動電圧検出用の端子５５および制御回路の電源端子５６との間に接続されており、スイッチング素子１の入力端子５３の電圧が一定値以上になったときに、半導体装置６２の内部回路電流を供給して、レギュレータ用比較器８により、半導体装置６２用の電源端子５６の電圧が一定値になるように制御している。起動／停止用比較器７の出力は、ＡＮＤ回路１８へ入力され、その出力信号はＮＡＮＤ回路５１へ入力されており、端子５５の電圧の大きさによって、スイッチング素子１の発振（スイッチング動作）およびその停止を制御している。
【０００５】
９は過電圧保護回路であり、トランスのバイアス巻線から整流器を介して電圧を検出することにより、トランスの二次側からの出力電圧が上昇し過ぎた時に、ＮＡＮＤ回路２０がＲＳフリップフロップ２１のセット端子（Ｓ）へ信号を出力し、スイッチング素子１の動作をラッチモードで停止させる。過電圧保護からの動作復帰は、再起動トリガ信号２２がＲＳフリップフロップ２１のリセット端子（Ｒ）に出力された時に行われる。
【０００６】
１０は過熱保護回路であり、半導体装置６２のチップ温度が設定値以上になると、ＮＡＮＤ回路２０がＲＳフリップフロップ２１のセット端子（Ｓ）へ信号を出力し、スイッチング素子１の動作を停止させる。過熱保護からの動作復帰は、再起動トリガ信号２２がＲＳフリップフロップ２１のリセット端子（Ｒ）に出力された時に行われる。
【０００７】
１５はクランプ回路であり、通常時、端子５７の電位が一定値になるように制御している。
１７はリモートオン／オフ検出回路であり、端子５７の電位を半導体装置６２の外部で制御することにより、スイッチング素子１を強制的に停止させたり（リモートオフという）、あるいは、動作状態に復帰させたり（リモートオンという）させることができる。
【０００８】
端子５８には半導体装置６２の外部から抵抗器を接続するため、定電流源２３により定電圧に設定されている。また、この電圧が重負荷検出回路２４へ入力され、重負荷状態のレベルとして設定される。
【０００９】
２６はクランプ回路であり、制御端子５９に接続されており、制御端子５９には半導体装置６２の外部からフォトカプラなどを接続するため、一定電位に設定されている。２７はＩ−Ｖ変換器であり、制御端子５９から流出する電流を電圧に内部変換する。
【００１０】
トランスのバイアス巻線電圧を検出する端子６０には、ハイサイドクランプ３０、およびローサイドクランプ３１が接続され、半導体装置６２の内部に入力される電圧を制限している。また、端子６０にはトランスリセット検出回路３２が接続されており、ワンショットパルス発生回路３３により、スイッチング素子１のターンオン信号のタイミングを決定している。
【００１１】
１９はスタートパルス発生回路であり、起動／停止用比較器７の出力信号、つまり起動信号、およびリモートオン／オフ検出回路１７の出力信号、つまりリモートオン信号のＡＮＤ回路１８の出力信号により出力を発生し、ＯＲ回路３４、ＡＮＤ回路６８を通して、ＲＳフリップフロップ４３のセット端子（Ｓ）に入力され、その出力ＱはＮＡＮＤ回路５１へ入力される。
【００１２】
端子６１には半導体装置６２の外部からコンデンサが接続されるが、起動前の端子６１の電位はハイサイド強制クランプ３８により、ある電位に固定されている。起動後の端子６１はスタートパルス信号、通常動作中はワンショットパルス信号により、ＡＮＤ回路６８を介して、ＲＳフリップフロップ４３の出力信号ＱがＨとなり、スイッチング素子１をターンオン状態にする。その時同時に、端子６１の電位は、ハイサイドクランプ電位から低下する。
【００１３】
また、ＲＳフリップフロップ４３の出力信号によりスイッチ４６がオンし、端子６１に充電されている電荷が定電流源４７により放電され、端子６１の電位が比較器４０によりＩ−Ｖ変換器２７で内部変換された電圧値以下になったことが検出されると、ＯＲ回路４１を介してＮ型ＭＯＳＦＥＴ４２がオンし、端子６１の電荷が強制的に放電される。
【００１４】
また、端子６１の電位が比較器３５により一定電位（バンドギャップ電圧）以下になったことが検出されると、ＯＲ回路３６を介してＲＳフリップフロップ４３のリセット端子（Ｒ）にＨ信号が入力され、スイッチング素子１はターンオフする。この時、スイッチ４５がオンし、定電流源４４により、端子６１に外付けされたコンデンサに充電が開始される。
【００１５】
端子６１の電位が比較器３７により一定電圧（重負荷時：約２．５Ｖ）あるいはＩ−Ｖ変換器２７により電圧変換した電圧（軽負荷時）以上まで上昇したことが検出されると、比較器３７の出力信号によりＰ型ＭＯＳＦＥＴ３９がオン状態となり、端子６１の電位がハイサイド強制クランプ状態に入り、端子６１はある電圧に固定される。この後、ワンショットパルス発生回路３３の出力信号がＯＲ回路３４に入力されれば、スイッチング素子１はターンオンへと移行する。
【００１６】
このように、制御端子５９からの流出電流により内部電圧変換されたＩ−Ｖ変換器２７の出力電圧と、端子６１の電圧、およびトランスのバイアス巻線電圧を検出してスイッチング素子１のターンオンするタイミングを決定するトランスリセット検出回路３２の出力によりワンショットパルスを発生するワンショットパルス発生回路３３の出力信号とによって、スイッチング素子１のオン／オフ期間は決定される。また、端子６１に外付けするコンデンサの容量値により、スイッチング素子１の動作周波数が決定される。
【００１７】
また、リモートオン／オフ検出用の端子５７には、半導体装置６２の外部からコンデンサが接続されるが、重負荷時には、ＡＮＤ回路２９の出力Ｔｉｍｅｒにより、Ｐ型ＭＯＳＦＥＴ１２がオンし、定電流源１１により、端子５７に外付けされたコンデンサに電流が充電される。また、過電流保護検出用比較器４８等からなる過電流保護回路が動作している時、ＡＮＤ回路５０の出力ＯＣにより、Ｐ型ＭＯＳＦＥＴ１４がオンし、定電流源１３により、同様に、端子５７に外付けされたコンデンサに電流が充電される。
【００１８】
過負荷状態、あるいは、過電流保護が機能する状態が継続すると、端子５７に接続されたコンデンサの電位が上昇し、過負荷および過電流異常時保護回路１６により、ＮＡＮＤ回路２０がＲＳフリップフロップ２１のセット端子（Ｓ）へ信号を出力し、スイッチング素子１の動作を停止させる。過負荷保護、および、過電流異常保護からの動作復帰は、再起動トリガ信号２２が出力された時に行われる。
【００１９】
また、図８は制御端子５９に接続されているクランプ回路２６、Ｉ−Ｖ変換器２７、およびソフトスタート発生回路２５の一例を示した回路図である。図８において、クランプ回路２６は、定電流源２０９および抵抗器２１１、ＮＰＮ型バイポーラトランジスタ２１０、Ｎ型ＭＯＳＦＥＴ２１２および２１３で構成され、制御端子５９は一定の電位に設定されている。また、Ｉ−Ｖ変換器２７は、定電圧源２０１、ＮＰＮ型バイポーラトランジスタ２０２、抵抗器２０３、およびＮ型ＭＯＳＦＥＴ２０６により構成されている。
【００２０】
また、定電流源２１５は、制御端子５９がグランドとショートしたときに電流制限をかけるためのものであり、また、定電流源２１８は、制御端子５９に外付けするフォトカプラの暗電流を無視するためのものである。
【００２１】
また、ソフトスタート発生回路２５は、Ｐ型ＭＯＳＦＥＴ２１９、Ｎ型ＭＯＳＦＥＴ２２０、抵抗器２２１、コンデンサ２２２、およびスタート信号より構成されている。
【００２２】
以上のように構成されたＩ−Ｖ変換器２７周辺部の動作であるが、簡単に重負荷時および軽負荷時に分けて説明する。なお、ここではソフトスタートの説明は一般的なものであるので省略する。
【００２３】
起動後、スタート信号はＬレベルであるため、Ｎ型ＭＯＳＦＥＴ２２０はオフ状態であり、Ｐ型ＭＯＳＦＥＴ２１９はオン状態である。まず、重負荷時、制御端子５９からの流出電流は非常に少なく、Ｐ型ＭＯＳＦＥＴ２１６に流れる電流は少なくなり、ミラー回路によるＰ型ＭＯＳＦＥＴ２１７に流れる電流も少なくなる。そのため、Ｎ型ＭＯＳＦＥＴ２０７およびＮ型ＭＯＳＦＥＴ２０８で構成されたミラー回路に流れる電流もともに少なくなり、定電流源２０４により流れる電流は大部分がＮ型ＭＯＳＦＥＴ２０５へ流れる。
【００２４】
したがって、ミラー回路によりＮ型ＭＯＳＦＥＴ２０６に多くの電流が流れるため、その電流値をＩ、定電圧源２０１の電圧値をＶ、ＮＰＮ型バイポーラトランジスタ２０２のＶＦ値をＶＦ、また、抵抗器２０３の抵抗値をＲとすると、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢは、
ＶＦＢ＝Ｖ−ＶＦ−Ｒ×Ｉ ……（式１）
となるが、この時、ＶＦＢは、小さな値になる。
【００２５】
しかし、軽負荷の時には、制御端子５９からの流出電流は多く、そのため、最終的にＮ型ＭＯＳＦＥＴ２０６に流れる電流Ｉは小さな値になる。したがって、軽負荷の時には、（式１）で表されるＶＦＢは、大きな値に変換される。
【００２６】
図９は図７に示した従来のスイッチング制御部（半導体装置として構成）６２を用いて構成したスイッチング電源装置の一構成例を示す回路ブロック図である。このスイッチング電源装置では、商用の交流電源が、ダイオードブリッジなどの整流器１０１により整流されて、入力コンデンサ１０２にて平滑化されることにより直流電圧ＶＩＮとされて、電力変換用のトランス１０３に与えられている。
【００２７】
トランス１０３は、一次巻線１０３ａと二次巻線１０３ｂと三次巻線（バイアス巻線）１０３ｃを有しており、直流電圧ＶＩＮが一次巻線１０３ａに与えられる。
【００２８】
トランス１０３の一次巻線１０３ａに与えられた直流電圧は、半導体装置６２内のスイッチング素子１によりスイッチングされる。そして、そのスイッチング素子１のスイッチング動作によって、トランス１０３の二次巻線１０３ｂに交流電流が取り出される。
【００２９】
トランス１０３の二次巻線１０３ｂに取り出された交流電流は、二次巻線１０３ｂに接続されたダイオード１０４およびコンデンサ１０５により整流および平滑化され、出力電圧ＶＯの直流電力として負荷１０９へ供給される。
【００３０】
コンデンサ１０５の両端には、例えばＬＥＤ１０７およびツェナーダイオード１０８で構成された出力電圧検出回路１０６が接続されており、出力電圧ＶＯを安定化させるための帰還信号を、半導体装置６２の制御端子５９に接続されている一次側のフォトトランジスタ１１０へ出力している。
【００３１】
また、トランス１０３の三次巻線（バイアス巻線）１０３ｃには、バイアス巻線電圧検出用の端子６０およびダイオード１１３を介して、起動電圧検出および過電圧検出用の端子５５に接続されている。
【００３２】
また、コンデンサ１１１、１１２は、それぞれ、端子５５および制御回路の電源電圧用の端子５６が急激に低下しないようにするもの、つまり安定化させるものであり、端子５７に接続されたコンデンサ１１４は、過負荷および過電流異常時にスイッチング素子１をラッチモードで停止させるものである。
【００３３】
また、端子５８には重負荷レベル設定用の抵抗器１１５が接続され、端子６１に接続されたコンデンサは、スイッチング素子１のスイッチング周波数を決定するためのものである。スイッチング素子１の入出力用の端子５３、５４間に接続されたコンデンサ１１７は、トランス１０３とによる共振の大きさおよび周期を決定するためのものである。
【００３４】
以上のように構成されたスイッチング制御部およびスイッチング電源装置の動作を以下に説明する。
整流器１０１に商用電源から交流電源が入力されると、整流器１０１とコンデンサ１０２とにより整流および平滑化されて、直流電圧ＶＩＮに変換される。この直流電圧ＶＩＮがトランス１０３の一次巻線１０３ａに印加される。
【００３５】
そして、直流電圧ＶＩＮが一定値以上になると、半導体装置６２内のレギュレータ６を介して、コンデンサ１１１および１１２に充電電流が流れ、半導体装置６２の電源端子５６の電圧が一定のレベルに達して、その内部回路が起動し、さらに、端子５５の電圧が起動／停止用比較器７で設定された起動電圧に達すると、スイッチング素子１によるスイッチング動作の制御が開始される。
【００３６】
起動前、端子６１はハイサイド強制クランプ３８により、ある電位に固定されている。起動／停止用比較器７からの信号により、スタートパルス発生回路１９からスタートパルスが発生し、スイッチング素子１がターンオンする。このとき、スイッチ４６がオンし、定電流源４７により、端子６１に接続されているコンデンサ１１６の電荷が放電され、端子６１の電位は徐々に低下していく。また、二次側の直流出力電圧ＶＯは、起動時は低いため、出力電圧検出回路１０６のツェナーダイオード１０８には電流が流れず、そのためフォトトランジスタ１１０には電流が流れない。
【００３７】
しかし、半導体装置６２の制御端子５９の内部では、図８に示すソフトスタート発生回路２５により、そのコンデンサ２２２に充電電流が流れるため、Ｉ−Ｖ変換器２７でＩ−Ｖ変換された電圧ＶＦＢは、（式１）の計算式により高い値になっている。端子６１の電圧が電圧ＶＦＢよりも低下すると、比較器４０の出力信号によりＮ型ＭＯＳＦＥＴ４２がオンし、端子６１に接続されているコンデンサ１１６の電荷は強制放電される。
【００３８】
この端子６１の電圧が、ある電位（バンドギャップ電圧）以下になったことを、比較器３５により検出すると、ＲＳフリップフロップ４３のリセット端子（Ｒ）にＨ信号が入力され、スイッチング素子１はターンオフする。この時、スイッチ４５がオンし、端子６１に接続されたコンデンサ１１６に、定電流源４４からの定電流充電が始まる。そして、比較器３７によって、ある電圧（重負荷時：約２．５Ｖ）あるいはＶＦＢ電圧（軽負荷時）以上になると、Ｐ型ＭＯＳＦＥＴ３９がオンし、端子６１の電位は、ハイサイド強制クランプ３８により、内部設定されたある電位に固定される。
【００３９】
この後、トランス１０３のリーケージインダクタンスとコンデンサ１１７およびスイッチング素子１の容量で決定される共振動作により、トランス１０３の三次巻線（バイアス巻線）１０３ｃの電圧が正から負、つまり、スイッチング素子１の入力端子５３の電圧が低下したときに、トランスリセット検出回路３２により、ワンショットパルス発生回路３３の出力が、ＯＲ回路３４およびＡＮＤ回路６８を介して、ＲＳフリップフロップ４３のセット端子（Ｓ）にＨ信号が入力され、スイッチング素子１はターンオンする。
【００４０】
以上のようなスイッチング動作が繰り返されて、直流出力電圧ＶＯが上昇していくが、出力電圧検出回路１０６で設定された電圧以上になると、ＬＥＤ１０７が導通し、フォトトランジスタ１１０に電流が流れるようになる。そして、フォトトランジスタ１１０の電流、すなわち半導体装置６２の制御端子５９からの流出電流が発生し、スイッチング素子１のオンデューティは適切な状態に変化していく。
【００４１】
つまり、スイッチング素子１によるスイッチング動作は、トランスリセット検出回路３２の出力信号でワンショットパルス発生回路３３から出力されたワンショットパルスによりターンオンし、スイッチング素子１のオンデューティは制御端子５９から流出する電流により決定される。
【００４２】
すなわち、図１０のタイムチャートに示すように、負荷１０９への電流供給が小さい軽負荷時（図１０（ｂ）に示す場合）には、スイッチング素子１に電流が流れる期間が短くなり、重負荷時（図１０（ａ）に示す場合）には、スイッチング素子１に電流が流れる期間が長くなる。このように、半導体装置６２は、スイッチング電源の負荷１０９に供給される電流に応じて、スイッチング素子１のオンデューティを変化させるといった制御を行う。
【００４３】
また、スイッチング素子１のターンオンするタイミングは、共振動作中にスイッチング素子１の入力電圧が最も低下したときに出力するように設定されているため、オン時のスイッチングロスがほとんどない。つまり、オン時のスイッチングロスを無視できるような部分共振動作を行う。
【００４４】
このような動作を行うことで、通常動作の高効率、また、低ノイズが実現できる。
【００４５】
【特許文献１】
特開平１０−３０４６５８号公報
【００４６】
【発明が解決しようとする課題】
しかしながら上記のような従来のスイッチング電源装置では、待機時などの軽負荷時には、スイッチング素子に流れる電流が低減されるようになっているが、半導体装置で構成されるスイッチング制御部の内部回路電流は、スイッチング素子のスイッチング動作によりトランスを介して供給する必要があり、このスイッチング素子に流れる電流をゼロにすることはできないため、無負荷時でも、ある大きさの電流が流れてしまう。
【００４７】
従って、無負荷時でも、スイッチング素子１でのスイッチング動作によって損失が発生することになり、負荷が軽くなるほどこのスイッチング素子１での損失の割合が大きくなり、電源の効率が低下するため、電源の待機時の省電力化という要望を実現できないという問題点を有していた。
【００４８】
本発明は、上記従来の問題点を解決するもので、待機時におけるスイッチング動作期間を減少し、スイッチング動作時における電流損失を軽減することができ、電源からの出力待機時の消費電力を削減し、電源効率を改善することができるスイッチング電源装置を提供する。
【００４９】
【課題を解決するための手段】
上記の課題を解決するために、本発明の請求項１に記載のスイッチング電源装置は、トランスの一次側に入力された直流電圧をオンオフしてスイッチングするスイッチング素子と、前記スイッチング動作により前記トランスを介してその二次側に発生した直流出力電圧の変動に応じて、前記スイッチング動作を制御する制御回路と、前記制御回路により前記スイッチング動作を制御するために、前記直流出力電圧に比例する電流を、前記制御回路に伝達する伝達回路とを有し、前記制御回路により前記スイッチング動作を制御して、前記直流出力電圧を安定化するよう構成したスイッチング電源装置において、前記制御回路に、その制御端子に接続され、前記伝達回路からの前記制御端子の電流を電圧に変換するＩ−Ｖ変換器と、前記Ｉ−Ｖ変換器の変換電圧レベルにより、前記スイッチング動作に対して、通常負荷動作あるいは軽負荷動作を決定する比較器と、前記Ｉ−Ｖ変換器の変換電圧レベルと前記負荷の動作状態に応じて、異なる電圧を出力する基準電圧源の出力電圧とを比較して、前記スイッチング動作が停止する待機時及び待機時終了時を検出する待機時検出回路と、前記トランスのバイアス巻線電圧を検出するためのトランスリセット検出回路と、前記待機時検出回路の出力信号を受けてパルス信号を出力する間欠終了パルス発生回路と、前記トランスリセット検出回路の出力信号と前記待機時検出回路の出力信号との論理積信号を受けてワンショットパルスを発生するワンショットパルス発生回路と、前記間欠終了パルス発生回路の出力信号と前記ワンショットパルス発生回路の出力信号とを受けて前記スイッチング素子をターンオンするための信号を出力する加算回路とを設け、前記Ｉ−Ｖ変換器の変換電圧レベルが、前記軽負荷動作に対応して所定の基準電圧に比べて高く設定された待機時検出上限電圧よりも大きくなったときに、前記待機時検出回路からの出力信号に基づいて、前記スイッチング動作を停止させ、その停止により、前記Ｉ−Ｖ変換器の変換電圧レベルが、前記スイッチング動作の停止に対応して前記所定の基準電圧に比べて低く再設定された待機時検出下限電圧よりも小さくなったときに、前記待機時検出回路からの出力信号に基づいて、前記スイッチング動作を再開させることを特徴とする。
【００５０】
また、本発明の請求項２に記載のスイッチング電源装置は、請求項１に記載のスイッチング電源装置であって、前記基準電圧源は、前記待機時検出回路に設けられており、前記待機時検出回路には、前記Ｉ−Ｖ変換器の変換電圧と前記基準電圧源の各出力電圧とを比較する待機時検出比較器がさらに設けられ、前記待機時検出回路は、前記基準電圧源の出力電圧を、前記待機時検出比較器の出力信号によって、前記待機時検出上限電圧と前記待機時検出下限電圧とに変化させるよう構成したことを特徴とする。
【００５１】
また、本発明の請求項３に記載のスイッチング電源装置は、請求項２に記載のスイッチング電源装置であって、前記待機時検出回路の基準電圧源からの各出力電圧を任意に設定するための検出電圧変更用端子を設けた構成としたことを特徴とする。
【００５２】
また、本発明の請求項４に記載のスイッチング電源装置は、請求項３に記載のスイッチング電源装置であって、前記検出電圧変更用端子とグランド間に抵抗器を接続したことを特徴とする。
【００５３】
また、本発明の請求項５に記載のスイッチング電源装置は、請求項１から請求項４のいずれかに記載のスイッチング電源装置であって、前記スイッチング素子と前記制御回路とを同一半導体基板上に集積化して１チップの半導体装置として構成したことを特徴とする。
【００５４】
以上により、待機時検出回路により、Ｉ−Ｖ変換器の出力電圧が、基準電圧源からの待機時検出上限電圧よりも大きくなった待機モード開始時点で、スイッチング素子のスイッチング動作を停止させ、その停止により、Ｉ−Ｖ変換器の出力電圧が、電源出力電圧とともに下降して、基準電圧源からの待機時検出下限電圧よりも小さくなった時点で、スイッチング素子のスイッチング動作を再開させることができる。
【００５５】
【発明の実施の形態】
以下、本発明の実施の形態を示すスイッチング電源装置について、図面を参照しながら具体的に説明する。
【００５６】
図１は本実施の形態のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図である。なおここでは、図７に示すスイッチング制御部と同一の構成要素については、同一の符号を付して説明を省略する。図１に示すスイッチング制御部６２は、図７に示すスイッチング制御部と同様に、半導体装置（以下、スイッチング制御部は半導体装置と記す）として構成され、この半導体装置６２には、制御端子５９から流出する電流を電圧変換したＩ−Ｖ変換器２７の出力が与えられる待機時検出回路７１が設けられている。
【００５７】
この待機時検出回路７１には、待機時検出用比較器６３が設けられている。待機時検出用比較器６３のプラス（＋）端子への入力としては、Ｉ−Ｖ変換器２７から出力される出力電圧ＶＦＢが与えられており、マイナス（−）端子への入力としては、基準電圧源６５から出力される基準電圧ＶＲが与えられている。待機時検出用比較器６３は、入力されるＩ−Ｖ変換器２７の出力電圧ＶＦＢと基準電圧ＶＲとを比較して、出力電圧ＶＦＢが基準電圧ＶＲを上回った場合に、ＡＮＤ回路６４に所定の出力信号ＶＯ１を出力するようになっている。
【００５８】
また、待機時検出用比較器６３の出力信号ＶＯ１は、基準電圧源６５にも与えられており、基準電圧源６５は、待機時検出用比較器６３の出力信号ＶＯ１を受けて出力電圧ＶＲが変化するようになっている。
【００５９】
一方、ＡＮＤ回路６４には、トランスリセット検出回路３２がトランスリセット検出用の端子６０の電圧を検出して出力するクロック信号が、他の入力として与えられており、このＡＮＤ回路６４の出力が、ワンショットパルス発生回路３３に与えられている。
【００６０】
待機時検出回路７１による待機時検出時、つまり、スイッチング素子１によるスイッチング動作の停止時には、その停止時間によって共振動作の振幅が小さくなり、トランスリセット信号を検出できなくなる恐れがあるため、あらかじめワンショットパルス発生回路３３が機能しないようにしている。
【００６１】
また、待機時検出用比較器６３の出力電圧ＶＯ１は間欠（停止）終了パルス発生回路６６にも入力されているが、停止期間終了後、間欠終了パルス発生回路６６の出力がＯＲ回路３４に入力され、その出力信号は、ＡＮＤ回路６８を介してＲＳフリップフロップ４３のセット信号として入力される。ＲＳフリップフロップ４３のＱ端子からの出力信号はＮＡＮＤ回路５１に入力され、その出力は、ゲートドライバ５２を通してスイッチング素子１のゲートに出力される。
【００６２】
このように、待機時検出用比較器６３により待機状態を検出すると、トランスリセット検出回路３２からの動作が作用しないようにし、待機時の間欠終了パルス発生回路６６の出力信号により、スイッチング素子１のスイッチング動作を再開させるようスイッチングが制御される。
【００６３】
図２は本実施の形態のスイッチング電源装置の一構成例を示す回路ブロック図であり、図１のスイッチング制御部を構成する半導体装置を用いて構成されている。なおここでは、図９に示すスイッチング電源装置と同一の構成要素については、同一の符号を付して説明を省略する。図９との違いは、半導体装置６２の内部構成のみであり、他の構成は全て同一となっている。
【００６４】
以上のように構成されたスイッチング電源装置、およびスイッチング電源装置の軽負荷時における動作を、図３のタイムチャートに基づいて説明する。
待機時検出用比較器６３は、制御端子５９から流出する電流を電圧変換したＩ−Ｖ変換器２７の出力電圧ＶＦＢと基準電圧源６５の出力電圧ＶＲとを比較する。基準電圧源６５の出力電圧ＶＲは、当初、図３（ｃ）に示すように、待機時検出上限電圧ＶＲ１となっている。スイッチング電源の出力に接続された負荷１０９への電流供給が小さくなる待機時の場合等においては、負荷への供給電流が低下すると、図３（ａ）に示すように、出力電圧ＶＯが上昇し、ＬＥＤ１０７によるフォトトランジスタ１１０の電流が増加する。この電流により制御端子５９から流出する電流が増加するため、（式１）により、図３（ｂ）に示すように、Ｉ−Ｖ変換器２７からの変換電圧ＶＦＢが上昇する。
【００６５】
そして、このＩ−Ｖ変換器２７からの変換電圧ＶＦＢが待機時検出上限電圧ＶＲ１よりも大きくなると、待機時検出状態（待機モード）となり、待機時検出用比較器６３の出力信号ＶＯ１はハイレベルからローレベルに変化する。これにより、ＡＮＤ回路６４の出力はローレベルになり、ワンショットパルス発生回路３３の信号が出力されないため、スイッチング素子１のスイッチング動作が停止する。このとき同時に、待機時検出用比較器６３の出力信号ＶＯ１を受けて、基準電圧源６５の出力電圧ＶＲは、図３（ｃ）に示すように、待機時検出上限電圧ＶＲ１から待機時検出下限電圧ＶＲ２へ変更される。
【００６６】
次に、スイッチング素子１によるスイッチング動作が停止して、スイッチング素子１がオフ状態になると、スイッチング素子１には電流が流れない状態になる。これにより、負荷１０９への電力供給がなくなるため、負荷１０９への出力電圧ＶＯは徐々に低下する。これにより、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢが徐々に低下するが、基準電圧源６５の出力電圧は、待機時検出上限電圧ＶＲ１よりも低い待機時検出下限電圧ＶＲ２になっているため、図４に示すように、スイッチング素子１によるスイッチング動作が直ちに再開されることはない。
【００６７】
そして、さらに負荷１０９への出力電圧ＶＯが低下して、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢが待機時検出下限電圧ＶＲ２より低下した時には、待機時検出用比較器６３の出力信号ＶＯ１はハイレベルとなり、その信号を受け、間欠（停止）終了パルス発生回路６６の出力信号が、ＯＲ回路３４に入力される。またこの時、同時に、ＡＮＤ回路６４により停止させていたトランスリセット検出回路３２からワンショットパルス発生回路３３への作用が有効となり、このワンショットパルス発生回路３３の出力により、スイッチング素子１のオンオフ動作が再開される。このとき、同時に、基準電圧源６５の出力電圧ＶＲは、待機モード時の待機時検出下限電圧ＶＲ２から軽負荷モード時の待機時検出上限電圧ＶＲ１へ変更される。
【００６８】
スイッチング素子１によるスイッチング動作が再開されると、スイッチング素子１のオンデューティは、待機時検出時の電流値よりも広くなっているため、負荷１０９への電力供給は過剰となり、再び負荷への出力電圧ＶＯが上昇し、Ｉ−Ｖ変換器２７の出力電圧ＶＦＢが上昇する。そして再び待機時検出されると、スイッチング素子１のオンオフの繰り返しによるスイッチング動作が停止する。
【００６９】
このように、基準電圧源６５からの出力電圧ＶＲが、待機時検出することによって、待機時検出上限電圧ＶＲ１から待機時検出下限電圧ＶＲ２へと変化するため、待機時を検出している待機モードの期間は、スイッチング素子１のオンオフ動作を繰り返すスイッチング制御は、停止と再開とが繰り返されるといった間欠発振状態となる。
【００７０】
負荷１０９への出力電圧ＶＯは、この間欠発振の停止期間中に低下するが、この低下の度合いは負荷１０９への供給電流に依存する。つまり、負荷１０９の電流が小さくなるほど負荷１０９への出力電圧ＶＯの低下が緩やかになり、間欠発振の停止期間は負荷１０９の電流が小さいほど長くなるため、待機時になるほど、スイッチング素子１のスイッチング動作が減少することになる。
【００７１】
図５は本実施の形態のスイッチング電源装置における待機時検出回路７１の基準電圧源６５の一構成例を示す回路図である。この基準電圧源６５は、出力電圧ＶＲを決定するための定電流源３００と定電流源３０１および抵抗３０３と、Ｐ型ＭＯＳＦＥＴなどのスイッチング素子３０２およびインバータ回路３０４とで構成されている。
【００７２】
定電流源３００は、定電流Ｉ１を供給し、抵抗器３０３に接続されている。また、定電流源３０１は定電流Ｉ２を供給し、スイッチング素子３０２を介して抵抗器３０３に接続されている。スイッチング素子３０２のゲートなどの入力端子には、待機時検出用比較器６３の出力信号ＶＯ１が、インバータ回路３０４を介して入力される。また、定電流源３００および定電流源３０１と抵抗３０３で作られる電圧が、基準電圧源６５の出力電圧ＶＲとして出力され、待機時検出用比較器６３のマイナス入力へ入力されるようになっている。
【００７３】
このように構成された基準電圧源６５について、その動作を以下に説明する。待機時検出前の状態においては、待機時検出用比較器６３の出力信号ＶＯ１はハイレベルとなっているため、スイッチング素子３０２はオンとなる。従って、この時の基準電圧源６５の出力信号ＶＲ、すなわち待機時検出上限電圧ＶＲ１は、次の式で表される。
ＶＲ＝Ｒ１×（Ｉ１＋Ｉ２）＝ＶＲ１ ……（式２）
一方、待機時検出状態になると、待機時検出用比較器６３の出力信号ＶＯ１はローレベルとなるため、スイッチング素子３０２がオフとなり、定電流源３０１から供給される電流Ｉ２が抵抗３０３へ流れなくなる。従って、この時の基準電圧源６５の出力信号ＶＲ、すなわち待機時検出下限電圧ＶＲ２は次の式で表される。
ＶＲ＝Ｒ１×Ｉ１＝ＶＲ２ ……（式３）
このように、待機時検出用比較器６３の出力信号ＶＯ１に応じて、基準電圧源６５の出力電圧ＶＲが、待機時検出上限電圧ＶＲ１となったり、待機時検出下限電圧ＶＲ２となることで、待機時の間欠発振状態を作り出すことができる。
【００７４】
なお、本実施の形態では、待機時検出用比較器６３の出力信号ＶＯ１に応じて、基準電圧源６５の出力電圧設定用の定電流値を変化させるようになっているが、待機時検出用比較器６３の出力信号ＶＯ１に応じて、基準電圧源６５の出力電圧設定用の抵抗値を変化させるようにしても良い。
【００７５】
図６は本実施の形態のスイッチング電源装置における半導体装置（スイッチング制御部）の他の構成例を示す回路ブロック図である。この半導体装置では、待機時検出電圧を任意に設定するための端子６９が設けられており、検出電圧変更手段である外付けの待機時検出電圧調整用の抵抗器７０が外部に接続できるようになっている。その他の構成は、図１に示すスイッチング制御部の構成と同様になっている。
【００７６】
待機時検出電圧調整用の抵抗器７０は、基準電圧源６５から出力される基準電圧ＶＲを調整するために、待機時検出用比較器６３のマイナス端子と基準電圧源６５との間に設けられており、この抵抗器７０の値を変化させることによって、待機時検出用比較器６３のマイナス入力端子に入力される待機時検出電圧が調整される。
【００７７】
このように、待機時検出電圧調整用の抵抗器７０を設けて、待機時検出電圧ＶＲを任意に調整することにより、待機時における必要とされる負荷にあわせて、スイッチング素子１のスイッチング動作が停止および再開する際の負荷電流を、最適に調整することができる。
【００７８】
なお、本実施の形態では、通常モード、軽負荷モード、待機モードと三段階にモードを変えているが、通常モードと待機モードの二段階の制御としても構わない。
【００７９】
【発明の効果】
以上のように本発明によれば、待機時にスイッチング素子のオンオフ動作の繰り返しであるスイッチング動作を停止および再開するための待機時検出回路を備えているため、その待機時検出回路により、Ｉ−Ｖ変換器の出力電圧が、基準電圧源からの待機時検出上限電圧よりも大きくなった待機モード開始時点で、スイッチング素子のスイッチング動作を停止させ、その停止により、Ｉ−Ｖ変換器の出力電圧が、電源出力電圧とともに下降して、基準電圧源からの待機時検出下限電圧よりも小さくなった時点で、スイッチング素子のスイッチング動作を再開させることができる。
【００８０】
そのため、待機時におけるスイッチング動作期間を減少し、スイッチング動作時における電流損失を軽減することができ、電源出力の待機時消費電力を削減し、電源効率を改善することができる。
【００８１】
また、待機時検出電圧を任意に設定する検出電圧変更手段を設けることにより、待機時における必要とされる負荷にあわせて、スイッチング素子のスイッチング動作が停止および再開する際の負荷電流を最適に設定することができる。
【００８２】
そのため、待機時におけるスイッチング動作が停止および再開する際の電流損失を軽減することができ、電源出力の待機時消費電力を削減し、電源効率を改善することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図
【図２】本発明の実施の形態のスイッチング電源装置の一構成例を示す回路ブロック図
【図３】同実施の形態のスイッチング電源装置の動作を示すタイムチャート
【図４】同実施の形態のスイッチング電源装置における基準電圧源の動作を示すタイムチャート
【図５】同実施の形態のスイッチング電源装置における基準電圧源の一構成例を示す回路図
【図６】同実施の形態のスイッチング電源装置におけるスイッチング制御部の他の構成例を示す回路ブロック図
【図７】従来のスイッチング電源装置におけるスイッチング制御部の一構成例を示す回路ブロック図
【図８】同従来例のスイッチング電源装置におけるＩ−Ｖ変換器周辺の構成を示す回路図
【図９】同従来例のスイッチング電源装置の一構成例を示す回路ブロック図
【図１０】同従来例のスイッチング電源装置の動作を示すタイムチャート
【符号の説明】
１ スイッチング素子
２、４、１１、１３、２３、４４、４７ 定電流源
３、５、４５、４６ スイッチ
６ レギュレータ
７ 起動／停止用比較器
８ レギュレータ用比較器
９ 過電圧保護回路
１０ 過熱保護回路
１２、１４、３９ Ｐ型ＭＯＳＦＥＴ
１５ クランプ回路
１６ 過負荷および過電流異常時保護回路
１７ リモートオン／オフ検出回路
１８、２９、５０、６４、６８ ＡＮＤ回路
１９ スタートパルス発生回路
２０、５１ ＮＡＮＤ回路
２１、４３ ＲＳフリップフロップ
２２ 再起動トリガ
２４ 重負荷検出回路
２５ ソフトスタート発生回路
２６ クランプ回路
２７ Ｉ−Ｖ変換器
２８、３５、３７、４０ 比較器
３０ ハイサイドクランプ
３１ ローサイドクランプ
３２ トランスリセット検出回路
３３ ワンショットパルス発生回路
３４、３６、４１ ＯＲ回路
３８ ハイサイド強制クランプ
４２ Ｎ型ＭＯＳＦＥＴ
４８ 過電流保護検出用比較器
４９ オン時ブランキングパルス発生回路
５２ ゲートドライバ
５３ スイッチング素子１の入力端子
５４ スイッチング素子１の出力端子（グランド端子）
５５ バイアス巻線電圧入力端子
５６ 半導体装置（スイッチング制御部）の電源端子
５７ コンデンサ接続端子
５８ 過負荷検出用抵抗接続端子
５９ 半導体装置（スイッチング制御部）の制御端子
６０ トランスリセット検出端子
６１ スイッチング周波数決定用コンデンサ接続端子
６２ 半導体装置（スイッチング制御部）
６３ 待機時検出用比較器
６５ 基準電圧源
６６ 間欠終了パルス発生回路
６７ インバータ回路
６９ 基準電圧源変更用端子
７０ 抵抗器
７１ 待機時検出回路
１０１、１０４、１１３ 整流器
１０２、１０５、１１１、１１２、１１４、１１６、１１７ コンデンサ
１０３ トランス
１０３ａ （トランスの）一次巻線
１０３ｂ （トランスの）二次巻線
１０３ｃ （トランスの）バイアス巻線
１０６ 出力電圧検出回路
１０７ ＬＥＤ
１０８ ツェナーダイオード
１０９ 負荷
１１０ フォトトランジスタ
１１５ 過負荷検出用抵抗
Claims (5)
- トランスの一次側に入力された直流電圧をオンオフしてスイッチングするスイッチング素子と、前記スイッチング動作により前記トランスを介してその二次側に発生した直流出力電圧の変動に応じて、前記スイッチング動作を制御する制御回路と、前記制御回路により前記スイッチング動作を制御するために、前記直流出力電圧に比例する電流を、前記制御回路に伝達する伝達回路とを有し、前記制御回路により前記スイッチング動作を制御して、前記直流出力電圧を安定化するよう構成したスイッチング電源装置において、前記制御回路に、その制御端子に接続され、前記伝達回路からの前記制御端子の電流を電圧に変換するＩ−Ｖ変換器と、前記Ｉ−Ｖ変換器の変換電圧レベルにより、前記スイッチング動作に対して、通常負荷動作あるいは軽負荷動作を決定する比較器と、前記Ｉ−Ｖ変換器の変換電圧レベルと前記負荷の動作状態に応じて、異なる電圧を出力する基準電圧源の出力電圧とを比較して、前記スイッチング動作が停止する待機時及び待機時終了時を検出する待機時検出回路と、前記トランスのバイアス巻線電圧を検出するためのトランスリセット検出回路と、前記待機時検出回路の出力信号を受けてパルス信号を出力する間欠終了パルス発生回路と、前記トランスリセット検出回路の出力信号と前記待機時検出回路の出力信号との論理積信号を受けてワンショットパルスを発生するワンショットパルス発生回路と、前記間欠終了パルス発生回路の出力信号と前記ワンショットパルス発生回路の出力信号とを受けて前記スイッチング素子をターンオンするための信号を出力する加算回路とを設け、前記Ｉ−Ｖ変換器の変換電圧レベルが、前記軽負荷動作に対応して所定の基準電圧に比べて高く設定された待機時検出上限電圧よりも大きくなったときに、前記待機時検出回路からの出力信号に基づいて、前記スイッチング動作を停止させ、その停止により、前記Ｉ−Ｖ変換器の変換電圧レベルが、前記スイッチング動作の停止に対応して前記所定の基準電圧に比べて低く再設定された待機時検出下限電圧よりも小さくなったときに、前記待機時検出回路からの出力信号に基づいて、前記スイッチング動作を再開させることを特徴とするスイッチング電源装置。
- 前記基準電圧源は、前記待機時検出回路に設けられており、前記待機時検出回路には、前記Ｉ−Ｖ変換器の変換電圧と前記基準電圧源の各出力電圧とを比較する待機時検出比較器がさらに設けられ、前記待機時検出回路は、前記基準電圧源の出力電圧を、前記待機時検出比較器の出力信号によって、前記待機時検出上限電圧と前記待機時検出下限電圧とに変化させるよう構成したことを特徴とする請求項１に記載のスイッチング電源装置。
- 前記待機時検出回路の基準電圧源からの各出力電圧を任意に設定するための検出電圧変更用端子を設けたことを特徴とする請求項２に記載のスイッチング電源装置。
- 前記検出電圧変更用端子とグランド間に抵抗器を接続したことを特徴とする請求項３に記載のスイッチング電源装置。
- 前記スイッチング素子と前記制御回路とを同一半導体基板上に集積化して１チップの半導体装置として構成したことを特徴とする請求項１から請求項４のいずれかに記載のスイッチング電源装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002369086A JP3652351B2 (ja) | 2002-12-20 | 2002-12-20 | スイッチング電源装置 |
| US10/736,509 US6960906B2 (en) | 2002-12-20 | 2003-12-17 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002369086A JP3652351B2 (ja) | 2002-12-20 | 2002-12-20 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004201449A JP2004201449A (ja) | 2004-07-15 |
| JP3652351B2 true JP3652351B2 (ja) | 2005-05-25 |
Family
ID=32652639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002369086A Expired - Fee Related JP3652351B2 (ja) | 2002-12-20 | 2002-12-20 | スイッチング電源装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6960906B2 (ja) |
| JP (1) | JP3652351B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6876181B1 (en) | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| WO2004023633A1 (ja) * | 2002-09-04 | 2004-03-18 | Sanken Electric Co., Ltd. | Ｄｃ−ｄｃ変換器 |
| JP2004187355A (ja) * | 2002-11-29 | 2004-07-02 | Fujitsu Ltd | 電源制御方法、電流・電圧変換回路及び電子装置 |
| JP4181441B2 (ja) * | 2003-04-14 | 2008-11-12 | 株式会社リコー | Ｄｃ−ｄｃコンバータ |
| JP4471982B2 (ja) * | 2004-02-17 | 2010-06-02 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 低可聴ノイズの電源方法およびその制御装置 |
| JP4838233B2 (ja) * | 2004-03-12 | 2011-12-14 | エムケイエス インストゥルメンツ， インコーポレイテッド | スイッチング電源用の制御回路 |
| JP4127399B2 (ja) * | 2004-03-31 | 2008-07-30 | 松下電器産業株式会社 | スイッチング電源制御用半導体装置 |
| JP4033850B2 (ja) * | 2004-03-31 | 2008-01-16 | 松下電器産業株式会社 | スイッチング電源制御用半導体装置 |
| CN1684348B (zh) * | 2004-04-16 | 2010-10-20 | 深圳赛意法微电子有限公司 | 具有便于驱动器与变换器电路配合使用的控制接口的驱动器 |
| JP4033855B2 (ja) * | 2004-11-02 | 2008-01-16 | 松下電器産業株式会社 | スイッチング電源制御用半導体装置およびそれを用いたスイッチング電源装置 |
| JP2006136075A (ja) * | 2004-11-04 | 2006-05-25 | Fuji Electric Device Technology Co Ltd | スイッチング電源装置 |
| US20060230297A1 (en) * | 2005-04-11 | 2006-10-12 | Watlow Electric Manufacturing Company | Electronic device mounting assembly and method |
| US8044329B2 (en) * | 2005-04-11 | 2011-10-25 | Watlow Electric Manufacturing Company | Compact limiter and controller assembly and method |
| US20060229740A1 (en) * | 2005-04-11 | 2006-10-12 | Watlow Electric Manufacturing Company | Portable user interface assembly and method |
| US20060249507A1 (en) * | 2005-04-11 | 2006-11-09 | Watlow Electric Manufacturing Company | Modular controller user interface and method |
| US7652888B2 (en) * | 2005-04-11 | 2010-01-26 | Watlow Electric Manufacturing Company | Controller housing with connector retention assembly and method |
| JP5020479B2 (ja) * | 2005-05-31 | 2012-09-05 | キヤノン株式会社 | 電源装置 |
| US7233504B2 (en) * | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| JP4774904B2 (ja) * | 2005-10-18 | 2011-09-21 | サンケン電気株式会社 | Ｄｃ−ｄｃコンバータ |
| US7616454B2 (en) * | 2005-12-16 | 2009-11-10 | System General Corporation | Control circuit having programmable waveform for limiting output power of power converter |
| JP4923864B2 (ja) * | 2006-08-28 | 2012-04-25 | サンケン電気株式会社 | スイッチング電源装置 |
| KR20100134650A (ko) * | 2008-03-10 | 2010-12-23 | 테크티움 엘티디. | 교류를 조절된 직류 전류 출력으로 변환하기 위한 친환경 전원공급장치 |
| US7698585B2 (en) * | 2008-07-10 | 2010-04-13 | International Business Machines Corporation | Apparatus, system, and method for reducing idle power in a power supply |
| JP5182503B2 (ja) * | 2008-08-18 | 2013-04-17 | サンケン電気株式会社 | スイッチング電源装置 |
| KR20100066603A (ko) * | 2008-12-10 | 2010-06-18 | 삼성전자주식회사 | 전원장치 및 그 제어방법 |
| JP5439661B2 (ja) * | 2009-01-06 | 2014-03-12 | 三菱電機株式会社 | 半導体装置 |
| JP2011015557A (ja) * | 2009-07-02 | 2011-01-20 | Panasonic Corp | スイッチング電源装置およびスイッチング電源制御用半導体装置 |
| DE102012217732A1 (de) * | 2012-09-28 | 2014-04-03 | Siemens Aktiengesellschaft | Getakteter Spannungswandler |
| JP5993786B2 (ja) * | 2013-04-25 | 2016-09-14 | 京セラドキュメントソリューションズ株式会社 | Ｄｃ／ｄｃコンバーター用回路モジュール、及びｄｃ／ｄｃコンバーター |
| US9525353B2 (en) * | 2014-09-19 | 2016-12-20 | Sanken Electric Co., Ltd. | Switching power-supply device for performing control of output voltage switching operation |
| JP7749973B2 (ja) * | 2021-08-10 | 2025-10-07 | 富士電機株式会社 | 集積回路、電源回路 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US289542A (en) * | 1883-12-04 | keinqs | ||
| JP2722580B2 (ja) | 1988-12-19 | 1998-03-04 | 松下電器産業株式会社 | スイッチング電源装置 |
| US5481178A (en) * | 1993-03-23 | 1996-01-02 | Linear Technology Corporation | Control circuit and method for maintaining high efficiency over broad current ranges in a switching regulator circuit |
| US5514951A (en) * | 1994-04-11 | 1996-05-07 | Rockwell International Corporation | Supply-discriminating supply-adaptive electronic system |
| JP3028044B2 (ja) | 1995-04-17 | 2000-04-04 | 松下電器産業株式会社 | スイッチング電源装置 |
| JP3206488B2 (ja) | 1997-04-24 | 2001-09-10 | 横河電機株式会社 | スイッチング電源装置 |
| JP3434788B2 (ja) | 1999-11-29 | 2003-08-11 | 松下電器産業株式会社 | スイッチング電源用半導体装置 |
| JP2002051549A (ja) | 2000-08-01 | 2002-02-15 | Matsushita Electric Ind Co Ltd | スイッチング電源用半導体装置 |
| US6724174B1 (en) * | 2002-09-12 | 2004-04-20 | Linear Technology Corp. | Adjustable minimum peak inductor current level for burst mode in current-mode DC-DC regulators |
-
2002
- 2002-12-20 JP JP2002369086A patent/JP3652351B2/ja not_active Expired - Fee Related
-
2003
- 2003-12-17 US US10/736,509 patent/US6960906B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004201449A (ja) | 2004-07-15 |
| US20040125620A1 (en) | 2004-07-01 |
| US6960906B2 (en) | 2005-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3652351B2 (ja) | スイッチング電源装置 | |
| JP3578124B2 (ja) | スイッチング電源装置 | |
| US6980444B2 (en) | Switching power supply | |
| US7116564B2 (en) | Switching power supply unit and semiconductor device for switching power supply | |
| CN1996732B (zh) | 开关电源装置和用于该开关电源装置的半导体装置 | |
| JP5353119B2 (ja) | スイッチング電源装置 | |
| JP5168010B2 (ja) | スイッチング電源装置 | |
| JP4481879B2 (ja) | スイッチング電源装置 | |
| CN107210676B (zh) | 电源控制用半导体装置 | |
| US6246596B1 (en) | Switching power supply | |
| WO2004088829A1 (ja) | スイッチング電源装置 | |
| JP2010288378A (ja) | 半導体装置およびスイッチング電源装置 | |
| JP2003333843A (ja) | スイッチング電源装置 | |
| KR20060044988A (ko) | 스위칭 전원 제어용 반도체 장치 | |
| CN100499336C (zh) | 开关电源控制用半导体装置及使用该半导体装置的开关电源装置 | |
| JP4064296B2 (ja) | スイッチング電源装置、およびスイッチング電源制御用半導体装置 | |
| JP2003324948A (ja) | 出力過電流保護回路、及び該出力過電流保護回路を備えた定電圧スイッチング電源回路 | |
| JP4173115B2 (ja) | スイッチング電源制御用半導体装置 | |
| JP3425403B2 (ja) | 半導体装置、および、この半導体装置を用いたスイッチング電源装置 | |
| JP3975828B2 (ja) | 半導体装置 | |
| JP4033806B2 (ja) | スイッチング電源制御用半導体装置 | |
| JP2004274885A (ja) | スイッチング電源装置 | |
| JP2007068248A (ja) | スイッチング電源装置 | |
| JP2006166561A (ja) | 電源装置 | |
| JPH1169794A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050222 |
|
| LAPS | Cancellation because of no payment of annual fees |