JP3649155B2 - 非可逆回路素子および通信装置 - Google Patents
非可逆回路素子および通信装置 Download PDFInfo
- Publication number
- JP3649155B2 JP3649155B2 JP2001165577A JP2001165577A JP3649155B2 JP 3649155 B2 JP3649155 B2 JP 3649155B2 JP 2001165577 A JP2001165577 A JP 2001165577A JP 2001165577 A JP2001165577 A JP 2001165577A JP 3649155 B2 JP3649155 B2 JP 3649155B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- center
- reflection loss
- side reflection
- electrode assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 title claims description 10
- 239000003990 capacitor Substances 0.000 claims description 30
- 229910000859 α-Fe Inorganic materials 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 238000003780 insertion Methods 0.000 description 20
- 230000037431 insertion Effects 0.000 description 20
- 239000011347 resin Substances 0.000 description 13
- 229920005989 resin Polymers 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910000976 Electrical steel Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
Landscapes
- Non-Reversible Transmitting Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、非可逆回路素子および通信装置に関する。
【０００２】
【従来の技術】
一般に、非可逆回路素子は、永久磁石と、永久磁石により直流磁界が印加される中心電極組立体と、永久磁石および中心電極組立体を収容する金属ケースと、中心電極組立体に電気的に接続された整合用コンデンサとを備えている。
【０００３】
ところで、従来の非可逆回路素子は、通過特性および反射損失が重要視され、中心周波数で挿入損失が最小かつ入出力反射損失が最大となるように設計されていた。一方、入力端子から見た非可逆回路素子のインピーダンス（以下、入力インピーダンスと称する）については、通過特性や反射特性と比較して重要視されておらず、規格設定も殆ど見られなかった。つまり、従来の非可逆回路素子は、中心周波数で挿入損失が最小かつ入出力反射損失が最大となるように、整合用コンデンサの静電容量などが設定され、それに付随して入力インピーダンスが自動的に設定されていた。
【０００４】
【発明が解決しようとする課題】
ところで、前述のように設計された従来の非可逆回路素子を、携帯電話などの通信装置に組み込もうとすると、次段の電気回路との間にインピーダンス整合がとれないことがある。従って、インピーダンス整合がとれるように、整合用コンデンサの静電容量を変えるなどして非可逆回路素子の入力インピーダンスを調整する必要がある。しかし、非可逆回路素子の入力インピーダンスを調整すると、入力側反射損失が最大となる周波数が中心周波数から大きくずれ、それに伴って挿入損失が最小となる周波数も中心周波数から大きくずれてしまい、規格を満足しなくなることがある。
【０００５】
そこで、本発明の目的は、内部部品の構成を変えないで、入力インピーダンスを所望の値に設定することができ、かつ、挿入損失規格を満足している非可逆回路素子および通信装置を提供することにある。
【０００７】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、（ａ）永久磁石と、（ｂ）フェライトと該フェライトの表面に所定の角度で交差するように配置された複数の中心電極とを有し、前記永久磁石により直流磁界が印加される中心電極組立体と、（ｃ）前記永久磁石および前記中心電極組立体を収容する金属ケースと、（ｄ）前記中心電極組立体に電気的に接続された整合用コンデンサとを備え、（ｅ）前記整合用コンデンサの静電容量を調整したり、前記中心電極の交差角度を調整することにより、反射損失特性において、入力側反射損失が最大となる周波数を、通過帯域の中心周波数より低く若しくは高く設定するとともに、出力側反射損失が最大となる周波数を前記中心周波数より高く若しくは低く設定し、前記入力側損失が最大となる周波数と前記出力側損失が最大となる周波数との間に、前記中心周波数が位置するように設定したことを特徴とする。
【０００８】
以上の構成により、非可逆回路素子の入力インピーダンス整合をとる際には、反射損失特性において、通過帯域の中心周波数を間にして、入力側反射損失が最大となる周波数と出力側反射損失が最大となる周波数とが位置するように、整合用コンデンサの静電容量や中心電極の交差角度を適切に調整する。これにより、挿入損失が最小となる周波数が中心周波数に近づき、挿入損失の規格を満足するようになる。
【０００９】
また、本発明に係る通信装置は、前述の特徴を有する非可逆回路素子を備えることにより、非可逆回路素子と次段の電気回路素子との間のインピーダンス整合が良くなり、消費電力が少なくなる。
【００１０】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子および通信装置の実施の形態について添付の図面を参照して説明する。
【００１１】
本発明に係る非可逆回路素子の一実施形態の分解斜視図を図１に示す。該非可逆回路素子１は、集中定数型アイソレータである。図１に示すように、集中定数型アイソレータ１は、概略、上側ケース８及び下側ケース４と、樹脂ケース３と、中心電極組立体１３と、永久磁石９と、抵抗素子Ｒと、整合用コンデンサ素子Ｃ１〜Ｃ３と樹脂部材７等を備えている。
【００１２】
下側ケース４は、左右の側壁４ａと底壁４ｂとを有している。この下側ケース４は、インサートモールド法によって、樹脂ケース３と一体成形されている。下側ケース４の底壁４ｂの対向する一対の辺からは、それぞれ２本のアース端子１６が延在している（奥側の２本のアース端子は図示せず）。また、上側ケース８は、平面視矩形状であり、上壁８ａと左右の側壁８ｂを有している。下側ケース４及び上側ケース８は、例えばＦｅやケイ素鋼などの高透磁率からなる板材を打ち抜き、曲げ加工した後、下地にＣｕをめっきして、その上からＡｇをめっきしてなるものである。
【００１３】
中心電極組立体１３は、矩形状のマイクロ波フェライト２０の上面に三つの中心電極２１〜２３を絶縁シート（図示せず）を介在させて略１２０度ごとに交差するように配置している。これら中心電極２１〜２３は、各々の一端側のポート部Ｐ１〜Ｐ３を水平に導出するとともに、他端側の中心電極２１〜２３の共通のアース電極２５をフェライト２０の下面に当接させている。共通のアース電極２５は、フェライト２０の下面を略覆っており、後述する樹脂ケース３の窓部３ｃを通して、下側ケース４の底壁４ｂにはんだ付け等の方法により接続され、接地される。中心電極２１〜２３とアース電極２５は、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｂｅ等の導電性材料からなり、金属薄板を打ち抜き加工や、エッチング加工することによって一体に形成される。
【００１４】
整合用コンデンサ素子Ｃ１〜Ｃ３は、誘電体セラミック基板の上面に位置するホット側電極２７がポート部Ｐ１〜Ｐ３に電気的に接続され、下面に位置するコールド側（アース側）電極２８が樹脂ケース３の窓部３ｄに露出している下側ケース４の底壁４ｂにそれぞれはんだ付けされている。
【００１５】
抵抗素子Ｒは、一方の端子電極が樹脂ケース３の窓部３ｄに露出している下側ケース４の底壁４ｂにはんだ付けされ、他方の端子電極がポート部Ｐ３にはんだ付けされる。つまり、図３に示すように、整合用コンデンサ素子Ｃ３と抵抗素子Ｒとは、中心電極２３のポート部Ｐ３とアース端子１６との間に電気的に並列に接続される。
【００１６】
図１に示すように、樹脂ケース３は、底部３ａと二つの側部３ｂを有している。この底部３ａの中央部には矩形状の窓部３ｃが形成されており、窓部３ｃの周縁にはそれぞれ整合用コンデンサ素子Ｃ１〜Ｃ３や抵抗素子Ｒがそれぞれ収納される窓部３ｄが形成されている。窓部３ｃ，３ｄには下側ケース４の底壁４ｂが露出している。樹脂ケース３には、入力端子１４（図３参照）及び出力端子１５がインサートモールドされている。入力端子１４及び出力端子１５は、それぞれ一端が樹脂ケース３の外側面に露出し、他端が樹脂ケース３の底部３ａに露出して入力引出電極及び出力引出電極とされている。アース端子１６はそれぞれ、樹脂ケース３の対向する外側面から外方向へ導出している。
【００１７】
以上の構成部品は、下側ケース４と一体成形している樹脂ケース３内に、中心電極組立体１３や整合用コンデンサ素子Ｃ１〜Ｃ３や抵抗素子Ｒ等を収容し、さらに、その上に樹脂部材７及び永久磁石９を積み重ねた後、上側ケース８を装着している。永久磁石９は中心電極組立体１３に直流磁界を印加する。下側ケース４と上側ケース８は、はんだ付け等にて接合して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。こうして、図２に示す集中定数型アイソレータ１が得られる。また、図３は、集中定数型アイソレータ１の電気等価回路図である。
【００１８】
次に、この集中定数型アイソレータ１の作用効果を、図４に示す携帯電話１２０のＲＦ部分に組み込む場合を例にして説明する。
【００１９】
図４は携帯電話１２０のＲＦ部分の電気回路ブロック図である。図４において、１２２はアンテナ素子、１２３はデュプレクサ、１３１は送信用アイソレータ、１３２は送信側増幅器、１３３は送信側段間用帯域通過フィルタ、１３４は送信側ミキサ、１３５は受信側増幅器、１３６は受信側段間用帯域通過フィルタ、１３７は受信側ミキサ、１３８は電圧制御発振器（ＶＣＯ），１３９はローカル用帯域通過フィルタである。
【００２０】
ここに、送信側アイソレータ１３１として、前記集中定数型アイソレータ１を使用する。図５の（Ａ）は、従来の非可逆回路素子の電気特性グラフ（上段）およびスミスチャート（下段）を示すものである。つまり、通過特性および反射特性を重要視して、中心周波数Ｆ０で挿入損失Ｓ２１が最小、入力側反射損失Ｓ１１が最大、かつ、出力側反射損失Ｓ２２が最大となるように、整合用コンデンサ素子Ｃ１〜Ｃ３の静電容量が設定されたものである。そして、この従来のアイソレータでは、送信側増幅器１３２との間にインピーダンス整合がとれないことがある。
【００２１】
この場合、インピーダンス整合がとれるように、図３に示す等価回路中の入力端子１４側の整合用コンデンサ素子Ｃ１の静電容量のみを適当な値に変える（小さくする）ことにより、アイソレータの入力インピーダンスの値を所望の値（大きな値）に設定することが考えられる。しかしながら、このような設定では、図５の（Ｂ）に示すように、入力側反射損失Ｓ１１が最大となる周波数Ｆ１が、中心周波数Ｆ０から高周波側へｄ１ずれ、それに伴って、挿入損失Ｓ２１が最小となる周波数Ｆ３も、中心周波数Ｆ０から高周波側へｄ２ずれることがある。この結果、挿入損失Ｓ２１が規格から外れてしまうという問題が生じる。
【００２２】
そこで、本発明に係るアイソレータ１では、整合用コンデンサ素子Ｃ１の静電容量だけでなく、出力端子１５側の整合用コンデンサ素子Ｃ２の静電容量も適当な値に変えることにより、アイソレータ１の入力インピーダンスの値を所望の値に設定する。つまり、図５の（Ｃ）に示すように、整合用コンデンサ素子Ｃ２の静電容量を大きくして、出力側反射損失Ｓ２２が最大となる周波数Ｆ２を通過帯域の中心周波数Ｆ０よりｄ３低くさせる。さらに、整合用コンデンサ素子Ｃ１の静電容量を小さくして、入力側反射損失Ｓ１１が最大となる周波数Ｆ１を中心周波数Ｆ０よりｄ４（＜ｄ１）高くさせる。これにより、挿入損失Ｓ２１が最小となる周波数Ｆ３は、中心周波数Ｆ０から若干すなわちｄ５（＜ｄ２）ずれるだけですむ。つまり、反射損失特性において、入力側反射損失Ｓ１１が最大となる周波数Ｆ１と出力側反射損失Ｓ２２が最大となる周波数Ｆ２との間に、中心周波数Ｆ０が位置するように設定することで、挿入損失Ｓ２１が最小となる周波数Ｆ３を中心周波数Ｆ０に近づけ、挿入損失の規格を満足させることができる。
【００２３】
こうして、送信側増幅器１３２のインピーダンスと整合がとれるように入力インピーダンスの値を設定したアイソレータ１を、携帯電話１２０に組み込むことにより、送信側増幅器１３２とのインピーダンス整合を向上させ、消費電力の少ない携帯電話１２０を得ることができる。
【００２４】
なお、図６の（Ｂ）に示すように、入力端子１４側の整合用コンデンサ素子Ｃ１の静電容量のみを適当な値に変えることにより、アイソレータの入力インピーダンスを所望の値に設定すると、入力側反射損失Ｓ１１が最大となる周波数Ｆ１が、中心周波数Ｆ０から低周波側へずれる場合がある。この場合には、図６の（Ｃ）に示すように、整合用コンデンサ素子Ｃ２の静電容量を小さくして、出力側反射損失Ｓ２２が最大となる周波数Ｆ２を中心周波数Ｆ０よりｄ３高くさせる。さらに、整合用コンデンサ素子Ｃ１の静電容量を大きくして、入力側反射損失Ｓ１１が最大となる周波数Ｆ１を中心周波数Ｆ０よりｄ４（＜ｄ１）低くさせる。これにより、挿入損失Ｓ２１が最小となる周波数Ｆ３は、中心周波数Ｆ０から若干すなわちｄ５（＜ｄ２）ずれるだけですむ。
【００２５】
なお、本発明は、前記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の構成に変更することができる。例えば、前記実施形態ではアイソレータに適用したが、本発明は、勿論サーキュレータにも適用できる。
【００２６】
また、非可逆回路素子の入力インピーダンス整合をとる際には、整合用コンデンサの静電容量を変えないで（あるいは、静電容量を変えるとともに）、中心電極組立体の中心電極の交差角を変えてインピーダンス整合をとってもよい。この場合も、反射損失特性において、入力側反射損失Ｓ１１が最大となる周波数Ｆ１と出力側反射損失Ｓ２２が最大となる周波数Ｆ２との間に、中心周波数Ｆ０が位置するように設定することができる。
【００２７】
【実施例】
さらに、従来のアイソレータとして、中心電極組立体１３の中心電極２１と２３の交差角を１２０．５度、中心電極２３と２２の交差角を１１９．５度、中心電極２１と２２の交差角を１２０．０度に設定し、かつ、中心周波数Ｆ０で挿入損失Ｓ２１が最小、入力側及び出力側反射損失Ｓ１１，Ｓ２２が最大となるように、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ３の静電容量をそれぞれ１３．６５ｐＦ、１５．６５ｐＦ、１６．５０ｐＦに設定したものを準備した。この従来のアイソレータの挿入損失特性および入出力反射損失特性を図７に示し、スミスチャートを図８に示す。なお、図８において、実線４１は入力インピーダンス特性を示し、実線４２は出力インピーダンス特性を示している。
【００２８】
この従来のアイソレータは、図８に示すように、８２４ＭＨｚの入力インピーダンスＲ１の実部が４７．４Ωであるのに対し、８４９ＭＨｚの入力インピーダンスＲ２の実部が４３．３Ωとなる。従って、８２４ＭＨｚと８４９ＭＨｚの入力インピーダンスＲ１，Ｒ２の実部の差が約４Ωあり、８４９ＭＨｚの入力インピーダンスＲ２の実部が５０Ωから大きく外れている。
【００２９】
ここで、仮に、アイソレータと次段の電気回路との間のインピーダンス整合をとるために、８２４ＭＨｚと８４９ＭＨｚの入力インピーダンスの実部をともに４８±２Ωの範囲内にする必要があったとする。この場合、入力端子側の整合用コンデンサ素子Ｃ１の静電容量のみを適当な値に変えることにより、アイソレータの入力インピーダンスの値を所望の値に設定しても、挿入損失Ｓ２１が規格から外れてしまい、使用することができなかった。
【００３０】
これに対して、本発明に係るアイソレータ１は、入力端子１４側の整合用コンデンサ素子Ｃ１を１３．６５ｐＦ→１３．４５ｐＦとし、出力端子１５側の整合用コンデンサ素子Ｃ２を１５．６５ｐＦ→１５．８５ｐＦとする（その他の構成および条件は、従来のアイソレータと同様である。）ことで、図９及び図１０に示す特性を得ることができた。本発明に係るアイソレータ１は、図１０に示すように、８２４ＭＨｚの入力インピーダンスＲ１の実部が４８．５Ωであるのに対し、８４９ＭＨｚの入力インピーダンスＲ２の実部が４７．２Ωとなる。従って８２４ＭＨｚと８４９ＭＨｚの入力インピーダンスＲ１，Ｒ２の実部の差が約１．３Ωとなり、８４９ＭＨｚの入力インピーダンスＲ２の実部が５０Ωに近づいている。このとき、従来のアイソレータでは０ＭＨｚであった入出力反射損失Ｓ１１，Ｓ２２が最小となる周波数Ｆ１とＦ２の差は、８４３．５−８２８．５＝１５ＭＨｚとなっている。ここで、本発明に係るアイソレータ１が従来のアイソレータと比較して変更したのは、整合用コンデンサ素子Ｃ１，Ｃ２の静電容量だけであり、機構設計の変更はない。
【００３１】
【発明の効果】
以上の説明で明らかなように、本発明は、非可逆回路素子の入力インピーダンス整合をとる際には、反射損失特性において、入力側反射損失が最大となる周波数と出力側反射損失が最大となる周波数との間に、通過帯域の中心周波数が位置するように、整合用コンデンサの静電容量や中心電極の交差角度を適切に調整する。これにより、挿入損失が最小となる周波数が中心周波数に近づき、挿入損失の規格を満足するようになる。この結果、内部部品の構成を変えないで、入力インピーダンスを所望の値に設定することができ、製造コストを抑えることができる。
【００３２】
また、前述の特徴を有する非可逆回路素子を携帯電話などの通信装置に組み込むことにより、次段の電気回路とのインピーダンス整合が良くなり、消費電力の少ない通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る非可逆回路素子の一実施形態を示す分解斜視図。
【図２】図１に示した非可逆回路素子の外観斜視図。
【図３】図１に示した非可逆回路素子の電気等価回路図。
【図４】本発明に係る通信装置の一実施形態を示すブロック図。
【図５】図１に示した非可逆回路素子の入力インピーダンス整合を説明するためのグラフ。
【図６】図１に示した非可逆回路素子の入力インピーダンス整合を説明するためのグラフ。
【図７】従来の非可逆回路素子の挿入損失特性および入出力反射損失特性を示すグラフ。
【図８】従来の非可逆回路素子のスミスチャートを示すグラフ。
【図９】本発明に係る非可逆回路素子の挿入損失特性および入出力反射損失特性を示すグラフ。
【図１０】本発明に係る非可逆回路素子のスミスチャートを示すグラフ。
【符号の説明】
１…アイソレータ
４…下側ケース
８…上側ケース
９…永久磁石
１３…中心電極組立体
２０…マイクロ波フェライト
２１〜２３…中心電極
１２０…携帯電話
Ｃ１〜Ｃ３…整合用コンデンサ素子
【発明の属する技術分野】
本発明は、非可逆回路素子および通信装置に関する。
【０００２】
【従来の技術】
一般に、非可逆回路素子は、永久磁石と、永久磁石により直流磁界が印加される中心電極組立体と、永久磁石および中心電極組立体を収容する金属ケースと、中心電極組立体に電気的に接続された整合用コンデンサとを備えている。
【０００３】
ところで、従来の非可逆回路素子は、通過特性および反射損失が重要視され、中心周波数で挿入損失が最小かつ入出力反射損失が最大となるように設計されていた。一方、入力端子から見た非可逆回路素子のインピーダンス（以下、入力インピーダンスと称する）については、通過特性や反射特性と比較して重要視されておらず、規格設定も殆ど見られなかった。つまり、従来の非可逆回路素子は、中心周波数で挿入損失が最小かつ入出力反射損失が最大となるように、整合用コンデンサの静電容量などが設定され、それに付随して入力インピーダンスが自動的に設定されていた。
【０００４】
【発明が解決しようとする課題】
ところで、前述のように設計された従来の非可逆回路素子を、携帯電話などの通信装置に組み込もうとすると、次段の電気回路との間にインピーダンス整合がとれないことがある。従って、インピーダンス整合がとれるように、整合用コンデンサの静電容量を変えるなどして非可逆回路素子の入力インピーダンスを調整する必要がある。しかし、非可逆回路素子の入力インピーダンスを調整すると、入力側反射損失が最大となる周波数が中心周波数から大きくずれ、それに伴って挿入損失が最小となる周波数も中心周波数から大きくずれてしまい、規格を満足しなくなることがある。
【０００５】
そこで、本発明の目的は、内部部品の構成を変えないで、入力インピーダンスを所望の値に設定することができ、かつ、挿入損失規格を満足している非可逆回路素子および通信装置を提供することにある。
【０００７】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、（ａ）永久磁石と、（ｂ）フェライトと該フェライトの表面に所定の角度で交差するように配置された複数の中心電極とを有し、前記永久磁石により直流磁界が印加される中心電極組立体と、（ｃ）前記永久磁石および前記中心電極組立体を収容する金属ケースと、（ｄ）前記中心電極組立体に電気的に接続された整合用コンデンサとを備え、（ｅ）前記整合用コンデンサの静電容量を調整したり、前記中心電極の交差角度を調整することにより、反射損失特性において、入力側反射損失が最大となる周波数を、通過帯域の中心周波数より低く若しくは高く設定するとともに、出力側反射損失が最大となる周波数を前記中心周波数より高く若しくは低く設定し、前記入力側損失が最大となる周波数と前記出力側損失が最大となる周波数との間に、前記中心周波数が位置するように設定したことを特徴とする。
【０００８】
以上の構成により、非可逆回路素子の入力インピーダンス整合をとる際には、反射損失特性において、通過帯域の中心周波数を間にして、入力側反射損失が最大となる周波数と出力側反射損失が最大となる周波数とが位置するように、整合用コンデンサの静電容量や中心電極の交差角度を適切に調整する。これにより、挿入損失が最小となる周波数が中心周波数に近づき、挿入損失の規格を満足するようになる。
【０００９】
また、本発明に係る通信装置は、前述の特徴を有する非可逆回路素子を備えることにより、非可逆回路素子と次段の電気回路素子との間のインピーダンス整合が良くなり、消費電力が少なくなる。
【００１０】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子および通信装置の実施の形態について添付の図面を参照して説明する。
【００１１】
本発明に係る非可逆回路素子の一実施形態の分解斜視図を図１に示す。該非可逆回路素子１は、集中定数型アイソレータである。図１に示すように、集中定数型アイソレータ１は、概略、上側ケース８及び下側ケース４と、樹脂ケース３と、中心電極組立体１３と、永久磁石９と、抵抗素子Ｒと、整合用コンデンサ素子Ｃ１〜Ｃ３と樹脂部材７等を備えている。
【００１２】
下側ケース４は、左右の側壁４ａと底壁４ｂとを有している。この下側ケース４は、インサートモールド法によって、樹脂ケース３と一体成形されている。下側ケース４の底壁４ｂの対向する一対の辺からは、それぞれ２本のアース端子１６が延在している（奥側の２本のアース端子は図示せず）。また、上側ケース８は、平面視矩形状であり、上壁８ａと左右の側壁８ｂを有している。下側ケース４及び上側ケース８は、例えばＦｅやケイ素鋼などの高透磁率からなる板材を打ち抜き、曲げ加工した後、下地にＣｕをめっきして、その上からＡｇをめっきしてなるものである。
【００１３】
中心電極組立体１３は、矩形状のマイクロ波フェライト２０の上面に三つの中心電極２１〜２３を絶縁シート（図示せず）を介在させて略１２０度ごとに交差するように配置している。これら中心電極２１〜２３は、各々の一端側のポート部Ｐ１〜Ｐ３を水平に導出するとともに、他端側の中心電極２１〜２３の共通のアース電極２５をフェライト２０の下面に当接させている。共通のアース電極２５は、フェライト２０の下面を略覆っており、後述する樹脂ケース３の窓部３ｃを通して、下側ケース４の底壁４ｂにはんだ付け等の方法により接続され、接地される。中心電極２１〜２３とアース電極２５は、Ａｇ，Ｃｕ，Ａｕ，Ａｌ，Ｂｅ等の導電性材料からなり、金属薄板を打ち抜き加工や、エッチング加工することによって一体に形成される。
【００１４】
整合用コンデンサ素子Ｃ１〜Ｃ３は、誘電体セラミック基板の上面に位置するホット側電極２７がポート部Ｐ１〜Ｐ３に電気的に接続され、下面に位置するコールド側（アース側）電極２８が樹脂ケース３の窓部３ｄに露出している下側ケース４の底壁４ｂにそれぞれはんだ付けされている。
【００１５】
抵抗素子Ｒは、一方の端子電極が樹脂ケース３の窓部３ｄに露出している下側ケース４の底壁４ｂにはんだ付けされ、他方の端子電極がポート部Ｐ３にはんだ付けされる。つまり、図３に示すように、整合用コンデンサ素子Ｃ３と抵抗素子Ｒとは、中心電極２３のポート部Ｐ３とアース端子１６との間に電気的に並列に接続される。
【００１６】
図１に示すように、樹脂ケース３は、底部３ａと二つの側部３ｂを有している。この底部３ａの中央部には矩形状の窓部３ｃが形成されており、窓部３ｃの周縁にはそれぞれ整合用コンデンサ素子Ｃ１〜Ｃ３や抵抗素子Ｒがそれぞれ収納される窓部３ｄが形成されている。窓部３ｃ，３ｄには下側ケース４の底壁４ｂが露出している。樹脂ケース３には、入力端子１４（図３参照）及び出力端子１５がインサートモールドされている。入力端子１４及び出力端子１５は、それぞれ一端が樹脂ケース３の外側面に露出し、他端が樹脂ケース３の底部３ａに露出して入力引出電極及び出力引出電極とされている。アース端子１６はそれぞれ、樹脂ケース３の対向する外側面から外方向へ導出している。
【００１７】
以上の構成部品は、下側ケース４と一体成形している樹脂ケース３内に、中心電極組立体１３や整合用コンデンサ素子Ｃ１〜Ｃ３や抵抗素子Ｒ等を収容し、さらに、その上に樹脂部材７及び永久磁石９を積み重ねた後、上側ケース８を装着している。永久磁石９は中心電極組立体１３に直流磁界を印加する。下側ケース４と上側ケース８は、はんだ付け等にて接合して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。こうして、図２に示す集中定数型アイソレータ１が得られる。また、図３は、集中定数型アイソレータ１の電気等価回路図である。
【００１８】
次に、この集中定数型アイソレータ１の作用効果を、図４に示す携帯電話１２０のＲＦ部分に組み込む場合を例にして説明する。
【００１９】
図４は携帯電話１２０のＲＦ部分の電気回路ブロック図である。図４において、１２２はアンテナ素子、１２３はデュプレクサ、１３１は送信用アイソレータ、１３２は送信側増幅器、１３３は送信側段間用帯域通過フィルタ、１３４は送信側ミキサ、１３５は受信側増幅器、１３６は受信側段間用帯域通過フィルタ、１３７は受信側ミキサ、１３８は電圧制御発振器（ＶＣＯ），１３９はローカル用帯域通過フィルタである。
【００２０】
ここに、送信側アイソレータ１３１として、前記集中定数型アイソレータ１を使用する。図５の（Ａ）は、従来の非可逆回路素子の電気特性グラフ（上段）およびスミスチャート（下段）を示すものである。つまり、通過特性および反射特性を重要視して、中心周波数Ｆ０で挿入損失Ｓ２１が最小、入力側反射損失Ｓ１１が最大、かつ、出力側反射損失Ｓ２２が最大となるように、整合用コンデンサ素子Ｃ１〜Ｃ３の静電容量が設定されたものである。そして、この従来のアイソレータでは、送信側増幅器１３２との間にインピーダンス整合がとれないことがある。
【００２１】
この場合、インピーダンス整合がとれるように、図３に示す等価回路中の入力端子１４側の整合用コンデンサ素子Ｃ１の静電容量のみを適当な値に変える（小さくする）ことにより、アイソレータの入力インピーダンスの値を所望の値（大きな値）に設定することが考えられる。しかしながら、このような設定では、図５の（Ｂ）に示すように、入力側反射損失Ｓ１１が最大となる周波数Ｆ１が、中心周波数Ｆ０から高周波側へｄ１ずれ、それに伴って、挿入損失Ｓ２１が最小となる周波数Ｆ３も、中心周波数Ｆ０から高周波側へｄ２ずれることがある。この結果、挿入損失Ｓ２１が規格から外れてしまうという問題が生じる。
【００２２】
そこで、本発明に係るアイソレータ１では、整合用コンデンサ素子Ｃ１の静電容量だけでなく、出力端子１５側の整合用コンデンサ素子Ｃ２の静電容量も適当な値に変えることにより、アイソレータ１の入力インピーダンスの値を所望の値に設定する。つまり、図５の（Ｃ）に示すように、整合用コンデンサ素子Ｃ２の静電容量を大きくして、出力側反射損失Ｓ２２が最大となる周波数Ｆ２を通過帯域の中心周波数Ｆ０よりｄ３低くさせる。さらに、整合用コンデンサ素子Ｃ１の静電容量を小さくして、入力側反射損失Ｓ１１が最大となる周波数Ｆ１を中心周波数Ｆ０よりｄ４（＜ｄ１）高くさせる。これにより、挿入損失Ｓ２１が最小となる周波数Ｆ３は、中心周波数Ｆ０から若干すなわちｄ５（＜ｄ２）ずれるだけですむ。つまり、反射損失特性において、入力側反射損失Ｓ１１が最大となる周波数Ｆ１と出力側反射損失Ｓ２２が最大となる周波数Ｆ２との間に、中心周波数Ｆ０が位置するように設定することで、挿入損失Ｓ２１が最小となる周波数Ｆ３を中心周波数Ｆ０に近づけ、挿入損失の規格を満足させることができる。
【００２３】
こうして、送信側増幅器１３２のインピーダンスと整合がとれるように入力インピーダンスの値を設定したアイソレータ１を、携帯電話１２０に組み込むことにより、送信側増幅器１３２とのインピーダンス整合を向上させ、消費電力の少ない携帯電話１２０を得ることができる。
【００２４】
なお、図６の（Ｂ）に示すように、入力端子１４側の整合用コンデンサ素子Ｃ１の静電容量のみを適当な値に変えることにより、アイソレータの入力インピーダンスを所望の値に設定すると、入力側反射損失Ｓ１１が最大となる周波数Ｆ１が、中心周波数Ｆ０から低周波側へずれる場合がある。この場合には、図６の（Ｃ）に示すように、整合用コンデンサ素子Ｃ２の静電容量を小さくして、出力側反射損失Ｓ２２が最大となる周波数Ｆ２を中心周波数Ｆ０よりｄ３高くさせる。さらに、整合用コンデンサ素子Ｃ１の静電容量を大きくして、入力側反射損失Ｓ１１が最大となる周波数Ｆ１を中心周波数Ｆ０よりｄ４（＜ｄ１）低くさせる。これにより、挿入損失Ｓ２１が最小となる周波数Ｆ３は、中心周波数Ｆ０から若干すなわちｄ５（＜ｄ２）ずれるだけですむ。
【００２５】
なお、本発明は、前記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の構成に変更することができる。例えば、前記実施形態ではアイソレータに適用したが、本発明は、勿論サーキュレータにも適用できる。
【００２６】
また、非可逆回路素子の入力インピーダンス整合をとる際には、整合用コンデンサの静電容量を変えないで（あるいは、静電容量を変えるとともに）、中心電極組立体の中心電極の交差角を変えてインピーダンス整合をとってもよい。この場合も、反射損失特性において、入力側反射損失Ｓ１１が最大となる周波数Ｆ１と出力側反射損失Ｓ２２が最大となる周波数Ｆ２との間に、中心周波数Ｆ０が位置するように設定することができる。
【００２７】
【実施例】
さらに、従来のアイソレータとして、中心電極組立体１３の中心電極２１と２３の交差角を１２０．５度、中心電極２３と２２の交差角を１１９．５度、中心電極２１と２２の交差角を１２０．０度に設定し、かつ、中心周波数Ｆ０で挿入損失Ｓ２１が最小、入力側及び出力側反射損失Ｓ１１，Ｓ２２が最大となるように、整合用コンデンサ素子Ｃ１，Ｃ２，Ｃ３の静電容量をそれぞれ１３．６５ｐＦ、１５．６５ｐＦ、１６．５０ｐＦに設定したものを準備した。この従来のアイソレータの挿入損失特性および入出力反射損失特性を図７に示し、スミスチャートを図８に示す。なお、図８において、実線４１は入力インピーダンス特性を示し、実線４２は出力インピーダンス特性を示している。
【００２８】
この従来のアイソレータは、図８に示すように、８２４ＭＨｚの入力インピーダンスＲ１の実部が４７．４Ωであるのに対し、８４９ＭＨｚの入力インピーダンスＲ２の実部が４３．３Ωとなる。従って、８２４ＭＨｚと８４９ＭＨｚの入力インピーダンスＲ１，Ｒ２の実部の差が約４Ωあり、８４９ＭＨｚの入力インピーダンスＲ２の実部が５０Ωから大きく外れている。
【００２９】
ここで、仮に、アイソレータと次段の電気回路との間のインピーダンス整合をとるために、８２４ＭＨｚと８４９ＭＨｚの入力インピーダンスの実部をともに４８±２Ωの範囲内にする必要があったとする。この場合、入力端子側の整合用コンデンサ素子Ｃ１の静電容量のみを適当な値に変えることにより、アイソレータの入力インピーダンスの値を所望の値に設定しても、挿入損失Ｓ２１が規格から外れてしまい、使用することができなかった。
【００３０】
これに対して、本発明に係るアイソレータ１は、入力端子１４側の整合用コンデンサ素子Ｃ１を１３．６５ｐＦ→１３．４５ｐＦとし、出力端子１５側の整合用コンデンサ素子Ｃ２を１５．６５ｐＦ→１５．８５ｐＦとする（その他の構成および条件は、従来のアイソレータと同様である。）ことで、図９及び図１０に示す特性を得ることができた。本発明に係るアイソレータ１は、図１０に示すように、８２４ＭＨｚの入力インピーダンスＲ１の実部が４８．５Ωであるのに対し、８４９ＭＨｚの入力インピーダンスＲ２の実部が４７．２Ωとなる。従って８２４ＭＨｚと８４９ＭＨｚの入力インピーダンスＲ１，Ｒ２の実部の差が約１．３Ωとなり、８４９ＭＨｚの入力インピーダンスＲ２の実部が５０Ωに近づいている。このとき、従来のアイソレータでは０ＭＨｚであった入出力反射損失Ｓ１１，Ｓ２２が最小となる周波数Ｆ１とＦ２の差は、８４３．５−８２８．５＝１５ＭＨｚとなっている。ここで、本発明に係るアイソレータ１が従来のアイソレータと比較して変更したのは、整合用コンデンサ素子Ｃ１，Ｃ２の静電容量だけであり、機構設計の変更はない。
【００３１】
【発明の効果】
以上の説明で明らかなように、本発明は、非可逆回路素子の入力インピーダンス整合をとる際には、反射損失特性において、入力側反射損失が最大となる周波数と出力側反射損失が最大となる周波数との間に、通過帯域の中心周波数が位置するように、整合用コンデンサの静電容量や中心電極の交差角度を適切に調整する。これにより、挿入損失が最小となる周波数が中心周波数に近づき、挿入損失の規格を満足するようになる。この結果、内部部品の構成を変えないで、入力インピーダンスを所望の値に設定することができ、製造コストを抑えることができる。
【００３２】
また、前述の特徴を有する非可逆回路素子を携帯電話などの通信装置に組み込むことにより、次段の電気回路とのインピーダンス整合が良くなり、消費電力の少ない通信装置を得ることができる。
【図面の簡単な説明】
【図１】本発明に係る非可逆回路素子の一実施形態を示す分解斜視図。
【図２】図１に示した非可逆回路素子の外観斜視図。
【図３】図１に示した非可逆回路素子の電気等価回路図。
【図４】本発明に係る通信装置の一実施形態を示すブロック図。
【図５】図１に示した非可逆回路素子の入力インピーダンス整合を説明するためのグラフ。
【図６】図１に示した非可逆回路素子の入力インピーダンス整合を説明するためのグラフ。
【図７】従来の非可逆回路素子の挿入損失特性および入出力反射損失特性を示すグラフ。
【図８】従来の非可逆回路素子のスミスチャートを示すグラフ。
【図９】本発明に係る非可逆回路素子の挿入損失特性および入出力反射損失特性を示すグラフ。
【図１０】本発明に係る非可逆回路素子のスミスチャートを示すグラフ。
【符号の説明】
１…アイソレータ
４…下側ケース
８…上側ケース
９…永久磁石
１３…中心電極組立体
２０…マイクロ波フェライト
２１〜２３…中心電極
１２０…携帯電話
Ｃ１〜Ｃ３…整合用コンデンサ素子
Claims (3)
- 永久磁石と、
フェライトと該フェライトの表面に所定の角度で交差するように配置された複数の中心電極とを有し、前記永久磁石により直流磁界が印加される中心電極組立体と、
前記永久磁石および前記中心電極組立体を収容する金属ケースと、
前記中心電極組立体に電気的に接続された整合用コンデンサとを備え、
前記整合用コンデンサの静電容量を調整することにより、反射損失特性において、入力側反射損失が最大となる周波数を、通過帯域の中心周波数より低く若しくは高く設定するとともに、出力側反射損失が最大となる周波数を前記中心周波数より高く若しくは低く設定し、前記入力側反射損失が最大となる周波数と前記出力側反射損失が最大となる周波数との間に、前記中心周波数が位置するように設定したこと、
を特徴とする非可逆回路素子。 - 永久磁石と、
フェライトと該フェライトの表面に所定の角度で交差するように配置された複数の中心電極とを有し、前記永久磁石により直流磁界が印加される中心電極組立体と、
前記永久磁石および前記中心電極組立体を収容する金属ケースと、
前記中心電極組立体に電気的に接続された整合用コンデンサとを備え、
前記中心電極の交差角度を調整することにより、反射損失特性において、入力側反射損失が最大となる周波数を、通過帯域の中心周波数より低く若しくは高く設定するとともに、出力側反射損失が最大となる周波数を前記中心周波数より高く若しくは低く設定し、前記入力側反射損失が最大となる周波数と前記出力側反射損失が最大となる周波数との間に、前記中心周波数が位置するように設定したこと、
を特徴とする非可逆回路素子。 - 請求項１又は請求項２に記載の非可逆回路素子を少なくとも一つ備えたことを特徴とする通信装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165577A JP3649155B2 (ja) | 2001-05-31 | 2001-05-31 | 非可逆回路素子および通信装置 |
| US10/153,202 US6734752B2 (en) | 2001-05-31 | 2002-05-23 | Nonreciprocal circuit device and communication apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001165577A JP3649155B2 (ja) | 2001-05-31 | 2001-05-31 | 非可逆回路素子および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002359503A JP2002359503A (ja) | 2002-12-13 |
| JP3649155B2 true JP3649155B2 (ja) | 2005-05-18 |
Family
ID=19008226
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001165577A Expired - Fee Related JP3649155B2 (ja) | 2001-05-31 | 2001-05-31 | 非可逆回路素子および通信装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6734752B2 (ja) |
| JP (1) | JP3649155B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6864500B2 (en) | 2002-04-10 | 2005-03-08 | Micron Technology, Inc. | Programmable conductor memory cell structure |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5223805A (en) * | 1991-10-11 | 1993-06-29 | Hughes Aircraft Company | Common node reactance network for a broadband cross beam lumped-element circulator |
| JPH06164222A (ja) * | 1992-11-25 | 1994-06-10 | Murata Mfg Co Ltd | マイクロ波用磁性体及びその製造方法 |
| JPH10327003A (ja) * | 1997-03-21 | 1998-12-08 | Murata Mfg Co Ltd | 非可逆回路素子及び複合電子部品 |
| JP3173590B2 (ja) * | 1998-06-03 | 2001-06-04 | 日本電気株式会社 | 高周波非可逆回路素子およびその製造方法 |
| CN1319277A (zh) * | 1999-07-29 | 2001-10-24 | Tdk株式会社 | 具有内置功率放大器的隔离装置 |
| US6570466B1 (en) * | 2000-09-01 | 2003-05-27 | Tyco Electronics Logistics Ag | Ultra broadband traveling wave divider/combiner |
-
2001
- 2001-05-31 JP JP2001165577A patent/JP3649155B2/ja not_active Expired - Fee Related
-
2002
- 2002-05-23 US US10/153,202 patent/US6734752B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20020180551A1 (en) | 2002-12-05 |
| US6734752B2 (en) | 2004-05-11 |
| JP2002359503A (ja) | 2002-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3528771B2 (ja) | 中心電極組立体の製造方法 | |
| JPH1093308A (ja) | 非可逆回路素子 | |
| KR100445243B1 (ko) | 비가역 회로 소자 및 통신 장치 | |
| JP2001332908A (ja) | 非可逆回路素子および通信装置 | |
| JP3649155B2 (ja) | 非可逆回路素子および通信装置 | |
| JP4345254B2 (ja) | 非可逆回路素子及び通信装置 | |
| US6882262B2 (en) | Nonreciprocal circuit device and communication device using same | |
| JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
| JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
| JP3419369B2 (ja) | 非可逆回路素子 | |
| US6724276B2 (en) | Non-reciprocal circuit device and communication apparatus | |
| US6614324B2 (en) | Center electrode assembly, nonreciprocal circuit device, and communication apparatus | |
| JPH1079607A (ja) | 非可逆回路素子 | |
| JP4348875B2 (ja) | 非可逆回路素子及び通信装置 | |
| JPH1084203A (ja) | 非可逆回路素子 | |
| JP2001339205A (ja) | 非可逆回路素子及びこの非可逆回路素子を備えた通信装置 | |
| JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
| JP4529330B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3705275B2 (ja) | 非可逆回路素子の製造方法及び通信機装置 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JPH1098308A (ja) | 非可逆回路素子 | |
| GB2358522A (en) | Nonreciprocal circuit device with loop current suppression | |
| JP4284869B2 (ja) | 非可逆回路素子及び通信装置 | |
| JPH1079606A (ja) | 非可逆回路素子 | |
| JP2002204108A (ja) | 非可逆回路素子及び通信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041221 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3649155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |