JP3645765B2 - はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス - Google Patents
はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス Download PDFInfo
- Publication number
- JP3645765B2 JP3645765B2 JP32273799A JP32273799A JP3645765B2 JP 3645765 B2 JP3645765 B2 JP 3645765B2 JP 32273799 A JP32273799 A JP 32273799A JP 32273799 A JP32273799 A JP 32273799A JP 3645765 B2 JP3645765 B2 JP 3645765B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- semiconductor package
- type semiconductor
- substrate
- bga type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H10W90/724—
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、一般に、はんだ接続部構造に関するものであり、より特定的には、ＢＧＡ（Ball Grid Array）型半導体パッケージのような底部に凹凸電極を有する半導体パッケージを、基板上に電気的に接続するＢＧＡ型半導体パッケージのはんだ接続部構造に関する。この発明は、また、そのようなＢＧＡ型半導体パッケージの実装構造に関する。この発明は、さらに、ＢＧＡ型半導体パッケージの実装構造に使用するはんだペーストに関する。この発明は、さらに、ＢＧＡ型半導体パッケージの電極形成プロセスに関する。この発明は、さらに、ＢＧＡ型半導体パッケージの実装プロセスに関する。
【０００２】
【従来の技術】
ＢＧＡ型半導体パッケージは、その底部にエリアアレイ状に電極を配置して、実装面積の縮小化を特徴としているが、その接続構造上、はんだ接続部の応力緩和機構が弱い。
【０００３】
はんだ接続部の寿命は、接続断面積、はんだ高さ、体積などに依存し、はんだ高さを高くすることで改善されることが知られている。
【０００４】
そこで、はんだに濡れない材料（ソルダレジストなど）でダムを造り、はんだを筒状にして、高さを高くする方法などが提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、はんだを筒状に形成すると、はんだ自体の表面張力により、はんだが球形になろうとする。このため、筒状の部分で、はんだが分断される現象が生じ、ひいては接続不良が生じるという問題点があった。
【０００６】
この発明は、上記のような問題点を解決するためになされたもので、接続不良を起こさないはんだ接続部構造を提供することを目的とする。
【０００７】
この発明は、また、接続不良を生じさせないＢＧＡ型半導体パッケージの実装構造を提供することを目的とする。
【０００８】
この発明は、さらに、接続不良を起こさないはんだペーストを提供することを目的とする。
【０００９】
この発明のさらに他の目的は、接続不良を起こさないように改良された、ＢＧＡ型半導体パッケージの電極形成プロセスを提供することにある。
【００１０】
この発明のさらに他の目的は、接続不良を起こさないように改良された、ＢＧＡ型半導体パッケージの実装プロセスを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に係るはんだ接続部構造は、一方の基板に設けられ、はんだと、該はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料を含む第１はんだを備える。他方の基板に、はんだからなる第２はんだが設けられている。一方の基板と他方の基板との少なくとも一方の表面上に凹部が形成され、上記第１はんだと上記第２はんだとを接触させて、これらを溶融し、異種材料を一方の基板と他方の基板との少なくとも一方における凹部内の電極近傍に偏在させてなる。
【００１２】
この発明の好ましい実施態様によれば、上記異種材料の比重は、はんだと略等しい。また、異種材料の比重がはんだより大きくてもよい。また、上記異種材料は、はんだより比重が大きい異種材料と、はんだより比重が小さい異種材料とから構成してもよい。
【００１３】
また、上記異種材料の形状は、球形であるのが好ましい。
また、上記異種材料は、はんだに濡れる材質からなっているものでもよく、また、その表面をはんだに濡れる金属で被覆したものでもよい。
【００１４】
請求項２に係るＢＧＡ型半導体パッケージの実装構造においては、一方の基板に、はんだと、該はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料を含む第１はんだが設けられている。他方の基板に、はんだからなる第２はんだが設けられている。一方の基板と他方の基板との少なくとも一方の表面上に凹部が形成され、上記第１はんだと上記第２はんだとを接触させ、これらを溶融し、異種材料を一方の基板と他方の基板との少なくとも一方における凹部内の電極近傍に偏在させてなる。
【００１５】
請求項２に係る発明においても、異種材料としては、上記請求項１の好ましい実施態様の中で用いたものが使用できる。
【００１６】
また、異種材料の大きさは、次式を満足しているものが好ましい。
Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２＜Ａ＜２Ｄ
Ｄ：凹部高さ：ρ：凹部幅：Ａ：異種材料径，Ｂ：はんだボール径
上記はんだとして、無鉛はんだを用いるのが好ましい。
【００１７】
はんだペーストは、ある局面では、はんだ粉体と、フラックス剤と、はんだより融点が高く、表面がはんだに濡れる組成からなる異種材料の粉体とからなる。
【００１８】
この発明によれば、上記異種材料の比重は、はんだと略等しい。
また、上記異種材料の比重ははんだよりも大きくてもよい。
【００１９】
さらに、上記異種材料の比重ははんだより小さいのが好ましい場合もある。
上記異種材料は、はんだより比重が大きい異種材料と、はんだより比重が小さい異種材料とからなってもよい。
【００２０】
また、上記異種材料の形状は、球形であるのが好ましい。
また、上記異種材料は、該異種材料の表面がはんだに濡れる金属で被覆されているのが好ましい。
【００２５】
請求項３に係るＢＧＡ型半導体パッケージの実装プロセスにおいては、まず、はんだ粉体と、フラックス剤と、はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料の粉体とからなるはんだペーストを、実装基板に印刷する。上記実装基板の上にＢＧＡ型半導体パッケージを載置する。上記はんだペーストを溶融させ、それによって、上記ＢＧＡ型半導体パッケージを、異種材料が部分的に混入したはんだを介して、上記実装基板に電気的に接続する一方で、前記実装基板と前記ＢＧＡ型半導体パッケージとの少なくとも一方の表面上に形成された凹部内の電極近傍に前記異種材料を偏在させる。
【００２６】
請求項４に係るＢＧＡ型半導体パッケージの実装プロセスにおいては、まず、実装基板の上にスクリーン印刷用の開口部を有するステンシルを形成する。上記ステンシル開口部に、はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料を載置する。はんだペーストを上記実装基板の上に印刷する。上記ステンシルを取外す。はんだボールを有するＢＧＡ型半導体パッケージを、上記実装基板の上に載置する。上記はんだペーストを溶融させ、それによって、上記ＢＧＡ型半導体パッケージのはんだボールと上記実装基板を接続するとともに、該はんだボール中に上記異種材料を混入せしめる一方で、前記実装基板と前記ＢＧＡ型半導体パッケージとの少なくとも一方の表面上に形成された凹部内の電極近傍に前記異種材料を偏在させる。
【００２７】
請求項５に係るＢＧＡ型半導体パッケージの実装プロセスにおいては、まず、はんだで互いに接続すべき一方の基板と他方の基板を準備する。はんだからなる第１はんだを上記一方の基板に形成する。はんだより融点が高い組成からなり、かつはんだより比重が小さい第１の異種材料と、はんだより融点が高い組成からなり、かつはんだより比重が大きい第２の異種材料とを含む第２はんだを上記他方の基板に形成する。上記第１はんだと上記第２はんだとを接触させて、これらを溶融する。
【００２８】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【００２９】
実施の形態１
実施の形態１に係るはんだ接続部構造は、はんだを用いた接続凹部に、融点がはんだより高い金属からなる異種材料を配設し、凹部の電極に異種材料を含んだはんだを介して、電気的接続を行なうはんだ接続部構造に係る。
【００３０】
図１を参照して、接続凹部は、絶縁体２の開口部と電極パッド３で構成される。接続凹部には、異種材料１が配設されている。はんだボール６が、凹部に電気的に接続している。図中、１６は封止樹脂を表わしている。
【００３１】
ＢＧＡ型半導体パッケージの実装構造のはんだボール中に、異種材料を挿入し、電気的接続を行なうＢＧＡ型半導体パッケージの実装プロセスを図２と図３により説明する。図２を参照して、実装基板１３に、ステンシル１２を用いて、はんだペースト７を印刷する。図中、１４は印刷スキージである。その後、ステンシル１２を取除く。
【００３２】
図３を参照して、ＢＧＡ型半導体パッケージ５のはんだボール６中に、異種材料である金属１を混入する。電気的接続を行なうＢＧＡ型半導体パッケージ５を、実装基板１３の上にマウントする。リフロー炉を通過させ、ＢＧＡ型半導体パッケージ５のはんだボール６とはんだペースト７が溶融し、両者が接合される。なお、図３中、３は電極パッドを表わしており、１５はＬＳＩチップを表わしており、１６は封止樹脂を表わしている。ＢＧＡ型半導体パッケージ５と実装基板１３とを電気的に接続される接続部内で、絶縁体２の開口部に金属１を存在させているので、実装基板８と接続する際の、はんだ６の分離問題が解消され、かつ、金属１によって、電気的接続が補われる。
【００３３】
実施の形態２
実施の形態２においては、融点がはんだより高く、かつ、比重がはんだと同等の異種材料の一例として、黄銅（Ｃｕ−Ｚｎ合金、比重＝８．４４ｇ／ｃｍ3）を用いた。このとき、はんだ（Ｓｎ−Ｐｂ共晶）の比重は、８．３〜８．５ｇ／ｃｍ3であり、異種材料とはんだの比重はほぼ同等である。また他の実施例として、異種材料とはんだの組合せに、亜鉛（比重＝７．１４３ｇ／ｃｍ3）とはんだ（Ｓｎ−３．５Ａｇ−０．７ＣｕまたはＳｎ−４．７Ａｇ−１．７ＣｕまたはＳｎ−０．７ＣｕまたはＳｎ−９Ｚｎ、いずれも比重＝７．２７〜７．４ｇ／ｃｍ3）を用いても、差し支えない。これらの場合、比重は相互に略同等であるため、はんだ溶融時に、異種材料の移動が発生しないことが特徴として現れる。
【００３４】
実施の形態３
本実施の形態では、融点がはんだより高く、かつ比重がはんだよりも大きい異種材料の一例として、Ｃｕ（比重＝８．９６ｇ／ｃｍ3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて比重は大きく、異種材料は、はんだ溶融時に沈降して局所的に偏在する特性を有する。たとえば、本接続構造を持つ半導体装置を上に配置し、基板に実装し、基板のはんだを溶融することにより、異種材料が基板側に偏在することが特徴となって、接合が実現される。
【００３５】
図４を参照して、はんだ６の接続部よりも比重が大きい異種材料１を用いたＢＧＡ型半導体パッケージを、実装基板の表面に実装した場合、異種材料１がはんだ６の溶融時にはんだ６内で降下するため、図５を参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口部中には、異種材料１を載置できない。
【００３６】
しかしながら、図６を参照して、実装基板１３のビア部４中には、異種材料１を載置でき、ＢＧＡ型半導体パッケージの実装構造を実現できる。
【００３７】
また、図７と図８を参照して、はんだ６の接続部よりも比重が大きい異種材料１を用いて、ＢＧＡ型半導体パッケージを実装基板１３の裏面に実装する際には、ＢＧＡ型半導体パッケージが１８０°回転するため、はんだ６の溶融時には、異種材料１は実装基板１３の電極側に降下し、そして、再度１８０°回転させると、ＢＧＳ型半導体パッケージの絶縁体２の開口部中に異種材料１が載置された、ＢＧＳ型半導体パッケージの実装構造を実現できる。
【００３８】
実施の形態４
融点がはんだより高く、かつ、比重がはんだよりも小さい異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用いた。係る異種材料は、はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて比重が小さいので、異種材料ははんだ溶融時に浮上して、局所的に偏在する特性を有する。たとえば、本接続構造を持つ半導体装置を上に配置し、基板に実装し、基板のはんだを溶融することにより、異種材料が半導体パッケージ側に偏在することを特徴とする接合が実現できる。
【００３９】
図９（ａ）を参照して、はんだ６接続部よりも比重が小さい異種材料１を用いた場合は、異種材料１がはんだ溶融時にはんだ６内で浮上するため、ＢＧＡ型半導体パッケージの絶縁体２の開口部中には異種材料１は存在していない。しかし、図９（ｂ）を参照して、ＢＧＡ型半導体パッケージを実装基板１３の表面に実装する際に、ＢＧＡ型半導体パッケージを１８０°回転させると、再度のはんだ６の溶融時に、異種材料１が浮上する。その結果、図１０を参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口部中に異種材料１が載置されたＢＧＡ型半導体パッケージの実装構造を実現できる。
【００４０】
しかし、図１１を参照して、両面実装する場合において、実装基板１３の裏側に実装する際には、ＢＧＡ型半導体パッケージの実装構造の場合、再度１８０°回転させる。そのため、はんだ溶融時には、図１１に示すように、異種材料１が浮上する。そして、図１２を参照して、実装基板１３のビア部４中に異種材料１が載置されたＢＧＡ型半導体パッケージの実装構造を実現できる。
【００４１】
実施の形態５
融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料と、比重がはんだより小さい異種材料の組合せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃｍ3）、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）、はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形態においては、はんだ溶融時に沈降する異種材料と浮上する異種材料が存在するので、接合部の上面と下面に異種材料が偏って載置された接合構造を得ることができる。
【００４２】
実施の形態６
はんだ溶融時に、はんだとの比重の差異により、溶融はんだ内で異種材料を移動しやすくするため、異種材料の形状を略球形とした。
【００４３】
実施の形態７
本実施の形態においては、一例としてはんだに濡れる材質からなる異種材料を用いたが、その他の材料であってもよい。たとえば、はんだとの濡れ合い特性を向上せしめるため、異種材料の表面に、たとえばＡｕ−Ｎｉめっき等を施したものでもよい。
【００４４】
実施の形態８
本実施の形態においては、図１３を参照して、異種材料１の径Ａを、絶縁体２の開口部の高さよりも小さく設定した。絶縁体２の開口部の高さをＤ、絶縁体２の開口径をρ、はんだボール径をＢ、異種材料１の径をＡとすると、はんだボール８が絶縁体２の開口部に配設されているとき、はんだボール８と電極パッド３とのクリアランスは、
Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２
より大きいので、はんだボール８が溶融した際には、異種材料１とはんだボール８との濡れ合いは可能である。
【００４５】
また、図１４を参照して、異種材料１の径Ａが絶縁体２の開口部の高さよりも大きい場合、少なくとも異種材料１の半径Ａ／２より、絶縁体２の開口部高さが大きいので、はんだボール８をボール吸着装置によってマウントした際に、絶縁体２の開口部から、はんだボール８が外れることはない。
【００４６】
実施の形態９
以上の実施の形態において、はんだボールの材質として、Ｓｎ−Ｐｂ共晶はんだ、Ｓｎ−３．５Ａｇ−０．７Ｃｕ，Ｓｎ−４．７Ａｇ−１．７Ｃｕ，Ｓｎ−０．７ＣｕおよびＳｎ−９Ｚｎ等の無鉛はんだが有効である。
【００４７】
実施の形態１０
本実施の形態もまた、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに関する。本実施の形態においては、はんだ粉体とフラックス剤と異種材料を混練したペースト状のはんだを用いる。
【００４８】
まず、図１５を参照して、ＢＧＡ型半導体パッケージ内の絶縁体２の開口部に、異種材料１を混合したはんだペースト１０を印刷する。
【００４９】
図１６を参照して、はんだボール８をボール吸着装置９により吸着し、はんだペーストを印刷したＢＧＡ型半導体パッケージの絶縁体２の開口部に、配置する。異種材料１を予め混合することにより、印刷直前に異種材料１を挿入する工程を省略することができる。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して接合する。
【００５０】
実施の形態１１
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだと同等の異種材料の一例として、黄銅（Ｃｕ−Ｚｎ合金，比重＝８．４４ｇ／ｃｍ3）を用いた。このとき、はんだ（Ｓｎ−Ｐｂ共晶）の比重は、８．３〜８．５ｇ／ｃｍ3であり、異種材料とはんだの比重はほぼ同等である。また、他の実施例として、異種材料とはんだの組合せに、亜鉛（比重＝７．１４３ｇ／ｃｍ3）とはんだ（Ｓｎ−３．５Ａｇ−０．７Ｃｕまたは、Ｓｎ−４．７Ａｇ−１．７Ｃｕまたは、Ｓｎ−０．７Ｃｕまたは、Ｓｎ−９Ｚｎ、いずれも比重＝７．２７〜７．４ｇ／ｃｍ3）を用いても差し支えない。これらの場合、比重が相互に略同等であるため、はんだ溶融時に異種材料の移動が発生しない特徴を有する。
【００５１】
実施の形態１２
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料の一例として、Ｃｕ（比重＝８．９６ｇ／ｃｍ3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて比重は大きく、異種材料は、はんだ溶融時に沈降して局所的に偏在する特性を有する。
【００５２】
実施の形態１３
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだよりも小さい異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて、異種材料の比重が小さいので、異種材料は、はんだ溶融時に浮上して局所的に偏在する。
【００５３】
実施の形態１４
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料と、小さい異種材料の組合せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃｍ3），Ｆｅ（比重＝７．８７ｇ／ｃｍ3），はんだ（比重８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形態においては、はんだ溶融時に沈降する異種材料と浮上する異種材料を有し、接合部の上面と下面に異種材料が偏って存在する接合構造を得ることができる。
【００５４】
実施の形態１５
本実施の形態では、実施の形態１０の具体例として、はんだ溶融時に、はんだとの比重の差異により、溶融はんだ内で異種材料が移動しやすくするため、異種材料の形状を略球形とした。
【００５５】
実施の形態１６
本実施の形態では、実施の形態１０の具体例として、異種材料とはんだとの濡れ合い特性を向上せしめるために、異種材料にＡｕ−Ｎｉめっき等を施したものを用いた。
【００５６】
実施の形態１７
本実施の形態は、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに関する。
【００５７】
図１７を参照して、電極面を仰向けにしたＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異種材料１を配置する。
【００５８】
その後、図１６に示すように、はんだボール８を、ボール吸着装置９により、はんだペースト７を印刷した後のＢＧＡ型半導体パッケージの絶縁体２の開口部に、配設する。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して、これらを接合する。
【００５９】
実施の形態１８
実施の形態１８も、また、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに係る。
【００６０】
図１７を参照して、電極面を仰向けにしたＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異種材料１を配置する。
【００６１】
図１８を参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口部に、はんだペースト７を印刷する。
【００６２】
図１６に示すように、はんだボール８を、ボール吸着装置９により、はんだペースト７を印刷後のＢＧＡ型半導体パッケージの絶縁体２の開口部に、配設する。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して、これらを接合する。
【００６３】
実施の形態１９
実施の形態１９は、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに係る。
【００６４】
図１９を参照して、ＢＧＡ型半導体パッケージ内の絶縁体２の開口部にはんだペースト７を印刷する。異種材料１を混入させたはんだボール１１を、ボール吸着装置９により、はんだペースト７を印刷した後のＢＧＡ型半導体パッケージ内の絶縁体２の開口部に配設する。リフロー炉等を用いて加熱し、はんだボール１１とはんだペースト７を溶融して、これらを接合する。
【００６５】
実施の形態２０
本実施の形態はＢＧＡ型半導体パッケージの実装構造のはんだボール中に、異種材料を混入し電気的接続を行なう、ＢＧＡ型半導体パッケージの実装プロセスに係る。
【００６６】
図２０を参照して、基板１３に、異種材料１を混練したはんだペースト１０を印刷する。
【００６７】
図２１を参照して、ＢＧＡ型半導体パッケージ５を、異種材料１が混練されたはんだペースト１０が印刷されている実装基板１３上に搭載する。
【００６８】
リフロー炉等を用いて加熱し、ＢＧＡ型半導体パッケージ５のはんだボール６とはんだペースト１０を溶融して接合する。異種材料１を予め混合することにより、印刷直前に異種材料１を挿入する時間を省くことができる。
【００６９】
実施の形態２１
本実施の形態は、ＢＧＡ型半導体パッケージの実装構造のはんだボール中に、異種材料を混入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの実装プロセスに係る。
【００７０】
図２２を参照して、基板１３に、はんだペーストを印刷するための、ステンシル１２を配設し、該ステンシル１２の開口部に異種材料１を載置する。
【００７１】
図２３を参照して、異種材料１を挿入した後のステンシル１２の開口部に、はんだペースト７を印刷スキージ１４により供給し、その後ステンシル１２を取外す。その後、図２１を参照して、ＢＧＡ型半導体パッケージ５を、異種材料１とはんだペースト１０が印刷されている実装基板１３上に搭載する。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して、これらを接合する。
【００７２】
実施の形態２２
本実施の形態では、実施の形態１１の具体例として、融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料と、小さい異種材料の組合せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃｍ3）、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）、はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形態においては、はんだ溶融時に沈降する異種材料と浮上する異種材料を有し、接合部の上面と下面に異種材料が偏って含有された接合構造を得ることができる。
【００７３】
実施の形態２３
図２４を参照して、はんだ６の接続部よりも比重が小さい異種材料１と比重が大きい異種材料１を用いてなるＢＧＡ型半導体パッケージを、実装基板１３に実装した場合、実装基板１３の表側でのはんだ６の溶融時に、比重が大きい異種材料１は、実装基板１３の電極ビア４に沈降し、比重が小さい異種材料１はＢＧＡ型半導体パッケージの絶縁体２の開口部に浮上して、電極部を形成することができる。
【００７４】
また同様に、図２５を参照して、上記記載のはんだ６の接続部よりも比重が小さい種材料１と比重が大きい異種材料１５を用いてなるＢＧＡ型半導体パッケージを実装基板１３に両面実装した場合、異種材料１は、はんだの比重の差によって浮上または降下し、凹部に異種材料１を存在させることができる。図中、１７は電極パッドである。
【００７５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７６】
【発明の効果】
以上説明したとおり、この発明によれば、ＢＧＡ型半導体パッケージ内のパッド部と電気的に接続される部分（バンプ）において、絶縁体の開口部内に異種材料が存在することにより、接続部でのはんだ分離現象を解消し、生産歩留まりの向上、実装後の接続信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】 本発明によるはんだを用いた接続凹部に異種材料が存在する接続部構造の断面図である。
【図２】 実装基板にステンシルを用いてはんだペーストを印刷している様子を示した断面図である。
【図３】 凹部に異種材料が存在するＢＧＡ型半導体パッケージを実装基板にマウントを行なっている様子を示した断面図である。
【図４】 凹部にはんだより比重が大きい異種材料が存在するＢＧＡ型半導体パッケージの断面図である。
【図５】 異種材料がはんだより比重が小さい場合の、はんだ溶融時におけるＢＧＡ型半導体パッケージの実装構造の断面図である。
【図６】 はんだより比重が大きい異種材料が実装基板の凹部に存在するＢＧＡ型半導体パッケージの実装構造の断面図である。
【図７】 凹部にはんだと同等の比重を持った異種材料が存在するＢＧＡ型半導体パッケージの断面図である。
【図８】 ＢＧＡ型半導体パッケージを実装基板の裏側に実装を行なっている場合の、断面図である。
【図９】 はんだより比重が小さい異種材料が存在するＢＧＡ型半導体パッケージの断面図（ａ）とペーストを印刷された実装基板に半導体パッケージをマウントしているときの断面図（ｂ）である。
【図１０】 異種材料浮上後のＢＧＡ型半導体パッケージの実装構造の断面図である。
【図１１】 はんだより比重が小さい異種材料が存在するＢＧＡ型半導体パッケージを実装基板の裏に実装を行なったときの断面図である。
【図１２】 実装基板の凹部に、はんだより比重が小さい異種材料が浮上して、凹部内に異種材料が存在するＢＧＡ型半導体パッケージの実装構造の断面図である。
【図１３】 本発明に係るはんだを用いた接続凹部に異種材料が存在する、接続部構造の定義を説明するための図であり、異種材料径が絶縁体開口部高さよりも小さい場合を示した図である。
【図１４】 本発明に係るはんだを用いた接続凹部に異種材料が存在する、接続部構造を定義するもので、異種材料径が絶縁体開口部高さよりも大きい場合を示した図である。
【図１５】 ＢＧＡ型半導体パッケージ凹部に異種材料が混合されたはんだペーストを印刷しているときの断面図である。
【図１６】 ペースト印刷されたＢＧＡ型半導体パッケージ凹部にはんだボールを、ボール吸着装置で、マウントを行なっているときの断面図である。
【図１７】 ＢＧＡ型半導体パッケージ凹部に異種材料を挿入したときの断面図である。
【図１８】 ＢＧＡ型半導体パッケージ凹部に、はんだペーストを印刷しているときの、断面図である。
【図１９】 ペースト印刷されたＢＧＡ型半導体パッケージ凹部に、異種材料が混合されたはんだボールを、ボール吸着装置でマウントを行なっているときの断面図である。
【図２０】 実装基板に、ステンシルを用いて、異種材料が混合されたはんだペーストを印刷しているときの断面図である。
【図２１】 ペースト印刷された実装基板に、はんだボールを、ボール吸着装置でマウントを行なっているときの断面図である。
【図２２】 実装基板に、ステンシルを用いて、異種材料を載置しているときの断面図である。
【図２３】 実装基板に、ステンシルを用いて、はんだペーストを印刷しているときの断面図である。
【図２４】 はんだより比重が大きいおよび小さい両異種材料が、実装基板およびＢＧＡ型半導体パッケージ凹部に存在する、ＢＧＡ型半導体パッケージの実装構造の断面図である。
【図２５】 図２４に示すＢＧＡ型半導体パッケージの実装構造を両面実装した場合での、はんだ溶融時におけるＢＧＡ型半導体パッケージの実装構造の断面図である。
【符号の説明】
１ 異種材料、２ ＢＧＡ型半導体パッケージにおける絶縁体、３ 電極パッド、６ はんだ、１６ 封止樹脂。
【発明の属する技術分野】
この発明は、一般に、はんだ接続部構造に関するものであり、より特定的には、ＢＧＡ（Ball Grid Array）型半導体パッケージのような底部に凹凸電極を有する半導体パッケージを、基板上に電気的に接続するＢＧＡ型半導体パッケージのはんだ接続部構造に関する。この発明は、また、そのようなＢＧＡ型半導体パッケージの実装構造に関する。この発明は、さらに、ＢＧＡ型半導体パッケージの実装構造に使用するはんだペーストに関する。この発明は、さらに、ＢＧＡ型半導体パッケージの電極形成プロセスに関する。この発明は、さらに、ＢＧＡ型半導体パッケージの実装プロセスに関する。
【０００２】
【従来の技術】
ＢＧＡ型半導体パッケージは、その底部にエリアアレイ状に電極を配置して、実装面積の縮小化を特徴としているが、その接続構造上、はんだ接続部の応力緩和機構が弱い。
【０００３】
はんだ接続部の寿命は、接続断面積、はんだ高さ、体積などに依存し、はんだ高さを高くすることで改善されることが知られている。
【０００４】
そこで、はんだに濡れない材料（ソルダレジストなど）でダムを造り、はんだを筒状にして、高さを高くする方法などが提案されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、はんだを筒状に形成すると、はんだ自体の表面張力により、はんだが球形になろうとする。このため、筒状の部分で、はんだが分断される現象が生じ、ひいては接続不良が生じるという問題点があった。
【０００６】
この発明は、上記のような問題点を解決するためになされたもので、接続不良を起こさないはんだ接続部構造を提供することを目的とする。
【０００７】
この発明は、また、接続不良を生じさせないＢＧＡ型半導体パッケージの実装構造を提供することを目的とする。
【０００８】
この発明は、さらに、接続不良を起こさないはんだペーストを提供することを目的とする。
【０００９】
この発明のさらに他の目的は、接続不良を起こさないように改良された、ＢＧＡ型半導体パッケージの電極形成プロセスを提供することにある。
【００１０】
この発明のさらに他の目的は、接続不良を起こさないように改良された、ＢＧＡ型半導体パッケージの実装プロセスを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に係るはんだ接続部構造は、一方の基板に設けられ、はんだと、該はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料を含む第１はんだを備える。他方の基板に、はんだからなる第２はんだが設けられている。一方の基板と他方の基板との少なくとも一方の表面上に凹部が形成され、上記第１はんだと上記第２はんだとを接触させて、これらを溶融し、異種材料を一方の基板と他方の基板との少なくとも一方における凹部内の電極近傍に偏在させてなる。
【００１２】
この発明の好ましい実施態様によれば、上記異種材料の比重は、はんだと略等しい。また、異種材料の比重がはんだより大きくてもよい。また、上記異種材料は、はんだより比重が大きい異種材料と、はんだより比重が小さい異種材料とから構成してもよい。
【００１３】
また、上記異種材料の形状は、球形であるのが好ましい。
また、上記異種材料は、はんだに濡れる材質からなっているものでもよく、また、その表面をはんだに濡れる金属で被覆したものでもよい。
【００１４】
請求項２に係るＢＧＡ型半導体パッケージの実装構造においては、一方の基板に、はんだと、該はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料を含む第１はんだが設けられている。他方の基板に、はんだからなる第２はんだが設けられている。一方の基板と他方の基板との少なくとも一方の表面上に凹部が形成され、上記第１はんだと上記第２はんだとを接触させ、これらを溶融し、異種材料を一方の基板と他方の基板との少なくとも一方における凹部内の電極近傍に偏在させてなる。
【００１５】
請求項２に係る発明においても、異種材料としては、上記請求項１の好ましい実施態様の中で用いたものが使用できる。
【００１６】
また、異種材料の大きさは、次式を満足しているものが好ましい。
Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２＜Ａ＜２Ｄ
Ｄ：凹部高さ：ρ：凹部幅：Ａ：異種材料径，Ｂ：はんだボール径
上記はんだとして、無鉛はんだを用いるのが好ましい。
【００１７】
はんだペーストは、ある局面では、はんだ粉体と、フラックス剤と、はんだより融点が高く、表面がはんだに濡れる組成からなる異種材料の粉体とからなる。
【００１８】
この発明によれば、上記異種材料の比重は、はんだと略等しい。
また、上記異種材料の比重ははんだよりも大きくてもよい。
【００１９】
さらに、上記異種材料の比重ははんだより小さいのが好ましい場合もある。
上記異種材料は、はんだより比重が大きい異種材料と、はんだより比重が小さい異種材料とからなってもよい。
【００２０】
また、上記異種材料の形状は、球形であるのが好ましい。
また、上記異種材料は、該異種材料の表面がはんだに濡れる金属で被覆されているのが好ましい。
【００２５】
請求項３に係るＢＧＡ型半導体パッケージの実装プロセスにおいては、まず、はんだ粉体と、フラックス剤と、はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料の粉体とからなるはんだペーストを、実装基板に印刷する。上記実装基板の上にＢＧＡ型半導体パッケージを載置する。上記はんだペーストを溶融させ、それによって、上記ＢＧＡ型半導体パッケージを、異種材料が部分的に混入したはんだを介して、上記実装基板に電気的に接続する一方で、前記実装基板と前記ＢＧＡ型半導体パッケージとの少なくとも一方の表面上に形成された凹部内の電極近傍に前記異種材料を偏在させる。
【００２６】
請求項４に係るＢＧＡ型半導体パッケージの実装プロセスにおいては、まず、実装基板の上にスクリーン印刷用の開口部を有するステンシルを形成する。上記ステンシル開口部に、はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料を載置する。はんだペーストを上記実装基板の上に印刷する。上記ステンシルを取外す。はんだボールを有するＢＧＡ型半導体パッケージを、上記実装基板の上に載置する。上記はんだペーストを溶融させ、それによって、上記ＢＧＡ型半導体パッケージのはんだボールと上記実装基板を接続するとともに、該はんだボール中に上記異種材料を混入せしめる一方で、前記実装基板と前記ＢＧＡ型半導体パッケージとの少なくとも一方の表面上に形成された凹部内の電極近傍に前記異種材料を偏在させる。
【００２７】
請求項５に係るＢＧＡ型半導体パッケージの実装プロセスにおいては、まず、はんだで互いに接続すべき一方の基板と他方の基板を準備する。はんだからなる第１はんだを上記一方の基板に形成する。はんだより融点が高い組成からなり、かつはんだより比重が小さい第１の異種材料と、はんだより融点が高い組成からなり、かつはんだより比重が大きい第２の異種材料とを含む第２はんだを上記他方の基板に形成する。上記第１はんだと上記第２はんだとを接触させて、これらを溶融する。
【００２８】
【発明の実施の形態】
以下、この発明の実施の形態を図について説明する。
【００２９】
実施の形態１
実施の形態１に係るはんだ接続部構造は、はんだを用いた接続凹部に、融点がはんだより高い金属からなる異種材料を配設し、凹部の電極に異種材料を含んだはんだを介して、電気的接続を行なうはんだ接続部構造に係る。
【００３０】
図１を参照して、接続凹部は、絶縁体２の開口部と電極パッド３で構成される。接続凹部には、異種材料１が配設されている。はんだボール６が、凹部に電気的に接続している。図中、１６は封止樹脂を表わしている。
【００３１】
ＢＧＡ型半導体パッケージの実装構造のはんだボール中に、異種材料を挿入し、電気的接続を行なうＢＧＡ型半導体パッケージの実装プロセスを図２と図３により説明する。図２を参照して、実装基板１３に、ステンシル１２を用いて、はんだペースト７を印刷する。図中、１４は印刷スキージである。その後、ステンシル１２を取除く。
【００３２】
図３を参照して、ＢＧＡ型半導体パッケージ５のはんだボール６中に、異種材料である金属１を混入する。電気的接続を行なうＢＧＡ型半導体パッケージ５を、実装基板１３の上にマウントする。リフロー炉を通過させ、ＢＧＡ型半導体パッケージ５のはんだボール６とはんだペースト７が溶融し、両者が接合される。なお、図３中、３は電極パッドを表わしており、１５はＬＳＩチップを表わしており、１６は封止樹脂を表わしている。ＢＧＡ型半導体パッケージ５と実装基板１３とを電気的に接続される接続部内で、絶縁体２の開口部に金属１を存在させているので、実装基板８と接続する際の、はんだ６の分離問題が解消され、かつ、金属１によって、電気的接続が補われる。
【００３３】
実施の形態２
実施の形態２においては、融点がはんだより高く、かつ、比重がはんだと同等の異種材料の一例として、黄銅（Ｃｕ−Ｚｎ合金、比重＝８．４４ｇ／ｃｍ3）を用いた。このとき、はんだ（Ｓｎ−Ｐｂ共晶）の比重は、８．３〜８．５ｇ／ｃｍ3であり、異種材料とはんだの比重はほぼ同等である。また他の実施例として、異種材料とはんだの組合せに、亜鉛（比重＝７．１４３ｇ／ｃｍ3）とはんだ（Ｓｎ−３．５Ａｇ−０．７ＣｕまたはＳｎ−４．７Ａｇ−１．７ＣｕまたはＳｎ−０．７ＣｕまたはＳｎ−９Ｚｎ、いずれも比重＝７．２７〜７．４ｇ／ｃｍ3）を用いても、差し支えない。これらの場合、比重は相互に略同等であるため、はんだ溶融時に、異種材料の移動が発生しないことが特徴として現れる。
【００３４】
実施の形態３
本実施の形態では、融点がはんだより高く、かつ比重がはんだよりも大きい異種材料の一例として、Ｃｕ（比重＝８．９６ｇ／ｃｍ3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて比重は大きく、異種材料は、はんだ溶融時に沈降して局所的に偏在する特性を有する。たとえば、本接続構造を持つ半導体装置を上に配置し、基板に実装し、基板のはんだを溶融することにより、異種材料が基板側に偏在することが特徴となって、接合が実現される。
【００３５】
図４を参照して、はんだ６の接続部よりも比重が大きい異種材料１を用いたＢＧＡ型半導体パッケージを、実装基板の表面に実装した場合、異種材料１がはんだ６の溶融時にはんだ６内で降下するため、図５を参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口部中には、異種材料１を載置できない。
【００３６】
しかしながら、図６を参照して、実装基板１３のビア部４中には、異種材料１を載置でき、ＢＧＡ型半導体パッケージの実装構造を実現できる。
【００３７】
また、図７と図８を参照して、はんだ６の接続部よりも比重が大きい異種材料１を用いて、ＢＧＡ型半導体パッケージを実装基板１３の裏面に実装する際には、ＢＧＡ型半導体パッケージが１８０°回転するため、はんだ６の溶融時には、異種材料１は実装基板１３の電極側に降下し、そして、再度１８０°回転させると、ＢＧＳ型半導体パッケージの絶縁体２の開口部中に異種材料１が載置された、ＢＧＳ型半導体パッケージの実装構造を実現できる。
【００３８】
実施の形態４
融点がはんだより高く、かつ、比重がはんだよりも小さい異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用いた。係る異種材料は、はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて比重が小さいので、異種材料ははんだ溶融時に浮上して、局所的に偏在する特性を有する。たとえば、本接続構造を持つ半導体装置を上に配置し、基板に実装し、基板のはんだを溶融することにより、異種材料が半導体パッケージ側に偏在することを特徴とする接合が実現できる。
【００３９】
図９（ａ）を参照して、はんだ６接続部よりも比重が小さい異種材料１を用いた場合は、異種材料１がはんだ溶融時にはんだ６内で浮上するため、ＢＧＡ型半導体パッケージの絶縁体２の開口部中には異種材料１は存在していない。しかし、図９（ｂ）を参照して、ＢＧＡ型半導体パッケージを実装基板１３の表面に実装する際に、ＢＧＡ型半導体パッケージを１８０°回転させると、再度のはんだ６の溶融時に、異種材料１が浮上する。その結果、図１０を参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口部中に異種材料１が載置されたＢＧＡ型半導体パッケージの実装構造を実現できる。
【００４０】
しかし、図１１を参照して、両面実装する場合において、実装基板１３の裏側に実装する際には、ＢＧＡ型半導体パッケージの実装構造の場合、再度１８０°回転させる。そのため、はんだ溶融時には、図１１に示すように、異種材料１が浮上する。そして、図１２を参照して、実装基板１３のビア部４中に異種材料１が載置されたＢＧＡ型半導体パッケージの実装構造を実現できる。
【００４１】
実施の形態５
融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料と、比重がはんだより小さい異種材料の組合せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃｍ3）、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）、はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形態においては、はんだ溶融時に沈降する異種材料と浮上する異種材料が存在するので、接合部の上面と下面に異種材料が偏って載置された接合構造を得ることができる。
【００４２】
実施の形態６
はんだ溶融時に、はんだとの比重の差異により、溶融はんだ内で異種材料を移動しやすくするため、異種材料の形状を略球形とした。
【００４３】
実施の形態７
本実施の形態においては、一例としてはんだに濡れる材質からなる異種材料を用いたが、その他の材料であってもよい。たとえば、はんだとの濡れ合い特性を向上せしめるため、異種材料の表面に、たとえばＡｕ−Ｎｉめっき等を施したものでもよい。
【００４４】
実施の形態８
本実施の形態においては、図１３を参照して、異種材料１の径Ａを、絶縁体２の開口部の高さよりも小さく設定した。絶縁体２の開口部の高さをＤ、絶縁体２の開口径をρ、はんだボール径をＢ、異種材料１の径をＡとすると、はんだボール８が絶縁体２の開口部に配設されているとき、はんだボール８と電極パッド３とのクリアランスは、
Ｄ−｛Ｂ−（Ｂ2−ρ2）1/2｝／２
より大きいので、はんだボール８が溶融した際には、異種材料１とはんだボール８との濡れ合いは可能である。
【００４５】
また、図１４を参照して、異種材料１の径Ａが絶縁体２の開口部の高さよりも大きい場合、少なくとも異種材料１の半径Ａ／２より、絶縁体２の開口部高さが大きいので、はんだボール８をボール吸着装置によってマウントした際に、絶縁体２の開口部から、はんだボール８が外れることはない。
【００４６】
実施の形態９
以上の実施の形態において、はんだボールの材質として、Ｓｎ−Ｐｂ共晶はんだ、Ｓｎ−３．５Ａｇ−０．７Ｃｕ，Ｓｎ−４．７Ａｇ−１．７Ｃｕ，Ｓｎ−０．７ＣｕおよびＳｎ−９Ｚｎ等の無鉛はんだが有効である。
【００４７】
実施の形態１０
本実施の形態もまた、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに関する。本実施の形態においては、はんだ粉体とフラックス剤と異種材料を混練したペースト状のはんだを用いる。
【００４８】
まず、図１５を参照して、ＢＧＡ型半導体パッケージ内の絶縁体２の開口部に、異種材料１を混合したはんだペースト１０を印刷する。
【００４９】
図１６を参照して、はんだボール８をボール吸着装置９により吸着し、はんだペーストを印刷したＢＧＡ型半導体パッケージの絶縁体２の開口部に、配置する。異種材料１を予め混合することにより、印刷直前に異種材料１を挿入する工程を省略することができる。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して接合する。
【００５０】
実施の形態１１
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだと同等の異種材料の一例として、黄銅（Ｃｕ−Ｚｎ合金，比重＝８．４４ｇ／ｃｍ3）を用いた。このとき、はんだ（Ｓｎ−Ｐｂ共晶）の比重は、８．３〜８．５ｇ／ｃｍ3であり、異種材料とはんだの比重はほぼ同等である。また、他の実施例として、異種材料とはんだの組合せに、亜鉛（比重＝７．１４３ｇ／ｃｍ3）とはんだ（Ｓｎ−３．５Ａｇ−０．７Ｃｕまたは、Ｓｎ−４．７Ａｇ−１．７Ｃｕまたは、Ｓｎ−０．７Ｃｕまたは、Ｓｎ−９Ｚｎ、いずれも比重＝７．２７〜７．４ｇ／ｃｍ3）を用いても差し支えない。これらの場合、比重が相互に略同等であるため、はんだ溶融時に異種材料の移動が発生しない特徴を有する。
【００５１】
実施の形態１２
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料の一例として、Ｃｕ（比重＝８．９６ｇ／ｃｍ3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて比重は大きく、異種材料は、はんだ溶融時に沈降して局所的に偏在する特性を有する。
【００５２】
実施の形態１３
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだよりも小さい異種材料の一例として、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）あるいはＡｌ（比重＝２．６９９ｇ／ｃｍ3）を用いた。はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）に比べて、異種材料の比重が小さいので、異種材料は、はんだ溶融時に浮上して局所的に偏在する。
【００５３】
実施の形態１４
本実施の形態では、実施の形態１０の具体例として、融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料と、小さい異種材料の組合せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃｍ3），Ｆｅ（比重＝７．８７ｇ／ｃｍ3），はんだ（比重８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形態においては、はんだ溶融時に沈降する異種材料と浮上する異種材料を有し、接合部の上面と下面に異種材料が偏って存在する接合構造を得ることができる。
【００５４】
実施の形態１５
本実施の形態では、実施の形態１０の具体例として、はんだ溶融時に、はんだとの比重の差異により、溶融はんだ内で異種材料が移動しやすくするため、異種材料の形状を略球形とした。
【００５５】
実施の形態１６
本実施の形態では、実施の形態１０の具体例として、異種材料とはんだとの濡れ合い特性を向上せしめるために、異種材料にＡｕ−Ｎｉめっき等を施したものを用いた。
【００５６】
実施の形態１７
本実施の形態は、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに関する。
【００５７】
図１７を参照して、電極面を仰向けにしたＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異種材料１を配置する。
【００５８】
その後、図１６に示すように、はんだボール８を、ボール吸着装置９により、はんだペースト７を印刷した後のＢＧＡ型半導体パッケージの絶縁体２の開口部に、配設する。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して、これらを接合する。
【００５９】
実施の形態１８
実施の形態１８も、また、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに係る。
【００６０】
図１７を参照して、電極面を仰向けにしたＢＧＡ型半導体パッケージの、絶縁体２の開口部中に異種材料１を配置する。
【００６１】
図１８を参照して、ＢＧＡ型半導体パッケージの絶縁体２の開口部に、はんだペースト７を印刷する。
【００６２】
図１６に示すように、はんだボール８を、ボール吸着装置９により、はんだペースト７を印刷後のＢＧＡ型半導体パッケージの絶縁体２の開口部に、配設する。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して、これらを接合する。
【００６３】
実施の形態１９
実施の形態１９は、ＢＧＡ型半導体パッケージのはんだボール中に異種材料を挿入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの電極形成プロセスに係る。
【００６４】
図１９を参照して、ＢＧＡ型半導体パッケージ内の絶縁体２の開口部にはんだペースト７を印刷する。異種材料１を混入させたはんだボール１１を、ボール吸着装置９により、はんだペースト７を印刷した後のＢＧＡ型半導体パッケージ内の絶縁体２の開口部に配設する。リフロー炉等を用いて加熱し、はんだボール１１とはんだペースト７を溶融して、これらを接合する。
【００６５】
実施の形態２０
本実施の形態はＢＧＡ型半導体パッケージの実装構造のはんだボール中に、異種材料を混入し電気的接続を行なう、ＢＧＡ型半導体パッケージの実装プロセスに係る。
【００６６】
図２０を参照して、基板１３に、異種材料１を混練したはんだペースト１０を印刷する。
【００６７】
図２１を参照して、ＢＧＡ型半導体パッケージ５を、異種材料１が混練されたはんだペースト１０が印刷されている実装基板１３上に搭載する。
【００６８】
リフロー炉等を用いて加熱し、ＢＧＡ型半導体パッケージ５のはんだボール６とはんだペースト１０を溶融して接合する。異種材料１を予め混合することにより、印刷直前に異種材料１を挿入する時間を省くことができる。
【００６９】
実施の形態２１
本実施の形態は、ＢＧＡ型半導体パッケージの実装構造のはんだボール中に、異種材料を混入し、電気的接続を行なう、ＢＧＡ型半導体パッケージの実装プロセスに係る。
【００７０】
図２２を参照して、基板１３に、はんだペーストを印刷するための、ステンシル１２を配設し、該ステンシル１２の開口部に異種材料１を載置する。
【００７１】
図２３を参照して、異種材料１を挿入した後のステンシル１２の開口部に、はんだペースト７を印刷スキージ１４により供給し、その後ステンシル１２を取外す。その後、図２１を参照して、ＢＧＡ型半導体パッケージ５を、異種材料１とはんだペースト１０が印刷されている実装基板１３上に搭載する。リフロー炉等を用いて加熱し、はんだボール８とはんだペースト７を溶融して、これらを接合する。
【００７２】
実施の形態２２
本実施の形態では、実施の形態１１の具体例として、融点がはんだより高く、かつ、比重がはんだよりも大きい異種材料と、小さい異種材料の組合せとして、一例としてＣｕ（比重＝８．９６ｇ／ｃｍ3）、Ｆｅ（比重＝７．８７ｇ／ｃｍ3）、はんだ（比重＝８．３〜８．５ｇ／ｃｍ3）を用いた。本実施の形態においては、はんだ溶融時に沈降する異種材料と浮上する異種材料を有し、接合部の上面と下面に異種材料が偏って含有された接合構造を得ることができる。
【００７３】
実施の形態２３
図２４を参照して、はんだ６の接続部よりも比重が小さい異種材料１と比重が大きい異種材料１を用いてなるＢＧＡ型半導体パッケージを、実装基板１３に実装した場合、実装基板１３の表側でのはんだ６の溶融時に、比重が大きい異種材料１は、実装基板１３の電極ビア４に沈降し、比重が小さい異種材料１はＢＧＡ型半導体パッケージの絶縁体２の開口部に浮上して、電極部を形成することができる。
【００７４】
また同様に、図２５を参照して、上記記載のはんだ６の接続部よりも比重が小さい種材料１と比重が大きい異種材料１５を用いてなるＢＧＡ型半導体パッケージを実装基板１３に両面実装した場合、異種材料１は、はんだの比重の差によって浮上または降下し、凹部に異種材料１を存在させることができる。図中、１７は電極パッドである。
【００７５】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００７６】
【発明の効果】
以上説明したとおり、この発明によれば、ＢＧＡ型半導体パッケージ内のパッド部と電気的に接続される部分（バンプ）において、絶縁体の開口部内に異種材料が存在することにより、接続部でのはんだ分離現象を解消し、生産歩留まりの向上、実装後の接続信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】 本発明によるはんだを用いた接続凹部に異種材料が存在する接続部構造の断面図である。
【図２】 実装基板にステンシルを用いてはんだペーストを印刷している様子を示した断面図である。
【図３】 凹部に異種材料が存在するＢＧＡ型半導体パッケージを実装基板にマウントを行なっている様子を示した断面図である。
【図４】 凹部にはんだより比重が大きい異種材料が存在するＢＧＡ型半導体パッケージの断面図である。
【図５】 異種材料がはんだより比重が小さい場合の、はんだ溶融時におけるＢＧＡ型半導体パッケージの実装構造の断面図である。
【図６】 はんだより比重が大きい異種材料が実装基板の凹部に存在するＢＧＡ型半導体パッケージの実装構造の断面図である。
【図７】 凹部にはんだと同等の比重を持った異種材料が存在するＢＧＡ型半導体パッケージの断面図である。
【図８】 ＢＧＡ型半導体パッケージを実装基板の裏側に実装を行なっている場合の、断面図である。
【図９】 はんだより比重が小さい異種材料が存在するＢＧＡ型半導体パッケージの断面図（ａ）とペーストを印刷された実装基板に半導体パッケージをマウントしているときの断面図（ｂ）である。
【図１０】 異種材料浮上後のＢＧＡ型半導体パッケージの実装構造の断面図である。
【図１１】 はんだより比重が小さい異種材料が存在するＢＧＡ型半導体パッケージを実装基板の裏に実装を行なったときの断面図である。
【図１２】 実装基板の凹部に、はんだより比重が小さい異種材料が浮上して、凹部内に異種材料が存在するＢＧＡ型半導体パッケージの実装構造の断面図である。
【図１３】 本発明に係るはんだを用いた接続凹部に異種材料が存在する、接続部構造の定義を説明するための図であり、異種材料径が絶縁体開口部高さよりも小さい場合を示した図である。
【図１４】 本発明に係るはんだを用いた接続凹部に異種材料が存在する、接続部構造を定義するもので、異種材料径が絶縁体開口部高さよりも大きい場合を示した図である。
【図１５】 ＢＧＡ型半導体パッケージ凹部に異種材料が混合されたはんだペーストを印刷しているときの断面図である。
【図１６】 ペースト印刷されたＢＧＡ型半導体パッケージ凹部にはんだボールを、ボール吸着装置で、マウントを行なっているときの断面図である。
【図１７】 ＢＧＡ型半導体パッケージ凹部に異種材料を挿入したときの断面図である。
【図１８】 ＢＧＡ型半導体パッケージ凹部に、はんだペーストを印刷しているときの、断面図である。
【図１９】 ペースト印刷されたＢＧＡ型半導体パッケージ凹部に、異種材料が混合されたはんだボールを、ボール吸着装置でマウントを行なっているときの断面図である。
【図２０】 実装基板に、ステンシルを用いて、異種材料が混合されたはんだペーストを印刷しているときの断面図である。
【図２１】 ペースト印刷された実装基板に、はんだボールを、ボール吸着装置でマウントを行なっているときの断面図である。
【図２２】 実装基板に、ステンシルを用いて、異種材料を載置しているときの断面図である。
【図２３】 実装基板に、ステンシルを用いて、はんだペーストを印刷しているときの断面図である。
【図２４】 はんだより比重が大きいおよび小さい両異種材料が、実装基板およびＢＧＡ型半導体パッケージ凹部に存在する、ＢＧＡ型半導体パッケージの実装構造の断面図である。
【図２５】 図２４に示すＢＧＡ型半導体パッケージの実装構造を両面実装した場合での、はんだ溶融時におけるＢＧＡ型半導体パッケージの実装構造の断面図である。
【符号の説明】
１ 異種材料、２ ＢＧＡ型半導体パッケージにおける絶縁体、３ 電極パッド、６ はんだ、１６ 封止樹脂。
Claims (5)
- 一方の基板に設けられ、はんだと、該はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料とを含む第１はんだと、
他方の基板に設けられ、はんだからなる第２はんだと、を備え、
前記一方の基板と前記他方の基板との少なくとも一方の表面上に凹部が形成され、
前記第１はんだと前記第２はんだとを接触させて、これらを溶融し、前記異種材料を前記一方の基板と前記他方の基板との少なくとも一方における前記凹部内の電極近傍に偏在させてなる、はんだ接続部構造。 - 一方の基板に設けられ、はんだと、該はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料とを含む第１はんだと、
他方の基板に設けられ、はんだからなる第２はんだとを備え、
前記一方の基板と前記他方の基板との少なくとも一方の表面上に凹部が形成され、
前記第１はんだと前記第２はんだとを接触させ、これらを溶融し、前記異種材料を前記一方の基板と前記他方の基板との少なくとも一方における前記凹部内の電極近傍に偏在させてなる、ＢＧＡ型半導体パッケージの実装構造。 - はんだ粉体と、フラックス剤と、はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料の粉体とからなるはんだペーストを、実装基板に印刷する工程と、
前記実装基板の上にＢＧＡ型半導体パッケージを載置する工程と、
前記はんだペーストを溶融させ、それによって、前記ＢＧＡ型半導体パッケージを、前記異種材料が部分的に混入したはんだを介して、前記実装基板に電気的に接続する一方で、前記実装基板と前記ＢＧＡ型半導体パッケージとの少なくとも一方の表面上に形成された凹部内の電極近傍に前記異種材料を偏在させる工程と、を備えたＢＧＡ型半導体パッケージの実装プロセス。 - 実装基板の上にスクリーン印刷用の開口部を有するステンシルを形成する工程と、
前記ステンシル開口部に、はんだより融点が高く、少なくとも表面がはんだに濡れる組成からなる異種材料を載置する工程と、
はんだペーストを前記実装基板の上に印刷する工程と、
前記ステンシルを取外す工程と、
はんだボールを有するＢＧＡ型半導体パッケージを、前記実装基板の上に載置する工程と、
前記はんだペーストを溶融させ、それによって前記ＢＧＡ型半導体パッケージのはんだボールと前記実装基板を接続するとともに、該はんだボール中に前記異種材料を混入せしめる一方で、前記実装基板と前記ＢＧＡ型半導体パッケージとの少なくとも一方の表面上に形成された凹部内の電極近傍に前記異種材料を偏在させる工程と、を備えたＢＧＡ型半導体パッケージの実装プロセス。 - はんだで互いに接続すべき一方の基板と他方の基板を準備する工程と、
はんだからなる第１はんだを前記一方の基板に形成する工程と、
はんだより融点が高い組成からなり、かつはんだより比重が小さい第１の異種材料と、はんだより融点が高い組成からなり、かつはんだより比重が大きい第２の異種材料とを含む第２はんだを前記他方の基板に形成する工程と、
前記第１はんだと前記第２はんだとを接触させて、これらを溶融する工程と、
を備えたＢＧＡ型半導体パッケージの実装プロセス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32273799A JP3645765B2 (ja) | 1999-11-12 | 1999-11-12 | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32273799A JP3645765B2 (ja) | 1999-11-12 | 1999-11-12 | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144127A JP2001144127A (ja) | 2001-05-25 |
| JP3645765B2 true JP3645765B2 (ja) | 2005-05-11 |
Family
ID=18147077
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32273799A Expired - Fee Related JP3645765B2 (ja) | 1999-11-12 | 1999-11-12 | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3645765B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101395976A (zh) * | 2006-03-03 | 2009-03-25 | 松下电器产业株式会社 | 电子元件安装体、具有焊料凸点的电子元件、焊料树脂混合材料、电子元件安装方法以及电子元件制造方法 |
| JP4875926B2 (ja) * | 2006-05-29 | 2012-02-15 | イビデン株式会社 | 多層配線板及びその製造方法 |
| JP2009054892A (ja) | 2007-08-28 | 2009-03-12 | Panasonic Electric Works Co Ltd | Ｌｅｄチップの実装方法 |
| JP5542470B2 (ja) * | 2009-02-20 | 2014-07-09 | パナソニック株式会社 | はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法 |
-
1999
- 1999-11-12 JP JP32273799A patent/JP3645765B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144127A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3565047B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JP4633630B2 (ja) | 半田付用のフラックスおよび半田付方法 | |
| TWI280829B (en) | Mounting substrate and mounting method of electronic part | |
| KR100776114B1 (ko) | 땜납 접합용 페이스트 및 이를 이용한 땜납 접합 방법 | |
| JPH09232464A (ja) | Ｂｇａ接続構造及びその形成方法 | |
| CN100586258C (zh) | 用于焊接电子元件的方法和电子元件的焊接结构 | |
| KR20070115660A (ko) | 솔더 페이스트 | |
| JP3645765B2 (ja) | はんだ接続部構造、ｂｇａ型半導体パッケージの実装構造およびｂｇａ型半導体パッケージの実装プロセス | |
| JP2008006499A (ja) | 半田ペースト | |
| JP2009283628A (ja) | 半導体素子実装方法 | |
| JP2007251053A (ja) | 半導体装置の実装構造及びその実装構造の製造方法 | |
| JP2000223831A (ja) | Ｂｇａによる表面実装用ペーストはんだと表面実装方法 | |
| JP4027534B2 (ja) | 電子部品の実装方法 | |
| JP4435663B2 (ja) | はんだ材料、電子部品、及び電子部品の製造方法 | |
| JP3200613B2 (ja) | 電子部品の半田付け方法 | |
| JPH10509842A (ja) | 単一合金半田被覆基板 | |
| JP3304854B2 (ja) | 半田バンプ形成方法 | |
| JP2000271782A (ja) | 半田接合用の金属ペーストおよび半田接合方法 | |
| JP2003198116A (ja) | はんだ付け方法および接合構造体 | |
| JP3493999B2 (ja) | 半田バンプの形成方法および半田バンプの実装方法 | |
| JP2000317672A (ja) | 部品実装用クリームはんだ | |
| JPH08288640A (ja) | ボールグリッドアレイプリント配線板の半田付け方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050204 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |