JP3505325B2 - Ｂｔｌ増幅回路 - Google Patents
Ｂｔｌ増幅回路Info
- Publication number
- JP3505325B2 JP3505325B2 JP25051196A JP25051196A JP3505325B2 JP 3505325 B2 JP3505325 B2 JP 3505325B2 JP 25051196 A JP25051196 A JP 25051196A JP 25051196 A JP25051196 A JP 25051196A JP 3505325 B2 JP3505325 B2 JP 3505325B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- transistors
- voltage
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 101000684181 Homo sapiens Selenoprotein P Proteins 0.000 claims 1
- 102100023843 Selenoprotein P Human genes 0.000 claims 1
- 229940119265 sepp Drugs 0.000 claims 1
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229920006395 saturated elastomer Polymers 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、トランジスタの飽
和を防止し高出力化を計るＢＴＬ増幅回路に関する。
和を防止し高出力化を計るＢＴＬ増幅回路に関する。
【０００２】
【従来の技術】従来より、電力増幅回路として、入力オ
ーディオ信号から互いに逆相の信号を生成して、それぞ
れの信号により負荷をＢＴＬ駆動するＢＴＬ増幅回路が
知られている。このようなＢＴＬ増幅回路は図３のよう
に構成される。図３において、まず、駆動トランジスタ
４及び５の接続点ａと出力トランジスタ６及び７の接続
点ｂとが共通接続され、駆動トランジスタ８及び９の接
続点ｃと出力トランジスタ１０及び１１の接続点ｄとが
共通接続される。
ーディオ信号から互いに逆相の信号を生成して、それぞ
れの信号により負荷をＢＴＬ駆動するＢＴＬ増幅回路が
知られている。このようなＢＴＬ増幅回路は図３のよう
に構成される。図３において、まず、駆動トランジスタ
４及び５の接続点ａと出力トランジスタ６及び７の接続
点ｂとが共通接続され、駆動トランジスタ８及び９の接
続点ｃと出力トランジスタ１０及び１１の接続点ｄとが
共通接続される。
【０００３】このような構成の図３においては、入力段
増幅器１に負の入力信号が印加されると、第１入力トラ
ンジスタ２に負の信号が印加され、第２入力トランジス
タ３に正の信号が印加される。第１入力トランジスタ２
が負の信号に応じてオフすると、駆動トランジスタ４は
オンし、駆動トランジスタ５はオフする。その為、出力
トランジスタ６がオンし、出力トランジスタ７がオフす
る。また、第２入力トランジスタ３がオンすると、駆動
トランジスタ８はオフし、駆動トランジスタ９はオンす
る。その為、出力トランジスタ１０はオフし、出力トラ
ンジスタ１１はオンする。よって、出力電流が、出力ト
ランジスタ６、負荷１２及び出力トランジスタ１１の順
に流れる。
増幅器１に負の入力信号が印加されると、第１入力トラ
ンジスタ２に負の信号が印加され、第２入力トランジス
タ３に正の信号が印加される。第１入力トランジスタ２
が負の信号に応じてオフすると、駆動トランジスタ４は
オンし、駆動トランジスタ５はオフする。その為、出力
トランジスタ６がオンし、出力トランジスタ７がオフす
る。また、第２入力トランジスタ３がオンすると、駆動
トランジスタ８はオフし、駆動トランジスタ９はオンす
る。その為、出力トランジスタ１０はオフし、出力トラ
ンジスタ１１はオンする。よって、出力電流が、出力ト
ランジスタ６、負荷１２及び出力トランジスタ１１の順
に流れる。
【０００４】また、入力段増幅器１に正の入力信号が印
加されると、第１入力トランジスタ２に正の信号が印加
され、第２入力トランジスタ３に負の信号が印加され
る。第１入力トランジスタ２が正の信号に応じてオンす
ると、駆動トランジスタ４及び５がそれぞれオフ、オン
する。その為、出力トランジスタ６及び７がそれぞれオ
フ、オンする。また、第２入力トランジスタ３が負の信
号に応じてオフすると、駆動トランジスタ８及び９がそ
れぞれオン、オフする。その為、出力トランジスタ１０
及び１１はそれぞれオン、オフする。よって、出力電流
が、出力トランジスタ１０、負荷１２及び出力トランジ
スタ７の順に流れる。
加されると、第１入力トランジスタ２に正の信号が印加
され、第２入力トランジスタ３に負の信号が印加され
る。第１入力トランジスタ２が正の信号に応じてオンす
ると、駆動トランジスタ４及び５がそれぞれオフ、オン
する。その為、出力トランジスタ６及び７がそれぞれオ
フ、オンする。また、第２入力トランジスタ３が負の信
号に応じてオフすると、駆動トランジスタ８及び９がそ
れぞれオン、オフする。その為、出力トランジスタ１０
及び１１はそれぞれオン、オフする。よって、出力電流
が、出力トランジスタ１０、負荷１２及び出力トランジ
スタ７の順に流れる。
【０００５】このように、出力電流が、出力トランジス
タ６、負荷１２及び出力トランジスタ１１の順番で、ま
たは、出力トランジスタ１０、負荷１２及び出力トラン
ジスタ７の順番で流れることにより、負荷１２をＢＴＬ
駆動している。
タ６、負荷１２及び出力トランジスタ１１の順番で、ま
たは、出力トランジスタ１０、負荷１２及び出力トラン
ジスタ７の順番で流れることにより、負荷１２をＢＴＬ
駆動している。
【０００６】
【発明が解決しようとする課題】ところで、図３のＢＴ
Ｌ増幅回路の電源電圧側の飽和電圧は、Ｖｃｅ６（ｓａ
ｔ）、Ｖｃｅ４（ｓａｔ）＋Ｖｂｅ６、またはＶｂｅ４
＋Ｖｃｅ１３（ｓａｔ）のいずれかのうち最大のもので
決定される。但し、Ｖｃｅ６（ｓａｔ）、Ｖｃｅ４（ｓ
ａｔ）及びＶｃｅ１３（ｓａｔ）は出力トランジスタ
６、駆動トランジスタ４及び電流源トランジスタ１３の
コレクタ−エミッタ間飽和電圧であり、Ｖｂｅ６及びＶ
ｂｅ４は出力トランジスタ６及び駆動トランジスタ４の
ベース−エミッタ間電圧である。ここで、出力トランジ
スタ６は負荷を駆動するため、電流供給能力を大きく設
定しており、出力トランジスタ６のサイズは大きくなっ
ている。トランジスタのサイズが大きくなるとコレクタ
−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）は小さくなるの
で、出力トランジスタ６のＶｃｅ６（ｓａｔ）及びＶｂ
ｅ６は小さくなり、その結果、Ｖｂｅ＋Ｖｃｅ１３（ｓ
ａｔ）が最も大きくなる。よって、ＢＴＬ増幅回路の電
源電圧側の飽和電圧は、Ｖｂｅ４＋Ｖｃｅ１３（ｓａ
ｔ）で決定される。また、同様な考え方で、第３及び第
４出力トランジスタ１０及び１１の電源電圧側の飽和電
圧は、駆動トランジスタ８のベース−エミッタ間電圧Ｖ
ｂｅ８と電流源トランジスタ１４のコレクタ−エミッタ
間飽和電圧Ｖｃｅ１４（ｓａｔ）とにより決定される。
Ｌ増幅回路の電源電圧側の飽和電圧は、Ｖｃｅ６（ｓａ
ｔ）、Ｖｃｅ４（ｓａｔ）＋Ｖｂｅ６、またはＶｂｅ４
＋Ｖｃｅ１３（ｓａｔ）のいずれかのうち最大のもので
決定される。但し、Ｖｃｅ６（ｓａｔ）、Ｖｃｅ４（ｓ
ａｔ）及びＶｃｅ１３（ｓａｔ）は出力トランジスタ
６、駆動トランジスタ４及び電流源トランジスタ１３の
コレクタ−エミッタ間飽和電圧であり、Ｖｂｅ６及びＶ
ｂｅ４は出力トランジスタ６及び駆動トランジスタ４の
ベース−エミッタ間電圧である。ここで、出力トランジ
スタ６は負荷を駆動するため、電流供給能力を大きく設
定しており、出力トランジスタ６のサイズは大きくなっ
ている。トランジスタのサイズが大きくなるとコレクタ
−エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）は小さくなるの
で、出力トランジスタ６のＶｃｅ６（ｓａｔ）及びＶｂ
ｅ６は小さくなり、その結果、Ｖｂｅ＋Ｖｃｅ１３（ｓ
ａｔ）が最も大きくなる。よって、ＢＴＬ増幅回路の電
源電圧側の飽和電圧は、Ｖｂｅ４＋Ｖｃｅ１３（ｓａ
ｔ）で決定される。また、同様な考え方で、第３及び第
４出力トランジスタ１０及び１１の電源電圧側の飽和電
圧は、駆動トランジスタ８のベース−エミッタ間電圧Ｖ
ｂｅ８と電流源トランジスタ１４のコレクタ−エミッタ
間飽和電圧Ｖｃｅ１４（ｓａｔ）とにより決定される。
【０００７】ＢＴＬ増幅回路の飽和電圧が上記のように
決まると、出力信号のスイングの上限が電源電圧Ｖｃｃ
からＶｂｅ４＋Ｖｃｅ１３（ｓａｔ）だけ下がった値
に、下限がアースレベルからＶｂｅ８＋Ｖｃｅ１４（ｓ
ａｔ）だけ上がった値になる。Ｖｂｅ＋Ｖｃｅ（ｓａ
ｔ）は電源電圧Ｖｃｃに比べ無視できないので、ＢＴＬ
増幅回路の出力信号のフルスイングレベルが大きく制限
され、ＢＴＬ増幅回路の高出力化が計れないという問題
があった。
決まると、出力信号のスイングの上限が電源電圧Ｖｃｃ
からＶｂｅ４＋Ｖｃｅ１３（ｓａｔ）だけ下がった値
に、下限がアースレベルからＶｂｅ８＋Ｖｃｅ１４（ｓ
ａｔ）だけ上がった値になる。Ｖｂｅ＋Ｖｃｅ（ｓａ
ｔ）は電源電圧Ｖｃｃに比べ無視できないので、ＢＴＬ
増幅回路の出力信号のフルスイングレベルが大きく制限
され、ＢＴＬ増幅回路の高出力化が計れないという問題
があった。
【０００８】
【課題を解決するための手段】本発明は、互いに逆相の
入力信号が印加される第１及び第２入力トランジスタ
と、前記第１入力トランジスタの出力信号に応じて駆動
される第１及び第２駆動トランジスタと、前記第１及び
第２駆動トランジスタにバイアス電流を供給する第１電
流源トランジスタと、ＳＥＰＰ接続されるとともに、前
記第１及び第２駆動トランジスタの出力信号に応じて駆
動される第１及び第２出力トランジスタと、前記第２入
力トランジスタの出力信号に応じて駆動する第３及び第
４駆動トランジスタと、前記第３及び第４駆動トランジ
スタにバイアス電流を供給する第２電流源トランジスタ
と、ＳＥＰＰ接続されるとともに、第３及び第４駆動ト
ランジスタの出力信号に応じて駆動する第３及び第４出
力トランジスタと、を備え、前記第１及び第２出力トラ
ンジスタの出力信号と前記第３及び第４出力トランジス
タの出力信号により負荷をＢＴＬ駆動するＢＴＬ増幅回
路において、前記第１及び第２出力トランジスタの接続
点と、前記第３及び第４駆動トランジスタの接続点とが
接続されるとともに、前記第３及び第４出力トランジス
タの接続点と、前記第１及び第２駆動トランジスタの接
続点とが接続されることを特徴とする。
入力信号が印加される第１及び第２入力トランジスタ
と、前記第１入力トランジスタの出力信号に応じて駆動
される第１及び第２駆動トランジスタと、前記第１及び
第２駆動トランジスタにバイアス電流を供給する第１電
流源トランジスタと、ＳＥＰＰ接続されるとともに、前
記第１及び第２駆動トランジスタの出力信号に応じて駆
動される第１及び第２出力トランジスタと、前記第２入
力トランジスタの出力信号に応じて駆動する第３及び第
４駆動トランジスタと、前記第３及び第４駆動トランジ
スタにバイアス電流を供給する第２電流源トランジスタ
と、ＳＥＰＰ接続されるとともに、第３及び第４駆動ト
ランジスタの出力信号に応じて駆動する第３及び第４出
力トランジスタと、を備え、前記第１及び第２出力トラ
ンジスタの出力信号と前記第３及び第４出力トランジス
タの出力信号により負荷をＢＴＬ駆動するＢＴＬ増幅回
路において、前記第１及び第２出力トランジスタの接続
点と、前記第３及び第４駆動トランジスタの接続点とが
接続されるとともに、前記第３及び第４出力トランジス
タの接続点と、前記第１及び第２駆動トランジスタの接
続点とが接続されることを特徴とする。
【０００９】また、前記第１及び第２駆動トランジスタ
の間に接続され、接続点が前記第３及び第４出力トラン
ジスタの接続点に接続される抵抗と、前記第３及び第４
駆動トランジスタの間に接続され、前記第１及び第２出
力トランジスタの接続点に接続される抵抗を備えること
を特徴とする。本発明に依れば、第１及び第４出力トラ
ンジスタがオンした場合、第１及び第２駆動トランジス
タの接続点の電圧が低下し、第２及び第３出力トランジ
スタがオンした場合、第３及び第４駆動トランジスタの
接続点の電圧が低下する。その為、第１電流源トランジ
スタのコレクタとエミッタとの間の電圧差、及び、第２
電流源トランジスタのコレクタとエミッタとの間の電圧
差を広げることができる。よって、第１及び第２電流源
トランジスタの飽和を防止でき、ＢＴＬ増幅回路の飽和
電圧を第１及び第３出力トランジスタのコレクタ−エミ
ッタ間飽和電圧で決めることができる。
の間に接続され、接続点が前記第３及び第４出力トラン
ジスタの接続点に接続される抵抗と、前記第３及び第４
駆動トランジスタの間に接続され、前記第１及び第２出
力トランジスタの接続点に接続される抵抗を備えること
を特徴とする。本発明に依れば、第１及び第４出力トラ
ンジスタがオンした場合、第１及び第２駆動トランジス
タの接続点の電圧が低下し、第２及び第３出力トランジ
スタがオンした場合、第３及び第４駆動トランジスタの
接続点の電圧が低下する。その為、第１電流源トランジ
スタのコレクタとエミッタとの間の電圧差、及び、第２
電流源トランジスタのコレクタとエミッタとの間の電圧
差を広げることができる。よって、第１及び第２電流源
トランジスタの飽和を防止でき、ＢＴＬ増幅回路の飽和
電圧を第１及び第３出力トランジスタのコレクタ−エミ
ッタ間飽和電圧で決めることができる。
【００１０】
【発明の実施の形態】図１は、本発明の実施の形態を示
す図であり、１５及び１６はＳＥＰＰ（シングル・エン
デッド・プッシュプル）接続される第１及び第２出力ト
ランジスタ、１７及び１８はＳＥＰＰ接続された第３及
び第４出力トランジスタ、１９及び２０は第１及び第２
出力トランジスタをそれぞれ駆動するとともに、その接
続点ａが第３及び第４出力トランジスタ１７及び１８の
接続点ｄに接続された第１及び第２駆動トランジスタ、
２１及び２２は第３及び第４出力トランジスタを駆動す
るとともに、その接続点ｃが第１及び第２出力トランジ
スタ１５及び１６の接続点ｂに接続された第３及び第４
駆動トランジスタである。尚、図１において、図３と同
一の素子については同一の符号を付す。
す図であり、１５及び１６はＳＥＰＰ（シングル・エン
デッド・プッシュプル）接続される第１及び第２出力ト
ランジスタ、１７及び１８はＳＥＰＰ接続された第３及
び第４出力トランジスタ、１９及び２０は第１及び第２
出力トランジスタをそれぞれ駆動するとともに、その接
続点ａが第３及び第４出力トランジスタ１７及び１８の
接続点ｄに接続された第１及び第２駆動トランジスタ、
２１及び２２は第３及び第４出力トランジスタを駆動す
るとともに、その接続点ｃが第１及び第２出力トランジ
スタ１５及び１６の接続点ｂに接続された第３及び第４
駆動トランジスタである。尚、図１において、図３と同
一の素子については同一の符号を付す。
【００１１】図１において、負の入力信号が入力段増幅
器１に印加されると、入力段増幅器１の出力信号により
第１入力トランジスタ２がオフし、第２入力トランジス
タ３はオンする。そして、図３で説明した動作と同様に
して、第１及び第４出力トランジスタ１５及び１８がオ
ンする。しかしながら、この場合は、第１及び第２駆動
トランジスタ１９及び２０の接続点ａと、第３及び第４
出力トランジスタ１７及び１８の接続点ｄとが接続され
ている。第４出力トランジスタ１８がオンすることによ
り、そのコレクタ電圧はアースレベルに近い値になる。
その為、第１駆動トランジスタ１９のエミッタ電圧もア
ースレベルに近い値になる。第１駆動トランジスタ１９
のエミッタ電圧がアースレベルに近い値になることによ
り、そのベース電圧はアースに近い値からＶｂｅ１９だ
け高い値になる。但し、Ｖｂｅ１９は、第１駆動トラン
ジスタ１９のベース−エミッタ間電圧である。よって、
第１電流源トランジスタ１３のコレクタとエミッタとの
間の電圧差が広がり、第１電流源トランジスタ１３は飽
和しにくくなる。
器１に印加されると、入力段増幅器１の出力信号により
第１入力トランジスタ２がオフし、第２入力トランジス
タ３はオンする。そして、図３で説明した動作と同様に
して、第１及び第４出力トランジスタ１５及び１８がオ
ンする。しかしながら、この場合は、第１及び第２駆動
トランジスタ１９及び２０の接続点ａと、第３及び第４
出力トランジスタ１７及び１８の接続点ｄとが接続され
ている。第４出力トランジスタ１８がオンすることによ
り、そのコレクタ電圧はアースレベルに近い値になる。
その為、第１駆動トランジスタ１９のエミッタ電圧もア
ースレベルに近い値になる。第１駆動トランジスタ１９
のエミッタ電圧がアースレベルに近い値になることによ
り、そのベース電圧はアースに近い値からＶｂｅ１９だ
け高い値になる。但し、Ｖｂｅ１９は、第１駆動トラン
ジスタ１９のベース−エミッタ間電圧である。よって、
第１電流源トランジスタ１３のコレクタとエミッタとの
間の電圧差が広がり、第１電流源トランジスタ１３は飽
和しにくくなる。
【００１２】また、第３及び第４駆動トランジスタ２１
及び２２の接続点ｃと、第１及び第２出力トランジスタ
１５及び１６の接続点ｂとが接続されているので、第１
出力トランジスタ１５がオンすることにより、第４駆動
トランジスタ２２のエミッタ電圧が電源電圧Ｖｃｃに近
い値になる。その為、第４駆動トランジスタ２２のベー
ス−エミッタ間電圧をＶｂｅ２２とすると、第２入力ト
ランジスタ３のコレクタ電圧は電源電圧Ｖｃｃに近い電
圧からＶｂｅ２２だけ低い電圧になる。よって、第２入
力トランジスタ３のコレクタとエミッタとの間の電圧差
が広がり、第２入力トランジスタ３も飽和しにくくな
る。
及び２２の接続点ｃと、第１及び第２出力トランジスタ
１５及び１６の接続点ｂとが接続されているので、第１
出力トランジスタ１５がオンすることにより、第４駆動
トランジスタ２２のエミッタ電圧が電源電圧Ｖｃｃに近
い値になる。その為、第４駆動トランジスタ２２のベー
ス−エミッタ間電圧をＶｂｅ２２とすると、第２入力ト
ランジスタ３のコレクタ電圧は電源電圧Ｖｃｃに近い電
圧からＶｂｅ２２だけ低い電圧になる。よって、第２入
力トランジスタ３のコレクタとエミッタとの間の電圧差
が広がり、第２入力トランジスタ３も飽和しにくくな
る。
【００１３】そして、負の入力信号が大入力になるほ
ど、第４出力トランジスタ１８のコレクタ電圧はさらに
アースレベルに近づき、また、第１出力トランジスタ１
５のコレクタ電圧はさらに電源電圧Ｖｃｃに近づき、第
１電流源トランジスタ１３及び第２入力トランジスタ３
のコレクタとエミッタとの間の電圧差が広がる。その
為、第１電流源トランジスタ１３及び第２入力トランジ
スタ３はより飽和しにくくなる。
ど、第４出力トランジスタ１８のコレクタ電圧はさらに
アースレベルに近づき、また、第１出力トランジスタ１
５のコレクタ電圧はさらに電源電圧Ｖｃｃに近づき、第
１電流源トランジスタ１３及び第２入力トランジスタ３
のコレクタとエミッタとの間の電圧差が広がる。その
為、第１電流源トランジスタ１３及び第２入力トランジ
スタ３はより飽和しにくくなる。
【００１４】また、大入力に応じて、負荷１２に大出力
電流が流れるので、負荷１２の電圧降下により、第１出
力トランジスタ１５のコレクタ電圧は上昇し、第４出力
トランジスタ１８のコレクタ電圧は低下し、第１及び第
４出力トランジスタ１５及び１８のコレクタとエミッタ
との電圧差が小さくなる。この電圧差が、それぞれ第１
及び第４出力トランジスタ１５及び１８のコレクタ−エ
ミッタ間飽和電圧より小さくなると、第１及び第４出力
トランジスタ１５及び１８が飽和する。従って、負の入
力信号の場合、図１のＢＴＬ増幅回路の飽和電圧は、第
１及び第４出力トランジスタ１５及び１８のコレクタ−
エミッタ間飽和電圧で決まる。
電流が流れるので、負荷１２の電圧降下により、第１出
力トランジスタ１５のコレクタ電圧は上昇し、第４出力
トランジスタ１８のコレクタ電圧は低下し、第１及び第
４出力トランジスタ１５及び１８のコレクタとエミッタ
との電圧差が小さくなる。この電圧差が、それぞれ第１
及び第４出力トランジスタ１５及び１８のコレクタ−エ
ミッタ間飽和電圧より小さくなると、第１及び第４出力
トランジスタ１５及び１８が飽和する。従って、負の入
力信号の場合、図１のＢＴＬ増幅回路の飽和電圧は、第
１及び第４出力トランジスタ１５及び１８のコレクタ−
エミッタ間飽和電圧で決まる。
【００１５】逆に、正の入力信号が入力段増幅器１に印
加されると、入力段増幅器１の出力信号により第１入力
トランジスタ２がオンし、第２入力トランジスタ３はオ
フする。その為、第２及び第３出力トランジスタ１６及
び１７がオンする。ここで、第３及び第４駆動トランジ
スタ２１及び２２の接続点ｃと、第１及び第２出力トラ
ンジスタ１５及び１６の接続点ｄとが接続されている。
第２出力トランジスタ１６がオンすることにより、その
コレクタ電圧はアースレベルに近い値になる。その為、
第３駆動トランジスタ２１のエミッタ電圧もアースレベ
ルに近い値になる。第３駆動トランジスタ２１のエミッ
タ電圧がアースレベルに近い値になることにより、その
ベース電圧はアースに近い値からＶｂｅ２１だけ高い値
になる。但し、Ｖｂｅ２１は、第３駆動トランジスタ２
１のベース−エミッタ間電圧である。よって、第２電流
源トランジスタ１４のコレクタとエミッタとの間の電圧
差が広がる。
加されると、入力段増幅器１の出力信号により第１入力
トランジスタ２がオンし、第２入力トランジスタ３はオ
フする。その為、第２及び第３出力トランジスタ１６及
び１７がオンする。ここで、第３及び第４駆動トランジ
スタ２１及び２２の接続点ｃと、第１及び第２出力トラ
ンジスタ１５及び１６の接続点ｄとが接続されている。
第２出力トランジスタ１６がオンすることにより、その
コレクタ電圧はアースレベルに近い値になる。その為、
第３駆動トランジスタ２１のエミッタ電圧もアースレベ
ルに近い値になる。第３駆動トランジスタ２１のエミッ
タ電圧がアースレベルに近い値になることにより、その
ベース電圧はアースに近い値からＶｂｅ２１だけ高い値
になる。但し、Ｖｂｅ２１は、第３駆動トランジスタ２
１のベース−エミッタ間電圧である。よって、第２電流
源トランジスタ１４のコレクタとエミッタとの間の電圧
差が広がる。
【００１６】また、第１及び第２駆動トランジスタ１９
及び２０の接続点ａと、第３及び第４出力トランジスタ
１７及び１８の接続点ｄとが接続されているので、第３
出力トランジスタ１７がオンすることにより、第２駆動
トランジスタ２０のエミッタ電圧が電源電圧Ｖｃｃに近
い値になる。その為、第２駆動トランジスタ２０のベー
ス−エミッタ間電圧をＶｂｅ２２とすると、第１入力ト
ランジスタ２のコレクタ電圧は電源電圧Ｖｃｃに近い電
圧からＶｂｅ２０だけ低い電圧になる。よって、第１入
力トランジスタ２のコレクタとエミッタとの間の電圧差
が広がり、第１入力トランジスタ２も飽和しにくくな
る。
及び２０の接続点ａと、第３及び第４出力トランジスタ
１７及び１８の接続点ｄとが接続されているので、第３
出力トランジスタ１７がオンすることにより、第２駆動
トランジスタ２０のエミッタ電圧が電源電圧Ｖｃｃに近
い値になる。その為、第２駆動トランジスタ２０のベー
ス−エミッタ間電圧をＶｂｅ２２とすると、第１入力ト
ランジスタ２のコレクタ電圧は電源電圧Ｖｃｃに近い電
圧からＶｂｅ２０だけ低い電圧になる。よって、第１入
力トランジスタ２のコレクタとエミッタとの間の電圧差
が広がり、第１入力トランジスタ２も飽和しにくくな
る。
【００１７】そして、正の入力信号が大入力になるほ
ど、第２出力トランジスタ１６のコレクタ電圧はさらに
アースレベルに近づき、第３出力トランジスタ１７のコ
レクタ電圧は電源電圧Ｖｃｃに近づく。これにより、第
２電流源トランジスタ１４及び第１入力トランジスタ２
のコレクタとエミッタとの間の電圧差がさらに広がるの
で、第２駆動トランジスタ１４及び第１入力トランジス
タ２は飽和しない方向になる。
ど、第２出力トランジスタ１６のコレクタ電圧はさらに
アースレベルに近づき、第３出力トランジスタ１７のコ
レクタ電圧は電源電圧Ｖｃｃに近づく。これにより、第
２電流源トランジスタ１４及び第１入力トランジスタ２
のコレクタとエミッタとの間の電圧差がさらに広がるの
で、第２駆動トランジスタ１４及び第１入力トランジス
タ２は飽和しない方向になる。
【００１８】また、大入力に応じて、負荷１２に大出力
電流が流れるので、負荷１２の電圧降下により、第３出
力トランジスタ１７のコレクタ電圧は上昇し、第２出力
トランジスタ１６のコレクタ電圧が低下し、第２及び第
３出力トランジスタ１６及び１７のコレクタとエミッタ
との電圧差が小さくなる。この電圧差が、それぞれ第２
及び第３出力トランジスタ１６及び１７のコレクタ−エ
ミッタ間飽和電圧より小さくなると、第２及び第３出力
トランジスタ１６及び１７が飽和する。従って、正の入
力信号の場合、図１のＢＴＬ増幅回路の飽和電圧は、第
２及び第３出力トランジスタ１６及び１７のコレクタ−
エミッタ間飽和電圧のみで決まる。
電流が流れるので、負荷１２の電圧降下により、第３出
力トランジスタ１７のコレクタ電圧は上昇し、第２出力
トランジスタ１６のコレクタ電圧が低下し、第２及び第
３出力トランジスタ１６及び１７のコレクタとエミッタ
との電圧差が小さくなる。この電圧差が、それぞれ第２
及び第３出力トランジスタ１６及び１７のコレクタ−エ
ミッタ間飽和電圧より小さくなると、第２及び第３出力
トランジスタ１６及び１７が飽和する。従って、正の入
力信号の場合、図１のＢＴＬ増幅回路の飽和電圧は、第
２及び第３出力トランジスタ１６及び１７のコレクタ−
エミッタ間飽和電圧のみで決まる。
【００１９】図２は本発明の他の実施の形態を示す図で
あり、２３及び２４は第１及び第２駆動トランジスタ１
９及び２０のエミッタ間に接続され、アイドリング電流
を調整するための抵抗、２５及び２６は第３及び第４駆
動トランジスタ２１及び２２のエミッタ間に接続され、
アイドリング電流を調整するための抵抗である。そし
て、抵抗２３及び２４の接続点ａ’は接続点ｄと接続さ
れ、抵抗２５及び２６の接続点ｃ’は接続点ｂと接続さ
れる。
あり、２３及び２４は第１及び第２駆動トランジスタ１
９及び２０のエミッタ間に接続され、アイドリング電流
を調整するための抵抗、２５及び２６は第３及び第４駆
動トランジスタ２１及び２２のエミッタ間に接続され、
アイドリング電流を調整するための抵抗である。そし
て、抵抗２３及び２４の接続点ａ’は接続点ｄと接続さ
れ、抵抗２５及び２６の接続点ｃ’は接続点ｂと接続さ
れる。
【００２０】図２において、第１及び第４出力トランジ
スタ１５及び１８がオンしている場合、第１駆動トラン
ジスタ１９のエミッタ電流が抵抗２３を介して第４出力
トランジスタ１８に流れる。第１駆動トランジスタ１９
のベース電圧が上昇し、第１及び第４出力トランジスタ
１５及び１８に流れる電流が増大するに従い、第１駆動
トランジスタ１９のエミッタ電流が増大しようとする。
このエミッタ電流が増大しようとすると、第１駆動トラ
ンジスタ１９のベース−エミッタ間電圧が広がろうとす
る。しかし、第１駆動トランジスタ１９のエミッタ電流
が増大すると、抵抗２３の電圧降下により第１駆動トラ
ンジスタ１９のエミッタ電圧が上昇する。第１駆動トラ
ンジスタ１９のエミッタ電圧の上昇する割合は、そのベ
ース電圧の上昇する割合と略同一である。その為、第１
駆動トランジスタ１９のベースとエミッタとの間の電圧
差は変わらず、第１駆動トランジスタ１９のエミッタ電
流は増大しない。
スタ１５及び１８がオンしている場合、第１駆動トラン
ジスタ１９のエミッタ電流が抵抗２３を介して第４出力
トランジスタ１８に流れる。第１駆動トランジスタ１９
のベース電圧が上昇し、第１及び第４出力トランジスタ
１５及び１８に流れる電流が増大するに従い、第１駆動
トランジスタ１９のエミッタ電流が増大しようとする。
このエミッタ電流が増大しようとすると、第１駆動トラ
ンジスタ１９のベース−エミッタ間電圧が広がろうとす
る。しかし、第１駆動トランジスタ１９のエミッタ電流
が増大すると、抵抗２３の電圧降下により第１駆動トラ
ンジスタ１９のエミッタ電圧が上昇する。第１駆動トラ
ンジスタ１９のエミッタ電圧の上昇する割合は、そのベ
ース電圧の上昇する割合と略同一である。その為、第１
駆動トランジスタ１９のベースとエミッタとの間の電圧
差は変わらず、第１駆動トランジスタ１９のエミッタ電
流は増大しない。
【００２１】一方、第１出力トランジスタ１５のコレク
タ電流の一部が抵抗２６を介して第４駆動トランジスタ
２２に流れる。第４駆動トランジスタ２２のベース電圧
が低下し、また、そのエミッタ電流が増大しようとす
る。抵抗２６に流れる電流が増大しようとすると、抵抗
２６の電圧降下により第４駆動トランジスタ２２のエミ
ッタ電圧が低下する。よって、第４駆動トランジスタ２
２のエミッタとベースとの間の電圧差が変わらず、第４
駆動トランジスタ２２のエミッタ電流は増大しない。
タ電流の一部が抵抗２６を介して第４駆動トランジスタ
２２に流れる。第４駆動トランジスタ２２のベース電圧
が低下し、また、そのエミッタ電流が増大しようとす
る。抵抗２６に流れる電流が増大しようとすると、抵抗
２６の電圧降下により第４駆動トランジスタ２２のエミ
ッタ電圧が低下する。よって、第４駆動トランジスタ２
２のエミッタとベースとの間の電圧差が変わらず、第４
駆動トランジスタ２２のエミッタ電流は増大しない。
【００２２】また、第２及び第３出力トランジスタ１６
及び１７がオンしている場合、第３駆動トランジスタ２
１のベース電圧が上昇し、また、そのエミッタ電流が増
大しようとする。抵抗２５に流れる電流が増大しようと
すると、抵抗２５の電圧降下により第３駆動トランジス
タ２１のエミッタ電圧も上昇し、第３駆動トランジスタ
２１のベースとエミッタとの間の電圧差は変わらない。
よって、第３駆動トランジスタ２１のエミッタ電流は増
大しない。
及び１７がオンしている場合、第３駆動トランジスタ２
１のベース電圧が上昇し、また、そのエミッタ電流が増
大しようとする。抵抗２５に流れる電流が増大しようと
すると、抵抗２５の電圧降下により第３駆動トランジス
タ２１のエミッタ電圧も上昇し、第３駆動トランジスタ
２１のベースとエミッタとの間の電圧差は変わらない。
よって、第３駆動トランジスタ２１のエミッタ電流は増
大しない。
【００２３】また、第２駆動トランジスタ２０のベース
電圧が低下すると、そのエミッタ電流が増大しようとす
る。抵抗２４に流れる電流が増大しようとすると、抵抗
２４の電圧降下により第２駆動トランジスタ２０のエミ
ッタ電圧は低下し、第２駆動トランジスタ２０のベース
とエミッタとの間の電圧差は変わらない。その為、第２
駆動トランジスタ２０のエミッタ電流は増大しない。
電圧が低下すると、そのエミッタ電流が増大しようとす
る。抵抗２４に流れる電流が増大しようとすると、抵抗
２４の電圧降下により第２駆動トランジスタ２０のエミ
ッタ電圧は低下し、第２駆動トランジスタ２０のベース
とエミッタとの間の電圧差は変わらない。その為、第２
駆動トランジスタ２０のエミッタ電流は増大しない。
【００２４】よって、抵抗２３乃至２４を挿入すること
により、各々の駆動トランジスタのエミッタ電流が変動
することができる。よって、アイドリング電流の変動を
防止でき、ＢＴＬ増幅回路の出力信号の歪率の悪化を防
止できるという他の効果も奏する。
により、各々の駆動トランジスタのエミッタ電流が変動
することができる。よって、アイドリング電流の変動を
防止でき、ＢＴＬ増幅回路の出力信号の歪率の悪化を防
止できるという他の効果も奏する。
【００２５】
【発明の効果】本発明に依れば、ＢＴＬ増幅回路の飽和
電圧を出力トランジスタのコレクタ−エミッタ間飽和電
圧で決めることができるので、ＢＴＬ増幅回路の出力信
号のフルスイングレベルを大きくすることができ、高出
力化を図ることができる。また、特に、集積化すると、
出力トランジスタのサイズは大きくなるので、コレクタ
−エミッタ間電圧を小さくなり、さらに高出力化を図る
ことができる。
電圧を出力トランジスタのコレクタ−エミッタ間飽和電
圧で決めることができるので、ＢＴＬ増幅回路の出力信
号のフルスイングレベルを大きくすることができ、高出
力化を図ることができる。また、特に、集積化すると、
出力トランジスタのサイズは大きくなるので、コレクタ
−エミッタ間電圧を小さくなり、さらに高出力化を図る
ことができる。
【００２６】また、駆動トランジスタ同士の接続部分に
抵抗を挿入したので、駆動トランジスタに流れるアイド
リング電流の変動を抑えることができ、ＢＴＬ増幅回路
の出力信号の歪率悪化を防止できるという他の効果も奏
する。
抵抗を挿入したので、駆動トランジスタに流れるアイド
リング電流の変動を抑えることができ、ＢＴＬ増幅回路
の出力信号の歪率悪化を防止できるという他の効果も奏
する。
【図１】本発明の実施の形態を示す回路図である。
【図２】本発明の実施例を示す回路図である。
【図３】従来例を示す回路図である。
２ 第１入力トランジスタ
３ 第２入力トランジスタ
１３ 第１電流源トランジスタ
１４ 第２電流源トランジスタ
１５ 第１出力トランジスタ
１６ 第２出力トランジスタ
１７ 第３出力トランジスタ
１８ 第４出力トランジスタ
１９ 第１駆動トランジスタ
２０ 第２駆動トランジスタ
２１ 第３駆動トランジスタ
２２ 第４駆動トランジスタ
２３〜２６ 抵抗
Claims (2)
- 【請求項１】互いに逆相の入力信号が印加される第１及
び第２入力トランジスタと、前記第１入力トランジスタ
の出力信号に応じて駆動される第１及び第２駆動トラン
ジスタと、前記第１及び第２駆動トランジスタにバイア
ス電流を供給する第１電流源トランジスタと、ＳＥＰＰ
接続されるとともに、前記第１及び第２駆動トランジス
タの出力信号に応じて駆動される第１及び第２出力トラ
ンジスタと、前記第２入力トランジスタの出力信号に応
じて駆動する第３及び第４駆動トランジスタと、前記第
３及び第４駆動トランジスタにバイアス電流を供給する
第２電流源トランジスタと、ＳＥＰＰ接続されるととも
に、第３及び第４駆動トランジスタの出力信号に応じて
駆動する第３及び第４出力トランジスタと、を備え、前
記第１及び第２出力トランジスタの出力信号と前記第３
及び第４出力トランジスタの出力信号により負荷をＢＴ
Ｌ駆動するＢＴＬ増幅回路において、 前記第１及び第２出力トランジスタの接続点と、前記第
３及び第４駆動トランジスタの接続点とが接続されると
ともに、 前記第３及び第４出力トランジスタの接続点と、前記第
１及び第２駆動トランジスタの接続点とが接続されるこ
とを特徴とするＢＴＬ増幅回路。 - 【請求項２】前記第１及び第２駆動トランジスタの間に
接続され、接続点が前記第３及び第４出力トランジスタ
の接続点に接続される抵抗と、前記第３及び第４駆動ト
ランジスタの間に接続され、前記第１及び第２出力トラ
ンジスタの接続点に接続される抵抗を備えることを特徴
とする請求項１記載のＢＴＬ増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25051196A JP3505325B2 (ja) | 1996-09-20 | 1996-09-20 | Ｂｔｌ増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25051196A JP3505325B2 (ja) | 1996-09-20 | 1996-09-20 | Ｂｔｌ増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1098340A JPH1098340A (ja) | 1998-04-14 |
| JP3505325B2 true JP3505325B2 (ja) | 2004-03-08 |
Family
ID=17208985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25051196A Expired - Fee Related JP3505325B2 (ja) | 1996-09-20 | 1996-09-20 | Ｂｔｌ増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3505325B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3253573B2 (ja) * | 1997-10-31 | 2002-02-04 | 三洋電機株式会社 | Ｂｔｌ増幅回路 |
-
1996
- 1996-09-20 JP JP25051196A patent/JP3505325B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1098340A (ja) | 1998-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648923B2 (ja) | ||
| US5874858A (en) | Amplifier system having a constant current regulating unit | |
| JP3505325B2 (ja) | Ｂｔｌ増幅回路 | |
| JP3719853B2 (ja) | 信号処理回路装置 | |
| JP3253573B2 (ja) | Ｂｔｌ増幅回路 | |
| US6417733B1 (en) | High output voltage swing class AB operational amplifier output stage | |
| US5376900A (en) | Push-pull output stage for amplifier in integrated circuit form | |
| JPH0216810A (ja) | トランジスタ回路 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JP3664224B2 (ja) | パワードライブ回路 | |
| JP3478359B2 (ja) | オーディオ信号増幅回路およびこの回路を用いたオーディオ装置 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3733188B2 (ja) | パワーアンプ | |
| JPH0786895A (ja) | 出力回路 | |
| JP3462579B2 (ja) | 増幅回路 | |
| JP3469639B2 (ja) | 増幅回路 | |
| JPH036022Y2 (ja) | ||
| JPH071871Y2 (ja) | 半導体集積回路 | |
| JPS6212687B2 (ja) | ||
| JPH08204477A (ja) | リミッタ回路 | |
| JPS6314489Y2 (ja) | ||
| JPS6123687B2 (ja) | ||
| JP2661138B2 (ja) | 電流増幅回路 | |
| JPH0810975Y2 (ja) | 低周波増幅器 | |
| JPH0752814B2 (ja) | プツシユプル増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091219 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |