JP3599001B2 - 自動利得制御回路およびその方法、並びにそれらを用いた復調装置 - Google Patents
自動利得制御回路およびその方法、並びにそれらを用いた復調装置 Download PDFInfo
- Publication number
- JP3599001B2 JP3599001B2 JP2001190994A JP2001190994A JP3599001B2 JP 3599001 B2 JP3599001 B2 JP 3599001B2 JP 2001190994 A JP2001190994 A JP 2001190994A JP 2001190994 A JP2001190994 A JP 2001190994A JP 3599001 B2 JP3599001 B2 JP 3599001B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gain control
- gain
- burst
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
- H03G3/3078—Circuits generating control signals for digitally modulated signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、無線通信システムの受信機等に適用される自動利得制御回路、およびその方法、並びにそれを用いた復調装置に係り、特に、たとえば直交周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）変調方式で変調され、この変調パケット信号の先頭にプリアンブル信号を含むバースト信号が付加された無線信号を受信する無線通信システム等に適用される自動利得制御回路およびその方法、並びにそれを用いた復調装置に関するものである。
【０００２】
【従来の技術】
ディジタル復調装置では、アナログ信号をディジタル信号に変換するアナログ／ディジタル（Ａ／Ｄ）コンバータのダイナミックレンジには限りがある。
このため、Ａ／Ｄコンバータのダイナミックレンジを越えてＡ／Ｄ変換されたディジタル信号は、信号歪みを含んだ形態で出力されることになる。
また、無線ＬＡＮシステム等の無線通信システムのように、多数の機器間での通信が行われるシステムでは、個別機器の送信出力および機器間の距離により、受信信号レベルが大きく異なる。
したがって、無線通信システムにおいては、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整する必要がある。このために、無線通信システムの同期復調装置には、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整するための回路として、自動利得制御（ＡＧＣ：Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路が搭載されている。
【０００３】
また、無線通信システムにおいては、変調信号の先頭にプリアンブル信号と呼ばれるバースト信号を挿入して送信している。
そして、同期復調装置に搭載されるＡＧＣ回路は、このバースト信号の期間内にタイミング同期をとる一方、バースト信号の受信レベルに基づいて増幅利得の制御を行う。
このように、いわゆるバースト同期を用いた無線通信システムに適用可能なＡＧＣ回路として、様々な回路が提案されている。
【０００４】
図２０は、バースト同期を用いた無線通信システムに適用可能な従来のＡＧＣ回路を搭載した復調装置の構成例を示すブロック図である。
【０００５】
図２０の装置は、特開平１１−２０５２７８号公報に開示されているものである。
この復調装置１０は、図２０に示すように、自動利得制御増幅部（ＡＧＣＡＭＰ）１０１、Ａ／Ｄコンバータ（ＡＤＣ）１０２、ＯＦＤＭ復調部（ＤＥＭＯＤ）１０３、遅延部（ＤＬＹ）１０４、バースト検出部（ＢＤＴ）１０５、パケット検出部（ＰＤＴ）１０６、および増幅利得制御部（ＡＧＣＴＬ）１０７により構成されている。
【０００６】
このような構成を有する復調装置１０においては、図示しないアンテナにより受信されたＯＦＤＭ受信信号ＲＳが、自動利得制御増幅部１０１に入力される。
自動利得制御増幅部１０１では、受信信号ＲＳが自動利得制御され、最適な信号レベルとしてＡ／Ｄコンバータ１０２に出力される。なお、自動利得制御増幅部１０１では、増幅利得制御部１０７による制御信号Ｓ１０７により自動利得制御を行場合と制御利得を固定する場合が制御される。
Ａ／Ｄコンバータ１０２においては、入力された受信信号がアナログ信号からディジタル信号に変換されて、ディジタル受信信号Ｓ１０２がＯＦＤＭ復調部１０３、遅延部１０４、およびバースト検出部１０５に出力される。
【０００７】
ＯＦＤＭ復調部１０３では、ディジタル受信信号Ｓ１０２がバースト検出部１０５の出力に基づいて離散フーリエ変換されてＯＦＤＭ信号が復調され、この復調信号Ｓ１０３がパケット検出部１０６および次段の処理回路に出力される。
遅延部１０４では、ディジタル受信信号Ｓ１０２がバースト周期分遅延され、信号Ｓ１０４としてバースト検出部１０５に出力される。
【０００８】
バースト検出部１０５におていは、ディジタル受信信号Ｓ１０２とその遅延信号Ｓ１０４との相関がとられ、通信システムの定めた周期のバースト信号が検出され、検出結果が信号Ｓ１０５としてＯＦＤＭ復調部１０３および増幅利得制御部１０７に出力される。
【０００９】
また、パケット検出部１０６では、ＯＦＤＭ復調部１０３による復調信号Ｓ１０３からパケット先頭のユニークワードが検出され、パケットが正確に復調されたか否かが検出され、また、パケットの終了時刻の検出が行われ、検出結果が信号Ｓ１０６として増幅利得制御部１０７に出力される。
【００１０】
増幅利得制御部１０７においては、バースト検出部１０５による出力信号Ｓ１０５およびパケット検出部１０６の出力信号Ｓ１０６に基づいて、自動利得制御増幅部１０１の自動利得制御を固定にするか否かの判別が行われ、判別結果が制御信号Ｓ１０７として自動利得制御増幅部１０１に出力される。
【００１１】
このように図２０の復調装置は、バースト同期系においてバースト同期が確立したか否かにより自動利得制御増幅部１０１における制御利得を固定または変動させるもので、バースト同期のタイミングとデータ・パケットのタイミングを時分割して通信するバースト同期通信システムに適している。
【００１２】
【発明が解決しようとする課題】
ところで、ＯＦＤＭ変調方式は、一次変調（ＱＰＳＫ，１６ＡＳＡＭ等）を行った送信信号シンボルを、２のｎ乗個まとめて逆フーリエ変換することで、周波数軸上にそれぞれ直交する２のｎ乗本のサブキャリアを構成する変調方式である。
ＯＦＤＭ変調方式によるＯＦＤＭ変調信号は、複数の変調波の合成信号であることから、平均振幅に対するピーク振幅の比が大きく振幅変動が大きい。
【００１３】
したがって、上述した従来の自動利得制御回路を、ＯＦＤＭ受信信号のようなデータの変化の激しい通信システムに適用する場合には、個々のデータ変化に追従した利得引き込みによる回路歪の発生を抑圧するために、自動利得制御回路の時定数を長くしている。
そのため、従来の自動利得制御回路では、バースト同期の期間が短いと最適利得への引き込みが行えなくなる。
その結果として、何回かのパケットにわたって徐々に最適利得に引き込んでいくようになり、先頭パケットでの誤りが発生し、データの再送等による通信効率の劣化を招くという不利益がある。
【００１４】
また、無線ＬＡＮシステムのように、多数の機器間での通信が行われるシステムでは、個別機器の送信出力および機器間の距離により、受信信号レベルが大きく異なるため、長い時定数による自動利得制御回路では、それぞれのパケットに最適な利得ではなく、全てのパケットの最適利得の平均利得に引き込まれてしまい、システムが崩壊してしまう可能性がある。
【００１５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、高速かつ正確なレベル捕捉を実現でき、ひいては、誤りの発生を防止でき、システムの崩壊を防止できる自動利得制御回路およびその方法、並びにそれを用いた復調装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００１７】
また、本発明の第２の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００１８】
また、本発明の第１または第２の観点では、上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００１９】
また、本発明の第１または第２の観点では、上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、上記バースト検出部の相関演算結果を受けて上記リファレンス信号を検出し、上記第２のバースト同期検出信号または第３のバースト同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、上記増幅利得制御部は、上記第２のバースト同期検出信号または第３のバースト同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００２０】
また、本発明の第１または第２の観点では、上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する。
【００２１】
また、本発明の第１または第２の観点では、上記受信信号電力観測部は、受信信号のピーク値を検出する。
【００２２】
また、本発明の第１または第２の観点では、受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う。
【００２３】
また、本発明の第１または第２の観点では、上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する。
【００２４】
また、本発明の第３の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、少なくとも検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００２５】
また、本発明の第４の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００２６】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない基準信号電力値に基づいて計算する。
【００２７】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した基準信号電力値に基づいて計算する。
【００２８】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない第１の基準信号電力値に基づいて計算し、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した第２の基準信号電力値に基づいて計算する。
【００２９】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００３０】
また、本発明の第３または第４の観点では、上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、上記バースト検出信号の相関演算結果を受けて上記リファレンス信号を検出し、第２のバースト同期検出信号または第３の同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、上記増幅利得制御部は、上記第２のバースト同期検出信号または第３の同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００３１】
また、本発明の第３または第４の観点では、上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する。
【００３２】
また、本発明の第３または第４の観点では、上記受信信号電力観測部は、受信信号のピーク値を検出する。
【００３３】
また、本発明の第３または第４の観点では、受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う。
【００３４】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する。
【００３５】
また、本発明の第５の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御方法であって、バースト検出を開始するに際して、あらかじめ設定した第１の利得をもって増幅するように上記増幅利得を設定し、バースト検出が開始されると、受信信号を第１の利得をもって増幅し、これと並行して上記受信信号の電力を検出し、検出した受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記増幅利得を設定し、上記第２の利得で増幅された受信信号の電力値を求め、上記第２の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいてバースト検出を行い、バーストが検出されると上記求めた第２の利得で増幅された受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記増幅利得を設定する。
【００３６】
また、本発明の第６の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御方法であって、バースト検出を開始するに際して、あらかじめ設定した第１の利得をもって増幅するように上記増幅利得を設定し、バースト検出が開始されると、受信信号を第１の利得をもって増幅し、これと並行して上記受信信号の電力を検出し、上記第１の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいて上記プリアンブル信号の前半区間のバースト検出を行い、前半区間でのバーストが検出されると検出した受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記増幅利得を設定し、上記第２の利得で増幅された受信信号の電力値を求め、上記第２の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいて上記プリアンブル信号の後半区間のバースト検出を行い、後半区間でのバーストが検出されると上記求めた第２の利得で増幅された受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記増幅利得を設定する。
【００３７】
また、本発明の第５または第６の観点では、上記第３の利得を設定後、次のバースト検出開始まで、上記増幅利得を当該第３の利得に固定する。
【００３８】
また、本発明の第５または第６の観点では、上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、上記バースト検出時の相関演算結果を受けて上記リファレンス信号を検出し、上記リファレンス信号が検出されるとバースト検出開始指令の待ち受けモードに移行し、次のバースト検出開始指令を受けるまで上記増幅利得を上記第３の利得に固定する。
【００３９】
また、本発明の第５または第６の観点では、受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、上記リファレンス信号区間中に上記第３の利得の値の微調整を行う。
【００４０】
また、本発明の第５または第６の観点では、上記リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する。
【００４１】
また、本発明の第７の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４２】
また、本発明の第８の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４３】
また、本発明の第９の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、少なくとも検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４４】
本発明の第１０の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４５】
また、本発明の第７、第８、第９、または第１０の観点では、上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている。
【００４６】
本発明によれば、バースト検出を開始するに際して、増幅利得制御部より利得制御信号が自動利得制御増幅部に出力されて、自動利得制御増幅部の増幅利得があらかじめ設定した値、たとえば最大値の第１の利得に設定される。
この状態において、受信信号の入力待ち状態となる。
このような状態において、まず、受信信号の先頭のプリアンブル信号が自動利得制御増幅部に入力される。
自動利得制御増幅部では、たとえば受信信号のプリアンブル信号の前半区間が第１の利得（最大利得）をもって増幅され、たとえばＡ／Ｄコンバータに出力される。
これと並行して、受信信号のプリアンブル信号が受信信号電力観測部に入力される。受信信号電力観測部において、受信信号の電力が観測されてたとえばピーク電圧が測定され、入力される受信信号レベルに応じた値をとる受信信号電力値が増幅利得制御部に供給される。
【００４７】
Ａ／Ｄコンバータでは、受信信号のプリアンブル信号部分がアナログ信号からディジタル信号に変換され増幅利得制御部、遅延部、およびバースト検出部に供給される。
このとき、Ａ／Ｄコンバータの出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
【００４８】
遅延部では、ディジタル受信信号が、バースト検出のためにバースト周期分遅延されてバースト検出部に出力される。
バースト検出部では、Ａ／Ｄコンバータによるディジタル受信信号と遅延部による遅延信号との相関（自己相関および相互相関）演算が行われる。
そして、たとえば自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、まず、プリアンブル信号の前半Ｘ区間を検出したことを示す第１の同期検出信号が生成されて、増幅利得制御部に出力される。
なお、プリアンブル信号が歪んでいても、バースト検出部に自己相関回路を用いていることから、検出率を低下させることなくバースト検出が可能である。
【００４９】
増幅利得制御部では、バースト検出部による第１のバースト同期検出信号を受けて、受信信号観測部で検出された受信信号電力値およびＡ／Ｄコンバータを歪ませない適切な値に基づいて利得が計算されて、利得制御信号が計算値に設定される。
この利得制御信号は、自動利得制御増幅部に供給される。自動利得制御増幅部では、利得制御信号を受けて、利得が計算値である第２の利得に設定される。
ただし、このときに自動利得制御増幅部の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となっている。
【００５０】
自動利得制御増幅部では、たとえば受信信号のプリアンブル信号の残りの前半区間および後半区間が受信信号レベルに応じた利得をもって増幅され、Ａ／Ｄコンバータに出力される。
Ａ／Ｄコンバータでは、受信信号のプリアンブル信号部分がアナログ信号からディジタル信号に変換され増幅利得制御部、遅延部、およびバースト検出部に供給される。
このとき、Ａ／Ｄコンバータの入力信号はＡ／Ｄコンバータを歪ませない適切な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータの出力信号には歪み発生しない。
【００５１】
遅延部では、ディジタル受信信号が、バースト検出のためにバースト周期分遅延されてバースト検出部に出力される。
バースト検出部では、Ａ／Ｄコンバータによるディジタル受信信号と遅延部による遅延信号との相関（自己相関および相互相関）演算が行われる。
そして、たとえば自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、プリアンブル信号の前半Ｘ区間を検出したことを示す第２の同期検出信号が生成されて、増幅利得制御部に出力される。
【００５２】
増幅利得制御部においては、受信信号電力に基づく利得でＡ／Ｄコンバータを無歪みで通した信号を受けて、たとえば受信信号のディジタル値が積分されて正確な信号電力値が測定される。
また、増幅利得制御部では、バースト検出部による第２のバースト同期検出信号を受けて、Ａ／Ｄコンバータを無歪みで通した受信信号のディジタル積分値およびＡ／Ｄコンバータを歪ませない最適な値に基づいて利得が計算されて、利得制御信号が計算値に設定される。
この利得制御信号は、自動利得制御増幅部に供給される。自動利得制御増幅部では、利得制御信号を受けて、利得が最適な計算値である第３の利得に設定される。
【００５３】
自動利得制御増幅部では、受信信号のプリアンブル信号の残りの後半のＹ区間およびリファレンス信号やデータ信号が受信信号レベルに応じた利得をもって増幅され、Ａ／Ｄコンバータに出力される。
Ａ／Ｄコンバータでは、受信信号のリファレンス信号やデータ部分がアナログ信号からディジタル信号に変換され、増幅利得制御部、遅延部、およびバースト検出部に供給される。
このとき、Ａ／Ｄコンバータの入力信号はＡ／Ｄコンバータを歪ませない最適な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータの出力信号には歪み発生しない。
【００５４】
遅延部では、ディジタル受信信号が、バースト検出のためにバースト周期分遅延されてバースト検出部に出力される。
バースト検出部では、Ａ／Ｄコンバータによるディジタル受信信号と遅延部による遅延信号との相関（自己相関および相互相関）演算が行われる。
そして、たとえば相互相関結果である相互相関電力がタイミング制御部に供給され、これに基づきたとえばピークタイミングが観測され、このピークタイミングから所定時間後に第３の同期検出信号が増幅利得制御部に出力される。
第３の同期検出信号を受けた増幅利得制御部では、初期モード、すなわちトリガ信号の待ち受けモードに戻る。
以降、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定される。
【００５５】
【発明の実施の形態】
図１は、本発明に係る自動利得制御回路を適用したバースト同期復調装置の一実施形態を示すブロック構成図である。
【００５６】
本バースト同期復調装置２０は、図１に示すように、自動利得制御増幅部（ＡＧＣＡＭＰ）２０１、受信信号電力観測部２０２、Ａ／Ｄコンバータ（ＡＤＣ）２０３、ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）２０４、Ａ／Ｄコンバータ（ＡＤＣ）２０５、受信信号処理部（ＲＸＰＲＣ）２０６、ＯＦＤＭ復調部（ＤＥＭＯＤ）２０７、遅延部（ＤＬＹ）２０８、バースト検出部（ＢＤＴ）２０９、タイミング制御部（ＴＭＧ）２１０、および増幅利得制御部（ＡＧＣＴＬ）２１１を主構成要素として有している。
【００５７】
以下、本実施形態において採用するバースト同期通信システムに本発明に係る自動利得制御回路が必要な理由、送信（受信）信号、および図１のバースト復調装置２０の各構成要素の具体的な構成および機能について、順を追って説明する。
【００５８】
本実施形態では、バースト同期通信方式の例として、５ＧＨｚ帯無線ＬＡＮシステムのバースト同期復調装置の自動利得制御システムについて説明する。
【００５９】
５ＧＨｚ帯無線ＬＡＮシステムは、広帯域にわたって優れた通信性能を実現するため、ＯＦＤＭ変調方式が採用されている。
ＯＦＤＭ変調方式は、ゴーストおよびマルチパスに対する強度が大きい反面、回路のノンリニアリティ（非線形性）に対する強度が弱い。
このため、Ａ／Ｄコンバータ等の歪が生じると、受信信号品質の著しい劣化を招いてしまう。
このため、５ＧＨｚ帯無線ＬＡＮシステムでは、変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒のバースト信号を挿入し、この区間内でタイミング同期をとる一方、Ａ／Ｄコンバータ２０３に入力される信号の電圧振幅を歪みの生じない信号許容範囲内にレベル補足する必要がある。
【００６０】
また、プリアンブル信号の後半の数μ秒には、レファレンス信号と呼ばれる伝送路の周波数特性を観測し、プリアンブル信号に続くデータ信号（実際の通信データ）を補正するための基準信号が入っており、レファレンス信号とデータ信号では、Ａ／Ｄコンバータ２０３から出力されたディジタル信号のレベルを変動することは許されず、自動利得制御増幅部２０１の利得を一定に保つ必要がある。
したがって、５ＧＨｚ帯無線ＬＡＮシステムでは、１０μ秒の時間で、歪みの生じない信号許容範囲内にレベル補足する高速かつ高性能の自動利得増幅方式が必要となる。
本実施形態では、後述するように、上記のプリアンブル区間内で行う関する高速かつ高性能なレベル補足を実現するため、３段階のレベル補足を行う。
【００６１】
５ＧＨｚ帯無線ＬＡＮシステムとしては、代表的なものに次の３つのシステムがある。
▲１▼ ＩＥＥＥ ８０２． １１ａ、
▲２▼ ＢＲＡＮ、
▲３▼ Ｗｉｒｅｌｅｓｓ １３９４。
【００６２】
図２はＩＥＥＥ８０２． １１ａシステムの代表的なプリアンブル信号を含むバースト信号部を示す図、図３はＢＲＡＮシステムの代表的なプリアンブル信号を含むバースト信号部を示す図、図４はＷｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【００６３】
図２〜図４に示す各システムのプリアンブル信号において、Ａ１６、Ｂ１６等は、パターンの識別とバースト周期を表し、ＩＡ１６は、Ａ１６の位相反転したパターンを表している。
また、Ｃ６４はリファレンス信号を表しており、Ｃ１６およびＣ３２はこのガードインターバル部を示している。
【００６４】
ＩＥＥＥ８０２． １１ａでは、パターンＢ１６が１０回繰り返されているのに対して、ＢＲＡＮでは最初の５周期が異なる（Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６）。
また、、Ｗｉｒｅｌｅｓｓ１３９４では１０周期全てが異なるパターンとなっている。具体的には、Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，Ａ１６，Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６のパターンとなっている。
【００６５】
また、Ｗｉｒｅｌｅｓｓ１３９４システムでは、同期転送モードをサポートしているため、映像信号などの連続した信号を通信することができる。
しかしながら、長期間におよぶデータ信号を通信しているとマルチパス環境下では受信信号先頭のプリアンブル信号でのリファレンス信号の受信時の伝送特性から伝送特性が変化してしまい、受信性能が劣化しています。
このため、一定期間以上のデータ信号区間には、図５に示すように、リファレンス信号ＲＥＦを挿入している。これにより、このリファレンス信号ごとに伝送特性を測定し直し、受信性能の劣化を防いでいる。
【００６６】
以上のように変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒の信号を含むバースト信号部が挿入されて受信信号を復調する復調装置の各要素は、以下のような構成および機能を有する。
【００６７】
自動利得制御増幅部２０１は、図示しないアンテナで受信された受信信号ＲＳをＤＡＣ２０４を介して供給される増幅利得制御部２１１による利得制御信号Ｖａｇｃ のレベルに基づいて自動利得制御し、所望レベルの信号ＲＸをとしてＡ／Ｄコンバータ２０３に出力する。なお、自動利得制御増幅部２０１では、増幅利得制御部２１１による利得制御信号Ｖａｇｃ により自動利得制御を行う場合と制御利得を固定する場合に制御される。
【００６８】
図６は、自動利得制御増幅部２０１の具体的な構成を示す回路図である。
自動利得制御増幅部２０１は、図６に示すように、利得制御増幅器（ＧＣＡ）２０１１、局部発振器２０１２、乗算器２０１３、増幅器２０１４、および帯域幅が数十ＭＨｚの帯域通過フィルタ（ＢＰＦ）２０１５を有する。
これらの構成要素のうち局部発振器２０１２および乗算器２０１３により周波数変換回路が構成されている。局部発振器２０１２は、たとえばキャリア周波数ｆＣＷの信号ｅ〔ｊ２πｆＣＷｔ〕を乗算器２０１３に出力する。ただし、〔 〕はｅのべき乗を示している。
【００６９】
図６の自動利得制御増幅部２０１では、受信信号（ＩＦ入力信号）ＲＳは、利得制御増幅器２０１１により利得制御信号Ｖａｇｃ により定まる利得をもって増幅し、局部発振器２０１２および乗算器２０１３からなる周波数変換回路により周波数変換した後、ＢＰＦ２０１５で帯域制限して、出力信号（ＩＦ出力）ＲＸを得る。
【００７０】
また、図７は、図６の利得制御増幅器２０１１の利得制御特性を示す図である。
図７において、横軸が利得制御信号Ｖａｇｃ を、縦軸が利得をそれぞれ示している。
この例では、図７に示すように、利得制御増幅器２０１１は、利得制御信号Ｖａｇｃ が０Ｖ〜１Ｖの範囲で利得は０〜８０ｄＢまでリニア（線形）に変化している。
すなわち、この例では、制御利得範囲は８０ｄＢである。
【００７１】
受信信号電力観測部２０２は、図６に示すように尖頭値検波回路としてのピーク検出回路（Ｐｅａｋ Ｄｅｔ）２０２１を含み、受信信号ＲＳのピーク電圧を測定し、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換してＡ／Ｄコンバータ２０５に出力する。
ここでは、急激な信号変化に対応するため、平均値ではなく尖頭値を検波する。なお、バースト検出開始時にリセット信号を与え、ピーク検出回路（Ｐｅａｋ Ｄｅｔ）２０２１をリセットし、それ以降の最大ピーク値を観測するようにする。
【００７２】
図８は、受信信号の入力レベルに対する受信信号電力観測部２０２の出力特性を示す図である。
図８において、横軸が入力レベルを、縦軸が電界強度信号ＲＲＳＩの電圧をそれぞれ示している。
この例では、図８に示すように、入力レベルが−７０ｄＢｖ〜−２０ｄＢｖの範囲で電界強度信号ＲＳＳＩの電圧は０Ｖ〜２Ｖまでリニア（線形）に変化している。
【００７３】
Ａ／Ｄコンバータ２０３は、自動利得制御増幅器２０１から出力されたアナログ受信信号ＲＸをディジタル信号に変換し、ディジタル受信信号ＲＸＤとして受信信号処理部２０６に出力する。
【００７４】
Ｄ／Ａコンバータ２０４は、増幅利得制御部２１０で発生される利得制御信号Ｖａｇｃ をディジタル信号からアナログ信号に変換して自動制御利得増幅部２０１に出力する。
【００７５】
Ａ／Ｄコンバータ２０５は、受信信号電力観測部２０２から出力された電界強度信号ＲＳＳＩをアナログ信号からディジタル信号ＲＳＳＩＤに変換して増幅利得制御部２１０に出力する。
【００７６】
受信信号処理部２０６は、ディジタル受信信号ＲＸＤをベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換し、ベースバンド信号のサンプリング周波数を低い周波数に変換し（ダウンサンプリングを行い）、バースト検出部２０９による誤差検出周波数Δｆに基づいて複素乗算を行って周波数オフセットの補正を行って、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）を生成し、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力する。
【００７７】
図９は、図１の受信信号処理部２０６の具体的な構成例を示す回路図である。
本受信信号処理部２０６は、図９に示すように、ベースバンド変換回路２０６１、ディジタルローパスフィルタ（ＬＰＦ）２０６２，２０６３、ダウンコンバート回路２０６４，２０６５、および周波数オフセット補正回路２０６６により構成されている。
【００７８】
ベースバンド変換回路２０６１は、局部発振器２０６１１および乗算器２０６１２，２０６１３により構成されている。
ベースバンド変換回路２０６１では、受信信号ＲＸＤ（ｉｆ）に乗算器２０６１２，２０６１３においてキャリア周波数ｆＣＷを乗算することで、式（１）に示すように、入力受信信号ＲＸＤ（ｉｆ）がベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍに変換され、それぞれＬＰＦ２０６２、２０６３に供給される。
【００７９】
【数１】
ｂｂ ｒｅ＝ｉｆ×ｃｏｓ（ ２πｆＣＷｔ）
ｂｂ ｉｍ＝ｉｆ×ｓｉｎ（ ２πｆＣＷｔ） …（１）
【００８０】
ＬＰＦ２０６２および２０６３は、たとえば直線位相ＦＩＲ（Ｆｉｎｉｔｅ ＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ： 有限インパルス応答）のトランスバーサル型回路構成を有する。
【００８１】
ＬＰＦ２０６２は、ベースバンド信号ｂｂ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｒｅ−１〜１ｒｅ−ｎ−１ と、入力されたベースバンド信号ｂｂ ｒｅおよび各遅延器１ｒｅ−１〜１ｒｅ−ｎ−１ の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎと、ｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎの出力信号を加算してダウンコンバート回路２０６４に出力する加算器３ｒｅにより構成されている。
【００８２】
ＬＰＦ２０６３は、ベースバンド信号ｂｂ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｉｍ−１〜１ｉｍ−ｎ−１ と、入力されたベースバンド信号ｂｂ ｉｍおよび各遅延器１ｉｍ−１〜１ｉｍ−ｎ−１ の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎと、ｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎの出力信号を加算してダウンコンバート回路２０６４に出力する加算器３ｉｍにより構成されている。
【００８３】
これらＬＰＦ２０６２，２０６３、およびダウンコンバート回路２０６４，２０６５によりベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍのサンプリング周波数を、たとえば１００ＭＨｚから２５ＭＨｚの信号ｄｃ ｒｅに変換する。
このときＬＰＦ２０６２，２０６３は、ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍの帯域を制限して隣接キャリアが折り返らないようにしている。
また、ダウンコンバート回路２０６４，２０６５におけるダウンサンプリングのタイミングは、信号Ｅｎの供給を受けてをクロックを間引いている。
【００８４】
周波数オフセット補正回路２０６６は、局部発振器２０６１、乗算器２０６２〜２０６６５、および加算器２０６６６，２０６６７により構成されている。
【００８５】
周波数オフセット補正回路２０６６は、バースト検出部２０９より与えられる誤差検出周波数Δｆを局部発振器２０６１の発振出力に反映させ、この発振出力と信号ｄｃ ｒｅとを乗算器２０６６２，２０６６５で複素乗算し、発振出力と信号ｄｃ ｉｍとを乗算器２０６６３，２０６６４で複素乗算し、加算器２０６６６で乗算器２０６６２と乗算器２０６６３の出力を加算し、加算器２０６６７で乗算器２０６６４と乗算器２０６６５の出力を加算することにより、下記式（２），（３）に示すような、信号ｓｙ ｒｅおよびｓｙ ｉｍを生成し、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力する。
【００８６】
【数２】
【００８７】
【数３】
【００８８】
ＯＦＤＭ復調部２０７では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍをタイミング制御部２１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離散フーリエ変換してＯＦＤＭ信号を復調し、次段の処理回路に出力する。
【００８９】
遅延部２０８は、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍを、バースト検出のためにバースト周期分遅延させ、信号Ｓ２０８としてバースト検出部２０９に出力する。
なお、ＩＥＥＥ８０２． １１ａシステムのバースト検出では、遅延部２０８の遅延量を１６クロックとして、１６クロック周期のバーストを検出する。
ＢＲＡＮシステムのバースト検出では、遅延部２０８の遅延量を３２クロックとして前半５周期分のバースト検出を行い、遅延部２０８の遅延量を１６クロック遅延とすることで後半５周期分のバースト検出を行えるが、遅延量の異なる遅延手段を２つ必要とする。
Ｗｉｒｅｌｅｓｓ１３９４システムのバースト検出では、遅延部２０８の遅延量を３２クロックとすることで前半５周期分のバーストを検出できる他、同じ遅延量で後半の５周期分のバースト検出も行うことができる。
【００９０】
バースト検出部２０９は、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との相関をとり、通信システムの定めた周期のバースト信号を検出し、パケットおよびフレーム構造に関するパラメータを検出し、タイミング制御部２１０によるタイミング信号ＴＭＮＧ（Ｘ，Ｙ，Ｃ）に同期して同期タイミング窓信号としての第１および第２の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成し、増幅利得制御部２１１に出力する。
また、バースト検出部２０９は、所定の相関結果並びにタイミング信号出力の基準となるバリッド信号Ｓ２０９Ｃをタイミング制御部２１０に出力する。
また、バースト検出部２０９は、相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数を算出して誤差検出周波数Δｆを生成し、受信信号処理部２０６に出力する。
【００９１】
タイミング制御部２１０は、トリガ信号ｒｘｗｎｄｗをトリガとしてバースト検出部２０９による第１および第２の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成するためのタイミング信号ＴＭＮＧ（Ｘ，Ｙ，Ｃ）をバースト検出部２０９に出力する。
また、タイミング制御部２１０は、バースト検出部２０９による相関結果からピークタイミングを観測し、このピークタイミングから所定時間後に第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）を増幅利得制御部２１１に出力し、ＦＦＴタイミング信号ＴＦＦＴをＯＦＤＭ復調部２０７に出力する。
【００９２】
図１０は、図１のバースト検出部２０９およびタイミング制御部２１０の具体的な構成例を示す回路図である。
【００９３】
バースト検出部２０９は、自己相関回路２０９０１、相互相関回路２０９０２、係数テーブル２０９０３、遅延量が３２クロック分に設定された遅延部２０９０４，２０９０５、遅延量が４８クロック分に設定された遅延部２０９０６〜２０９０９、移動平均回路２０９１０〜２０９１５、絶対値計算回路２０９１６〜２０９１８、しきい値回路２０９１９，２０９２０、比較回路２０９２１，２０９２２、タイミング窓Ｘ回路２０９２３、タイミング窓Ｙ回路２０９２４、タイミング窓Ｃ回路２０９２５、周波数誤差検出回路２０９２６、およびラッチ回路２０９２７を有している。
また、タイミング制御部２１０は、ピークサーチ回路２１００１、およびタイミングカウンタ２１００２を有している。
【００９４】
受信信号処理回路２０６から供給された信号ｓｙ ｒｅおよびｓｙ ｉｍは、自己相関回路２０９０１、相互相関回路２０９０２、および絶対値計算回路２０９１６に入力される。
また、信号ｓｙ ｒｅは遅延部２０８ｒｅで１６クロック分だけ遅延されて自己相関回路２０９０１に入力される。同様に、信号ｓｙ ｉｍは遅延部２０８ｉｍで１６クロック分だけ遅延されて自己相関回路２０９０１に入力される。
【００９５】
図１１は、自己相関回路の構成例を示す回路図である。
自己相関回路２０９０１は、図１１に示すように、乗算器１１〜１４、および加算器１５，１６により構成されている。
【００９６】
自己相関回路２０９０１は、受信信号の先頭に付加されたプリアンブル信号の前半のＸ区間およびＹ区間が１６クロックの周期関数であることを利用して、入力信号ｓｙ ｒｅおよびｓｙ ｉｍと１６クロックの遅延部２０８ｒｅ，２０８ｉｍの出力ｓｙ ｒｅ＊ およびｓｙ ｉｍ＊ とを共役複素乗算して自己相関出力ａｃｒｅおよびａｃｉｍを得、遅延部２０９０４〜２０９０７および移動平均回路２０９１０〜２０９１３に出力する。
【００９７】
具体的には、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｒｅ＊ とを乗算器１１で複素乗算し、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｉｍ＊ とを乗算器１２で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｒｅ＊ とを乗算器１３で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｉｍ＊ とを乗算器１４で複素乗算し、加算器１５で乗算器１１の出力と乗算器１５の出力とを加算することにより自己相関出力信号ａｃｒｅを得、加算器１６で乗算器１２の出力と乗算器１４の出力とを加算することにより自己相関出力信号ａｃｉｍを得る。
【００９８】
相互相関回路２０９０２は、図１２に示すように、信号ｓｙ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｒｅ−１〜２１ｒｅ−ｍ−１ と、入力された信号ｓｙ ｒｅおよび各遅延器２１ｒｅ−１〜２１ｒｅ−ｍ−１ の出力信号に対してそれぞれ係数テーブル２０９０３に設定されている係数を乗算するｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍと、ｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｒｅを絶対値計算回路回路２０９１８に出力する加算器２３ｒｅとを有している。
さらに相互相関回路２０９０２は、図１２に示すように、信号ｓｙ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｉｍ−１〜２１ｉｍ−ｍ−１ と、入力された信号ｓｙ ｉｍおよび各遅延器２１ｉｍ−１〜２１ｉｍ−ｍ−１ の出力信号に対してそれぞれ係数テーブル２０９０３に設定されている係数を乗算するｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍと、ｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｉｍを絶対値計算回路回路２０９１８に出力する加算器２３ｉｍとを有している。
【００９９】
相互相関回路２０９０２は、入力信号ｓｙ ｒｅおよびｓｙ ｉｍをシフトレジスタに順次書き込んでおき、各タップの値を係数テーブル２０９０３の値と各乗算器２２ｒｅ−１〜２２ｒｅ−ｍ、２２ｉｍ−１〜２２ｉｍ−ｍで乗算して相互相関出力ｃｃ ｒｅおよびｃｃ ｉｍを得る。
なお、本実施形態では、たとえばシフトレジスタのタップ数を３２とし、係数テーブルはプリアンブル信号の後半のＣ６４区間の前３２クロックのデータ値を格納している。
【０１００】
自己相関回路２０９０１の出力信号ａｃｒｅは、移動平均回路２０９１２に直接および遅延部２０９０６を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路２０９１７に入力される。
同様に、自己相関回路２０９０１の出力信号ａｃｉｍは、移動平均回路２０９１３に直接および遅延部２０９０７を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路２０９１７に入力される。
そして、絶対計算回路２０９１７で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ２ ＋ｉｍ２ ）を計算することにより、自己相関電力ＡＣＰが得られ、比較回路２０９２１に出力される。
【０１０１】
また、自己相関回路２０９０１の出力信号ａｃｒｅは、移動平均回路２０９１０に直接および遅延部２０９０４を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路２０９２６に入力される。
同様に、自己相関回路２０９０１の出力信号ａｃｉｍは、移動平均回路２０９１１に直接および遅延部２０９０５を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路２０９２６に入力される。
【０１０２】
相互相関回路２０９０２の出力信号ｃｃ ｒｅおよびｃｃ ｉｍは、絶対計算回路２０９１８で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ２ ＋ｉｍ２ ）を計算することにより、自己相関電力ＣＣＰが得られ、比較回路２０９２２およびタイミング制御部２１０のピークサーチ回路２１００１に出力される。
【０１０３】
また、入力信号ｓｙ ｒｅおよびｓｙ ｉｍは、絶対計算回路２０９１６で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ２ ＋ｉｍ２ ）が計算され、さらに、移動平均回路２０９１４に直接および遅延部２０９０８を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、しきい値回路２０９１９に入力される。
また、絶対値計算回路２０９１６の出力信号は、移動平均回路２０９１５に直接および遅延部２０９０９を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、しきい値回路２０９３０に入力される。
【０１０４】
しきい値回路２０９１９は、自己相関のしきい値ｔｈ ａｃが規定され、比較回路２０９２１に供給される。
また、しきい値回路２０９２０は、相互相関のしきい値ｔｈ ｃｃが規定され、比較回路２０９２２に供給される。
【０１０５】
比較回路２０９２１では、自己相関電力ＡＣＰと自己相関しきい値しきい値ｔｈ ａｃとが比較され、その結果がタイミング窓Ｘ回路２０９２３およびタイミング窓Ｙ回路２０９２４に出力される。
【０１０６】
また、タイミング制御部２１０では、ピークサーチ回路２１００１によりバースト検出部２０９による相互相関電力ＣＣＰのピークタイミングが観測され、そのタイミングがタイミングカウンタ２１００２に出力される。
タイミングカウンタ２１００２は、トリガ信号ｒｘｗｎｄｗの入力をトリガとしてカウンタをアップしていき、所定のタイミングでタイミング信号ＴＸ，ＴＹＴＣがバースト検出部２０９のタイミング窓Ｘ回路２０９２３、タイミング窓Ｙ回路２０９２４、タイミング窓Ｃ回路２０９２５にそれぞれ出力される。
これにより、比較回路２０９２３，２０９２４，２０９２５の比較結果にタイミング窓を掛けて、タイミング窓Ｘ回路２０９２３から第１の同期検出信号ｘｐｕｌｓｅが、タイミング窓Ｙ回路２０９２４から第２の同期検出信号ｙｐｕｌｓｅが増幅利得制御部２１１に出力される。
また、タイミング制御部２１０では、ピークサーチ回路２１００１により相互相関電力ＣＣＰのピークタイミングを受けて、タイミングカウンタ２１００２では、ピークタイミングから一定時間後に第３の同期検出信号ｃｐｕｌｓｅが増幅利得制御部２１１に出力され、ＦＦＴタイミング信号ＴＦＦＴがＯＦＤＭ復調部２０７に出力される。
【０１０７】
図１３は、バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
図１３において、（Ａ）は入力信号Ｓ２０６（ｓｙ ｒｅ，ｓｙ ｉｍ）のプリアンブルおよびリファレンスの部分を示し、（Ｂ）は遅延部２０８により信号Ｓ２０６を遅延した遅延信号Ｓ２０８を示し、（Ｃ）は自己相関電力ＡＣＰを示す、（Ｄ）はタイミング窓Ｘを示し、（Ｅ）はタイミング窓Ｙを示し、（Ｆ）は第１の同期検出信号ｘｐｕｌｓｅを示し、（Ｇ）が第２の同期検出信号ｙｐｕｌｓｅを示している。
【０１０８】
Ｗｉｒｅｌｅｓｓ１３９４のプリアンブル信号は、図１３（Ａ）および（Ｂ）に示すように、１６クロック周期のＸ区間およびＹ区間がそれぞれ５周期あり、図１３（Ｃ）に示すように、各ＸおよびＹ区間にて自己相関電力ＡＣＰが上昇する。
したがって、図１３（Ａ），（Ｂ），（Ｄ）に示すように、前半のＸ区間にタイミング窓Ｘを掛け、図１３（Ａ），（Ｂ），（Ｅ）に示すように、後半のＹ区間にタイミング窓Ｙを掛けることで、図１３（Ｆ），（Ｇ）に示すように、各区間の到来を検出して第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅを出力できる。
【０１０９】
図１４は、バースト検出部の相互相関処理から第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
図１４において、（Ａ）は入力信号Ｓ２０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、（Ｂ）は相互相関電力ＣＣＰを示す、（Ｃ）はタイミング窓Ｃを示し、（Ｄ）はタイミング窓回路２０９２５から出力されるバリッド信号ｃｃｖａｌｉｄを示し、（Ｅ）は第３の同期検出信号ｃｐｕｌｓｅを示し、（Ｆ）がＦＦＴタイミング信号ＴＦＦＴを示している。
【０１１０】
本実施形態では、相互相関の係数テーブル２０９０３として、Ｃ６４区間の前３２クロック分のデータ値を用いるので、図１４（Ｂ）に示すように、Ｃ６４区間の３２クロック目に相互相関電力ＣＣＰが最大となる。
図１４（Ｃ）に示すように、相互相関電力ＣＣＰが最大となるタイミングの前後にタイミング窓Ｃを設定しておくことで、より正確なピーク検出ができる。
このようにして検出したピークタイミングより３２クロック後に、図１４（Ｅ）および（Ｆ）に示すように、第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力する。
その後、図１４（Ｆ）に示すように、ＦＦＴタイミング信号ＴＦＦＴを６４クロック後に出力し、その後は７２クロック周期で繰り返し出力する。
【０１１１】
周波数誤差検出回路２０９２６では、自己相関出力信号の実部と虚部から位相差を求め、ここから次式（４）に示すように、誤差周波数Δｆを算出する。
【０１１２】
【数４】
【０１１３】
増幅利得制御部２１０は、受信信号処理部２０６からの自動利得制御増幅部２０１による利得制御後のディジタル受信信号Ｓ２０６、Ａ／Ｄコンバータ２０５による受信信号電力観測部２０２の受信信号ＲＳのピークレベルを示すディジタル電界強度信号ＲＳＳＩＤ、バースト検出部２０９からの同期タイミング窓信号としての第１および第２の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）、並びにタイミング制御部２１０による第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）に基づいて、以下に詳述するように、同期バースト検出タイミングに合わせて、自動利得制御増幅部２０１の利得を制御するための制御利得電圧Ｖａｇｃ を変化させて利得制御を行っ受信信号が最適な信号レベルとなるよう制御して、利得制御信号Ｖａｇｃ をＤ／Ａコンバータ２０４を介して自動利得制御増幅部２０１に出力する。
【０１１４】
以下、増幅利得制御２１０の利得制御動作について、図１５、図１６、および図１７のフローチャートに関連付けて詳述する。
本実施形態では、受信信号のプリアンブル区間内で、高速かつ高性能なレベル補足を実現するため、３段階のレベル補足を行う。
【０１１５】
第１段階として、バースト検出開始時（ＳＴ１）には、増幅利得制御部２１１より利得制御信号Ｖａｇｃ を最大値で出力し（ＳＴ２）、自動利得制御増幅部２０１の利得を最大（第１の利得）に設定し（ＳＴ３）、遅延部２０８とバースト検出部２０９の組み合わせによりバースト検出を行う。
このとき、Ａ／Ｄコンバータ２０３の出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
また、プリアンブル信号が歪んでいても、バースト検出部２０９に自己相関回路２０９０１を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１１６】
このようにして、受信信号ＲＳの先頭のプリアンブル信号の到来を待つ（ＳＴ４）。
これと並行して、受信信号電力観測部２０２にて受信信号電力を観測し、受信信号電力信号である電界強度信号ＲＳＳＩをＡ／Ｄコンバータ２０５を介してディジタル信号ＲＳＳＩＤとして入力する（ＳＴ５）。
ここでは、前述したように、急激な信号変化に対応するため、平均値ではなく尖頭値（ピーク値）を検波する。なお、バースト検出開始時にリセット信号を与え、尖頭値検波回路をリセットし、それ以降の最大尖頭値を観測する。
【０１１７】
第２段階として、バースト検出時（ＳＴ６）には、バースト検出部２０９による第１の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ）を受けて（ＳＴ７）、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得を計算し（ＳＴ８）、利得制御信号Ｖａｇｃ を計算値ＣＶ１に設定し（ＳＴ９）、Ｄ／Ａコンバータ２０４を介して自動利得制御増幅部２０１の利得を計算値ＣＶ１（第２の利得）に設定する（ＳＴ１０）。
【０１１８】
このときの制御利得ＣＧ１は、次式に基づいて計算される。
【０１１９】
【数５】
ＣＧ１〔ｄＢ〕＝ＶＲＳＳＩ〔ｄＢｖ〕−Ｖｒｅｆ１〔ｄＢｖ〕 …（５）
【０１２０】
ここでＶＲＳＳＩは受信信号電力観測部２０２で観測された受信信号電力値を、Ｖｒｅｆ１はＡ／Ｄコンバータ２０３を歪ませない適切な値である第１の基準信号電力値をそれぞれ示している。
【０１２１】
ただし、このときに自動利得制御増幅部２０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となる。
このため、この利得でＡ／Ｄコンバータ２０３を無歪みで通した後に、増幅利得制御部２１１にて受信信号のディジタル値を積分して正確な信号電力を測定しておく（ＳＴ１１）。
【０１２２】
第３段階として、第２段階にてある程度時間が経過した後、バースト検出部２０９による第２の同期検出信号Ｓ２０９Ｗ（ｙｐｕｌｓｅ）を受けて（ＳＴ１２）、Ａ／Ｄコンバータ２０３を無歪みで通した受信信号Ｓ２０６のディジタル積分値に基づいて利得を計算し（ＳＴ１３）、利得制御信号Ｖａｇｃ を計算値ＣＶ２に設定し（ＳＴ１４）、Ｄ／Ａコンバータ２０４を介して自動利得制御増幅部２０１の利得を計算値ＣＶ２（第３の利得）に設定し、最適化する（ＳＴ１５）。
【０１２３】
このときの制御利得ＣＧ２は、次式に基づいて計算される。
【０１２４】
【数６】
ＣＧ２〔ｄＢ〕＝ＶＩ〔ｄＢｖ〕−Ｖｒｅｆ２〔ｄＢｖ〕 …（６）
【０１２５】
ここでＶＩは増幅利得制御部２１１にて積分したＡ／Ｄコンバータ２０３を通過後の受信信号電力値を、Ｖｒｅｆ２は第２の基準信号電力値で、利得制御後の受信信号電力の最適値をそれぞれ示している。
【０１２６】
こうして、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定する（ＳＴ１６）。
【０１２７】
そして、タイミング制御部２１０による第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）が入力されると、上記ステップＳＴ１の処理に移行する。
なお、バースト検出を開始することになるため、受信信号電力観測部２０２にリセット信号を与え、ピーク検出回路２０２１をリセットし、それ以降の最大ピーク値を観測する。
【０１２８】
以上により、最適な利得値への高速かつ正確なレベル補足が実現できる。
【０１２９】
図１８は、図１の増幅利得制御部２１１の具体的な構成例を示す回路図である。
【０１３０】
増幅利得制御部２１１は、図１８に示すように、初期利得テーブル２１１０１、ＲＳＳＩ調整テーブル２１１０２、乗算器２１１０３，２１１０４、加算器２１１０５〜２１１０８、遅延量が４８クロック分の遅延部２１１０９、遅延器２１１１０、対数変換部２１１１１、ステートマシーン回路２１１１２、利得選択回路２１１１３、および制御利得調整テーブル２１１１４を有している。
【０１３１】
この増幅利得制御部２１１は、同期検出のタイミングパルス、すなわちトリガ信号ｒｘｗｎｄｗ、バースト検出部２０９による第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅ、並びにタイミング制御部２１０による第３の同期検出信号ｃｐｕｌｓｅに基づくステートマシン構成をとっており、各ステート０〜３において異なる自動利得制御増幅部２０１のゲインａｇｃが出力されるように制御している。
【０１３２】
図１９は、図１８の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
図１９において、（Ａ）は入力信号Ｓ２０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、（Ｂ）はトリガ信号ｒｘｗｎｄｗを示し、（Ｃ）は第１の同期検出信号ｘｐｕｌｓｅを示し、（Ｄ）は第２の同期検出信号ｙｐｕｌｓｅを示し、（Ｅ）は第３の同期検出信号ｃｐｕｌｓｅを示し、（Ｆ）はステートを示し、（Ｇ）は利得制御信号Ｖａｇｃ を示し、（Ｈ）は自動利得制御増幅部２０１から出力される受信信号ＲＸを示している。
【０１３３】
以下、図１８の増幅利得制御部における各ステートにおける動作を図１９に関連付けて説明する。
【０１３４】
ステート０（初期モード、 ｒｘｗｎｄｗ 待ち受けモード）
フラグ信号ＳｔａｔｉｏｎＩＤ に基づき初期利得テーブル２１１０１から適切な利得を選択する。本実施形態では、最大利得となるように初期利得テーブル２１１０１が設定されている。
そして、図１９（Ｂ），（Ｆ），（Ｇ）に示すように、トリガ信号ｒｘｗｎｄｗの立ち上がりタイミングでこれを利得選択回路２１１１３を通し、制御利得調整テーブル２１１１４から利得制御信号Ｖａｇｃ として出力し、ステート１に移行する。
【０１３５】
ステート１（ｘｐｕｌｓｅ待ち受けモード）
図１９（Ｆ），（Ｇ）に示すように、利得制御信号Ｖａｇｃ として、初期Ｆ利得テーブル２１１０１で定まる初期利得（最大利得）を出力する。
Ａ／Ｄコンバータ２０５を介して電界強度信号ＲＳＳＩを受けて受信信号電力に基づくＲＳＳＩ利得ｇａｉｎ ｒｓｓｉを加算器２１１０８において式（６）のように算出する。そして、図１９（Ｃ），（Ｆ），（Ｇ）に示すように、第１の同期検出信号ｘｐｕｌｓｅの入力タイミングで、利得選択回路２１１１３の選択利得を初期利得から加算器２１１０８によるＲＳＳＩ利得ｇａｉｎ ｒｓｓｉに切り替えて、制御利得調整テーブル２１１１４から利得制御信号Ｖａｇｃ として出力し、ステート２に移行する。
【０１３６】
【数７】
ｇａｉｎ ｒｓｓｉ ＝ ｒｓｓｉｒｅｆ − ｒｓｓｉ ＋ ４０ …（６）
【０１３７】
ここで、ｒｓｓｉｒｅｆ はＲＳＳＩ基準値でビット幅を８ビットにする関係上あらかじめ４０減算した値としており、ゲイン計算時に４０を加算して補正している。
【０１３８】
ステート２（ｙｐｕｌｓｅ待ち受けモード）
図１９（Ｆ），（Ｇ）に示すように、利得制御信号Ｖａｇｃ として、ＲＳＳＩ利得ｇａｉｎ ｒｓｓｉを出力する。
乗算器２１１０３で入力信号ｓｙ ｒｅを二乗し、乗算器２１１０４で入力信号ｓｙ ｉｍを二乗し、これらを加算器２１１０５で加算することにより入力受信信号の振幅を求め、さらに、加算器２１１０６、遅延部２１１０９、および遅延器２１１０を通してディジタル積分値を求め、対数変換部２１１１１において受信信号レベルａｄｓｓｉを式（７）のように算出する。
【０１３９】
【数８】
ａｄｓｓｉ＝４×１０ｌｏｇ（ｌｏｇ（ｒｅ２ ＋ｉｍ２ ） …（７）
【０１４０】
そして、受信信号レベルａｄｓｓｉと利得制御後の受信信号電力の最適値ａｄｓｓｉｒｅｆ、および今選択しているＲＳＳＩ利得ｇａｉｎ ｒｓｓｉを用いて、ａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉを式（８）のように算出する。そして、図１９（Ｄ），（Ｆ），（Ｇ）に示すように、第２の同期検出信号ｙｐｕｌｓｅの入力タイミングで、利得選択回路２１１１２の選択利得をＲＳＳＩ利得ｇａｉｎ ｒｓｓｉから加算器２１１０７によるａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉに切り替えて、制御利得調整テーブル２１１１４から利得制御電圧信号Ｖａｇｃ として出力し、ステート３に移行する。
【０１４１】
【数９】
ｇａｉｎ ａｄｓｓｉ ＝ ａｄｓｓｉｒｅｆ − ａｄｓｓｉ ＋ ｇａｉｎ ｒｓｓｉ …（８）
【０１４２】
ステート３（ｃｐｕｌｓｅ待ち受けモード）
図１９（Ｆ），（Ｇ）に示すように、利得制御信号Ｖａｇｃ として、ａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉを出力する。
そして、図１９（Ｅ），（Ｆ）に示すように、第３の同期検出信号ｃｐｕｌｓｅの入力タイミングでステート０に移行する。
ただし，得制御電圧信号Ｖａｇｃ は、ａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉを保持する。
【０１４３】
次に、図１の構成による動作を説明する。
【０１４４】
まず、バースト検出を開始するに際して、増幅利得制御部２１１よりトリガ信号ｒｘｗｎｄｗをトリガとして利得制御信号Ｖａｇｃ が最大値に設定されて出力される。この利得制御信号Ｖａｇｃ は、Ｄ／Ａコンバータ２０４でアナログ信号に変換されて自動利得制御増幅部２０１に供給される。
自動利得制御増幅部２０１では、アナログ信号である利得制御信号Ｖａｇｃ を受けて、利得が最大の第１の利得に設定される。
この状態において、受信信号ＲＳの入力待ち状態となる。
【０１４５】
このような状態において、まず、受信信号ＲＳの先頭のプリアンブル信号が自動利得制御増幅部２０１に入力される。
自動利得制御増幅部２０１では、受信信号ＲＳのプリアンブル信号の前半の略Ｘ区間が最大利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ２０３に出力される。
これと並行して、受信信号ＲＳのプリアンブル信号が受信信号電力観測部２０２に入力される。受信信号電力観測部２０２において、受信信号ＲＳの電力が観測されてピーク電圧が測定され、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換されてＡ／Ｄコンバータ２０５に出力される。
この受信信号電力信号である電界強度信号ＲＳＳＩは、Ａ／Ｄコンバータ２０５を介してディジタル信号ＲＳＳＩＤとして増幅利得制御部２１１に入力される。
【０１４６】
Ａ／Ｄコンバータ２０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部２０６に供給される。
このとき、Ａ／Ｄコンバータ２０３の出力信号は歪んでしまうが、データ信号ではないので受信信号品質の劣化は招かない。
【０１４７】
受信信号処理部２０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、このときはバースト検出部２０９による誤差検出周波数Δｆが供給されていないことから、周波数オフセットの補正は行われず、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力される。
【０１４８】
遅延部２０８では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ２０８としてバースト検出部２０９に出力される。
バースト検出部２０９では、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、まず、プリアンブル信号の前半Ｘ区間を検出したことを示す第１の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ）が生成されて、増幅利得制御部２１１に出力される。
なお、プリアンブル信号が歪んでいても、バースト検出部２０９に自己相関回路を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１４９】
また、バースト検出部２０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部２０６に出力される。
【０１５０】
増幅利得制御部２１１では、バースト検出部２０９によるバースト同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ）を受けて、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得が計算されて、利得制御信号Ｖａｇｃ が計算値ＣＶ１に設定される。
この利得制御信号Ｖａｇｃ は、Ｄ／Ａコンバータ２０４でアナログ信号に変換されて自動利得制御増幅部２０１に供給される。
自動利得制御増幅部２０１では、アナログ信号である利得制御信号Ｖａｇｃ を受けて、利得が計算値の第２の利得に設定される。
ただし、このときに自動利得制御増幅部２０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となっている。
【０１５１】
自動利得制御増幅部２０１では、受信信号ＲＳのプリアンブル信号の残りのＸ区間および後半のＹ区間が受信信号レベルに応じた第２の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ２０３に出力される。
Ａ／Ｄコンバータ２０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部２０６に供給される。
このとき、Ａ／Ｄコンバータ２０３の入力信号はＡ／Ｄコンバータ２０３を歪ませない適切な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ２０３の出力信号には歪み発生しない。
【０１５２】
受信信号処理部２０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、バースト検出部２０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行わて、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力される。
【０１５３】
遅延部２０８では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ２０８としてバースト検出部２０９に出力される。
バースト検出部２０９では、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、プリアンブル信号の後半Ｙ区間を検出したことを示す同期検出信号Ｓ２０９Ｗ（ｙｐｕｌｓｅ）が生成されて、増幅利得制御部２１１に出力される。
【０１５４】
また、バースト検出部２０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部２０６に出力される。
【０１５５】
増幅利得制御部２１１においては、受信信号電力に基づく利得でＡ／Ｄコンバータ２０３を無歪みで通したの信号Ｓ２０６を受けて、受信信号のディジタル値が積分されて正確な信号電力が測定される。
また、増幅利得制御部２１１では、バースト検出部２０９による第２の同期検出信号Ｓ２０９Ｗ（ｙｐｕｌｓｅ）を受けて、Ａ／Ｄコンバータ２０３を無歪みで通した受信信号Ｓ２０６のディジタル積分値に基づいて利得が計算されて、利得制御信号Ｖａｇｃ が計算値ＣＶ２に設定される。
【０１５６】
この利得制御信号Ｖａｇｃ は、Ｄ／Ａコンバータ２０４でアナログ信号に変換されて自動利得制御増幅部２０１に供給される。
自動利得制御増幅部２０１では、アナログ信号である利得制御信号Ｖａｇｃ を受けて、利得が最適な計算値の第３の利得に設定される。
【０１５７】
自動利得制御増幅部２０１では、受信信号ＲＳのプリアンブル信号の残りのＹ区間およびＣ１６以降のリファレンスＣ６４やデータが受信信号レベルに応じた第３の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ２０３に出力される。
Ａ／Ｄコンバータ２０３では、受信信号ＲＳのリファレンスＣ６４やデータ部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部２０６に供給される。
このとき、Ａ／Ｄコンバータ２０３の入力信号はＡ／Ｄコンバータ２０３を歪ませない最適な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ２０３の出力信号には歪み発生しない。
【０１５８】
受信信号処理部２０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、バースト検出部２０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行わて、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力される。
【０１５９】
遅延部２０８では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ２０８としてバースト検出部２０９に出力される。
バースト検出部２０９では、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との自己相関および相互相関がとられる。
そして、相互相関結果である相互相関電力がタイミング制御部２１０に供給され、これに基づきピークタイミングが観測され、このピークタイミングから所定時間後に第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）が増幅利得制御部２１１に出力され、ＦＦＴタイミング信号ＴＦＦＴがＯＦＤＭ復調部２０７に出力される。
第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）を受けた増幅利得制御部２１１では、初期モード、すなわちトリガ信号ｒｘｗｎｄｗの待ち受けモードに戻る。
以降、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定される。
【０１６０】
ＯＦＤＭ復調部２０７では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍがタイミング制御部２１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離散フーリエ変換されてＯＦＤＭ信号が復調される。
【０１６１】
以上説明したように、本実施形態によれば、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部２０１と、自動利得制御増幅部２０１の出力信号をアナログ信号からディジタル信号に変換するＡ／Ｄコンバータ２０３と、受信信号の電力を検出する受信信号電力観測部２０２と、自動利得制御増幅部の出力を一定時間遅延させる遅延部２０８と、ディジタル受信信号と遅延部の出力信号の相関演算に基づいてバースト検出を行い、プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部２０９と、バースト検出開始を示すトリガ信号を受けると、最大値もって増幅するように利得制御信号を自動利得制御増幅部に出力し、バースト検出部により第１のバースト同期検出信号を受けると、受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように利得制御信号を自動利得制御増幅部に出力し、第２の利得で増幅されたディジタル受信信号を受けて積分し受信信号電力値を求め、バースト検出部により第２のバースト同期検出信号を受けると、求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように利得制御信号を自動利得制御増幅部に出力する増幅利得制御部２１１とを設けたので、以下の効果を得ることできる。
【０１６２】
高速かつ正確なレベル補足を行うことが可能となる。その結果、無線ＬＡＮ等のバースト同期型通信システムにおいて、高性能な受信品質を実現できる利点がある。
【０１６３】
また、プリアンブル信号が２段階に分けてバースト検出できる場合には、最初のバースト検出時に荒い利得制御を、次のバースト検出時に精密な利得制御を行うことで、最初のバースト検出のタイミングを誤った場合のリカバリーを行うことができる。
また、ディジタル積分される信号のパターンを特定でき、より正確なレベル補足ができる。
また、最初のバースト検出が誤りであった場合でも、２回目のバースト検出ができるか否かで判別ができ、誤ったタイミングでのレベル補足を回避できる。
【０１６４】
なお、１回目のバースト検出の後、一定時間たっても２回目のバースト検出がなされなかった場合には、レベル補足をリセットして、レベル補足の第１段階に戻るようにすることで、次に来るバースト信号をより高確率で検出可能とすることができる。
【０１６５】
また、Ｗｉｒｅｌｅｓｓ１３９４システムでは、同期転送モードをサポートするために、一定間隔でデータ信号中にリファレンス信号が挿入されている。
このリファレンス信号のタイミングで、増幅利得制御部２１１からの利得制御信号を変化させることでレベル補足の微調整ができ、同期転送モードでの受信性能を高品質に保つことが可能となる。
なお、リファレンス信号のタイミングで増幅利得制御部２１１からの出力する利得制御信号は、前回のリファレンス信号のＣ６４区間でのディジタル積分値を元に上記（６）を用いて計算することができる。
【０１６６】
このように、同期転送モードをサポートしていて、データ信号中に一定期間ごとにリファレンス信号を挿入してある場合には、リファレンス信号ごとにレベル補足の微調整を行うことで、マルチパス環境下でのレベル補足をより正確に実現できることができる利点がある。
【０１６７】
【発明の効果】
以上説明したように、本発明によれば、高速かつ正確なレベル補足を行うことが可能となる。その結果、無線ＬＡＮ等のバースト同期型通信システムにおいて、高性能な受信品質を実現できる利点がある。
【０１６８】
また、プリアンブル信号が２段階に分けてバースト検出できる場合には、最初のバースト検出時に荒い利得制御を、次のバースト検出時に精密な利得制御を行うことで、最初のバースト検出のタイミングを誤った場合のリカバリーを行うことができる。
【０１６９】
また、Ｗｉｒｅｌｅｓｓ１３９４システムのように、同期転送モードをサポートしていて、データ信号中に一定期間ごとにリファレンス信号を挿入してある場合には、リファレンス信号ごとにレベル補足の微調整を行うことで、マルチパス環境下でのレベル補足をより正確に実現できることができる利点がある。
【図面の簡単な説明】
【図１】本発明に係る自動利得制御回路を適用したバースト同期復調装置の一実施形態を示すブロック構成図である。
【図２】ＩＥＥＥ８０２． １１ａシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図３】ＢＲＡＮシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図４】Ｗｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図５】Ｗｉｒｅｌｅｓｓ１３９４システムにおいて一定期間以上のデータ信号区間にリファレンス信号ＲＥＦを挿入している信号形態を示す図である。
【図６】図１の自動利得制御増幅部の具体的な構成を示す回路図である。
【図７】図６の利得制御増幅器の利得制御特性例を示す図である。
【図８】受信信号の入力レベルに対する受信信号電力観測部の出力特性を示す図である。
【図９】図１の受信信号処理部の具体的な構成例を示す回路図である。
【図１０】図１のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【図１１】図１０の自己相関回路の構成例を示す回路図である。
【図１２】図１０の相互相関回路の構成例を示す回路図である。
【図１３】バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
【図１４】バースト検出部の相互相関処理から同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
【図１５】本発明に係る増幅利得制御部における利得制御動作の第１段階を説明するためのフローチャートである。
【図１６】本発明に係る増幅利得制御部における利得制御動作の第２段階を説明するためのフローチャートである。
【図１７】本発明に係る増幅利得制御部における利得制御動作の第３段階を説明するためのフローチャートである。
【図１８】図１の増幅利得制御部の具体的な構成例を示す回路図である。
【図１９】図１８の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
【図２０】バースト同期を用いた無線通信システムに適用可能な従来のＡＧＣ回路を搭載した復調装置の構成例を示すブロック図である。
【符号の説明】
２０…バースト同期復調装置、２０１…自動利得制御増幅部（ＡＧＣＡＭＰ）、２０２…受信信号電力観測部、２０３…Ａ／Ｄコンバータ（ＡＤＣ）、２０４…ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）、２０５…Ａ／Ｄコンバータ（ＡＤＣ）、２０６…受信信号処理部、２０７…ＯＦＤＭ復調部（ＤＥＭＯＤ）、２０８…遅延部（ＤＬＹ）、２０９…バースト検出部（ＢＤＴ）、２１０…タイミング制御部（ＴＭＧ）、２１１…増幅利得制御部（ＡＧＣＴＬ）。
【発明の属する技術分野】
本発明は、無線通信システムの受信機等に適用される自動利得制御回路、およびその方法、並びにそれを用いた復調装置に係り、特に、たとえば直交周波数分割多重（ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘｉｎｇ）変調方式で変調され、この変調パケット信号の先頭にプリアンブル信号を含むバースト信号が付加された無線信号を受信する無線通信システム等に適用される自動利得制御回路およびその方法、並びにそれを用いた復調装置に関するものである。
【０００２】
【従来の技術】
ディジタル復調装置では、アナログ信号をディジタル信号に変換するアナログ／ディジタル（Ａ／Ｄ）コンバータのダイナミックレンジには限りがある。
このため、Ａ／Ｄコンバータのダイナミックレンジを越えてＡ／Ｄ変換されたディジタル信号は、信号歪みを含んだ形態で出力されることになる。
また、無線ＬＡＮシステム等の無線通信システムのように、多数の機器間での通信が行われるシステムでは、個別機器の送信出力および機器間の距離により、受信信号レベルが大きく異なる。
したがって、無線通信システムにおいては、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整する必要がある。このために、無線通信システムの同期復調装置には、受信信号レベルをＡ／Ｄコンバータのダイナミックレンジ内に調整するための回路として、自動利得制御（ＡＧＣ：Ａｕｔｏｍａｔｉｃ Ｇａｉｎ Ｃｏｎｔｒｏｌ）回路が搭載されている。
【０００３】
また、無線通信システムにおいては、変調信号の先頭にプリアンブル信号と呼ばれるバースト信号を挿入して送信している。
そして、同期復調装置に搭載されるＡＧＣ回路は、このバースト信号の期間内にタイミング同期をとる一方、バースト信号の受信レベルに基づいて増幅利得の制御を行う。
このように、いわゆるバースト同期を用いた無線通信システムに適用可能なＡＧＣ回路として、様々な回路が提案されている。
【０００４】
図２０は、バースト同期を用いた無線通信システムに適用可能な従来のＡＧＣ回路を搭載した復調装置の構成例を示すブロック図である。
【０００５】
図２０の装置は、特開平１１−２０５２７８号公報に開示されているものである。
この復調装置１０は、図２０に示すように、自動利得制御増幅部（ＡＧＣＡＭＰ）１０１、Ａ／Ｄコンバータ（ＡＤＣ）１０２、ＯＦＤＭ復調部（ＤＥＭＯＤ）１０３、遅延部（ＤＬＹ）１０４、バースト検出部（ＢＤＴ）１０５、パケット検出部（ＰＤＴ）１０６、および増幅利得制御部（ＡＧＣＴＬ）１０７により構成されている。
【０００６】
このような構成を有する復調装置１０においては、図示しないアンテナにより受信されたＯＦＤＭ受信信号ＲＳが、自動利得制御増幅部１０１に入力される。
自動利得制御増幅部１０１では、受信信号ＲＳが自動利得制御され、最適な信号レベルとしてＡ／Ｄコンバータ１０２に出力される。なお、自動利得制御増幅部１０１では、増幅利得制御部１０７による制御信号Ｓ１０７により自動利得制御を行場合と制御利得を固定する場合が制御される。
Ａ／Ｄコンバータ１０２においては、入力された受信信号がアナログ信号からディジタル信号に変換されて、ディジタル受信信号Ｓ１０２がＯＦＤＭ復調部１０３、遅延部１０４、およびバースト検出部１０５に出力される。
【０００７】
ＯＦＤＭ復調部１０３では、ディジタル受信信号Ｓ１０２がバースト検出部１０５の出力に基づいて離散フーリエ変換されてＯＦＤＭ信号が復調され、この復調信号Ｓ１０３がパケット検出部１０６および次段の処理回路に出力される。
遅延部１０４では、ディジタル受信信号Ｓ１０２がバースト周期分遅延され、信号Ｓ１０４としてバースト検出部１０５に出力される。
【０００８】
バースト検出部１０５におていは、ディジタル受信信号Ｓ１０２とその遅延信号Ｓ１０４との相関がとられ、通信システムの定めた周期のバースト信号が検出され、検出結果が信号Ｓ１０５としてＯＦＤＭ復調部１０３および増幅利得制御部１０７に出力される。
【０００９】
また、パケット検出部１０６では、ＯＦＤＭ復調部１０３による復調信号Ｓ１０３からパケット先頭のユニークワードが検出され、パケットが正確に復調されたか否かが検出され、また、パケットの終了時刻の検出が行われ、検出結果が信号Ｓ１０６として増幅利得制御部１０７に出力される。
【００１０】
増幅利得制御部１０７においては、バースト検出部１０５による出力信号Ｓ１０５およびパケット検出部１０６の出力信号Ｓ１０６に基づいて、自動利得制御増幅部１０１の自動利得制御を固定にするか否かの判別が行われ、判別結果が制御信号Ｓ１０７として自動利得制御増幅部１０１に出力される。
【００１１】
このように図２０の復調装置は、バースト同期系においてバースト同期が確立したか否かにより自動利得制御増幅部１０１における制御利得を固定または変動させるもので、バースト同期のタイミングとデータ・パケットのタイミングを時分割して通信するバースト同期通信システムに適している。
【００１２】
【発明が解決しようとする課題】
ところで、ＯＦＤＭ変調方式は、一次変調（ＱＰＳＫ，１６ＡＳＡＭ等）を行った送信信号シンボルを、２のｎ乗個まとめて逆フーリエ変換することで、周波数軸上にそれぞれ直交する２のｎ乗本のサブキャリアを構成する変調方式である。
ＯＦＤＭ変調方式によるＯＦＤＭ変調信号は、複数の変調波の合成信号であることから、平均振幅に対するピーク振幅の比が大きく振幅変動が大きい。
【００１３】
したがって、上述した従来の自動利得制御回路を、ＯＦＤＭ受信信号のようなデータの変化の激しい通信システムに適用する場合には、個々のデータ変化に追従した利得引き込みによる回路歪の発生を抑圧するために、自動利得制御回路の時定数を長くしている。
そのため、従来の自動利得制御回路では、バースト同期の期間が短いと最適利得への引き込みが行えなくなる。
その結果として、何回かのパケットにわたって徐々に最適利得に引き込んでいくようになり、先頭パケットでの誤りが発生し、データの再送等による通信効率の劣化を招くという不利益がある。
【００１４】
また、無線ＬＡＮシステムのように、多数の機器間での通信が行われるシステムでは、個別機器の送信出力および機器間の距離により、受信信号レベルが大きく異なるため、長い時定数による自動利得制御回路では、それぞれのパケットに最適な利得ではなく、全てのパケットの最適利得の平均利得に引き込まれてしまい、システムが崩壊してしまう可能性がある。
【００１５】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、高速かつ正確なレベル捕捉を実現でき、ひいては、誤りの発生を防止でき、システムの崩壊を防止できる自動利得制御回路およびその方法、並びにそれを用いた復調装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００１７】
また、本発明の第２の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００１８】
また、本発明の第１または第２の観点では、上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００１９】
また、本発明の第１または第２の観点では、上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、上記バースト検出部の相関演算結果を受けて上記リファレンス信号を検出し、上記第２のバースト同期検出信号または第３のバースト同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、上記増幅利得制御部は、上記第２のバースト同期検出信号または第３のバースト同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００２０】
また、本発明の第１または第２の観点では、上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する。
【００２１】
また、本発明の第１または第２の観点では、上記受信信号電力観測部は、受信信号のピーク値を検出する。
【００２２】
また、本発明の第１または第２の観点では、受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う。
【００２３】
また、本発明の第１または第２の観点では、上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する。
【００２４】
また、本発明の第３の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、少なくとも検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００２５】
また、本発明の第４の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御回路であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する。
【００２６】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない基準信号電力値に基づいて計算する。
【００２７】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した基準信号電力値に基づいて計算する。
【００２８】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない第１の基準信号電力値に基づいて計算し、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した第２の基準信号電力値に基づいて計算する。
【００２９】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００３０】
また、本発明の第３または第４の観点では、上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、上記バースト検出信号の相関演算結果を受けて上記リファレンス信号を検出し、第２のバースト同期検出信号または第３の同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、上記増幅利得制御部は、上記第２のバースト同期検出信号または第３の同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する。
【００３１】
また、本発明の第３または第４の観点では、上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する。
【００３２】
また、本発明の第３または第４の観点では、上記受信信号電力観測部は、受信信号のピーク値を検出する。
【００３３】
また、本発明の第３または第４の観点では、受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う。
【００３４】
また、本発明の第３または第４の観点では、上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する。
【００３５】
また、本発明の第５の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御方法であって、バースト検出を開始するに際して、あらかじめ設定した第１の利得をもって増幅するように上記増幅利得を設定し、バースト検出が開始されると、受信信号を第１の利得をもって増幅し、これと並行して上記受信信号の電力を検出し、検出した受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記増幅利得を設定し、上記第２の利得で増幅された受信信号の電力値を求め、上記第２の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいてバースト検出を行い、バーストが検出されると上記求めた第２の利得で増幅された受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記増幅利得を設定する。
【００３６】
また、本発明の第６の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御方法であって、バースト検出を開始するに際して、あらかじめ設定した第１の利得をもって増幅するように上記増幅利得を設定し、バースト検出が開始されると、受信信号を第１の利得をもって増幅し、これと並行して上記受信信号の電力を検出し、上記第１の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいて上記プリアンブル信号の前半区間のバースト検出を行い、前半区間でのバーストが検出されると検出した受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記増幅利得を設定し、上記第２の利得で増幅された受信信号の電力値を求め、上記第２の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいて上記プリアンブル信号の後半区間のバースト検出を行い、後半区間でのバーストが検出されると上記求めた第２の利得で増幅された受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記増幅利得を設定する。
【００３７】
また、本発明の第５または第６の観点では、上記第３の利得を設定後、次のバースト検出開始まで、上記増幅利得を当該第３の利得に固定する。
【００３８】
また、本発明の第５または第６の観点では、上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、上記バースト検出時の相関演算結果を受けて上記リファレンス信号を検出し、上記リファレンス信号が検出されるとバースト検出開始指令の待ち受けモードに移行し、次のバースト検出開始指令を受けるまで上記増幅利得を上記第３の利得に固定する。
【００３９】
また、本発明の第５または第６の観点では、受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、上記リファレンス信号区間中に上記第３の利得の値の微調整を行う。
【００４０】
また、本発明の第５または第６の観点では、上記リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する。
【００４１】
また、本発明の第７の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４２】
また、本発明の第８の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４３】
また、本発明の第９の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、少なくとも検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４４】
本発明の第１０の観点は、データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、上記受信信号の電力を検出する受信信号電力観測部と、上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部とを有する自動利得制御回路を含む。
【００４５】
また、本発明の第７、第８、第９、または第１０の観点では、上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている。
【００４６】
本発明によれば、バースト検出を開始するに際して、増幅利得制御部より利得制御信号が自動利得制御増幅部に出力されて、自動利得制御増幅部の増幅利得があらかじめ設定した値、たとえば最大値の第１の利得に設定される。
この状態において、受信信号の入力待ち状態となる。
このような状態において、まず、受信信号の先頭のプリアンブル信号が自動利得制御増幅部に入力される。
自動利得制御増幅部では、たとえば受信信号のプリアンブル信号の前半区間が第１の利得（最大利得）をもって増幅され、たとえばＡ／Ｄコンバータに出力される。
これと並行して、受信信号のプリアンブル信号が受信信号電力観測部に入力される。受信信号電力観測部において、受信信号の電力が観測されてたとえばピーク電圧が測定され、入力される受信信号レベルに応じた値をとる受信信号電力値が増幅利得制御部に供給される。
【００４７】
Ａ／Ｄコンバータでは、受信信号のプリアンブル信号部分がアナログ信号からディジタル信号に変換され増幅利得制御部、遅延部、およびバースト検出部に供給される。
このとき、Ａ／Ｄコンバータの出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
【００４８】
遅延部では、ディジタル受信信号が、バースト検出のためにバースト周期分遅延されてバースト検出部に出力される。
バースト検出部では、Ａ／Ｄコンバータによるディジタル受信信号と遅延部による遅延信号との相関（自己相関および相互相関）演算が行われる。
そして、たとえば自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、まず、プリアンブル信号の前半Ｘ区間を検出したことを示す第１の同期検出信号が生成されて、増幅利得制御部に出力される。
なお、プリアンブル信号が歪んでいても、バースト検出部に自己相関回路を用いていることから、検出率を低下させることなくバースト検出が可能である。
【００４９】
増幅利得制御部では、バースト検出部による第１のバースト同期検出信号を受けて、受信信号観測部で検出された受信信号電力値およびＡ／Ｄコンバータを歪ませない適切な値に基づいて利得が計算されて、利得制御信号が計算値に設定される。
この利得制御信号は、自動利得制御増幅部に供給される。自動利得制御増幅部では、利得制御信号を受けて、利得が計算値である第２の利得に設定される。
ただし、このときに自動利得制御増幅部の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となっている。
【００５０】
自動利得制御増幅部では、たとえば受信信号のプリアンブル信号の残りの前半区間および後半区間が受信信号レベルに応じた利得をもって増幅され、Ａ／Ｄコンバータに出力される。
Ａ／Ｄコンバータでは、受信信号のプリアンブル信号部分がアナログ信号からディジタル信号に変換され増幅利得制御部、遅延部、およびバースト検出部に供給される。
このとき、Ａ／Ｄコンバータの入力信号はＡ／Ｄコンバータを歪ませない適切な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータの出力信号には歪み発生しない。
【００５１】
遅延部では、ディジタル受信信号が、バースト検出のためにバースト周期分遅延されてバースト検出部に出力される。
バースト検出部では、Ａ／Ｄコンバータによるディジタル受信信号と遅延部による遅延信号との相関（自己相関および相互相関）演算が行われる。
そして、たとえば自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、プリアンブル信号の前半Ｘ区間を検出したことを示す第２の同期検出信号が生成されて、増幅利得制御部に出力される。
【００５２】
増幅利得制御部においては、受信信号電力に基づく利得でＡ／Ｄコンバータを無歪みで通した信号を受けて、たとえば受信信号のディジタル値が積分されて正確な信号電力値が測定される。
また、増幅利得制御部では、バースト検出部による第２のバースト同期検出信号を受けて、Ａ／Ｄコンバータを無歪みで通した受信信号のディジタル積分値およびＡ／Ｄコンバータを歪ませない最適な値に基づいて利得が計算されて、利得制御信号が計算値に設定される。
この利得制御信号は、自動利得制御増幅部に供給される。自動利得制御増幅部では、利得制御信号を受けて、利得が最適な計算値である第３の利得に設定される。
【００５３】
自動利得制御増幅部では、受信信号のプリアンブル信号の残りの後半のＹ区間およびリファレンス信号やデータ信号が受信信号レベルに応じた利得をもって増幅され、Ａ／Ｄコンバータに出力される。
Ａ／Ｄコンバータでは、受信信号のリファレンス信号やデータ部分がアナログ信号からディジタル信号に変換され、増幅利得制御部、遅延部、およびバースト検出部に供給される。
このとき、Ａ／Ｄコンバータの入力信号はＡ／Ｄコンバータを歪ませない最適な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータの出力信号には歪み発生しない。
【００５４】
遅延部では、ディジタル受信信号が、バースト検出のためにバースト周期分遅延されてバースト検出部に出力される。
バースト検出部では、Ａ／Ｄコンバータによるディジタル受信信号と遅延部による遅延信号との相関（自己相関および相互相関）演算が行われる。
そして、たとえば相互相関結果である相互相関電力がタイミング制御部に供給され、これに基づきたとえばピークタイミングが観測され、このピークタイミングから所定時間後に第３の同期検出信号が増幅利得制御部に出力される。
第３の同期検出信号を受けた増幅利得制御部では、初期モード、すなわちトリガ信号の待ち受けモードに戻る。
以降、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定される。
【００５５】
【発明の実施の形態】
図１は、本発明に係る自動利得制御回路を適用したバースト同期復調装置の一実施形態を示すブロック構成図である。
【００５６】
本バースト同期復調装置２０は、図１に示すように、自動利得制御増幅部（ＡＧＣＡＭＰ）２０１、受信信号電力観測部２０２、Ａ／Ｄコンバータ（ＡＤＣ）２０３、ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）２０４、Ａ／Ｄコンバータ（ＡＤＣ）２０５、受信信号処理部（ＲＸＰＲＣ）２０６、ＯＦＤＭ復調部（ＤＥＭＯＤ）２０７、遅延部（ＤＬＹ）２０８、バースト検出部（ＢＤＴ）２０９、タイミング制御部（ＴＭＧ）２１０、および増幅利得制御部（ＡＧＣＴＬ）２１１を主構成要素として有している。
【００５７】
以下、本実施形態において採用するバースト同期通信システムに本発明に係る自動利得制御回路が必要な理由、送信（受信）信号、および図１のバースト復調装置２０の各構成要素の具体的な構成および機能について、順を追って説明する。
【００５８】
本実施形態では、バースト同期通信方式の例として、５ＧＨｚ帯無線ＬＡＮシステムのバースト同期復調装置の自動利得制御システムについて説明する。
【００５９】
５ＧＨｚ帯無線ＬＡＮシステムは、広帯域にわたって優れた通信性能を実現するため、ＯＦＤＭ変調方式が採用されている。
ＯＦＤＭ変調方式は、ゴーストおよびマルチパスに対する強度が大きい反面、回路のノンリニアリティ（非線形性）に対する強度が弱い。
このため、Ａ／Ｄコンバータ等の歪が生じると、受信信号品質の著しい劣化を招いてしまう。
このため、５ＧＨｚ帯無線ＬＡＮシステムでは、変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒のバースト信号を挿入し、この区間内でタイミング同期をとる一方、Ａ／Ｄコンバータ２０３に入力される信号の電圧振幅を歪みの生じない信号許容範囲内にレベル補足する必要がある。
【００６０】
また、プリアンブル信号の後半の数μ秒には、レファレンス信号と呼ばれる伝送路の周波数特性を観測し、プリアンブル信号に続くデータ信号（実際の通信データ）を補正するための基準信号が入っており、レファレンス信号とデータ信号では、Ａ／Ｄコンバータ２０３から出力されたディジタル信号のレベルを変動することは許されず、自動利得制御増幅部２０１の利得を一定に保つ必要がある。
したがって、５ＧＨｚ帯無線ＬＡＮシステムでは、１０μ秒の時間で、歪みの生じない信号許容範囲内にレベル補足する高速かつ高性能の自動利得増幅方式が必要となる。
本実施形態では、後述するように、上記のプリアンブル区間内で行う関する高速かつ高性能なレベル補足を実現するため、３段階のレベル補足を行う。
【００６１】
５ＧＨｚ帯無線ＬＡＮシステムとしては、代表的なものに次の３つのシステムがある。
▲１▼ ＩＥＥＥ ８０２． １１ａ、
▲２▼ ＢＲＡＮ、
▲３▼ Ｗｉｒｅｌｅｓｓ １３９４。
【００６２】
図２はＩＥＥＥ８０２． １１ａシステムの代表的なプリアンブル信号を含むバースト信号部を示す図、図３はＢＲＡＮシステムの代表的なプリアンブル信号を含むバースト信号部を示す図、図４はＷｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【００６３】
図２〜図４に示す各システムのプリアンブル信号において、Ａ１６、Ｂ１６等は、パターンの識別とバースト周期を表し、ＩＡ１６は、Ａ１６の位相反転したパターンを表している。
また、Ｃ６４はリファレンス信号を表しており、Ｃ１６およびＣ３２はこのガードインターバル部を示している。
【００６４】
ＩＥＥＥ８０２． １１ａでは、パターンＢ１６が１０回繰り返されているのに対して、ＢＲＡＮでは最初の５周期が異なる（Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６）。
また、、Ｗｉｒｅｌｅｓｓ１３９４では１０周期全てが異なるパターンとなっている。具体的には、Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，Ａ１６，Ａ１６，ＩＡ１６，Ａ１６，ＩＡ１６，ＩＡ１６のパターンとなっている。
【００６５】
また、Ｗｉｒｅｌｅｓｓ１３９４システムでは、同期転送モードをサポートしているため、映像信号などの連続した信号を通信することができる。
しかしながら、長期間におよぶデータ信号を通信しているとマルチパス環境下では受信信号先頭のプリアンブル信号でのリファレンス信号の受信時の伝送特性から伝送特性が変化してしまい、受信性能が劣化しています。
このため、一定期間以上のデータ信号区間には、図５に示すように、リファレンス信号ＲＥＦを挿入している。これにより、このリファレンス信号ごとに伝送特性を測定し直し、受信性能の劣化を防いでいる。
【００６６】
以上のように変調信号の先頭にプリアンブル信号と呼ばれる１０〜２０μ秒の信号を含むバースト信号部が挿入されて受信信号を復調する復調装置の各要素は、以下のような構成および機能を有する。
【００６７】
自動利得制御増幅部２０１は、図示しないアンテナで受信された受信信号ＲＳをＤＡＣ２０４を介して供給される増幅利得制御部２１１による利得制御信号Ｖａｇｃ のレベルに基づいて自動利得制御し、所望レベルの信号ＲＸをとしてＡ／Ｄコンバータ２０３に出力する。なお、自動利得制御増幅部２０１では、増幅利得制御部２１１による利得制御信号Ｖａｇｃ により自動利得制御を行う場合と制御利得を固定する場合に制御される。
【００６８】
図６は、自動利得制御増幅部２０１の具体的な構成を示す回路図である。
自動利得制御増幅部２０１は、図６に示すように、利得制御増幅器（ＧＣＡ）２０１１、局部発振器２０１２、乗算器２０１３、増幅器２０１４、および帯域幅が数十ＭＨｚの帯域通過フィルタ（ＢＰＦ）２０１５を有する。
これらの構成要素のうち局部発振器２０１２および乗算器２０１３により周波数変換回路が構成されている。局部発振器２０１２は、たとえばキャリア周波数ｆＣＷの信号ｅ〔ｊ２πｆＣＷｔ〕を乗算器２０１３に出力する。ただし、〔 〕はｅのべき乗を示している。
【００６９】
図６の自動利得制御増幅部２０１では、受信信号（ＩＦ入力信号）ＲＳは、利得制御増幅器２０１１により利得制御信号Ｖａｇｃ により定まる利得をもって増幅し、局部発振器２０１２および乗算器２０１３からなる周波数変換回路により周波数変換した後、ＢＰＦ２０１５で帯域制限して、出力信号（ＩＦ出力）ＲＸを得る。
【００７０】
また、図７は、図６の利得制御増幅器２０１１の利得制御特性を示す図である。
図７において、横軸が利得制御信号Ｖａｇｃ を、縦軸が利得をそれぞれ示している。
この例では、図７に示すように、利得制御増幅器２０１１は、利得制御信号Ｖａｇｃ が０Ｖ〜１Ｖの範囲で利得は０〜８０ｄＢまでリニア（線形）に変化している。
すなわち、この例では、制御利得範囲は８０ｄＢである。
【００７１】
受信信号電力観測部２０２は、図６に示すように尖頭値検波回路としてのピーク検出回路（Ｐｅａｋ Ｄｅｔ）２０２１を含み、受信信号ＲＳのピーク電圧を測定し、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換してＡ／Ｄコンバータ２０５に出力する。
ここでは、急激な信号変化に対応するため、平均値ではなく尖頭値を検波する。なお、バースト検出開始時にリセット信号を与え、ピーク検出回路（Ｐｅａｋ Ｄｅｔ）２０２１をリセットし、それ以降の最大ピーク値を観測するようにする。
【００７２】
図８は、受信信号の入力レベルに対する受信信号電力観測部２０２の出力特性を示す図である。
図８において、横軸が入力レベルを、縦軸が電界強度信号ＲＲＳＩの電圧をそれぞれ示している。
この例では、図８に示すように、入力レベルが−７０ｄＢｖ〜−２０ｄＢｖの範囲で電界強度信号ＲＳＳＩの電圧は０Ｖ〜２Ｖまでリニア（線形）に変化している。
【００７３】
Ａ／Ｄコンバータ２０３は、自動利得制御増幅器２０１から出力されたアナログ受信信号ＲＸをディジタル信号に変換し、ディジタル受信信号ＲＸＤとして受信信号処理部２０６に出力する。
【００７４】
Ｄ／Ａコンバータ２０４は、増幅利得制御部２１０で発生される利得制御信号Ｖａｇｃ をディジタル信号からアナログ信号に変換して自動制御利得増幅部２０１に出力する。
【００７５】
Ａ／Ｄコンバータ２０５は、受信信号電力観測部２０２から出力された電界強度信号ＲＳＳＩをアナログ信号からディジタル信号ＲＳＳＩＤに変換して増幅利得制御部２１０に出力する。
【００７６】
受信信号処理部２０６は、ディジタル受信信号ＲＸＤをベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換し、ベースバンド信号のサンプリング周波数を低い周波数に変換し（ダウンサンプリングを行い）、バースト検出部２０９による誤差検出周波数Δｆに基づいて複素乗算を行って周波数オフセットの補正を行って、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）を生成し、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力する。
【００７７】
図９は、図１の受信信号処理部２０６の具体的な構成例を示す回路図である。
本受信信号処理部２０６は、図９に示すように、ベースバンド変換回路２０６１、ディジタルローパスフィルタ（ＬＰＦ）２０６２，２０６３、ダウンコンバート回路２０６４，２０６５、および周波数オフセット補正回路２０６６により構成されている。
【００７８】
ベースバンド変換回路２０６１は、局部発振器２０６１１および乗算器２０６１２，２０６１３により構成されている。
ベースバンド変換回路２０６１では、受信信号ＲＸＤ（ｉｆ）に乗算器２０６１２，２０６１３においてキャリア周波数ｆＣＷを乗算することで、式（１）に示すように、入力受信信号ＲＸＤ（ｉｆ）がベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍに変換され、それぞれＬＰＦ２０６２、２０６３に供給される。
【００７９】
【数１】
ｂｂ ｒｅ＝ｉｆ×ｃｏｓ（ ２πｆＣＷｔ）
ｂｂ ｉｍ＝ｉｆ×ｓｉｎ（ ２πｆＣＷｔ） …（１）
【００８０】
ＬＰＦ２０６２および２０６３は、たとえば直線位相ＦＩＲ（Ｆｉｎｉｔｅ ＩｍｐｕｌｓｅＲｅｓｐｏｎｓｅ： 有限インパルス応答）のトランスバーサル型回路構成を有する。
【００８１】
ＬＰＦ２０６２は、ベースバンド信号ｂｂ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｒｅ−１〜１ｒｅ−ｎ−１ と、入力されたベースバンド信号ｂｂ ｒｅおよび各遅延器１ｒｅ−１〜１ｒｅ−ｎ−１ の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎと、ｎ個の乗算器２ｒｅ−１〜２ｒｅ−ｎの出力信号を加算してダウンコンバート回路２０６４に出力する加算器３ｒｅにより構成されている。
【００８２】
ＬＰＦ２０６３は、ベースバンド信号ｂｂ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｎ−１）個の遅延器１ｉｍ−１〜１ｉｍ−ｎ−１ と、入力されたベースバンド信号ｂｂ ｉｍおよび各遅延器１ｉｍ−１〜１ｉｍ−ｎ−１ の出力信号に対してそれぞれフィルタ係数ｈ（０）〜ｈ（ｎ−１）を乗算するｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎと、ｎ個の乗算器２ｉｍ−１〜２ｉｍ−ｎの出力信号を加算してダウンコンバート回路２０６４に出力する加算器３ｉｍにより構成されている。
【００８３】
これらＬＰＦ２０６２，２０６３、およびダウンコンバート回路２０６４，２０６５によりベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍのサンプリング周波数を、たとえば１００ＭＨｚから２５ＭＨｚの信号ｄｃ ｒｅに変換する。
このときＬＰＦ２０６２，２０６３は、ベースバンド信号ｂｂ ｒｅ，ｂｂ ｉｍの帯域を制限して隣接キャリアが折り返らないようにしている。
また、ダウンコンバート回路２０６４，２０６５におけるダウンサンプリングのタイミングは、信号Ｅｎの供給を受けてをクロックを間引いている。
【００８４】
周波数オフセット補正回路２０６６は、局部発振器２０６１、乗算器２０６２〜２０６６５、および加算器２０６６６，２０６６７により構成されている。
【００８５】
周波数オフセット補正回路２０６６は、バースト検出部２０９より与えられる誤差検出周波数Δｆを局部発振器２０６１の発振出力に反映させ、この発振出力と信号ｄｃ ｒｅとを乗算器２０６６２，２０６６５で複素乗算し、発振出力と信号ｄｃ ｉｍとを乗算器２０６６３，２０６６４で複素乗算し、加算器２０６６６で乗算器２０６６２と乗算器２０６６３の出力を加算し、加算器２０６６７で乗算器２０６６４と乗算器２０６６５の出力を加算することにより、下記式（２），（３）に示すような、信号ｓｙ ｒｅおよびｓｙ ｉｍを生成し、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力する。
【００８６】
【数２】
【数３】
ＯＦＤＭ復調部２０７では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍをタイミング制御部２１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離散フーリエ変換してＯＦＤＭ信号を復調し、次段の処理回路に出力する。
【００８９】
遅延部２０８は、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍを、バースト検出のためにバースト周期分遅延させ、信号Ｓ２０８としてバースト検出部２０９に出力する。
なお、ＩＥＥＥ８０２． １１ａシステムのバースト検出では、遅延部２０８の遅延量を１６クロックとして、１６クロック周期のバーストを検出する。
ＢＲＡＮシステムのバースト検出では、遅延部２０８の遅延量を３２クロックとして前半５周期分のバースト検出を行い、遅延部２０８の遅延量を１６クロック遅延とすることで後半５周期分のバースト検出を行えるが、遅延量の異なる遅延手段を２つ必要とする。
Ｗｉｒｅｌｅｓｓ１３９４システムのバースト検出では、遅延部２０８の遅延量を３２クロックとすることで前半５周期分のバーストを検出できる他、同じ遅延量で後半の５周期分のバースト検出も行うことができる。
【００９０】
バースト検出部２０９は、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との相関をとり、通信システムの定めた周期のバースト信号を検出し、パケットおよびフレーム構造に関するパラメータを検出し、タイミング制御部２１０によるタイミング信号ＴＭＮＧ（Ｘ，Ｙ，Ｃ）に同期して同期タイミング窓信号としての第１および第２の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成し、増幅利得制御部２１１に出力する。
また、バースト検出部２０９は、所定の相関結果並びにタイミング信号出力の基準となるバリッド信号Ｓ２０９Ｃをタイミング制御部２１０に出力する。
また、バースト検出部２０９は、相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数を算出して誤差検出周波数Δｆを生成し、受信信号処理部２０６に出力する。
【００９１】
タイミング制御部２１０は、トリガ信号ｒｘｗｎｄｗをトリガとしてバースト検出部２０９による第１および第２の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）を生成するためのタイミング信号ＴＭＮＧ（Ｘ，Ｙ，Ｃ）をバースト検出部２０９に出力する。
また、タイミング制御部２１０は、バースト検出部２０９による相関結果からピークタイミングを観測し、このピークタイミングから所定時間後に第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）を増幅利得制御部２１１に出力し、ＦＦＴタイミング信号ＴＦＦＴをＯＦＤＭ復調部２０７に出力する。
【００９２】
図１０は、図１のバースト検出部２０９およびタイミング制御部２１０の具体的な構成例を示す回路図である。
【００９３】
バースト検出部２０９は、自己相関回路２０９０１、相互相関回路２０９０２、係数テーブル２０９０３、遅延量が３２クロック分に設定された遅延部２０９０４，２０９０５、遅延量が４８クロック分に設定された遅延部２０９０６〜２０９０９、移動平均回路２０９１０〜２０９１５、絶対値計算回路２０９１６〜２０９１８、しきい値回路２０９１９，２０９２０、比較回路２０９２１，２０９２２、タイミング窓Ｘ回路２０９２３、タイミング窓Ｙ回路２０９２４、タイミング窓Ｃ回路２０９２５、周波数誤差検出回路２０９２６、およびラッチ回路２０９２７を有している。
また、タイミング制御部２１０は、ピークサーチ回路２１００１、およびタイミングカウンタ２１００２を有している。
【００９４】
受信信号処理回路２０６から供給された信号ｓｙ ｒｅおよびｓｙ ｉｍは、自己相関回路２０９０１、相互相関回路２０９０２、および絶対値計算回路２０９１６に入力される。
また、信号ｓｙ ｒｅは遅延部２０８ｒｅで１６クロック分だけ遅延されて自己相関回路２０９０１に入力される。同様に、信号ｓｙ ｉｍは遅延部２０８ｉｍで１６クロック分だけ遅延されて自己相関回路２０９０１に入力される。
【００９５】
図１１は、自己相関回路の構成例を示す回路図である。
自己相関回路２０９０１は、図１１に示すように、乗算器１１〜１４、および加算器１５，１６により構成されている。
【００９６】
自己相関回路２０９０１は、受信信号の先頭に付加されたプリアンブル信号の前半のＸ区間およびＹ区間が１６クロックの周期関数であることを利用して、入力信号ｓｙ ｒｅおよびｓｙ ｉｍと１６クロックの遅延部２０８ｒｅ，２０８ｉｍの出力ｓｙ ｒｅ＊ およびｓｙ ｉｍ＊ とを共役複素乗算して自己相関出力ａｃｒｅおよびａｃｉｍを得、遅延部２０９０４〜２０９０７および移動平均回路２０９１０〜２０９１３に出力する。
【００９７】
具体的には、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｒｅ＊ とを乗算器１１で複素乗算し、入力信号ｓｙ ｒｅと遅延信号ｓｙ ｉｍ＊ とを乗算器１２で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｒｅ＊ とを乗算器１３で複素乗算し、入力信号ｓｙ ｉｍと遅延信号ｓｙ ｉｍ＊ とを乗算器１４で複素乗算し、加算器１５で乗算器１１の出力と乗算器１５の出力とを加算することにより自己相関出力信号ａｃｒｅを得、加算器１６で乗算器１２の出力と乗算器１４の出力とを加算することにより自己相関出力信号ａｃｉｍを得る。
【００９８】
相互相関回路２０９０２は、図１２に示すように、信号ｓｙ ｒｅの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｒｅ−１〜２１ｒｅ−ｍ−１ と、入力された信号ｓｙ ｒｅおよび各遅延器２１ｒｅ−１〜２１ｒｅ−ｍ−１ の出力信号に対してそれぞれ係数テーブル２０９０３に設定されている係数を乗算するｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍと、ｍ個の乗算器２２ｒｅ−１〜２２ｒｅ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｒｅを絶対値計算回路回路２０９１８に出力する加算器２３ｒｅとを有している。
さらに相互相関回路２０９０２は、図１２に示すように、信号ｓｙ ｉｍの入力ラインに対して縦続接続されシフトレジスタを構成する（ｍ−１）個の遅延器２１ｉｍ−１〜２１ｉｍ−ｍ−１ と、入力された信号ｓｙ ｉｍおよび各遅延器２１ｉｍ−１〜２１ｉｍ−ｍ−１ の出力信号に対してそれぞれ係数テーブル２０９０３に設定されている係数を乗算するｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍと、ｍ個の乗算器２２ｉｍ−１〜２２ｉｍ−ｍの出力信号を加算して相互相関出力信号ｃｃ ｉｍを絶対値計算回路回路２０９１８に出力する加算器２３ｉｍとを有している。
【００９９】
相互相関回路２０９０２は、入力信号ｓｙ ｒｅおよびｓｙ ｉｍをシフトレジスタに順次書き込んでおき、各タップの値を係数テーブル２０９０３の値と各乗算器２２ｒｅ−１〜２２ｒｅ−ｍ、２２ｉｍ−１〜２２ｉｍ−ｍで乗算して相互相関出力ｃｃ ｒｅおよびｃｃ ｉｍを得る。
なお、本実施形態では、たとえばシフトレジスタのタップ数を３２とし、係数テーブルはプリアンブル信号の後半のＣ６４区間の前３２クロックのデータ値を格納している。
【０１００】
自己相関回路２０９０１の出力信号ａｃｒｅは、移動平均回路２０９１２に直接および遅延部２０９０６を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路２０９１７に入力される。
同様に、自己相関回路２０９０１の出力信号ａｃｉｍは、移動平均回路２０９１３に直接および遅延部２０９０７を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、絶対値計算回路２０９１７に入力される。
そして、絶対計算回路２０９１７で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ２ ＋ｉｍ２ ）を計算することにより、自己相関電力ＡＣＰが得られ、比較回路２０９２１に出力される。
【０１０１】
また、自己相関回路２０９０１の出力信号ａｃｒｅは、移動平均回路２０９１０に直接および遅延部２０９０４を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路２０９２６に入力される。
同様に、自己相関回路２０９０１の出力信号ａｃｉｍは、移動平均回路２０９１１に直接および遅延部２０９０５を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、周波数誤差検出回路２０９２６に入力される。
【０１０２】
相互相関回路２０９０２の出力信号ｃｃ ｒｅおよびｃｃ ｉｍは、絶対計算回路２０９１８で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ２ ＋ｉｍ２ ）を計算することにより、自己相関電力ＣＣＰが得られ、比較回路２０９２２およびタイミング制御部２１０のピークサーチ回路２１００１に出力される。
【０１０３】
また、入力信号ｓｙ ｒｅおよびｓｙ ｉｍは、絶対計算回路２０９１６で実部ｒｅと虚部ｉｍを２乗して絶対値（ｒｅ２ ＋ｉｍ２ ）が計算され、さらに、移動平均回路２０９１４に直接および遅延部２０９０８を介して４８クロック分遅延されて入力され、平均化されて（積分されて）、しきい値回路２０９１９に入力される。
また、絶対値計算回路２０９１６の出力信号は、移動平均回路２０９１５に直接および遅延部２０９０９を介して３２クロック分遅延されて入力され、平均化されて（積分されて）、しきい値回路２０９３０に入力される。
【０１０４】
しきい値回路２０９１９は、自己相関のしきい値ｔｈ ａｃが規定され、比較回路２０９２１に供給される。
また、しきい値回路２０９２０は、相互相関のしきい値ｔｈ ｃｃが規定され、比較回路２０９２２に供給される。
【０１０５】
比較回路２０９２１では、自己相関電力ＡＣＰと自己相関しきい値しきい値ｔｈ ａｃとが比較され、その結果がタイミング窓Ｘ回路２０９２３およびタイミング窓Ｙ回路２０９２４に出力される。
【０１０６】
また、タイミング制御部２１０では、ピークサーチ回路２１００１によりバースト検出部２０９による相互相関電力ＣＣＰのピークタイミングが観測され、そのタイミングがタイミングカウンタ２１００２に出力される。
タイミングカウンタ２１００２は、トリガ信号ｒｘｗｎｄｗの入力をトリガとしてカウンタをアップしていき、所定のタイミングでタイミング信号ＴＸ，ＴＹＴＣがバースト検出部２０９のタイミング窓Ｘ回路２０９２３、タイミング窓Ｙ回路２０９２４、タイミング窓Ｃ回路２０９２５にそれぞれ出力される。
これにより、比較回路２０９２３，２０９２４，２０９２５の比較結果にタイミング窓を掛けて、タイミング窓Ｘ回路２０９２３から第１の同期検出信号ｘｐｕｌｓｅが、タイミング窓Ｙ回路２０９２４から第２の同期検出信号ｙｐｕｌｓｅが増幅利得制御部２１１に出力される。
また、タイミング制御部２１０では、ピークサーチ回路２１００１により相互相関電力ＣＣＰのピークタイミングを受けて、タイミングカウンタ２１００２では、ピークタイミングから一定時間後に第３の同期検出信号ｃｐｕｌｓｅが増幅利得制御部２１１に出力され、ＦＦＴタイミング信号ＴＦＦＴがＯＦＤＭ復調部２０７に出力される。
【０１０７】
図１３は、バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
図１３において、（Ａ）は入力信号Ｓ２０６（ｓｙ ｒｅ，ｓｙ ｉｍ）のプリアンブルおよびリファレンスの部分を示し、（Ｂ）は遅延部２０８により信号Ｓ２０６を遅延した遅延信号Ｓ２０８を示し、（Ｃ）は自己相関電力ＡＣＰを示す、（Ｄ）はタイミング窓Ｘを示し、（Ｅ）はタイミング窓Ｙを示し、（Ｆ）は第１の同期検出信号ｘｐｕｌｓｅを示し、（Ｇ）が第２の同期検出信号ｙｐｕｌｓｅを示している。
【０１０８】
Ｗｉｒｅｌｅｓｓ１３９４のプリアンブル信号は、図１３（Ａ）および（Ｂ）に示すように、１６クロック周期のＸ区間およびＹ区間がそれぞれ５周期あり、図１３（Ｃ）に示すように、各ＸおよびＹ区間にて自己相関電力ＡＣＰが上昇する。
したがって、図１３（Ａ），（Ｂ），（Ｄ）に示すように、前半のＸ区間にタイミング窓Ｘを掛け、図１３（Ａ），（Ｂ），（Ｅ）に示すように、後半のＹ区間にタイミング窓Ｙを掛けることで、図１３（Ｆ），（Ｇ）に示すように、各区間の到来を検出して第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅを出力できる。
【０１０９】
図１４は、バースト検出部の相互相関処理から第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
図１４において、（Ａ）は入力信号Ｓ２０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、（Ｂ）は相互相関電力ＣＣＰを示す、（Ｃ）はタイミング窓Ｃを示し、（Ｄ）はタイミング窓回路２０９２５から出力されるバリッド信号ｃｃｖａｌｉｄを示し、（Ｅ）は第３の同期検出信号ｃｐｕｌｓｅを示し、（Ｆ）がＦＦＴタイミング信号ＴＦＦＴを示している。
【０１１０】
本実施形態では、相互相関の係数テーブル２０９０３として、Ｃ６４区間の前３２クロック分のデータ値を用いるので、図１４（Ｂ）に示すように、Ｃ６４区間の３２クロック目に相互相関電力ＣＣＰが最大となる。
図１４（Ｃ）に示すように、相互相関電力ＣＣＰが最大となるタイミングの前後にタイミング窓Ｃを設定しておくことで、より正確なピーク検出ができる。
このようにして検出したピークタイミングより３２クロック後に、図１４（Ｅ）および（Ｆ）に示すように、第３の同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力する。
その後、図１４（Ｆ）に示すように、ＦＦＴタイミング信号ＴＦＦＴを６４クロック後に出力し、その後は７２クロック周期で繰り返し出力する。
【０１１１】
周波数誤差検出回路２０９２６では、自己相関出力信号の実部と虚部から位相差を求め、ここから次式（４）に示すように、誤差周波数Δｆを算出する。
【０１１２】
【数４】
増幅利得制御部２１０は、受信信号処理部２０６からの自動利得制御増幅部２０１による利得制御後のディジタル受信信号Ｓ２０６、Ａ／Ｄコンバータ２０５による受信信号電力観測部２０２の受信信号ＲＳのピークレベルを示すディジタル電界強度信号ＲＳＳＩＤ、バースト検出部２０９からの同期タイミング窓信号としての第１および第２の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ，ｙｐｕｌｓｅ）、並びにタイミング制御部２１０による第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）に基づいて、以下に詳述するように、同期バースト検出タイミングに合わせて、自動利得制御増幅部２０１の利得を制御するための制御利得電圧Ｖａｇｃ を変化させて利得制御を行っ受信信号が最適な信号レベルとなるよう制御して、利得制御信号Ｖａｇｃ をＤ／Ａコンバータ２０４を介して自動利得制御増幅部２０１に出力する。
【０１１４】
以下、増幅利得制御２１０の利得制御動作について、図１５、図１６、および図１７のフローチャートに関連付けて詳述する。
本実施形態では、受信信号のプリアンブル区間内で、高速かつ高性能なレベル補足を実現するため、３段階のレベル補足を行う。
【０１１５】
第１段階として、バースト検出開始時（ＳＴ１）には、増幅利得制御部２１１より利得制御信号Ｖａｇｃ を最大値で出力し（ＳＴ２）、自動利得制御増幅部２０１の利得を最大（第１の利得）に設定し（ＳＴ３）、遅延部２０８とバースト検出部２０９の組み合わせによりバースト検出を行う。
このとき、Ａ／Ｄコンバータ２０３の出力信号は歪んでしまうが、データ信号では無いので受信信号品質の劣化は招かない。
また、プリアンブル信号が歪んでいても、バースト検出部２０９に自己相関回路２０９０１を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１１６】
このようにして、受信信号ＲＳの先頭のプリアンブル信号の到来を待つ（ＳＴ４）。
これと並行して、受信信号電力観測部２０２にて受信信号電力を観測し、受信信号電力信号である電界強度信号ＲＳＳＩをＡ／Ｄコンバータ２０５を介してディジタル信号ＲＳＳＩＤとして入力する（ＳＴ５）。
ここでは、前述したように、急激な信号変化に対応するため、平均値ではなく尖頭値（ピーク値）を検波する。なお、バースト検出開始時にリセット信号を与え、尖頭値検波回路をリセットし、それ以降の最大尖頭値を観測する。
【０１１７】
第２段階として、バースト検出時（ＳＴ６）には、バースト検出部２０９による第１の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ）を受けて（ＳＴ７）、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得を計算し（ＳＴ８）、利得制御信号Ｖａｇｃ を計算値ＣＶ１に設定し（ＳＴ９）、Ｄ／Ａコンバータ２０４を介して自動利得制御増幅部２０１の利得を計算値ＣＶ１（第２の利得）に設定する（ＳＴ１０）。
【０１１８】
このときの制御利得ＣＧ１は、次式に基づいて計算される。
【０１１９】
【数５】
ＣＧ１〔ｄＢ〕＝ＶＲＳＳＩ〔ｄＢｖ〕−Ｖｒｅｆ１〔ｄＢｖ〕 …（５）
【０１２０】
ここでＶＲＳＳＩは受信信号電力観測部２０２で観測された受信信号電力値を、Ｖｒｅｆ１はＡ／Ｄコンバータ２０３を歪ませない適切な値である第１の基準信号電力値をそれぞれ示している。
【０１２１】
ただし、このときに自動利得制御増幅部２０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となる。
このため、この利得でＡ／Ｄコンバータ２０３を無歪みで通した後に、増幅利得制御部２１１にて受信信号のディジタル値を積分して正確な信号電力を測定しておく（ＳＴ１１）。
【０１２２】
第３段階として、第２段階にてある程度時間が経過した後、バースト検出部２０９による第２の同期検出信号Ｓ２０９Ｗ（ｙｐｕｌｓｅ）を受けて（ＳＴ１２）、Ａ／Ｄコンバータ２０３を無歪みで通した受信信号Ｓ２０６のディジタル積分値に基づいて利得を計算し（ＳＴ１３）、利得制御信号Ｖａｇｃ を計算値ＣＶ２に設定し（ＳＴ１４）、Ｄ／Ａコンバータ２０４を介して自動利得制御増幅部２０１の利得を計算値ＣＶ２（第３の利得）に設定し、最適化する（ＳＴ１５）。
【０１２３】
このときの制御利得ＣＧ２は、次式に基づいて計算される。
【０１２４】
【数６】
ＣＧ２〔ｄＢ〕＝ＶＩ〔ｄＢｖ〕−Ｖｒｅｆ２〔ｄＢｖ〕 …（６）
【０１２５】
ここでＶＩは増幅利得制御部２１１にて積分したＡ／Ｄコンバータ２０３を通過後の受信信号電力値を、Ｖｒｅｆ２は第２の基準信号電力値で、利得制御後の受信信号電力の最適値をそれぞれ示している。
【０１２６】
こうして、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定する（ＳＴ１６）。
【０１２７】
そして、タイミング制御部２１０による第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）が入力されると、上記ステップＳＴ１の処理に移行する。
なお、バースト検出を開始することになるため、受信信号電力観測部２０２にリセット信号を与え、ピーク検出回路２０２１をリセットし、それ以降の最大ピーク値を観測する。
【０１２８】
以上により、最適な利得値への高速かつ正確なレベル補足が実現できる。
【０１２９】
図１８は、図１の増幅利得制御部２１１の具体的な構成例を示す回路図である。
【０１３０】
増幅利得制御部２１１は、図１８に示すように、初期利得テーブル２１１０１、ＲＳＳＩ調整テーブル２１１０２、乗算器２１１０３，２１１０４、加算器２１１０５〜２１１０８、遅延量が４８クロック分の遅延部２１１０９、遅延器２１１１０、対数変換部２１１１１、ステートマシーン回路２１１１２、利得選択回路２１１１３、および制御利得調整テーブル２１１１４を有している。
【０１３１】
この増幅利得制御部２１１は、同期検出のタイミングパルス、すなわちトリガ信号ｒｘｗｎｄｗ、バースト検出部２０９による第１の同期検出信号ｘｐｕｌｓｅおよび第２の同期検出信号ｙｐｕｌｓｅ、並びにタイミング制御部２１０による第３の同期検出信号ｃｐｕｌｓｅに基づくステートマシン構成をとっており、各ステート０〜３において異なる自動利得制御増幅部２０１のゲインａｇｃが出力されるように制御している。
【０１３２】
図１９は、図１８の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
図１９において、（Ａ）は入力信号Ｓ２０６（ｓｙ ｒｅ，ｓｙ ｉｍ）を示し、（Ｂ）はトリガ信号ｒｘｗｎｄｗを示し、（Ｃ）は第１の同期検出信号ｘｐｕｌｓｅを示し、（Ｄ）は第２の同期検出信号ｙｐｕｌｓｅを示し、（Ｅ）は第３の同期検出信号ｃｐｕｌｓｅを示し、（Ｆ）はステートを示し、（Ｇ）は利得制御信号Ｖａｇｃ を示し、（Ｈ）は自動利得制御増幅部２０１から出力される受信信号ＲＸを示している。
【０１３３】
以下、図１８の増幅利得制御部における各ステートにおける動作を図１９に関連付けて説明する。
【０１３４】
ステート０（初期モード、 ｒｘｗｎｄｗ 待ち受けモード）
フラグ信号ＳｔａｔｉｏｎＩＤ に基づき初期利得テーブル２１１０１から適切な利得を選択する。本実施形態では、最大利得となるように初期利得テーブル２１１０１が設定されている。
そして、図１９（Ｂ），（Ｆ），（Ｇ）に示すように、トリガ信号ｒｘｗｎｄｗの立ち上がりタイミングでこれを利得選択回路２１１１３を通し、制御利得調整テーブル２１１１４から利得制御信号Ｖａｇｃ として出力し、ステート１に移行する。
【０１３５】
ステート１（ｘｐｕｌｓｅ待ち受けモード）
図１９（Ｆ），（Ｇ）に示すように、利得制御信号Ｖａｇｃ として、初期Ｆ利得テーブル２１１０１で定まる初期利得（最大利得）を出力する。
Ａ／Ｄコンバータ２０５を介して電界強度信号ＲＳＳＩを受けて受信信号電力に基づくＲＳＳＩ利得ｇａｉｎ ｒｓｓｉを加算器２１１０８において式（６）のように算出する。そして、図１９（Ｃ），（Ｆ），（Ｇ）に示すように、第１の同期検出信号ｘｐｕｌｓｅの入力タイミングで、利得選択回路２１１１３の選択利得を初期利得から加算器２１１０８によるＲＳＳＩ利得ｇａｉｎ ｒｓｓｉに切り替えて、制御利得調整テーブル２１１１４から利得制御信号Ｖａｇｃ として出力し、ステート２に移行する。
【０１３６】
【数７】
ｇａｉｎ ｒｓｓｉ ＝ ｒｓｓｉｒｅｆ − ｒｓｓｉ ＋ ４０ …（６）
【０１３７】
ここで、ｒｓｓｉｒｅｆ はＲＳＳＩ基準値でビット幅を８ビットにする関係上あらかじめ４０減算した値としており、ゲイン計算時に４０を加算して補正している。
【０１３８】
ステート２（ｙｐｕｌｓｅ待ち受けモード）
図１９（Ｆ），（Ｇ）に示すように、利得制御信号Ｖａｇｃ として、ＲＳＳＩ利得ｇａｉｎ ｒｓｓｉを出力する。
乗算器２１１０３で入力信号ｓｙ ｒｅを二乗し、乗算器２１１０４で入力信号ｓｙ ｉｍを二乗し、これらを加算器２１１０５で加算することにより入力受信信号の振幅を求め、さらに、加算器２１１０６、遅延部２１１０９、および遅延器２１１０を通してディジタル積分値を求め、対数変換部２１１１１において受信信号レベルａｄｓｓｉを式（７）のように算出する。
【０１３９】
【数８】
ａｄｓｓｉ＝４×１０ｌｏｇ（ｌｏｇ（ｒｅ２ ＋ｉｍ２ ） …（７）
【０１４０】
そして、受信信号レベルａｄｓｓｉと利得制御後の受信信号電力の最適値ａｄｓｓｉｒｅｆ、および今選択しているＲＳＳＩ利得ｇａｉｎ ｒｓｓｉを用いて、ａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉを式（８）のように算出する。そして、図１９（Ｄ），（Ｆ），（Ｇ）に示すように、第２の同期検出信号ｙｐｕｌｓｅの入力タイミングで、利得選択回路２１１１２の選択利得をＲＳＳＩ利得ｇａｉｎ ｒｓｓｉから加算器２１１０７によるａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉに切り替えて、制御利得調整テーブル２１１１４から利得制御電圧信号Ｖａｇｃ として出力し、ステート３に移行する。
【０１４１】
【数９】
ｇａｉｎ ａｄｓｓｉ ＝ ａｄｓｓｉｒｅｆ − ａｄｓｓｉ ＋ ｇａｉｎ ｒｓｓｉ …（８）
【０１４２】
ステート３（ｃｐｕｌｓｅ待ち受けモード）
図１９（Ｆ），（Ｇ）に示すように、利得制御信号Ｖａｇｃ として、ａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉを出力する。
そして、図１９（Ｅ），（Ｆ）に示すように、第３の同期検出信号ｃｐｕｌｓｅの入力タイミングでステート０に移行する。
ただし，得制御電圧信号Ｖａｇｃ は、ａｄｓｓｉ利得ｇａｉｎ ｒｓｓｉを保持する。
【０１４３】
次に、図１の構成による動作を説明する。
【０１４４】
まず、バースト検出を開始するに際して、増幅利得制御部２１１よりトリガ信号ｒｘｗｎｄｗをトリガとして利得制御信号Ｖａｇｃ が最大値に設定されて出力される。この利得制御信号Ｖａｇｃ は、Ｄ／Ａコンバータ２０４でアナログ信号に変換されて自動利得制御増幅部２０１に供給される。
自動利得制御増幅部２０１では、アナログ信号である利得制御信号Ｖａｇｃ を受けて、利得が最大の第１の利得に設定される。
この状態において、受信信号ＲＳの入力待ち状態となる。
【０１４５】
このような状態において、まず、受信信号ＲＳの先頭のプリアンブル信号が自動利得制御増幅部２０１に入力される。
自動利得制御増幅部２０１では、受信信号ＲＳのプリアンブル信号の前半の略Ｘ区間が最大利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ２０３に出力される。
これと並行して、受信信号ＲＳのプリアンブル信号が受信信号電力観測部２０２に入力される。受信信号電力観測部２０２において、受信信号ＲＳの電力が観測されてピーク電圧が測定され、入力される受信信号レベルに応じた値をとる電圧信号である電界強度信号ＲＳＳＩに変換されてＡ／Ｄコンバータ２０５に出力される。
この受信信号電力信号である電界強度信号ＲＳＳＩは、Ａ／Ｄコンバータ２０５を介してディジタル信号ＲＳＳＩＤとして増幅利得制御部２１１に入力される。
【０１４６】
Ａ／Ｄコンバータ２０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部２０６に供給される。
このとき、Ａ／Ｄコンバータ２０３の出力信号は歪んでしまうが、データ信号ではないので受信信号品質の劣化は招かない。
【０１４７】
受信信号処理部２０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、このときはバースト検出部２０９による誤差検出周波数Δｆが供給されていないことから、周波数オフセットの補正は行われず、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力される。
【０１４８】
遅延部２０８では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ２０８としてバースト検出部２０９に出力される。
バースト検出部２０９では、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、まず、プリアンブル信号の前半Ｘ区間を検出したことを示す第１の同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ）が生成されて、増幅利得制御部２１１に出力される。
なお、プリアンブル信号が歪んでいても、バースト検出部２０９に自己相関回路を用いていることから、検出率を低下させることなくバースト検出が可能である。
【０１４９】
また、バースト検出部２０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部２０６に出力される。
【０１５０】
増幅利得制御部２１１では、バースト検出部２０９によるバースト同期検出信号Ｓ２０９Ｗ（ｘｐｕｌｓｅ）を受けて、ディジタル電界強度信号ＲＳＳＩＤのレベルに基づいて利得が計算されて、利得制御信号Ｖａｇｃ が計算値ＣＶ１に設定される。
この利得制御信号Ｖａｇｃ は、Ｄ／Ａコンバータ２０４でアナログ信号に変換されて自動利得制御増幅部２０１に供給される。
自動利得制御増幅部２０１では、アナログ信号である利得制御信号Ｖａｇｃ を受けて、利得が計算値の第２の利得に設定される。
ただし、このときに自動利得制御増幅部２０１の利得は、受信信号電力の尖頭値の算出過程にアナログ信号処理を含んでおり、若干のバラツキが含まれており、荒い利得制御となっている。
【０１５１】
自動利得制御増幅部２０１では、受信信号ＲＳのプリアンブル信号の残りのＸ区間および後半のＹ区間が受信信号レベルに応じた第２の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ２０３に出力される。
Ａ／Ｄコンバータ２０３では、受信信号ＲＳのプリアンブル信号部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部２０６に供給される。
このとき、Ａ／Ｄコンバータ２０３の入力信号はＡ／Ｄコンバータ２０３を歪ませない適切な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ２０３の出力信号には歪み発生しない。
【０１５２】
受信信号処理部２０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、バースト検出部２０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行わて、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力される。
【０１５３】
遅延部２０８では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ２０８としてバースト検出部２０９に出力される。
バースト検出部２０９では、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との自己相関および相互相関がとられる。
そして、自己相関結果に基づいて、通信システムの定めた周期のバースト信号の検出が行われ、プリアンブル信号の後半Ｙ区間を検出したことを示す同期検出信号Ｓ２０９Ｗ（ｙｐｕｌｓｅ）が生成されて、増幅利得制御部２１１に出力される。
【０１５４】
また、バースト検出部２０９では、自己相関結果に基づいて受信信号の実部と虚部の位相差から誤差周波数が算出され誤差検出周波数Δｆが生成されて、受信信号処理部２０６に出力される。
【０１５５】
増幅利得制御部２１１においては、受信信号電力に基づく利得でＡ／Ｄコンバータ２０３を無歪みで通したの信号Ｓ２０６を受けて、受信信号のディジタル値が積分されて正確な信号電力が測定される。
また、増幅利得制御部２１１では、バースト検出部２０９による第２の同期検出信号Ｓ２０９Ｗ（ｙｐｕｌｓｅ）を受けて、Ａ／Ｄコンバータ２０３を無歪みで通した受信信号Ｓ２０６のディジタル積分値に基づいて利得が計算されて、利得制御信号Ｖａｇｃ が計算値ＣＶ２に設定される。
【０１５６】
この利得制御信号Ｖａｇｃ は、Ｄ／Ａコンバータ２０４でアナログ信号に変換されて自動利得制御増幅部２０１に供給される。
自動利得制御増幅部２０１では、アナログ信号である利得制御信号Ｖａｇｃ を受けて、利得が最適な計算値の第３の利得に設定される。
【０１５７】
自動利得制御増幅部２０１では、受信信号ＲＳのプリアンブル信号の残りのＹ区間およびＣ１６以降のリファレンスＣ６４やデータが受信信号レベルに応じた第３の利得をもって増幅され、信号ＲＸとしてＡ／Ｄコンバータ２０３に出力される。
Ａ／Ｄコンバータ２０３では、受信信号ＲＳのリファレンスＣ６４やデータ部分がアナログ信号からディジタル信号に変換され信号ＲＸＤとして受信信号処理部２０６に供給される。
このとき、Ａ／Ｄコンバータ２０３の入力信号はＡ／Ｄコンバータ２０３を歪ませない最適な値に基づいた利得で増幅されていることから、Ａ／Ｄコンバータ２０３の出力信号には歪み発生しない。
【０１５８】
受信信号処理部２０６においては、入力したディジタル受信信号ＲＸＤがベースバンド信号ｂｂ ｒｅ（実部）およびｂｂ ｉｍ（虚部）に変換され、ベースバンド信号のサンプリング周波数が低い周波数に変換される。
そして、バースト検出部２０９による誤差検出周波数Δｆに基づいて周波数オフセットの補正が行わて、信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）が生成され、ＯＦＤＭ復調部２０７、遅延部２０８、およびバースト検出部２０９に出力される。
【０１５９】
遅延部２０８では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍが、バースト検出のためにバースト周期分遅延されて、信号Ｓ２０８としてバースト検出部２０９に出力される。
バースト検出部２０９では、受信信号処理部２０６による信号Ｓ２０６（ｓｙ ｒｅおよびｓｙ ｉｍ）と遅延部２０８による遅延信号Ｓ２０８との自己相関および相互相関がとられる。
そして、相互相関結果である相互相関電力がタイミング制御部２１０に供給され、これに基づきピークタイミングが観測され、このピークタイミングから所定時間後に第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）が増幅利得制御部２１１に出力され、ＦＦＴタイミング信号ＴＦＦＴがＯＦＤＭ復調部２０７に出力される。
第３の同期検出信号Ｓ２１０（ｃｐｕｌｓｅ）を受けた増幅利得制御部２１１では、初期モード、すなわちトリガ信号ｒｘｗｎｄｗの待ち受けモードに戻る。
以降、最適化された利得値はその後データ信号が終了し、次のバースト検出開始まで固定される。
【０１６０】
ＯＦＤＭ復調部２０７では、受信信号処理部２０６の出力信号Ｓ２０６、すなわち信号ｓｙ ｒｅおよびｓｙ ｉｍがタイミング制御部２１０により供給されるＦＦＴタイミング信号ＴＦＦＴに同期して高速離散フーリエ変換されてＯＦＤＭ信号が復調される。
【０１６１】
以上説明したように、本実施形態によれば、入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部２０１と、自動利得制御増幅部２０１の出力信号をアナログ信号からディジタル信号に変換するＡ／Ｄコンバータ２０３と、受信信号の電力を検出する受信信号電力観測部２０２と、自動利得制御増幅部の出力を一定時間遅延させる遅延部２０８と、ディジタル受信信号と遅延部の出力信号の相関演算に基づいてバースト検出を行い、プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部２０９と、バースト検出開始を示すトリガ信号を受けると、最大値もって増幅するように利得制御信号を自動利得制御増幅部に出力し、バースト検出部により第１のバースト同期検出信号を受けると、受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように利得制御信号を自動利得制御増幅部に出力し、第２の利得で増幅されたディジタル受信信号を受けて積分し受信信号電力値を求め、バースト検出部により第２のバースト同期検出信号を受けると、求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように利得制御信号を自動利得制御増幅部に出力する増幅利得制御部２１１とを設けたので、以下の効果を得ることできる。
【０１６２】
高速かつ正確なレベル補足を行うことが可能となる。その結果、無線ＬＡＮ等のバースト同期型通信システムにおいて、高性能な受信品質を実現できる利点がある。
【０１６３】
また、プリアンブル信号が２段階に分けてバースト検出できる場合には、最初のバースト検出時に荒い利得制御を、次のバースト検出時に精密な利得制御を行うことで、最初のバースト検出のタイミングを誤った場合のリカバリーを行うことができる。
また、ディジタル積分される信号のパターンを特定でき、より正確なレベル補足ができる。
また、最初のバースト検出が誤りであった場合でも、２回目のバースト検出ができるか否かで判別ができ、誤ったタイミングでのレベル補足を回避できる。
【０１６４】
なお、１回目のバースト検出の後、一定時間たっても２回目のバースト検出がなされなかった場合には、レベル補足をリセットして、レベル補足の第１段階に戻るようにすることで、次に来るバースト信号をより高確率で検出可能とすることができる。
【０１６５】
また、Ｗｉｒｅｌｅｓｓ１３９４システムでは、同期転送モードをサポートするために、一定間隔でデータ信号中にリファレンス信号が挿入されている。
このリファレンス信号のタイミングで、増幅利得制御部２１１からの利得制御信号を変化させることでレベル補足の微調整ができ、同期転送モードでの受信性能を高品質に保つことが可能となる。
なお、リファレンス信号のタイミングで増幅利得制御部２１１からの出力する利得制御信号は、前回のリファレンス信号のＣ６４区間でのディジタル積分値を元に上記（６）を用いて計算することができる。
【０１６６】
このように、同期転送モードをサポートしていて、データ信号中に一定期間ごとにリファレンス信号を挿入してある場合には、リファレンス信号ごとにレベル補足の微調整を行うことで、マルチパス環境下でのレベル補足をより正確に実現できることができる利点がある。
【０１６７】
【発明の効果】
以上説明したように、本発明によれば、高速かつ正確なレベル補足を行うことが可能となる。その結果、無線ＬＡＮ等のバースト同期型通信システムにおいて、高性能な受信品質を実現できる利点がある。
【０１６８】
また、プリアンブル信号が２段階に分けてバースト検出できる場合には、最初のバースト検出時に荒い利得制御を、次のバースト検出時に精密な利得制御を行うことで、最初のバースト検出のタイミングを誤った場合のリカバリーを行うことができる。
【０１６９】
また、Ｗｉｒｅｌｅｓｓ１３９４システムのように、同期転送モードをサポートしていて、データ信号中に一定期間ごとにリファレンス信号を挿入してある場合には、リファレンス信号ごとにレベル補足の微調整を行うことで、マルチパス環境下でのレベル補足をより正確に実現できることができる利点がある。
【図面の簡単な説明】
【図１】本発明に係る自動利得制御回路を適用したバースト同期復調装置の一実施形態を示すブロック構成図である。
【図２】ＩＥＥＥ８０２． １１ａシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図３】ＢＲＡＮシステムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図４】Ｗｉｒｅｌｅｓｓ１３９４システムの代表的なプリアンブル信号を含むバースト信号部を示す図である。
【図５】Ｗｉｒｅｌｅｓｓ１３９４システムにおいて一定期間以上のデータ信号区間にリファレンス信号ＲＥＦを挿入している信号形態を示す図である。
【図６】図１の自動利得制御増幅部の具体的な構成を示す回路図である。
【図７】図６の利得制御増幅器の利得制御特性例を示す図である。
【図８】受信信号の入力レベルに対する受信信号電力観測部の出力特性を示す図である。
【図９】図１の受信信号処理部の具体的な構成例を示す回路図である。
【図１０】図１のバースト検出部およびタイミング制御部の具体的な構成例を示す回路図である。
【図１１】図１０の自己相関回路の構成例を示す回路図である。
【図１２】図１０の相互相関回路の構成例を示す回路図である。
【図１３】バースト検出部の自己相関処理から同期検出信号ｘｐｕｌｓｅおよびｙｐｕｌｓｅを出力するまでのタイミングチャートを示す図である。
【図１４】バースト検出部の相互相関処理から同期検出信号ｃｐｕｌｓｅおよびＦＦＴタイミング信号ＴＦＦＴを出力するまでのタイミングチャートを示す図である。
【図１５】本発明に係る増幅利得制御部における利得制御動作の第１段階を説明するためのフローチャートである。
【図１６】本発明に係る増幅利得制御部における利得制御動作の第２段階を説明するためのフローチャートである。
【図１７】本発明に係る増幅利得制御部における利得制御動作の第３段階を説明するためのフローチャートである。
【図１８】図１の増幅利得制御部の具体的な構成例を示す回路図である。
【図１９】図１８の増幅利得制御部の動作を説明するためのタイミングチャートを示す図である。
【図２０】バースト同期を用いた無線通信システムに適用可能な従来のＡＧＣ回路を搭載した復調装置の構成例を示すブロック図である。
【符号の説明】
２０…バースト同期復調装置、２０１…自動利得制御増幅部（ＡＧＣＡＭＰ）、２０２…受信信号電力観測部、２０３…Ａ／Ｄコンバータ（ＡＤＣ）、２０４…ディジタル／アナログ（Ｄ／Ａ）コンバータ（ＤＡＣ）、２０５…Ａ／Ｄコンバータ（ＡＤＣ）、２０６…受信信号処理部、２０７…ＯＦＤＭ復調部（ＤＥＭＯＤ）、２０８…遅延部（ＤＬＹ）、２０９…バースト検出部（ＢＤＴ）、２１０…タイミング制御部（ＴＭＧ）、２１１…増幅利得制御部（ＡＧＣＴＬ）。
Claims (56)
- データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御回路であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路。 - 上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項１記載の自動利得制御回路。 - 上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、
上記バースト検出部の相関演算結果を受けて上記リファレンス信号を検出し、第２のバースト同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、
上記増幅利得制御部は、上記第２のバースト同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項１記載の自動利得制御回路。 - 上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する
請求項１記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項１記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項４記載の自動利得制御回路。 - 受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、
上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う
請求項１記載の自動利得制御回路。 - 上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する
請求項７記載の自動利得制御回路。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御回路であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路。 - 上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項９記載の自動利得制御回路。 - 上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、
上記バースト検出部の相関演算結果を受けて上記リファレンス信号を検出し、第３のバースト同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、
上記増幅利得制御部は、上記第３のバースト同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項９記載の自動利得制御回路。 - 上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する
請求項９記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項９記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項１２記載の自動利得制御回路。 - 受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、
上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う
請求項９記載の自動利得制御回路。 - 上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する
請求項１５記載の自動利得制御回路。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御回路であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、少なくとも検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路。 - 上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない基準信号電力値に基づいて計算する
請求項１７記載の自動利得制御回路。 - 上記増幅利得制御部は、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した基準信号電力値に基づいて計算する
請求項１７記載の自動利得制御回路。 - 上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない第１の基準信号電力値に基づいて計算し、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した第２の基準信号電力値に基づいて計算する
請求項１７記載の自動利得制御回路。 - 上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項１７記載の自動利得制御回路。 - 上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、
上記バースト検出部の相関演算結果を受けて上記リファレンス信号を検出し、第２のバースト同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、
上記増幅利得制御部は、上記第２のバースト同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項１７記載の自動利得制御回路。 - 上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する
請求項１７記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項１７記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項２３記載の自動利得制御回路。 - 受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、
上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う
請求項１７記載の自動利得制御回路。 - 上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する
請求項２６記載の自動利得制御回路。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御回路であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路。 - 上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない基準信号電力値に基づいて計算する
請求項２８記載の自動利得制御回路。 - 上記増幅利得制御部は、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した基準信号電力値に基づいて計算する
請求項２８記載の自動利得制御回路。 - 上記増幅利得制御部は、第２の利得を上記受信信号電力観測部による受信信号電力値に加えて上記アナログ／ディジタルコンバータを歪ませない第１の基準信号電力値に基づいて計算し、第３の利得を求めた受信信号電力値に加えて利得制御後受信信号電力を最適化した第２の基準信号電力値に基づいて計算する
請求項２８記載の自動利得制御回路。 - 上記増幅利得制御部は、第３の利得を設定後、次のバースト検出開始まで、上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項２８記載の自動利得制御回路。 - 上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、
上記バースト検出信号の相関演算結果を受けて上記リファレンス信号を検出し、第３のバースト同期検出信号を上記増幅利得制御部に出力するタイミング制御部をさらに有し、
上記増幅利得制御部は、上記第３のバースト同期検出信号を受けると上記トリガ信号の待ち受けモードに移行し、次のトリガ信号の入力まで上記自動利得制御増幅部の利得を当該第３の利得に固定する
請求項２８記載の自動利得制御回路。 - 上記受信信号電力観測部は、バースト検出開始毎にリセットされ、リセット後の受信信号電力を検出する
請求項２８記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項２８記載の自動利得制御回路。 - 上記受信信号電力観測部は、受信信号のピーク値を検出する
請求項３４記載の自動利得制御回路。 - 受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、
上記増幅利得制御部は、リファレンス信号区間中に上記第３の利得の値の微調整を行う
請求項２８記載の自動利得制御回路。 - 上記増幅利得制御部は、リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する
請求項３７記載の自動利得制御回路。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行う自動利得制御方法であって、
バースト検出を開始するに際して、あらかじめ設定した第１の利得をもって増幅するように上記増幅利得を設定し、
バースト検出が開始されると、受信信号を第１の利得をもって増幅し、これと並行して上記受信信号の電力を検出し、
検出した受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記増幅利得を設定し、
上記第２の利得で増幅された受信信号の電力値を求め、
上記第２の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいてバースト検出を行い、
バーストが検出されると上記求めた第２の利得で増幅された受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記増幅利得を設定する
自動利得制御方法。 - 上記第３の利得を設定後、次のバースト検出開始まで、上記増幅利得を当該第３の利得に固定する
請求項３９記載の自動利得制御方法。 - 上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、
上記バースト検出時の相関演算結果を受けて上記リファレンス信号を検出し、
上記リファレンス信号が検出されるとバースト検出開始指令の待ち受けモードに移行し、次のバースト検出開始指令を受けるまで上記増幅利得を上記第３の利得に固定する
請求項４０記載の自動利得制御方法。 - 受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、
上記リファレンス信号区間中に上記第３の利得の値の微調整を行う
請求項４０記載の自動利得制御方法。 - 上記リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する
請求項４２記載の自動利得制御方法。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行う自動利得制御方法であって、
バースト検出を開始するに際して、あらかじめ設定した第１の利得をもって増幅するように上記増幅利得を設定し、
バースト検出が開始されると、受信信号を第１の利得をもって増幅し、これと並行して上記受信信号の電力を検出し、
上記第１の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいて上記プリアンブル信号の前半区間のバースト検出を行い、
前半区間でのバーストが検出されると検出した受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記増幅利得を設定し、
上記第２の利得で増幅された受信信号の電力値を求め、
上記第２の利得で増幅された受信信号および当該受信信号の遅延信号の相関演算に基づいて上記プリアンブル信号の後半区間のバースト検出を行い、
後半区間でのバーストが検出されると上記求めた第２の利得で増幅された受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記増幅利得を設定する
自動利得制御方法。 - 上記第３の利得を設定後、次のバースト検出開始まで、上記増幅利得を当該第３の利得に固定する
請求項４４記載の自動利得制御方法。 - 上記バースト信号は、プリアンブル信号に後続するリファレンス信号を含み、
上記バースト検出時の相関演算結果を受けて上記リファレンス信号を検出し、
上記リファレンス信号が検出されるとバースト検出開始指令の待ち受けモードに移行し、次のバースト検出開始指令を受けるまで上記増幅利得を上記第３の利得に固定する
請求項４４記載の自動利得制御方法。 - 受信信号のバースト部に続くデータ信号区間に、リファレンス信号が挿入されており、
上記リファレンス信号区間中に上記第３の利得の値の微調整を行う
請求項４４記載の自動利得制御方法。 - 上記リファレンス信号区間における受信信号電力値を求め、前回のリファレンス信号区間における受信信号電力値に基づいて上記第３の利得の値を微調整する
請求項４７記載の自動利得制御方法。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路
を含む復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項４９記載の復調装置。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記自動利得制御増幅部の出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記自動利得制御増幅部の出力信号を受けて受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路
を含む復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項５１記載の復調装置。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加された受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行いバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記受信信号電力観測部で受信信号電力が検出されると、少なくとも検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部によりバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路
を含む復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項５３記載の復調装置。 - データ信号の先頭部に少なくともプリアンブル信号を含むバースト部が付加され、かつ当該プリアンブル信号が前半区間と後半区間の２段階に分けられている受信信号の増幅利得の制御を行い、増幅後の受信信号を復調する復調装置であって、
入力した受信信号レベルを利得制御信号に応じた利得をもって増幅する自動利得制御増幅部と、
上記自動利得制御増幅部の出力信号をアナログ信号からディジタル信号に変換するアナログ／ディジタルコンバータと、
上記受信信号の電力を検出する受信信号電力観測部と、
上記自動利得制御増幅部の出力を一定時間遅延させる遅延部と、
上記アナログ／ディジタルコンバータのディジタル出力信号と上記遅延部の出力信号の相関演算に基づいてバースト検出を行い、上記プリアンブル信号の前半区間を検出すると第１のバースト同期検出信号を出力し、後半区間を検出する第２のバースト同期検出信号を出力するバースト検出部と、
バースト検出開始を示すトリガ信号を受けると、あらかじめ設定した第１の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、上記バースト検出部により第１のバースト同期検出信号を受けると、上記受信信号電力観測部で検出された受信信号電力値に基づいて第２の利得を計算し、当該第２の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力し、第２の利得で増幅された上記アナログ／ディジタルコンバータのディジタル出力信号を受けて積分し受信信号電力値を求め、上記バースト検出部により第２のバースト同期検出信号を受けると、当該求めた受信信号電力値に基づいて第３の利得を計算し、当該第３の利得をもって増幅するように上記利得制御信号を上記自動利得制御増幅部に出力する増幅利得制御部と
を有する自動利得制御回路
を含む復調装置。 - 上記受信信号は、直交周波数分割多重変調方式に基づいて変調されている
請求項５５記載の復調装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190994A JP3599001B2 (ja) | 2001-06-25 | 2001-06-25 | 自動利得制御回路およびその方法、並びにそれらを用いた復調装置 |
| US10/362,295 US7397872B2 (en) | 2001-06-25 | 2002-06-25 | Automatic gain control circuit and method thereof and demodulation apparatus using the same |
| EP02741298A EP1401134B1 (en) | 2001-06-25 | 2002-06-25 | Automatic gain control circuit and method and demodulation apparatus |
| CNB028025423A CN100512070C (zh) | 2001-06-25 | 2002-06-25 | 自动增益控制电路及其方法以及利用它们的解调装置 |
| DE60221526T DE60221526T2 (de) | 2001-06-25 | 2002-06-25 | Regelverstärkung und Verfahren und Demodulationsvorrichtung |
| PCT/JP2002/006364 WO2003001714A1 (fr) | 2001-06-25 | 2002-06-25 | Circuit de commande de gain automatique et procede correspondant, ainsi que dispositif de demodulation faisant intervenir leur utilisation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001190994A JP3599001B2 (ja) | 2001-06-25 | 2001-06-25 | 自動利得制御回路およびその方法、並びにそれらを用いた復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003008676A JP2003008676A (ja) | 2003-01-10 |
| JP3599001B2 true JP3599001B2 (ja) | 2004-12-08 |
Family
ID=19029684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001190994A Expired - Lifetime JP3599001B2 (ja) | 2001-06-25 | 2001-06-25 | 自動利得制御回路およびその方法、並びにそれらを用いた復調装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7397872B2 (ja) |
| EP (1) | EP1401134B1 (ja) |
| JP (1) | JP3599001B2 (ja) |
| CN (1) | CN100512070C (ja) |
| DE (1) | DE60221526T2 (ja) |
| WO (1) | WO2003001714A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092561A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 受信装置及び受信方法 |
| US8693592B2 (en) | 2007-04-27 | 2014-04-08 | Panasonic Corporation | Receiving device and receiving method |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7916803B2 (en) | 2003-04-10 | 2011-03-29 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11a extensions to allow for coexistence and interoperability between 802.11a devices and higher data rate, MIMO or otherwise extended devices |
| US8743837B2 (en) | 2003-04-10 | 2014-06-03 | Qualcomm Incorporated | Modified preamble structure for IEEE 802.11A extensions to allow for coexistence and interoperability between 802.11A devices and higher data rate, MIMO or otherwise extended devices |
| JP4656836B2 (ja) * | 2003-12-19 | 2011-03-23 | パナソニック株式会社 | 同期クロック生成装置及び同期クロック生成方法 |
| JP4212548B2 (ja) | 2003-12-26 | 2009-01-21 | 株式会社東芝 | 無線送信装置、無線受信装置、無線送信方法及び無線受信方法 |
| WO2005074224A1 (en) * | 2004-01-28 | 2005-08-11 | Qualcomm Incorporated | Timing estimation in an ofdm receiver |
| US8433005B2 (en) * | 2004-01-28 | 2013-04-30 | Qualcomm Incorporated | Frame synchronization and initial symbol timing acquisition system and method |
| US8724447B2 (en) | 2004-01-28 | 2014-05-13 | Qualcomm Incorporated | Timing estimation in an OFDM receiver |
| US7483499B2 (en) * | 2004-01-30 | 2009-01-27 | Infineon Technologies Ag | Receiver circuit and a method for its operation |
| US7773702B2 (en) | 2004-05-03 | 2010-08-10 | Qualcomm Incorporated | Gain control for a receiver in a multi-carrier communication system |
| ES2623882T3 (es) | 2004-05-27 | 2017-07-12 | Qualcomm Incorporated | Estructura de preámbulo modificado para ampliaciones del IEEE802.11A para permitir la coexistencia e interoperabilidad entre dispositivos 802.11A y dispositivos con mayor tasa de transmisión de datos, MIMO o con otro tipo de ampliaciones |
| US7327803B2 (en) | 2004-10-22 | 2008-02-05 | Parkervision, Inc. | Systems and methods for vector power amplification |
| US7355470B2 (en) | 2006-04-24 | 2008-04-08 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including embodiments for amplifier class transitioning |
| KR100749446B1 (ko) | 2004-11-30 | 2007-08-14 | 한국전자통신연구원 | 직교주파수 분할다중화 시스템에서 초기 동기 이전의 자동이득조절 방법 및 장치 |
| US7656975B2 (en) * | 2005-02-10 | 2010-02-02 | Via Telecom Co., Ltd. | Gain control in signal processing with feed-forward gain correction |
| JP4549218B2 (ja) * | 2005-04-08 | 2010-09-22 | 株式会社リコー | Ｒｓｓｉ整形処理方法および無線ｌａｎ装置 |
| US7911272B2 (en) | 2007-06-19 | 2011-03-22 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including blended control embodiments |
| US8334722B2 (en) | 2007-06-28 | 2012-12-18 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation and amplification |
| US20130078934A1 (en) | 2011-04-08 | 2013-03-28 | Gregory Rawlins | Systems and Methods of RF Power Transmission, Modulation, and Amplification |
| KR100812607B1 (ko) | 2005-12-01 | 2008-03-13 | 에스케이텔레시스 주식회사 | 알에프 파워를 이용하여 동기를 획득하는 티디디방식에서의 증폭모듈 및 증폭모듈에서 알에프 파워를이용하여 동기를 획득하는 방법 |
| US8315336B2 (en) | 2007-05-18 | 2012-11-20 | Parkervision, Inc. | Systems and methods of RF power transmission, modulation, and amplification, including a switching stage embodiment |
| JP4644823B2 (ja) * | 2007-03-26 | 2011-03-09 | 日本電信電話株式会社 | 自動利得制御回路 |
| US20090042527A1 (en) * | 2007-06-12 | 2009-02-12 | Hmicro Inc. | Dynamic low power receiver |
| US20090040107A1 (en) * | 2007-06-12 | 2009-02-12 | Hmicro, Inc. | Smart antenna subsystem |
| WO2008156800A1 (en) | 2007-06-19 | 2008-12-24 | Parkervision, Inc. | Combiner-less multiple input single output (miso) amplification with blended control |
| EP2210352B1 (en) * | 2007-10-24 | 2020-05-06 | LifeSignals, Inc. | Systems and networks for half and full duplex wireless communication using multiple radios |
| EP2073473A1 (en) * | 2007-12-21 | 2009-06-24 | Telefonaktiebolaget LM Ericsson (publ) | A Method and Device for Automatic Gain Control |
| CN101911480B (zh) | 2008-01-16 | 2013-12-11 | 汤姆森特许公司 | 自动增益控制电路及方法 |
| WO2009093154A1 (en) * | 2008-01-22 | 2009-07-30 | Nxp B.V. | Automatic gain control in a radio receiver circuit, and related interface |
| GB2490834B (en) | 2008-02-06 | 2013-05-29 | Hmicro Inc | Wireless communications systems using multiple radios |
| JP4911088B2 (ja) * | 2008-03-21 | 2012-04-04 | 富士通株式会社 | 無線通信装置および無線通信方法 |
| ATE474374T1 (de) * | 2008-05-14 | 2010-07-15 | Ericsson Telefon Ab L M | Verfahren zur steuerung einer empfängerverstärkung |
| WO2009145887A1 (en) * | 2008-05-27 | 2009-12-03 | Parkervision, Inc. | Systems and methods of rf power transmission, modulation, and amplification |
| JP2011188268A (ja) * | 2010-03-09 | 2011-09-22 | Mitsubishi Electric Corp | 受信装置 |
| JP5445361B2 (ja) * | 2010-07-07 | 2014-03-19 | 日本電気株式会社 | 無線通信装置およびその通信方法ならびに無線通信システム |
| CN101895507A (zh) * | 2010-08-09 | 2010-11-24 | 复旦大学 | 一种正交频分复用接收机系统及其自动增益控制方法 |
| DE102011081245A1 (de) | 2011-03-31 | 2012-10-04 | Rohde & Schwarz Gmbh & Co. Kg | Vorrichtung und Verfahren zum Fixieren eines Verstärkungs- bzw. Dämpfungsfaktors |
| JP5699758B2 (ja) * | 2011-04-01 | 2015-04-15 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
| JP6174574B2 (ja) | 2011-06-02 | 2017-08-02 | パーカーヴィジョン インコーポレイテッド | アンテナ制御 |
| JP5410478B2 (ja) * | 2011-07-07 | 2014-02-05 | クゥアルコム・インコーポレイテッド | １またはそれ以上の受信器を備えた無線通信システムにおける統合パケット検出 |
| US8629718B2 (en) * | 2011-11-07 | 2014-01-14 | Telefonaktiebolaget L M Ericsson (Publ) | Signal splitting apparatus suitable for use in a power amplifier |
| CN103296986B (zh) * | 2012-02-29 | 2016-06-22 | 中兴通讯股份有限公司 | 一种自动增益控制方法及装置 |
| KR20160058855A (ko) | 2013-09-17 | 2016-05-25 | 파커비전, 인크. | 정보를 포함하는 시간의 함수를 렌더링하기 위한 방법, 장치 및 시스템 |
| EP3058659B1 (en) * | 2013-10-17 | 2020-02-19 | Telefonaktiebolaget LM Ericsson (publ) | Method and apparatus for automatic gain control |
| CN104639266B (zh) * | 2015-02-06 | 2017-02-22 | 深圳市极致汇仪科技有限公司 | 一种快速准确的自动增益控制方法 |
| EP3226425B1 (en) * | 2016-03-31 | 2019-12-04 | Nxp B.V. | Method and system for processing a radio frequency (rf) signal |
| WO2021032009A1 (en) * | 2019-08-16 | 2021-02-25 | Mediatek Inc. | Automatic gain control for serving cell activation based on two different reference signals |
| CN114707545B (zh) * | 2022-03-29 | 2025-07-22 | 珠海全志科技股份有限公司 | 一种宽频段信号强度的监测方法及装置 |
| CN115963084A (zh) * | 2022-12-03 | 2023-04-14 | 烟台创为新能源科技股份有限公司 | 一种散射式烟雾传感器电路及其烟雾探测方法 |
| US20240405422A1 (en) * | 2023-06-01 | 2024-12-05 | LAPIS Technology Co., Ltd. | Receiving device |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629942A (ja) | 1992-07-07 | 1994-02-04 | Nec Corp | 自動利得制御回路 |
| US5305109A (en) * | 1992-09-08 | 1994-04-19 | Samsung Electronics Co., Ltd. | Parallel untuned video if amplifiers supplied signals from TV 1st detector via respective input filters |
| AU673390B2 (en) * | 1993-01-20 | 1996-11-07 | Nec Corporation | An AGC circuit for burst signal |
| US5727004A (en) * | 1995-03-14 | 1998-03-10 | Adaptive Networks, Inc. | Method and apparatus for data encoding and communication over noisy media |
| CN1201566A (zh) * | 1996-09-05 | 1998-12-09 | 三菱电机株式会社 | 增益控制方法及收信装置 |
| JPH10126282A (ja) * | 1996-10-16 | 1998-05-15 | Nec Corp | バースト信号送信装置 |
| US5940446A (en) * | 1997-04-28 | 1999-08-17 | Stanford Telecommunications, Inc. | Maximum likelihood detection of MPSK bursts with inserted reference symbols |
| JP2968954B2 (ja) * | 1998-01-08 | 1999-11-02 | 日本電信電話株式会社 | Ｏｆｄｍ復調器用自動利得制御回路および自動利得制御方法 |
| JP3185872B2 (ja) | 1998-05-21 | 2001-07-11 | 日本電気株式会社 | 自動利得制御回路 |
| US6188277B1 (en) * | 1998-08-19 | 2001-02-13 | Harris Corporation | Power amplifier having monitoring and circuit protection |
| FI109321B (fi) * | 1999-06-10 | 2002-06-28 | Nokia Corp | Menetelmä ja järjestely nopean solunvaihdon toteuttamiseksi pakettikytkentäisessä solukkoradiojärjestelmässä |
| US6307443B1 (en) * | 1999-09-24 | 2001-10-23 | Agere Systems Guardian Corp. | Bandpass filters with automatic tuning adjustment |
| US7068987B2 (en) * | 2000-10-02 | 2006-06-27 | Conexant, Inc. | Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture |
| JP3552100B2 (ja) | 2000-12-06 | 2004-08-11 | 日本電気株式会社 | Ｏｆｄｍバースト信号受信装置 |
| US6843597B1 (en) * | 2001-05-15 | 2005-01-18 | Golden Bridge Technology Inc. | Method and apparatus of a fast two-loop automatic gain control circuit |
| US20030043947A1 (en) * | 2001-05-17 | 2003-03-06 | Ephi Zehavi | GFSK receiver |
| JP4899271B2 (ja) * | 2001-08-10 | 2012-03-21 | 富士通セミコンダクター株式会社 | アナログ制御方法、アナログ制御装置、ａｇｃ、及びａｇｃの制御方法 |
| JP2003101427A (ja) * | 2001-09-21 | 2003-04-04 | Sanyo Electric Co Ltd | 無線装置および利得制御方法 |
| US6795490B2 (en) * | 2002-04-17 | 2004-09-21 | Thomson Licensing S.A. | Signal detection in a direct-sequence spread spectrum transmission system |
-
2001
- 2001-06-25 JP JP2001190994A patent/JP3599001B2/ja not_active Expired - Lifetime
-
2002
- 2002-06-25 WO PCT/JP2002/006364 patent/WO2003001714A1/ja not_active Ceased
- 2002-06-25 DE DE60221526T patent/DE60221526T2/de not_active Expired - Lifetime
- 2002-06-25 EP EP02741298A patent/EP1401134B1/en not_active Expired - Lifetime
- 2002-06-25 US US10/362,295 patent/US7397872B2/en not_active Expired - Fee Related
- 2002-06-25 CN CNB028025423A patent/CN100512070C/zh not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003092561A (ja) * | 2001-09-18 | 2003-03-28 | Sony Corp | 受信装置及び受信方法 |
| US8693592B2 (en) | 2007-04-27 | 2014-04-08 | Panasonic Corporation | Receiving device and receiving method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1401134A4 (en) | 2006-01-04 |
| CN100512070C (zh) | 2009-07-08 |
| US7397872B2 (en) | 2008-07-08 |
| CN1465151A (zh) | 2003-12-31 |
| DE60221526D1 (de) | 2007-09-13 |
| US20040037378A1 (en) | 2004-02-26 |
| DE60221526T2 (de) | 2008-05-15 |
| JP2003008676A (ja) | 2003-01-10 |
| EP1401134B1 (en) | 2007-08-01 |
| EP1401134A1 (en) | 2004-03-24 |
| WO2003001714A1 (fr) | 2003-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3599001B2 (ja) | 自動利得制御回路およびその方法、並びにそれらを用いた復調装置 | |
| JP3636145B2 (ja) | 復調タイミング生成回路および復調装置 | |
| US9124451B2 (en) | Frequency correction circuit, radio receiving apparatus, and frequency correction method | |
| TW200908598A (en) | OFDM-based device and method for performing synchronization | |
| JPH10257013A (ja) | 受信装置 | |
| EP1427102A1 (en) | Apparatus and method for compensating gain of automatic gain controller | |
| JP2009065312A (ja) | 無線受信装置 | |
| CN108605304A (zh) | 采用降低的采样率的NB-IoT装置中的下行链路时间跟踪 | |
| JP4078883B2 (ja) | 受信装置、および端末装置 | |
| JP2003092561A (ja) | 受信装置及び受信方法 | |
| JP2003018119A (ja) | 受信装置 | |
| JP2000183847A (ja) | 無線周波数信号受信装置、周波数調整方法、電力制御方法及びシンボルタイミング制御方法 | |
| JP6143607B2 (ja) | フレーム同期検出装置及び受信装置 | |
| JP5908444B2 (ja) | 受信装置 | |
| JP4659540B2 (ja) | 受信装置 | |
| JP2003174390A (ja) | ダイバーシティ受信装置 | |
| JP3577004B2 (ja) | 自動利得調整装置 | |
| JP4876062B2 (ja) | 無線受信装置 | |
| JP3559428B2 (ja) | 受信装置 | |
| KR100644235B1 (ko) | 직교 주파수 분할 다중 방식(ｏｆｄｍ)을 이용하는 무선랜시스템에서의 수신장치 | |
| JP5013771B2 (ja) | Ｍｉｍｏ−ｏｆｄｍの雑音電力測定方法及び受信装置 | |
| JP2009081701A (ja) | 受信制御方法および受信装置 | |
| JP4057471B2 (ja) | 搬送波同期回路 | |
| JP2005117394A (ja) | 無線通信システムの自動利得制御回路 | |
| CN100574295C (zh) | 包括数字细微自动增益控制器的接收系统及其接收方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040906 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 8 |