JP3577421B2 - 半導体装置用パッケージ - Google Patents
半導体装置用パッケージ Download PDFInfo
- Publication number
- JP3577421B2 JP3577421B2 JP01599599A JP1599599A JP3577421B2 JP 3577421 B2 JP3577421 B2 JP 3577421B2 JP 01599599 A JP01599599 A JP 01599599A JP 1599599 A JP1599599 A JP 1599599A JP 3577421 B2 JP3577421 B2 JP 3577421B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- core substrate
- insulating layer
- plating film
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H10W70/635—
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09845—Stepped hole, via, edge, bump or conductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H10W70/655—
-
- H10W72/07251—
-
- H10W72/20—
-
- H10W74/15—
-
- H10W90/724—
-
- H10W90/734—
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置用パッケージに関する。
【０００２】
【従来の技術】
半導体装置用パッケージとして、コア基板の両側にビルドアップ法により多段の配線パターンを形成するビルドアップ基板が用いられるようになってきている。
図５にビルドアップ基板１０の一例を示す。
１２は絶縁基板からなるコア基板で、その両面に配線パターン１３、１４が形成されている。両配線パターン１３、１４はスルーホールめっき皮膜１５で電気的に接続している。
【０００３】
両配線パターン１３、１４上に絶縁層１６、１７が形成され、この絶縁層１６、１７にビアホール１６ａ、１７ａが形成されている。
無電解めっき、次いで電解めっきが施されて、絶縁層１６、１７上およびビアホール１６ａ、１７ａ内壁に銅めっき皮膜が形成され、この銅めっき皮膜がエッチングされて、それぞれ配線パターン１３、１４にビアめっき皮膜を介して電気的に接続する第１段目の配線パターン１８、１９が形成されている。
【０００４】
以下同様にしてコア基板１２の両面に多段の配線パターンが形成される。
一方の最外層の配線パターン２０上には、半導体チップ２１がフリップチップ接続されるパッドが形成される。
また他方の最外層の配線パターン２２の外部接続端子には外部接続用のはんだバンプ２３が形成される。
スルーホールやビア穴には樹脂が充填され、また表面には保護用のソルダーレジスト層２４、２４が形成される。
【０００５】
【発明が解決しようとする課題】
上記ビルドアップ基板１０は、絶縁層を樹脂の塗布等によって多層に形成するので薄型に形成できると共に、配線パターン１８、１９、２０、２２はめっきで形成されるので、微細パターンに形成可能で、したがって高密度の半導体チップ２１を搭載できる利点がある。
しかしながら、コア基板１２の両面に、絶縁層を樹脂の塗布等によって形成し、それぞれビア穴をレーザー加工等であけ、まためっき、エッチングを施して、各絶縁層毎に配線パターンを形成するので、工数がかかり、コスト高となるという課題がある。
【０００６】
そこで、本発明は上記課題を解決すべくなされたものであり、その目的とするところは、工数を削減でき、コストの低減化が図れる半導体装置用パッケージを提供するにある。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置用パッケージによれば、コア基板の両面に、コア基板を貫通する導体部を介して電気的に接続する配線パターンが形成され、該コア基板の一方の面の配線パターン上に、複数層の配線パターンが絶縁層を介して形成され、前記コア基板の一方の面側の各配線パターンが、前記各絶縁層を貫通して設けられたビア穴の内壁面に形成されたビアめっき皮膜を介して電気的に接続されて、該コア基板の一方の面側の最外層の配線パターンが、搭載される半導体チップの端子と電気的に接続される配線パターンに形成され、前記コア基板の他方の面の配線パターン上に複数層の絶縁層が形成され、 該コア基板の他方の面側の最外層の絶縁層上に外部接続用端子を形成する配線パターンが形成され、前記コア基板の他方の面の配線パターンと前記外部接続用端子を形成する配線パターンとが、前記コア基板の他方の面側の複数層の絶縁層を貫通して設けられたビア穴の内壁面に形成されたビアめっき皮膜を介して電気的に接続されている半導体装置用パッケージであって、前記コア基板の他方の面の配線パターン上に形成された複数層の絶縁層のうちの最内層または中間層上に、電源プレーンもしくはグランドプレーンが形成され、前記コア基板の他方の面側に設けられたビア穴は、前記電源プレーンもしくはグランドプレーンが形成される絶縁層から内側が、外側よりも小径に形成されることで、ビア穴の中途部に段差部が形成され、該段差部に露出した前記電源プレーンもしくはグランドプレーンに前記ビアめっき皮膜が形成されて電気的に接続されていることを特徴としている。
【０００８】
前記コア基板の、一方の面側の絶縁層と他方の面側の絶縁層とを同数に形成することにより、コア基板の両面における層構造を同じくでき、反り等を防止できる。
【０００９】
前記外部接続用端子にバンプを形成してパッケージとしてもよい。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１はビルドアップ基板から成る半導体装置用パッケージ３０の一例を示す概略的な断面図である。
以下製法も含めてその構成を説明する。
【００１１】
３１は絶縁基板からなるコア基板で、その両面に配線パターン３３、３４が形成されている。配線パターン３３、３４を形成するには、両面銅張基板にまずスルーホール３４をドリルで開口し、このスルーホール３４に、無電解銅めっき、次いで電解銅めっきを施してスルーホールめっき皮膜（導体部）３５を形成し、次いで両面の銅箔をエッチング加工して所要の配線パターン３３、３４に形成する。スルーホール３４内は穴埋め樹脂３６を充填する。
なお、配線パターンは銅に限らず、その他の金属でもよい。以下同様である。また、スルーホールめっき皮膜でなく、スルーホール３４内に導電材料を充填して導体部としてもよい（図示せず）。
【００１２】
次いで配線パターン３３（コア基板の一方の面の配線パターン）、配線パターン３４（コア基板の他方の面の配線パターン）上にポリイミド樹脂等の樹脂を塗布、あるいは樹脂シートを積層してそれぞれ絶縁層３８、３９を形成する。
次に、絶縁層３８にレーザー光によりビア穴４０を形成する。絶縁層３９にはこの段階ではビア穴を形成しない。
【００１３】
そして、無電解銅めっき、次いで電解銅めっきを施して、絶縁層３８上、ビア穴４０内壁に銅めっき皮膜を形成する。
次いでこの銅めっき皮膜をエッチング加工して配線パターン４２を形成する。配線パターン４２はビアめっき皮膜４１を介して配線パターン３２に電解的に接続する。
【００１４】
次に、配線パターン４２上および絶縁層３９上に上記と同様にしてそれぞれ絶縁層４４、４５を形成する。
絶縁層４４にビア穴４７を形成し、そして上記と同様にして、ビアめっき皮膜４８で配線パターン４２に電気的に接続する配線パターン５０を形成する。
このようにしてコア基板１の一方の面側には絶縁層を介して多段の配線パターンを形成する。またコア基板３１の他方の面側には多層の絶縁層を形成する。
これらコア基板３１の一方の面側の多段の配線パターンが、搭載される半導体チップの端子を引き回す引回し配線パターンとなる。
配線パターン５０上にソルダーレジスト層５２を形成し、フォトリソグラフィーにより穴開け加工して、半導体チップを搭載するためのパッド５１を露出、形成する。
【００１５】
一方、コア基板３１の他方の面側の絶縁層３９および絶縁層４５には、レーザー光により、両絶縁層３９、４５を同時に貫通するビア穴５３を形成し、配線パターン３３の一部を露出させる。ビア穴５３は比較的深い穴となるがレーザー光により加工が可能である。
次いで最外層の絶縁層４５上およびビア穴５３内壁に無電解銅めっき、電解銅めっきを施して銅めっき皮膜を形成し、この銅めっき皮膜をエッチング加工して、最外層の配線パターン５４を形成する。最外層の配線パターン５４は外部接続用端子５５を含む。最外層の配線パターン５４はビアめっき皮膜５６を介して、コア基板３１の他方の面の配線パターン３３に電気的に接続する。
最外層の配線パターン５４上にソルダーレジスト層５７を形成し、フォトリソグラフィーにより穴開け加工して外部接続用端子５５を露出させる。
これにより半導体装置用パッケージ３０に完成される。
なお、端子５５上にはんだボール等の外部接続用のバンプ５９を形成してパッケージとしてもよい。
【００１６】
上記のように、コア基板３１の一方の面側の、半導体チップが搭載される側の配線パターンは、半導体チップの端子を引き回す引回し配線パターンとなるから、高密度かつ微細であり、これらを各絶縁層上に形成した複数段の配線パターンに分担させて、引回し配線パターンとする。このように、コア基板３１の一方の面側の複数段の配線パターンにより半導体チップの端子の引回し配線パターンを形成してしまい、コア基板の他方の面側の複数層の絶縁層には、最外層を除いて、また後記するように必要に応じて中間層に電源プレーンあるいはグランドプレーンを形成する場合を除いて基本的に配線パターンを形成しないので、工数の削減、コストの低減化が図れる。
【００１７】
図２〜図４は他の実施の形態を示す部分断面図である。
図１に示す実施の形態と同一の部材は同一符号を付して説明を省略する。
本実施の形態では、図２に示すように、コア基板３１の両面に絶縁層３８、３９を形成し、絶縁層３８にはビア穴４０を形成する。絶縁層３９にはこの段階ではビア穴を形成しない。
次に、絶縁層３８およびビア穴４０の内壁、絶縁層３９上に、無電解銅めっきおよび電解銅めっきを施して銅めっき皮膜を形成する。
絶縁層３８上の銅めっき皮膜はエッチング加工して配線パターン４２に形成する。絶縁層３９上の銅めっき皮膜６０はベタパターンのまま残す。
次いで、コア基板３１の一方の面側には上記と同様にして所要段数の配線パターンを形成する。
コア基板３１の他方の面側の銅めっき皮膜６０上には絶縁層４５、４６、・・・のみを形成していく。
【００１８】
次に、図３に示すように、コア基板３１の他方の面側の絶縁層３９、４５、４６にビア穴５３をレーザー光により開口する。
この場合、まず絶縁層４５、４６にビア穴５３ａを形成し、次にレーザー光を絞り込んで、銅めっき皮膜６０に若干小径の穴明けをする。次いで絶縁層３９にビア穴５３ａよりも小径のビア穴５３ｂを開口するようにするとよい。つまり、樹脂からなる絶縁層３９、４５、４６に穴明けをする際よりも高いエネルギーとなるレーザー光で銅めっき皮膜６０に穴明け加工をする。
多層の絶縁層に一度に深いビア穴５３を形成することになるが、レーザー光を用いることにより穴明け加工が可能である。
【００１９】
次に図４に示すように、最外層の絶縁層４６上、ビア穴５３内壁に無電解銅めっき、電解銅めっきを施して銅めっき皮膜を形成し、この銅めっき皮膜をエッチング加工して、最外層の配線パターン５４を形成する。最外層の配線パターン５４は外部接続用端子５５を含む。最外層の配線パターン５４はビアめっき皮膜５６を介して、コア基板３１の他方の面の配線パターン３３に電気的に接続する。
最外層の配線パターン５４上にソルダーレジスト層５７を形成し、フォトリソグラフィーにより穴開け加工して外部接続用端子５５を露出させる。
これにより半導体装置用パッケージ３０に完成される。
なお、端子５５上にはんだボール等の外部接続用のバンプ５９を形成してパッケージとしてもよい。
【００２０】
本実施の形態では、銅めっき皮膜６０は電源プレーンあるいはグランドプレーンとして用いることができる。
図示のように、ビア穴５３の中途部に段差ができ、この段差部に露出した銅めっき皮膜６０にビアめっき皮膜５６が形成されるので、ビアめっき皮膜５６と銅めっき皮膜（電源プレーンあるいはグランドプレーン）６０との接続が確実に行える。
電源プレーンあるいはグランドプレーンは、コア基板３１の他方の面側の絶縁層のうちの最内層または中間層上に形成する。
本実施の形態でも、コア基板３１の他方の面側は、中間層に電源プレーンあるいはグランドプレーンのみを形成し、配線パターンは形成しないので、工数の削減、コストの低減化が図れる。
【００２１】
なお、上記各実施の形態において、コア基板３１の両側に形成する絶縁層の数は同数とするのが好ましく、これによりパッケージの反り等を防止できる。
【００２２】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００２３】
【発明の効果】
本発明に係る半導体装置用パッケージによれば、コア基板の他方の面側の複数層の絶縁層には、最外層の配線パターンと中間層の電源プレーンあるいはグランドプレーンを除いて基本的に配線パターンを形成しないので、工数の削減、コストの低減化が図れる。
また、段差部に露出した電源プレーンあるいはグランドプレーンにビアめっき皮膜が形成されるので、ビアめっき皮膜と電源プレーンあるいはグランドプレーンとの接続が確実に行える。
【図面の簡単な説明】
【図１】第１の実施の形態を示す断面説明図である。
【図２】図２〜図４は電源プレーンあるいはグランドプレーンを形成する第２の実施の形態を示し、図２は絶縁層を形成した状態の部分断面図である。
【図３】図３はビアホールを形成した状態の部分断面図である。
【図４】図４はビアめっき皮膜等を形成した部分断面図である。
【図５】従来例を示す断面説明図である。
【符号の説明】
３０ 半導体装置用パッケージ
３１ コア基板
３２、３３ 配線パターン
３４ スルーホール
３５ スルーホールめっき皮膜
３８、３９、４４、４５、４６ 絶縁層
４０、４７ ビア穴
４１、４８ ビアめっき皮膜
４２、５０ 配線パターン
５１ パッド
５２、５７ ソルダーレジスト層
５３ ビア穴
５４ 配線パターン
５５ 外部接続用端子
５６ ビアめっき皮膜
５９ バンプ
６０ 銅めっき皮膜
【発明の属する技術分野】
本発明は半導体装置用パッケージに関する。
【０００２】
【従来の技術】
半導体装置用パッケージとして、コア基板の両側にビルドアップ法により多段の配線パターンを形成するビルドアップ基板が用いられるようになってきている。
図５にビルドアップ基板１０の一例を示す。
１２は絶縁基板からなるコア基板で、その両面に配線パターン１３、１４が形成されている。両配線パターン１３、１４はスルーホールめっき皮膜１５で電気的に接続している。
【０００３】
両配線パターン１３、１４上に絶縁層１６、１７が形成され、この絶縁層１６、１７にビアホール１６ａ、１７ａが形成されている。
無電解めっき、次いで電解めっきが施されて、絶縁層１６、１７上およびビアホール１６ａ、１７ａ内壁に銅めっき皮膜が形成され、この銅めっき皮膜がエッチングされて、それぞれ配線パターン１３、１４にビアめっき皮膜を介して電気的に接続する第１段目の配線パターン１８、１９が形成されている。
【０００４】
以下同様にしてコア基板１２の両面に多段の配線パターンが形成される。
一方の最外層の配線パターン２０上には、半導体チップ２１がフリップチップ接続されるパッドが形成される。
また他方の最外層の配線パターン２２の外部接続端子には外部接続用のはんだバンプ２３が形成される。
スルーホールやビア穴には樹脂が充填され、また表面には保護用のソルダーレジスト層２４、２４が形成される。
【０００５】
【発明が解決しようとする課題】
上記ビルドアップ基板１０は、絶縁層を樹脂の塗布等によって多層に形成するので薄型に形成できると共に、配線パターン１８、１９、２０、２２はめっきで形成されるので、微細パターンに形成可能で、したがって高密度の半導体チップ２１を搭載できる利点がある。
しかしながら、コア基板１２の両面に、絶縁層を樹脂の塗布等によって形成し、それぞれビア穴をレーザー加工等であけ、まためっき、エッチングを施して、各絶縁層毎に配線パターンを形成するので、工数がかかり、コスト高となるという課題がある。
【０００６】
そこで、本発明は上記課題を解決すべくなされたものであり、その目的とするところは、工数を削減でき、コストの低減化が図れる半導体装置用パッケージを提供するにある。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため次の構成を備える。
すなわち、本発明に係る半導体装置用パッケージによれば、コア基板の両面に、コア基板を貫通する導体部を介して電気的に接続する配線パターンが形成され、該コア基板の一方の面の配線パターン上に、複数層の配線パターンが絶縁層を介して形成され、前記コア基板の一方の面側の各配線パターンが、前記各絶縁層を貫通して設けられたビア穴の内壁面に形成されたビアめっき皮膜を介して電気的に接続されて、該コア基板の一方の面側の最外層の配線パターンが、搭載される半導体チップの端子と電気的に接続される配線パターンに形成され、前記コア基板の他方の面の配線パターン上に複数層の絶縁層が形成され、 該コア基板の他方の面側の最外層の絶縁層上に外部接続用端子を形成する配線パターンが形成され、前記コア基板の他方の面の配線パターンと前記外部接続用端子を形成する配線パターンとが、前記コア基板の他方の面側の複数層の絶縁層を貫通して設けられたビア穴の内壁面に形成されたビアめっき皮膜を介して電気的に接続されている半導体装置用パッケージであって、前記コア基板の他方の面の配線パターン上に形成された複数層の絶縁層のうちの最内層または中間層上に、電源プレーンもしくはグランドプレーンが形成され、前記コア基板の他方の面側に設けられたビア穴は、前記電源プレーンもしくはグランドプレーンが形成される絶縁層から内側が、外側よりも小径に形成されることで、ビア穴の中途部に段差部が形成され、該段差部に露出した前記電源プレーンもしくはグランドプレーンに前記ビアめっき皮膜が形成されて電気的に接続されていることを特徴としている。
【０００８】
前記コア基板の、一方の面側の絶縁層と他方の面側の絶縁層とを同数に形成することにより、コア基板の両面における層構造を同じくでき、反り等を防止できる。
【０００９】
前記外部接続用端子にバンプを形成してパッケージとしてもよい。
【００１０】
【発明の実施の形態】
以下、本発明の好適な実施の形態を添付図面に基づいて詳細に説明する。
図１はビルドアップ基板から成る半導体装置用パッケージ３０の一例を示す概略的な断面図である。
以下製法も含めてその構成を説明する。
【００１１】
３１は絶縁基板からなるコア基板で、その両面に配線パターン３３、３４が形成されている。配線パターン３３、３４を形成するには、両面銅張基板にまずスルーホール３４をドリルで開口し、このスルーホール３４に、無電解銅めっき、次いで電解銅めっきを施してスルーホールめっき皮膜（導体部）３５を形成し、次いで両面の銅箔をエッチング加工して所要の配線パターン３３、３４に形成する。スルーホール３４内は穴埋め樹脂３６を充填する。
なお、配線パターンは銅に限らず、その他の金属でもよい。以下同様である。また、スルーホールめっき皮膜でなく、スルーホール３４内に導電材料を充填して導体部としてもよい（図示せず）。
【００１２】
次いで配線パターン３３（コア基板の一方の面の配線パターン）、配線パターン３４（コア基板の他方の面の配線パターン）上にポリイミド樹脂等の樹脂を塗布、あるいは樹脂シートを積層してそれぞれ絶縁層３８、３９を形成する。
次に、絶縁層３８にレーザー光によりビア穴４０を形成する。絶縁層３９にはこの段階ではビア穴を形成しない。
【００１３】
そして、無電解銅めっき、次いで電解銅めっきを施して、絶縁層３８上、ビア穴４０内壁に銅めっき皮膜を形成する。
次いでこの銅めっき皮膜をエッチング加工して配線パターン４２を形成する。配線パターン４２はビアめっき皮膜４１を介して配線パターン３２に電解的に接続する。
【００１４】
次に、配線パターン４２上および絶縁層３９上に上記と同様にしてそれぞれ絶縁層４４、４５を形成する。
絶縁層４４にビア穴４７を形成し、そして上記と同様にして、ビアめっき皮膜４８で配線パターン４２に電気的に接続する配線パターン５０を形成する。
このようにしてコア基板１の一方の面側には絶縁層を介して多段の配線パターンを形成する。またコア基板３１の他方の面側には多層の絶縁層を形成する。
これらコア基板３１の一方の面側の多段の配線パターンが、搭載される半導体チップの端子を引き回す引回し配線パターンとなる。
配線パターン５０上にソルダーレジスト層５２を形成し、フォトリソグラフィーにより穴開け加工して、半導体チップを搭載するためのパッド５１を露出、形成する。
【００１５】
一方、コア基板３１の他方の面側の絶縁層３９および絶縁層４５には、レーザー光により、両絶縁層３９、４５を同時に貫通するビア穴５３を形成し、配線パターン３３の一部を露出させる。ビア穴５３は比較的深い穴となるがレーザー光により加工が可能である。
次いで最外層の絶縁層４５上およびビア穴５３内壁に無電解銅めっき、電解銅めっきを施して銅めっき皮膜を形成し、この銅めっき皮膜をエッチング加工して、最外層の配線パターン５４を形成する。最外層の配線パターン５４は外部接続用端子５５を含む。最外層の配線パターン５４はビアめっき皮膜５６を介して、コア基板３１の他方の面の配線パターン３３に電気的に接続する。
最外層の配線パターン５４上にソルダーレジスト層５７を形成し、フォトリソグラフィーにより穴開け加工して外部接続用端子５５を露出させる。
これにより半導体装置用パッケージ３０に完成される。
なお、端子５５上にはんだボール等の外部接続用のバンプ５９を形成してパッケージとしてもよい。
【００１６】
上記のように、コア基板３１の一方の面側の、半導体チップが搭載される側の配線パターンは、半導体チップの端子を引き回す引回し配線パターンとなるから、高密度かつ微細であり、これらを各絶縁層上に形成した複数段の配線パターンに分担させて、引回し配線パターンとする。このように、コア基板３１の一方の面側の複数段の配線パターンにより半導体チップの端子の引回し配線パターンを形成してしまい、コア基板の他方の面側の複数層の絶縁層には、最外層を除いて、また後記するように必要に応じて中間層に電源プレーンあるいはグランドプレーンを形成する場合を除いて基本的に配線パターンを形成しないので、工数の削減、コストの低減化が図れる。
【００１７】
図２〜図４は他の実施の形態を示す部分断面図である。
図１に示す実施の形態と同一の部材は同一符号を付して説明を省略する。
本実施の形態では、図２に示すように、コア基板３１の両面に絶縁層３８、３９を形成し、絶縁層３８にはビア穴４０を形成する。絶縁層３９にはこの段階ではビア穴を形成しない。
次に、絶縁層３８およびビア穴４０の内壁、絶縁層３９上に、無電解銅めっきおよび電解銅めっきを施して銅めっき皮膜を形成する。
絶縁層３８上の銅めっき皮膜はエッチング加工して配線パターン４２に形成する。絶縁層３９上の銅めっき皮膜６０はベタパターンのまま残す。
次いで、コア基板３１の一方の面側には上記と同様にして所要段数の配線パターンを形成する。
コア基板３１の他方の面側の銅めっき皮膜６０上には絶縁層４５、４６、・・・のみを形成していく。
【００１８】
次に、図３に示すように、コア基板３１の他方の面側の絶縁層３９、４５、４６にビア穴５３をレーザー光により開口する。
この場合、まず絶縁層４５、４６にビア穴５３ａを形成し、次にレーザー光を絞り込んで、銅めっき皮膜６０に若干小径の穴明けをする。次いで絶縁層３９にビア穴５３ａよりも小径のビア穴５３ｂを開口するようにするとよい。つまり、樹脂からなる絶縁層３９、４５、４６に穴明けをする際よりも高いエネルギーとなるレーザー光で銅めっき皮膜６０に穴明け加工をする。
多層の絶縁層に一度に深いビア穴５３を形成することになるが、レーザー光を用いることにより穴明け加工が可能である。
【００１９】
次に図４に示すように、最外層の絶縁層４６上、ビア穴５３内壁に無電解銅めっき、電解銅めっきを施して銅めっき皮膜を形成し、この銅めっき皮膜をエッチング加工して、最外層の配線パターン５４を形成する。最外層の配線パターン５４は外部接続用端子５５を含む。最外層の配線パターン５４はビアめっき皮膜５６を介して、コア基板３１の他方の面の配線パターン３３に電気的に接続する。
最外層の配線パターン５４上にソルダーレジスト層５７を形成し、フォトリソグラフィーにより穴開け加工して外部接続用端子５５を露出させる。
これにより半導体装置用パッケージ３０に完成される。
なお、端子５５上にはんだボール等の外部接続用のバンプ５９を形成してパッケージとしてもよい。
【００２０】
本実施の形態では、銅めっき皮膜６０は電源プレーンあるいはグランドプレーンとして用いることができる。
図示のように、ビア穴５３の中途部に段差ができ、この段差部に露出した銅めっき皮膜６０にビアめっき皮膜５６が形成されるので、ビアめっき皮膜５６と銅めっき皮膜（電源プレーンあるいはグランドプレーン）６０との接続が確実に行える。
電源プレーンあるいはグランドプレーンは、コア基板３１の他方の面側の絶縁層のうちの最内層または中間層上に形成する。
本実施の形態でも、コア基板３１の他方の面側は、中間層に電源プレーンあるいはグランドプレーンのみを形成し、配線パターンは形成しないので、工数の削減、コストの低減化が図れる。
【００２１】
なお、上記各実施の形態において、コア基板３１の両側に形成する絶縁層の数は同数とするのが好ましく、これによりパッケージの反り等を防止できる。
【００２２】
以上本発明につき好適な実施例を挙げて種々説明したが、本発明はこの実施例に限定されるものではなく、発明の精神を逸脱しない範囲内で多くの改変を施し得るのはもちろんである。
【００２３】
【発明の効果】
本発明に係る半導体装置用パッケージによれば、コア基板の他方の面側の複数層の絶縁層には、最外層の配線パターンと中間層の電源プレーンあるいはグランドプレーンを除いて基本的に配線パターンを形成しないので、工数の削減、コストの低減化が図れる。
また、段差部に露出した電源プレーンあるいはグランドプレーンにビアめっき皮膜が形成されるので、ビアめっき皮膜と電源プレーンあるいはグランドプレーンとの接続が確実に行える。
【図面の簡単な説明】
【図１】第１の実施の形態を示す断面説明図である。
【図２】図２〜図４は電源プレーンあるいはグランドプレーンを形成する第２の実施の形態を示し、図２は絶縁層を形成した状態の部分断面図である。
【図３】図３はビアホールを形成した状態の部分断面図である。
【図４】図４はビアめっき皮膜等を形成した部分断面図である。
【図５】従来例を示す断面説明図である。
【符号の説明】
３０ 半導体装置用パッケージ
３１ コア基板
３２、３３ 配線パターン
３４ スルーホール
３５ スルーホールめっき皮膜
３８、３９、４４、４５、４６ 絶縁層
４０、４７ ビア穴
４１、４８ ビアめっき皮膜
４２、５０ 配線パターン
５１ パッド
５２、５７ ソルダーレジスト層
５３ ビア穴
５４ 配線パターン
５５ 外部接続用端子
５６ ビアめっき皮膜
５９ バンプ
６０ 銅めっき皮膜
Claims (3)
- コア基板の両面に、コア基板を貫通する導体部を介して電気的に接続する配線パターンが形成され、
該コア基板の一方の面の配線パターン上に、複数層の配線パターンが絶縁層を介して形成され、
前記コア基板の一方の面側の各配線パターンが、前記各絶縁層を貫通して設けられたビア穴の内壁面に形成されたビアめっき皮膜を介して電気的に接続されて、該コア基板の一方の面側の最外層の配線パターンが、搭載される半導体チップの端子と電気的に接続される配線パターンに形成され、
前記コア基板の他方の面の配線パターン上に複数層の絶縁層が形成され、
該コア基板の他方の面側の最外層の絶縁層上に外部接続用端子を形成する配線パターンが形成され、
前記コア基板の他方の面の配線パターンと前記外部接続用端子を形成する配線パターンとが、前記コア基板の他方の面側の複数層の絶縁層を貫通して設けられたビア穴の内壁面に形成されたビアめっき皮膜を介して電気的に接続されている半導体装置用パッケージであって、
前記コア基板の他方の面の配線パターン上に形成された複数層の絶縁層のうちの最内層または中間層上に、電源プレーンもしくはグランドプレーンが形成され、
前記コア基板の他方の面側に設けられたビア穴は、前記電源プレーンもしくはグランドプレーンが形成される絶縁層から内側が、外側よりも小径に形成されることで、ビア穴の中途部に段差部が形成され、該段差部に露出した前記電源プレーンもしくはグランドプレーンに前記ビアめっき皮膜が形成されて電気的に接続されていることを特徴とする半導体装置用パッケージ。 - 前記コア基板の一方の面側の絶縁層と他方の面側の絶縁層とが同数層形成されていることを特徴とする請求項１記載の半導体装置用パッケージ。
- 前記外部接続用端子を形成する配線パターンの外部接続用端子にバンプが形成されていることを特徴とする請求項１または２記載の半導体装置用パッケージ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01599599A JP3577421B2 (ja) | 1999-01-25 | 1999-01-25 | 半導体装置用パッケージ |
| US09/488,087 US6340841B2 (en) | 1999-01-25 | 2000-01-20 | Build-up board package for semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01599599A JP3577421B2 (ja) | 1999-01-25 | 1999-01-25 | 半導体装置用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216289A JP2000216289A (ja) | 2000-08-04 |
| JP3577421B2 true JP3577421B2 (ja) | 2004-10-13 |
Family
ID=11904238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01599599A Expired - Fee Related JP3577421B2 (ja) | 1999-01-25 | 1999-01-25 | 半導体装置用パッケージ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6340841B2 (ja) |
| JP (1) | JP3577421B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6879492B2 (en) * | 2001-03-28 | 2005-04-12 | International Business Machines Corporation | Hyperbga buildup laminate |
| DE10125025A1 (de) * | 2001-05-22 | 2002-12-12 | Infineon Technologies Ag | Schaltungsplantine für Speicherbauelemente |
| TW552832B (en) * | 2001-06-07 | 2003-09-11 | Lg Electronics Inc | Hole plugging method for printed circuit boards, and hole plugging device |
| US20030034124A1 (en) * | 2001-06-19 | 2003-02-20 | Yasuhiro Sugaya | Dielectric resonator, dielectric filter and method of producing the same, filter device combined to a transmit-receive antenna and communication apparatus using the same |
| US7061095B2 (en) * | 2001-09-26 | 2006-06-13 | Intel Corporation | Printed circuit board conductor channeling |
| US7084354B2 (en) * | 2002-06-14 | 2006-08-01 | Intel Corporation | PCB method and apparatus for producing landless interconnects |
| TWI336220B (en) * | 2003-06-20 | 2011-01-11 | Japan Circuit Ind Co Ltd | A method of forming a high density printed wiring board for mounting a semiconductor |
| JP4619223B2 (ja) * | 2004-12-16 | 2011-01-26 | 新光電気工業株式会社 | 半導体パッケージ及びその製造方法 |
| JP4588046B2 (ja) * | 2007-05-31 | 2010-11-24 | 三洋電機株式会社 | 回路装置およびその製造方法 |
| KR100924559B1 (ko) * | 2008-03-07 | 2009-11-02 | 주식회사 하이닉스반도체 | 반도체 패키지의 제조 방법 |
| US20110024898A1 (en) * | 2009-07-31 | 2011-02-03 | Ati Technologies Ulc | Method of manufacturing substrates having asymmetric buildup layers |
| US20110075392A1 (en) * | 2009-09-29 | 2011-03-31 | Astec International Limited | Assemblies and Methods for Directly Connecting Integrated Circuits to Electrically Conductive Sheets |
| US8114712B1 (en) * | 2010-12-22 | 2012-02-14 | General Electric Company | Method for fabricating a semiconductor device package |
| JP6394136B2 (ja) * | 2014-07-14 | 2018-09-26 | 凸版印刷株式会社 | パッケージ基板およびその製造方法 |
| JP2017123376A (ja) * | 2016-01-05 | 2017-07-13 | イビデン株式会社 | プリント配線板 |
| US10332832B2 (en) * | 2017-08-07 | 2019-06-25 | General Electric Company | Method of manufacturing an electronics package using device-last or device-almost last placement |
| US20200312732A1 (en) | 2018-09-14 | 2020-10-01 | Mediatek Inc. | Chip scale package structure and method of forming the same |
| US11450606B2 (en) | 2018-09-14 | 2022-09-20 | Mediatek Inc. | Chip scale package structure and method of forming the same |
| EP4255130A4 (en) * | 2020-11-27 | 2024-10-23 | Kyocera Corporation | PRINTED CIRCUIT BOARD AND METHOD FOR PRODUCING A PRINTED CIRCUIT BOARD |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473120A (en) * | 1992-04-27 | 1995-12-05 | Tokuyama Corporation | Multilayer board and fabrication method thereof |
| JP3289858B2 (ja) | 1993-09-29 | 2002-06-10 | 凸版印刷株式会社 | マルチチップモジュールの製造方法およびプリント配線板への実装方法 |
| KR960015869A (ko) * | 1994-10-03 | 1996-05-22 | 반도체 칩과 일체화된 반도체 패키지 및 그 제조방법 | |
| US5714801A (en) * | 1995-03-31 | 1998-02-03 | Kabushiki Kaisha Toshiba | Semiconductor package |
| JP3361427B2 (ja) | 1995-04-28 | 2003-01-07 | 日本ビクター株式会社 | 多層印刷配線板及びその製造方法 |
| JPH1065034A (ja) * | 1996-08-21 | 1998-03-06 | Ngk Spark Plug Co Ltd | 電子部品用配線基板及び電子部品パッケージ |
| US6081026A (en) * | 1998-11-13 | 2000-06-27 | Fujitsu Limited | High density signal interposer with power and ground wrap |
-
1999
- 1999-01-25 JP JP01599599A patent/JP3577421B2/ja not_active Expired - Fee Related
-
2000
- 2000-01-20 US US09/488,087 patent/US6340841B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US20010035570A1 (en) | 2001-11-01 |
| US6340841B2 (en) | 2002-01-22 |
| JP2000216289A (ja) | 2000-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3577421B2 (ja) | 半導体装置用パッケージ | |
| JP4248761B2 (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| US6545353B2 (en) | Multilayer wiring board and semiconductor device | |
| JP3895303B2 (ja) | メッキリード線を使用しないパッケージ基板の製造方法 | |
| JP2010135721A (ja) | 金属バンプを持つプリント基板及びその製造方法 | |
| JP2004256908A (ja) | メッキ引込線なしにメッキされるパッケージ基板およびその製造方法 | |
| JP2003209366A (ja) | フレキシブル多層配線基板およびその製造方法 | |
| JP2000261117A (ja) | プリント基板上及びキャリヤ上の機械式レーザ構造 | |
| KR20010020468A (ko) | 순차적으로 적층된 집적회로 패키지 | |
| JP2004193549A (ja) | メッキ引込線なしにメッキされたパッケージ基板およびその製造方法 | |
| JP2016063130A (ja) | プリント配線板および半導体パッケージ | |
| TW587322B (en) | Substrate with stacked via and fine circuit thereon, and method for fabricating the same | |
| JP2005236067A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| KR100339252B1 (ko) | 땜납범프(bump)를갖춘반도체장치및그의제조방법 | |
| KR20060106766A (ko) | 전해 도금을 이용한 회로 기판의 제조 방법 | |
| TWI393229B (zh) | 封裝基板的製作方法及其結構 | |
| JP3086332B2 (ja) | 多層プリント配線板の製造方法 | |
| US8826531B1 (en) | Method for making an integrated circuit substrate having laminated laser-embedded circuit layers | |
| JP2005236220A (ja) | 配線基板と配線基板の製造方法、および半導パッケージ | |
| JP2001308484A (ja) | 回路基板及びその製造方法 | |
| JP4187049B2 (ja) | 多層配線基板とそれを用いた半導体装置 | |
| KR100803960B1 (ko) | 패키지 온 패키지 기판 및 그 제조방법 | |
| JPH11274734A (ja) | 電子回路装置およびその製造方法 | |
| JP2004111578A (ja) | ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板 | |
| JP2004047543A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040212 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040413 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100716 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110716 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |