JP3568112B2

JP3568112B2 - 半導体基板の製造方法

Info

Publication number: JP3568112B2
Application number: JP36875299A
Authority: JP
Inventors: 正好小池; 誠二永井
Original assignee: Toyoda Gosei Co Ltd
Current assignee: Toyoda Gosei Co Ltd
Priority date: 1999-12-27
Filing date: 1999-12-27
Publication date: 2004-09-22
Anticipated expiration: 2019-12-27
Also published as: JP2001185495A; US6471770B2; US6679947B2; US20010017099A1; US20030010281A1

Description

【０００１】
【産業上の利用分野】
本発明は半導体基板の製造方法に関する。例えば、ＧａＮのようなＩＩＩ族窒化物系化合物半導体からなる基板の製造方法として好適に利用される。
【０００２】
【従来の技術】
従来、適切な基板結晶が存在しない単結晶基板を作製する場合は、融点、熱膨張率、格子定数等を考慮し比較的特性の似た材料（基材）を用いてその上に直接又は種々のバッファ層を介して結晶成長を行い、その後、基板を研磨などによって除去する方法をとっていた。
特開平７−２０２２６５号公報によればサファイア基板とＧａＮ層との間にＺｎＯからなる中間層を介在させ、ＧａＮ層の形成後に試料を６０℃のエッチャントに浸漬して中間層を溶解除去する方法が開示されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、往々にして基材の熱膨張係数とその上に成長された結晶の熱膨張係数とは相違している。そのため、高温での結晶成長温度から室温へ冷却する過程で熱歪による反りやクラックが発生し、良質の単結晶基板が作製できないという問題があった。
ＧａＮの例を述べると、従来の結晶成長方法は、サファイアを基材として約１０００℃でＧａＮを成長し、室温まで降温して反応室から取り出している。ここにサファイアとＧａＮの熱膨張係数はそれぞれ７．５×１０^−６、５．５９×１０^−６である。熱膨張係数にこのような違いがあると、図１に示すように、基材１上に厚膜なＧａＮ２をエピタキシャル成長させたときには、反りが現れ更にはクラック３の発生するおそれもある。また、ＧａＮに比べて基材の熱膨張係数が大きいため、ＧａＮには圧縮歪みが掛かっている。このように試料を降温するときＧａＮ層の結晶性に悪影響が及ぶこととなる。
また、このような反りのある試料から基材を研磨などより除去しＧａＮからなる基板を得ることは極めて困難である。また、降温時に応力がかけられているので得られたとしてもそのＧａＮ基板は良質なものでなかった。
【０００４】
【課題を解決するための手段】
この発明はかかる課題を解決するためになされた。即ち、この発明の第１の局面によれば、
第１の層の上に第２の層を介して半導体層を形成し、
前記半導体層を形成したときの第１の環境と異なる第２の環境であって、前記第１の層及び／又は前記半導体層に対する第２の層の結合力を低下させる第２の環境下、又は当該第２の環境を経た後において前記半導体層を分離し、かつ、前記第１の環境から前記第２の環境までの間、前記半導体層には前記第１の層との熱膨張係数の相違に基づく歪が実質的に加わっていない、ことを特徴とする半導体基板の製造方法。
【０００５】
このような本発明の半導体基板の製造方法によれば、半導体層を分離するときの第２の環境において半導体層と基材である第１の層の間に介在される第２の層の結合力が低下しているので、試料から半導体層を分離することが容易である。更には、第１の環境から第２の環境までの間に、好ましくは半導体層形成後分離するまでの間に、半導体層には熱膨張係数の相違に基づく歪みが実質的に加えられていないので、半導体層の結晶性は少なくとも結晶成長時のものが維持される。よって、良質の半導体基板を容易に得られることとなる。
第２の環境を一旦経た第２の層が、その後の環境の如何に拘わらず、その第１の層及び／又は半導体層に対する結合力を回復しない場合、即ち一旦低下ないしゼロとなった第２の層の第１の層及び／又は半導体層に対する結合力が維持される場合には、必ずしも半導体層を第２の環境下において分離する必要はない。
【０００６】
上記において基材である第１の層及び中間層である第２の層は成長させる半導体に応じて適宜選択されるものである。
成長させる半導体がＧａＮなどのＩＩＩ族窒化物系化合物半導体である場合は、例えばサファイア、スピネル、シリコン、炭化シリコン、酸化亜鉛、リン化ガリウム、ヒ化ガリウム、酸化マグネシウム、酸化マンガンなどを基板の材料として挙げることができる。
本発明者らの検討によれば、基板としてサファイアを採用し、特にそのａ面を用いることが好ましい。
【０００７】
中間層として第２の層は、第２の環境において第１の層及び半導体層の少なくとも一方に対する結合力が低下する材料で形成される。半導体層を単離するには半導体層に対する第２の層の結合力を低下することが好ましい。
半導体層を成長させる第１の環境と中間層である第２の層を脆弱にする第２の環境との相違が物理的環境条件、特に温度条件にあるときは、第２の層としてその融点が半導体層の成長温度（第１の環境の温度）より高く、かつ第２の環境の温度以下である金属が選ばれる。かかる金属として、Ｔｉ，Ｎｉ，Ｙ，Ｂｅ，Ｍｎ，Ａｕ，Ａｇ，Ｃｎ及びこれらの合金を挙げることができる。第１の環境と第２の環境との相違点が化学的環境条件にあるとき、即ち第２の環境において第２の層が化学的に分解ないし溶解されるときは、第２の層の形成材料としてＺｎＯ
等を挙げることができる。
これらの材料は真空蒸着、スパッタ法などの周知の方法で形成できる。第２の層の膜厚も特に限定されない。例えば、１０〜１００００ｎｍ、好ましくは１００〜５０００ｎｍである。
第２の層は第１の層の全面に形成される必要はない。例えば、横方向成長法（ＥＬＯ法、特開平１０−３１２９７１号公報参照）によりＩＩＩ族窒化物系化合物半導体を成長させるときには、成長抑止材料の間において露出する第１の層の表面に第２の層が形成される。
【０００８】
半導体層は単結晶基板として求められるものであれば特に限定されない。ＩＩＩ族窒化物系化合物半導体を半導体層とすることが好ましい。ここに、ＩＩＩ族窒化物系化合物半導体とは一般式としてＡｌ_ＸＧａ_ＹＩｎ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｘ＋Ｙ≦１）で表され、ＡｌＮ、ＧａＮ及びＩｎＮのいわゆる２元系、Ａｌ_ｘＧａ_１−ｘＮ、Ａｌ_ｘＩｎ_１−ｘＮ及びＧａ_ｘＩｎ_１−ｘＮ（以上において０≦ｘ≦１）のいわゆる３元系を包含する。ＩＩＩ族元素の一部をボロン（Ｂ）、タリウム（Ｔｌ）等で置換しても良く、また、窒素（Ｎ）の一部もリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）等で置換できる。
ＩＩＩ族窒化物系化合物半導体層は任意のドーパントを含むものであっても良い。ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。なお、ｐ型不純物をドープした後にＩＩＩ族窒化物系化合物半導体を電子線照射、プラズマ照射若しくは炉による加熱にさらすことも可能である。
ＩＩＩ族窒化物系化合物半導体層の形成方法は特に限定されないが、有機金属気相成長法（ＭＯＣＶＤ法）のほか、周知の分子線結晶成長法（ＭＢＥ法）、ハライド系気相成長法（ＨＶＰＥ法）、スパッタ法、イオンプレーティング法、電子シャワー法等によっても形成することができる。第２の層と半導体層との間にはバッファ層を形成することが好ましい。
半導体層は分離後に半導体基板として用いられるものであるので、ある程度膜厚が必要である。通常基板として用いるためには、１００μｍ以上の膜厚が要求される。
【０００９】
熱膨張係数に基づく歪が半導体層にかからないようにするには、第１の環境即ち半導体層の成長温度と第２の環境の温度とを等しくする。本発明者らの検討によれば、第１の環境の温度と第２の環境の温度との温度差が、前者の絶対温度を基準として５０％以内であれば、半導体に実質的に歪がかからないと考えられる。更に好ましくは３０％以内であり、更に更に好ましくは２０％以内である。
【００１０】
半導体層を分離する方法は特に限定されないが、第２の層の結合力が弱くなっている状態で、基材である第１の層と半導体層とにそれぞれ逆方向の荷重を掛けてせん断するか、第２の層においてナイフ切断する。場合によっては、試料を冷却する際の熱歪が第２の層に集中し、第２の層において両者が自動的に分離されるようにしてもよい。
半導体層に対する第２の層の結合力が低下しておれば、当該分離工程によって半導体層を単離することができる。一方、第２の層の結合力が基材である第１の層に対してのみ低下している場合は、第２の層は半導体層に付着することとなる。
【００１１】
このようにして分離された半導体層は半導体基板として各種半導体素子に適用される。ここに素子には、発光ダイオード、受光ダイオード、レーザダイオード、太陽電池等の光素子の他、整流器、サイリスタ及びトランジスタ等のバイポーラ素子、ＦＥＴ等のユニポーラ素子並びにマイクロウェーブ素子などの電子デバイスを挙げられる。また、これらの素子の中間体としての積層体にも本発明は適用されるものである。
なお、発光素子の構成としては、ＭＩＳ接合、ＰＩＮ接合やｐｎ接合を有したホモ構造、ヘテロ構造若しくはダブルへテロ構造のものを用いることができる。発光層として量子井戸構造（単一量子井戸構造若しくは多重量子井戸構造）
を採用することもできる。
【００１２】
本発明者らは上記課題を解決するために、次なる第２の局面の発明を提案する。
第１の層の上に第２の層を介して半導体層を形成し、その後に前記半導体層を分離することにより前記半導体層を含む半導体基板を形成する方法であって、前記第２の層は低融点の歪吸収層と高融点の下地層とを有し、前記歪吸収層は前記半導体層を形成する環境の温度において融解状態である、ことを特徴とする半導体基板の製造方法。
【００１３】
この第２の局面の発明によれば、中間層である第２の層が歪吸収層と下地層とで構成され、そのうちの歪吸収層は半導体層の成長温度において、即ち第１の環境において既に融解状態であり第１の層に対する結合力は殆どゼロである。しかし、下地層が高融点材料（少なくとも半導体成長温度より高い融点を持つ）から形成されているので、半導体層の成長に支障の及ぶことはない。
尤も、基材である第１の層の結晶構造の特性を利用する観点から言えば、最初歪吸収層の融点未満の温度で半導体層を成長させ、その後温度を上げて歪吸収層を融解させることが好ましい。そして、当該歪吸収層が固体化しないうちに第１の層と半導体層とを分離する。また、半導体層を分離しなくても、降温時の暫くの間歪吸収層は融解状態にあるので、第１の層と半導体層との熱膨張率の差に起因する歪応力がここで吸収緩和される。従って、半導体層に反りやクラックが発生しなくなる。そして、冷却後においてホットプレート等により試料を昇温してやれば、歪吸収層が再び融解状態となるので、第１の層と半導体層とを容易に分離可能となる。
このように歪吸収層において分離すると、下地層は半導体層に付着することになる。従って、下地層は薄く形成し、これと半導体層との間に熱膨張係数の差がある場合、当該下地層へ優先的にクラックが生じることとなるようにすることが好ましい。
【００１４】
【実施例】
次に、この発明の実施例について説明する。
第１実施例（図２参照）
第１の層としてのサファイア基材１１の表面（ａ面）に第２の層としてのＡｕ（融点：１０６４℃）層１２をスパッタ法により形成する（膜厚：３μｍ）。その後、ＭＯＣＶＤ装置のサセプタ１６に装着する。サセプタ１６には試料装着用の凹部１７が形成されている。この凹部１７の深さは、試料を装着した状態でＡｕ層１２上面がサセプタ１６の上面とほぼ面一になるようにする。
【００１５】
Ａｕ層１２の上にＡｌＮバッファ層１３を例えば４００℃の成長温度で１０ｎｍの膜厚に成長させる。このバッファ層１３までをスパッタ法により形成することも出来る。なお、バッファ層１３としてＧａＮをはじめとする他のＩＩＩ族窒化物系化合物半導体やＺｎＯを利用することも出来る。
続いて、ＧａＮ層１４を１０００℃の成長温度でほぼ１００μｍの膜厚にエピタキシャル成長させる。このＧａＮ層を成長させる環境（第１の環境）は、通常のＭＯＣＶＤ法を実行するときと同じであるが、成長温度をＡｕの融点１０６４℃未満とする必要がある。
【００１６】
その後、試料を昇温してＡｕ層１２を融解する（第２の環境）。試料の昇温はサセプタ１６の温度をあげることにより行う。このときの試料の温度はＧａＮ層１４が分解せず、かつサファイア基材１２とＧａＮ層１４との熱歪の影響が出ない程度とする。この実施例では試料を１１００℃まで昇温させる。
Ａｕ層１２が融解したら、ＧａＮ層１４とサファイア基材１１とをせん断する。この実施例ではＭＯＣＶＤ反応室に設けられたブレード１８をサセプタ１６の上面に対して平行移動させることによりＧａＮ層１４をサファイア基板１１から分離する。ブレード１８を固定しておいてサセプタ１６を移動させても良いし、勿論両者１６、１８を移動させることも出来る。サセプタ１６の上面は分離されたＡｌＮ１３−ＧａＮ１４積層体が滑り易くなるように表面加工しておくことが好ましい。
【００１７】
ブレード１８の代わりに、図３に示すように、ナイフ１９を設け、これで融解状態のＡｕ層１２をカットすることも出来る。この場合、サセプタ１８の上面はサファイア基材１１の上面とほぼ面一である。
ナイフ１９を利用する場合は、サセプタ１８から凹部１９を省略することが出来る。
【００１８】
第２実施例（図４参照）
この実施例は、ＥＬＯ法（横方向成長法）を利用して半導体層の結晶性のより一層の向上を図るものである。
第１の層としてのサファイア基材２１のａ面上に、常法に従い、ＡｌＮバッファ層２２（１０ｎｍ）とＧａＮ層２３（２μｍ）をＭＯＣＶＤ法で形成する。その後、ＧａＮ層２３上にＳｉＯ_２層を形成し、さらにこれをストライプ状にパターニングしてＳｉＯ_２ストライプ２４を形成する。ＳｉＯ_２ストライプ２４の上面をマスクして、ＧａＮ層２３上にＡｕ層２５をスパッタ法により形成する。
試料を再度ＭＯＣＶＤ装置の反応室に移し、第１の実施例と同様にして、４００℃の反応温度でＡｌＮ層２６（膜厚：１０ｎｍ）を形成し、反応温度を１０００℃まで昇温しＧａＮ層２７をエピタキシャル成長させる。このとき、ＧａＮ層は最初ＳｉＯ_２ストライプ２４の間でファセット構造を発達させ、成長が進むにつれてこのファセット構造が埋め込まれて平坦な層となる。なお、バッファ層２３及びＧａＮ層２３を省略しサファイア基材２１の上に直接ＳｉＯ_２ストライプ２４及びＡｕ層２５を形成することも出来る。
【００１９】
ＧａＮ層をＥＬＯ法により成長させた後、試料の温度を１１００℃まで昇温しＡｕ層２５を融解する。なお、ＳｉＯ_２の上にＩＩＩ族窒化物系化合物半導体は成長しないのでＳｉＯ_２ストライプ２４とＡｌＮ層２６及びＧａＮ層２７との間の結合力はほぼゼロである。従って、サファイア基材２１とＧａＮ層２７とに対しそれぞれＳｉＯ_２ストライプ２４に沿った方向に相反する方向の荷重を掛けると両者は分離する。
【００２０】
第３実施例（図５参照）
この実施例は本発明の第２の局面に対応する。
第１の層としてのサファイア基材３１のａ面に歪吸収層として低融点（融点：１５７℃）のＩｎの層３２をスパッタ法により形成する（膜厚：３μｍ）。その後、Ｉｎ層３２の上面に下地層として高融点（融点：１６６０℃）のＴｉ層３３を同じくスパッタ法により形成する（膜厚：１μｍ）。これらＩｎ層３２とＴｉ層３３より第２の層（中間層）が構成される。次に、試料をＭＯＣＶＤ装置の反応室に移してＴｉ層３３の上にバッファ層としてのＡｌＮ３４をＭＯＣＶＤ法により形成する（膜厚：２０ｎｍ）。続いてＡｌＮ層３４の上にＧａＮ層３５をエピタキシャル成長させる。
【００２１】
この例では、ＧａＮ層３５の成長中において、Ｉｎ層３２は融解している。ＧａＮ層３５の成長終了後、試料を降温してしばらくはＩｎ層３２は融解状態を維持する。従って、サファイア基材３１とＧａＮ層３５との熱膨張率に基づく歪はＩｎ層３２で吸収緩和されるので、試料を室温まで降温させてもＧａＮ層３５に反りやクラックが発生することはない。
その後、例えばホットプレートを使用して室温まで降温された試料を加熱すれば再びＩｎ層３２が融解する。この状態で、サファイア基材３１とＧａＮ層３５とをせん断するか若しくはＩｎ層３３においてナイフ切断することにより、両者３１、３５は容易に分離される。
勿論、試料を室温まで降温する前であってＩｎ層３２が融解状態である間に、第１の実施例と同様にしてＭＯＣＶＤ装置内でサファイア基材３１とＧａＮ層３５とを分離することも出来る。
【００２２】
この発明は、上記発明の実施の形態及び実施例の説明に何ら限定されるものではない。特許請求の範囲の記載を逸脱せず、当業者が容易に想到できる範囲で種々の変形態様もこの発明に含まれる。
【００２３】
以下、次の事項を開示する。
（１１）第１の層と半導体層とを第２の層においてせん断する手段を備えた半導体成長装置。
（１２）第１の層を挿入する凹部を備えたサセプタを有するＭＯＣＶＤ装置であることを特徴とする（１１）に記載の半導体成長装置。
（１３）ＭＯＣＶＤ装置内に半導体層に当接するブレードが設けられ、該ブレードを前記サセプタの上面に対して相対的に平行移動させる手段が備えられていることを特徴とする（１２）に記載の半導体成長装置。
（１４）第２の層を切断するナイフを備えることを特徴とする半導体成長装置。
（２１）請求項１〜９のいずれかに記載の方法により形成された半導体基板を含む素子。
（３１）第１の層、第２の層及び半導体層を順次積層してなる積層体であって、前記第１の層と前記半導体層とは異なる熱膨張係数を有し、前記第２の層は前記半導体層を形成したときの第１の環境と異なる第２の環境下において、前記第１の層及び／又は前記半導体層に対する第２の層の結合力が低下ないしゼロとなる、ことを特徴とする積層体。
（３２）前記第２の層は前記第１の環境で固体であり、前記第２の環境で融解する、ことを特徴とする（３１）に記載の積層体。
（３３）前記第２の層は前記第２の環境において選択的に分解若しくは溶解される、ことを特徴とする（３１）に記載の積層体。
（３４）前記第１の層はサファイア基板であり、前記半導体層はＩＩＩ族窒化物系化合物半導体であり、前記第２の層は金属であり、該金属は前記第１の環境の温度では固体状態であり、前記第２の環境の温度では融解状態である、ことを特徴とする（３１）に記載の積層体。
（３５）第１の層、第２の層及び半導体層を順次積層してなる積層体であって、前記第１の層と前記半導体層とは異なる熱膨張係数を有し、前記第２の層は前記第１の層側の低融点歪吸収層と前記半導体層側の高融点下地層とからなり、前記歪吸収層は前記半導体層を形成する環境の温度において融解状態であることを特徴とする積層体。
（３７）前記第１の層はサファイア基板であり、前記第２の層の歪吸収層はＩｎであり、前記下地層はＴｉであり、前記半導体層はＩＩＩ族窒化物系化合物半導体である、ことを特徴とする（３５）積層体。
（４１）（３１）〜（３７）のいずれかに記載の第１の層と第２の層とからなる積層体。
【図面の簡単な説明】
【図１】図１は基材と半導体層の熱膨張係数の相違に基づく歪の発生を示した模式図である。
【図２】図２は本発明の実施例１の製造方法を示す模式図である。
【図３】図３は実施例１の製造方法の変形態様を示す模式図である。
【図４】図４はこの発明の実施例２の製造方法を示し、シリコン基材とＧａＮ層とが分離される前の試料の構成を示す断面図である。
【図５】図５はこの発明の実施例３の製造方法を示し、シリコン基材とＧａＮ層とが分離される前の試料の構成を示す断面図である。
【符号の説明】
１、１１、２１、３１シリコン基材（第１の層）
２、１４、２７、３５ＧａＮ層（半導体層）
１２、２５Ａｕ層（第２の層）
３２Ｉｎ層（歪吸収層）
３３Ｔｉ層（下地層）

Claims

第１の層の上に第２の層を介して半導体層を形成し、
前記半導体層を形成したときの第１の環境と異なる第２の環境であって、前記第１の層及び／又は前記半導体層に対する第２の層の結合力を低下させる第２の環境下において前記半導体層を分離し、かつ、前記第１の環境から前記第２の環境までの間、前記半導体層には前記第１の層との熱膨張係数の相違に基づく歪みが実質的に加わっていない半導体基板の製造方法であって、
前記第１の層はサファイア基板であり、前記半導体層はIII族窒化物系化合物半導体であり、前記第２の層は金属であり、該金属は前記第１の環境の温度では固体状態であり、前記第２の環境の温度では融解状態である、ことを特徴とする半導体基板の製造方法。