[go: up one dir, main page]

JP3551660B2 - 露光パターンの補正方法および露光パターンの補正装置および露光方法 - Google Patents

露光パターンの補正方法および露光パターンの補正装置および露光方法 Download PDF

Info

Publication number
JP3551660B2
JP3551660B2 JP28621396A JP28621396A JP3551660B2 JP 3551660 B2 JP3551660 B2 JP 3551660B2 JP 28621396 A JP28621396 A JP 28621396A JP 28621396 A JP28621396 A JP 28621396A JP 3551660 B2 JP3551660 B2 JP 3551660B2
Authority
JP
Japan
Prior art keywords
pattern
exposure
evaluation
evaluation point
exposure pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP28621396A
Other languages
English (en)
Other versions
JPH10133358A (ja
Inventor
圭祐 津▲高▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP28621396A priority Critical patent/JP3551660B2/ja
Priority to US08/957,925 priority patent/US5991006A/en
Priority to CA002219630A priority patent/CA2219630A1/en
Priority to KR1019970055516A priority patent/KR19980033229A/ko
Priority to TW086116044A priority patent/TW486743B/zh
Priority to DE19747773A priority patent/DE19747773A1/de
Publication of JPH10133358A publication Critical patent/JPH10133358A/ja
Application granted granted Critical
Publication of JP3551660B2 publication Critical patent/JP3551660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/706835—Metrology information management or control

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置等のリソグラフィー工程おける露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置に関する。
【０００２】
【従来の技術】
半導体装置等の製造において適用されるフォトリソグラフィー工程では、所望の設計パターンと対応するマスクパターンを備えた露光マスクを用意し、この露光マスクを介して光を照射することでレジスト材料へ設計パターンを転写している。
【０００３】
近年、作成する半導体装置の微細化に伴って設計ルールが微細化し、理論的な現像の限界付近でのリソグラフィープロセスが行われるようになってきた。このため、解像度が不十分となり、マスクパターンと転写されたレジストパターンとの乖離が問題となってきている。
【０００４】
この現象により、転写パターンの変形によるデバイス性能の劣化や、パターンのブリッジや断線による歩留り低下といった問題が生じる。そこで、このような問題を回避するため、所望のレジストパターンを得るためにカットアンドトライでマスクパターンを最適している。
【０００５】
このマスクパターンの最適化としては、設計パターンに対して複数の修飾パターンを付加することでマスクパターンの補正を行い、転写実験もしくはシミュレーションによって転写パターンを求め、最も設計パターンに近い転写パターンを得るよう修飾パターンを決定するという処理が成されている。
【０００６】
しかし、カットアンドトライで最適なマスクパターンを得る方法は膨大な時間と工数がかかる。このため、限定されたパターンにしか適用できず、ＡＳＩＣのような不規則なパターンには適用できない。また、カットアンドトライでは評価できるマスクパターンの数に限りがあり、最適なマスクパターンを見逃す可能性もある。
【０００７】
そこで、マスクパターンの最適化を計算機上で自動で行うため、光近接効果補正技術が開発されている。この光近接効果補正においては、入力された設計パターンに対し、以下の操作を行うことでマスクパターンの補正を行っている。
（１）入力された設計パターンの辺を分割する。
（２）分割された各辺（エッジ）の中心に評価点を付加する。
（３）評価点における転写イメージを求めるとともに、この評価点と転写イメージの評価点と対応する位置とのずれを求める。または、評価点におけるエネルギー強度の所望の値とのずれを求める。
（４）各分割されたエッジを評価点における転写イメージのずれが０となるようにエッジ位置を移動する。
【０００８】
上記（１）〜（４）のうち（３）〜（４）を計算機にて繰り返し行うことで、最適なマスクパターンを求めるようにしている。
【０００９】
【発明が解決しようとする課題】
しかしながら、このような自動光近接効果技術を用いてマスクパターンの補正を行うには次のような問題がある。すなわち、評価点におけるずれ（エラー）を最小に追い込むに伴い、評価点の付加されていない部分のエラーが大きくなってしまい、全体としてのパターンのずれが大きくなってしまう。
【００１０】
図３６は従来例によるマスクパターンの補正例を示す図である。このように、図中×印で示される評価点でのずれを最小にしようとした場合、設計パターンＰの形状によっては補正されたマスクパターンによる転写イメージＩが設計パターンＰに対して大きく膨らんでしまう部分が発生する。
【００１１】
そこで、設計パターンＰの分割数を増やして同時に評価点の間隔を小さくすることが考えられるが、補正後のマスクパターンが複雑化してしまい、製造が困難となったりマスクコストの増加を招いてしまう。さらに、微細パターンの発生により欠陥検査が不可能となり、欠陥保証されたマスクの作成が不可能となる場合もある。
【００１２】
また、マスクパターンに対して不必要に段差が生じることで、転写イメージのコントラストを低下させるという問題も生じる。図３７（ａ）は設計パターンＰに対する転写イメージＩを示し、（ｂ）は設計パターンＰに補正パターンＰ’を付加した場合の転写イメージＩを示している。（ａ）、（ｂ）ともに転写イメージＩは変わらないものの、（ｂ）のように補正パターンＰ’が付加されていることによりパターン段差が拡大すると、転写イメージＩのコントラストが劣化し、結果として露光裕度が縮小してしまうという問題となる。
【００１３】
【課題を解決するための手段】
本発明はこのような課題を解決するために成されたものである。すなわち、本発明の露光パターンの補正方法は、リソグラフィー工程において、所望の設計パターンに近い転写イメージが得られるように露光パターンを変形させる方法であり、所望の設計パターンの外形線を所定のルールに基づいて分割し、分割された各辺に対して複数個の評価点を付加する工程と、露光パターンの露光後のイメージをシミュレーションによって算出し、設計パターンの各辺の各評価点と露光後のイメージの各評価点と対応する位置との距離を各々算出する工程と、この距離を各評価点におけるその距離と所定係数との積の和を出力値とする評価関数に入力し、評価関数の出力値に基づき各辺の位置を補正して、補正後の露光パターンを決定する工程とから成るものである。
【００１４】
また、所望の設計パターンの外形線を所定のルールに基づいて分割し、分割された各辺に対して複数個の評価点を付加する工程と、露光パターンの露光後の転写エネルギー強度の等高線を用いた転写イメージと設計パターンとの各評価点における位置ずれ量や傾きをシミュレーションによって算出する工程と、この転写エネルギー強度を、各評価点におけるその距離と所定係数との積の和を出力値とする評価関数に入力し、この評価関数の出力値に基づき各辺の位置を補正して、補正後の露光パターンを決定する工程とから成るものでもある。
【００１５】
さらに、本発明は、上記のような補正方法によって露光パターンの補正を行う補正装置であり、上記の補正方法を用いて形成されたマスクパターンを備えている露光用マスクでもあり、この露光用マスクを用いて露光を行う露光方法でもあり、この露光用マスクを用いてリソグラフィー加工を施し製造される半導体装置でもある。
【００１６】
本発明では、設計パターンの外形線を分割した各辺に対して複数個の評価点を付加しており、各評価点と露光後のイメージの各評価点に対応する位置との距離を算出しているため、一つの辺において複数の評価点と露光イメージとの距離が複数算出でき、これらの値から露光イメージが設計パターンに対してどのような傾斜となっているかを判別できるようになる。また、この距離を所定の評価関数に入力して露光パターンの補正量を決定するため、設計パターンと露光後のイメージとの合わせを最適化できるようになる。
【００１７】
【発明の実施の形態】
以下に、本発明の実施形態を図に基づいて説明する。本実施形態における露光パターンの補正方法は、所望の設計パターンに近い転写イメージが得られるよう露光パターンを変形させる方法である。先ず、本実施形態における露光パターンの補正方法の概要を説明する。なお、以下で説明する各処理は、ワークステーション等の計算機上で行われるものである。
【００１８】
初めに、図１に示すように設計パターンＰの外形線を分割してエッジＥを形成し、各エッジＥに対して複数個の評価点Ｈを付加する。これらの評価点Ｈの間隔を十分に小さくすることで評価点がない部分でのエラーの見逃しを回避できるようになる。
【００１９】
次に、図２に示すように現段階での露光パターンの転写イメージＩをシミュレーションによって算出し、図中矢印で示すような距離すなわち各評価点Ｈとその評価点Ｈに対応する転写イメージＩとの距離（エラー）を算出する。
【００２０】
次いで、各評価点Ｈでの距離（エラー）に基づき、エッジＥの両端以外で転写イメージＩのピークがある場合（転写イメージＩが凸型または凹型となる場合）には、このピーク位置が設計パターンＰと合うよう露光パターンへ補正（バイアス）を加える。例えば、図２（ａ）においてはエッジＥの中央部分にある評価点Ｈがピークに対応しており、図２（ｂ）に示すように、この評価点Ｈと対応する転写イメージＩのピークが設計パターンＰと合うようバイアスを加える。
【００２１】
本実施形態では、このバイアス量を算出するにあたり、所定の評価関数を用いており、設計者の意図に沿う自然な補正を加えられるようにしている。
【００２２】
また、各評価点Ｈでの距離（エラー）において、エッジＥの両端にピークがくる場合（転写イメージＩが凸型または凹型ではない場合）には、転写イメージＩの設計パターンＰと平行に近い部分が設計パターンＰと一致するように露光パターンへバイアスを加える。例えば、図３（ａ）に示す例では、エッジＥに対して図中左端の評価点Ｈが転写イメージＩのピーク位置に対応し、この部分が設計パターンＰと平行に近くなっている。したがって、図３（ｂ）に示すように、この部分が設計パターンＰと一致するよう露光パターンへバイアスを加える。
【００２３】
このバイアス量を算出する場合には、転写イメージＩにおいて設計パターンＰと平行に近い部分のエラーを重視するような所定の評価関数を用いており、設計者の意図に沿う自然な補正を加えられるようにしている。
【００２４】
図４は補正例を示す図である。このように設計パターンＰの外形線を分割し、分割によって得られる各エッジ内に複数の評価点Ｈ（図中×印）を付加する。そして、先に説明したように、所定の評価関数によって各エッジに補正（バイアス）を加えることで、設計者の意図に合った自然な（不要に膨らみのない）転写イメージＩを得られるようになる。また、線幅の制御も的確に行われることになる。
【００２５】
次に具体的な実施形態の説明を行う。図５〜図１０は第１実施形態を説明する図である。第１実施形態では、０．２０μｍルールのＳＲＡＭのポリシリコンレイヤーを、露光波長２４８ｎｍ、ＮＡ＝０．５５、σ＝０．６０の条件で露光する場合を例としている。
【００２６】
図５は第１実施形態で適用する設計パターンを示している。この設計パターンＰにできるだけ近い転写パターンが得られるよう露光パターンを補正することになる。先ず、図６に示すように、設計パターンＰの外形線を所定のピッチで分割し、複数のエッジを形成する。さらに、図７に示すように、この各エッジ内において複数の評価点（図中×印）を付加する。
【００２７】
次に、この設計パターンＰそのままのマスクをジャストフォーカスで転写した場合に得られる光強度分布を求め、光強度の所定閾値においてスライスした等高線を転写イメージとして求める。図８は、この転写イメージＩを設計パターンＰに重ねて示したものである。
【００２８】
次いで、各エッジに付加した全ての評価点において、転写イメージＩの評価点と対応する位置とのずれ量と、転写イメージＩの評価点と対応する位置での傾きを求める。この際、転写イメージＩのずれ量を計測する方向は設計パターンＰの線方向に対して垂直方向とし、設計パターンＰより外側方向を正方向とする。
【００２９】
ここで、各評価点に対応して得られるずれ量をＥ、各評価点に対応した転写イメージＩの傾きをＳとする。
【００３０】
次に、得られたずれ量Ｅと傾きＳを以下の式に代入し、分割されたエッジの補正量（バイアス量Ｂ）を算出する。このバイアス量Ｂが露光パターンに付加される補正パターンの量である。
【００３１】
Ｂ＝−０．５・Σ（Ｅｉ ／Ｓｉ ２ ）／Σ（１／Ｓｉ２ ）
ここでＥｉ はエッジにおけるｉ番目の評価点でのずれ量、Ｓｉ はエッジにおけるｉ番目の評価点での傾きを示す。
【００３２】
なお、この式はエッジにおいて両端の評価点に対応するずれ量にピークがある場合であり、各評価点に対応した傾きが小さい（設計パターンＰに対して平行に近い）ほどバイアスＢへの影響が強くなるよう設定している。この式の傾きＳにかかるべき乗数を大きくすることで、この影響を強くすることができ、反対にべき乗数を小さくすることで、この影響を弱くすることができる。
【００３３】
また、この式における−０．５は所定定数であり、「−」は、ずれ量と反対の方向へバイアスをかけることを意味し、「０．５」は、一度の計算で行うバイアスの量を調整するための係数である。
【００３４】
一方、エッジの両端以外の評価点でずれ量のピークがある場合は次の式によってバイアス量を計算する。
【００３５】
Ｂ＝−０．５・Ｅｐ
ここで、Ｅｐ はピークに対応した評価点でのずれ量を示している。
【００３６】
この式では、エッジの両端以外の評価点でずれ量のピークがある場合には、そのピークと対応した評価点で転写イメージＩと設計パターンＰとを合わせるようなバイアス量Ｂを算出している。
【００３７】
各エッジにおける転写イメージＩの傾き形態に応じて上記式によってバイアス量Ｂを計算した後は、その各エッジに対応した露光パターンをそのバイアス量Ｂだけ移動させて補正後の露光パターンを得る。なお、この補正後の露光パターンを得た後は、評価点の位置はそのままにして同様な計算を適宜繰り返し行い、最適な露光パターンを得るようにする。
【００３８】
図９はこのような計算によって得られた補正後の露光パターンを示している。これをマスクパターンとして露光マスクに形成することで、図１０に示すような転写イメージＩを形成することができる。このような補正により、設計パターンＰにおけるラインエンドの縮みが、図８に示す補正前の転写イメージＩに比べて大幅に解消され、ライン幅の制御も向上している。
【００３９】
また、コンタクトホールが形成される部分の面積縮小も抑えられ、重ね合わせ裕度も向上している。このようにして露光パターンを補正して露光用マスクを形成することで、設計者の意図に合ったパターンを形成することができ、またこの露光用マスクを利用した露光で半導体装置を製造することにより、電気的特性の良い製品を歩留り良く製造することができるようになる。
【００４０】
ここで、第１実施形態で適用した設計パターンを用いて、従来例と本実施形態との補正結果の比較を行う。図１１は第１実施形態と同様な設計パターンＰの外形線を分割し、得られた各エッジの中央に評価点（図中×印）を１つ付加した例である（従来例）。また、図１２はこの評価点でのずれ量を最小にする補正を加えた後のマスクパターンを示し、図１３は図１２のマスクパターンを用いた転写イメージを示している。
【００４１】
従来例では、各エッジの１つしか評価点が付加されないため、その評価点でのずれ量を小さくする補正を進めるため、バイアス量Ｂとして以下の式を用いている。
【００４２】
Ｂ＝−０．５・Ｅ
Ｅは評価点におけるずれ量
【００４３】
このため、従来例では評価点の付加されていない部分のずれ量（エラー）は全く考慮されておらず、その結果、評価点でのずれ量は小さくなっているものの、図１３に示すように、その周辺のエッジ位置のずれが悪化してしまう。
【００４４】
これに対し、第１実施形態の補正方法を適用することで、図１０に示すように転写イメージＩは設計パターンＰに対して不要にずれてしまう部分を抑制できるようになる。
【００４５】
また、図１４は、図１１で適用した従来例の補正方法に比べ、設計パターンＰを分割して得るエッジの間隔を１／２にした場合である。図１５はこの各エッジの中央に１つの評価点を付加した状態を示している。また、図１６はこの評価点でのずれ量を最小とするよう補正を加えた後の露光パターンを採用したマスクパターンを示している。さらに、図１７は図１６で示すマスクパターンを用いた場合の転写イメージである。
【００４６】
このように、エッジ間隔を単に短くするだけでは、評価点の周辺の補正に悪影響が発生し、設計パターンＰに対して転写イメージＩがはみ出る部分も発生している。また、図１６に示すように、エッジ間隔を短くするほどマスクパターンが複雑化し、マスク作成を困難とする。
【００４７】
これに対し、第１実施形態では、設計パターンＰに対する転写イメージＩの不要なはみ出しはなく、またマスクパターンも複雑化しないというメリットがある。
【００４８】
次に第２実施形態の説明を行う。図１８〜図２２は第２実施形態を説明する図である。第２実施形態では、０．２０μｍルールのＳＲＡＭのポリシリコンレイヤーを、露光波長２４８ｎｍ、ＮＡ＝０．５５、σ＝０．６０の条件で露光する場合を例としている。
【００４９】
図１８は第２実施形態で適用する設計パターンを示している。この設計パターンＰにできるだけ近い転写パターンが得られるよう露光パターンを補正することになる。先ず、図１９に示すように、設計パターンＰの外形線に所定のピッチで複数の評価点（図中×印）を付加する。先に説明した第１実施形態では、初めに設計パターンＰの外形を分割する際に、所定のピッチで分割したが、第２実施形態では、エッジ分割を設計パターンＰの隅部（コーナー部）のみで行った点に特徴がある。
【００５０】
次に、この設計パターンＰそのままのマスクをジャストフォーカスで転写した場合に得られる光強度分布を求め、光強度の所定閾値においてスライスした等高線を転写イメージとして求める。図２０は、この転写イメージＩを設計パターンＰに重ねて示したものである。ただし、この光強度の所定閾値は、図２０における長さＬがパターンルールである０．２０μｍとなるように設定されている。
【００５１】
次いで、全ての評価点において、転写イメージＩの評価点と対応する位置とのずれ量と、転写イメージＩの評価点と対応する位置での傾きを求める。この際、転写イメージＩのずれ量を計測する方向は設計パターンＰの線方向に対して垂直方向とし、設計パターンＰより外側方向を正方向とする。
【００５２】
ここで、各評価点に対応して得られるずれ量をＥ、各評価点に対応した転写イメージＩの傾きをＳとする。
【００５３】
次に、得られたずれ量Ｅと傾きＳを以下の式に代入し、分割されたエッジの補正量（バイアス量Ｂ）を算出する。このバイアス量Ｂが露光パターンに付加される補正パターンの量である。
【００５４】
Ｂ＝−０．５・Σ（Ｅｉ ／Ｓｉ ２ ）／Σ（１／Ｓｉ２ ）
ここでＥｉ は設計パターンの外形線における隅部間でのｉ番目の評価点でのずれ量、Ｓｉ は設計パターンの外形線における隅部間でのｉ番目の評価点での傾きを示す。
【００５５】第２実施形態では、初めに設計パターンＰに対して分割を行っていないため、バイアスを加える単位として、設計パターンの隅部間をエッジとして計算を行い、そのエッジに対してバイアスを加えるようにしている。なお、上記の式は設計パターンの隅部間において両端の評価点に対応するずれ量にピークがある場合であり、各係数の意味は第１実施形態と同様である。
【００５６】
また、エッジ（設計パターンの隅部間）の両端以外の評価点でずれ量のピークがある場合は次の式によってバイアス量を計算する。
【００５７】
Ｂ＝−０．５・Ｅｐ
ここで、Ｅｐ はピークに対応した評価点でのずれ量を示している。この式における意味も第１実施形態と同様である。
【００５８】
上記式によってバイアス量Ｂを計算した後は、その各エッジ（設計パターンの隅部間）に対応した露光パターンをそのバイアス量Ｂだけ移動させて補正後の露光パターンを得る。なお、この補正後の露光パターンを得た後は、評価点の位置はそのままにして同様な計算を適宜繰り返し行い、最適な露光パターンを得るようにする。
【００５９】
図２１はこのような計算によって得られた補正後の露光パターンを示している。これをマスクパターンとして露光マスクに形成することで、図２２に示すような転写イメージＩを形成することができる。このような補正により、設計パターンＰにおけるラインエンドの縮みが、図２０に示す補正前の転写イメージＩに比べて大幅に解消され、ライン幅の制御も向上している。
【００６０】
また、第２実施形態での補正方法により、補正前のマスクパターンに対して補正のための小さな補正用パターンを付加する必要がなくなり、マスクパターン図形数を増加させることなく補正できるようになる。これによって、マスクコストの増加を発生させずに良好な転写イメージを得ることができるようになる。
【００６１】
次に第３実施形態の説明を行う。図２３〜図２９は第３実施形態を説明する図である。第３実施形態では、０．１５μｍルールのＳＲＡＭのポリシリコンレイヤーを、加速電圧５０ｋＶの電子線描画装置で描画する場合を例としている。
【００６２】図２３は第３実施形態で適用する設計パターンを示している。この設計パターンＰにできるだけ近い転写パターンが得られるよう電子線描画装置による露光（描画）パターンを補正することになる。先ず、図２４に示すように、設計パターンＰの外形線を所定のピッチで分割し、複数のエッジを形成する。さらに、図２５に示すように、この各エッジ内において複数の評価点（図中×印）を付加する。
【００６３】
次に、この設計パターンＰをそのままの描画した場合のエネルギー強度分布を求め、所定閾値においてスライスした等高線を転写イメージとして求める。図２６は、この転写イメージＩを設計パターンＰに重ねて示したものである。
【００６４】
次いで、各エッジに付加した全ての評価点において、エネルギー強度の等高線である転写イメージＩの評価点と対応する位置とのずれ量と、転写イメージＩの評価点と対応する位置での傾きを求める。この際、転写イメージＩのずれ量を計測する方向は設計パターンＰの線方向に対して垂直方向とし、設計パターンＰより外側方向を正方向とする。
【００６５】
ここで、各評価点に対応して得られるずれ量をＥ、各評価点に対応した転写イメージＩの傾きをＳとする。
【００６６】
次に、得られたずれ量Ｅと傾きＳを以下の式に代入し、分割されたエッジの補正量（バイアス量Ｂ）を算出する。このバイアス量Ｂが露光パターンに付加される補正パターンの量である。
【００６７】
Ｂ＝−０．５・Σ（Ｅｉ ／Ｓｉ ２ ）／Σ（１／Ｓｉ２ ）
ここでＥｉ はエッジにおけるｉ番目の評価点でのずれ量、Ｓｉ はエッジにおけるｉ番目の評価点での傾きを示す。なお、この式は設計パターンの隅部間において両端の評価点に対応するずれ量にピークがある場合であり、各係数の意味は第１実施形態と同様である。
【００６８】
また、エッジの両端以外の評価点でずれ量のピークがある場合は次の式によってバイアス量を計算する。
【００６９】
Ｂ＝−０．５・Ｅｐ
ここで、Ｅｐ はピークに対応した評価点でのずれ量を示している。この式における意味も第１実施形態と同様である。
【００７０】
各エッジにおける転写イメージＩの傾き形態に応じて上記式によってバイアス量Ｂを計算した後は、その各エッジに対応した描画パターンをそのバイアス量Ｂだけ移動させて補正後の描画パターンを得る。なお、この補正後の描画パターンを得た後は、評価点の位置はそのままにして同様な計算を適宜繰り返し行い、最適な描画パターンを得るようにする。
【００７１】
図２７はこのような計算によって得られた補正後の描画パターンを示している。このような描画パターンで描画を行うことにより、図２８に示すような転写イメージＩを形成することができる。このような補正により、設計パターンＰにおけるラインエンドの縮みが図２６に示す補正前の転写イメージＩに比べて大幅に解消され、設計パターンＰに近い転写イメージＩを得ることができる。
【００７２】
次に、電子線描画装置でこの補正後の描画パターンでの直接描画を行う。図２９はこの描画パターンでの直接描画を行った際の転写イメージＩ’を、設計パターンＰに重ねて表したものである。このように、電子線描画を行う場合であっても上記のような描画（露光）パターン補正を行うことにより、設計パターンＰに近い転写イメージを得ることができ、高精度な描画を行うことができるようになる。
【００７３】
また、第３実施形態における他の例として、電子線描画装置でステンシルマスクを用いた一括露光を行う場合を以下に説明する。第３実施形態の他の例では、０．１５μｍルールのＳＲＡＭのポリシリコンレイヤーを、加速電圧５０ｋＶの電子線描画装置で描画する際、ステンシルマスクパターンを用いる場合例としている。
【００７４】
図２３に示すように、この設計パターンＰにできるだけ近い転写パターンが得られるよう電子線描画装置による露光（描画）パターンを補正することになる。先ず、図２４に示すように、設計パターンＰの外形線を所定のピッチで分割し、複数のエッジを形成する。さらに、図２５に示すように、この各エッジ内において複数の評価点（図中×印）を付加する。
【００７５】
次に、この設計パターンＰをそのままの描画した場合のエネルギー強度分布を求め、所定閾値においてスライスした等高線を転写イメージとして求める。図２６は、この転写イメージＩを設計パターンＰに重ねて示したものである。
【００７６】
次いで、各エッジに付加した全ての評価点において、エネルギー強度の等高線である転写イメージＩの評価点と対応する位置とのずれ量と、転写イメージＩの評価点と対応する位置での傾きを求める。この際、転写イメージＩのずれ量を計測する方向は設計パターンＰの線方向に対して垂直方向とし、設計パターンＰより外側方向を正方向とする。
【００７７】
ここで、各評価点に対応して得られるずれ量をＥ、各評価点に対応した転写イメージＩの傾きをＳとする。
【００７８】
次に、得られたずれ量Ｅと傾きＳを以下の式に代入し、分割されたエッジの補正量（バイアス量Ｂ）を算出する。このバイアス量Ｂが露光パターンに付加される補正パターンの量である。
【００７９】
Ｂ＝−０．５・Σ（Ｅｉ ／Ｓｉ ２ ）／Σ（１／Ｓｉ２ ）
ここでＥｉ はエッジにおけるｉ番目の評価点でのずれ量、Ｓｉ はエッジにおけるｉ番目の評価点での傾きを示す。なお、この式は設計パターンの隅部間において両端の評価点に対応するずれ量にピークがある場合であり、各係数の意味は第１実施形態と同様である。
【００８０】
また、エッジの両端以外の評価点でずれ量のピークがある場合は次の式によってバイアス量を計算する。
【００８１】
Ｂ＝−０．５・Ｅｐ
ここで、Ｅｐ はピークに対応した評価点でのずれ量を示している。この式における意味も第１実施形態と同様である。
【００８２】
各エッジにおける転写イメージＩの傾き形態に応じて上記式によってバイアス量Ｂを計算した後は、その各エッジに対応した描画パターンをそのバイアス量Ｂだけ移動させて補正後の描画パターンを得る。なお、この補正後の描画パターンを得た後は、評価点の位置はそのままにして同様な計算を適宜繰り返し行い、最適な描画パターンを得るようにする。
【００８３】
図２７はこのような計算によって得られた補正後の描画パターンを示している。このような描画パターンで描画を行うことにより、図２８に示すような転写イメージＩを形成することができる。このような補正により、設計パターンＰにおけるラインエンドの縮みが図２６に示す補正前の転写イメージＩに比べて大幅に解消され、設計パターンＰに近い転写イメージＩを得ることができる。
【００８４】
次に、この補正後の描画パターンをもつ電子線描画装置のステンシルマスクを作成し、電子線描画装置で一括露光を行う。図２９はこの描画パターンでの直接描画を行った際の転写イメージＩ’を、設計パターンＰに重ねて表したものである。このように、電子線描画を行う場合であってもステンシルマスク作成において上記のような描画（露光）パターン補正を行うことにより、設計パターンＰに近い転写イメージを得ることができ、高スループットで高精度な描画を行うことができるようになる。
【００８５】
次に第４実施形態の説明を行う。図３０〜３５は第４実施形態を説明する図である。第４実施形態では、０．２０μｍルールのＳＲＡＭのポリシリコンレイヤーを、露光波長２４８ｎｍ、ＮＡ＝０．５５、σ＝０．６０の条件で露光する場合を例としている。
【００８６】
図３０は第４実施形態で適用する設計パターンを示している。この設計パターンＰにできるだけ近い転写パターンが得られるよう露光パターンを補正することになる。先ず、図３１に示すように、設計パターンＰの外形線を所定のピッチで分割し、複数のエッジを形成する。さらに、図３２に示すように、この各エッジ内において複数の評価点（図中×印）を付加する。
【００８７】
次に、この設計パターンＰそままのマスクで露光した場合の光強度を求め、図３２で示すラインの長さＬがラインルールである０．２０μｍとなるよう光強度の閾値を設定して、これによりスライスした光強度の等高線を光強度イメージとして求める。図３３は、この光強度イメージＣを設計パターンＰに重ねて示したものである。
【００８８】
次いで、各エッジに付加した全ての評価点において、光強度イメージＣの評価点と対応する位置とのずれ量と、光強度イメージＣの評価点と対応する位置での傾きを求める。この際、光強度イメージＣのずれ量を計測する方向は設計パターンＰの線方向に対して垂直方向とし、設計パターンＰより外側方向を正方向とする。
【００８９】
ここで、各評価点に対応して得られるずれ量をＥ、各評価点に対応した光強度イメージＣの傾きをＳとする。
【００９０】
次に、得られたずれ量Ｅと傾きＳを以下の式に代入し、分割されたエッジの補正量（バイアス量Ｂ）を算出する。このバイアス量Ｂが露光パターンに付加される補正パターンの量である。
【００９１】
Ｂ＝０．１・Σ（Ｅｉ ／Ｓｉ ２ ）／Σ（１／Ｓｉ２ ）
ここでＥｉ はエッジにおけるｉ番目の評価点での光強度ずれ量（エラー）、Ｓｉ はエッジにおけるｉ番目の評価点での光強度のエラーの傾きを示す。
【００９２】
なお、この式はエッジにおいて両端の評価点に対応するずれ量にピークがある場合であり、各係数の意味は第１実施形態と同様である。
【００９３】
一方、エッジの両端以外の評価点でずれ量のピークがある場合は次の式によってバイアス量を計算する。
【００９４】
Ｂ＝０．１・Ｅｐ
ここで、Ｅｐ はピークに対応した評価点での光強度のずれ量（エラー）を示している。この式における意味も第１実施形態と同様である。
【００９５】
各エッジにおける光強度イメージＣの傾き形態に応じて上記式によってバイアス量Ｂを計算した後は、その各エッジに対応した露光パターンをそのバイアス量Ｂだけ移動させて補正後の露光パターンを得る。なお、この補正後の露光パターンを得た後は、評価点の位置はそのままにして同様な計算を適宜繰り返し行い、最適な露光パターンを得るようにする。
【００９６】
図３４はこのような計算によって得られた補正後の露光パターンを示している。これをマスクパターンとして露光マスクに形成することで、図３５に示すような転写イメージＩを形成することができる。このような補正により、設計パターンＰにおけるラインエンドの縮みが大幅に解消され、ライン幅の制御も向上している。
【００９７】
また、コンタクトホールが形成される部分の面積縮小も抑えられ、重ね合わせ裕度も向上している。このようにして露光パターンを補正して露光用マスクを形成することで、設計者の意図に合ったパターンを形成することができ、またこの露光用マスクを利用した露光で半導体装置を製造することにより、電気的特性の良い製品を歩留り良く製造することができるようになる。
【００９８】
次に、第５実施形態の説明を行う。第５実施形態では、０．２０μｍルールのＳＲＡＭのポリシリコンレイヤーを、露光波長２４８ｎｍ、ＮＡ＝０．５５、σ＝０．６０の条件で露光する場合を例とし、設計パターンに対する転写イメージの傾きが０に近い（設計パターンと平行に近い）評価点でのずれ量に所定定数を掛けた値を補正量としている点に特徴がある。
【００９９】
すなわち、第５実施形態では、図５に示す設計パターンＰにできるだけ近い転写パターンが得られるよう露光パターンを補正することになる。先ず、図６に示すように、設計パターンＰの外形線を所定のピッチで分割し、複数のエッジを形成する。さらに、図７に示すように、この各エッジ内において複数の評価点（図中×印）を付加する。
【０１００】
次に、この設計パターンＰそのままのマスクをジャストフォーカスで転写した場合に得られる光強度分布を求め、光強度の所定閾値においてスライスした等高線を転写イメージとして求める。図８は、この転写イメージＩを設計パターンＰに重ねて示したものである。
【０１０１】
次いで、各エッジに付加した全ての評価点において、転写イメージＩの評価点と対応する位置とのずれ量と、転写イメージＩの評価点と対応する位置での傾きを求める。この際、転写イメージＩのずれ量を計測する方向は設計パターンＰの線方向に対して垂直方向とし、設計パターンＰより外側方向を正方向とする。
【０１０２】
ここで、各評価点に対応して得られるずれ量をＥ、各評価点に対応した転写イメージＩの傾きをＳとする。
【０１０３】
こうして得られた転写イメージＩのずれ量Ｅと、各評価点に対応した傾きＳとから、図３６に示すフローチャートに沿って、各分割されたエッジにおけるエラー値Ｅ’を決定する。
【０１０４】
すなわち、先ず、各評価点におけるずれ量Ｅを求め（ステップＳ１０１）、次にエッジの両端以外の評価点に転写イメージＩのピークがあるか否かの判断を行う（ステップＳ１０２）。エッジの両端以外の評価点に転写イメージＩのピークがある場合、つまり転写イメージＩが凸型または凹型となっている場合、ステップＳ１０２の判断でＹｅｓとなり、そのピークでのずれ量ＥをそのエッジのエラーＥ’とする（ステップＳ１０３）。
【０１０５】
一方、エッジの両端以外の評価点に転写イメージＩのピークがない場合、つまり転写イメージＩが凸型や凹型となっていない場合、ステップＳ１０２の判断でＮｏとなり、両端における転写イメージＩが設計パターンＰに対して平行に近いか否かを判定する（ステップＳ１０４）。
【０１０６】
このステップＳ１０４では、各評価点に対応する傾きＳが所定の値より小さいか否かを判定し、この結果に基づいてステップＳ１０５〜Ｓ１０７のいずれかへ分岐していく。
【０１０７】
例えば、所定の値を１／４として、傾きＳとの比較を行う。ここで、Ｓ＞１／４となる場合には転写イメージＩの両端とも設計パターンＰに対して平行に近くないと判定し（ステップＳ１０５）、そのエッジの中心となる評価点でのずれ量Ｅを、そのエッジでのエラーＥ’とする（ステップＳ１０９）。
【０１０８】
また、各評価点のうち一方の端となる評価点での傾きＳがＳ≦１／４となる場合には、転写イメージＩの一方の端が設計パターンＰに対して平行に近いと判定し（ステップＳ１０６）、そのエッジ端における評価点でのずれ量ＥをそのエッジでのエラーＥ’とする（ステップＳ１１０）。
【０１０９】
また、各評価点のうち両端の評価点での傾きＳが共にＳ≦１／４となる場合には、転写イメージＩの両端が設計パターンＰに対して平行に近いと判定し（ステップＳ１０７）、この場合には、Ｓの値がより０に近い方の端に対応する評価点を選択し（ステップＳ１０８）、その評価点でのずれ量ＥをそのエッジでのエラーＥ’とする（ステップＳ１１０）。
【０１１０】
そして、このように転写イメージＩの傾きＳに応じて決定した各エラーＥ’をそのエッジでのエラーＥ’とし（ステップＳ１１１）、エラーＥ’の決定処理を終了する。
【０１１１】
エラーＥ’が決定した後は、そのエラーＥ’を以下の式に代入し、分割されたエッジの補正量（バイアス量Ｂ）を算出する。このバイアス量Ｂが露光パターンに付加される補正パターンの量である。
【０１１２】
Ｂ＝−０．５・Ｅ’
なお、この式における−０．５は所定定数であり、「−」は、ずれ量と反対の方向へバイアスをかけることを意味し、「０．５」は、一度の計算で行うバイアスの量を調整するための係数である。
【０１１３】
このようにバイアス量Ｂを計算した後は、その各エッジに対応した露光パターンをそのバイアス量Ｂだけ移動させて補正後の露光パターンを得る。なお、この補正後の露光パターンを得た後は、評価点の位置はそのままにして同様な計算を適宜繰り返し行い、最適な露光パターンを得るようにする。
【０１１４】
図９はこのような計算によって得られた補正後の露光パターンを示している。これをマスクパターンとして露光マスクに形成することで、図１０に示すような転写イメージＩを形成することができる。このような補正により、設計パターンＰにおけるラインエンドの縮みが、図８に示す補正前の転写イメージＩに比べて大幅に解消され、ライン幅の制御も向上している。
【０１１５】
また、コンタクトホールが形成される部分の面積縮小も抑えられ、重ね合わせ裕度も向上している。このようにして露光パターンを補正して露光用マスクを形成することで、設計者の意図に合ったパターンを形成することができ、またこの露光用マスクを利用した露光で半導体装置を製造することにより、電気的特性の良い製品を歩留り良く製造することができるようになる。
【０１１６】
【発明の効果】
以上説明したように、本発明によれば次のような効果がある。すなわち、露光パターンの補正によって転写レジストイメージに不自然な歪みが発生することを防止し、設計者の意図に沿った補正を自動的に行うことが可能となる。また、露光パターンに付加する補正パターンを不要に細かくすることがなくなり、転写強度分布の傾きの劣化による露光裕度の減少を抑制できるようにな。これらによって、図形数増加を抑制しながらより高精度な補正を行うことが可能となる。
【図面の簡単な説明】
【図１】エッジと評価点とを示す図である。
【図２】補正形態を示す図（その１）である。
【図３】補正形態を示す図（その２）である。
【図４】補正例を示す図である。
【図５】第１実施形態を説明する図（その１）である。
【図６】第１実施形態を説明する図（その２）である。
【図７】第１実施形態を説明する図（その３）である。
【図８】第１実施形態を説明する図（その４）である。
【図９】第１実施形態を説明する図（その５）である。
【図１０】第１実施形態を説明する図（その６）である。
【図１１】第１の比較例を説明する図（その１）である。
【図１２】第１の比較例を説明する図（その２）である。
【図１３】第１の比較例を説明する図（その３）である。
【図１４】第２の比較例を説明する図（その１）である。
【図１５】第２の比較例を説明する図（その２）である。
【図１６】第２の比較例を説明する図（その３）である。
【図１７】第２の比較例を説明する図（その４）である。
【図１８】第２実施形態を説明する図（その１）である。
【図１９】第２実施形態を説明する図（その２）である。
【図２０】第２実施形態を説明する図（その３）である。
【図２１】第２実施形態を説明する図（その４）である。
【図２２】第２実施形態を説明する図（その５）である。
【図２３】第３実施形態を説明する図（その１）である。
【図２４】第３実施形態を説明する図（その２）である。
【図２５】第３実施形態を説明する図（その３）である。
【図２６】第３実施形態を説明する図（その４）である。
【図２７】第３実施形態を説明する図（その５）である。
【図２８】第３実施形態を説明する図（その６）である。
【図２９】第３実施形態を説明する図（その７）である。
【図３０】第４実施形態を説明する図（その１）である。
【図３１】第４実施形態を説明する図（その２）である。
【図３２】第４実施形態を説明する図（その３）である。
【図３３】第４実施形態を説明する図（その４）である。
【図３４】第４実施形態を説明する図（その５）である。
【図３５】第４実施形態を説明する図（その６）である。
【図３６】第５実施形態におけるエラーの決定フローチャートである。
【図３７】従来の補正例を示す図（その１）である。
【図３８】従来の補正例を示す図（その２）である。
【符号の説明】
Ｅ エッジ Ｈ 評価点 Ｉ 転写イメージ Ｐ 設計パターン

Claims (12)

  1. リソグラフィー工程において、所望の設計パターンに近い転写イメージが得られるように露光パターンを変形させる露光パターンの補正方法であって、
    前記所望の設計パターンの外形線を所定のルールに基づいて分割し、分割された各辺に対して複数個の評価点を付加する工程と、
    前記露光パターンの露光後のイメージをシミュレーションによって算出し、前記設計パターンの前記各辺の各評価点と該露光後のイメージの該各評価点と対応する位置との距離を各々算出する工程と、
    前記距離を、前記各評価点における前記距離と所定係数との積の和を出力値とする評価関数に入力し、該評価関数の出力値に基づき前記各辺の位置を補正して、補正後の露光パターンを決定する工程と
    を備えていることを特徴とする露光パターンの補正方法。
  2. 一の辺に付加された前記複数の評価点のうち、前記距離の最大値もしくは最小値が該複数の評価点の両端以外の中にある場合、該最大値もしくは最少値に所定定数を掛けた値を前記評価関数の出力値とする
    ことを特徴とする請求項１記載の露光パターンの補正方法。
  3. 一の辺に付加された前記複数の評価点のうち、前記露光後のイメージの前記評価点における前記設計パターンに対する傾きが０に近い評価点での前記距離に所定定数をかけた値を前記評価関数の出力値とする
    ことを特徴とする請求項１記載の露光パターンの補正方法。
  4. 前記所定係数において、前記露光後のイメージの前記評価点における前記設計パターンに対する傾きの絶対値が大きくなるほど該所定係数を小さくし、該傾きの絶対値が小さくなるほど該所定係数を大きくする
    ことを特徴とする請求項１記載の露光パターンの補正方法。
  5. 前記所定係数を、前記露光後のイメージの前記評価点における前記設計パターンに対する傾きのべき乗の絶対値と反比例するよう設定する
    ことを特徴とする請求項１記載の露光パターンの補正方法。
  6. リソグラフィー工程において、所望の設計パターンに近い転写イメージが得られるように露光パターンを変形させる露光パターンの補正方法であって、
    前記所望の設計パターンの外形線を所定のルールに基づいて分割し、分割された各辺に対して複数個の評価点を付加する工程と、
    前記露光パターンの露光後の転写エネルギー強度の等高線を用いた転写イメージと前記設計パターンとの各評価点における位置ずれ量や傾きをシミュレーションによって算出する工程と、
    前記転写エネルギー強度を、前記各評価点における前記転写エネルギー強度と所定係数との積の和を出力値とする評価関数に入力し、該評価関数の出力値に基づき前記各辺の位置を補正して、補正後の露光パターンを決定する工程と
    ことを特徴とする露光パターンの補正方法。
  7. 一の辺に付加された前記複数の評価点のうち、前記転写エネルギー強度の最大値もしくは最小値が該複数の評価点の両端以外の中にある場合、該最大値もしくは最少値を前記評価関数の出力値とする
    ことを特徴とする請求項６記載の露光パターンの補正方法。
  8. 前記所定係数において、前記評価点における前記転写エネルギー強度の傾きの絶対値が大きくなるほど該所定係数を小さくし、該傾きの絶対値が小さくなるほど該所定係数を大きくする
    ことを特徴とする請求項６記載の露光パターンの補正方法。
  9. 前記所定係数を、前記評価点における前記転写エネルギー強度の傾きのべき乗の絶対値と反比例するよう設定する
    ことを特徴とする請求項６記載の露光パターンの補正方法。
  10. 請求項１〜９記載のうちいずれか１項に記載の露光パターンの補正方法によって露光パターンの補正を行う
    ことを特徴とする露光パターンの補正装置。
  11. 請求項１〜９記載のうちいずれか１項に記載の露光パターンの補正方法を用いて形成されたパターンを備えている露光用マスクを用いて露光を行う
    ことを特徴とする露光方法。
  12. 請求項１〜９記載のうちいずれか１項に記載の露光パターンの補正方法を用いて形成された露光パターンでの露光を行う
    ことを特徴とする露光方法。
JP28621396A 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法 Expired - Lifetime JP3551660B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP28621396A JP3551660B2 (ja) 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法
US08/957,925 US5991006A (en) 1996-10-29 1997-10-27 Method and apparatus for correcting exposure patterns, and exposure mask, method of exposing and semiconductor device
CA002219630A CA2219630A1 (en) 1996-10-29 1997-10-28 Method and apparatus for correcting exposure patterns, and exposure mask, method of exposing, and semiconductor device
KR1019970055516A KR19980033229A (ko) 1996-10-29 1997-10-28 노광패턴의 보정방법 및 노광패턴의 보정장치, 및 노광마스크,노광방법, 및 반도체장치
TW086116044A TW486743B (en) 1996-10-29 1997-10-29 Method and apparatus for correcting exposure patterns, and exposure mask, method of exposing, and semiconductor device
DE19747773A DE19747773A1 (de) 1996-10-29 1997-10-29 Verfahren und Vorrichtung zum Korrigieren von Belichtungsmustern und eine Belichtungsmaske, Verfahren zur Belichtung und Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28621396A JP3551660B2 (ja) 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法

Publications (2)

Publication Number Publication Date
JPH10133358A JPH10133358A (ja) 1998-05-22
JP3551660B2 true JP3551660B2 (ja) 2004-08-11

Family

ID=17701446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28621396A Expired - Lifetime JP3551660B2 (ja) 1996-10-29 1996-10-29 露光パターンの補正方法および露光パターンの補正装置および露光方法

Country Status (6)

Country Link
US (1) US5991006A (ja)
JP (1) JP3551660B2 (ja)
KR (1) KR19980033229A (ja)
CA (1) CA2219630A1 (ja)
DE (1) DE19747773A1 (ja)
TW (1) TW486743B (ja)

Families Citing this family (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6251550B1 (en) * 1998-07-10 2001-06-26 Ball Semiconductor, Inc. Maskless photolithography system that digitally shifts mask data responsive to alignment data
JP4160203B2 (ja) * 1998-07-23 2008-10-01 株式会社東芝 マスクパターン補正方法及びマスクパターン補正プログラムを記録した記録媒体
US6094256A (en) * 1998-09-29 2000-07-25 Nikon Precision Inc. Method for forming a critical dimension test structure and its use
US6467076B1 (en) * 1999-04-30 2002-10-15 Nicolas Bailey Cobb Method and apparatus for submicron IC design
US6492066B1 (en) 1999-05-28 2002-12-10 Advanced Micro Devices, Inc. Characterization and synthesis of OPC structures by fourier space analysis and/or wavelet transform expansion
US6187483B1 (en) * 1999-05-28 2001-02-13 Advanced Micro Devices, Inc. Mask quality measurements by fourier space analysis
US6507944B1 (en) * 1999-07-30 2003-01-14 Fujitsu Limited Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium
US6301698B1 (en) * 1999-09-01 2001-10-09 Taiwan Semiconductor Manufacturing Company Method for creating the sub-resolution phase shifting pattern for outrigger type phase shifting masks
US6584609B1 (en) 2000-02-28 2003-06-24 Numerical Technologies, Inc. Method and apparatus for mixed-mode optical proximity correction
JP2001350250A (ja) * 2000-06-05 2001-12-21 Mitsubishi Electric Corp パターン歪み補正装置、パターン歪み補正方法、およびパターン歪み補正プログラムを記録した記録媒体
US6444373B1 (en) 2000-06-16 2002-09-03 Advanced Micro Devices, Inc. Modification of mask layout data to improve mask fidelity
DE10044257A1 (de) 2000-09-07 2002-04-11 Infineon Technologies Ag Verfahren zum Erzeugen von Masken-Layout-Daten für die Lithografiesimulation und von optimierten Masken-Layout-Daten sowie zugehörige Vorrichtung und Programme
US6453457B1 (en) * 2000-09-29 2002-09-17 Numerical Technologies, Inc. Selection of evaluation point locations based on proximity effects model amplitudes for correcting proximity effects in a fabrication layout
US6539521B1 (en) 2000-09-29 2003-03-25 Numerical Technologies, Inc. Dissection of corners in a fabrication layout for correcting proximity effects
US6792590B1 (en) * 2000-09-29 2004-09-14 Numerical Technologies, Inc. Dissection of edges with projection points in a fabrication layout for correcting proximity effects
US6625801B1 (en) 2000-09-29 2003-09-23 Numerical Technologies, Inc. Dissection of printed edges from a fabrication layout for correcting proximity effects
JP2002122978A (ja) * 2000-10-18 2002-04-26 Sony Corp マスクデータの検証方法および検証プログラムを記録したコンピュータ読み取り可能な記録媒体
US6665856B1 (en) 2000-12-01 2003-12-16 Numerical Technologies, Inc. Displacing edge segments on a fabrication layout based on proximity effects model amplitudes for correcting proximity effects
JP4460794B2 (ja) * 2001-04-23 2010-05-12 株式会社東芝 露光マスクのパターン補正方法、パターン形成方法およびプログラム
US6789237B1 (en) * 2001-05-11 2004-09-07 Northwestern University Efficient model order reduction via multi-point moment matching
US6956659B2 (en) * 2001-05-22 2005-10-18 Nikon Precision Inc. Measurement of critical dimensions of etched features
DE10133127C2 (de) * 2001-07-07 2003-06-26 Infineon Technologies Ag Verfahren zur Herstellung einer Belichtungsmaske und Verfahren zum Optimieren eines Simulationsverfahrens
US6684382B2 (en) 2001-08-31 2004-01-27 Numerical Technologies, Inc. Microloading effect correction
US6964031B2 (en) * 2001-09-29 2005-11-08 Kabushiki Kaisha Toshiba Mask pattern generating method and manufacturing method of semiconductor apparatus
US6670082B2 (en) 2001-10-09 2003-12-30 Numerical Technologies, Inc. System and method for correcting 3D effects in an alternating phase-shifting mask
US6880135B2 (en) * 2001-11-07 2005-04-12 Synopsys, Inc. Method of incorporating lens aberration information into various process flows
JP3592666B2 (ja) 2001-12-04 2004-11-24 株式会社東芝 露光用マスクパターンの補正方法、プログラム、マスクパターン形成方法、及び半導体装置の製造方法
US6763514B2 (en) * 2001-12-12 2004-07-13 Numerical Technologies, Inc. Method and apparatus for controlling rippling during optical proximity correction
US6753115B2 (en) 2001-12-20 2004-06-22 Numerical Technologies, Inc. Facilitating minimum spacing and/or width control optical proximity correction
US7293249B2 (en) * 2002-01-31 2007-11-06 Juan Andres Torres Robles Contrast based resolution enhancement for photolithographic processing
JP2003255508A (ja) 2002-02-28 2003-09-10 Oki Electric Ind Co Ltd マスクパターンの補正方法、フォトマスク、露光方法、半導体装置
US7386433B2 (en) * 2002-03-15 2008-06-10 Synopsys, Inc. Using a suggested solution to speed up a process for simulating and correcting an integrated circuit layout
US6974653B2 (en) * 2002-04-19 2005-12-13 Nikon Precision Inc. Methods for critical dimension and focus mapping using critical dimension test marks
US6687895B2 (en) 2002-07-03 2004-02-03 Numerical Technologies Inc. Method and apparatus for reducing optical proximity correction output file size
JP2004047755A (ja) * 2002-07-12 2004-02-12 Renesas Technology Corp 露光条件決定システム
US7000208B2 (en) * 2002-07-29 2006-02-14 Synopsys,Inc. Repetition recognition using segments
US6792592B2 (en) 2002-08-30 2004-09-14 Numerical Technologies, Inc. Considering mask writer properties during the optical proximity correction process
US6807663B2 (en) 2002-09-23 2004-10-19 Numerical Technologies, Inc. Accelerated layout processing using OPC pre-processing
US6928635B2 (en) 2002-09-25 2005-08-09 Numerical Technologies, Inc. Selectively applying resolution enhancement techniques to improve performance and manufacturing cost of integrated circuits
US7172838B2 (en) * 2002-09-27 2007-02-06 Wilhelm Maurer Chromeless phase mask layout generation
US6794096B2 (en) * 2002-10-09 2004-09-21 Numerical Technologies, Inc. Phase shifting mask topography effect correction based on near-field image properties
JP4335563B2 (ja) * 2003-03-31 2009-09-30 Ｎｅｃエレクトロニクス株式会社 マスクパターン検証方法、マスクパターン検証用プログラム、及びマスク製造方法
US7010764B2 (en) * 2003-04-14 2006-03-07 Takumi Technology Corp. Effective proximity effect correction methodology
JP2005181663A (ja) * 2003-12-19 2005-07-07 Oki Electric Ind Co Ltd マスクパターンの修正方法
US7861207B2 (en) 2004-02-25 2010-12-28 Mentor Graphics Corporation Fragmentation point and simulation site adjustment for resolution enhancement techniques
US7856606B2 (en) * 2004-03-31 2010-12-21 Asml Masktools B.V. Apparatus, method and program product for suppressing waviness of features to be printed using photolithographic systems
EP1747520B1 (en) 2004-05-07 2018-10-24 Mentor Graphics Corporation Integrated circuit layout design methodology with process variation bands
JP4561173B2 (ja) * 2004-05-11 2010-10-13 セイコーエプソン株式会社 電気光学装置及びその製造方法、並びに電子機器
US7240305B2 (en) * 2004-06-02 2007-07-03 Lippincott George P OPC conflict identification and edge priority system
US7507661B2 (en) * 2004-08-11 2009-03-24 Spansion Llc Method of forming narrowly spaced flash memory contact openings and lithography masks
JP2006058464A (ja) * 2004-08-18 2006-03-02 Toshiba Corp パタン計測方法、パタン計測装置、フォトマスクの製造方法およびプログラム
JP4904034B2 (ja) * 2004-09-14 2012-03-28 ケーエルエー−テンカー コーポレイション レチクル・レイアウト・データを評価するための方法、システム及び搬送媒体
US7546558B2 (en) * 2004-09-29 2009-06-09 Synopsys, Inc. Method and apparatus for determining a process model that uses feature detection
KR100607779B1 (ko) 2004-12-28 2006-08-01 동부일렉트로닉스 주식회사 반도체 제조공정에서의 마스크 제작 방법
US7493587B2 (en) * 2005-03-02 2009-02-17 James Word Chromeless phase shifting mask for integrated circuits using interior region
US8037429B2 (en) * 2005-03-02 2011-10-11 Mentor Graphics Corporation Model-based SRAF insertion
US7349066B2 (en) * 2005-05-05 2008-03-25 Asml Masktools B.V. Apparatus, method and computer program product for performing a model based optical proximity correction factoring neighbor influence
US7434199B2 (en) * 2005-09-27 2008-10-07 Nicolas Bailey Cobb Dense OPC
US7712068B2 (en) 2006-02-17 2010-05-04 Zhuoxiang Ren Computation of electrical properties of an IC layout
US7506285B2 (en) 2006-02-17 2009-03-17 Mohamed Al-Imam Multi-dimensional analysis for predicting RET model accuracy
JP4866683B2 (ja) * 2006-08-25 2012-02-01 富士通セミコンダクター株式会社 半導体デバイスの製造方法、データ作成装置、データ作成方法、およびプログラム
US8056022B2 (en) * 2006-11-09 2011-11-08 Mentor Graphics Corporation Analysis optimizer
US7966585B2 (en) 2006-12-13 2011-06-21 Mentor Graphics Corporation Selective shielding for multiple exposure masks
US7802226B2 (en) * 2007-01-08 2010-09-21 Mentor Graphics Corporation Data preparation for multiple mask printing
US7799487B2 (en) * 2007-02-09 2010-09-21 Ayman Yehia Hamouda Dual metric OPC
US7739650B2 (en) * 2007-02-09 2010-06-15 Juan Andres Torres Robles Pre-bias optical proximity correction
US8713483B2 (en) 2007-06-05 2014-04-29 Mentor Graphics Corporation IC layout parsing for multiple masks
US7707538B2 (en) * 2007-06-15 2010-04-27 Brion Technologies, Inc. Multivariable solver for optical proximity correction
US7805699B2 (en) * 2007-10-11 2010-09-28 Mentor Graphics Corporation Shape-based photolithographic model calibration
JP5205983B2 (ja) * 2008-01-18 2013-06-05 富士通セミコンダクター株式会社 半導体装置のデータ作成方法、および電子線露光システム
JP5200602B2 (ja) * 2008-03-18 2013-06-05 富士通セミコンダクター株式会社 露光用データ作成方法及びフォトマスク製造方法
TWI372984B (en) * 2008-10-17 2012-09-21 Nanya Technology Corp Method for modifying mask layout
CN101750877B (zh) * 2008-12-22 2012-05-23 中芯国际集成电路制造(上海)有限公司 用于光学临近修正的确定图形外轮廓的方法
US7944545B2 (en) * 2009-05-11 2011-05-17 International Business Machines Corporation High contrast lithographic masks
US8266556B2 (en) * 2010-08-03 2012-09-11 International Business Machines Corporation Fracturing continuous photolithography masks
KR101949412B1 (ko) 2011-05-24 2019-02-19 삼성디스플레이 주식회사 감광막 패턴 및 그 제조 방법
US10022748B2 (en) 2014-09-12 2018-07-17 Toshiba Memory Corporation Stencil mask, stencil mask manufacturing method, and imprinting method
JP6356620B2 (ja) * 2014-09-12 2018-07-11 東芝メモリ株式会社 ステンシルマスク、ステンシルマスクの製造方法およびインプリント方法
KR102349124B1 (ko) * 2017-06-06 2022-01-10 에이에스엠엘 네델란즈 비.브이. 측정 방법 및 장치
CN117348334B (zh) * 2023-12-04 2024-04-16 华芯程(杭州)科技有限公司 一种光学临近效应修正方法、装置、设备及介质

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422491A (en) * 1988-11-04 1995-06-06 Fujitsu Limited Mask and charged particle beam exposure method using the mask
JPH03174716A (ja) * 1989-08-07 1991-07-29 Hitachi Ltd 電子ビーム描画装置および描画方式
US5561317A (en) * 1990-08-24 1996-10-01 Canon Kabushiki Kaisha Method of manufacturing semiconductor devices
JP2902506B2 (ja) * 1990-08-24 1999-06-07 キヤノン株式会社 半導体装置の製造方法及び半導体装置
JPH06273915A (ja) * 1993-03-19 1994-09-30 Fujitsu Ltd 露光用レチクルのパターン検査方法
JPH0778737A (ja) * 1993-09-08 1995-03-20 Fujitsu Ltd 荷電粒子ビーム露光方法及び荷電粒子ビーム露光装置
KR960002536A (ja) * 1994-06-29 1996-01-26
JPH08297692A (ja) * 1994-09-16 1996-11-12 Mitsubishi Electric Corp 光近接補正装置及び方法並びにパタン形成方法
JPH08202020A (ja) * 1995-01-31 1996-08-09 Sony Corp フォトマスクにおけるパターン形状評価方法、フォトマスク、フォトマスクの作製方法、フォトマスクのパターン形成方法、並びに露光方法
JP3409493B2 (ja) * 1995-03-13 2003-05-26 ソニー株式会社 マスクパターンの補正方法および補正装置
JP3432639B2 (ja) * 1995-06-23 2003-08-04 三菱電機株式会社 マスクパターンの作成方法
JP3334441B2 (ja) * 1995-08-01 2002-10-15 ソニー株式会社 フォトマスク描画用パターンデータ補正方法と補正装置

Also Published As

Publication number Publication date
CA2219630A1 (en) 1998-04-29
KR19980033229A (ko) 1998-07-25
TW486743B (en) 2002-05-11
US5991006A (en) 1999-11-23
JPH10133358A (ja) 1998-05-22
DE19747773A1 (de) 1998-04-30

Similar Documents

Publication Publication Date Title
JP3551660B2 (ja) 露光パターンの補正方法および露光パターンの補正装置および露光方法
US6042257A (en) Correction method and correction apparatus of mask pattern
US6249597B1 (en) Method of correcting mask pattern and mask, method of exposure, apparatus thereof, and photomask and semiconductor device using the same
US7971160B2 (en) Creating method of photomask pattern data, photomask created by using the photomask pattern data, and manufacturing method of semiconductor apparatus using the photomask
US7194704B2 (en) Design layout preparing method
US8065637B2 (en) Semiconductor device
US6221539B1 (en) Mask pattern correction method and a recording medium which records a mask pattern correction program
KR100470375B1 (ko) 노광 마스크의 패턴 보정 방법, 패턴 형성 공정을포함하는 반도체 장치의 제조 방법 및 컴퓨터 판독 가능기록 매체
JP2002296754A (ja) マスクの製造方法
KR100374635B1 (ko) 포토마스크의 식각시 발생하는 로딩효과로 인한선폭변화를 보정하여 노광하는 방법 및 이를 기록한기록매체
US7251806B2 (en) Model-based two-dimensional interpretation filtering
US6245466B1 (en) Mask pattern design method and a photomask
US6261724B1 (en) Method of modifying a microchip layout data set to generate a predicted mask printed data set
JP2008203398A (ja) フォトマスクのパターン補正方法及びフォトマスク
JP2004157160A (ja) プロセスモデル作成方法、マスクパターン設計方法、マスクおよび半導体装置の製造方法
US6821683B2 (en) Method for correcting design pattern of semiconductor circuit, a photomask fabricated using the corrected design pattern data, a method for inspecting the photomask and a method for generating pattern data for inspection of photomask
JP2009271174A (ja) マスクパターン作成方法及びパターン形成方法
JPH11126824A (ja) パターン設計方法
JP4691840B2 (ja) マスクパターン生成方法およびフォトマスク
JP2005215587A (ja) 位相シフトマスクの製造方法
KR100688483B1 (ko) 웨이퍼 또는 상기 웨이퍼 상의 물질층을 건식식각시발생하는 로딩효과로 인한 선폭변화를 보정하는 방법
CN119002169A (zh) 一种掩模版的修正方法及系统
CN119087738A (zh) 版图的修正方法、存储介质及终端
CN115268233A (zh) 一种曝光控制方法及装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040419

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090514

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100514

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110514

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120514

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130514

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term