[go: up one dir, main page]

JP3544135B2 - 電子放出素子、電子源及び画像形成装置の製造方法 - Google Patents

電子放出素子、電子源及び画像形成装置の製造方法 Download PDF

Info

Publication number
JP3544135B2
JP3544135B2 JP04243599A JP4243599A JP3544135B2 JP 3544135 B2 JP3544135 B2 JP 3544135B2 JP 04243599 A JP04243599 A JP 04243599A JP 4243599 A JP4243599 A JP 4243599A JP 3544135 B2 JP3544135 B2 JP 3544135B2
Authority
JP
Japan
Prior art keywords
electron
voltage
emitting device
conductive film
emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04243599A
Other languages
English (en)
Other versions
JP2000243224A (ja
Inventor
剛史 古瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP04243599A priority Critical patent/JP3544135B2/ja
Publication of JP2000243224A publication Critical patent/JP2000243224A/ja
Application granted granted Critical
Publication of JP3544135B2 publication Critical patent/JP3544135B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、電子放出素子、該電子放出素子を多数個配置してなる電子源、該電子源を用いて構成した表示装置や露光装置等の画像形成装置製造方法に関する。
【0002】
【従来の技術】
従来、電子放出素子には大別して熱電子放出素子と冷陰極電子放出素子の2種類が知られている。冷陰極電子放出素子には電界放出型(以下、「FE型」と称す。)、金属/絶縁層/金属型(以下、「MIM型」と称す。)や表面伝導型電子放出素子等が有る。
【0003】
FE型の例としては、W.P. Dyke and W.W. Dolan,“Field Emission”, Advance in Electron Physics, 8,89(1956)あるいはC.A. Spindt, “Physical Properties of thin−filmfield emission cathodes with molybdenum cones”, J. Appl. Phys. ,47,5248(1976)等に開示されたものが知られている。
【0004】
MIM型の例としては、C.A. Mead, “Operation ofTunnel−Emission Devices”, J. Appl. Phys., 32,646(1961)等に開示されたものが知られている。
【0005】
表面伝導型電子放出素子の例としては、M.I. Elinson, Radio Eng. Electron Phys., 10,1290(1965)等に開示されたものがある。
【0006】
表面伝導型電子放出素子は、絶縁性基板上に形成された小面積の薄膜に、膜面に平行に電流を流すことにより、電子放出が生ずる現象を利用するものである。この表面伝導型電子放出素子としては、前記エリンソン等によるSnO 薄膜を用いたもの、Au薄膜によるもの[G.Dittmer:“Thin Solid Films”, 9,317(1972)]、In /SnO 薄膜によるもの[M.Hartwell and C.G. Fonstad:“IEEE Trans. ED Conf.”, 519(1975)]、カーボン薄膜によるもの[荒木久 他:真空、第26巻、第1号、22頁(1983)]等が報告されている。
【0007】
これらの表面伝導型電子放出素子の典型的な例として、前述のM.ハートウェルの素子構成を図16に模式的に示す。同図において1は基板である。4は導電性膜で、H型形状のパターンに形成された金属酸化物薄膜等からなり、後述の通電フォーミングと呼ばれる通電処理により電子放出部5が形成される。尚、図中の素子電極間隔Lは、0.5〜1mm、W’は、0.1mmで設定されている。
【0008】
これらの表面伝導型電子放出素子においては、電子放出を行う前に導電性膜4を予め通電フォーミングと呼ばれる通電処理によって電子放出部5を形成するのが一般的である。即ち、通電フォーミングとは、前記導電性膜4の両端に電圧を印加通電し、導電性膜4を局所的に破壊、変形もしくは変質させて構造を変化させ、電気的に高抵抗な状態の電子放出部5を形成する処理である。尚、電子放出部5では導電性膜4の一部に亀裂が発生しており、その亀裂付近から電子放出が行われる。
【0009】
上述の表面伝導型電子放出素子は、構造が単純であることから、大面積に亙って多数素子を配列形成できる利点がある。そこで、この特徴を活かすための種々の応用が研究されている。例えば、荷電ビーム源、表示装置等の画像形成装置への利用が挙げられる。
【0010】
従来、多数の表面伝導型電子放出素子を配列形成した例としては、並列に表面伝導型電子放出素子を配列し、個々の表面伝導型電子放出素子の両端(両素子電極)を配線(共通配線とも呼ぶ)にて夫々結線した行を多数行配列(梯子型配置とも呼ぶ)した電子源が挙げられる(例えば、特開昭64−31332号公報、特開平1−283749号公報、同2−257552号公報)。
【0011】
また、特に表示装置においては、液晶を用いた表示装置と同様の平板型表示装置とすることが可能で、しかもバックライトが不要な自発光型の表示装置として、表面伝導型電子放出素子を多数配置した電子源と、この電子源からの電子線の照射により可視光を発光する蛍光体とを組み合わせた表示装置が提案されている(アメリカ特許第5066883号明細書)。
【0012】
【発明が解決しようとする課題】
本出願人は、例えば特開平10−64408号公報において、電子放出素子の電気的な耐熱温度および機械的な強度を高めることが好ましいことを報告している。このような導電性膜の材料としては、Pd等の白金族の金属またはその酸化物および微量の金属酸化物(Bi酸化物等)の混合物が好ましく用いられる。
【0013】
上述のような導電性膜材料を用いることによって、電子放出素子の電気的な耐熱温度は飛躍的に向上したが、金属酸化物の種類や量によっては導電性膜の抵抗値が上昇し、電子放出素子の作成に支障を来たす場合があった。
【0014】
なお、本明細書において、「電気的な耐熱温度」とは、導電性膜の凝集が進行し、導通がとれなくなる温度のことを指す。
【0015】
本発明の目的は、上記問題を鑑み、導電性膜の電気的特性を向上させることにより、製造工程上の制限を緩和することができる電子放出素子それを用いた電子源及び画像形成装置製造方法を提供することにある。
【0016】
【課題を解決するための手段】
上記の目的を達成すべく成された本発明の構成は、以下の通りである。
【0017】
即ち、本発明は、電子放出素子の製造方法であって、
一対の素子電極間に跨るように、貴金属及び貴金属以外の金属酸化物を含有する導電性膜を形成する工程と、該導電性膜に通電フォーミング処理を行う工程と、該通電フォーミング処理の後に行う活性化工程と、を有しており、
前記貴金属は、Au、Pt、Agの中から選択された少なくとも1つと、Pdとを含む、ことを特徴とする電子放出素子の製造方法にある。
【0023】
本発明者は、特性の良い電子放出素子を簡便に製造するために必要な導電性膜の物性について詳細に検討した結果、従来の導電性膜にBi、Cr、Zn、Fe、Co、Ni等の金属酸化物を添加すると共に、貴金属すなわちPt、Au、Agを添加することによって、導電性膜の電気的な耐熱温度を向上させつつ、導電性膜の電気抵抗値の上昇を抑制できることを見出した。
【0024】
すなわち、本発明の電子放出素子は、基体上に対向する一対の素子電極と、該一対の素子電極に電気的に接続された導電性膜と、導電性膜の一部に形成された電子放出部を有する電子放出素子において、導電性膜が貴金属および金属酸化物を含有するものである。
【0025】
導電性膜の主成分である貴金属としては、Pdを主体とする合金または混合物が好ましく、Pdよりも酸化しにくいAu、Pt、Agとの合金または混合物が特に好ましい。
【0026】
また金属酸化物としては、絶縁性基体と導電性膜の密着性を向上させ、容易に金属酸化物とすることができ、導電性膜の主成分であるPdよりも還元しにくいものであれば特に制約されないが、Bi、Cr、Zn、Fe、Co、Niの酸化物が特に好ましい。
【0027】
これら合金または混合物となる貴金属および金属酸化物の含有量については、作成した導電性膜の比抵抗が電子放出素子の製造過程を通じて1×10−3Ω・m未満であるならば、特に制約されない。具体的には、貴金属(M1)をAu、Pt、Agのいずれか、金属酸化物(M2)をBi、Cr、Zn、Fe、Co、Niの酸化物のいずれかとすると、Pd:M1:M2=90:5:5乃至80:10:10(モル分率)として導電性膜を作成すると、上記の要件を満たすことができる。
【0028】
【発明の実施の形態】
次に、本発明の好ましい実施態様を示す。
【0029】
図1は、本発明の電子放出素子の一構成例を示す模式図であり、図1(a)は平面図、図1(b)は縦断面図である。図1において、1は基板、2と3は電極(素子電極)、4は導電性膜、5は電子放出部である。
【0030】
基板1としては、石英ガラス、Na等の不純物含有量を減少させたガラス、青板ガラス、青板ガラスにスパッタ法等によりSiO を積層した積層体、アルミナ等のセラミックス及びSi基板等を用いることができる。
【0031】
対向する素子電極2,3の材料としては、一般的な導体材料を用いることができ、例えばNi、Cr、Au、Mo、W、Pt、Ti、Al、Cu、Pd等の金属或は合金及びPd、Ag、Au、RuO 、Pd−Ag等の金属或は金属酸化物とガラス等から構成される印刷導体、In −SnO 等の透明導電体及びポリシリコン等の半導体導体材料等から適宜選択される。
【0032】
素子電極間隔L、素子電極長さW、導電性膜4の形状等は、応用される形態等を考慮して、設計される。素子電極間隔Lは、好ましくは、数百nmから数百μmの範囲とすることができ、より好ましくは、素子電極間に印加する電圧等を考慮して数μmから数十μmの範囲とすることができる。素子電極長さWは、電極の抵抗値、電子放出特性を考慮して、数μmから数百μmの範囲とすることができる。素子電極2,3の膜厚dは、数十nmから数μmの範囲とすることができる。
【0033】
尚、図1に示した構成とは別に、基板1上に、導電性膜4、素子電極2,3の順に形成した構成とすることもできる。また、製法によっては、対向する素子電極2,3間の全てが電子放出部として機能する場合もある。
【0034】
上述のように、導電性膜4は、貴金属および金属酸化物を含有している。
【0035】
導電性膜の主成分である貴金属としては、Pdを主体とする合金または混合物が好ましく、Pdよりも酸化しにくいAu、Pt、Agとの合金または混合物が特に好ましい。
【0036】
また金属酸化物としては、絶縁性基体と導電性膜の密着性を向上させ、容易に金属酸化物とすることができ、導電性膜の主成分であるPdよりも還元しにくいものであれば特に制約されないが、Bi、Cr、Zn、Fe、Co、Niの酸化物が特に好ましい。
【0037】
これら合金または混合物となる貴金属および金属酸化物の含有量については、作成した導電性膜の比抵抗が電子放出素子の製造過程を通じて1×10−3Ω・m未満であるならば、特に制約されない。具体的には、貴金属(M1)をAu、Pt、Agのいずれか、金属酸化物(M2)をBi、Cr、Zn、Fe、Co、Niの酸化物のいずれかとすると、Pd:M1:M2=90:5:5乃至80:10:10(モル分率)として導電性膜を作成すると、上記の要件を満たすことができる。
【0038】
導電性膜4の膜厚は、素子電極2,3へのステップカバレージ、素子電極2,3間の抵抗値等を考慮して適宜設定されるが、通常は、数Å〜数百nmの範囲とするのが好ましく、より好ましくは1nm〜50nmの範囲とするのが良い。
【0039】
本明細書において、フォーミング処理については、通電処理を例に挙げて説明するが、フォーミング処理はこれに限るものではなく、膜に亀裂を生じさせて高抵抗状態を形成する処理を包含するものである。
【0040】
電子放出部5は、導電性膜4の一部に形成された高抵抗の亀裂により構成され、導電性膜4の膜厚、膜質、材料及び後述する通電フォーミングの手法等に依存したものとなる。電子放出部5の内部には、数Åから数十nmの範囲の粒径の導電性微粒子が存在する場合もある。この導電性微粒子は、導電性膜4を構成する材料の元素の一部、あるいは全ての元素を含有するものとなる。また、電子放出部5及びその近傍の導電性膜4には、後述の活性化工程によって形成される炭素あるいは炭素化合物を有することもできる。
【0041】
本発明の電子放出素子の製造方法としては様々な方法があるが、その一例を図2に基づいて説明する。尚、図2においても図1に示した部位と同じ部位には図1に付した符号と同一の符号を付している。
【0042】
1)基板1を洗剤、純水及び有機溶剤等を用いて十分に洗浄し、真空蒸着法、スパッタ法等により素子電極材料を堆積後、例えばフォトリソグラフィー技術を用いて基板1上に素子電極2及び3を形成する(図2(a))。
【0043】
2)素子電極2,3を設けた基板1上に、金属化合物溶液を塗布して(図2(b))、金属化合物薄膜を形成する(図2(c))。
【0044】
金属化合物溶液には、前述の導電性膜4の材料と同様な組成の金属化合物の溶液を用いることができる。この金属化合物薄膜を乾燥、焼成して、基体上に電子放出のための導電性膜4を形成する。
【0045】
乾燥工程は、通常用いられる自然乾燥、送風乾燥、熱乾燥等を用いれば良い。焼成工程は、通常用いられる加熱手段を用いれば良い。乾燥工程と焼成工程とは必ずしも区別された別工程として行う必要はなく、連続して同時に行っても構わない。ここでは、金属化合物溶液の塗布法を挙げて説明したが、導電性膜4の形成法はこれに限られるものではなく、真空蒸着法、スパッタ法、化学的気相堆積法、分散塗布法、ディッピング法、スピンナー法等を用いることもできる。
【0046】
3)次に、フォーミングと呼ばれる通電処理を施す。素子電極2,3間に通電を行うと、導電性膜4の部位に電子放出部5が形成される(図2(d))。
【0047】
フォーミング工程においては、瞬間的に導電性膜4の一部に局所的に熱エネルギーが集中し、その部位に構造の変化した電子放出部5が形成される。
【0048】
通電フォーミングの電圧波形の例を図3に示す。
【0049】
電圧波形は、特にパルス波形が好ましい。これにはパルス波高値を定電圧としたパルスを連続的に印加する図3(a)に示した手法と、パルス波高値を増加させながらパルスを印加する図3(b)に示した手法がある。
【0050】
まず、パルス波高値を定電圧とした場合について図3(a)で説明する。図3(a)におけるT 及びT は電圧波形のパルス幅とパルス間隔である。通常、T は1μ秒〜10m秒、T は10μ秒〜100m秒の範囲で設定される。三角波の波高値(ピーク電圧)は、電子放出素子の形態に応じて適宜選択される。このような条件のもと、例えば、数秒から数十分間電圧を印加する。パルス波形は、三角波に限定されるものではなく、矩形波等の所望の波形を採用することができる。
【0051】
次に、パルス波高値を増加させながら電圧パルスを印加する場合について図3(b)で説明する。図3(b)におけるT 及びT は、図3(a)に示したのと同様とすることができる。三角波の波高値(ピーク電圧)は、例えば0.1Vステップ程度づつ、増加させることができる。
【0052】
通電フォーミング処理の終了は、パルス間隔T 中に、導電性膜4を局所的に破壊,変形しない程度の電圧を印加し、電流を測定して検知することができる。例えば0.1V程度の電圧印加により流れる電流を測定し、抵抗値を求めて、1MΩ以上の抵抗を示した時、通電フォーミングを終了させる。
【0053】
フォーミング処理以降の電気的処理は、例えば図4に示すような真空処理装置内で行うことができる。この真空処理装置は測定評価装置としての機能をも兼ね備えている。図4においても、図1に示した部位と同じ部位には図1に付した符号と同一の符号を付している。
【0054】
図4において、55は真空容器であり、56は排気ポンプである。真空容器55内には電子放出素子が配されている。また、51は電子放出素子に素子電圧Vfを印加するための電源、50は素子電極2,3間を流れる素子電流Ifを測定するための電流計、54は素子の電子放出部5より放出される放出電流Ieを捕捉するためのアノード電極、53はアノード電極54に電圧を印加するための高圧電源、52は電子放出部5より放出される放出電流Ieを測定するための電流計である。一例として、アノード電極54の電圧を1kV〜10kVの範囲とし、アノード電極54と電子放出素子との距離Hを2mm〜8mmの範囲として測定を行うことができる。
【0055】
真空容器55内には、不図示の真空計等の真空雰囲気下での測定に必要な機器が設けられていて、所望の真空雰囲気下での測定評価を行えるようになっている。
【0056】
排気ポンプ56は、ターボポンプ、ロータリーポンプ等からなる通常の高真空装置系と、イオンポンプ等からなる超高真空装置系とにより構成されている。ここに示した電子放出素子基板を配した真空処理装置の全体は、不図示のヒーターにより加熱できる。
【0057】
4)次に、フォーミングを終えた素子に活性化工程と呼ばれる処理を施す。
【0058】
活性化工程は、例えば、有機物質のガスを含有する雰囲気下で、通電フォーミングと同様に、素子電極2,3間にパルスの印加を繰り返すことで行うことができ、この処理により、素子電流If,放出電流Ieが、著しく変化するようになる。
【0059】
活性化工程における有機物質のガスを含有する雰囲気は、例えば油拡散ポンプやロータリーポンプなどを用いて真空容器内を排気した場合に雰囲気内に残留する有機ガスを利用して形成することができる他、オイルを使用しないイオンポンプなどにより一旦十分に排気した真空中に適当な有機物質のガスを導入することによっても得られる。このときの好ましい有機物質のガス圧は、前述の素子の形態、真空容器の形状や、有機物質の種類などにより異なるため、場合に応じ適宜設定される。
【0060】
適当な有機物質としては、アルカン、アルケン、アルキンの脂肪族炭化水素類、芳香族炭化水素類、アルコール類、アルデヒド類、ケトン類、アミン類、フェノール、カルボン、スルホン酸等の有機酸類等を挙げることが出来、具体的には、メタン、エタン、プロパンなどC2n+2で表される飽和炭化水素、エチレン、プロピレンなどC2n等の組成式で表される不飽和炭化水素、ベンゼン、トルエン、メタノール、エタノール、ホルムアルデヒド、アセトアルデヒド、アセトン、メチルエチルケトン、メチルアミン、エチルアミン、フェノール、蟻酸、酢酸、プロピオン酸等が使用できる。
【0061】
この処理により、雰囲気中に存在する有機物質から、炭素あるいは炭素化合物が素子上に堆積し、素子電流If、放出電流Ieが、著しく変化するようになる。
【0062】
炭素あるいは炭素化合物とは、例えばグラファイト(いわゆるHOPG,PG,GCを包含するもので、HOPGはほぼ完全なグラファイト結晶構造、PGは結晶粒が20nm程度で結晶構造がやや乱れたもの、GCは結晶粒が2nm程度になり結晶構造の乱れがさらに大きくなったものを指す。)、非晶質カーボン(アモルファスカーボン及び、アモルファスカーボンと前記グラファイトの微結晶の混合物を指す。)であり、その膜厚は、50nm以下の範囲とするのが好ましく、30nm以下の範囲とすることがより好ましい。
【0063】
活性化工程の終了判定は、素子電流Ifと放出電流Ieを測定しながら、適宜行うことができる。
【0064】
5)このような工程を経て得られた電子放出素子は、安定化工程を行うことが好ましい。この工程は、真空容器内の有機物質を排気する工程である。真空容器を排気する真空排気装置は、装置から発生するオイルが素子の特性に影響を与えないように、オイルを使用しないものを用いるのが好ましい。具体的には、ソープションポンプ、イオンポンプ等の真空排気装置を挙げることが出来る。
【0065】
真空容器内の有機成分の分圧は、上記炭素あるいは炭素化合物がほぼ新たに堆積しない分圧で10−6Pa以下が好ましく、さらには10−10 Pa以下が特に好ましい。さらに真空容器内を排気するときには、真空容器全体を加熱して、真空容器内壁や、電子放出素子に吸着した有機物質分子を排気しやすくするのが好ましい。このときの加熱条件は、80〜250℃好ましくは150℃以上で、できるだけ長時間処理するのが望ましいが、特にこの条件に限るものではなく、真空容器の大きさや形状、電子放出素子の構成などの諸条件により適宜選ばれる条件により行う。真空容器内の圧力は極力低くすることが必要で、10−5Pa以下が好ましく、さらには10−6Pa以下が特に好ましい。
【0066】
安定化工程を行った後の、駆動時の雰囲気は、上記安定化処理終了時の雰囲気を維持するのが好ましいが、これに限るものではなく、有機物質が十分除去されていれば、圧力自体は多少上昇しても十分安定な特性を維持することが出来る。このような真空雰囲気を採用することにより、新たな炭素あるいは炭素化合物の堆積を抑制でき、結果として素子電流If,放出電流Ieが、安定する。
【0067】
上述した工程を経て得られた本発明の電子放出素子の基本特性について、図5を参照しながら説明する。
【0068】
図5は、図4に示した真空処理装置を用いて測定された放出電流Ie及び素子電流Ifと、素子電圧Vfとの関係を模式的に示した図である。図5においては、放出電流Ieが素子電流Ifに比べて著しく小さいので、任意単位で示している。尚、縦・横軸ともリニアスケールである。
【0069】
図5からも明らかなように、本発明の電子放出素子は、放出電流Ieに関して次の3つの特徴的性質を有する。
【0070】
即ち、第1に、本素子はある電圧(閾値電圧と呼ぶ;図5中のVth)以上の素子電圧を印加すると急激に放出電流Ieが増加し、一方閾値電圧Vth以下では放出電流Ieが殆ど検出されない。つまり、放出電流Ieに対する明確な閾値電圧Vthを持った非線形素子である。
【0071】
第2に、放出電流Ieが素子電圧Vfに単調増加依存するため、放出電流Ieは素子電圧Vfで制御できる。
【0072】
第3に、アノード電極54(図4参照)に捕捉される放出電荷は、素子電圧Vfを印加する時間に依存する。つまり、アノード電極54に捕捉される電荷量は、素子電圧Vfを印加する時間により制御できる。
【0073】
以上の説明より理解されるように、本発明の電子放出素子は、入力信号に応じて、電子放出特性を容易に制御できることになる。この性質を利用すると複数の電子放出素子を配して構成した電子源、画像形成装置等、多方面への応用が可能となる。
【0074】
図5においては、素子電流Ifが素子電圧Vfに対して単調増加する(MI特性)例を示したが、素子電流Ifが素子電圧Vfに対して電圧制御型負性抵抗特性(VCNR特性)を示す場合もある(不図示)。これらの特性は、前述の工程を制御することで制御できる。
【0075】
次に、本発明の電子放出素子の応用例について以下に述べる。本発明の電子放出素子を複数個基板上に配列し、例えば電子源や画像形成装置が構成できる。
【0076】
電子放出素子の配列については、種々のものが採用できる。一例として、並列に配置した多数の電子放出素子の個々を両端で接続し、電子放出素子の行を多数個配し(行方向と呼ぶ)、この配線と直交する方向(列方向と呼ぶ)で、該電子放出素子の上方に配した制御電極(グリッドとも呼ぶ)により、電子放出素子からの電子を制御駆動する梯子状配置のものがある。これとは別に、電子放出素子をX方向及びY方向に行列状に複数個配し、同じ行に配された複数の電子放出素子の電極の一方を、X方向の配線に共通に接続し、同じ列に配された複数の電子放出素子の電極の他方を、Y方向の配線に共通に接続するものが挙げられる。このようなものは所謂単純マトリクス配置である。まず単純マトリクス配置について以下に詳述する。
【0077】
本発明の電子放出素子については、前述した通り3つの特性がある。即ち、表面伝導型電子放出素子からの放出電子は、閾値電圧以上では、対向する素子電極間に印加するパルス状電圧の波高値と幅で制御できる。一方、閾値電圧以下では、殆ど放出されない。この特性によれば、多数の電子放出素子を配置した場合においても、個々の素子にパルス状電圧を適宜印加すれば、入力信号に応じて、表面伝導型電子放出素子を選択して電子放出量を制御できる。
【0078】
以下この原理に基づき、本発明の電子放出素子を複数配して得られる電子源基板について、図6を用いて説明する。図6において、71は電子源基板、72はX方向配線、73はY方向配線である。74は電子放出素子、75は結線である。
【0079】
m本のX方向配線72は、Dx1,Dx2,……,Dxmからなり、真空蒸着法、印刷法、スパッタ法等を用いて形成された導電性金属等で構成することができる。配線の材料、膜厚、幅は適宜設計される。Y方向配線73は、Dy1,Dy2……Dynのn本の配線よりなり、X方向配線72と同様に形成される。これらm本のX方向配線72とn本のY方向配線73との間には、不図示の層間絶縁層が設けられており、両者を電気的に分離している(m,nは、共に正の整数)。
【0080】
不図示の層間絶縁層は、真空蒸着法、印刷法、スパッタ法等を用いて形成されたSiO 等で構成される。例えば、X方向配線72を形成した基板71の全面或は一部に所望の形状で形成され、特に、X方向配線72とY方向配線73の交差部の電位差に耐え得るように、膜厚、材料、製法が適宜設定される。X方向配線72とY方向配線73は、それぞれ外部端子として引き出されている。
【0081】
電子放出素子74を構成する一対の素子電極(不図示)は、それぞれm本のX方向配線72とn本のY方向配線73に、導電性金属等からなる結線75によって電気的に接続されている。
【0082】
配線72と配線73を構成する材料、結線75を構成する材料及び一対の素子電極を構成する材料は、その構成元素の一部あるいは全部が同一であっても、また夫々異なってもよい。これらの材料は、例えば前述の素子電極の材料より適宜選択される。素子電極を構成する材料と配線材料が同一である場合には、素子電極に接続した配線は素子電極ということもできる。
【0083】
X方向配線72には、X方向に配列した電子放出素子74の行を選択するための走査信号を印加する不図示の走査信号印加手段が接続される。一方、Y方向配線73には、Y方向に配列した電子放出素子74の各列を入力信号に応じて変調するための、不図示の変調信号発生手段が接続される。各電子放出素子に印加される駆動電圧は、当該素子に印加される走査信号と変調信号の差電圧として供給される。
【0084】
上記構成においては、単純なマトリクス配線を用いて、個別の素子を選択し、独立に駆動可能とすることができる。
【0085】
このような単純マトリクス配置の電子源を用いて構成した画像形成装置について、図7と図8及び図9を用いて説明する。図7は、画像形成装置の表示パネルの一例を示す模式図であり、図8は、図7の画像形成装置に使用される蛍光膜の模式図である。図9は、NTSC方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。
【0086】
図7において、71は電子放出素子を複数配した電子源基板、81は電子源基板71を固定したリアプレート、86はガラス基板83の内面に蛍光膜84とメタルバック85等が形成されたフェースプレートである。82は支持枠であり、該支持枠82には、リアプレート81、フェースプレート86がフリットガラス等を用いて接続されている。88は外囲器であり、例えば大気中あるいは窒素中で、400〜500℃の温度範囲で10分間以上焼成することで、封着して構成される。
【0087】
74は、図1に示したような電子放出素子である。72,73は、表面伝導型電子放出素子の一対の素子電極と接続されたX方向配線及びY方向配線である。
【0088】
外囲器88は、上述の如く、フェースプレート86、支持枠82、リアプレート81で構成される。リアプレート81は主に基板71の強度を補強する目的で設けられるため、基板71自体で十分な強度を持つ場合は別体のリアプレート81は不要とすることができる。即ち、基板71に直接支持枠82を封着し、フェースプレート86、支持枠82及び基板71で外囲器88を構成してもよい。一方、フェースプレート86とリアプレート81の間に、スペーサーと呼ばれる不図示の支持体を設置することにより、大気圧に対して十分な強度をもつ外囲器88を構成することもできる。
【0089】
図8は、蛍光膜を示す模式図である。蛍光膜84は、モノクロームの場合は蛍光体のみで構成することができる。カラーの蛍光膜の場合は、蛍光体の配列により、ブラックストライプ(図8(a))あるいはブラックマトリクス(図8(b))等と呼ばれる黒色導電材91と蛍光体92とから構成することができる。ブラックストライプ、ブラックマトリクスを設ける目的は、カラー表示の場合、必要となる三原色蛍光体の各蛍光体92間の塗り分け部を黒くすることで混色等を目立たなくすることと、蛍光膜84における外光反射によるコントラストの低下を抑制することにある。黒色導電材91の材料としては、通常用いられている黒鉛を主成分とする材料の他、導電性があり、光の透過及び反射が少ない材料を用いることができる。
【0090】
ガラス基板83に蛍光体を塗布する方法は、モノクローム、カラーによらず、沈澱法や印刷法等が採用できる。蛍光膜84の内面側には、通常メタルバック85が設けられる。メタルバックを設ける目的は、蛍光体の発光のうち内面側への光をフェースプレート86側へ鏡面反射することにより輝度を向上させること、電子ビーム加速電圧を印加するための電極として作用させること、外囲器内で発生した負イオンの衝突によるダメージから蛍光体を保護すること等である。メタルバックは、蛍光膜作製後、蛍光膜の内面側表面の平滑化処理(通常、「フィルミング」と呼ばれる。)を行い、その後Alを真空蒸着等を用いて堆積させることで作製できる。
【0091】
フェースプレート86には、更に蛍光膜84の導電性を高めるため、蛍光膜84の外面側に透明電極(不図示)を設けてもよい。
【0092】
前述の封着を行う際、カラーの場合は各色蛍光体と電子放出素子とを対応させる必要があり、十分な位置合わせが不可欠となる。
【0093】
図7に示した画像形成装置は、例えば以下のようにして製造される。
【0094】
外囲器88内は、適宜加熱しなから、イオンポンプ、ソープションポンプ等のオイルを使用しない排気装置により不図示の排気管を通じて排気し、10−5Pa程度の真空度の有機物質の十分に少ない雰囲気にした後、封止が成される。外囲器88の封止後の真空度を維持するために、ゲッター処理を行うこともできる。これは、外囲器88の封止を行う直前あるいは封止後に、抵抗加熱あるいは高周波加熱等を用いた加熱により、外囲器88内の所定の位置に配置されたゲッター(不図示)を加熱し、蒸着膜を形成する処理である。ゲッターは通常Ba等が主成分であり、該蒸着膜の吸着作用により、例えば1×10−5Pa以上の真空度を維持するものである。ここで、電子放出素子のフォーミング処理以降の工程は適宜設定できる。
【0095】
次に、単純マトリクス配置の電子源を用いて構成した表示パネルに、NTSC方式のテレビ信号に基づいたテレビジョン表示を行う為の駆動回路の構成例について、図9を用いて説明する。図9において、101は画像表示パネル、102は走査回路、103は制御回路、104はシフトレジスタ、105はラインメモリ、106は同期信号分離回路、107は変調信号発生器、Vx及びVaは直流電圧源である。
【0096】
表示パネル101は、端子Dox1乃至Doxm、端子Doy1乃至Doyn及び高圧端子87を介して外部の電気回路と接続している。端子Dox1乃至Doxmには、表示パネル101内に設けられている電子源、即ち、m行n列の行列状にマトリクス配線された電子放出素子群を1行(n素子)づつ順次駆動する為の走査信号が印加される。端子Doy1乃至Doynには、前記走査信号により選択された1行の電子放出素子の各素子の出力電子ビームを制御する為の変調信号が印加される。高圧端子87には、直流電圧源Vaより、例えば10kVの直流電圧が供給されるが、これは電子放出素子から放出される電子ビームに、蛍光体を励起するのに十分なエネルギーを付与する為の加速電圧である。
【0097】
走査回路102について説明する。同回路は、内部にm個のスイッチング素子(図中、S1乃至Smで模式的に示している)を備えたものである。各スイッチング素子は、直流電圧電源Vxの出力電圧もしくは0[V](グランドレベル)のいずれか一方を選択し、表示パネル101の端子Dox1乃至Doxmと電気的に接続される。各スイッチング素子S1乃至Smは、制御回路103が出力する制御信号Tscanに基づいて動作するものであり、例えばFETのようなスイッチング素子を組み合わせることにより構成することができる。
【0098】
直流電圧源Vxは、本例の場合には電子放出素子の特性(電子放出閾値電圧)に基づき、走査されていない素子に印加される駆動電圧が電子放出閾値電圧以下となるような一定電圧を出力するよう設定されている。
【0099】
制御回路103は、外部より入力される画像信号に基づいて適切な表示が行われるように、各部の動作を整合させる機能を有する。制御回路103は、同期信号分離回路106より送られる同期信号Tsyncに基づいて、各部に対してTscan,Tsft及びTmryの各制御信号を発生する。
【0100】
同期信号分離回路106は、外部から入力されるNTSC方式のテレビ信号から、同期信号成分と輝度信号成分とを分離するための回路で、一般的な周波数分離(フィルター)回路等を用いて構成できる。同期信号分離回路106により分離された同期信号は、垂直同期信号と水平同期信号より成るが、ここでは説明の便宜上Tsync信号として図示した。前記テレビ信号から分離された画像の輝度信号成分は、便宜上DATA信号と表した。このDATA信号は、シフトレジスタ104に入力される。
【0101】
シフトレジスタ104は、時系列的にシリアルに入力される前記DATA信号を、画像の1ライン毎にシリアル/パラレル変換するためのもので、前記制御回路103より送られる制御信号Tsftに基づいて動作する(即ち、制御信号Tsftは、シフトレジスタ104のシフトクロックであると言い換えてもよい。)。シリアル/パラレル変換された画像1ライン分のデータ(電子放出素子n素子分の駆動データに相当)は、Id1乃至Idnのn固の並列信号として前記シフトレジスタ104より出力される。
【0102】
ラインメモリ105は、画像1ライン分のデータを必要時間の間だけ記憶する為の記憶装置であり、制御回路103より送られる制御信号Tmryに従って適宜Id1乃至Idnの内容を記憶する。記憶された内容は、Id’1乃至Id’nとして出力され、変調信号発生器107に入力される。
【0103】
変調信号発生器107は、画像データId’1乃至Id’nの各々に応じて、電子放出素子の各々を適切に駆動変調する為の信号源であり、その出力信号は、端子Doy1乃至Doynを通じて表示パネル101内の電子放出素子に印加される。
【0104】
前述したように、本発明の電子放出素子は放出電流Ieに関して以下の基本特性を有している。即ち、電子放出には明確な閾値電圧Vthがあり、Vth以上の電圧が印加された時のみ電子放出が生じる。電子放出閾値以上の電圧に対しては、素子への印加電圧の変化に応じて放出電流も変化する。このことから、本素子にパルス状の電圧を印加する場合、例えば電子放出閾値電圧以下の電圧を印加しても電子放出は生じないが、電子放出閾値電圧以上の電圧を印加する場合には電子ビームが出力される。その際、パルスの波高値Vmを変化させることにより、出力電子ビームの強度を制御することが可能である。また、パルスの幅Pwを変化させることにより、出力される電子ビームの電荷の総量を制御することが可能である。
【0105】
従って、入力信号に応じて電子放出素子を変調する方式としては、電圧変調方式とパルス幅変調方式等が採用できる。電圧変調方式を実施するに際しては、変調信号発生器107としては、一定長さの電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの波高値を変調できるような電圧変調方式の回路を用いることができる。パルス幅変調方式を実施するに際しては、変調信号発生器107として、一定の波高値の電圧パルスを発生し、入力されるデータに応じて適宜電圧パルスの幅を変調するようなパルス幅変調方式の回路を用いることができる。
【0106】
シフトレジスタ104やラインメモリ105は、デジタル信号式のものでもアナログ信号式のものでも採用できる。画像信号のシリアル/パラレル変換や記憶が所定の速度で行なわれれば良いからである。
【0107】
デジタル信号式を用いる場合には、同期信号分離回路106の出力信号DATAをデジタル信号化する必要があるが、これには同期信号分離回路106の出力部にA/D変換器を設ければ良い。これに関連してラインメモリ105の出力信号がデジタル信号かアナログ信号かにより、変調信号発生器107に用いられる回路が若干異なったものとなる。即ち、デジタル信号を用いた電圧変調方式の場合、変調信号発生器107には、例えばD/A変換回路を用い、必要に応じて増幅回路等を付加する。パルス幅変調方式の場合、変調信号発生器107には、例えば高速の発振器及び発振器の出力する波数を計数する計数器(カウンタ)及び計数器の出力値と前記メモリの出力値を比較する比較器(コンパレータ)を組み合わせた回路を用いる。必要に応じて、比較器の出力するパルス幅変調された変調信号を電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【0108】
アナログ信号を用いた電圧変調方式の場合、変調信号発生器107には、例えばオペアンプ等を用いた増幅回路を採用でき、必要に応じてレベルシフト回路等を付加することもできる。パルス幅変調方式の場合には、例えば電圧制御型発振回路(VCO)を採用でき、必要に応じて電子放出素子の駆動電圧にまで電圧増幅するための増幅器を付加することもできる。
【0109】
このような構成をとり得る本発明の画像形成装置においては、各電子放出素子に、容器外端子Dox1乃至Doxm、Doy1乃至Doynを介して電圧を印加することにより、電子放出が生じる。高圧端子87を介してメタルバック85あるいは透明電極(不図示)に高圧を印加し、電子ビームを加速する。加速された電子は、蛍光膜84に衝突し、発光が生じて画像が形成される。
【0110】
ここで述べた画像形成装置の構成は、本発明の画像形成装置の一例であり、本発明の技術思想に基づいて種々の変形が可能である。入力信号についてはNTSC方式を挙げたが、入力信号はこれに限られるものではなく、PAL、SECAM方式等の他、これらよりも多数の走査線からなるTV信号(例えば、MUSE方式をはじめとする高品位TV)方式をも採用できる。
【0111】
次に、前述の梯子型配置の電子源及び画像形成装置について、図10及び図11を用いて説明する。
【0112】
図10は、梯子型配置の電子源の一例を示す模式図である。図10において、110は電子源基板、111は電子放出素子である。112は、電子放出素子111を接続するための共通配線Dx1〜Dx10であり、これらは外部端子として引き出されている。電子放出素子111は、基板110上に、X方向に並列に複数個配置されている(これを素子行と呼ぶ)。この素子行が複数個配置されて、電子源を構成している。各素子行の共通配線間に駆動電圧を印加することで、各素子行を独立に駆動させることができる。即ち、電子ビームを放出させたい素子行には、電子放出閾値以上の電圧を印加し、電子ビームを放出させたくない素子行には、電子放出閾値以下の電圧を印加する。各素子行間に位置する共通配線Dx2〜Dx9は、例えばDx2とDx3、Dx4とDx5、Dx6とDx7、Dx8とDx9とを夫々一体の同一配線とすることもできる。
【0113】
図11は、梯子型配置の電子源を備えた画像形成装置におけるパネル構造の一例を示す模式図である。120はグリッド電極、121は電子が通過するための開口、Dox1乃至Doxmは容器外端子、G1乃至Gnはグリッド電極120と接続された容器外端子である。110は各素子行間の共通配線を同一配線とした電子源基板である。図11においては、図7、図10に示した部位と同じ部位には、これらの図に付したのと同一の符号を付している。ここに示した画像形成装置と、図7に示した単純マトリクス配置の画像形成装置との大きな違いは、電子源基板110とフェースプレート86の間にグリッド電極120を備えているか否かである。
【0114】
図11においては、基板110とフェースプレート86の間には、グリッド電極120が設けられている。グリッド電極120は、電子放出素子111から放出された電子ビームを変調するためのものであり、梯子型配置の素子行と直交して設けられたストライプ状の電極に電子ビームを通過させるため、各素子に対応して1個ずつ円形の開口121が設けられている。グリッド電極の形状や配置位置は、図11に示したものに限定されるものではない。例えば、開口としてメッシュ状に多数の通過口を設けることもでき、グリッド電極を電子放出素子の周囲や近傍に設けることもできる。
【0115】
容器外端子Dox1乃至Doxm及びグリッド容器外端子G1乃至Gnは、不図示の制御回路と電気的に接続されている。
【0116】
本例の画像形成装置では、素子行を1列ずつ順次駆動(走査)して行くのと同期してグリッド電極列に画像1ライン分の変調信号を同時に印加する。これにより、各電子ビームの蛍光体への照射を制御し、画像を1ラインずつ表示することができる。
【0117】
以上説明した本発明の画像形成装置は、テレビジョン放送の表示装置、テレビ会議システムやコンピューター等の表示装置の他、感光性ドラム等を用いて構成された光プリンターとしての画像形成装置等としても用いることができる。
【0118】
【実施例】
以下に、具体的な実施例を挙げて本発明を説明するが、本発明はこれらの実施例に限定されるものではなく、本発明の目的が達成される範囲内での各要素の置換や設計変更がなされたものをも包含する。
【0119】
[実施例1]
本実施例に係る電子放出素子の基本的な構成は、図1と同様である。また、本実施例における電子放出素子の製造法は、基本的には図2と同様である。
【0120】
以下、図1及び図2を用いて、本実施例における電子放出素子の製造方法を順をおって説明する。
【0121】
基体1として石英ガラス基体を用い、これを有機溶剤により充分に洗浄後、基体面上にPtからなる素子電極2、3を形成した(図2(a))。素子電極2、3の間隔Lは20μmとし、素子電極長さWは500μmとし、その厚さdは1000Åとした。
【0122】
エチレンジアミン四酢酸−パラジウム錯体72mmol(57.3g)、エチレンジアミン四酢酸−白金錯体4mmol(1.9g)、エチレンジアミン四酢酸−ビスマス錯体4mmol(2.1g)を1リットルの水に溶解させ、金属化合物溶液とした。この溶液中に含まれる金属のモル比は、Pd:Pt:Bi=90:5:5となる。
【0123】
得られた金属化合物溶液を、スピンコート装置によって素子電極2、3を形成した石英基体の上に、素子電極2、3に跨るように塗布し(図2(b))、80℃で2分間乾燥させた。
【0124】
次に、350℃で15分間焼成して導電性膜4を形成した(図3(c))。
【0125】
導電性膜4の素子幅w2を300μmになるように整形し、形成した素子の電気抵抗値を測定すると、520Ωであった。また、導電性膜4の膜厚をTENCOR INSTRUMENNT社製アルファステップで測定すると、95Åであった。これらから、導電性膜4の比抵抗は、7.4×10−5Ω・mとなる。
【0126】
次に、真空容器中で素子電極2および3の間に電圧を印加し、導電性膜4を通電処理(フォーミング処理)することにより、電子放出部5を作成した(図2(d))。
【0127】
フォーミング処理の電圧波形を図3(b)に示す。
【0128】
本実施例では電圧波形のパルス幅T を1m秒、パルス間隔T を10m秒とし、三角波の波高値(ピーク電圧)を漸増させ、フォーミング処理は約1.3×10−4Paの真空雰囲気下で行った。
【0129】
以上のようにして作成された素子について、その電子放出特性を図4の構成の測定評価装置により測定した。本電子放出素子およびアノード電極54は真空装置55内に設置されており、その真空装置には排気ポンプ56および不図示の真空計等の真空装置に必要な機器が具備されており、所望の真空下で本素子の測定評価を行えるようになっている。なお、本実施例では、アノード電極と電子放出素子間の距離Hを4mm、アノード電極の電位を1kV、電子放出特性測定時の真空装置内の真空度を約1.3×10−4Paとした。
【0130】
以上のような測定評価装置を用いて、本電子放出素子の素子電極2、3の間に電圧を印加し、その時に流れる素子電流Ifおよび放出電流Ieを測定したところ、図5に示したような電流−電圧特性が得られた。本素子では、素子電圧7V程度から急激に放出電流Ieが増加し、素子電圧12Vでは素子電流Ifが0.9mA、放出電流Ieが0.45μAとなり、電子放出効率η=Ie/If(%)は0.05%であった。
【0131】
以上説明した実施例中、電子放出部を形成する際に、素子の電極間に三角波パルスを印加してフォーミング処理を行っているが、素子電極間に印加する波形は三角波に限定することはなく、矩形波など所望の波形を用いても良く、その波高値およびパルス幅・パルス間隔等についても上述の値に限ることなく、電子放出部が良好に形成されれば所望の値を選択することができる。
【0132】
[参考例1]
実施例1に用いたエチレンジアミン四酢酸−白金錯体を用いていないこと以外は、実施例1と同様の方法で電子放出素子を作成した。この電子放出素子の導電性膜の比抵抗は、1.4×10−3Ω・mであった。
【0133】
実施例1と同様に電子放出が確認されたが、フォーミング処理に要する時間は実施例1の3倍程度が必要であった。
【0134】
[実施例2〜6]
実施例1に用いたエチレンジアミン四酢酸−ビスマス錯体の代わりに、以下に示す金属錯体を用いたこと以外は、実施例1と同様の方法で電子放出素子を作成した。それぞれの素子の導電性膜の比抵抗をあわせて示す。いずれの場合も実施例1と同様に電子放出が確認され、フォーミング処理に要する時間は実施例1と同等であった。
【0135】
Figure 0003544135
[実施例7]
実施例1におけるエチレンジアミン四酢酸−白金錯体の代わりに、ジシアノ金(I)酸アンモニウムを用いたこと以外は、実施例1と同様の方法で電子放出素子を作成した。この電子放出素子の導電性膜の比抵抗は、6.9×10−5Ω・mであった。実施例1と同様に電子放出が確認され、フォーミング処理に要する時間は実施例1と同等であった。
【0136】
[実施例8]
実施例1におけるエチレンジアミン四酢酸−白金錯体の代わりに、ジシアノ銀(I)酸アンモニウムを用いたこと以外は、実施例1と同様の方法で電子放出素子を作成した。この電子放出素子の導電性膜の比抵抗は、8.2×10−5Ω・mであった。実施例1と同様に電子放出が確認され、フォーミング処理に要する時間は実施例1と同等であった。
【0137】
[実施例9]
16行×16列の256個の素子電極とマトリクス状配線72、73とを形成した電子源基体71(図6参照)の各対向電極に対して、実施例1と同様にして金属化合物溶液を塗布し、焼成・成形した後、フォーミング処理を行い電子源を作成した。この電子源に、リアプレート81、支持枠82、フェースプレート86を接続し、真空封止して、図7の概念図に従う画像形成装置を作成した。
【0138】
端子Dox1〜Dox16と端子Doy1〜Doy16を通じて各素子に時分割で所定電圧を印加し、端子87を通じてメタルバック85に高電圧を印加することによって、任意のマトリクス画像パターンを表示することができた。
【0139】
[実施例10]
実施例1と同様の方法で、素子電極間隔Lを10μm、素子電極長さWを300μmとしたPtからなる素子電極を形成した石英基体上に、実施例1と同様の方法で得られた金属化合物溶液を基体に塗布し、80℃で2分間乾燥させ、350℃で15分間焼成することによって、厚さ100Å程度の導電性膜を形成した。
【0140】
この電子放出素子について電気的な耐熱温度測定を行った。測定は、2%H /98%N ガス中の大気圧還元雰囲気下で、素子を加熱しながら電気抵抗値を測定することによって行った。耐熱温度は、素子の電気抵抗値が急激に上昇し、初期値の10倍となる温度を薄膜凝集温度Tmとすると、Tm=500℃であった。
【0141】
[参考例2]
実施例10に用いたエチレンジアミン四酢酸−白金錯体を用いていないこと以外は、実施例10と同様の方法で電子放出素子の電気的な耐熱温度測定を行ったところ、Tm=510℃であった。
【0142】
[参考例3]
参考例2に用いたエチレンジアミン四酢酸−ビスマス錯体を用いていないこと以外は、参考例2と同様の方法で電子放出素子の電気的な耐熱温度測定を行ったところ、Tm=270℃であった。
【0143】
【発明の効果】
以上説明したように、本発明によれば、電子放出部が形成される導電性膜に金属酸化物および貴金属を添加することによって、導電性膜の電気的な耐熱温度を高めつつ、比抵抗を減少させることができるので、製造工程上の制限を緩和することが可能となる。
【0144】
具体的には、電子放出素子を製造する際の安定化工程や画像形成装置を製造する際に、耐熱温度付近まで真空容器を加熱して容器内の有機物質を排気することが可能となる。また、薄膜部分での電圧降下が抑えられるので、電子放出部形成に必要な通電処理の際に電力を節減することができ、さらに工程時間を短縮することができる。
【0145】
したがって、素子の耐熱温度によって制限されるような温度制御や工程を省くことによる製造コストの低減が図られたり、ベーキング(加熱)温度の高温化による素子特性の安定化や長寿命化などの効果も奏する。
【0146】
また、多数の電子放出素子を配列形成し、入力信号に応じて電子を放出する電子源においては、安定で、かつ歩留りよく作製できる。
【0147】
更に、かかる電子源を用いた画像形成装置においては、低電流で明るい高品位な画像形成装置、例えばカラーフラットテレビが実現される。
【図面の簡単な説明】
【図1】本発明に係る電子放出素子の一例を示す模式図である。
【図2】本発明の電子放出素子の製造方法を説明するための図である。
【図3】本発明の電子放出素子の製造に際して採用できる通電処理における電圧波形の一例を示す模式図である。
【図4】本発明の電子放出素子の製造に用いることのできる真空処理装置(測定評価装置)の一例を示す概略構成図である。
【図5】本発明の電子放出素子の電子放出特性を示す図である。
【図6】本発明の単純マトリクス配置の電子源の一例を示す模式図である。
【図7】本発明の画像形成装置の表示パネルの一例を示す模式図である。
【図8】表示パネルにおける蛍光膜の一例を示す模式図である。
【図9】本発明の画像形成装置にNTSC方式のテレビ信号に応じて表示を行うための駆動回路の一例を示すブロック図である。
【図10】本発明の梯子型配置の電子源の一例を示す模式図である。
【図11】本発明の画像形成装置の表示パネルの一例を示す模式図である。
【図12】従来例の表面伝導型電子放出素子の模式図である。
【符号の説明】
1 基板
2,3 素子電極
4 導電性膜
5 電子放出部
50 素子電流Ifを測定するための電流計
51 電子放出素子に素子電圧Vfを印加するための電源
52 電子放出部5より放出される放出電流Ieを測定するための電流計
53 アノード電極54に電圧を印加するための高圧電源
54 電子放出部5より放出される電子を捕捉するためのアノード電極
55 真空容器
56 排気ポンプ
71 電子源基板
72 X方向配線
73 Y方向配線
74 電子放出素子
75 結線
81 リアプレート
82 支持枠
83 ガラス基板
84 蛍光膜
85 メタルバック
86 フェースプレート
87 高圧端子
88 外囲器
91 黒色導電材
92 蛍光体
101 表示パネル
102 走査回路
103 制御回路
104 シフトレジスタ
105 ラインメモリ
106 同期信号分離回路
107 変調信号発生器
Vx,Va 直流電圧源
110 電子源基板
111 電子放出素子
112 電子放出素子を配線するための共通配線
120 グリッド電極
121 電子が通過するための開口

Claims (5)

  1. 電子放出素子の製造方法であって、
    一対の素子電極間に跨るように、貴金属及び貴金属以外の金属酸化物を含有する導電性膜を形成する工程と、該導電性膜に通電フォーミング処理を行う工程と、該通電フォーミング処理の後に行う活性化工程と、を有しており、
    前記貴金属は、Au、Pt、Agの中から選択された少なくとも1つと、Pdとを含む、ことを特徴とする電子放出素子の製造方法。
  2. 前記導電性膜がPdを主成分とし、前記金属酸化物がPdの酸化物よりも難還元性であることを特徴とする請求項1に記載の電子放出素子の製造方法。
  3. 前記金属酸化物が、Bi、Cr、Zn、Fe、Co、Niの酸化物の中から選択された少なくとも1つであることを特徴とする請求項1に記載の電子放出素子の製造方法
  4. 複数の電子放出素子を基板上に配列した電子源の製造方法であって、前記電子放出素子が請求項1乃至3のいずれかに記載の製造方法により製造されることを特徴とする電子源の製造方法。
  5. 複数の電子放出素子を基板上に配列した電子源を有する画像形成装置の製造方法であって、前記電子源が請求項3に記載の製造方法により製造されることを特徴とする画像形成装置の製造方法。
JP04243599A 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法 Expired - Fee Related JP3544135B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04243599A JP3544135B2 (ja) 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04243599A JP3544135B2 (ja) 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000243224A JP2000243224A (ja) 2000-09-08
JP3544135B2 true JP3544135B2 (ja) 2004-07-21

Family

ID=12635999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04243599A Expired - Fee Related JP3544135B2 (ja) 1999-02-22 1999-02-22 電子放出素子、電子源及び画像形成装置の製造方法

Country Status (1)

Country Link
JP (1) JP3544135B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4143665B2 (ja) * 2005-12-13 2008-09-03 キヤノン株式会社 電子放出素子の製造方法、及びそれを用いた、電子源並びに画像表示装置の製造方法
JP2009037757A (ja) * 2007-07-31 2009-02-19 Canon Inc 導電性薄膜、電子放出素子及び画像表示装置
JP2009043568A (ja) 2007-08-09 2009-02-26 Canon Inc 電子放出素子及び画像表示装置

Also Published As

Publication number Publication date
JP2000243224A (ja) 2000-09-08

Similar Documents

Publication Publication Date Title
JP3135118B2 (ja) 電子源形成用基板、電子源及び画像形成装置並びにそれらの製造方法
JP3423661B2 (ja) 電子放出素子、電子源および画像形成装置の製造方法
EP1009011B1 (en) Electron-emitting device, electron source, and image-forming apparatus
JP3372835B2 (ja) 電子源及び画像形成装置の製造方法
EP0896357A1 (en) Method for producing image-forming apparatus
JP3544135B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3559689B2 (ja) 電子放出素子、電子源、画像形成装置及びそれらの製造方法
JP3652160B2 (ja) 電子放出素子及び電子源及び画像形成装置及び電子放出素子の製造方法
JP3217950B2 (ja) 電子放出素子、電子源、表示素子及び画像形成装置の製造方法
JP3408065B2 (ja) 電子放出素子、電子源及び画像形成装置の製造方法
JP3402891B2 (ja) 電子源および表示パネル
JP3294487B2 (ja) 電子放出素子の製造方法、並びにそれを用いた電子源、表示パネルおよび画像形成装置の製造方法
JP2002313220A (ja) 電子放出素子、電子源および画像形成装置の製造方法
JP3524278B2 (ja) 画像形成装置
JP3596844B2 (ja) 電子放出素子およびその製造方法、並びに電子源および画像形成装置
JP2000021305A (ja) 画像表示装置の製造方法
JP3428806B2 (ja) 電子放出素子、電子源基板、および画像形成装置の製造方法
JP2000251621A (ja) 電子放出素子および該素子を用いた画像形成装置
JP2000082384A (ja) 電子放出素子、電子源及び画像形成装置並びに電子放出素子の製造方法
JP3639738B2 (ja) 電子放出素子、該電子放出素子を用いた電子源、該電子源を用いた画像形成装置及び該画像形成装置を用いた表示装置
JP3217946B2 (ja) 電子放出部形成用材料並びに該材料を用いた電子放出素子、電子源、表示素子及び画像形成装置の製造方法
JP3423527B2 (ja) 電子放出素子、電子源基板、電子源、表示パネル、および画像形成装置の製造方法
JP3703255B2 (ja) 電子放出素子、電子源、それを用いた画像形成装置およびそれらの製造方法
JP3524269B2 (ja) 画像形成装置の製造方法
JPH09330649A (ja) 電子放出素子、電子源、及び画像形成装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040331

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees