JP3430091B2 - エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 - Google Patents
エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置Info
- Publication number
- JP3430091B2 JP3430091B2 JP34203199A JP34203199A JP3430091B2 JP 3430091 B2 JP3430091 B2 JP 3430091B2 JP 34203199 A JP34203199 A JP 34203199A JP 34203199 A JP34203199 A JP 34203199A JP 3430091 B2 JP3430091 B2 JP 3430091B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- etching
- forming
- interlayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H10P50/00—
-
- H10W20/083—
-
- H10W20/081—
-
- H10W20/089—
-
- H10W20/496—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、エッチングマスク
及びエッチングマスクを用いたコンタクトホールの形成
方法並びにその方法で形成した半導体装置に関する。
及びエッチングマスクを用いたコンタクトホールの形成
方法並びにその方法で形成した半導体装置に関する。
【０００２】
【従来の技術】近年の半導体装置の高集積化、微細化に
伴い、各素子の面積は著しく減少している。しかし、ゲ
ート電極、配線などは従来と同等以下の電気抵抗にする
必要があるため、同一材料を用いる場合には膜厚を増加
させなければならない。すると、それに伴い層間膜の膜
厚も増加し、２層目以降のコンタクトホールでは３μｍ
以上の深さが必要になることも珍しくない。一方でホー
ル径はますます微細化が進んでいるため、精度の高い高
アスペクトコンタクトホール加工技術が切望されてい
る。
伴い、各素子の面積は著しく減少している。しかし、ゲ
ート電極、配線などは従来と同等以下の電気抵抗にする
必要があるため、同一材料を用いる場合には膜厚を増加
させなければならない。すると、それに伴い層間膜の膜
厚も増加し、２層目以降のコンタクトホールでは３μｍ
以上の深さが必要になることも珍しくない。一方でホー
ル径はますます微細化が進んでいるため、精度の高い高
アスペクトコンタクトホール加工技術が切望されてい
る。
【０００３】ここで、従来の一般的なＤＲＡＭ（Dynami
c Random Access Memory）プロセスにおけるコンタクト
ホール形成工程について、図面を参照して説明する。図
１０乃至図１２は、従来のＤＲＡＭの製造方法を模式的
に示す工程断面図であり、作図の都合上分図したもので
ある。
c Random Access Memory）プロセスにおけるコンタクト
ホール形成工程について、図面を参照して説明する。図
１０乃至図１２は、従来のＤＲＡＭの製造方法を模式的
に示す工程断面図であり、作図の都合上分図したもので
ある。
【０００４】まず、図１０（ａ）に示すように、シリコ
ン基板１の所定の領域に、トレンチ分離法により素子分
離酸化膜２を形成した後、メモリ領域と周辺回路領域と
を形成し、それぞれの領域にリン、ボロン等を注入して
ウェル領域８を形成する。そして、シリコン基板１上に
ゲート酸化膜３、ゲート電極４及びシリコン窒化膜５を
堆積し、エッチングによりゲート電極部を形成した後、
リン等のイオンを注入してソース／ドレイン領域７を形
成する。
ン基板１の所定の領域に、トレンチ分離法により素子分
離酸化膜２を形成した後、メモリ領域と周辺回路領域と
を形成し、それぞれの領域にリン、ボロン等を注入して
ウェル領域８を形成する。そして、シリコン基板１上に
ゲート酸化膜３、ゲート電極４及びシリコン窒化膜５を
堆積し、エッチングによりゲート電極部を形成した後、
リン等のイオンを注入してソース／ドレイン領域７を形
成する。
【０００５】次に、図１０（ｂ）に示すように、ゲート
電極部を覆うようにシリコン酸化膜を堆積した後、異方
性エッチングを施し、サイドウォール６を形成し、所定
の領域をレジストで保護してリン、ボロン等のイオンを
注入し、ｎ+／ｐ+層を形成する。
電極部を覆うようにシリコン酸化膜を堆積した後、異方
性エッチングを施し、サイドウォール６を形成し、所定
の領域をレジストで保護してリン、ボロン等のイオンを
注入し、ｎ+／ｐ+層を形成する。
【０００６】次に、図１０（ｃ）に示すように、シリコ
ン基板１全面に第１層間膜９を堆積し、ビット線と接続
する領域が露出するようにレジストパターン２２を形成
し、レジストパターン２２をエッチングマスクとしてＣ
Ｆ系のガスを用いたプラズマエッチングにより、第１層
間膜９にコンタクトホールを形成する。
ン基板１全面に第１層間膜９を堆積し、ビット線と接続
する領域が露出するようにレジストパターン２２を形成
し、レジストパターン２２をエッチングマスクとしてＣ
Ｆ系のガスを用いたプラズマエッチングにより、第１層
間膜９にコンタクトホールを形成する。
【０００７】ここで、レジストパターン２２の形成に際
して、下地との反応性や下地からの反射光の影響をなく
しレジストパターン２２の開口寸法精度を高めるため
に、第１層間膜９とレジスト２２との間に反射防止膜
（Anti Refractive Coating:ＡＲＣ）２８を形成する場
合もある。その場合は、まず、レジストパターン２２を
マスクとして、酸素ガスを用いたプラズマエッチングに
よりＡＲＣ２８を開口し、その後、ＣＦ系のガスを用い
たプラズマエッチングにより、第１層間膜９に第１コン
タクトホール１０を形成する。なお、このＡＲＣ２８は
第１コンタクトホール１０形成後、レジストパターン２
２と共に除去される。
して、下地との反応性や下地からの反射光の影響をなく
しレジストパターン２２の開口寸法精度を高めるため
に、第１層間膜９とレジスト２２との間に反射防止膜
（Anti Refractive Coating:ＡＲＣ）２８を形成する場
合もある。その場合は、まず、レジストパターン２２を
マスクとして、酸素ガスを用いたプラズマエッチングに
よりＡＲＣ２８を開口し、その後、ＣＦ系のガスを用い
たプラズマエッチングにより、第１層間膜９に第１コン
タクトホール１０を形成する。なお、このＡＲＣ２８は
第１コンタクトホール１０形成後、レジストパターン２
２と共に除去される。
【０００８】そして、図１０（ｄ）に示すように、第１
コンタクトホール１０内部にポリシリコン等を埋め込ん
だ後、ポリシリコンに接続されるビット線（第１層配線
１１）を形成する。
コンタクトホール１０内部にポリシリコン等を埋め込ん
だ後、ポリシリコンに接続されるビット線（第１層配線
１１）を形成する。
【０００９】次に、図１１（ｅ）に示すように、シリコ
ン基板１全面に、シリコン酸化膜１２を堆積し、ストレ
ージノードと接続する領域が露出するようにレジストパ
ターン２２を形成した後、レジストパターン２２をエッ
チングマスクとしてＣＦ系のガスを用いたプラズマエッ
チングにより、シリコン酸化膜１２及び第１層間膜９を
貫通するコンタクトホールを形成する。このレジストパ
ターン形成工程に際しても、下地の影響を防ぐためにシ
リコン酸化膜１２上にＡＲＣ２８を形成することもで
き、その場合は、まず酸素ガスによるプラズマエッチン
グでＡＲＣ２８を開口した後、ＣＦ系ガスでシリコン酸
化膜１２及び第１層間膜９にコンタクトホールを形成す
る。
ン基板１全面に、シリコン酸化膜１２を堆積し、ストレ
ージノードと接続する領域が露出するようにレジストパ
ターン２２を形成した後、レジストパターン２２をエッ
チングマスクとしてＣＦ系のガスを用いたプラズマエッ
チングにより、シリコン酸化膜１２及び第１層間膜９を
貫通するコンタクトホールを形成する。このレジストパ
ターン形成工程に際しても、下地の影響を防ぐためにシ
リコン酸化膜１２上にＡＲＣ２８を形成することもで
き、その場合は、まず酸素ガスによるプラズマエッチン
グでＡＲＣ２８を開口した後、ＣＦ系ガスでシリコン酸
化膜１２及び第１層間膜９にコンタクトホールを形成す
る。
【００１０】そして、図１１（ｆ）に示すように、第２
コンタクトホール１３内部にポリシリコン等を埋め込ん
だ後、ポリシリコンと接続される金属膜（第２層配線１
４）を形成し、その上層に高誘電体薄膜と金属膜とを順
次成膜して誘電体薄膜を金属膜で挟み込んだキャパシタ
１５を形成する。
コンタクトホール１３内部にポリシリコン等を埋め込ん
だ後、ポリシリコンと接続される金属膜（第２層配線１
４）を形成し、その上層に高誘電体薄膜と金属膜とを順
次成膜して誘電体薄膜を金属膜で挟み込んだキャパシタ
１５を形成する。
【００１１】次に、図１１（ｇ）に示すように、シリコ
ン基板１全面に第２層間膜１６を堆積し、ソース／ドレ
イン７と接続する領域及びキャパシタ１５と接続する領
域が露出するようにレジストパターン２２を形成し、レ
ジストパターン２２をエッチングマスクとしてＣＦ系の
ガスを用いたプラズマエッチングにより、第２層間膜１
６、シリコン酸化膜１２及び第１層間膜９を貫通するコ
ンタクトホールと第２層間膜１６を貫通するコンタクト
ホールとを形成する。なお、この工程でもＡＲＣ２８を
同様に形成して下地の影響をキャンセルすることもでき
る。
ン基板１全面に第２層間膜１６を堆積し、ソース／ドレ
イン７と接続する領域及びキャパシタ１５と接続する領
域が露出するようにレジストパターン２２を形成し、レ
ジストパターン２２をエッチングマスクとしてＣＦ系の
ガスを用いたプラズマエッチングにより、第２層間膜１
６、シリコン酸化膜１２及び第１層間膜９を貫通するコ
ンタクトホールと第２層間膜１６を貫通するコンタクト
ホールとを形成する。なお、この工程でもＡＲＣ２８を
同様に形成して下地の影響をキャンセルすることもでき
る。
【００１２】次に、図１２（ｈ）に示すように、キャパ
シタと接続する第４コンタクトホール１８にチタンと窒
化チタンを埋め込み、ソース／ドレイン７と接続する第
３コンタクトホール１７には窒化チタンを埋め込んだ
後、熱処理を施すことによってソース／ドレイン領域７
にチタンシリサイドを形成する。
シタと接続する第４コンタクトホール１８にチタンと窒
化チタンを埋め込み、ソース／ドレイン７と接続する第
３コンタクトホール１７には窒化チタンを埋め込んだ
後、熱処理を施すことによってソース／ドレイン領域７
にチタンシリサイドを形成する。
【００１３】そして、図１２（ｉ）に示すように、Ａｌ
等の金属膜を堆積して第３層配線１９を形成した後、図
示していない層間絶縁膜及びパッシベーション膜を堆積
することによってＤＲＡＭが形成される。
等の金属膜を堆積して第３層配線１９を形成した後、図
示していない層間絶縁膜及びパッシベーション膜を堆積
することによってＤＲＡＭが形成される。
【００１４】
【発明が解決しようとする課題】上記したＤＲＡＭの製
造プロセスの内、図１１（ｅ）及び図１１（ｇ）に示す
コンタクトホールは、デバイスの微細化、高性能化に伴
ってそのアスペクト比がますます大きくなる傾向であ
り、如何に精度よくコンタクトホールを開口するかがＤ
ＲＡＭ製造上の重要な課題となっている。
造プロセスの内、図１１（ｅ）及び図１１（ｇ）に示す
コンタクトホールは、デバイスの微細化、高性能化に伴
ってそのアスペクト比がますます大きくなる傾向であ
り、如何に精度よくコンタクトホールを開口するかがＤ
ＲＡＭ製造上の重要な課題となっている。
【００１５】従来は、このようなコンタクトホールを開
口するに際して、レジストパターンをエッチングマスク
として用いていたが、レジストはコンタクトホール形成
のドライエッチングの際に自らもエッチングされてしま
うため、レジストの開口部が徐々に広がり、コンタクト
ホールの開口径が広がってしまうという問題や、レジス
トが膜減りしてしまうという問題があった。一方、デバ
イスの微細化に伴ってレジストは薄膜化する傾向にあ
り、長時間のドライエッチングにレジストが耐えられな
くなってしまうという問題があった。
口するに際して、レジストパターンをエッチングマスク
として用いていたが、レジストはコンタクトホール形成
のドライエッチングの際に自らもエッチングされてしま
うため、レジストの開口部が徐々に広がり、コンタクト
ホールの開口径が広がってしまうという問題や、レジス
トが膜減りしてしまうという問題があった。一方、デバ
イスの微細化に伴ってレジストは薄膜化する傾向にあ
り、長時間のドライエッチングにレジストが耐えられな
くなってしまうという問題があった。
【００１６】この問題について、図１３及び図１４を参
照して更に説明する。図１３及び図１４は、従来のレジ
ストパターンをエッチングマスクとするコンタクトホー
ル形成工程を模式的に示す断面図である。また、図１４
はシリコン酸化膜の上に下地との反応性や下地からの影
響をキャンセルするために有機系の反射防止膜を形成し
たものである。
照して更に説明する。図１３及び図１４は、従来のレジ
ストパターンをエッチングマスクとするコンタクトホー
ル形成工程を模式的に示す断面図である。また、図１４
はシリコン酸化膜の上に下地との反応性や下地からの影
響をキャンセルするために有機系の反射防止膜を形成し
たものである。
【００１７】図１３に示すように、従来のコンタクトホ
ール形成工程では、例えば、膜厚３μｍ程度のシリコン
酸化膜等の無機層間膜２０の上に、膜厚７００ｎｍ程度
のレジストパターン２２を形成し、ＣＦ系のガスを用い
たプラズマエッチングによってコンタクトホールの形成
を行っていたが、レジストはこのエッチングによって徐
々に膜厚が薄くなり、また、開口部の径も徐々に大きく
なっていくために、コンタクトホールの形状は初期のレ
ジストパターンの開口径よりも大きくなってしまう。
ール形成工程では、例えば、膜厚３μｍ程度のシリコン
酸化膜等の無機層間膜２０の上に、膜厚７００ｎｍ程度
のレジストパターン２２を形成し、ＣＦ系のガスを用い
たプラズマエッチングによってコンタクトホールの形成
を行っていたが、レジストはこのエッチングによって徐
々に膜厚が薄くなり、また、開口部の径も徐々に大きく
なっていくために、コンタクトホールの形状は初期のレ
ジストパターンの開口径よりも大きくなってしまう。
【００１８】特に、図１４に示すように、シリコン酸化
膜２０の上に有機系のＡＲＣ２８が形成されている場合
には、このＡＲＣ２８を開口するために、ドライエッチ
ングのエッチングガスに酸素を混入しなければならず、
この酸素の混入によってレジストのエッチングが更に進
行してしまい、コンタクトホール開口部の径が更に大き
くなってしまう。
膜２０の上に有機系のＡＲＣ２８が形成されている場合
には、このＡＲＣ２８を開口するために、ドライエッチ
ングのエッチングガスに酸素を混入しなければならず、
この酸素の混入によってレジストのエッチングが更に進
行してしまい、コンタクトホール開口部の径が更に大き
くなってしまう。
【００１９】このような問題を解決するために、エッチ
ングマスクとしてレジストの代わりにポリシリコン等を
用いる方法が検討されているが、ポリシリコンをマスク
にした場合は、ＣＦ系のガスに対してレジストよりも選
択比を大きくすることができるものの、ＳｉとＣＦ系ガ
スの反応性は高く反応生成物の蒸気圧が高いため、エッ
チングマスクの材料としては適していない。更に、ポリ
シリコンは絶縁体ではないため、コンタクトホール形成
後にポリシリコンを除去しなければならないが、コンタ
クト開口後にポリシリコンのみを選択的に除去するのは
困難である。
ングマスクとしてレジストの代わりにポリシリコン等を
用いる方法が検討されているが、ポリシリコンをマスク
にした場合は、ＣＦ系のガスに対してレジストよりも選
択比を大きくすることができるものの、ＳｉとＣＦ系ガ
スの反応性は高く反応生成物の蒸気圧が高いため、エッ
チングマスクの材料としては適していない。更に、ポリ
シリコンは絶縁体ではないため、コンタクトホール形成
後にポリシリコンを除去しなければならないが、コンタ
クト開口後にポリシリコンのみを選択的に除去するのは
困難である。
【００２０】また、エッチングマスクとしてＳｉ3Ｎ4を
用いる方法もあり、シリコン酸化膜に対してコンタクト
ホールを形成する場合には用いることができるが、シリ
コン窒化膜にもコンタクトホールを形成しなければなら
ない場合、例えば、ゲート電極部のシリコン窒化膜まで
貫通するコンタクトホールを形成する場合には、エッチ
ングの選択比を得ることができない。
用いる方法もあり、シリコン酸化膜に対してコンタクト
ホールを形成する場合には用いることができるが、シリ
コン窒化膜にもコンタクトホールを形成しなければなら
ない場合、例えば、ゲート電極部のシリコン窒化膜まで
貫通するコンタクトホールを形成する場合には、エッチ
ングの選択比を得ることができない。
【００２１】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、アスペクト比の大きい
コンタクトホールの形成に用いることができ、かつ、Ｓ
ｉＯ 2やＳｉ3Ｎ4のみならず、有機系のＡＲＣや層間
膜、導電膜に対しても高いエッチング選択比を確保する
ことができるエッチングマスク及びエッチングマスクを
用いたコンタクトホールの形成方法並びにその方法で形
成した半導体装置を提供することにある。
のであって、その主たる目的は、アスペクト比の大きい
コンタクトホールの形成に用いることができ、かつ、Ｓ
ｉＯ 2やＳｉ3Ｎ4のみならず、有機系のＡＲＣや層間
膜、導電膜に対しても高いエッチング選択比を確保する
ことができるエッチングマスク及びエッチングマスクを
用いたコンタクトホールの形成方法並びにその方法で形
成した半導体装置を提供することにある。
【００２２】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、無機系の絶縁膜および有機系の絶縁膜の
積層膜からなる層間膜を挟んで配設される配線層を接続
するためのコンタクトホールの形成方法であって、前記
コンタクトホールを形成する層間膜上にシリコンカーバ
イドの薄膜を形成する工程と、前記シリコンカーバイド
上にレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、露出した前記シリコンカーバ
イドをドライエッチングする工程と、前記レジストパタ
ーンをドライ又はウェットエッチングにより除去する工
程と、前記シリコンカーバイドをマスクとして前記層間
膜にコンタクトホールを形成する工程と、を少なくとも
有し、前記層間膜が導電膜の層を含むことを特徴とす
る。
に、本発明は、無機系の絶縁膜および有機系の絶縁膜の
積層膜からなる層間膜を挟んで配設される配線層を接続
するためのコンタクトホールの形成方法であって、前記
コンタクトホールを形成する層間膜上にシリコンカーバ
イドの薄膜を形成する工程と、前記シリコンカーバイド
上にレジストパターンを形成する工程と、前記レジスト
パターンをマスクとして、露出した前記シリコンカーバ
イドをドライエッチングする工程と、前記レジストパタ
ーンをドライ又はウェットエッチングにより除去する工
程と、前記シリコンカーバイドをマスクとして前記層間
膜にコンタクトホールを形成する工程と、を少なくとも
有し、前記層間膜が導電膜の層を含むことを特徴とす
る。
【００２３】また、前記無機系の絶縁膜が、シリコン酸
化膜又はシリコン窒化膜のいずれかを含み前記有機系の
絶縁膜が、ベンゾシクロブテン又はポリイミドのいずれ
かを含んでいる。
化膜又はシリコン窒化膜のいずれかを含み前記有機系の
絶縁膜が、ベンゾシクロブテン又はポリイミドのいずれ
かを含んでいる。
【００２４】
【００２５】
【００２６】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照して説明する。
いて、図面を参照して説明する。
【００２７】［実施の形態１］本発明の第１の実施の形
態に係るコンタクトホールの形成方法について、図１を
参照して説明する。図１は、第１の実施の形態に係るエ
ッチングの様子を模式的に説明するための断面図であ
る。
態に係るコンタクトホールの形成方法について、図１を
参照して説明する。図１は、第１の実施の形態に係るエ
ッチングの様子を模式的に説明するための断面図であ
る。
【００２８】本発明の第１の実施の形態は、シリコン酸
化膜等の単一部材からなる無機層間膜について、シリコ
ンカーバイドからなるエッチングマスクを用いて、アス
ペクト比の大きいコンタクトホールを形成するものであ
る。
化膜等の単一部材からなる無機層間膜について、シリコ
ンカーバイドからなるエッチングマスクを用いて、アス
ペクト比の大きいコンタクトホールを形成するものであ
る。
【００２９】まず、図１（ａ）に示すように、コンタク
トホールを形成する４μｍ程度の膜厚のシリコン酸化膜
等の無機層間膜２０上に、例えば、トリクロルシラン
（ＳｉＨＣｌ3）とプロパン（Ｃ3Ｈ8）を原料ガスとし
て、ＣＶＤ法を用いてシリコンカーバイド（ＳｉＣ）２
１を２００ｎｍ程度の膜厚で形成する。続いて、ＳｉＣ
２１の上にレジストを５００ｎｍ程度の膜厚で塗布し、
公知のリソグラフィ技術を用いて所望の径の開口部を有
するレジストパターン２２を形成する。
トホールを形成する４μｍ程度の膜厚のシリコン酸化膜
等の無機層間膜２０上に、例えば、トリクロルシラン
（ＳｉＨＣｌ3）とプロパン（Ｃ3Ｈ8）を原料ガスとし
て、ＣＶＤ法を用いてシリコンカーバイド（ＳｉＣ）２
１を２００ｎｍ程度の膜厚で形成する。続いて、ＳｉＣ
２１の上にレジストを５００ｎｍ程度の膜厚で塗布し、
公知のリソグラフィ技術を用いて所望の径の開口部を有
するレジストパターン２２を形成する。
【００３０】ここで従来は、このレジストパターン２２
をエッチングマスクとしてシリコン酸化膜等の無機層間
膜２０をエッチングしていたため、レジストパターン２
２を長時間のエッチングに耐えうる膜厚に設定する必要
があったが、本実施の形態ではアスペクト比の大きいコ
ンタクトホールのエッチングはＳｉＣ２１を用いて行
い、レジストパターン２２はこのＳｉＣ２１のみをエッ
チングするために用いるため、従来のようにレジストを
厚く形成する必要はない。
をエッチングマスクとしてシリコン酸化膜等の無機層間
膜２０をエッチングしていたため、レジストパターン２
２を長時間のエッチングに耐えうる膜厚に設定する必要
があったが、本実施の形態ではアスペクト比の大きいコ
ンタクトホールのエッチングはＳｉＣ２１を用いて行
い、レジストパターン２２はこのＳｉＣ２１のみをエッ
チングするために用いるため、従来のようにレジストを
厚く形成する必要はない。
【００３１】次に、図１（ｂ）に示すように、レジスト
パターン２２の開口部のＳｉＣ２１を、例えば、平行平
板ＲＩＥを用いてプラズマエッチング法により除去す
る。エッチング条件は、エッチングガスとしてＮＦ3／
Ａｒガスを用い、流量：ＮＦ3／Ａｒ＝３０／２００ｓ
ｃｃｍ、圧力：２．６６Ｐａ（２０ｍＴｏｒｒ）、ステ
ージ温度０℃で行った。本条件では、ＳｉＣ２１のレジ
ストに対するエッチング選択比は３であり、エッチング
前後のＣＤ差は±４ｎｍ以内であった。
パターン２２の開口部のＳｉＣ２１を、例えば、平行平
板ＲＩＥを用いてプラズマエッチング法により除去す
る。エッチング条件は、エッチングガスとしてＮＦ3／
Ａｒガスを用い、流量：ＮＦ3／Ａｒ＝３０／２００ｓ
ｃｃｍ、圧力：２．６６Ｐａ（２０ｍＴｏｒｒ）、ステ
ージ温度０℃で行った。本条件では、ＳｉＣ２１のレジ
ストに対するエッチング選択比は３であり、エッチング
前後のＣＤ差は±４ｎｍ以内であった。
【００３２】その後、レジストパターン２２を酸素プラ
ズマによる灰化処理、酸溶液及びアルカリ溶液によるウ
ェットエッチングにより除去する。次に、図１（ｃ）に
示すように、ＳｉＣ２１をエッチングマスクとして無機
層間膜２０を、例えば、平行平板ＲＩＥを用いてプラズ
マエッチング法により除去し、コンタクトホールを形成
する。エッチング条件は、エッチングガスとしてＣ4Ｆ8
／ＣＯ／Ａｒ／Ｏ2ガスを用い、流量：Ｃ4Ｆ8／ＣＯ／
Ａｒ／Ｏ2＝２５／６０／３００／１０ｓｃｃｍ、圧
力：５．３２Ｐａ（４０ｍＴｏｒｒ）、ステージ温度０
℃で行った。
ズマによる灰化処理、酸溶液及びアルカリ溶液によるウ
ェットエッチングにより除去する。次に、図１（ｃ）に
示すように、ＳｉＣ２１をエッチングマスクとして無機
層間膜２０を、例えば、平行平板ＲＩＥを用いてプラズ
マエッチング法により除去し、コンタクトホールを形成
する。エッチング条件は、エッチングガスとしてＣ4Ｆ8
／ＣＯ／Ａｒ／Ｏ2ガスを用い、流量：Ｃ4Ｆ8／ＣＯ／
Ａｒ／Ｏ2＝２５／６０／３００／１０ｓｃｃｍ、圧
力：５．３２Ｐａ（４０ｍＴｏｒｒ）、ステージ温度０
℃で行った。
【００３３】本条件では、シリコン酸化膜のＳｉＣ２１
に対するエッチング選択比は６０、シリコン酸化膜のエ
ッチングレートは７５０ｎｍ／ｍｉｎであり、アスペク
ト比の大きいコンタクトホールを形成することができる
エッチング特性が得られた。なお、エッチング前後のＣ
Ｄ差は±５ｎｍ以内であった。また、本実施の形態の条
件で形成したＳｉＣ２１は十分な絶縁性（１Ｅ１４Ωｃ
ｍ以上）を有する膜であり、コンタクトホール形成後も
剥離せずにそのまま層間膜として用いることもでき、従
来例に示したポリシリコンをエッチングマスクとする場
合に比べて、エッチングマスクを除去する工程を簡略化
することができる。
に対するエッチング選択比は６０、シリコン酸化膜のエ
ッチングレートは７５０ｎｍ／ｍｉｎであり、アスペク
ト比の大きいコンタクトホールを形成することができる
エッチング特性が得られた。なお、エッチング前後のＣ
Ｄ差は±５ｎｍ以内であった。また、本実施の形態の条
件で形成したＳｉＣ２１は十分な絶縁性（１Ｅ１４Ωｃ
ｍ以上）を有する膜であり、コンタクトホール形成後も
剥離せずにそのまま層間膜として用いることもでき、従
来例に示したポリシリコンをエッチングマスクとする場
合に比べて、エッチングマスクを除去する工程を簡略化
することができる。
【００３４】また、エッチングマスクを除去する場合、
エッチングは一般的な平行平板装置を用い、条件はＮＦ
3／Ａｒ＝５００／１０００ｓｃｃｍ、圧力：３９．９
Ｐａ（３００ｍＴｏｒｒ）、ステージ温度０℃にて行
う。この方法によれば、ＮＦ3流量が多く、圧力が高い
ため、ＳｉＣ２１のエッチング効率は飛躍的に向上する
一方、圧力が高いために深い穴の底にはエッチング種が
ほとんど届かず、ＳｉＣ２１のエッチング時に先に形成
したコンタクトホールの開口形状を変えてしまうことは
ない。
エッチングは一般的な平行平板装置を用い、条件はＮＦ
3／Ａｒ＝５００／１０００ｓｃｃｍ、圧力：３９．９
Ｐａ（３００ｍＴｏｒｒ）、ステージ温度０℃にて行
う。この方法によれば、ＮＦ3流量が多く、圧力が高い
ため、ＳｉＣ２１のエッチング効率は飛躍的に向上する
一方、圧力が高いために深い穴の底にはエッチング種が
ほとんど届かず、ＳｉＣ２１のエッチング時に先に形成
したコンタクトホールの開口形状を変えてしまうことは
ない。
【００３５】このように、本実施の形態のＳｉＣ２１を
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜のＳｉＣに対するエッチング選
択比を６０程度にすることが可能であるため、従来のよ
うに、シリコン酸化膜のエッチング選択比が８程度のレ
ジストパターンを用いる場合のように、エッチング中に
レジストパターンの開口径が広がることがなく、アスペ
クト比の大きいコンタクトホールをマスクの設計寸法通
りに形成することができ、デバイスの微細化の要望に応
えることができる。
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜のＳｉＣに対するエッチング選
択比を６０程度にすることが可能であるため、従来のよ
うに、シリコン酸化膜のエッチング選択比が８程度のレ
ジストパターンを用いる場合のように、エッチング中に
レジストパターンの開口径が広がることがなく、アスペ
クト比の大きいコンタクトホールをマスクの設計寸法通
りに形成することができ、デバイスの微細化の要望に応
えることができる。
【００３６】［実施の形態２］次に、本発明の第２の実
施の形態に係るコンタクトホールの形成方法について、
図２を参照して説明する。図２は、第２の実施の形態に
係るエッチングの様子を模式的に説明するための断面図
である。
施の形態に係るコンタクトホールの形成方法について、
図２を参照して説明する。図２は、第２の実施の形態に
係るエッチングの様子を模式的に説明するための断面図
である。
【００３７】本発明の第２の実施の形態は、シリコン酸
化膜等の無機層間膜とＢＣＢ（ベンゾシクロブテン）等
の有機層間膜を積層した構造体について、ＳｉＣからな
るエッチングマスクを用いて、アスペクト比の大きいコ
ンタクトホールを形成するものである。
化膜等の無機層間膜とＢＣＢ（ベンゾシクロブテン）等
の有機層間膜を積層した構造体について、ＳｉＣからな
るエッチングマスクを用いて、アスペクト比の大きいコ
ンタクトホールを形成するものである。
【００３８】まず、図２（ａ）に示すように、２００ｎ
ｍ程度のシリコン酸化膜からなる無機層間膜２０と７５
０ｎｍ程度のＢＣＢからなる有機層間膜２３の上に、前
記した第１の実施の形態と同様に、例えば、トリクロル
シランとプロパンを原料ガスとして、ＣＶＤ法を用いて
ＳｉＣ２１を２００ｎｍ程度の膜厚で形成する。続い
て、レジストを５００ｎｍ程度の膜厚で塗布し、公知の
リソグラフィ技術を用いて所望の開口径を有するレジス
トパターン２２を形成する。次に、図２（ｂ）に示すよ
うに、レジストパターン２２の開口部のＳｉＣ２１を、
例えば、平行平板ＲＩＥを用いてプラズマエッチング法
により除去する。
ｍ程度のシリコン酸化膜からなる無機層間膜２０と７５
０ｎｍ程度のＢＣＢからなる有機層間膜２３の上に、前
記した第１の実施の形態と同様に、例えば、トリクロル
シランとプロパンを原料ガスとして、ＣＶＤ法を用いて
ＳｉＣ２１を２００ｎｍ程度の膜厚で形成する。続い
て、レジストを５００ｎｍ程度の膜厚で塗布し、公知の
リソグラフィ技術を用いて所望の開口径を有するレジス
トパターン２２を形成する。次に、図２（ｂ）に示すよ
うに、レジストパターン２２の開口部のＳｉＣ２１を、
例えば、平行平板ＲＩＥを用いてプラズマエッチング法
により除去する。
【００３９】その後、レジストパターン２２を酸素プラ
ズマによる灰化処理、酸溶液及びアルカリ溶液によるウ
ェットエッチングにより除去する。次に、図２（ｃ）に
示すように、ＳｉＣ２１をエッチングマスクとしてシリ
コン酸化膜２０とＢＣＢ２３とを、例えば、平行平板Ｒ
ＩＥを用いてプラズマエッチング法により除去し、コン
タクトホールを形成する。エッチング条件は、ＢＣＢ２
３に対しては、エッチングガスとしてＣｌ／Ｏ2ガスを
用い、流量：Ｃｌ／Ｏ2＝１５０／１５０ｓｃｃｍ、圧
力：３．９９Ｐａ（３０ｍＴｏｒｒ）、ステージ温度２
０℃であり、シリコン酸化膜２０に対しては、エッチン
グガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを用い、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、ステージ温度０℃で行った。
ズマによる灰化処理、酸溶液及びアルカリ溶液によるウ
ェットエッチングにより除去する。次に、図２（ｃ）に
示すように、ＳｉＣ２１をエッチングマスクとしてシリ
コン酸化膜２０とＢＣＢ２３とを、例えば、平行平板Ｒ
ＩＥを用いてプラズマエッチング法により除去し、コン
タクトホールを形成する。エッチング条件は、ＢＣＢ２
３に対しては、エッチングガスとしてＣｌ／Ｏ2ガスを
用い、流量：Ｃｌ／Ｏ2＝１５０／１５０ｓｃｃｍ、圧
力：３．９９Ｐａ（３０ｍＴｏｒｒ）、ステージ温度２
０℃であり、シリコン酸化膜２０に対しては、エッチン
グガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを用い、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、ステージ温度０℃で行った。
【００４０】本条件では、シリコン酸化膜２０のＳｉＣ
２１に対するエッチング選択比は６０、エッチングレー
トは７５０ｎｍ／ｍｉｎであり、ＢＣＢ２３のＳｉＣ２
１に対するエッチング選択比は４０、エッチングレート
は４５０ｎｍ／ｍｉｎであり、アスペクト比の大きいコ
ンタクトホールを十分に形成することができるエッチン
グ特性が得られた。なお、本実施の形態の条件で形成し
たＳｉＣ２１は十分な絶縁性を有する膜であり、コンタ
クトホール形成後も剥離せずにそのまま層間膜として用
いることもできるのは前記した第１の実施の形態と同様
である。
２１に対するエッチング選択比は６０、エッチングレー
トは７５０ｎｍ／ｍｉｎであり、ＢＣＢ２３のＳｉＣ２
１に対するエッチング選択比は４０、エッチングレート
は４５０ｎｍ／ｍｉｎであり、アスペクト比の大きいコ
ンタクトホールを十分に形成することができるエッチン
グ特性が得られた。なお、本実施の形態の条件で形成し
たＳｉＣ２１は十分な絶縁性を有する膜であり、コンタ
クトホール形成後も剥離せずにそのまま層間膜として用
いることもできるのは前記した第１の実施の形態と同様
である。
【００４１】このように、従来は、ＢＣＢ等の有機層間
膜２３に対し、同じく有機物であるレジストパターン２
２をエッチングマスクとしてコンタクトホールを形成す
ることは困難であったが、本実施の形態のＳｉＣ２１を
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜等の無機層間膜２０及びＢＣＢ
等の有機層間膜２３の双方に対して、エッチング選択比
を大きくすることが可能であるため、ＳｉＣ２１のみを
マスクとして無機層間膜２０と有機層間膜２３の双方を
貫通するコンタクトホールを形成することができる。
膜２３に対し、同じく有機物であるレジストパターン２
２をエッチングマスクとしてコンタクトホールを形成す
ることは困難であったが、本実施の形態のＳｉＣ２１を
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜等の無機層間膜２０及びＢＣＢ
等の有機層間膜２３の双方に対して、エッチング選択比
を大きくすることが可能であるため、ＳｉＣ２１のみを
マスクとして無機層間膜２０と有機層間膜２３の双方を
貫通するコンタクトホールを形成することができる。
【００４２】［実施の形態３］次に、本発明の第３の実
施の形態に係るコンタクトホールの形成方法について、
図３を参照して説明する。図３は、第３の実施の形態に
係るエッチングの様子を模式的に説明するための断面図
である。
施の形態に係るコンタクトホールの形成方法について、
図３を参照して説明する。図３は、第３の実施の形態に
係るエッチングの様子を模式的に説明するための断面図
である。
【００４３】本発明の第３の実施の形態は、ＤＲＡＭ等
のセル部で自己整合コンタクト（ＳＡＣ）を使用してい
る場合に周辺回路部で形成するコンタクトホールのよう
に、ゲート電極部がシリコン窒化膜で被覆されている構
造体について、ＳｉＣからなるエッチングマスクのみを
用いてコンタクトホールを形成するものである。
のセル部で自己整合コンタクト（ＳＡＣ）を使用してい
る場合に周辺回路部で形成するコンタクトホールのよう
に、ゲート電極部がシリコン窒化膜で被覆されている構
造体について、ＳｉＣからなるエッチングマスクのみを
用いてコンタクトホールを形成するものである。
【００４４】まず、図３（ａ）に示すように、公知のプ
ロセスを用いてシリコン基板上にゲート酸化膜３とゲー
ト電極４とシリコン窒化膜５とを堆積し、所定の形状に
加工した後、シリコン窒化膜からなるサイドウォール６
を形成する。そして、その上に堆積したシリコン酸化膜
からなる第１層間膜９に第１コンタクトホール１０を形
成し、内部にポリシリコンを埋め込んだ後、第１配線層
を形成する。
ロセスを用いてシリコン基板上にゲート酸化膜３とゲー
ト電極４とシリコン窒化膜５とを堆積し、所定の形状に
加工した後、シリコン窒化膜からなるサイドウォール６
を形成する。そして、その上に堆積したシリコン酸化膜
からなる第１層間膜９に第１コンタクトホール１０を形
成し、内部にポリシリコンを埋め込んだ後、第１配線層
を形成する。
【００４５】次に、シリコン酸化膜１２を堆積し、同様
に第２コンタクトホール１３、第２配線層１４を形成
し、その上層にシリコン酸化膜からなる第２層間膜１６
を堆積した後、前記した第１の実施の形態と同様に、Ｓ
ｉＣ２１を２００ｎｍ程度の膜厚で形成する。続いて、
５００ｎｍ程度の膜厚のレジストパターン２２を形成す
る。次に、図３（ｂ）に示すように、レジストパターン
２２の開口部のＳｉＣ２１を、例えば、平行平板ＲＩＥ
を用いてプラズマエッチング法により除去する。
に第２コンタクトホール１３、第２配線層１４を形成
し、その上層にシリコン酸化膜からなる第２層間膜１６
を堆積した後、前記した第１の実施の形態と同様に、Ｓ
ｉＣ２１を２００ｎｍ程度の膜厚で形成する。続いて、
５００ｎｍ程度の膜厚のレジストパターン２２を形成す
る。次に、図３（ｂ）に示すように、レジストパターン
２２の開口部のＳｉＣ２１を、例えば、平行平板ＲＩＥ
を用いてプラズマエッチング法により除去する。
【００４６】次に、レジストパターン２２を除去した
後、図３（ｃ）に示すように、ＳｉＣ２１をエッチング
マスクとして第２層間膜１６、シリコン酸化膜１２、第
１層間膜９とゲート電極部のシリコン窒化膜５とを、例
えば、平行平板ＲＩＥを用いてプラズマエッチング法に
より除去し、コンタクトホールを形成する。エッチング
条件は、シリコン酸化膜１６、１２、９に対しては、エ
ッチングガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを用
い、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３
００／１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏ
ｒｒ）、ステージ温度０℃、シリコン窒化膜５に対して
は、エッチングガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2／
ＣＨ2Ｆ2ガスを用い、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2
／ＣＨ2Ｆ2＝１５／８０／５００／１０／１５ｓｃｃ
ｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒｒ）で行った。
後、図３（ｃ）に示すように、ＳｉＣ２１をエッチング
マスクとして第２層間膜１６、シリコン酸化膜１２、第
１層間膜９とゲート電極部のシリコン窒化膜５とを、例
えば、平行平板ＲＩＥを用いてプラズマエッチング法に
より除去し、コンタクトホールを形成する。エッチング
条件は、シリコン酸化膜１６、１２、９に対しては、エ
ッチングガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを用
い、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３
００／１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏ
ｒｒ）、ステージ温度０℃、シリコン窒化膜５に対して
は、エッチングガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2／
ＣＨ2Ｆ2ガスを用い、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2
／ＣＨ2Ｆ2＝１５／８０／５００／１０／１５ｓｃｃ
ｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒｒ）で行った。
【００４７】本条件では、シリコン酸化膜１６、１２、
９のＳｉＣ２１に対するエッチング選択比は６０、エッ
チングレートは７５０ｎｍ／ｍｉｎであり、また、シリ
コン窒化膜５のＳｉＣ２１に対するエッチング選択比は
４５、エッチングレートは５００ｎｍ／ｍｉｎであり、
ＳｉＣ２１のみをマスクとし、エッチング条件のみを変
えて、アスペクト比の大きいコンタクトホールを形成す
ることができる。なお、本実施の形態の条件で形成した
ＳｉＣ２１をコンタクトホール形成後も剥離せずにその
まま層間膜として用いることもできるのは前記した第１
の実施の形態と同様である。
９のＳｉＣ２１に対するエッチング選択比は６０、エッ
チングレートは７５０ｎｍ／ｍｉｎであり、また、シリ
コン窒化膜５のＳｉＣ２１に対するエッチング選択比は
４５、エッチングレートは５００ｎｍ／ｍｉｎであり、
ＳｉＣ２１のみをマスクとし、エッチング条件のみを変
えて、アスペクト比の大きいコンタクトホールを形成す
ることができる。なお、本実施の形態の条件で形成した
ＳｉＣ２１をコンタクトホール形成後も剥離せずにその
まま層間膜として用いることもできるのは前記した第１
の実施の形態と同様である。
【００４８】このように、本実施の形態のＳｉＣ２１を
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜１６、１２、９及びシリコン窒
化膜５の双方に対してエッチング選択比を大きくするこ
とが可能であるため、ＳｉＣ２１のみをマスクとしてシ
リコン酸化膜１６、１２、９及びシリコン窒化膜５の積
層体にコンタクトホールを形成することができ、自己整
合コンタクト工程においても本方法を用いることができ
る。
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜１６、１２、９及びシリコン窒
化膜５の双方に対してエッチング選択比を大きくするこ
とが可能であるため、ＳｉＣ２１のみをマスクとしてシ
リコン酸化膜１６、１２、９及びシリコン窒化膜５の積
層体にコンタクトホールを形成することができ、自己整
合コンタクト工程においても本方法を用いることができ
る。
【００４９】［実施の形態４］次に、本発明の第４の実
施の形態に係るコンタクトホールの形成方法について、
図４を参照して説明する。図４は、第４の実施の形態に
係るエッチングの様子を模式的に説明するための断面図
である。
施の形態に係るコンタクトホールの形成方法について、
図４を参照して説明する。図４は、第４の実施の形態に
係るエッチングの様子を模式的に説明するための断面図
である。
【００５０】本発明の第４の実施の形態は、多層配線基
板のように、シリコン酸化膜等の無機層間膜とメタルや
ポリシリコン等の導電膜が積層された構造体について、
ＳｉＣからなるエッチングマスクのみを用いて、コンタ
クトホールを形成するものである。
板のように、シリコン酸化膜等の無機層間膜とメタルや
ポリシリコン等の導電膜が積層された構造体について、
ＳｉＣからなるエッチングマスクのみを用いて、コンタ
クトホールを形成するものである。
【００５１】まず、図４（ａ）に示すように、２μｍ程
度のシリコン酸化膜からなる無機層間膜２０ａとＴｉＮ
（５０ｎｍ）／Ｔｉ（２０ｎｍ）／ＡｌＣｕ（５００ｎ
ｍ）／ＴｉＮ（５０ｎｍ）／Ｔｉ（２０ｎｍ）等を積層
した導電膜２４と２μｍ程度のシリコン酸化膜２０ｂが
順次堆積された積層体の上に、前記した第１の実施の形
態と同様に、ＳｉＣ２１を２００ｎｍ程度の膜厚で形成
し、続いて、５００ｎｍ程度の膜厚のレジストパターン
２２を形成する。次に、図４（ｂ）に示すように、レジ
ストパターン２２の開口部のＳｉＣ２１を、例えば、平
行平板ＲＩＥを用いてプラズマエッチング法により除去
する。
度のシリコン酸化膜からなる無機層間膜２０ａとＴｉＮ
（５０ｎｍ）／Ｔｉ（２０ｎｍ）／ＡｌＣｕ（５００ｎ
ｍ）／ＴｉＮ（５０ｎｍ）／Ｔｉ（２０ｎｍ）等を積層
した導電膜２４と２μｍ程度のシリコン酸化膜２０ｂが
順次堆積された積層体の上に、前記した第１の実施の形
態と同様に、ＳｉＣ２１を２００ｎｍ程度の膜厚で形成
し、続いて、５００ｎｍ程度の膜厚のレジストパターン
２２を形成する。次に、図４（ｂ）に示すように、レジ
ストパターン２２の開口部のＳｉＣ２１を、例えば、平
行平板ＲＩＥを用いてプラズマエッチング法により除去
する。
【００５２】次に、レジストパターン２２を除去した
後、図４（ｃ）に示すように、ＳｉＣ２１をエッチング
マスクとして、上層のシリコン酸化膜２０ｂと導電膜２
４と下層のシリコン酸化膜２０ａとを、例えば、平行平
板ＲＩＥを用いてプラズマエッチング法により除去し、
コンタクトホールを形成する。エッチング条件は、上層
及び下層のシリコン酸化膜２０ａ、２０ｂに対しては、
エッチングガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを
用い、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／
３００／１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴ
ｏｒｒ）、ステージ温度０℃、ＡｌＣｕ等の導電膜２４
に対しては、エッチングガスとしてＣｌ2／ＢＣｌ3ガス
を用い、流量：Ｃｌ2／ＢＣｌ3＝８０／２０ｓｃｃｍ、
圧力：１．３３Ｐａ（１０ｍｔｏｒｒ）で行った。
後、図４（ｃ）に示すように、ＳｉＣ２１をエッチング
マスクとして、上層のシリコン酸化膜２０ｂと導電膜２
４と下層のシリコン酸化膜２０ａとを、例えば、平行平
板ＲＩＥを用いてプラズマエッチング法により除去し、
コンタクトホールを形成する。エッチング条件は、上層
及び下層のシリコン酸化膜２０ａ、２０ｂに対しては、
エッチングガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを
用い、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／
３００／１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴ
ｏｒｒ）、ステージ温度０℃、ＡｌＣｕ等の導電膜２４
に対しては、エッチングガスとしてＣｌ2／ＢＣｌ3ガス
を用い、流量：Ｃｌ2／ＢＣｌ3＝８０／２０ｓｃｃｍ、
圧力：１．３３Ｐａ（１０ｍｔｏｒｒ）で行った。
【００５３】本条件では、シリコン酸化膜２０ａ、２０
ｂのＳｉＣ２１に対するエッチング選択比は６０、エッ
チングレートは７５０ｎｍ／ｍｉｎで、ＡｌＣｕ膜のＳ
ｉＣ２１に対するエッチング選択比は６５、エッチング
レートは８５０ｎｍ／ｍｉｎであり、ＳｉＣ２１のみを
マスクとし、エッチング条件のみを変えて、導電膜２４
を間に含むような積層体に対して一度にコンタクトホー
ルを形成することができる。なお、本実施の形態の条件
で形成したＳｉＣ２１は十分な絶縁性を有する膜であ
り、コンタクトホール形成後も剥離する必要がないのは
前記した第１の実施の形態と同様である。
ｂのＳｉＣ２１に対するエッチング選択比は６０、エッ
チングレートは７５０ｎｍ／ｍｉｎで、ＡｌＣｕ膜のＳ
ｉＣ２１に対するエッチング選択比は６５、エッチング
レートは８５０ｎｍ／ｍｉｎであり、ＳｉＣ２１のみを
マスクとし、エッチング条件のみを変えて、導電膜２４
を間に含むような積層体に対して一度にコンタクトホー
ルを形成することができる。なお、本実施の形態の条件
で形成したＳｉＣ２１は十分な絶縁性を有する膜であ
り、コンタクトホール形成後も剥離する必要がないのは
前記した第１の実施の形態と同様である。
【００５４】このように、本実施の形態のＳｉＣ２１を
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜等の無機層間膜２０膜及びＡｌ
Ｃｕ等の導電膜２４の双方に対してエッチング選択比を
大きくすることが可能であるため、ＳｉＣ２１のみをマ
スクとして、多層配線基板を構成する絶縁膜と導電膜の
積層体にコンタクトホールを形成することができ、従来
のように、各層毎に位置をずらしてコンタクトホールを
形成する必要がなく、多層配線基板の微細化及び工程の
簡略化を図ることができる。
エッチングマスクとするコンタクトホールの形成方法に
よれば、シリコン酸化膜等の無機層間膜２０膜及びＡｌ
Ｃｕ等の導電膜２４の双方に対してエッチング選択比を
大きくすることが可能であるため、ＳｉＣ２１のみをマ
スクとして、多層配線基板を構成する絶縁膜と導電膜の
積層体にコンタクトホールを形成することができ、従来
のように、各層毎に位置をずらしてコンタクトホールを
形成する必要がなく、多層配線基板の微細化及び工程の
簡略化を図ることができる。
【００５５】以上説明した４つの実施の形態から分かる
ように、本発明のシリコンカーバイドからなるエッチン
グマスクは、シリコン酸化膜、シリコン窒化膜等の無機
絶縁膜２０、ＢＣＢ、ＡＲＣ膜等の有機絶縁膜２１、Ａ
ｌ、ポリシリコン等の導電膜２４のいずれに対しても高
いエッチング選択比を有するため、これら各種の材料を
任意に積層した構造体に対してもエッチングマスクとし
て用いることが可能である。
ように、本発明のシリコンカーバイドからなるエッチン
グマスクは、シリコン酸化膜、シリコン窒化膜等の無機
絶縁膜２０、ＢＣＢ、ＡＲＣ膜等の有機絶縁膜２１、Ａ
ｌ、ポリシリコン等の導電膜２４のいずれに対しても高
いエッチング選択比を有するため、これら各種の材料を
任意に積層した構造体に対してもエッチングマスクとし
て用いることが可能である。
【００５６】
【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
詳細に説明すべく、本発明の実施例について図面を参照
して以下に説明する。
【００５７】［実施例１］まず、図５乃至図８を参照し
て、本発明の第１の実施例に係るＤＲＡＭ及びその製造
方法について説明する。図５乃至図７は、本発明の第１
の実施例に係るＤＲＡＭの製造方法を模式的に示す工程
断面図であり、作図の都合上分図したものである。ま
た、図８は、エッチングマスクを除去しない場合のＤＲ
ＡＭの構造を示す断面図である。
て、本発明の第１の実施例に係るＤＲＡＭ及びその製造
方法について説明する。図５乃至図７は、本発明の第１
の実施例に係るＤＲＡＭの製造方法を模式的に示す工程
断面図であり、作図の都合上分図したものである。ま
た、図８は、エッチングマスクを除去しない場合のＤＲ
ＡＭの構造を示す断面図である。
【００５８】まず、図５（ａ）に示すように、シリコン
基板１の所定の領域に、トレンチ分離法により素子分離
酸化膜２を形成した後、メモリ領域と周辺回路領域とを
形成し、それぞれの領域にリン、ボロン等を注入してウ
ェル領域８を形成する。次に、シリコン基板１上にゲー
ト酸化膜３、ゲート電極４及びシリコン窒化膜５を堆積
し、エッチングによりゲート電極部を形成した後、リン
等のイオンを注入してソース／ドレイン領域７を形成す
る。
基板１の所定の領域に、トレンチ分離法により素子分離
酸化膜２を形成した後、メモリ領域と周辺回路領域とを
形成し、それぞれの領域にリン、ボロン等を注入してウ
ェル領域８を形成する。次に、シリコン基板１上にゲー
ト酸化膜３、ゲート電極４及びシリコン窒化膜５を堆積
し、エッチングによりゲート電極部を形成した後、リン
等のイオンを注入してソース／ドレイン領域７を形成す
る。
【００５９】次に、図５（ｂ）に示すように、ゲート電
極部を覆うようにシリコン酸化膜を堆積した後、異方性
エッチングを施し、サイドウォール６を形成し、所定の
領域をレジストで保護してリン、ボロン等のイオンを注
入してｎ+／ｐ+層を形成する。
極部を覆うようにシリコン酸化膜を堆積した後、異方性
エッチングを施し、サイドウォール６を形成し、所定の
領域をレジストで保護してリン、ボロン等のイオンを注
入してｎ+／ｐ+層を形成する。
【００６０】次に、シリコン基板１全面に第１層間膜９
を堆積し、図５（ｃ）に示すようにコンタクトホールを
形成するが、本実施例では、ＳｉＣ２１ａをエッチング
マスクとしてエッチングを行うため、まず、第１層間膜
９上に、例えば、トリクロルシランとプロパンを原料ガ
スとして、ＣＶＤ法を用いてＳｉＣ２１ａを２００ｎｍ
程度の膜厚で形成する。
を堆積し、図５（ｃ）に示すようにコンタクトホールを
形成するが、本実施例では、ＳｉＣ２１ａをエッチング
マスクとしてエッチングを行うため、まず、第１層間膜
９上に、例えば、トリクロルシランとプロパンを原料ガ
スとして、ＣＶＤ法を用いてＳｉＣ２１ａを２００ｎｍ
程度の膜厚で形成する。
【００６１】続いて、ＳｉＣ２１ａの上にレジストを５
００ｎｍ程度の膜厚で塗布し、ビット線と接続する領域
が露出するようにレジストパターンを形成し、レジスト
パターンをエッチングマスクとして、例えば、平行平板
ＲＩＥを用いてプラズマエッチング法によりレジストパ
ターン開口部のＳｉＣ２１ａを除去する。エッチング条
件は、エッチングガスとしてＮＦ3／Ａｒガスを用い、
流量：ＮＦ3／Ａｒ＝３０／２００ｓｃｃｍ、圧力：
２．６６Ｐａ（２０ｍＴｏｒｒ）、ステージ温度０℃で
行った。
００ｎｍ程度の膜厚で塗布し、ビット線と接続する領域
が露出するようにレジストパターンを形成し、レジスト
パターンをエッチングマスクとして、例えば、平行平板
ＲＩＥを用いてプラズマエッチング法によりレジストパ
ターン開口部のＳｉＣ２１ａを除去する。エッチング条
件は、エッチングガスとしてＮＦ3／Ａｒガスを用い、
流量：ＮＦ3／Ａｒ＝３０／２００ｓｃｃｍ、圧力：
２．６６Ｐａ（２０ｍＴｏｒｒ）、ステージ温度０℃で
行った。
【００６２】その後、レジストを酸素プラズマによる灰
化処理、酸溶液及びアルカリ溶液によるウェットエッチ
ングにより除去した後、ＳｉＣ２１ａをエッチングマス
クとして第１層間膜９を、例えば、平行平板ＲＩＥを用
いてプラズマエッチング法により除去し、第１コンタク
トホール１０を形成する。エッチング条件は、エッチン
グガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを用い、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、ステージ温度０℃で行った。
化処理、酸溶液及びアルカリ溶液によるウェットエッチ
ングにより除去した後、ＳｉＣ２１ａをエッチングマス
クとして第１層間膜９を、例えば、平行平板ＲＩＥを用
いてプラズマエッチング法により除去し、第１コンタク
トホール１０を形成する。エッチング条件は、エッチン
グガスとしてＣ4Ｆ8／ＣＯ／Ａｒ／Ｏ2ガスを用い、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、ステージ温度０℃で行った。
【００６３】なお、本実施例の条件で形成したＳｉＣ２
１ａは、十分な絶縁性（１Ｅ１４Ωｃｍ）を有する膜で
あるので、第１層間膜９の上にそのまま残すこともで
き、また、平行平板装置を用い、ＮＦ3／Ａｒ＝５００
／１０００ｓｃｃｍ、圧力：３９．９Ｐａ（３００ｍＴ
ｏｒｒ）、ステージ温度０℃の条件でエッチング除去し
てもよい。その後、図５（ｄ）に示すように、第１コン
タクトホール１０内部にポリシリコン等を埋め込んだ
後、ポリシリコンと接続されるビット線（第１層配線１
１）を形成する。
１ａは、十分な絶縁性（１Ｅ１４Ωｃｍ）を有する膜で
あるので、第１層間膜９の上にそのまま残すこともで
き、また、平行平板装置を用い、ＮＦ3／Ａｒ＝５００
／１０００ｓｃｃｍ、圧力：３９．９Ｐａ（３００ｍＴ
ｏｒｒ）、ステージ温度０℃の条件でエッチング除去し
てもよい。その後、図５（ｄ）に示すように、第１コン
タクトホール１０内部にポリシリコン等を埋め込んだ
後、ポリシリコンと接続されるビット線（第１層配線１
１）を形成する。
【００６４】次に、図６（ｅ）に示すように、シリコン
基板１全面に、シリコン酸化膜１２を堆積した後、図５
（ｃ）と同様に、シリコン基板全面にＣＶＤ法を用いて
ＳｉＣ２１ｂを２００ｎｍ程度の膜厚で形成する。続い
て、ＳｉＣ２１ｂの上にレジストを５００ｎｍ程度の膜
厚で塗布し、ストレージノードと接続する領域が露出す
るようにレジストパターンを形成し、レジストパターン
をエッチングマスクとして、例えば、プラズマエッチン
グ法によりレジストパターン開口部のＳｉＣ２１ｂを除
去する。
基板１全面に、シリコン酸化膜１２を堆積した後、図５
（ｃ）と同様に、シリコン基板全面にＣＶＤ法を用いて
ＳｉＣ２１ｂを２００ｎｍ程度の膜厚で形成する。続い
て、ＳｉＣ２１ｂの上にレジストを５００ｎｍ程度の膜
厚で塗布し、ストレージノードと接続する領域が露出す
るようにレジストパターンを形成し、レジストパターン
をエッチングマスクとして、例えば、プラズマエッチン
グ法によりレジストパターン開口部のＳｉＣ２１ｂを除
去する。
【００６５】その後、レジストを除去した後、ＳｉＣ２
１ｂをエッチングマスクとしてシリコン酸化膜１２及び
第１層間膜９をプラズマエッチング法により除去し、シ
リコン酸化膜１２及び第１層間膜９を貫通する第２コン
タクトホール１３を形成する。エッチング条件は、シリ
コン酸化膜１２に対しては、エッチングガス：Ｃ4Ｆ8／
ＣＯ／Ａｒ／Ｏ2、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２
５／６０／３００／１０ｓｃｃｍ、圧力：５．３２Ｐａ
（４０ｍＴｏｒｒ）、ステージ温度０℃、第１層間膜９
に対しては、エッチングガス：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ
2、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３０
０／１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）で行った。
１ｂをエッチングマスクとしてシリコン酸化膜１２及び
第１層間膜９をプラズマエッチング法により除去し、シ
リコン酸化膜１２及び第１層間膜９を貫通する第２コン
タクトホール１３を形成する。エッチング条件は、シリ
コン酸化膜１２に対しては、エッチングガス：Ｃ4Ｆ8／
ＣＯ／Ａｒ／Ｏ2、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２
５／６０／３００／１０ｓｃｃｍ、圧力：５．３２Ｐａ
（４０ｍＴｏｒｒ）、ステージ温度０℃、第１層間膜９
に対しては、エッチングガス：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ
2、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３０
０／１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）で行った。
【００６６】そして、図６（ｆ）に示すように、第２コ
ンタクトホール１３内部にポリシリコン等を埋め込んだ
後、ポリシリコンと接続される金属膜（第２層配線１
４）を形成した後、高誘電体薄膜と金属膜とを順次成膜
して、誘電体薄膜を金属膜で挟み込んだキャパシタ１５
を形成する。
ンタクトホール１３内部にポリシリコン等を埋め込んだ
後、ポリシリコンと接続される金属膜（第２層配線１
４）を形成した後、高誘電体薄膜と金属膜とを順次成膜
して、誘電体薄膜を金属膜で挟み込んだキャパシタ１５
を形成する。
【００６７】次に、図６（ｇ）に示すように、シリコン
基板１全面に第２層間膜１６を堆積し、図５（Ｃ）、図
６（ｅ）と同様に、シリコン基板全面にＣＶＤ法を用い
てＳｉＣ２１ｃを２００ｎｍ程度の膜厚で形成し、続い
て、レジストを５００ｎｍ程度の膜厚で塗布し、ソース
／ドレインと接続する領域及びキャパシタと接続する領
域が露出するようにレジストパターンを形成し、プラズ
マエッチング法によりレジストパターン開口部のＳｉＣ
２１ｃを除去する。
基板１全面に第２層間膜１６を堆積し、図５（Ｃ）、図
６（ｅ）と同様に、シリコン基板全面にＣＶＤ法を用い
てＳｉＣ２１ｃを２００ｎｍ程度の膜厚で形成し、続い
て、レジストを５００ｎｍ程度の膜厚で塗布し、ソース
／ドレインと接続する領域及びキャパシタと接続する領
域が露出するようにレジストパターンを形成し、プラズ
マエッチング法によりレジストパターン開口部のＳｉＣ
２１ｃを除去する。
【００６８】次に、レジストを除去した後、ＳｉＣ２１
ｃをエッチングマスクとして第２層間膜１６、シリコン
酸化膜１２及び第１層間膜９をプラズマエッチング法に
より除去し、第２層間膜１６、シリコン酸化膜１２及び
第１層間膜９を貫通する第３コンタクトホール１７及び
第２層間膜１６を貫通する第４コンタクトホール１８を
形成する。エッチング条件は、第２層間膜１６に対して
は、エッチングガス：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、ステージ温度０℃、シリコン酸化膜１２に対して
は、エッチングガス：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、第１層間膜９に対しては、エッチングガス：Ｃ4
Ｆ8／ＣＯ／Ａｒ／Ｏ2、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ
2＝２５／６０／３００／１０ｓｃｃｍ、圧力：５．３
２Ｐａ（４０ｍＴｏｒｒ）で行った。
ｃをエッチングマスクとして第２層間膜１６、シリコン
酸化膜１２及び第１層間膜９をプラズマエッチング法に
より除去し、第２層間膜１６、シリコン酸化膜１２及び
第１層間膜９を貫通する第３コンタクトホール１７及び
第２層間膜１６を貫通する第４コンタクトホール１８を
形成する。エッチング条件は、第２層間膜１６に対して
は、エッチングガス：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、ステージ温度０℃、シリコン酸化膜１２に対して
は、エッチングガス：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2、流
量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ2＝２５／６０／３００／
１０ｓｃｃｍ、圧力：５．３２Ｐａ（４０ｍＴｏｒ
ｒ）、第１層間膜９に対しては、エッチングガス：Ｃ4
Ｆ8／ＣＯ／Ａｒ／Ｏ2、流量：Ｃ4Ｆ8／ＣＯ／Ａｒ／Ｏ
2＝２５／６０／３００／１０ｓｃｃｍ、圧力：５．３
２Ｐａ（４０ｍＴｏｒｒ）で行った。
【００６９】次に、図７（ｈ）に示すように、キャパシ
タと接続する第４コンタクトホール１８にチタンと窒化
チタンを埋め込み、ソース／ドレインと接続する第３コ
ンタクトホール１７には窒化チタンを埋め込んだ後、熱
処理を施すことによってソース／ドレイン領域にチタン
シリサイドを形成する。
タと接続する第４コンタクトホール１８にチタンと窒化
チタンを埋め込み、ソース／ドレインと接続する第３コ
ンタクトホール１７には窒化チタンを埋め込んだ後、熱
処理を施すことによってソース／ドレイン領域にチタン
シリサイドを形成する。
【００７０】そして、図７（ｉ）に示すように、Ａｌ等
の金属膜を堆積して、第３層配線１９を形成した後、図
示していない層間絶縁膜及びパッシベーション膜を堆積
することによってＤＲＡＭが形成される。
の金属膜を堆積して、第３層配線１９を形成した後、図
示していない層間絶縁膜及びパッシベーション膜を堆積
することによってＤＲＡＭが形成される。
【００７１】このように、本実施例のＤＲＡＭの製造方
法によれば、図５（ｃ）、図６（ｅ）及び図６（ｇ）に
示したコンタクトホールの形成に際して、エッチングマ
スクとしてＳｉＣ２１を用いているため、コンタクトホ
ールを形成する第１層間膜９、シリコン酸化膜１２、第
２層間膜１６のマスクに対するエッチング選択比を十分
に大きくすることができるため、エッチングの際に、マ
スクがエッチングされて開口径が大きくなってしまうこ
とはなく、設計寸法通りのコンタクトホールを開口する
ことができる。
法によれば、図５（ｃ）、図６（ｅ）及び図６（ｇ）に
示したコンタクトホールの形成に際して、エッチングマ
スクとしてＳｉＣ２１を用いているため、コンタクトホ
ールを形成する第１層間膜９、シリコン酸化膜１２、第
２層間膜１６のマスクに対するエッチング選択比を十分
に大きくすることができるため、エッチングの際に、マ
スクがエッチングされて開口径が大きくなってしまうこ
とはなく、設計寸法通りのコンタクトホールを開口する
ことができる。
【００７２】また、レジストパターンをエッチングマス
クとする従来の方法では、第１層間膜９又は第２層間膜
１６として有機膜を用いた場合には、レジストとの選択
比が得られないためにエッチングすることができなかっ
たが、本実施例では、有機膜に対しても十分な選択比を
確保することができるため、ＳｉＣ２１のみを用いて一
括してコンタクトホールを形成することができ、工程の
簡略化を図ることができる。
クとする従来の方法では、第１層間膜９又は第２層間膜
１６として有機膜を用いた場合には、レジストとの選択
比が得られないためにエッチングすることができなかっ
たが、本実施例では、有機膜に対しても十分な選択比を
確保することができるため、ＳｉＣ２１のみを用いて一
括してコンタクトホールを形成することができ、工程の
簡略化を図ることができる。
【００７３】更に、本実施例の条件で形成したＳｉＣ２
１は十分な絶縁性を有する膜であるため、ポリシリコン
をマスクとする場合のように、コンタクトホール形成後
にエッチングマスクを除去する必要がなく、図８に示す
ように、ＳｉＣ２１を残すことによって更に工程を簡略
化することもできる。
１は十分な絶縁性を有する膜であるため、ポリシリコン
をマスクとする場合のように、コンタクトホール形成後
にエッチングマスクを除去する必要がなく、図８に示す
ように、ＳｉＣ２１を残すことによって更に工程を簡略
化することもできる。
【００７４】［実施例２］次に、図９を参照して、本発
明の第２の実施例に係る多層配線構造の形成方法につい
て説明する。図９は、本発明の第２の実施例に係る多層
配線を有するＤＲＡＭのメモリセルアレイ部の一部を模
式的に示す図であり、（ａ）はエッチングマスクを除去
した構成、（ｂ）はエッチングマスクを残した構成を示
す断面図である。
明の第２の実施例に係る多層配線構造の形成方法につい
て説明する。図９は、本発明の第２の実施例に係る多層
配線を有するＤＲＡＭのメモリセルアレイ部の一部を模
式的に示す図であり、（ａ）はエッチングマスクを除去
した構成、（ｂ）はエッチングマスクを残した構成を示
す断面図である。
【００７５】図９に示すように、第２の実施例に係る多
層配線基板は、シリコン基板１に形成されたＭＯＳトラ
ンジスタ上に、第１層間膜９、第１層配線１１、第２層
間膜１６、第２層配線１４、第３層間膜２５、第３層配
線１９、第４層間膜２６及び第４層配線２７が順次形成
されており、コンタクトホール２６ａは第１層間膜９を
貫通してソース／ドレイン領域７と第１層配線１１とを
連結し、コンタクトホール２６ｂは第３層間膜２５及び
第４層間膜２６を貫通して第２層配線１４と第４層配線
２７とを接続し、コンタクトホール２６ｃは第１層間膜
９、第２層間膜１６及び第３層間膜２５を貫通してソー
ス／ドレイン領域７と第３層配線１９とを接続してい
る。
層配線基板は、シリコン基板１に形成されたＭＯＳトラ
ンジスタ上に、第１層間膜９、第１層配線１１、第２層
間膜１６、第２層配線１４、第３層間膜２５、第３層配
線１９、第４層間膜２６及び第４層配線２７が順次形成
されており、コンタクトホール２６ａは第１層間膜９を
貫通してソース／ドレイン領域７と第１層配線１１とを
連結し、コンタクトホール２６ｂは第３層間膜２５及び
第４層間膜２６を貫通して第２層配線１４と第４層配線
２７とを接続し、コンタクトホール２６ｃは第１層間膜
９、第２層間膜１６及び第３層間膜２５を貫通してソー
ス／ドレイン領域７と第３層配線１９とを接続してい
る。
【００７６】このような多層配線構造を形成しようとす
る場合、従来のレジストパターンをエッチングマスクと
するコンタクトホールの形成方法では、アスペクト比の
大きい穴を開けることができないので、図１５に示すよ
うに、各層の層間膜を形成後、単層の層間膜を貫通する
コンタクトホールを形成してその内部にポリシリコン等
を埋め込んでその上に配線層を形成し、これを繰り返す
ことによって複数の層間膜を介して形成される配線層を
接続していた。
る場合、従来のレジストパターンをエッチングマスクと
するコンタクトホールの形成方法では、アスペクト比の
大きい穴を開けることができないので、図１５に示すよ
うに、各層の層間膜を形成後、単層の層間膜を貫通する
コンタクトホールを形成してその内部にポリシリコン等
を埋め込んでその上に配線層を形成し、これを繰り返す
ことによって複数の層間膜を介して形成される配線層を
接続していた。
【００７７】このように各層間膜毎にコンタクトホール
を形成する場合は、コンタクトホール同士が基板の法線
方向から見て相重ならないようにしなければならず、ま
た、工程が複雑になってしまうが、本実施例のエッチン
グマスクを用いる場合には、ＳｉＣ２１がシリコン酸化
膜、シリコン窒化膜等の無機絶縁膜や、ベンゾシクロブ
テン、ポリイミド等の有機絶縁膜や、Ａｌ、ポリシリコ
ン等の導電膜のいずれに対しても十分なエッチング選択
比を有しているために、複数の層を貫通するコンタクト
ホールを一括して形成することができる。
を形成する場合は、コンタクトホール同士が基板の法線
方向から見て相重ならないようにしなければならず、ま
た、工程が複雑になってしまうが、本実施例のエッチン
グマスクを用いる場合には、ＳｉＣ２１がシリコン酸化
膜、シリコン窒化膜等の無機絶縁膜や、ベンゾシクロブ
テン、ポリイミド等の有機絶縁膜や、Ａｌ、ポリシリコ
ン等の導電膜のいずれに対しても十分なエッチング選択
比を有しているために、複数の層を貫通するコンタクト
ホールを一括して形成することができる。
【００７８】具体的には、図９に示すように、第３層間
膜２５形成後、ＳｉＣ２１をマスクとして第１〜第３層
間膜を貫通しソース／ドレイン領域７に到達するコンタ
クトホール２６ｃを形成し、第４層間膜２６形成後、第
３層間膜２５と第４層間膜２６を貫通するコンタクトホ
ール２６ｂを形成することができる。なお、前記した第
１の実施例と同様に、ＳｉＣ２１は十分な絶縁性を有す
る膜であるので、層間膜上にそのまま残すこともでき、
また、平行平板装置を用いてエッチング除去してもよ
い。
膜２５形成後、ＳｉＣ２１をマスクとして第１〜第３層
間膜を貫通しソース／ドレイン領域７に到達するコンタ
クトホール２６ｃを形成し、第４層間膜２６形成後、第
３層間膜２５と第４層間膜２６を貫通するコンタクトホ
ール２６ｂを形成することができる。なお、前記した第
１の実施例と同様に、ＳｉＣ２１は十分な絶縁性を有す
る膜であるので、層間膜上にそのまま残すこともでき、
また、平行平板装置を用いてエッチング除去してもよ
い。
【００７９】このように、本実施例のエッチングマスク
を用いたコンタクトホールの形成方法では、無機層間
膜、有機層間膜及び導電膜が積層された構造体を、Ｓｉ
Ｃ２１をエッチングマスクとして、エッチング条件のみ
を変えて一括してコンタクトホールを形成することがで
きるため、多層配線を有する半導体装置を微細化するこ
とができると共に、ドライエッチングの回数を減らすこ
とによって製造工程を簡略化することができる。また、
各層間膜毎に配線層を形成する方法に比べて配線の接続
を確実にすることができる。
を用いたコンタクトホールの形成方法では、無機層間
膜、有機層間膜及び導電膜が積層された構造体を、Ｓｉ
Ｃ２１をエッチングマスクとして、エッチング条件のみ
を変えて一括してコンタクトホールを形成することがで
きるため、多層配線を有する半導体装置を微細化するこ
とができると共に、ドライエッチングの回数を減らすこ
とによって製造工程を簡略化することができる。また、
各層間膜毎に配線層を形成する方法に比べて配線の接続
を確実にすることができる。
【００８０】
【発明の効果】以上説明したように、本発明のエッチン
グマスク及びエッチングマスクを用いたコンタクトホー
ルの形成方法によれば、シリコン酸化膜、シリコン窒化
膜等の無機絶縁膜、ベンゾシクロブテン、ポリイミド等
の有機絶縁膜、Ａｌ、ポリシリコン等の導電膜が積層さ
れた構造体を、一つのエッチングマスクで一括して形成
することができるという効果を奏する。
グマスク及びエッチングマスクを用いたコンタクトホー
ルの形成方法によれば、シリコン酸化膜、シリコン窒化
膜等の無機絶縁膜、ベンゾシクロブテン、ポリイミド等
の有機絶縁膜、Ａｌ、ポリシリコン等の導電膜が積層さ
れた構造体を、一つのエッチングマスクで一括して形成
することができるという効果を奏する。
【００８１】その理由は、本発明ではシリコンカーバイ
ドをエッチングマスクとして用いているため、シリコン
酸化膜、シリコン窒化膜等の無機絶縁膜、ポリイミド等
の有機絶縁膜、Ａｌ、ポリシリコン等の導電膜のいずれ
に対しても十分なエッチング選択比を確保することがで
きるからである。
ドをエッチングマスクとして用いているため、シリコン
酸化膜、シリコン窒化膜等の無機絶縁膜、ポリイミド等
の有機絶縁膜、Ａｌ、ポリシリコン等の導電膜のいずれ
に対しても十分なエッチング選択比を確保することがで
きるからである。
【００８２】また、本発明によれば、コンタクトホール
形成に用いたエッチングマスクを除去する工程を簡略化
することができるという効果を奏する。
形成に用いたエッチングマスクを除去する工程を簡略化
することができるという効果を奏する。
【００８３】その理由は、本発明でエッチングマスクと
して用いるＳｉＣは、十分な絶縁性（体積抵抗率：１Ｅ
１４Ωｃｍ以上）を有しているため、コンタクトホール
形成後に除去しなくても問題が生じないからである。
して用いるＳｉＣは、十分な絶縁性（体積抵抗率：１Ｅ
１４Ωｃｍ以上）を有しているため、コンタクトホール
形成後に除去しなくても問題が生じないからである。
【図１】本発明の第１の実施の形態に係るコンタクトホ
ール形成方法を模式的に示す断面図である。
ール形成方法を模式的に示す断面図である。
【図２】本発明の第２の実施の形態に係るコンタクトホ
ール形成方法を模式的に示す断面図である。
ール形成方法を模式的に示す断面図である。
【図３】本発明の第３の実施の形態に係るコンタクトホ
ール形成方法を模式的に示す断面図である。
ール形成方法を模式的に示す断面図である。
【図４】本発明の第４の実施の形態に係るコンタクトホ
ール形成方法を模式的に示す断面図である。
ール形成方法を模式的に示す断面図である。
【図５】本発明の第１の実施例に係るＤＲＡＭの製造方
法を模式的に示す工程断面図である。
法を模式的に示す工程断面図である。
【図６】本発明の第１の実施例に係るＤＲＡＭの製造方
法を模式的に示す工程断面図である。
法を模式的に示す工程断面図である。
【図７】本発明の第１の実施例に係るＤＲＡＭの製造方
法を模式的に示す工程断面図である。
法を模式的に示す工程断面図である。
【図８】本発明の第１の実施例に係るＤＲＡＭの構造を
模式的に示す断面図である。
模式的に示す断面図である。
【図９】本発明の第２の実施例に係る多層配線構造を模
式的に示す断面図である。
式的に示す断面図である。
【図１０】従来のＤＲＡＭの製造工程を示す断面図であ
る。
る。
【図１１】従来のＤＲＡＭの製造工程を示す断面図であ
る。
る。
【図１２】従来のＤＲＡＭの製造工程を示す断面図であ
る。
る。
【図１３】従来のコンタクトホール形成方法を示す断面
図である。
図である。
【図１４】従来のコンタクトホール形成方法を示す断面
図である。
図である。
【図１５】従来の多層配線構造を示す断面図である。
１ シリコン基板
２ 素子分離酸化膜
３ ゲート酸化膜
４ ゲート電極
５ シリコン窒化膜
６ サイドウォール
７ ソース／ドレイン領域
８ ウェル領域
９ 第１層間膜
１０ 第１コンタクトホール
１１ 第１層配線
１２ シリコン酸化膜
１３ 第２コンタクトホール
１４ 第２層配線
１５ キャパシタ
１６ 第２層間膜
１７ 第３コンタクトホール
１８ 第４コンタクトホール
１９ 第３層配線
２０ 無機層間膜
２１ シリコンカーバイド
２２ レジスト
２３ 有機層間膜
２４ 金属膜
２５ 第３層間膜
２６ 第４層間膜
２６ａ、２６ｂ、２６ｃ コンタクトホール
２７ 第４層配線
２８ 反射防止膜
２９ａ、２９ｂ、２９ｃ、２９ｄ コンタクトホール
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/3065
Claims (2)
- 【請求項１】 無機系の絶縁膜および有機系の絶縁膜の
積層膜からなる層間膜を挟んで配設される配線層を接続
するためのコンタクトホールの形成方法であって、 前
記コンタクトホールを形成する層間膜上にシリコンカー
バイドの薄膜を形成する工程と、 前記シリコンカーバ
イド上にレジストパターンを形成する工程と、 前記レ
ジストパターンをマスクとして、露出した前記シリコン
カーバイドをドライエッチングする工程と、 前記レジ
ストパターンをドライ又はウェットエッチングにより除
去する工程と、 前記シリコンカーバイドをマスクとして前記層間膜にコ
ンタクトホールを形成する工程と、を少なくとも有し、 前記層間膜が導電膜の層を含むことを特徴とするコンタ
クトホールの形成方法。 - 【請求項２】 前記無機系の絶縁膜が、シリコン酸化膜
又はシリコン窒化膜のいずれかを含み前記有機系の絶縁
膜が、ベンゾシクロブテン又はポリイミドのいずれかを
含む請求項１に記載のコンタクトホ−ルの形成方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34203199A JP3430091B2 (ja) | 1999-12-01 | 1999-12-01 | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 |
| KR1020000071335A KR20010061980A (ko) | 1999-12-01 | 2000-11-28 | 에칭마스크 및 에칭마스크를 사용한 콘택홀의 형성방법 및그 방법으로 형성한 반도체장치 |
| US09/725,873 US6559486B2 (en) | 1999-12-01 | 2000-11-30 | Etching mask, process for forming contact holes using same, and semiconductor device made by the process |
| US10/103,687 US6617245B2 (en) | 1999-12-01 | 2002-03-25 | Etching mask, process for forming contact holes using same, and semiconductor device made by the process |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34203199A JP3430091B2 (ja) | 1999-12-01 | 1999-12-01 | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001160547A JP2001160547A (ja) | 2001-06-12 |
| JP3430091B2 true JP3430091B2 (ja) | 2003-07-28 |
Family
ID=18350647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34203199A Expired - Fee Related JP3430091B2 (ja) | 1999-12-01 | 1999-12-01 | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US6559486B2 (ja) |
| JP (1) | JP3430091B2 (ja) |
| KR (1) | KR20010061980A (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001168092A (ja) * | 1999-01-08 | 2001-06-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| US6831018B2 (en) * | 2001-08-21 | 2004-12-14 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device |
| JP2003203973A (ja) * | 2002-01-08 | 2003-07-18 | Mitsubishi Electric Corp | 半導体装置及び半導体装置の製造方法 |
| US6737747B2 (en) | 2002-01-15 | 2004-05-18 | International Business Machines Corporation | Advanced BEOL interconnect structures with low-k PE CVD cap layer and method thereof |
| US20030134499A1 (en) | 2002-01-15 | 2003-07-17 | International Business Machines Corporation | Bilayer HDP CVD / PE CVD cap in advanced BEOL interconnect structures and method thereof |
| US6849504B2 (en) * | 2002-06-27 | 2005-02-01 | Macronix International Co., Ltd | Method for fabricating flash memory |
| US7367114B2 (en) * | 2002-08-26 | 2008-05-06 | Littelfuse, Inc. | Method for plasma etching to manufacture electrical devices having circuit protection |
| US7071112B2 (en) * | 2002-10-21 | 2006-07-04 | Applied Materials, Inc. | BARC shaping for improved fabrication of dual damascene integrated circuit features |
| TW200503163A (en) * | 2003-07-11 | 2005-01-16 | Nanya Technology Corp | Bit line contact structure and manufacturing method thereof |
| US7329953B2 (en) * | 2003-10-29 | 2008-02-12 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure for reducing leakage currents and high contact resistance for embedded memory and method for making same |
| KR100680948B1 (ko) * | 2004-07-21 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지 노드 콘택 형성방법 |
| US7601646B2 (en) * | 2004-07-21 | 2009-10-13 | International Business Machines Corporation | Top-oxide-early process and array top oxide planarization |
| JP4615290B2 (ja) * | 2004-11-16 | 2011-01-19 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| JP4867157B2 (ja) * | 2004-11-18 | 2012-02-01 | ソニー株式会社 | 高周波トランジスタの設計方法、および、マルチフィンガーゲートを有する高周波トランジスタ |
| US7138717B2 (en) * | 2004-12-01 | 2006-11-21 | International Business Machines Corporation | HDP-based ILD capping layer |
| JP4791034B2 (ja) | 2004-12-28 | 2011-10-12 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
| US7875547B2 (en) * | 2005-01-12 | 2011-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Contact hole structures and contact structures and fabrication methods thereof |
| US7337671B2 (en) | 2005-06-03 | 2008-03-04 | Georgia Tech Research Corp. | Capacitive microaccelerometers and fabrication methods |
| US20070023795A1 (en) * | 2005-07-15 | 2007-02-01 | Kabushiki Kaisha Toshiba | Semiconductor device and method of fabricating the same |
| US7578189B1 (en) | 2006-05-10 | 2009-08-25 | Qualtre, Inc. | Three-axis accelerometers |
| US7767484B2 (en) * | 2006-05-31 | 2010-08-03 | Georgia Tech Research Corporation | Method for sealing and backside releasing of microelectromechanical systems |
| JP5656010B2 (ja) * | 2009-12-04 | 2015-01-21 | ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ | ハードマスク膜を形成する方法およびハードマスク膜を成膜する装置 |
| JP2012169316A (ja) | 2011-02-10 | 2012-09-06 | Think Laboratory Co Ltd | エッチングマスク付基材及びその製造方法 |
| US9234276B2 (en) | 2013-05-31 | 2016-01-12 | Novellus Systems, Inc. | Method to obtain SiC class of films of desired composition and film properties |
| US10211310B2 (en) | 2012-06-12 | 2019-02-19 | Novellus Systems, Inc. | Remote plasma based deposition of SiOC class of films |
| US10832904B2 (en) | 2012-06-12 | 2020-11-10 | Lam Research Corporation | Remote plasma based deposition of oxygen doped silicon carbide films |
| US10325773B2 (en) | 2012-06-12 | 2019-06-18 | Novellus Systems, Inc. | Conformal deposition of silicon carbide films |
| US9337068B2 (en) | 2012-12-18 | 2016-05-10 | Lam Research Corporation | Oxygen-containing ceramic hard masks and associated wet-cleans |
| US10297442B2 (en) | 2013-05-31 | 2019-05-21 | Lam Research Corporation | Remote plasma based deposition of graded or multi-layered silicon carbide film |
| CN105446070B (zh) * | 2014-07-18 | 2019-11-08 | 中芯国际集成电路制造(上海)有限公司 | 光掩膜版、半导体器件的制作方法、半导体器件及存储芯片 |
| US20160314964A1 (en) | 2015-04-21 | 2016-10-27 | Lam Research Corporation | Gap fill using carbon-based films |
| US9847221B1 (en) | 2016-09-29 | 2017-12-19 | Lam Research Corporation | Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing |
| US10002787B2 (en) | 2016-11-23 | 2018-06-19 | Lam Research Corporation | Staircase encapsulation in 3D NAND fabrication |
| US9837270B1 (en) | 2016-12-16 | 2017-12-05 | Lam Research Corporation | Densification of silicon carbide film using remote plasma treatment |
| US9929203B1 (en) | 2017-04-27 | 2018-03-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method for fabricating thereof |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1548520A (en) * | 1976-08-27 | 1979-07-18 | Tokyo Shibaura Electric Co | Method of manufacturing a semiconductor device |
| US5182624A (en) * | 1990-08-08 | 1993-01-26 | Minnesota Mining And Manufacturing Company | Solid state electromagnetic radiation detector fet array |
| US5357586A (en) | 1991-05-16 | 1994-10-18 | The Nordschow/Wright Loudspeaker Company | Flow-through air-cooled loudspeaker system |
| KR960009100B1 (en) | 1993-03-02 | 1996-07-10 | Hyundai Electronics Ind | Manufacturing method of minute contact hole for highly integrated device |
| US5565384A (en) * | 1994-04-28 | 1996-10-15 | Texas Instruments Inc | Self-aligned via using low permittivity dielectric |
| US5818071A (en) * | 1995-02-02 | 1998-10-06 | Dow Corning Corporation | Silicon carbide metal diffusion barrier layer |
| JP2845176B2 (ja) | 1995-08-10 | 1999-01-13 | 日本電気株式会社 | 半導体装置 |
| JP3409984B2 (ja) * | 1996-11-14 | 2003-05-26 | 東京エレクトロン株式会社 | 半導体装置及び半導体装置の製造方法 |
| US6136700A (en) | 1996-12-20 | 2000-10-24 | Texas Instruments Incorporated | Method for enhancing the performance of a contact |
| JP3637725B2 (ja) | 1997-04-16 | 2005-04-13 | ソニー株式会社 | 半導体装置の製造方法 |
| DE69817518D1 (de) * | 1997-07-10 | 2003-10-02 | St Microelectronics Srl | Verfahren zur Herstellung einer integrieten Schaltungsstruktur durch Entfernung einer Opferschicht |
| JPH1131678A (ja) | 1997-07-10 | 1999-02-02 | Sony Corp | 半導体装置の製造方法 |
| JP4094090B2 (ja) | 1997-07-23 | 2008-06-04 | Ｔｄｋ株式会社 | 磁気センサの製造方法 |
| EP0911697A3 (en) | 1997-10-22 | 1999-09-15 | Interuniversitair Microelektronica Centrum Vzw | A fluorinated hard mask for micropatterning of polymers |
| JPH11140870A (ja) * | 1997-11-10 | 1999-05-25 | Nkk Corp | 翼付きねじ込み式鋼管杭 |
| US6103590A (en) * | 1997-12-12 | 2000-08-15 | Texas Instruments Incorporated | SiC patterning of porous silicon |
| US6174800B1 (en) * | 1998-09-08 | 2001-01-16 | Taiwan Semiconductor Manufacturing Company | Via formation in a poly(arylene ether) inter metal dielectric layer |
| US5956594A (en) * | 1998-11-02 | 1999-09-21 | Vanguard International Semiconductor Corporation | Method for simultaneously forming capacitor plate and metal contact structures for a high density DRAM device |
| US6211561B1 (en) * | 1998-11-16 | 2001-04-03 | Conexant Systems, Inc. | Interconnect structure and method employing air gaps between metal lines and between metal layers |
| US6022776A (en) * | 1999-04-07 | 2000-02-08 | Worldwide Semiconductor Manufacturing Corporation | Method of using silicon oxynitride to improve fabricating of DRAM contacts and landing pads |
| JP5156155B2 (ja) * | 1999-10-13 | 2013-03-06 | アプライド マテリアルズ インコーポレイテッド | 半導体集積回路を製造する方法 |
-
1999
- 1999-12-01 JP JP34203199A patent/JP3430091B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-28 KR KR1020000071335A patent/KR20010061980A/ko not_active Ceased
- 2000-11-30 US US09/725,873 patent/US6559486B2/en not_active Expired - Fee Related
-
2002
- 2002-03-25 US US10/103,687 patent/US6617245B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6559486B2 (en) | 2003-05-06 |
| US6617245B2 (en) | 2003-09-09 |
| US20020115310A1 (en) | 2002-08-22 |
| KR20010061980A (ko) | 2001-07-07 |
| JP2001160547A (ja) | 2001-06-12 |
| US20010002731A1 (en) | 2001-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3430091B2 (ja) | エッチングマスク及びエッチングマスクを用いたコンタクトホールの形成方法並びにその方法で形成した半導体装置 | |
| US6140224A (en) | Method of forming a tungsten plug | |
| JP2956571B2 (ja) | 半導体装置 | |
| JP3501280B2 (ja) | 半導体装置の製造方法 | |
| JPH0210838A (ja) | 電子装置の製造方法 | |
| TWI441281B (zh) | 具有矽穿孔之雙重鑲嵌結構及其製造方法 | |
| JPH11135626A (ja) | 半導体装置の製造方法 | |
| JP2001230317A (ja) | 多層配線構造の形成方法及び半導体装置の多層配線構造 | |
| CN118943128A (zh) | 金属-绝缘体-金属电容及其形成方法 | |
| JP2005340808A (ja) | 半導体装置のバリア構造 | |
| US20210210382A1 (en) | Method for forming contact structure | |
| US11557595B2 (en) | Memory device | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| JP2000082750A (ja) | 半導体装置の製造方法 | |
| JPH10256505A (ja) | Ｄｒａｍの製造方法 | |
| KR100641980B1 (ko) | 반도체 소자의 배선 및 그 형성방법 | |
| JPH09129730A (ja) | 半導体装置の製造方法 | |
| KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100382542B1 (ko) | 반도체 소자의 제조방법 | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| TW202234594A (zh) | 動態隨機存取記憶體及其製造方法 | |
| CN115116961A (zh) | 动态随机存取存储器及其制造方法 | |
| JP3376965B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002016134A (ja) | 半導体装置の製造方法 | |
| KR101106049B1 (ko) | 반도체 소자의 제조방법 및 이에 의한 반도체 소자 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021029 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100516 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110516 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120516 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130516 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |