JP3482121B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3482121B2 JP3482121B2 JP07703298A JP7703298A JP3482121B2 JP 3482121 B2 JP3482121 B2 JP 3482121B2 JP 07703298 A JP07703298 A JP 07703298A JP 7703298 A JP7703298 A JP 7703298A JP 3482121 B2 JP3482121 B2 JP 3482121B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- elastic modulus
- wiring
- low elastic
- modulus layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H10W72/012—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、トランジスタ等の
半導体素子を有する半導体装置であって、特に高密度な
実装を可能にする半導体装置に関するものである。
半導体素子を有する半導体装置であって、特に高密度な
実装を可能にする半導体装置に関するものである。
【０００２】
【従来の技術】近年、電子機器の小型化、高機能化に伴
い、半導体装置に対して小型化、高密度化、高速化が要
求されるようになってきた。このため、例えば、メモリ
ー用パッケージとしてはＬＯＣ（リード・オン・チッ
プ）やＳＯＮ（スモール・アウトライン・ノンリード）
等が開発され、あるいはＴＡＢテープを利用したμＢＧ
Ａ（マイクロ・ボール・グリッド・アレイ）（特表平０
６−５０４４０８号公報）といったパッケージが開発さ
れている。
い、半導体装置に対して小型化、高密度化、高速化が要
求されるようになってきた。このため、例えば、メモリ
ー用パッケージとしてはＬＯＣ（リード・オン・チッ
プ）やＳＯＮ（スモール・アウトライン・ノンリード）
等が開発され、あるいはＴＡＢテープを利用したμＢＧ
Ａ（マイクロ・ボール・グリッド・アレイ）（特表平０
６−５０４４０８号公報）といったパッケージが開発さ
れている。
【０００３】以下、μＢＧＡと呼ばれる従来の半導体装
置について、図４を参照しながら説明する。図４（ａ）
はμＢＧＡと呼ばれる従来の半導体装置の斜視図、図４
（ｂ）は図４（ａ）において金属ボールが形成される前
の状態を示すIV−IV線における断面図である。図４
（ａ），（ｂ）において、１０１はトランジスタ等の半
導体素子を内蔵する半導体チップ、１０２は半導体チッ
プ１０１上に設けられた配線回路シート、１０３は半導
体チップ１０１と配線回路シート１０２との間に介在す
るしなやかな低弾性率材料膜、１０４は配線回路シート
１０２が有する部分リード、１０５は半導体チップ１０
１が有する電極、１０６は配線回路シート１０２が有す
るランド、１０７はランド１０６上に設けられ半導体装
置と外部とを接続するための金属ボールである。
置について、図４を参照しながら説明する。図４（ａ）
はμＢＧＡと呼ばれる従来の半導体装置の斜視図、図４
（ｂ）は図４（ａ）において金属ボールが形成される前
の状態を示すIV−IV線における断面図である。図４
（ａ），（ｂ）において、１０１はトランジスタ等の半
導体素子を内蔵する半導体チップ、１０２は半導体チッ
プ１０１上に設けられた配線回路シート、１０３は半導
体チップ１０１と配線回路シート１０２との間に介在す
るしなやかな低弾性率材料膜、１０４は配線回路シート
１０２が有する部分リード、１０５は半導体チップ１０
１が有する電極、１０６は配線回路シート１０２が有す
るランド、１０７はランド１０６上に設けられ半導体装
置と外部とを接続するための金属ボールである。
【０００４】図４（ａ），（ｂ）に示すように、μＢＧ
Ａと呼ばれる半導体装置は、半導体チップ１０１上に低
弾性率材料膜１０３を介して配線回路シート１０２が接
合された構造を有し、半導体チップ１０１の電極１０５
と配線回路シート１０２のランド１０６とが部分リード
１０４を介して電気的に接続され、ランド１０６上に金
属ボール１０７が設けられたものである。
Ａと呼ばれる半導体装置は、半導体チップ１０１上に低
弾性率材料膜１０３を介して配線回路シート１０２が接
合された構造を有し、半導体チップ１０１の電極１０５
と配線回路シート１０２のランド１０６とが部分リード
１０４を介して電気的に接続され、ランド１０６上に金
属ボール１０７が設けられたものである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体装置によれば、小型化を図るために部分リー
ド１０４に対する制約があることから、配線回路シート
１０２の平面的にみた角部付近で部分リード１０４を配
線できない配線不能領域が生じていた。
来の半導体装置によれば、小型化を図るために部分リー
ド１０４に対する制約があることから、配線回路シート
１０２の平面的にみた角部付近で部分リード１０４を配
線できない配線不能領域が生じていた。
【０００６】以下、この配線不能領域について、図５を
参照しながら説明する。図５は、従来の半導体装置の角
部付近を示す平面図である。図５において、半導体装置
の小型化を図る目的で、部分リード１０４は、配線回路
シート１０２の外縁から延びている部分が曲げと接続と
に必要な最小限の長さになり、かつ外縁と直交するよう
に形成されている。したがって、配線回路シート１０２
の角部、つまり半導体チップ１０１の角部付近におい
て、部分リード１０４同士の間隔が狭くなるので、配線
することができない配線不能領域１０８が生じていた。
そして、配線不能領域１０８では部分リード１０４が設
けられないので、配線設計の自由度が低下し、かつ高密
度実装が阻害されていた。
参照しながら説明する。図５は、従来の半導体装置の角
部付近を示す平面図である。図５において、半導体装置
の小型化を図る目的で、部分リード１０４は、配線回路
シート１０２の外縁から延びている部分が曲げと接続と
に必要な最小限の長さになり、かつ外縁と直交するよう
に形成されている。したがって、配線回路シート１０２
の角部、つまり半導体チップ１０１の角部付近におい
て、部分リード１０４同士の間隔が狭くなるので、配線
することができない配線不能領域１０８が生じていた。
そして、配線不能領域１０８では部分リード１０４が設
けられないので、配線設計の自由度が低下し、かつ高密
度実装が阻害されていた。
【０００７】本発明は、上記従来の課題を解決するため
に、半導体チップの角部付近においても配線可能にする
ことにより、配線設計の自由度が向上され、かつ高密度
実装される半導体装置を提供することを目的とする。
に、半導体チップの角部付近においても配線可能にする
ことにより、配線設計の自由度が向上され、かつ高密度
実装される半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
請求項１に記載されているように、主面に電極を有する
半導体チップと、主面上に設けられ、電極の上に開口部
を有するパッシベーション膜と、パッシベーション膜の
上に、電極が外側に位置するように設けられた低弾性率
層と、一方の端部が電極に接続され、他方の端部が低弾
性率層の上に設けられた金属配線とを備えるとともに、
低弾性率層の平面的にみた角部には該角部が平面的にみ
て面取りされた面取り部が設けられており、金属配線は
面取り部を横切るように延びていることとしている。
請求項１に記載されているように、主面に電極を有する
半導体チップと、主面上に設けられ、電極の上に開口部
を有するパッシベーション膜と、パッシベーション膜の
上に、電極が外側に位置するように設けられた低弾性率
層と、一方の端部が電極に接続され、他方の端部が低弾
性率層の上に設けられた金属配線とを備えるとともに、
低弾性率層の平面的にみた角部には該角部が平面的にみ
て面取りされた面取り部が設けられており、金属配線は
面取り部を横切るように延びていることとしている。
【０００９】これにより、低弾性率層の平面的にみた角
部には該角部が平面的にみて面取りされた面取り部が設
けられており、金属配線は面取り部を横切るように延び
ているため、半導体チップの角部に設けられた電極に対
しても配線可能になって配線の自由度と実装密度とが向
上される。更に、面取り部に設けられた金属配線と半導
体装置の中心との距離が短くなることにより、熱サイク
ルが印加された場合の熱応力が低減されるので、低弾性
率層からの金属配線のはがれが抑制される。請求項２に
記載されているように、請求項１の半導体装置におい
て、低弾性率膜は絶縁性を有するポリマーからなること
が好ましい。
部には該角部が平面的にみて面取りされた面取り部が設
けられており、金属配線は面取り部を横切るように延び
ているため、半導体チップの角部に設けられた電極に対
しても配線可能になって配線の自由度と実装密度とが向
上される。更に、面取り部に設けられた金属配線と半導
体装置の中心との距離が短くなることにより、熱サイク
ルが印加された場合の熱応力が低減されるので、低弾性
率層からの金属配線のはがれが抑制される。請求項２に
記載されているように、請求項１の半導体装置におい
て、低弾性率膜は絶縁性を有するポリマーからなること
が好ましい。
【００１０】請求項３又は４に記載されているように、
請求項１の半導体装置において、面取り部は、平面的に
みて直線又は円弧を描くことが好ましい。
請求項１の半導体装置において、面取り部は、平面的に
みて直線又は円弧を描くことが好ましい。
【００１１】 これにより、金属配線が、平面的にみて
直線又は円弧を描くように形成された面取り部を確実に
横切るようにして設けられるので、半導体チップの角部
に設けられた電極に対しても金属配線が確実に配線され
る。
直線又は円弧を描くように形成された面取り部を確実に
横切るようにして設けられるので、半導体チップの角部
に設けられた電極に対しても金属配線が確実に配線され
る。
【００１２】請求項５に記載されているように、請求項
３又は４の半導体装置において、低弾性率層上において
金属配線の一部が延びて設けられた外部端子と、外部端
子を開口して設けられ導電性材料をはじく性質を有する
絶縁性物質からなる保護膜とを更に備えることができ
る。
３又は４の半導体装置において、低弾性率層上において
金属配線の一部が延びて設けられた外部端子と、外部端
子を開口して設けられ導電性材料をはじく性質を有する
絶縁性物質からなる保護膜とを更に備えることができ
る。
【００１３】これにより、半導体装置の外部端子と外部
機器の端子とを導電性材料を用いて接続する際に、外部
端子以外の金属配線と半導体チップの電極とを導電性材
料から確実に保護することができる。
機器の端子とを導電性材料を用いて接続する際に、外部
端子以外の金属配線と半導体チップの電極とを導電性材
料から確実に保護することができる。
【００１４】請求項６に記載されているように、請求項
５の半導体装置において、外部端子上に設けられた突起
状電極を更に備えることができる。
５の半導体装置において、外部端子上に設けられた突起
状電極を更に備えることができる。
【００１５】これにより、半導体装置の外部端子と外部
機器の端子とを、突起状電極を介して確実に接続するこ
とができる。
機器の端子とを、突起状電極を介して確実に接続するこ
とができる。
【００１６】請求項７に記載されているように、請求項
１の半導体装置において、低弾性率層の周縁部は傾斜し
ていることが好ましい。
１の半導体装置において、低弾性率層の周縁部は傾斜し
ていることが好ましい。
【００１７】これにより、金属配線が、傾斜している断
面形状を有する低弾性率層の周縁部において斜面に設け
られることにより、安定して形成される。
面形状を有する低弾性率層の周縁部において斜面に設け
られることにより、安定して形成される。
【００１８】
【発明の実施の形態】以下、本発明の実施形態につい
て、図１〜図３を参照しながら説明する。図１は、本発
明に係る半導体装置の概略をソルダーレジストの一部を
開口して示す斜視図である。図１において、１０はトラ
ンジスタ等の半導体素子を内蔵する半導体チップ、２０
は半導体チップ１０上に設けられた絶縁層であって外縁
部に斜面を有する低弾性率層、２１Ａは低弾性率層２０
の平面的にみた各角部において直線的に面取りされた面
取り部、３０は半導体チップ１０の電極（図示せず）上
に設けられたパッド、３１はパッド３０から低弾性率層
２０の外縁と直交し半導体装置の内側へ延びる配線パタ
ーン、３２は低弾性率層２０上に設けられ配線パターン
３１を介してパッド３０につながるランド、４０はラン
ド３２以外の部分を覆うように形成されたソルダーレジ
スト、５０はランド３２上に設けられ半導体装置と外部
とを接続するための金属ボールである。そして、パッド
３０と配線パターン３１とランド３２とは、併せて金属
配線３３を構成する。
て、図１〜図３を参照しながら説明する。図１は、本発
明に係る半導体装置の概略をソルダーレジストの一部を
開口して示す斜視図である。図１において、１０はトラ
ンジスタ等の半導体素子を内蔵する半導体チップ、２０
は半導体チップ１０上に設けられた絶縁層であって外縁
部に斜面を有する低弾性率層、２１Ａは低弾性率層２０
の平面的にみた各角部において直線的に面取りされた面
取り部、３０は半導体チップ１０の電極（図示せず）上
に設けられたパッド、３１はパッド３０から低弾性率層
２０の外縁と直交し半導体装置の内側へ延びる配線パタ
ーン、３２は低弾性率層２０上に設けられ配線パターン
３１を介してパッド３０につながるランド、４０はラン
ド３２以外の部分を覆うように形成されたソルダーレジ
スト、５０はランド３２上に設けられ半導体装置と外部
とを接続するための金属ボールである。そして、パッド
３０と配線パターン３１とランド３２とは、併せて金属
配線３３を構成する。
【００１９】ここで、本発明に係る半導体装置の特徴
は、平面的にみた低弾性率層２０の各角部において、平
面的にみて直線状に面取りされた面取り部２１Ａを有す
る点である。そして、配線パターン３１のうちこの面取
り部２１Ａを通るものは、低弾性率層２０の各面取り部
２１Ａの外縁に直交している。
は、平面的にみた低弾性率層２０の各角部において、平
面的にみて直線状に面取りされた面取り部２１Ａを有す
る点である。そして、配線パターン３１のうちこの面取
り部２１Ａを通るものは、低弾性率層２０の各面取り部
２１Ａの外縁に直交している。
【００２０】本発明に係る半導体装置における各角部付
近の詳細を、図２を参照しながら説明する。図２（ａ）
は図１に示された半導体装置の、図２（ｂ）は図１に示
された半導体装置の変形例の、それぞれ角部付近の詳細
を示す平面図である。
近の詳細を、図２を参照しながら説明する。図２（ａ）
は図１に示された半導体装置の、図２（ｂ）は図１に示
された半導体装置の変形例の、それぞれ角部付近の詳細
を示す平面図である。
【００２１】図２（ａ）に示されたように、低弾性率層
２０の各面取り部２１Ａの外縁に直交して、所定の間隔
をおいて配線パターン３１が形成される。このことによ
り、各角部付近において面取り部２１Ａの領域を利用す
ることが可能となり、配線設計の自由度が向上される。
２０の各面取り部２１Ａの外縁に直交して、所定の間隔
をおいて配線パターン３１が形成される。このことによ
り、各角部付近において面取り部２１Ａの領域を利用す
ることが可能となり、配線設計の自由度が向上される。
【００２２】また、半導体チップ１０の各角部付近に設
けられた電極１１から低弾性率層２０上のランド（図１
のランド３２）へと配線パターン３１を設けることによ
り、ランドの数を増やすことができるので、実装密度が
向上される。
けられた電極１１から低弾性率層２０上のランド（図１
のランド３２）へと配線パターン３１を設けることによ
り、ランドの数を増やすことができるので、実装密度が
向上される。
【００２３】本発明に係る半導体装置の変形例につい
て、図２（ｂ）を参照しながら説明する。図２（ｂ）に
示されたように、平面的にみた低弾性率層２０の各角部
において、平面的にみて円弧状に面取りされた面取り部
２１Ｂを設けることができる。この場合においても、配
線パターン３１のうちこの面取り部２１Ｂを通るもの
は、低弾性率層２０の各面取り部２１Ｂの外縁にほぼ直
交している。したがって、角を持たない各面取り部２１
Ｂにおいて円弧状の全領域を利用できるので、配線設計
の自由度が更に向上され、かつ、半導体チップ１０の各
角部付近の電極１１から低弾性率層２０上のランド（図
１のランド３２）へと配線パターン３１を設けることに
より、ランドの数を増やすことができるので実装密度が
向上される。
て、図２（ｂ）を参照しながら説明する。図２（ｂ）に
示されたように、平面的にみた低弾性率層２０の各角部
において、平面的にみて円弧状に面取りされた面取り部
２１Ｂを設けることができる。この場合においても、配
線パターン３１のうちこの面取り部２１Ｂを通るもの
は、低弾性率層２０の各面取り部２１Ｂの外縁にほぼ直
交している。したがって、角を持たない各面取り部２１
Ｂにおいて円弧状の全領域を利用できるので、配線設計
の自由度が更に向上され、かつ、半導体チップ１０の各
角部付近の電極１１から低弾性率層２０上のランド（図
１のランド３２）へと配線パターン３１を設けることに
より、ランドの数を増やすことができるので実装密度が
向上される。
【００２４】図２（ａ）に示されたように低弾性率層２
０の各角部において外縁が直線状に面取りされた場合
と、図５（ａ）に示されたように各角部が直角である従
来の場合とを、配線ルールについて、つまり形成可能な
配線幅と配線間隔とについて比較した。図５（ａ）に示
された従来の半導体装置の場合には、各角部において、
配線幅２０μｍ及び配線間隔４０μｍの配線ルールが必
要であった。これに対して、図２（ａ）に示された本発
明に係る半導体装置の場合には、各角部において、配線
幅４０μｍ及び配線間隔４０μｍの配線ルールで配線が
可能となった。
０の各角部において外縁が直線状に面取りされた場合
と、図５（ａ）に示されたように各角部が直角である従
来の場合とを、配線ルールについて、つまり形成可能な
配線幅と配線間隔とについて比較した。図５（ａ）に示
された従来の半導体装置の場合には、各角部において、
配線幅２０μｍ及び配線間隔４０μｍの配線ルールが必
要であった。これに対して、図２（ａ）に示された本発
明に係る半導体装置の場合には、各角部において、配線
幅４０μｍ及び配線間隔４０μｍの配線ルールで配線が
可能となった。
【００２５】以上説明したように、本発明によれば、従
来の半導体装置の場合に比較して、同じ配線幅を用いる
場合には、配線設計の自由度が向上され、かつ配線パタ
ーンの本数を増やせるので実装密度が向上された半導体
装置が実現される。
来の半導体装置の場合に比較して、同じ配線幅を用いる
場合には、配線設計の自由度が向上され、かつ配線パタ
ーンの本数を増やせるので実装密度が向上された半導体
装置が実現される。
【００２６】また、配線パターンの本数が同じ場合には
配線幅を広くすることができるので、信頼性が高い半導
体装置が実現される。
配線幅を広くすることができるので、信頼性が高い半導
体装置が実現される。
【００２７】更に、図２（ａ），（ｂ）のいずれの半導
体装置においても、その中心から最も離れた部分、つま
り低弾性率層２０の各角部における配線パターン３１と
半導体装置の中心との距離が短縮される。これにより、
熱サイクルが印加された場合において、低弾性率層２０
と配線パターン３１とがそれぞれ有する熱膨張係数の差
に起因する熱応力が軽減される。したがって、配線パタ
ーン３１が低弾性率層２０からはがれることが抑制され
るので、熱サイクルの印加に対して信頼性が高い半導体
素子が実現される。
体装置においても、その中心から最も離れた部分、つま
り低弾性率層２０の各角部における配線パターン３１と
半導体装置の中心との距離が短縮される。これにより、
熱サイクルが印加された場合において、低弾性率層２０
と配線パターン３１とがそれぞれ有する熱膨張係数の差
に起因する熱応力が軽減される。したがって、配線パタ
ーン３１が低弾性率層２０からはがれることが抑制され
るので、熱サイクルの印加に対して信頼性が高い半導体
素子が実現される。
【００２８】以下、本発明に係る半導体装置の製造方法
について、図３を参照しながら説明する。図３（ａ）〜
（ｅ）は、それぞれ図１に示された半導体装置の製造工
程を示す断面図である。
について、図３を参照しながら説明する。図３（ａ）〜
（ｅ）は、それぞれ図１に示された半導体装置の製造工
程を示す断面図である。
【００２９】まず、図３（ａ）に示すように、半導体チ
ップ１０の主面上に形成された電極１１とパッシベーシ
ョン膜１２との上に、感光性と低弾性率とを有する絶縁
物からなる樹脂を塗布した後に乾燥して、樹脂膜１５を
形成する。樹脂膜１５を形成するための感光性を有する
材料としては、例えばポリイミド、エポキシ等のような
低弾性率と絶縁性とを有するポリマーであればよい。
ップ１０の主面上に形成された電極１１とパッシベーシ
ョン膜１２との上に、感光性と低弾性率とを有する絶縁
物からなる樹脂を塗布した後に乾燥して、樹脂膜１５を
形成する。樹脂膜１５を形成するための感光性を有する
材料としては、例えばポリイミド、エポキシ等のような
低弾性率と絶縁性とを有するポリマーであればよい。
【００３０】次に、図３（ｂ）に示すように、樹脂膜１
５に対して露光と現像とを順次行って、電極１１の部分
が開口した低弾性率層２０を形成する。この場合には、
低弾性率層２０において平面的にみて、各角部を直線状
又は円弧状に面取りするようにして低弾性率層２０を形
成する。また、例えば、露光で平行光ではなく散乱光を
使用して、開口部における低弾性率層２０の断面形状
を、電極１１に対して垂直ではなくテーパー状にして形
成する。
５に対して露光と現像とを順次行って、電極１１の部分
が開口した低弾性率層２０を形成する。この場合には、
低弾性率層２０において平面的にみて、各角部を直線状
又は円弧状に面取りするようにして低弾性率層２０を形
成する。また、例えば、露光で平行光ではなく散乱光を
使用して、開口部における低弾性率層２０の断面形状
を、電極１１に対して垂直ではなくテーパー状にして形
成する。
【００３１】次に、図３（ｃ）に示すように、半導体チ
ップ１０の主面の全面において、真空蒸着法、スパッタ
リング法、ＣＶＤ法又は無電解めっき法によって例えば
Ｔｉ／Ｃｕからなる金属薄膜層を形成した後に、該金属
薄膜層に対してパターニングを行う。このことによっ
て、半導体チップ１０の主面においてパッド３０と配線
パターン３１とランド３２とからなる所定の金属配線３
３を形成する。金属配線３３のパターンは、パッド３０
の数、つまりピン数と半導体チップ１０の面積とを考慮
して決められている。
ップ１０の主面の全面において、真空蒸着法、スパッタ
リング法、ＣＶＤ法又は無電解めっき法によって例えば
Ｔｉ／Ｃｕからなる金属薄膜層を形成した後に、該金属
薄膜層に対してパターニングを行う。このことによっ
て、半導体チップ１０の主面においてパッド３０と配線
パターン３１とランド３２とからなる所定の金属配線３
３を形成する。金属配線３３のパターンは、パッド３０
の数、つまりピン数と半導体チップ１０の面積とを考慮
して決められている。
【００３２】パターニングは、以下のようにして行う。
金属薄膜層の上に感光性レジストを塗布して、露光によ
って所定のパターン部以外のレジストを硬化させた後
に、該パターン部のレジストを除去する。電解めっきを
使用して、前記パターン部に例えばＣｕからなる大きい
膜厚を有する金属層を形成し、その後、レジストを溶融
して除去する。その後にエッチング液に浸漬して、金属
薄膜層を溶かし、かつ大きい膜厚を有する金属層を残す
ことにより、所定の金属配線を形成する。
金属薄膜層の上に感光性レジストを塗布して、露光によ
って所定のパターン部以外のレジストを硬化させた後
に、該パターン部のレジストを除去する。電解めっきを
使用して、前記パターン部に例えばＣｕからなる大きい
膜厚を有する金属層を形成し、その後、レジストを溶融
して除去する。その後にエッチング液に浸漬して、金属
薄膜層を溶かし、かつ大きい膜厚を有する金属層を残す
ことにより、所定の金属配線を形成する。
【００３３】なお、表面の全面に金属膜を堆積させ、そ
の上にフォトレジストを塗布し、フォトリソグラフィー
技術を使用して所定のパターン部の上にエッチングマス
ク用レジストを形成し、このレジストをマスクとして金
属層をエッチングすることにより、金属配線を形成して
もよい。
の上にフォトレジストを塗布し、フォトリソグラフィー
技術を使用して所定のパターン部の上にエッチングマス
ク用レジストを形成し、このレジストをマスクとして金
属層をエッチングすることにより、金属配線を形成して
もよい。
【００３４】次に、図３（ｄ）に示すように、低弾性率
層２０の上に感光性ソルダーレジストを塗布した後に、
フォトリソグラフィー技術を使用して、ランド３２の部
分のみが露出するようにしてソルダーレジスト４０を形
成する。このソルダーレジスト４０によって、金属配線
のうちランド３２以外の部分であるパッド３０と配線パ
ターン３１とが、後工程において溶融したハンダから保
護される。
層２０の上に感光性ソルダーレジストを塗布した後に、
フォトリソグラフィー技術を使用して、ランド３２の部
分のみが露出するようにしてソルダーレジスト４０を形
成する。このソルダーレジスト４０によって、金属配線
のうちランド３２以外の部分であるパッド３０と配線パ
ターン３１とが、後工程において溶融したハンダから保
護される。
【００３５】次に、図３（ｅ）に示すように、ハンダ、
銅、ニッケル等からなる、又はハンダめっきされた金属
からなる金属ボール５０をランド３２の上に載置して、
金属ボール５０とランド３２とを溶融接合する。以上の
工程によって、本発明に係る半導体装置を得ることがで
きる。
銅、ニッケル等からなる、又はハンダめっきされた金属
からなる金属ボール５０をランド３２の上に載置して、
金属ボール５０とランド３２とを溶融接合する。以上の
工程によって、本発明に係る半導体装置を得ることがで
きる。
【００３６】本実施形態の半導体装置の製造方法によれ
ば、平面的にみて各角部が直線状又は円弧状に面取りさ
れるようにして、低弾性率層２０を形成する。したがっ
て、本発明に係る半導体装置を容易に製造することがで
きる。
ば、平面的にみて各角部が直線状又は円弧状に面取りさ
れるようにして、低弾性率層２０を形成する。したがっ
て、本発明に係る半導体装置を容易に製造することがで
きる。
【００３７】なお、以上の説明においては、開口部にお
ける低弾性率層２０の断面形状をテーパー状としたが、
これに代えて円弧状としてもよく、また、断面が半導体
チップの主面に対して垂直であってもよい。
ける低弾性率層２０の断面形状をテーパー状としたが、
これに代えて円弧状としてもよく、また、断面が半導体
チップの主面に対して垂直であってもよい。
【００３８】また、露光と現像とにより低弾性率層２０
を形成したが、これに代えて、例えばスクリーン印刷法
を用いて、各角部が平面的にみて直線状又は円弧状に面
取りされている低弾性率層２０を形成してもよい。
を形成したが、これに代えて、例えばスクリーン印刷法
を用いて、各角部が平面的にみて直線状又は円弧状に面
取りされている低弾性率層２０を形成してもよい。
【００３９】また、樹脂膜１５を形成するために、感光
性と低弾性率とを有する絶縁物からなる樹脂を塗布し
た。これに限らず、それぞれ予めフィルム状に形成され
た、感光性を有する絶縁材料を使用してもよい。この場
合には、フィルム状の絶縁材料を半導体チップ１０の上
に貼り合わせた後に露光、現像して、半導体チップ１０
の電極１１を露出させる。
性と低弾性率とを有する絶縁物からなる樹脂を塗布し
た。これに限らず、それぞれ予めフィルム状に形成され
た、感光性を有する絶縁材料を使用してもよい。この場
合には、フィルム状の絶縁材料を半導体チップ１０の上
に貼り合わせた後に露光、現像して、半導体チップ１０
の電極１１を露出させる。
【００４０】更に、それぞれ感光性のない絶縁材料も使
用できる。この場合には、レーザーやプラズマ等の機械
的加工、又はエッチング等の化学的加工によって、半導
体チップ１０の電極１１を露出させる。
用できる。この場合には、レーザーやプラズマ等の機械
的加工、又はエッチング等の化学的加工によって、半導
体チップ１０の電極１１を露出させる。
【００４１】
【発明の効果】本発明によれば、金属配線が、低弾性率
層の面取り部を横切るようにして設けられるので、半導
体チップの角部に設けられた電極に対しても配線可能に
なって、配線の自由度と実装密度とが向上された半導体
装置が実現される。
層の面取り部を横切るようにして設けられるので、半導
体チップの角部に設けられた電極に対しても配線可能に
なって、配線の自由度と実装密度とが向上された半導体
装置が実現される。
【００４２】また、面取り部に設けられた金属配線と半
導体装置の中心との距離が短くなることにより、熱サイ
クルが印加された場合の熱応力が低減される。したがっ
て、絶縁層からの金属配線のはがれが抑制されるので、
熱サイクルに対して高い信頼性を有する半導体装置が実
現される。
導体装置の中心との距離が短くなることにより、熱サイ
クルが印加された場合の熱応力が低減される。したがっ
て、絶縁層からの金属配線のはがれが抑制されるので、
熱サイクルに対して高い信頼性を有する半導体装置が実
現される。
【００４３】更に、金属配線が、傾斜している断面形状
を有する低弾性率層の周縁部において斜面に設けられる
ことにより、安定して形成される。
を有する低弾性率層の周縁部において斜面に設けられる
ことにより、安定して形成される。
【図１】本発明に係る半導体装置の概略をソルダーレジ
ストの一部を開口して示す斜視図である。
ストの一部を開口して示す斜視図である。
【図２】（ａ）は図１に示された半導体装置の、（ｂ）
は図１に示された半導体装置の変形例のそれぞれ角部付
近の詳細を示す平面図である。
は図１に示された半導体装置の変形例のそれぞれ角部付
近の詳細を示す平面図である。
【図３】（ａ）〜（ｅ）は、それぞれ図１に示された半
導体装置の製造工程を示す断面図である。
導体装置の製造工程を示す断面図である。
【図４】（ａ）はμＢＧＡと呼ばれる従来の半導体装置
の斜視図、（ｂ）は（ａ）において金属ボールが形成さ
れる前の状態を示すIV−IV線における断面図である。
の斜視図、（ｂ）は（ａ）において金属ボールが形成さ
れる前の状態を示すIV−IV線における断面図である。
【図５】図４に示された従来の半導体装置の角部付近を
示す平面図である。
示す平面図である。
【符号の説明】
１０ 半導体チップ
１１ 電極
１２ パッシベーション膜
１５ 樹脂膜
２０ 低弾性率層（絶縁層）
２１Ａ，２１Ｂ 面取り部
３０ パッド
３１ 配線パターン
３２ ランド（外部端子）
３３ 金属配線
４０ ソルダーレジスト（保護膜）
５０ 金属ボール（突起状電極）
フロントページの続き
(72)発明者 隈川 隆博
大阪府高槻市幸町１番１号 松下電子工
業株式会社内
(56)参考文献 特開 平９−306945（ＪＰ，Ａ)
特開 平８−203906（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 23/12
H01L 21/3205
Claims (7)
- 【請求項１】 主面に電極を有する半導体チップと、 前記主面上に設けられ、前記電極の上に開口部を有する
パッシベーション膜と、 前記パッシベーション膜の上に、前記電極が外側に位置
するように設けられた低弾性率層と、 一方の端部が前記電極に接続され、他方の端部が前記低
弾性率層の上に設けられた金属配線とを備えるととも
に、前記低弾性率層 の平面的にみた角部には該角部が平面的
にみて面取りされた面取り部が設けられており、前記金
属配線は前記面取り部を横切るように延びていることを
特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記低弾性率膜は絶縁性を有するポリマーからなること
を特徴とする半導体装置。 - 【請求項３】 請求項１記載の半導体装置において、 前記面取り部は、平面的にみて直線を描くことを特徴と
する半導体装置。 - 【請求項４】 請求項１記載の半導体装置において、 前記面取り部は、平面的にみて円弧を描くことを特徴と
する半導体装置。 - 【請求項５】 請求項３又は４記載の半導体装置におい
て、前記低弾性率層 上において前記金属配線の一部が延びて
設けられた外部端子と、 前記外部端子を開口して設けられ導電性材料をはじく性
質を有する絶縁性物質からなる保護膜とを更に備えたこ
とを特徴とする半導体装置。 - 【請求項６】 請求項５記載の半導体装置において、 前記外部端子上に設けられた突起状電極を更に備えたこ
とを特徴とする半導体装置。 - 【請求項７】 請求項１記載の半導体装置において、前記低弾性率層 の周縁部は傾斜していることを特徴とす
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07703298A JP3482121B2 (ja) | 1998-03-25 | 1998-03-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07703298A JP3482121B2 (ja) | 1998-03-25 | 1998-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11274155A JPH11274155A (ja) | 1999-10-08 |
| JP3482121B2 true JP3482121B2 (ja) | 2003-12-22 |
Family
ID=13622427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07703298A Expired - Lifetime JP3482121B2 (ja) | 1998-03-25 | 1998-03-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3482121B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW478089B (en) | 1999-10-29 | 2002-03-01 | Hitachi Ltd | Semiconductor device and the manufacturing method thereof |
| TW498468B (en) | 1999-10-29 | 2002-08-11 | Hitachi Ltd | Semiconductor device |
| KR100430203B1 (ko) | 1999-10-29 | 2004-05-03 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 장치 및 그 제조 방법 |
| JP2011071542A (ja) * | 1999-10-29 | 2011-04-07 | Renesas Electronics Corp | 半導体装置の製造方法および半導体装置 |
| US6534861B1 (en) * | 1999-11-15 | 2003-03-18 | Substrate Technologies Incorporated | Ball grid substrate for lead-on-chip semiconductor package |
| US6696765B2 (en) | 2001-11-19 | 2004-02-24 | Hitachi, Ltd. | Multi-chip module |
-
1998
- 1998-03-25 JP JP07703298A patent/JP3482121B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11274155A (ja) | 1999-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3335575B2 (ja) | 半導体装置およびその製造方法 | |
| KR100393102B1 (ko) | 스택형 반도체패키지 | |
| US6512298B2 (en) | Semiconductor device and method for producing the same | |
| CN100459115C (zh) | 带式电路衬底及使用该衬底的半导体芯片封装 | |
| US6617236B2 (en) | Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device | |
| JP4376388B2 (ja) | 半導体装置 | |
| JP3538029B2 (ja) | 半導体装置の製造方法 | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP3618212B2 (ja) | 半導体装置及びその製造方法 | |
| JP3482121B2 (ja) | 半導体装置 | |
| JP3313058B2 (ja) | 半導体装置とその製造方法 | |
| JP2009016882A (ja) | 半導体装置およびその製造方法 | |
| JP3281591B2 (ja) | 半導体装置およびその製造方法 | |
| US7226814B2 (en) | Semiconductor package device and method for fabricating the same | |
| JPH11204560A (ja) | 半導体装置及びその製造方法 | |
| JP2001007252A (ja) | 半導体装置およびその製造方法 | |
| JP3520764B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001077231A (ja) | 半導体装置、半導体ウエハ及び半導体装置の製造方法 | |
| JP3957928B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| JP3477375B2 (ja) | 半導体装置及びその製造方法 | |
| JP3526529B2 (ja) | 半導体装置の製造方法 | |
| JP3877691B2 (ja) | 半導体装置 | |
| JPH11204677A (ja) | 半導体装置およびその製造方法 | |
| JP2001077229A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081010 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091010 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101010 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 9 |