[go: up one dir, main page]

JP3450581B2 - 配線基板および画像形成装置の製造方法 - Google Patents

配線基板および画像形成装置の製造方法

Info

Publication number
JP3450581B2
JP3450581B2 JP09535696A JP9535696A JP3450581B2 JP 3450581 B2 JP3450581 B2 JP 3450581B2 JP 09535696 A JP09535696 A JP 09535696A JP 9535696 A JP9535696 A JP 9535696A JP 3450581 B2 JP3450581 B2 JP 3450581B2
Authority
JP
Japan
Prior art keywords
wiring
insulating layer
electron
forming
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09535696A
Other languages
English (en)
Other versions
JPH09283060A (ja
Inventor
宏一郎 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP09535696A priority Critical patent/JP3450581B2/ja
Publication of JPH09283060A publication Critical patent/JPH09283060A/ja
Application granted granted Critical
Publication of JP3450581B2 publication Critical patent/JP3450581B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は厚膜配線を用いた画
像形成装置および配線基板の製造方法に関する。
【0002】
【従来の技術】従来より電子放出素子には大別して熱陰
極電子放出素子と冷陰極電子放出素子を用いた2種類の
ものが知られている。このうち冷陰極電子放出素子では
表面伝導型電子放出素子や電界放出型電子放出素子(以
下、「FE型」と記す。)や、金属/絶縁層/金属型電
子放出素子(以下、「MIM型」と記す。)等が知られ
ている。表面伝導型電子放出素子型の例としては、M.
I.Elinson,Radio Eng.Elect
ron Phys.,10,1290(1965)等に
開示されたものや後述する他の例がある。表面伝導型電
子放出素子は、基板上に形成された小面積の薄膜に膜面
に平行に電流を流すことにより、電子放出が生ずる。こ
の表面伝導型電子放出素子としては、前記エリンソン等
によるSnO2 薄膜を用いたもの、Au薄膜によるもの
[G.Dittmer:Thin Solid Fil
ms,9,317(1972)]、In23 /SnO
2 薄膜によるもの[M.Hartwell andC.
G.Fonstad:IEEE Trans.ED C
onf.,519(1975)]、カーボン薄膜による
もの[荒木久 他:真空、第26巻、第1号、22頁
(1983)]等が報告されている。この表面伝導型電
子放出素子は構造が単純で製造も容易であることから、
大面積にわたって多数素子を配列形成できる利点があ
る。そこでこの特徴を活かした荷電ビーム源、表示装置
等の応用研究がなされている。多数の表面伝導型放出素
子を配列形成した例としては、後述する様に梯子型配置
と呼ぶ並列に表面伝導型電子放出素子を配列し、個々の
素子の両端を配線(共通配線とも呼ぶ)で、それぞれ結
線した行を多数行配列した電子源があげられる。(例え
ば、特開昭64−031332、特開平1−28374
9、特開平2−257552等)また、特に表示装置等
の画像形成装置においては、近年、液晶を用いた平板型
表示装置がCRTに替わって普及してきたが、自発光型
でないためバックライトを持たなければならない等の問
題点があり、自発光型の表示装置の開発が望まれてき
た。自発光型表示装置としては表面伝導型電子放出素子
を多数配置した電子源と電子源より放出された電子によ
って、可視光を発光せしめる蛍光体とを組み合わせた表
示装置である画像形成装置があげられる。(例えば、U
SP5066883)
【0003】
【発明が解決しようとする課題】しかしながら、以上説
明したような表面伝導型電子放出素子を画像表示装置と
して大面積化するには以下のような問題点がある。前記
表面伝導型電子放出素子の製造工程において電極や配線
パターンに薄膜を用いた場合、基板上に電極及び配線材
料の金属薄膜を真空蒸着等により成膜する。これを通常
のフォトリソグラフィー、エッチング技術を用いてパタ
ーン加工し、電極や配線パターンが形成される。しかし
ながら、例えば、40cm角以上の大型基板上にフォト
リソグラフィー、エッチング技術により製造する場合、
蒸着装置をはじめ、露光装置、エッチング装置等を含む
大型製造設備が必要となり莫大な費用がかかるだけでな
く、基板を大型化した場合、製造装置自体の大型化が困
難となり製造方法上、あるいはコスト上の問題があっ
た。
【0004】そこで、コスト的に有利な印刷法を用い
て、高精度の電極や配線を形成することが考えられる
が、この場合においては、印刷に用いるペーストの「だ
れ」によるパターンの広がりの問題が生じる場合があっ
た。これは、設計値よりも印刷パターンが広がってしま
う現象である。特に鋭角なパターンの時に発現する場合
があった。
【0005】表面伝導型電子放出素子を用いた電子源を
作製する際に、印刷法により複数の素子を駆動するため
の行列状に結線する配線(マトリクス配置)を作製する
場合には、例えば行方向の下配線と列方向の上配線の、
少なくとも交差部には層間絶縁層を形成する必要があ
る。しかし、交差部のみに絶縁層を形成すると、上配線
形成時には上配線が、上配線が乗り越える段差が大きい
ため(下配線の厚み+絶縁層の厚みを乗り越えなければ
ならない。)、交差部において上配線が段切れ(断線)
を起こすことがあった。そこで、上配線の下に、絶縁層
を帯状に形成することで、上配線が乗り越える段差を下
配線の厚みのみに抑えることができる。
【0006】しかし、このように帯状で絶縁層を形成す
ると、上配線形成時に位置ズレがあったときに、上下配
線間で短絡する可能性が大きくなる。これを防止するに
は、この帯状の絶縁層の幅を広く形成すればよいが、こ
れでは、配線が基板上に占める面積が大きくなり、素子
形成に必要な面積が小さくなり、今度は素子形成時の精
度の要求が厳しくなる。また、電子放出素子を高密度に
配置することも困難になる。
【0007】本発明は、上記の問題点に鑑みなされたも
ので、上配線形成時のアライメントに対する余裕度が大
きく、断線や短絡が起きにくい電子源基板を使用する画
像形成装置および配線基板の製造方法を提供することを
目的とする。また、本発明は、このような画像形成装置
および配線基板を形成する際に「だれ」が起きにくく歩
留まりの良い製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】即ち本発明は、厚膜より
なる交差する複数の配線を有し、該配線間の交差部が層
間絶縁層で絶縁された配線基板の製造方法において、前
交差する複数の配線のうち、下側の配線を形成した
後、上側の配線が形成されるべき位置の前記下側の配線
との交差部を除いた部分に、分断された帯状の絶縁膜を
形成する工程と、前記交差部に前記帯状の絶縁膜の帯幅
より幅の大きい絶縁膜を形成して前記層間絶縁層形成
する工程と、次いで該層間絶縁層の上に前記上側の配線
形成する工程とを有することを特徴とする配線基板
製造方法に関する。
【0009】また、本発明は電子放出部と一対の素子電
極からなる電子放出素子がマトリクス状に複数配列さ
れ、該電子放出素子に信号を供給するための厚膜よりな
る交差する複数の下配線と複数の上配線を有し、該下配
線と該上配線との交差部が層間絶縁層にて絶縁されてい
る電子源基板を使用する画像形成装置の製造方法におい
て、前記下配線を形成した後、前記上配線が形成される
べき位置の前記下配線との交差部を除いた部分に、分断
された帯状の絶縁膜を形成する工程と、前記交差部に前
記帯状の絶縁膜の帯幅より幅の大きい絶縁膜を形成して
前記層間絶縁層形成する工程と、次いで前記層間絶縁
層の上に前記上配線形成する工程とを有することを特
徴とする画像形成装置の製造方法に関する。
【0010】本発明により製造される画像形成装置の電
子源基板は、例えば図1であるが、層間絶縁層007が
上配線016の下に、帯状に形成されているが、交差部
にて下配線010を部分的に突出部(帯幅以上の長さの
部分)008で覆っている。このような構成とすると、
上配線が乗り越える段差が小さくなると同時に、下配線
が帯幅より大きく突出部の絶縁膜で覆われているので、
上配線の形成時にアライメントが多少ずれたとしても、
上下配線が短絡することがない。即ちアライメントに対
する余裕度が大きく、しかも素子形成領域の面積を十分
に確保している。
【0011】また、本発明により製造される配線基板に
おいても同様に、上配線の形成時にアライメントが多少
ずれても上下配線が短絡することがなく、アライメント
に対する余裕度が大きく、しかも素子形成領域の面積を
十分に確保できる。
【0012】この、層間絶縁層の形成は、スクリーン印
刷等の厚膜形成法で一段でこの形状の絶縁層を形成する
こともできるが、例えば図1のような矩形形状の突出部
を有するパターンを形成するとき、直角部分で印刷ペー
ストの「だれ」が起き易く、必ずしも実用的に形成でき
るものではない。上記の本発明の画像形成装置の製造方
法によれば、これを解決することができる
【0013】この製造方法によれば、図1のように矩形
形状の突出部を有するパターンであても、分断された帯
状の絶縁層(帯状絶縁層)を印刷する工程と交差部の絶
縁層(交差部絶縁層)を印刷する工程を別個に行うこと
で、直角部分での印刷ペーストの「だれ」がなく、実用
に画像形成装置を製造できる。
【0014】配線基板の製造方法においても同様であ
【0015】
【発明の実施の形態】以下、図面を参照しながら本発明
を説明する。図2は、本発明の画像形成装置の1例の電
子源基板を示した図である。電子放出素子として表面伝
導型電子放出素子を用いた例であるが、本発明を適用で
きる電子放出素子は表面伝導型に限らず、電界放出型や
MIM型、あるいは半導体電子源などが適用可能であ
る。図2において001は絶縁体から成る基板、00
2、003は電気的接続を得るための素子電極である。
004は導電性薄膜である。この表面伝導型電子放出素
子において、前記一対の素子電極002、003の電極
間隔は数μmより数百μm、膜厚は数百オングストロー
ムより数千オングストロームで、真空蒸着法やスパッタ
蒸着法等によって形成された金属薄膜をフォトリソグラ
フィ法によってパターニングするか、あるいは印刷法等
により適宜形成される。また導電性薄膜004の膜厚は
数十オングストロームより数千オングストロームの範囲
が好ましく適宜設定することができ、導電性薄膜004
もフォトリソグラフィや印刷法等によってパターン形成
され、個々に分離されている。010は素子電極003
と接続する下配線である。
【0016】012は帯状絶縁層で上配線016の下の
交差部を除いた部分に形成されている。帯幅は、印刷精
度を考慮して、後で形成する上配線より少し大きい程度
に形成する。また、014は交差部絶縁層であり、下配
線方向に前記の帯幅より長く形成されている。この突出
部分の長さは長いほど、アライメントに対する余裕度が
大きくなるが、長すぎると素子形成領域が小さくなるの
で、通常は突出部分の長さが帯幅の0.5〜2.0倍程
度である。
【0017】016は上配線であり素子電極002と接
続し、前記層間絶縁層014上の位置において下配線0
10と交差している。下配線、上配線および層間絶縁層
はいずれも膜厚が数μmから数十μmの厚膜であり、ス
クリーン印刷等のいわゆる厚膜形成技術によって形成さ
れたものである。下配線の幅、上配線の幅、および層間
絶縁層の帯幅は、いずれも通常は数十μm〜数百μmで
ある。この図では、帯状絶縁層と、交差部絶縁層が別の
層のように描かれているが、焼成後は両者が一体となっ
て層間絶縁層となっている。005は電子放出部であり
導電性薄膜004中に形成された極微小な亀裂である。
以上の構造を単位として、これが1個の表面伝導型電子
放出素子74となり、これが基板001上に多数設けら
れ電子源基板が形成されている。
【0018】以下、図3(a)から(f)を用いて製造
方法の1例を説明する。図中には示されていない基板0
01の上に素子電極002と003を形成する(a)。
次に導電性ペーストを印刷、焼成し下配線010を形成
する(b)。次に絶縁体ペーストを用いて、この下配線
と直角方向に、分断された帯状に帯状絶縁層012を印
刷する(c)。次いで絶縁体ペーストを用いて交差部絶
縁層014をこの図では矩形状に印刷する(d)。この
交差部絶縁層の印刷時に、すでに形成されている帯状絶
縁層が、下配線と直角方向に印刷ペーストがだれるのを
防止する働きがある。帯状絶縁層と交差部絶縁層はいず
れも焼成して形成されるが、両者を別個に焼成しても、
両者を印刷後に同時に焼成してもどちらでも良い。次に
上配線016を絶縁層012および014の上に導電性
ペーストを印刷、焼成して形成する(e)。このとき、
交差部絶縁層は、帯状絶縁層の幅より大きく印刷されて
いるので、層間絶縁層全体としてみると、下配線位置で
幅の広がった(突出部を有する)帯状として形成されて
おり、上配線の形成時にアライメントが多少ずれたとし
ても、上配線と下配線がショートすることがない。ま
た、下配線との交差部での段差も小さいので配線が断線
することもない。
【0019】次に同図(f)に示すように、この上に微
粒子からなる薄膜を全面あるいは所望の箇所に形成す
る。その後フォトリソグラフィによりパターンニングを
行い導電性薄膜004とする。さらに、フォーミング処
理、および好ましくは活性化処理をして、電子源基板を
形成する。フォーミング処理とは、導電性薄膜を予め通
電フォーミングと呼ばれる通電処理によって電子放出部
を形成する処理で、導電性薄膜の両端にパルス電圧等を
印加通電し、導電性薄膜を局所的に破壊、変形もしくは
変質せしめ、電気的に高抵抗な状態にした電子放出部を
形成することである。尚、電子放出部では導電性薄膜の
一部に亀裂が発生しその亀裂付近から電子放出が行われ
る。活性化処理とは、脂肪族炭化水素類、芳香族炭化水
素類、アルコール類、アルデヒド類、ケトン類、アミン
類、フェノール、有機酸類等の有機物質のガスを含有す
る雰囲気下で、通電フォーミングと同様に、パルスの印
加を繰り返すことで行うことができる。活性化処理を施
すことにより、炭素、あるいは炭素化合物が素子上に堆
積して素子電流If、放出電流Ieが著しく変化する。
【0020】本発明で用いられる基板001としては、
石英ガラス、Na等の不純物含有量を低減させたガラ
ス、青板ガラス。青板ガラスにスパッタ法等により形成
したSiO2を積層したガラス基板等、及びアルミナ等
のセラミックス等があげられる。
【0021】素子電極002、003の材料としては導
電性を有する物であればどのようなものであっても構わ
ないが、例えば、Ni,Cr,Au,Mo,W,Pt,
Ti,Al,Cu,Pd等の金属あるいは合金、及びP
d,Ag,Au,RuO2,Pd−Ag等の金属あるい
は金属酸化物とガラス等から構成される印刷導体、及び
ポリシリコン等の半導体導体材料、及びポリシリコン等
の半導体材料、及びIn23−SnO2等の透明導電体
等があげられる。
【0022】X方向配線およびY方向配線を形成するた
めの導電性ペーストは、Pd,Ag,Au,RuO2,
Pd−Ag等の金属あるいは金属酸化物、フリットガラ
ス、バインダーとしてのポリマーおよび適当な溶媒等か
らなる印刷ペーストである。
【0023】層間絶縁層(帯状絶縁層、交差部絶縁層)
の材料としては、前記のように絶縁体ペーストを焼成し
て形成されるが、絶縁体ペーストとしては400〜60
0℃程度で溶融し、絶縁性の高いものが好ましく、例え
ば、PbO、SiO2、B2 3等のガラス成分とバイン
ダーとしてのポリマー、および適当な溶媒からなるガラ
スペースト等を挙げることができる。
【0024】導電性薄膜004を構成する材料の具体例
を挙げるならばPt,Ru,Ag,Au,Ti,In,
Cu,Cr,Fe,Zn,Sn,Ta,W,Pd等の金
属、PdO,SnO2,In23,PbO,Sb23
の酸化物、HfB2,ZrB2,LaB6,CeB6,YB
4,GdB4等のホウ化物、TiC,ZrC,HfC,T
aC,SiC,WC等の炭化物、TiN,ZrN,Hf
N等の窒化物、Si,Ge等の半導体およびカーボン等
であり、微粒子膜からなる。なお、ここで述べる微粒子
とは、複数の微粒子が集合した膜であり、その微細構造
として、微粒子が個々に分散配置した状態のみならず、
微粒子が互いに隣接、あるいは重なり合った状態(島状
も含む)の膜をさす。
【0025】その後、このようにして作製された電子源
基板を図4に示すように、リアプレート81上に固定し
た後、フェースプレート86(ガラス基板83の内面に
蛍光膜84とメタルバック85が形成されて構成され
る)を支持枠82を介して配置し、フェースプレート8
6、支持枠82、リアプレート81の接合部にフリット
ガラスを塗布し、焼成することで封着し、画像形成装置
を製造することができる。図中、X方向配線72は下配
線010、Y方向配線73は上配線016に相当する。
【0026】そして、フェースプレート86、支持枠8
2およびリアプレート81で構成される外囲器中は、1
×10-5〜1×10-7torr程度の真空度が維持され
ており、電子放出素子から放出された電子がメタルバッ
ク(加速電極)に加えられた数kVの高電圧で加速さ
れ、蛍光膜に衝突して発光が生ずる。
【0027】また、本願の配線基板の製造も、電子基板
の配線等の形成と同様に形成できる。この配線基板は回
路用の基板(プリント基板)として広く使用できる。
【0028】
【実施例】以下、実施例を挙げて本発明を詳しく説明す
るが、本発明はこれらの実施例に限定されるものではな
い。 [実施例1]第1の実施例を図3の製造工程図を参照し
つつ説明する。まず、洗浄されたガラス基板(ここで
は、ソーダライムガラス基板を使用)に、素子電極00
2、003を形成する(a)。本実施例では、膜の形成
方法としては、厚膜印刷法を使用した。ここで使用した
厚膜ペースト材料は、有機金属化合物等からなるMOD
ペースト(ノリタケ(株)製D−211A)で、金属成
分はAuである。印刷法はスクリーン印刷である。印刷
の後110℃で20分乾燥し、次に本焼成を実施する。
焼成温度は580℃で、ピーク保持時間は約8分であ
る。印刷、焼成後の膜厚は、0.3μmであった。ま
た、このとき同時に、外部駆動回路との接続用引き出し
電極(不図示)を形成する。このことにより、工程が1
工程短縮される。
【0029】次に、下配線010を厚膜スクリーン法で
形成する(b)。ペースト材料はノリタケ(株)NP−
4035Cを用いた。印刷後、110℃で20分乾燥
し、次に本焼成を実施する。焼成温度は480℃で、ピ
ーク保持時間は約8分である。印刷、焼成後の膜厚は、
10μmであった。
【0030】次に下配線と直角方向に分断された帯状に
帯状絶縁層012を形成する(c)。形成は厚膜スクリ
ーン法を用いた。ペーストはPbOを主成分としてガラ
スバインダーを混合したものである。印刷後、110℃
で20分乾燥し、次に本焼成を実施する。焼成温度は4
80℃で、ピーク保持時間は約8分である。次に交差部
絶縁膜を014を、下配線と平行方向に長い矩形状に厚
膜スクリーン印刷法で印刷した(d)。ペースト材料、
焼成条件は絶縁層012とおなじである。
【0031】最後に、下配線010と同様にして、上配
線016を形成した(e)。この上配線は素子電極と接
続している。形成方法は厚膜スクリーン印刷法を用い
た。以上でマトリクス配線の部分が完成する。
【0032】配線完成後、有機パラジウム(CCP42
30、奥野製薬(株)製)をスピンナーにより回転塗布
後、300℃で10分加熱処理を行い、PdOからなる
薄膜を全面に形成した。この薄膜は、Pdを主元素とす
る微粒子から構成され、その膜厚は10nm、シート抵
抗は5×104Ω/□であった。なお、ここで述べる微
粒子とは、複数の微粒子が集合した膜であり、その微細
構造として、微粒子が個々に分散配置した状態のみなら
ず、微粒子が互いに隣接、あるいは重なり合った状態
(島状も含む)の膜をさし、その粒径とは、この状態で
粒子形が認識可能な微粒子についての径をいう。この薄
膜をフォトリソグラフィ法を用いて、パターニングして
導電性薄膜004を形成し、フォーミング前の電子源基
板を作製した(f)。
【0033】上記工程で作製した電子源基板の配線交差
部近傍をSEMで観察したところ、配線印刷時の「だ
れ」はきわめて小さく素子電極間をつなぐこともなく、
また、配線間の短絡もなく良好なものだった。
【0034】次に、このようにして作製した電子源基板
を用いて、図4のような画像形成装置を構成した例を次
に示す。多数の表面伝導型電子放出素子74を作製した
電子源基板71をリアプレート81状に固定した後、電
子源基板の5mm上方にフェースプレート86(ガラス
基板83の内面に蛍光膜84とメタルバック85が形成
されて構成される)を支持枠82を介して配置し、フェ
ースプレート86、支持枠82、リアプレート81の接
合部にフリットガラスを塗布し、大気中あるいは窒素雰
囲気中で400〜500℃で10分間焼成することで封
着した。また、電子源基板とリアプレートの固定もフリ
ットガラスで行った。図中、X方向配線72は下配線0
10、Y方向配線73は上配線016に相当する。
【0035】蛍光膜84は、モノクロームの場合は蛍光
体のみからなるが、本実施例は、カラー表示用であるの
で、蛍光体はストライプ形状を採用し、先に黒色部材を
ストライプ状に形成し、その間隙部に各色に対応する蛍
光体を塗布して蛍光膜を作製した。黒色部材の材料は、
通常良く用いられる黒鉛を主成分とする材料を用いた。
蛍光体の塗布法はスラリー法を用いた。
【0036】また、メタルバック85は、蛍光膜作製
後、蛍光膜内面側表面の平滑化処理(通常フィルミング
と呼ばれる)を行い、その後Alを真空蒸着することで
作製した。フェースプレートには、さらに蛍光膜84の
導電性を高めるために、蛍光膜84の外面側に透明電極
を設けることもあるが、本実施例では、メタルバックの
みで十分な導電性が得られるので省略した。
【0037】前述の封着を行う際、各色の蛍光体と電子
放出素子を対応させなくてはいけないので、十分な位置
合わせを行った。以上のようにして完成したガラス容器
内の雰囲気を排気管(図示せず)を通じて真空ポンプに
て排気し、十分な真空度に達した後、容器外端子Dx1
〜DxmとDy1〜Dynを通じ、表面伝導型電子放出
素子74の素子電極間に電圧を印加し、導電性薄膜00
4を通電処理(フォーミング処理)する事により、電子
放出部005(図1参照)を作製した。このときのフォ
ーミング処理は図5に示す電圧波形(パルス幅T1は1
ms、パルス間隔T2は10msとし、三角波のピーク
値14V)で、約1×10-6torrの真空雰囲気下で
処理した。
【0038】次に1×10-6torr程度の真空度で排
気管をガスバーナーで熱して融着し、外囲器の封止を行
った。最後に、封止後の真空度を維持するために、ゲッ
ター処理を行った。これは、封止後に抵抗加熱により、
画像形成装置内の所定の位置(不図示)に配置されたゲ
ッターを加熱し、蒸着膜を形成する処理である。ゲッタ
ーはBaが主成分であった。この蒸着膜の吸着作用によ
り、例えば、1×10-5torrないし1×10-7to
rrの真空度を維持することができる。
【0039】以上の工程により画像形成装置が完成す
る。この画像形成装置の容器外端子Dx1〜DxmとD
y1〜Dynを通じ、走査信号および変調信号を印加
し、メタルバックには5kVの高電圧を印加して画像を
表示させたところ、非発光画素もなく良好な画像が表示
された。
【0040】[実施例2]本実施例では、実施例1にお
いて、素子電極、下配線を形成した後、帯状絶縁層01
2を印刷し120℃で20分の乾燥を行ったところまで
は実施例1と同様であるが、焼成することなく交差部絶
縁層014を印刷し120℃で20分の乾燥を行い、次
いで帯状絶縁層012と交差部絶縁層014の焼成を同
時に行った。焼成条件は、ピーク温度480℃、ピーク
保持時間は約8分である。このようにしてもだれ防止の
効果は変わらなかった。そして、焼成工程が一回ですむ
ので工程が簡略化された。以後実施例1と同様にして電
子源基板を作製し、次いで画像形成装置を製作した。本
実施例においても配線の交差部を実施例1と同様に評価
したところ、ショート箇所もなく良好であった。また、
画像形成装置も、実施例1と同様に良好な画像が表示で
きた。
【0041】[実施例3]次に、配線基板(プリント基
板、回路基板)を作製した例を図6を参照しながら説明
する。まず、洗浄されたガラス基板(ここでは、ソーダ
ライムガラス基板を使用)に下配線010を厚膜スクリ
ーン法で形成する(a)。ペースト材料はノリタケ
(株)NP−4035Cを用いた。印刷後、110℃で
20分乾燥し、次に本焼成を実施する。焼成温度は48
0℃で、ピーク保持時間は約8分である。印刷、焼成後
の膜厚は、10μmであった。
【0042】次に下配線と直角方向に分断された帯状の
絶縁層012を形成する(b)。形成は厚膜スクリーン
法を用いた。ペーストはPbOを主成分としてガラスバ
インダーを混合したものである。印刷後、110℃で2
0分乾燥し、次に本焼成を実施する。焼成温度は480
℃で、ピーク保持時間は約8分である。次に交差部絶縁
膜を014を下配線と平行法に長い矩形状に厚膜スクリ
ーン印刷法で印刷した(c)。ペースト材料、焼成条件
は絶縁層012とおなじである。
【0043】最後に、下配線010と同様にして、上配
線016を形成した(d)。この上配線は素子電極と接
続している。形成方法は厚膜スクリーン印刷法を用い
た。以上で本発明の配線基板が完成する。このように作
製した配線基板の配線交差部近傍をSEMで観察した
が、配線印刷時の「だれ」はきわめて小さく、また、配
線間の短絡もなく良好なものだった。
【0044】
【発明の効果】本発明によれば、上配線形成時のアライ
メントに対する余裕度が大きく、断線や短絡が起きにく
い電子源基板を使用する画像形成装置および配線基板を
提供することができる。また、本発明によれば、このよ
うな画像形成装置および配線基板を形成する際に「だ
れ」が起きにくく歩留まりの良い製造方法を提供するこ
とができる。
【図面の簡単な説明】
【図1】本発明の画像形成装置の電子源基板の1例を示
す図である。
【図2】本発明の画像形成装置の電子源基板の1例を示
す図である。
【図3】本発明の画像形成装置の電子源基板の製造工程
の1例を示す図である。
【図4】本発明の画像形成装置の表示パネルの一例を示
す模式図である。
【図5】フォーミング電圧波形を示す図である。
【図6】本発明の配線基板の製造工程の1例を示す図で
ある。
【符号の説明】
001:基板 002、003:素子電極 004:導電性薄膜 005:電子放出部 007:層間絶縁層 008:突出部分 010:下配線 012:帯状絶縁層 014:交差部絶縁層 016:上配線 71:電子源基板 72:X方向配線(下配線) 73:Y方向配線(上配線) 74:表面伝導型電子放出素子 76:層間絶縁層 81:リアプレート 82:支持枠 83:ガラス基板 84:蛍光膜 85:メタルバック 86:フェースプレート 88:外囲器
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01J 9/02 H05K 3/46 H05K 1/11 H05K 3/40 H01J 1/316 H01J 29/04 H01J 31/12

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 厚膜よりなる交差する複数の配線を有
    し、該配線間の交差部が層間絶縁層で絶縁された配線基
    板の製造方法において、 前記交差する複数の配線のうち、下側の配線を形成した
    後、上側の配線が形成されるべき位置の前記下側の配線
    との交差部を除いた部分に分断された帯状の絶縁膜を
    形成する工程と、前記交差部に前記帯状の絶縁膜の帯幅
    より幅の大きい絶縁膜を形成して前記層間絶縁層を形成
    する工程、次いで該層間絶縁層の上に前記側の配線
    を形成する工程とを有することを特徴とする配線基板の
    製造方法。
  2. 【請求項2】 電子放出部と一対の素子電極からなる電
    子放出素子がマトリクス状に複数配列され、該電子放出
    素子に信号を供給するための厚膜よりなる交差する複数
    の下配線と複数の上配線を有し、該下配線と該上配線と
    の交差部が層間絶縁層にて絶縁されている電子源基板を
    使用する画像形成装置の製造方法において、 前記下配線を形成した後、前記上配線が形成されるべき
    位置の前記下配線との交差部を除いた部分に分断され
    た帯状の絶縁膜を形成する工程と、前記交差部に前記帯
    状の絶縁膜の帯幅より幅の大きい絶縁膜を形成して前記
    層間絶縁層を形成する工程、次いで該層間絶縁層の上
    前記上配線を形成する工程とを有することを特徴とす
    る画像形成装置の製造方法。
JP09535696A 1996-04-17 1996-04-17 配線基板および画像形成装置の製造方法 Expired - Lifetime JP3450581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP09535696A JP3450581B2 (ja) 1996-04-17 1996-04-17 配線基板および画像形成装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09535696A JP3450581B2 (ja) 1996-04-17 1996-04-17 配線基板および画像形成装置の製造方法

Publications (2)

Publication Number Publication Date
JPH09283060A JPH09283060A (ja) 1997-10-31
JP3450581B2 true JP3450581B2 (ja) 2003-09-29

Family

ID=14135380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09535696A Expired - Lifetime JP3450581B2 (ja) 1996-04-17 1996-04-17 配線基板および画像形成装置の製造方法

Country Status (1)

Country Link
JP (1) JP3450581B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6808435B2 (en) 2000-10-11 2004-10-26 Matsushita Electric Industrial Co., Ltd. Paint for forming insulating film, and plasma display panel using the paint and method of manufacturing the same

Also Published As

Publication number Publication date
JPH09283060A (ja) 1997-10-31

Similar Documents

Publication Publication Date Title
JP3624041B2 (ja) 導電性フリットを用いた画像表示装置
JP3217629B2 (ja) 電子源、該電子源を用いた画像形成装置、前記電子源の製造方法および前記画像形成装置の製造方法
JP3372720B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JP3450581B2 (ja) 配線基板および画像形成装置の製造方法
JP3397738B2 (ja) 電子源および画像形成装置
JP3744978B2 (ja) 画像形成装置
JP3222338B2 (ja) 電子源および画像形成装置の製造方法
JP3302256B2 (ja) 電子放出素子、電子源基板および画像形成装置の製造方法
JP3332673B2 (ja) 電子源基板および画像形成装置ならびにそれらの製造方法
JPH08162001A (ja) 電子源基板、電子源、画像形成装置及びそれらの製造方法
JP3450533B2 (ja) 電子源基板および画像形成装置の製造方法
JP3159909B2 (ja) 細粒化フリットガラスの塗布方法及び細粒化フリットガラスを用いた画像表示装置
JP3402891B2 (ja) 電子源および表示パネル
JP3387710B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
JP3450565B2 (ja) 電子源基板および画像形成装置の製造方法
JP3459705B2 (ja) 電子源基板の製造方法、及び画像形成装置の製造方法
JPH09283061A (ja) 画像形成装置およびその製造方法
JP3472033B2 (ja) 電子源基板の製造方法および画像形成装置の製造方法
JP3226442B2 (ja) 画像形成装置
JP3524278B2 (ja) 画像形成装置
JP3459720B2 (ja) 電子源の製造方法および画像形成装置の製造方法
JPH09277586A (ja) 電子源、画像形成装置及びその製造方法
JP3207990B2 (ja) 平板型画像形成装置
JPH09283064A (ja) 画像形成装置およびその製造方法
JPH09219163A (ja) 配線形成方法、該方法により形成したマトリクス配線、電子源の製造方法、電子源及び画像表示装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070711

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080711

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090711

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100711

Year of fee payment: 7