JP3348265B2 - 架間転送制御方式 - Google Patents
架間転送制御方式Info
- Publication number
- JP3348265B2 JP3348265B2 JP06738595A JP6738595A JP3348265B2 JP 3348265 B2 JP3348265 B2 JP 3348265B2 JP 06738595 A JP06738595 A JP 06738595A JP 6738595 A JP6738595 A JP 6738595A JP 3348265 B2 JP3348265 B2 JP 3348265B2
- Authority
- JP
- Japan
- Prior art keywords
- unit
- sub
- frame
- processor
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
- H04J3/085—Intermediate station arrangements, e.g. for branching, for tapping-off for ring networks, e.g. SDH/SONET rings, self-healing rings, meashed SDH/SONET networks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Selective Calling Equipment (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ伝送装置等の複
数の架構成に於ける主架と副架との間の架間転送制御方
式に関する。大容量のデータを伝送するデータ伝送装置
は、単一の架構成では対処できないので、複数の架構成
とし、架間をケーブルで接続して各種のデータを転送す
ることになる。このような架間の転送構成を簡単化する
ことが要望されている。
数の架構成に於ける主架と副架との間の架間転送制御方
式に関する。大容量のデータを伝送するデータ伝送装置
は、単一の架構成では対処できないので、複数の架構成
とし、架間をケーブルで接続して各種のデータを転送す
ることになる。このような架間の転送構成を簡単化する
ことが要望されている。
【０００２】
【従来の技術】図６は従来例の単一架構成の説明図であ
り、６０は架、６１は制御系プロセッサ（ＣＰＵ）、６
２は監視系プロセッサ（ＣＰＵ）、６３，６４はクロッ
ク発生器、６５はユニット（ＵＮＩＴ１〜ＵＮＩＴｎ）
である。単一の架に制御系プロセッサ６１と監視系プロ
セッサ６２と複数のユニット６５とが実装されて、例え
ば、伝送装置が構成される。各ユニット６５は架６０の
実装位置に挿入することによってバックボードの配線を
介して制御系プロセッサ６１及び監視系プロセッサ６２
と接続される。
り、６０は架、６１は制御系プロセッサ（ＣＰＵ）、６
２は監視系プロセッサ（ＣＰＵ）、６３，６４はクロッ
ク発生器、６５はユニット（ＵＮＩＴ１〜ＵＮＩＴｎ）
である。単一の架に制御系プロセッサ６１と監視系プロ
セッサ６２と複数のユニット６５とが実装されて、例え
ば、伝送装置が構成される。各ユニット６５は架６０の
実装位置に挿入することによってバックボードの配線を
介して制御系プロセッサ６１及び監視系プロセッサ６２
と接続される。
【０００３】伝送装置として運用中に、制御系プロセッ
サ６１と監視系プロセッサ６２とから各ユニット６５に
コマンド信号ＣＭＤが送出され、それに対するユニット
６５からのステータス信号ＳＴが制御系プロセッサ６１
又は監視系プロセッサ６２に送出されて、各ユニットは
制御系プロセッサ６１及び監視系プロセッサ６２によっ
て各種の制御及び監視が行われる。
サ６１と監視系プロセッサ６２とから各ユニット６５に
コマンド信号ＣＭＤが送出され、それに対するユニット
６５からのステータス信号ＳＴが制御系プロセッサ６１
又は監視系プロセッサ６２に送出されて、各ユニットは
制御系プロセッサ６１及び監視系プロセッサ６２によっ
て各種の制御及び監視が行われる。
【０００４】図７は従来例の複数架構成の説明図であ
り、７０ａは主架、７０ｂは副架、７１ａ，７１ｂは制
御系プロセッサ、７２ａ，７２ｂは監視系プロセッサ、
７３ａ，７３ｂ，７４ａ，７４ｂはクロック発生器、７
５ａ，７５ｂはユニット（ＵＮＩＴ１’〜ＵＮＩＴ
ｎ’，ＵＮＩＴ１〜ＵＮＩＴｎ）、ＣＭＤはコマンド信
号、ＳＴはステータス信号である。
り、７０ａは主架、７０ｂは副架、７１ａ，７１ｂは制
御系プロセッサ、７２ａ，７２ｂは監視系プロセッサ、
７３ａ，７３ｂ，７４ａ，７４ｂはクロック発生器、７
５ａ，７５ｂはユニット（ＵＮＩＴ１’〜ＵＮＩＴ
ｎ’，ＵＮＩＴ１〜ＵＮＩＴｎ）、ＣＭＤはコマンド信
号、ＳＴはステータス信号である。
【０００５】例えば、伝送装置の処理量が多くなった場
合、単一の架構成で不足することから、複数の架構成を
採用することになる。その場合に、図７に示すように、
同一構成の主架７０ａと副架７０ｂとを設け、主架７０
ａ内では、制御系プロセッサ７１ａと監視系プロセッサ
７２ａとにより複数のユニット７５ａの制御，監視を行
い、又副架７０ｂ内では、制御系プロセッサ７１ｂと監
視系プロセッサ７２ｂとにより複数のユニット７５ｂの
制御，監視を行い、主架７０ａの制御系プロセッサ７１
ａと副架７０ｂの制御系プロセッサ７１ｂとの間及び主
架７０ａの監視系プロセッサ７２ａと副架７０ｂの監視
系プロセッサ７２ｂとの間をそれぞれ接続して通信を行
い、装置全体の制御及び管理を行うことになる。
合、単一の架構成で不足することから、複数の架構成を
採用することになる。その場合に、図７に示すように、
同一構成の主架７０ａと副架７０ｂとを設け、主架７０
ａ内では、制御系プロセッサ７１ａと監視系プロセッサ
７２ａとにより複数のユニット７５ａの制御，監視を行
い、又副架７０ｂ内では、制御系プロセッサ７１ｂと監
視系プロセッサ７２ｂとにより複数のユニット７５ｂの
制御，監視を行い、主架７０ａの制御系プロセッサ７１
ａと副架７０ｂの制御系プロセッサ７１ｂとの間及び主
架７０ａの監視系プロセッサ７２ａと副架７０ｂの監視
系プロセッサ７２ｂとの間をそれぞれ接続して通信を行
い、装置全体の制御及び管理を行うことになる。
【０００６】図８は従来例の複数架構成の説明図であ
り、図７の場合は、架毎に制御系プロセッサと監視系プ
ロセッサとを設けるものであるから、システム全体が複
雑且つ高価となる。そこで、制御系プロセッサ（ＣＰ
Ｕ）８１と監視系プロセッサ８２（ＣＰＵ）とを実装し
た主架８０ａに対して、複数のユニット８４（ＵＮＩＴ
１〜ＵＮＩＴｎ）を搭載した副架８０ｂとの間をケーブ
ル８３で接続し、主架８０ａの制御系プロセッサ８１と
監視系プロセッサ８２とにより、主架８０ａに実装した
ユニット（図示を省略）と共に、副架８０ｂに実装した
ユニット８４の制御，監視を行うことになる。
り、図７の場合は、架毎に制御系プロセッサと監視系プ
ロセッサとを設けるものであるから、システム全体が複
雑且つ高価となる。そこで、制御系プロセッサ（ＣＰ
Ｕ）８１と監視系プロセッサ８２（ＣＰＵ）とを実装し
た主架８０ａに対して、複数のユニット８４（ＵＮＩＴ
１〜ＵＮＩＴｎ）を搭載した副架８０ｂとの間をケーブ
ル８３で接続し、主架８０ａの制御系プロセッサ８１と
監視系プロセッサ８２とにより、主架８０ａに実装した
ユニット（図示を省略）と共に、副架８０ｂに実装した
ユニット８４の制御，監視を行うことになる。
【０００７】
【発明が解決しようとする課題】図７に示す従来例は、
主架７０ａ及び副架７０ｂにそれぞれ制御系プロセッサ
７１ａ，７１ｂと監視系プロセッサ７２ａ，７２ｂとを
搭載することにより、ユニット７５ａ，７５ｂの制御，
監視を行うもので、架間の接続構成は比較的簡単である
が、各架の構成が複雑且つ高価となる欠点がある。
主架７０ａ及び副架７０ｂにそれぞれ制御系プロセッサ
７１ａ，７１ｂと監視系プロセッサ７２ａ，７２ｂとを
搭載することにより、ユニット７５ａ，７５ｂの制御，
監視を行うもので、架間の接続構成は比較的簡単である
が、各架の構成が複雑且つ高価となる欠点がある。
【０００８】これに対して、図８に示す従来例は、主架
８０ａに搭載した制御系プロセッサ８１と監視系プロセ
ッサ８２とにより、副架８０ｂのユニット８４の制御，
監視を行うもので、図７に示す構成に比較して廉価な構
成となる。しかし、主架８０ａと副架８０ｂとの間はケ
ーブル８３によって接続することになり、その場合に、
制御系プロセッサ８１及び監視系プロセッサ８２と、副
架８０ｂの各ユニット８５との間を接続するケーブル８
３は、副架８０ｂに実装するユニット数に対応して本数
が増加し、接続作業が煩雑となると共に、誤接続の問題
が生じる。本発明は、主架と副架との間の接続構成を簡
単化することを目的とする。
８０ａに搭載した制御系プロセッサ８１と監視系プロセ
ッサ８２とにより、副架８０ｂのユニット８４の制御，
監視を行うもので、図７に示す構成に比較して廉価な構
成となる。しかし、主架８０ａと副架８０ｂとの間はケ
ーブル８３によって接続することになり、その場合に、
制御系プロセッサ８１及び監視系プロセッサ８２と、副
架８０ｂの各ユニット８５との間を接続するケーブル８
３は、副架８０ｂに実装するユニット数に対応して本数
が増加し、接続作業が煩雑となると共に、誤接続の問題
が生じる。本発明は、主架と副架との間の接続構成を簡
単化することを目的とする。
【０００９】
【課題を解決するための手段】本発明の架間転送制御方
式は、図１を参照して説明すると、（１）制御系プロセ
ッサ（ＣＰＵ）３と監視系プロセッサ（ＣＰＵ）４とを
少なくとも実装した主架１と、複数のユニットＵＮＩＴ
１〜ＵＮＩＴｎを実装した副架２との間の架間転送制御
方式に於いて、主架１の制御系プロセッサ３と監視系プ
ロセッサ４からの信号を多重化する主架側多重化部（Ｍ
ＵＸ）５と、この主架側多重化部５からの多重化信号を
分離して副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎに分
配する副架側多重分離部（ＤＥＭＵＸ）１１と、副架２
のユニットＵＮＩＴ１〜ＵＮＩＴｎからの信号を多重化
する副架側多重化部（ＭＵＸ）１２と、この副架側多重
化部１２からの多重化信号を分離して主架１の制御系プ
ロセッサ３及び監視系プロセッサ４に分配する主架側多
重分離部（ＤＥＭＵＸ）１２とを設け、主架側多重化部
５は、多重化用のクロック発生器９を備え、このクロッ
ク発生器９からのクロック信号の位相と、制御系プロセ
ッサ３及び監視系プロセッサ４のクロック発生器７，８
からのクロック信号の位相との差に対応したスタッフ多
重化を行い、副架側多重分離部は、主架側多重化部５か
らの多重化信号に位相同期してクロック信号を発生する
位相同期発振器１３を備え、主架側多重化部５からのス
タッフ多重化された多重化信号をスタッフ同期によって
多重分離して、ユニットＵＮＩＴ１〜ＵＮＩＴｎに分配
する。
式は、図１を参照して説明すると、（１）制御系プロセ
ッサ（ＣＰＵ）３と監視系プロセッサ（ＣＰＵ）４とを
少なくとも実装した主架１と、複数のユニットＵＮＩＴ
１〜ＵＮＩＴｎを実装した副架２との間の架間転送制御
方式に於いて、主架１の制御系プロセッサ３と監視系プ
ロセッサ４からの信号を多重化する主架側多重化部（Ｍ
ＵＸ）５と、この主架側多重化部５からの多重化信号を
分離して副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎに分
配する副架側多重分離部（ＤＥＭＵＸ）１１と、副架２
のユニットＵＮＩＴ１〜ＵＮＩＴｎからの信号を多重化
する副架側多重化部（ＭＵＸ）１２と、この副架側多重
化部１２からの多重化信号を分離して主架１の制御系プ
ロセッサ３及び監視系プロセッサ４に分配する主架側多
重分離部（ＤＥＭＵＸ）１２とを設け、主架側多重化部
５は、多重化用のクロック発生器９を備え、このクロッ
ク発生器９からのクロック信号の位相と、制御系プロセ
ッサ３及び監視系プロセッサ４のクロック発生器７，８
からのクロック信号の位相との差に対応したスタッフ多
重化を行い、副架側多重分離部は、主架側多重化部５か
らの多重化信号に位相同期してクロック信号を発生する
位相同期発振器１３を備え、主架側多重化部５からのス
タッフ多重化された多重化信号をスタッフ同期によって
多重分離して、ユニットＵＮＩＴ１〜ＵＮＩＴｎに分配
する。
【００１０】（２）又制御系プロセッサ（ＣＰＵ）３と
監視系プロセッサ（ＣＰＵ）４とを少なくとも実装した
主架１と、複数のユニットＵＮＩＴ１〜ＵＮＩＴｎを実
装した副架２との間の架間転送制御方式に於いて、主架
１の制御系プロセッサ３と監視系プロセッサ４からの信
号を多重化する主架側多重化部（ＭＵＸ）５と、この主
架側多重架部５からの多重化信号を分離して副架２のユ
ニットＵＮＩＴ１〜ＵＮＩＴｎに分配する副側多重分離
部（ＤＥＭＵＸ）１１と、副架２のユニットＵＮＩＴ１
〜ＵＮＩＴｎからの信号を多重化する副架側多重化部
（ＭＵＸ）１２と、この副架側多重化部１２からの多重
化信号を分離して主架１の制御系プロセッサ３と監視系
プロセッサ４に分配する主架側多重分離部（ＤＥＭＵ
Ｘ）６とを設け、主架側多重化部５は、多重化用のクロ
ック発生器９を備え、このクロック発生器９からのクロ
ック信号を制御系プロセッサ３と監視系プロセッサ４と
主架側多重分離部６とに供給すると共に、副架側多重化
部１１及び副架側多重分離部１２に供給し、このクロッ
ク信号を基に、制御系プロセッサ３及び監視系プロセッ
サ４からの副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎに
対する信号を多重化して副架２へ転送し、副架側多重分
離部１２は主架側多重化部５からの多重化信号を分離し
てユニットＵＮＩＴ１〜ＵＮＩＴｎに分配する。
監視系プロセッサ（ＣＰＵ）４とを少なくとも実装した
主架１と、複数のユニットＵＮＩＴ１〜ＵＮＩＴｎを実
装した副架２との間の架間転送制御方式に於いて、主架
１の制御系プロセッサ３と監視系プロセッサ４からの信
号を多重化する主架側多重化部（ＭＵＸ）５と、この主
架側多重架部５からの多重化信号を分離して副架２のユ
ニットＵＮＩＴ１〜ＵＮＩＴｎに分配する副側多重分離
部（ＤＥＭＵＸ）１１と、副架２のユニットＵＮＩＴ１
〜ＵＮＩＴｎからの信号を多重化する副架側多重化部
（ＭＵＸ）１２と、この副架側多重化部１２からの多重
化信号を分離して主架１の制御系プロセッサ３と監視系
プロセッサ４に分配する主架側多重分離部（ＤＥＭＵ
Ｘ）６とを設け、主架側多重化部５は、多重化用のクロ
ック発生器９を備え、このクロック発生器９からのクロ
ック信号を制御系プロセッサ３と監視系プロセッサ４と
主架側多重分離部６とに供給すると共に、副架側多重化
部１１及び副架側多重分離部１２に供給し、このクロッ
ク信号を基に、制御系プロセッサ３及び監視系プロセッ
サ４からの副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎに
対する信号を多重化して副架２へ転送し、副架側多重分
離部１２は主架側多重化部５からの多重化信号を分離し
てユニットＵＮＩＴ１〜ＵＮＩＴｎに分配する。
【００１１】（３）又それぞれクロック発生器７，８を
有する制御系プロセッサ（ＣＰＵ）３と監視系プロセッ
サ（ＣＰＵ）２とを少なくとも実装した主架１と、複数
のユニットＵＮＩＴ１〜ＵＮＩＴｎを実装した副架２と
の間の架間転送制御方式に於いて、クロック発生器９を
備えて、このクロック発生器９からのクロック信号に基
づいて主架１の制御系プロセッサ３及び監視系プロセッ
サ４からの信号を多重化する主架側多重化部５と、この
主架側多重化部５からの多重化信号を分離して副架のユ
ニットＵＮＩＴ１〜ＵＮＩＴｎに分配する副架側多重分
離部１１と、副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎ
からの信号を多重化する副架側多重化部１２と、この副
架側多重化部１２からの多重化信号を分離して主架１の
制御系プロセッサ３及び監視系プロセッサ４に分配する
主架側多重分離部６とを設け、主架１の制御系プロセッ
サ３及び監視系プロセッサ４は、副架２を接続した時
に、主架側多重化部５のクロック発生器９からのクロッ
ク信号によって動作し、副架２を切り離した時に、それ
ぞれのクロック発生器からのクロック信号によって動作
する切替部を備え、副架２と接続された時の主架側多重
化部５は、この主架側多重化部５からのクロック信号を
制御系プロセッサ３と監視系プロセッサ４とに切替部を
介して供給すると共に、副架側多重化部１２及び副架側
多重分離部１１に供給し、且つこのクロック信号を基
に、制御系プロセッサ３及び監視系プロセッサ４からの
ユニットＵＮＩＴ１〜ＵＮＩＴｎに対する信号を多重化
して副架２へ転送し、副架側多重分離部１１は、主架側
多重化部５からの多重化信号を分離してユニットＵＮＩ
Ｔ１〜ＵＮＩＴｎに分配する。
有する制御系プロセッサ（ＣＰＵ）３と監視系プロセッ
サ（ＣＰＵ）２とを少なくとも実装した主架１と、複数
のユニットＵＮＩＴ１〜ＵＮＩＴｎを実装した副架２と
の間の架間転送制御方式に於いて、クロック発生器９を
備えて、このクロック発生器９からのクロック信号に基
づいて主架１の制御系プロセッサ３及び監視系プロセッ
サ４からの信号を多重化する主架側多重化部５と、この
主架側多重化部５からの多重化信号を分離して副架のユ
ニットＵＮＩＴ１〜ＵＮＩＴｎに分配する副架側多重分
離部１１と、副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎ
からの信号を多重化する副架側多重化部１２と、この副
架側多重化部１２からの多重化信号を分離して主架１の
制御系プロセッサ３及び監視系プロセッサ４に分配する
主架側多重分離部６とを設け、主架１の制御系プロセッ
サ３及び監視系プロセッサ４は、副架２を接続した時
に、主架側多重化部５のクロック発生器９からのクロッ
ク信号によって動作し、副架２を切り離した時に、それ
ぞれのクロック発生器からのクロック信号によって動作
する切替部を備え、副架２と接続された時の主架側多重
化部５は、この主架側多重化部５からのクロック信号を
制御系プロセッサ３と監視系プロセッサ４とに切替部を
介して供給すると共に、副架側多重化部１２及び副架側
多重分離部１１に供給し、且つこのクロック信号を基
に、制御系プロセッサ３及び監視系プロセッサ４からの
ユニットＵＮＩＴ１〜ＵＮＩＴｎに対する信号を多重化
して副架２へ転送し、副架側多重分離部１１は、主架側
多重化部５からの多重化信号を分離してユニットＵＮＩ
Ｔ１〜ＵＮＩＴｎに分配する。
【００１２】（４）又制御系プロセッサ（ＣＰＵ）３と
監視系プロセッサ（ＣＰＵ）４とを少なくとも実装した
主架１と、複数のユニットＵＮＩＴ１〜ＵＮＩＴｎを実
装した副架２との間の架間転送制御方式に於いて、主架
１の制御系プロセッサ３及び監視系プロセッサ４からの
信号を送出する主架側セレクタと、この主架側セレクタ
からの信号をユニットＵＮＩＴ１〜ＵＮＩＴｎに分配す
る副架側セレクタとを設け、主架１からの信号を転送す
る副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎ又は主架１
へ信号を転送する副架２のユニットＵＮＩＴ１〜ＵＮＩ
Ｔｎを選択するように、主架側セレクタ及び副架側セレ
クタを制御する。
監視系プロセッサ（ＣＰＵ）４とを少なくとも実装した
主架１と、複数のユニットＵＮＩＴ１〜ＵＮＩＴｎを実
装した副架２との間の架間転送制御方式に於いて、主架
１の制御系プロセッサ３及び監視系プロセッサ４からの
信号を送出する主架側セレクタと、この主架側セレクタ
からの信号をユニットＵＮＩＴ１〜ＵＮＩＴｎに分配す
る副架側セレクタとを設け、主架１からの信号を転送す
る副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎ又は主架１
へ信号を転送する副架２のユニットＵＮＩＴ１〜ＵＮＩ
Ｔｎを選択するように、主架側セレクタ及び副架側セレ
クタを制御する。
【００１３】（５）又主架側セレクタ及び副架側セレク
タは、制御系プロセッサ３及び監視系プロセッサ４と、
副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎとの間の信号
種別対応に設けることができる。
タは、制御系プロセッサ３及び監視系プロセッサ４と、
副架２のユニットＵＮＩＴ１〜ＵＮＩＴｎとの間の信号
種別対応に設けることができる。
【００１４】（６）又主架側セレクタ及び副架側セレク
タは、制御系プロセッサ３と監視系プロセッサ４とに対
応して設けることができる。
タは、制御系プロセッサ３と監視系プロセッサ４とに対
応して設けることができる。
【００１５】（７）制御系プロセッサ３と監視系プロセ
ッサとはそれぞれクロック発生器７，８を備え、且つ主
架側セレクタはクロック発生器を備え、主架１の制御系
プロセッサ３及び監視系プロセッサ４は、副架２を接続
した時に、主側セレクタのクロック発生器からのクロッ
ク信号によって動作し、副架２を切り離した時に、それ
ぞれのクロック発生器からのクロック信号によって動作
する切替部を設けることができる。
ッサとはそれぞれクロック発生器７，８を備え、且つ主
架側セレクタはクロック発生器を備え、主架１の制御系
プロセッサ３及び監視系プロセッサ４は、副架２を接続
した時に、主側セレクタのクロック発生器からのクロッ
ク信号によって動作し、副架２を切り離した時に、それ
ぞれのクロック発生器からのクロック信号によって動作
する切替部を設けることができる。
【００１６】
（１）制御系プロセッサ３と監視系プロセッサ４とは、
それぞれクロック発生器７，８を有し、又主架側多重化
部５は多重化用のクロック発生器９を有し、主架側多重
化部５に於いて制御系プロセッサ３及び監視系プロセッ
サ４からのコマンド信号ＣＭＤを多重化する時、主架側
多重化部５のクロック発生器９からのクロック信号を基
にスタッフパルスの挿抜によるスタッフ多重化し、１本
のケーブル１５を介して副架２へ転送する。副架側多重
分離部１１は、多重化信号に位相同期してスタッフパル
スの削除等によってユニットＵＮＩＴ１〜ＵＮＩＴｎ対
応に多重分離して分配する。又各ユニットＵＮＩＴ１〜
ＵＮＩＴｎからのステータス信号ＳＴをクロック発生器
１４からのクロック信号を基に副架側多重化部１２に於
いて多重化し、１本のケーブル１６を介して主架１へ転
送する。主架側多重分離部６は、多重化信号に位相同期
する位相同期発振器１０からのクロック信号も基に多重
分離して制御系プロセッサ３及び監視系プロセッサ４に
ユニットＵＮＩＴ１〜ＵＮＩＴｎ対応のステータス信号
ＳＴを転送する。
それぞれクロック発生器７，８を有し、又主架側多重化
部５は多重化用のクロック発生器９を有し、主架側多重
化部５に於いて制御系プロセッサ３及び監視系プロセッ
サ４からのコマンド信号ＣＭＤを多重化する時、主架側
多重化部５のクロック発生器９からのクロック信号を基
にスタッフパルスの挿抜によるスタッフ多重化し、１本
のケーブル１５を介して副架２へ転送する。副架側多重
分離部１１は、多重化信号に位相同期してスタッフパル
スの削除等によってユニットＵＮＩＴ１〜ＵＮＩＴｎ対
応に多重分離して分配する。又各ユニットＵＮＩＴ１〜
ＵＮＩＴｎからのステータス信号ＳＴをクロック発生器
１４からのクロック信号を基に副架側多重化部１２に於
いて多重化し、１本のケーブル１６を介して主架１へ転
送する。主架側多重分離部６は、多重化信号に位相同期
する位相同期発振器１０からのクロック信号も基に多重
分離して制御系プロセッサ３及び監視系プロセッサ４に
ユニットＵＮＩＴ１〜ＵＮＩＴｎ対応のステータス信号
ＳＴを転送する。
【００１７】（２）又主架側多重化部５のクロック発生
器９からのクロック信号を制御系プロセッサ３と監視系
プロセッサ４とに供給することにより、主架１内は同一
のクロック信号によって動作する。従って、主架側多重
化部５は単純な多重化処理によって制御系プロセッサ３
と監視系プロセッサ４とからのコマンド信号ＣＭＤを多
重化して副架２へ転送する。副架側多重分離部１１は、
多重化信号に位相同期する位相同期発振器１３からのク
ロック信号を基に多重化信号を分離し、各ユニットＵＮ
ＩＴ１〜ＵＮＩＴｎに分配する。副架２の各ユニットＵ
ＮＩＴ１〜ＵＮＩＴｎからのステータス信号ＳＴは、前
述の場合と同様に、副架側多重化部１２によって多重化
して主架１へ転送し、主架側多重分離部６によって分離
して制御系プロセッサ３及び監視系プロセッサ４へ転送
する。
器９からのクロック信号を制御系プロセッサ３と監視系
プロセッサ４とに供給することにより、主架１内は同一
のクロック信号によって動作する。従って、主架側多重
化部５は単純な多重化処理によって制御系プロセッサ３
と監視系プロセッサ４とからのコマンド信号ＣＭＤを多
重化して副架２へ転送する。副架側多重分離部１１は、
多重化信号に位相同期する位相同期発振器１３からのク
ロック信号を基に多重化信号を分離し、各ユニットＵＮ
ＩＴ１〜ＵＮＩＴｎに分配する。副架２の各ユニットＵ
ＮＩＴ１〜ＵＮＩＴｎからのステータス信号ＳＴは、前
述の場合と同様に、副架側多重化部１２によって多重化
して主架１へ転送し、主架側多重分離部６によって分離
して制御系プロセッサ３及び監視系プロセッサ４へ転送
する。
【００１８】（３）又制御系プロセッサ３と監視系プロ
セッサ４と主架側多重化部５とはそれぞれクロック発生
器７，８，９を有し、主架側多重化部５及び主架側多重
分離部６を実装して副架２と接続する場合は、主架側多
重化部５のクロック発生器９からのクロック信号を各部
に供給し、このクロック信号を基に多重化及び多重分離
を行い、副架２を切り離して主架１のみとすると、主架
側多重化部５及び主架側多重分離部６を未実装状態とす
るから、制御系プロセッサ３及び監視系プロセッサ４
は、それぞれのクロック発生器７，８からのクロック信
号によって動作する。即ち、切替部によって副架２を接
続する場合と接続しない場合とに於いて、クロック信号
供給の経路の切替えを行うものである。
セッサ４と主架側多重化部５とはそれぞれクロック発生
器７，８，９を有し、主架側多重化部５及び主架側多重
分離部６を実装して副架２と接続する場合は、主架側多
重化部５のクロック発生器９からのクロック信号を各部
に供給し、このクロック信号を基に多重化及び多重分離
を行い、副架２を切り離して主架１のみとすると、主架
側多重化部５及び主架側多重分離部６を未実装状態とす
るから、制御系プロセッサ３及び監視系プロセッサ４
は、それぞれのクロック発生器７，８からのクロック信
号によって動作する。即ち、切替部によって副架２を接
続する場合と接続しない場合とに於いて、クロック信号
供給の経路の切替えを行うものである。
【００１９】（４）又主架側セレクタと副架側セレクタ
とを同期させるもので、制御系プロセッサ３から副架２
の例えばユニットＵＮＩＴ１へのコマンド信号ＣＭＤ
を、主架側セレクタが選択して副架２へ転送すると、副
架側セレクタは、このコマンド信号ＣＭＤをユニットＵ
ＮＩＴ１へ転送するように選択する。又副架２の例えば
ユニットＵＮＩＴ１からの制御系プロセッサ３に対する
ステータス信号ＳＴを、副架側セレクタが選択して主架
１へ転送すると、主架側セレクタは、このステータス信
号ＳＴを制御系プロセッサ３へ転送するように選択す
る。
とを同期させるもので、制御系プロセッサ３から副架２
の例えばユニットＵＮＩＴ１へのコマンド信号ＣＭＤ
を、主架側セレクタが選択して副架２へ転送すると、副
架側セレクタは、このコマンド信号ＣＭＤをユニットＵ
ＮＩＴ１へ転送するように選択する。又副架２の例えば
ユニットＵＮＩＴ１からの制御系プロセッサ３に対する
ステータス信号ＳＴを、副架側セレクタが選択して主架
１へ転送すると、主架側セレクタは、このステータス信
号ＳＴを制御系プロセッサ３へ転送するように選択す
る。
【００２０】（５）又主架側セレクタと副架側セレクタ
とを、主架１と副架２との間の信号種別毎に設ける。こ
の場合、信号種別数が多くなっても、主架１と副架２と
の間の転送速度を高くしなくても信号種別毎に転送する
ことができる。
とを、主架１と副架２との間の信号種別毎に設ける。こ
の場合、信号種別数が多くなっても、主架１と副架２と
の間の転送速度を高くしなくても信号種別毎に転送する
ことができる。
【００２１】（６）又制御系プロセッサ３及び監視系プ
ロセッサ４は、例えば、ユニットに対するコマンド信号
ＣＭＤの送出後、ステータス信号ＳＴを受信することに
なり、同時にコマンド信号ＣＭＤ送出とステータス信号
ＳＴ受信とを行わないから、制御系プロセッサ３対応の
主架側セレクタと副架側セレクタと、監視系プロセッサ
４対応の主架側セレクタと副架側セレクタとを設けて、
主架１と副架２との間でコマンド信号ＣＭＤやステータ
ス信号ＳＴ等の転送を行うことができる。
ロセッサ４は、例えば、ユニットに対するコマンド信号
ＣＭＤの送出後、ステータス信号ＳＴを受信することに
なり、同時にコマンド信号ＣＭＤ送出とステータス信号
ＳＴ受信とを行わないから、制御系プロセッサ３対応の
主架側セレクタと副架側セレクタと、監視系プロセッサ
４対応の主架側セレクタと副架側セレクタとを設けて、
主架１と副架２との間でコマンド信号ＣＭＤやステータ
ス信号ＳＴ等の転送を行うことができる。
【００２２】（７）又副架２を設けた場合は、主架側セ
レクタのクロック発生器からのクロック信号を制御系プ
ロセッサ３と監視系プロセッサ４とに供給し、コマンド
信号ＣＭＤの送出やステータス信号ＳＴの受信処理等を
行わせ、副架２を接続しない場合は、制御系プロセッサ
３と監視系プロセッサ４とは、それぞれのクロック発生
器７，８からのクロック信号によって動作させる。即
ち、切替部によってクロック信号の切替えを行わせる。
レクタのクロック発生器からのクロック信号を制御系プ
ロセッサ３と監視系プロセッサ４とに供給し、コマンド
信号ＣＭＤの送出やステータス信号ＳＴの受信処理等を
行わせ、副架２を接続しない場合は、制御系プロセッサ
３と監視系プロセッサ４とは、それぞれのクロック発生
器７，８からのクロック信号によって動作させる。即
ち、切替部によってクロック信号の切替えを行わせる。
【００２３】
【実施例】図１は本発明の第１の実施例の説明図であ
り、１は主架、２は副架、３は制御系プロセッサ（ＣＰ
Ｕ）、４は監視系プロセッサ（ＣＰＵ）、５は主架側多
重化部（ＭＵＸ）、６は主架側多重分離部（ＤＥＭＵ
Ｘ）、７，８，９はクロック発生器、１０，１３は位相
同期発振器、１１は副架側多重分離部（ＤＥＭＵＸ）、
１２は副架側多重化部（ＭＵＸ）、１５，１６はケーブ
ル、１７はユニット（ＵＮＩＴ１〜ＵＮＩＴｎ）であ
り、主架１と副架２との間にコマンド信号ＣＭＤとステ
ータス信号ＳＴとを転送する場合を示す。
り、１は主架、２は副架、３は制御系プロセッサ（ＣＰ
Ｕ）、４は監視系プロセッサ（ＣＰＵ）、５は主架側多
重化部（ＭＵＸ）、６は主架側多重分離部（ＤＥＭＵ
Ｘ）、７，８，９はクロック発生器、１０，１３は位相
同期発振器、１１は副架側多重分離部（ＤＥＭＵＸ）、
１２は副架側多重化部（ＭＵＸ）、１５，１６はケーブ
ル、１７はユニット（ＵＮＩＴ１〜ＵＮＩＴｎ）であ
り、主架１と副架２との間にコマンド信号ＣＭＤとステ
ータス信号ＳＴとを転送する場合を示す。
【００２４】制御系プロセッサ３及び監視系プロセッサ
４は、それぞれ水晶発振器等によるクロック発生器７，
８を備えてパッケージ化されており、主架１に実装され
る。又主架側多重化部５及び副架側多重化部１２のクロ
ック発生器９，１４も水晶発振器等により構成されてい
る。又主架１には図示を省略したユニットを実装するこ
とができる。又副架２には各種の機能を有するユニット
１７（ＵＮＩＴ１〜ＵＮＩＴｎ）を実装する。又主架側
多重化部５と副架側多重分離部１１との間、及び副架側
多重化部１２と主架側多重分離部６との間を、それぞれ
１本のケーブル１５，１６により接続する。
４は、それぞれ水晶発振器等によるクロック発生器７，
８を備えてパッケージ化されており、主架１に実装され
る。又主架側多重化部５及び副架側多重化部１２のクロ
ック発生器９，１４も水晶発振器等により構成されてい
る。又主架１には図示を省略したユニットを実装するこ
とができる。又副架２には各種の機能を有するユニット
１７（ＵＮＩＴ１〜ＵＮＩＴｎ）を実装する。又主架側
多重化部５と副架側多重分離部１１との間、及び副架側
多重化部１２と主架側多重分離部６との間を、それぞれ
１本のケーブル１５，１６により接続する。
【００２５】この実施例に於いては、制御系プロセッサ
３及び監視系プロセッサ４は、それぞれのクロック発生
器７，８からのクロック信号に従って制御及び監視の処
理を行うものであり、通常は相互に非同期の関係で動作
する。又主架側多重化部５は、制御系プロセッサ３と監
視系プロセッサ４との出力ポートと接続され、主架側多
重分離部６は、制御系プロセッサ３と監視系プロセッサ
４との入力ポートと接続され、主架側多重化部５は、ク
ロック発生器９からのクロック信号に従って、制御系プ
ロセッサ３及び監視系プロセッサ４からのコマンド信号
ＣＭＤの多重化処理を行い、多重化信号をケーブル１５
を介して副架２へ転送する。
３及び監視系プロセッサ４は、それぞれのクロック発生
器７，８からのクロック信号に従って制御及び監視の処
理を行うものであり、通常は相互に非同期の関係で動作
する。又主架側多重化部５は、制御系プロセッサ３と監
視系プロセッサ４との出力ポートと接続され、主架側多
重分離部６は、制御系プロセッサ３と監視系プロセッサ
４との入力ポートと接続され、主架側多重化部５は、ク
ロック発生器９からのクロック信号に従って、制御系プ
ロセッサ３及び監視系プロセッサ４からのコマンド信号
ＣＭＤの多重化処理を行い、多重化信号をケーブル１５
を介して副架２へ転送する。
【００２６】この場合に、制御系プロセッサ３及び監視
系プロセッサ４のクロック発生器７，８からのクロック
信号と、主架側多重化部５のクロック発生器９からのク
ロック信号との位相（周波数）を同期化していないの
で、僅かに異なるものとなり、これを補正して多重化す
る為に、スタッフパルスの挿入，削除によるスタッフ多
重化を行い、フレーム同期パルスの付加等による多重化
信号をケーブル１５を介して副架２に転送する。
系プロセッサ４のクロック発生器７，８からのクロック
信号と、主架側多重化部５のクロック発生器９からのク
ロック信号との位相（周波数）を同期化していないの
で、僅かに異なるものとなり、これを補正して多重化す
る為に、スタッフパルスの挿入，削除によるスタッフ多
重化を行い、フレーム同期パルスの付加等による多重化
信号をケーブル１５を介して副架２に転送する。
【００２７】副架側多重分離部１１は、多重化信号に位
相同期してクロック信号を発生する位相同期発振器１３
を備えており、多重化信号のフレーム同期をとってスタ
ッフパルスの削除を行い、それぞれのコマンド信号ＣＭ
Ｄの分離を行って、それぞれユニット（ＵＮＩＴ１〜Ｕ
ＮＩＴｎ）１７に分配する。
相同期してクロック信号を発生する位相同期発振器１３
を備えており、多重化信号のフレーム同期をとってスタ
ッフパルスの削除を行い、それぞれのコマンド信号ＣＭ
Ｄの分離を行って、それぞれユニット（ＵＮＩＴ１〜Ｕ
ＮＩＴｎ）１７に分配する。
【００２８】副架２の各ユニット１７からのステータス
信号ＳＴは、副架側多重化部１２に於いて、クロック発
生器１４からのクロック信号を基に多重化し、ケーブル
１６を介して主架１に転送する。この場合、各ユニット
１７が副架側多重化部１２のクロック発生器１４からの
クロック信号に従って動作する場合は、ユニット１７対
応に割当てたタイムスロットを用いた多重化処理を行う
ことができる。又主架側多重分離部６は、多重化信号に
位相同期してクロック信号を発生する位相同期発振器１
０を備え、多重化信号をユニット対応に分離して制御系
プロセッサ３と監視系プロセッサ４とに分配し、それぞ
れのユニット対応の入力ポートにステータス信号ＳＴを
入力する。
信号ＳＴは、副架側多重化部１２に於いて、クロック発
生器１４からのクロック信号を基に多重化し、ケーブル
１６を介して主架１に転送する。この場合、各ユニット
１７が副架側多重化部１２のクロック発生器１４からの
クロック信号に従って動作する場合は、ユニット１７対
応に割当てたタイムスロットを用いた多重化処理を行う
ことができる。又主架側多重分離部６は、多重化信号に
位相同期してクロック信号を発生する位相同期発振器１
０を備え、多重化信号をユニット対応に分離して制御系
プロセッサ３と監視系プロセッサ４とに分配し、それぞ
れのユニット対応の入力ポートにステータス信号ＳＴを
入力する。
【００２９】前述のように、主架１に制御系プロセッサ
３と監視系プロセッサ４とを実装し、副架２に複数のユ
ニット１７のみを実装して、制御系プロセッサ３と監視
系プロセッサ４とにより制御，監視を行う構成に於い
て、主架１と副架２との間のコマンド信号ＣＭＤ用の１
本のケーブル１５と、ステータス信号ＳＴ用の１本のケ
ーブル１６とを介して、主架１と副架２との間で多重化
信号による転送制御を行うことができる。更に他の種別
の信号を転送する場合は、その信号に対する多重化部及
び多重分離部をそれぞれ主架１と副架２とに設けて、ケ
ーブルにより接続することになる。
３と監視系プロセッサ４とを実装し、副架２に複数のユ
ニット１７のみを実装して、制御系プロセッサ３と監視
系プロセッサ４とにより制御，監視を行う構成に於い
て、主架１と副架２との間のコマンド信号ＣＭＤ用の１
本のケーブル１５と、ステータス信号ＳＴ用の１本のケ
ーブル１６とを介して、主架１と副架２との間で多重化
信号による転送制御を行うことができる。更に他の種別
の信号を転送する場合は、その信号に対する多重化部及
び多重分離部をそれぞれ主架１と副架２とに設けて、ケ
ーブルにより接続することになる。
【００３０】図２は本発明の第２の実施例の説明図であ
り、図１と同一符号は同一部分を示し、１８はクロック
信号線である。この実施例は、制御系プロセッサ３と監
視系プロセッサ４とを実装した主架１に、複数のユニッ
ト１７を実装した副架２を接続した時、主架側多重化部
５のクロック発生器９からのクロック信号ＣＬＫを、制
御系プロセッサ３，監視系プロセッサ４，主架側多重分
離部６及び副架２の副架側多重分離部１１と副架側多重
化部１２とに点線で示す経路で供給する場合を示す。
り、図１と同一符号は同一部分を示し、１８はクロック
信号線である。この実施例は、制御系プロセッサ３と監
視系プロセッサ４とを実装した主架１に、複数のユニッ
ト１７を実装した副架２を接続した時、主架側多重化部
５のクロック発生器９からのクロック信号ＣＬＫを、制
御系プロセッサ３，監視系プロセッサ４，主架側多重分
離部６及び副架２の副架側多重分離部１１と副架側多重
化部１２とに点線で示す経路で供給する場合を示す。
【００３１】この場合の主架側多重化部５は、制御系プ
ロセッサ３及び監視系プロセッサ４からのコマンド信号
ＣＭＤが、クロック発生器９からのクロック信号に位相
同期しているから、副架２のユニット１７対応のタイム
スロットに単純に多重化する構成とすることができる。
又副架側多重分離部１１は、主架１からのクロック信号
ＣＬＫを基にフレーム同期をとって多重分離を行い、各
ユニット１７へコマンド信号ＣＭＤを分配する。
ロセッサ３及び監視系プロセッサ４からのコマンド信号
ＣＭＤが、クロック発生器９からのクロック信号に位相
同期しているから、副架２のユニット１７対応のタイム
スロットに単純に多重化する構成とすることができる。
又副架側多重分離部１１は、主架１からのクロック信号
ＣＬＫを基にフレーム同期をとって多重分離を行い、各
ユニット１７へコマンド信号ＣＭＤを分配する。
【００３２】又副架２の各ユニット１７からのステータ
ス信号ＳＴを、副架側多重化部１２により多重化してケ
ーブル１６を介して主架１へ転送し、主架側多重分離部
６は、フレーム同期をとって多重分離を行い、制御系プ
ロセッサ３及び監視系プロセッサ４のユニット対応の入
力ポートに、ユニット１７対応のステータス信号ＳＴを
分離して転送する。
ス信号ＳＴを、副架側多重化部１２により多重化してケ
ーブル１６を介して主架１へ転送し、主架側多重分離部
６は、フレーム同期をとって多重分離を行い、制御系プ
ロセッサ３及び監視系プロセッサ４のユニット対応の入
力ポートに、ユニット１７対応のステータス信号ＳＴを
分離して転送する。
【００３３】この実施例に於いては、主架１と副架２と
の間の各種信号の転送を多重化して行うことにより、図
１に示す実施例と同様に、それぞれ１本のケーブル１
５，１６を介して転送することができると共に、多重化
処理を行う為のクロック信号ＣＬＫに同期して制御系プ
ロセッサ３及び監視系プロセッサ４が動作するように構
成したから、主架側多重化部５に於ける多重化処理が簡
単となる。
の間の各種信号の転送を多重化して行うことにより、図
１に示す実施例と同様に、それぞれ１本のケーブル１
５，１６を介して転送することができると共に、多重化
処理を行う為のクロック信号ＣＬＫに同期して制御系プ
ロセッサ３及び監視系プロセッサ４が動作するように構
成したから、主架側多重化部５に於ける多重化処理が簡
単となる。
【００３４】図３は本発明の第３の実施例の説明図であ
り、図１及び図２と同一符号は同一部分を示し、２１，
２２は切替部（ＳＷ）である。この実施例は、主架１の
みで伝送装置等を構成する場合、副架２を接続する為の
主架側多重化部５と主架側多重分離部６は実装されない
ので、切替部２１，２２は実線位置から点線矢印方向に
切替えられて、制御系プロセッサ３はクロック発生器７
からのクロック信号によって動作し、監視系プロセッサ
４はクロック発生器８からのクロック信号によって動作
する構成となる。
り、図１及び図２と同一符号は同一部分を示し、２１，
２２は切替部（ＳＷ）である。この実施例は、主架１の
みで伝送装置等を構成する場合、副架２を接続する為の
主架側多重化部５と主架側多重分離部６は実装されない
ので、切替部２１，２２は実線位置から点線矢印方向に
切替えられて、制御系プロセッサ３はクロック発生器７
からのクロック信号によって動作し、監視系プロセッサ
４はクロック発生器８からのクロック信号によって動作
する構成となる。
【００３５】主架１のみの構成では例えば伝送装置とし
ての機能が不足する場合に、複数のユニット１７（ＵＮ
ＩＴ１〜ＵＮＩＴｎ）を実装した副架２を接続するもの
で、副架２には、更に、副架側多重分離部１１と副架側
多重化部１２とを実装する。又主架１には、図示のよう
に、クロック発生器９を備えた主架側多重化部５と主架
側多重分離部６とを実装し、制御系プロセッサ３及び監
視系プロセッサ４の出力ポートと主架側多重化部５とを
接続し、又制御系プロセッサ３及び監視系プロセッサ４
の入力ポートと主架側多重分離部６とを接続する。又主
架１と副架２との間をケーブル１５，１６，クロック信
号線１８により接続する。そして、切替部２１，２２を
実線位置に切替える。
ての機能が不足する場合に、複数のユニット１７（ＵＮ
ＩＴ１〜ＵＮＩＴｎ）を実装した副架２を接続するもの
で、副架２には、更に、副架側多重分離部１１と副架側
多重化部１２とを実装する。又主架１には、図示のよう
に、クロック発生器９を備えた主架側多重化部５と主架
側多重分離部６とを実装し、制御系プロセッサ３及び監
視系プロセッサ４の出力ポートと主架側多重化部５とを
接続し、又制御系プロセッサ３及び監視系プロセッサ４
の入力ポートと主架側多重分離部６とを接続する。又主
架１と副架２との間をケーブル１５，１６，クロック信
号線１８により接続する。そして、切替部２１，２２を
実線位置に切替える。
【００３６】従って、主架側多重化部５のクロック発生
器９からのクロック信号ＣＬＫに従って各部が同期して
動作し、主架側多重化部５及び副架側多重化部１２は、
ユニット１７対応のタイムスロットを用いた多重化によ
り、コマンド信号ＣＭＤ及びステータス信号ＳＴの多重
化を行って転送することができる。
器９からのクロック信号ＣＬＫに従って各部が同期して
動作し、主架側多重化部５及び副架側多重化部１２は、
ユニット１７対応のタイムスロットを用いた多重化によ
り、コマンド信号ＣＭＤ及びステータス信号ＳＴの多重
化を行って転送することができる。
【００３７】図４は本発明の第４の実施例の説明図であ
り、１は主架、２は副架、３は制御系プロセッサ（ＣＰ
Ｕ）、４は監視系プロセッサ（ＣＰＵ）、７，８，３０
はクロック発生器、１７はユニット（ＵＮＩＴ１〜ＵＮ
ＩＴｎ）、３１〜３８はセレクタ（ＳＥＬ）、３９，４
０は制御線、４１，４２は切替部（ＳＷ）、４３〜４６
はケーブルである。
り、１は主架、２は副架、３は制御系プロセッサ（ＣＰ
Ｕ）、４は監視系プロセッサ（ＣＰＵ）、７，８，３０
はクロック発生器、１７はユニット（ＵＮＩＴ１〜ＵＮ
ＩＴｎ）、３１〜３８はセレクタ（ＳＥＬ）、３９，４
０は制御線、４１，４２は切替部（ＳＷ）、４３〜４６
はケーブルである。
【００３８】この実施例は、主架１に、制御系プロセッ
サ３からのコマンド信号ＣＭＤ対応の主架側セレクタ３
３とステータス信号ＳＴ対応の主架側セレクタ３４と、
監視系プロセッサ４からのコマンド信号ＣＭＤ対応の主
架側セレクタ３１とステータス信号ＳＴ対応の主架側セ
レクタ３２とを設け、副架２に、それぞれ主架側セレク
タ３１，３３に対応する副架側セレクタ３５，３７と、
主架側セレクタ３２，３４に対応する副架側セレクタ３
６，３８とを設けた場合を示す。
サ３からのコマンド信号ＣＭＤ対応の主架側セレクタ３
３とステータス信号ＳＴ対応の主架側セレクタ３４と、
監視系プロセッサ４からのコマンド信号ＣＭＤ対応の主
架側セレクタ３１とステータス信号ＳＴ対応の主架側セ
レクタ３２とを設け、副架２に、それぞれ主架側セレク
タ３１，３３に対応する副架側セレクタ３５，３７と、
主架側セレクタ３２，３４に対応する副架側セレクタ３
６，３８とを設けた場合を示す。
【００３９】切替部４１，４２は、制御系プロセッサ３
及び監視系プロセッサ４が、主架１のみで各種処理を行
う場合に、それぞれのクロック発生器７，８からのクロ
ック信号を基に動作し、副架２を接続した時に、クロッ
ク発生器３０からのクロック信号ＣＬＫによって同期し
て動作するように切替えるものであり、又制御系プロセ
ッサ３から制御線４０を介して、主架側セレクタ３３，
３４と副架側セレクタ３７，３８に制御信号を加え、監
視系プロセッサ４から制御線３９を介して主架側セレク
タ３１，３２と副架側セレクタ３５，３６に制御信号を
加える。
及び監視系プロセッサ４が、主架１のみで各種処理を行
う場合に、それぞれのクロック発生器７，８からのクロ
ック信号を基に動作し、副架２を接続した時に、クロッ
ク発生器３０からのクロック信号ＣＬＫによって同期し
て動作するように切替えるものであり、又制御系プロセ
ッサ３から制御線４０を介して、主架側セレクタ３３，
３４と副架側セレクタ３７，３８に制御信号を加え、監
視系プロセッサ４から制御線３９を介して主架側セレク
タ３１，３２と副架側セレクタ３５，３６に制御信号を
加える。
【００４０】例えば、制御系プロセッサ３から副架２の
ユニットＵＮＩＴ１にコマンド信号ＣＭＤを送出する
時、主架側セレクタ３３と副架側セレクタ３７とを同時
に制御して、ユニットＵＮＩＴ１に対するコマンド信号
ＣＭＤを主架側セレクタ３３により選択してケーブル４
４に送出し、副架側セレクタ３７によりそのコマンド信
号ＣＭＤを選択してユニットＵＮＩＴ１に分配する。同
様にして、制御系プロセッサ３及び監視系プロセッサ４
からの副架２のユニット１７に対するコマンド信号ＣＭ
Ｄを、主架側セレクタ３１，３３と副架側セレクタ３
５，３７とを同期して制御することにより転送すること
ができる。
ユニットＵＮＩＴ１にコマンド信号ＣＭＤを送出する
時、主架側セレクタ３３と副架側セレクタ３７とを同時
に制御して、ユニットＵＮＩＴ１に対するコマンド信号
ＣＭＤを主架側セレクタ３３により選択してケーブル４
４に送出し、副架側セレクタ３７によりそのコマンド信
号ＣＭＤを選択してユニットＵＮＩＴ１に分配する。同
様にして、制御系プロセッサ３及び監視系プロセッサ４
からの副架２のユニット１７に対するコマンド信号ＣＭ
Ｄを、主架側セレクタ３１，３３と副架側セレクタ３
５，３７とを同期して制御することにより転送すること
ができる。
【００４１】又例えば監視系プロセッサ４からのコマン
ド信号ＣＭＤに対してユニットＵＮＩＴｎからステータ
ス信号ＳＴを監視系プロセッサ４に送出する場合、監視
系プロセッサ４により副架側セレクタ３６と主架側セレ
クタ３２とを同期して制御し、副架側セレクタ３６を介
してユニットＵＮＩＴｎのステータス信号ＳＴをケーブ
ル４５を介して主架１に転送し、主架側セレクタ３２に
よってこのステータス信号ＳＴを選択して、監視系プロ
セッサ４のユニットＵＮＩＴｎ対応の入力ポートに転送
する。監視系プロセッサ４は、ユニットＵＮＩＴｎ対応
の入力ポートのステータス信号ＳＴによってユニットＵ
ＮＩＴｎを監視することができる。
ド信号ＣＭＤに対してユニットＵＮＩＴｎからステータ
ス信号ＳＴを監視系プロセッサ４に送出する場合、監視
系プロセッサ４により副架側セレクタ３６と主架側セレ
クタ３２とを同期して制御し、副架側セレクタ３６を介
してユニットＵＮＩＴｎのステータス信号ＳＴをケーブ
ル４５を介して主架１に転送し、主架側セレクタ３２に
よってこのステータス信号ＳＴを選択して、監視系プロ
セッサ４のユニットＵＮＩＴｎ対応の入力ポートに転送
する。監視系プロセッサ４は、ユニットＵＮＩＴｎ対応
の入力ポートのステータス信号ＳＴによってユニットＵ
ＮＩＴｎを監視することができる。
【００４２】この実施例は、制御系プロセッサ３及び監
視系プロセッサ４がそれぞれ任意に指定したユニット１
７に対してコマンド信号ＣＭＤの送出、又は任意に指定
したユニット１７からのステータス信号ＳＴの受信が可
能となる。又コマンド信号ＣＭＤやステータス信号ＳＴ
対応にセレクタを設けたことにより、ユニット数が増加
した場合でも、多重化転送方式に比較して転送速度を大
きくすることなく信号種別対応の転送が可能となる。
視系プロセッサ４がそれぞれ任意に指定したユニット１
７に対してコマンド信号ＣＭＤの送出、又は任意に指定
したユニット１７からのステータス信号ＳＴの受信が可
能となる。又コマンド信号ＣＭＤやステータス信号ＳＴ
対応にセレクタを設けたことにより、ユニット数が増加
した場合でも、多重化転送方式に比較して転送速度を大
きくすることなく信号種別対応の転送が可能となる。
【００４３】図５は本発明の第５の実施例の説明図であ
り、図４と同一符号は同一部分を示し、５１，５２は主
架側セレクタ（ＳＥＬ）、５３，５４は副架側セレクタ
（ＳＥＬ）、５５，５６はケーブル、５７，５８は制御
線である。
り、図４と同一符号は同一部分を示し、５１，５２は主
架側セレクタ（ＳＥＬ）、５３，５４は副架側セレクタ
（ＳＥＬ）、５５，５６はケーブル、５７，５８は制御
線である。
【００４４】この実施例は、制御系プロセッサ３又は監
視系プロセッサ４からユニット１７へのコマンド信号Ｃ
ＭＤと、これに対するユニット１７からのステータス信
号ＳＴとが同時に転送されないことから、制御系プロセ
ッサ３及び監視系プロセッサ４対応にセレクタを設けた
場合を示す。又切替部４１，４２は、前述の実施例と同
様に、主架１のみで動作する場合は、クロック発生器
７，８からのクロック信号を制御系プロセッサ３及び監
視系プロセッサ４に供給し、副架２を接続した時は、ク
ロック発生器３０からのクロック信号ＣＬＫを供給する
ように切替えるものである。
視系プロセッサ４からユニット１７へのコマンド信号Ｃ
ＭＤと、これに対するユニット１７からのステータス信
号ＳＴとが同時に転送されないことから、制御系プロセ
ッサ３及び監視系プロセッサ４対応にセレクタを設けた
場合を示す。又切替部４１，４２は、前述の実施例と同
様に、主架１のみで動作する場合は、クロック発生器
７，８からのクロック信号を制御系プロセッサ３及び監
視系プロセッサ４に供給し、副架２を接続した時は、ク
ロック発生器３０からのクロック信号ＣＬＫを供給する
ように切替えるものである。
【００４５】例えば、監視系プロセッサ４から副架２の
ユニットＵＮＩＴ２にコマンド信号ＣＭＤを送出する場
合、主架側セレクタ５１と副架側セレクタ５３とを監視
系プロセッサ４により同期制御し、監視系プロセッサ４
のユニットＵＮＩＴ２対応の出力ポートからのコマンド
信号ＣＭＤを主架側セレクタ５１からケーブル５５を介
して副架２に転送し、副架側セレクタ５３によりそのコ
マンド信号ＣＭＤを選択してユニットＵＮＩＴ２に転送
する。このユニットＵＮＩＴ２からのステータス信号Ｓ
Ｔを監視系プロセッサ４へ転送する場合、副架側セレク
タ５３と主架側セレクタ５１とを監視系プロセッサ４に
よって同期制御し、ユニットＵＮＩＴ２からのステータ
ス信号ＳＴを選択してケーブル５５を介して主架１へ転
送し、主架側セレクタ５１はそのステータス信号ＳＴを
選択して、監視系プロセッサ４のユニットＵＮＩＴ２対
応の入力ポートへ転送する。
ユニットＵＮＩＴ２にコマンド信号ＣＭＤを送出する場
合、主架側セレクタ５１と副架側セレクタ５３とを監視
系プロセッサ４により同期制御し、監視系プロセッサ４
のユニットＵＮＩＴ２対応の出力ポートからのコマンド
信号ＣＭＤを主架側セレクタ５１からケーブル５５を介
して副架２に転送し、副架側セレクタ５３によりそのコ
マンド信号ＣＭＤを選択してユニットＵＮＩＴ２に転送
する。このユニットＵＮＩＴ２からのステータス信号Ｓ
Ｔを監視系プロセッサ４へ転送する場合、副架側セレク
タ５３と主架側セレクタ５１とを監視系プロセッサ４に
よって同期制御し、ユニットＵＮＩＴ２からのステータ
ス信号ＳＴを選択してケーブル５５を介して主架１へ転
送し、主架側セレクタ５１はそのステータス信号ＳＴを
選択して、監視系プロセッサ４のユニットＵＮＩＴ２対
応の入力ポートへ転送する。
【００４６】本発明は、前述の各実施例にのみ限定され
るものではなく、種々付加，変更することができるもの
であり、主架１と副架２との間は、コマンド信号ＣＭＤ
とステータス信号ＳＴのみでなく、他の種別の信号を転
送する場合にも適用することができる。又主架１に対し
て複数の副架２を接続する場合にも適用することができ
る。
るものではなく、種々付加，変更することができるもの
であり、主架１と副架２との間は、コマンド信号ＣＭＤ
とステータス信号ＳＴのみでなく、他の種別の信号を転
送する場合にも適用することができる。又主架１に対し
て複数の副架２を接続する場合にも適用することができ
る。
【００４７】
【発明の効果】以上説明したように、本発明は、少なく
とも制御系プロセッサ３と監視系プロセッサ４とを実装
した主架１と、複数のユニット（ＵＮＩＴ１〜ＵＮＩＴ
ｎ）１７を実装した副架２との間に転送する信号を、多
重化又はセレクタによる選択によって転送するもので、
主架１と副架２との間を接続するケーブル本数を著しく
削減することが可能となり、伝送装置等のシステムの機
能拡張が容易となる利点がある。
とも制御系プロセッサ３と監視系プロセッサ４とを実装
した主架１と、複数のユニット（ＵＮＩＴ１〜ＵＮＩＴ
ｎ）１７を実装した副架２との間に転送する信号を、多
重化又はセレクタによる選択によって転送するもので、
主架１と副架２との間を接続するケーブル本数を著しく
削減することが可能となり、伝送装置等のシステムの機
能拡張が容易となる利点がある。
【００４８】又制御系プロセッサ３と監視系プロセッサ
４とは、それぞれクロック発生器７，８を備えてパッケ
ージ化されている場合が一般的であり、その場合に、切
替部を設けて、副架２を接続する場合は、主架側多重化
部５のクロック発生器９からのクロック信号を供給して
同期動作させることにより、多重化処理を簡単化するこ
とができる利点がある。
４とは、それぞれクロック発生器７，８を備えてパッケ
ージ化されている場合が一般的であり、その場合に、切
替部を設けて、副架２を接続する場合は、主架側多重化
部５のクロック発生器９からのクロック信号を供給して
同期動作させることにより、多重化処理を簡単化するこ
とができる利点がある。
【図１】本発明の第１の実施例の説明図である。
【図２】本発明の第２の実施例の説明図である。
【図３】本発明の第３の実施例の説明図である。
【図４】本発明の第４の実施例の説明図である。
【図５】本発明の第５の実施例の説明図である。
【図６】従来例の単一架構成の説明図である。
【図７】従来例の複数架構成の説明図である。
【図８】従来例の複数架構成の説明図である。
１ 主架 ２ 副架 ３ 制御系プロセッサ ４ 監視系プロセッサ ５ 主架側多重化部 ６ 主架側多重分離部 ７〜９，１４ クロック発生器 １０，１３ 位相同期発振器 １１ 副架側多重分離部 １２ 副架側多重化部 １７ ユニット
フロントページの続き (56)参考文献 特開 平４−340823（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 3/00 H04Q 9/00 311
Claims (3)
- 【請求項１】 制御系プロセッサと監視系プロセッサと
を少なくとも実装した主架と、複数のユニットを実装し
た副架との間の架間転送制御方式に於いて、 前記主架の前記制御系プロセッサ及び前記監視系プロセ
ッサからの信号を多重化する主架側多重化部と、該主架
側多重化部からの多重化信号を分離して前記副架の前記
ユニットに分配する副架側多重分離部と、前記副架の前
記ユニットからの信号を多重化する副架側多重化部と、
該副架側多重化部からの多重化信号を分離して前記主架
の前記制御系プロセッサ及び前記監視系プロセッサに分
配する主架側多重分離部とを設け、 前記主架側多重化部は、多重化用のクロック発生器を備
え、該クロック発生器からのクロック信号の位相と、前
記制御系プロセッサ及び前記監視系プロセッサのクロッ
ク発生器からのクロック信号の位相との差に対応したス
タッフ多重化を行い、前記副架側多重分離部は、前記主
架側多重化部からの多重化信号に位相同期してクロック
信号を発生する位相同期発振器を備え、前記主架側多重
化部からのスタッフ多重化された多重化信号をスタッフ
同期によって多重分離して、前記ユニットに分配する構
成を有することを特徴とする架間転送制御方式。 - 【請求項２】 制御系プロセッサと監視系プロセッサと
を少なくとも実装した主架と、複数のユニットを実装し
た副架との間の架間転送制御方式に於いて、 前記主架の前記制御系プロセッサ及び前記監視系プロセ
ッサからの信号を多重化する主架側多重化部と、該主架
側多重化部からの多重化信号を分離して前記副架の前記
ユニットに分配する副架側多重分離部と、前記副架の前
記ユニットからの信号を多重化する副架側多重化部と、
該副架側多重化部からの多重化信号を分離して前記主架
の前記制御系プロセッサ及び前記監視系プロセッサに分
配する主架側多重分離部とを設け、 前記主架側多重化部は、多重化用のクロック発生器を備
え、該クロック発生器からのクロック信号を前記制御系
プロセッサと前記監視系プロセッサと前記主架側多重分
離部とに供給すると共に、前記副架側多重化部及び副架
側多重分離部に供給し、且つ該クロック信号を基に、前
記制御系プロセッサ及び前記監視系プロセッサからの前
記副架の前記ユニットに対する信号を多重化して前記副
架へ転送し、前記副架側多重分離部は、前記主架側多重
化部からの多重化信号を分離して前記ユニットに分配す
る構成を有することを特徴とする架間転送制御方式。 - 【請求項３】 それぞれクロック発生器を有する制御系
プロセッサと監視系プロセッサとを少なくとも実装した
主架と、複数のユニットを実装した副架との間の架間転
送制御方式に於いて、 クロック発生器を備えて、該クロック発生器からのクロ
ック信号に基づいて前記主架の前記制御系プロセッサ及
び前記監視系プロセッサからの信号を多重化する主架側
多重化部と、該主架側多重化部からの多重化信号を分離
して前記副架の前記ユニットに分配する副架側多重分離
部と、前記副架の前記ユニットからの信号を多重化する
副架側多重化部と、該副架側多重化部からの多重化信号
を分離して前記主架の前記制御系プロセッサ及び前記監
視系プロセッサに分配する主架側多重分離部とを設け、 前記主架の前記制御系プロセッサ及び前記監視系プロセ
ッサは、前記副架を接続した時に、前記主架側多重化部
の前記クロック発生器からのクロック信号によって動作
し、前記副架を切り離した時に、それぞれのクロック発
生器からのクロック信号によって動作する切替部を備
え、 前記副架と接続された時の前記主架側多重化部は、該主
架側多重化部のクロック発生器からのクロック信号を前
記制御系プロセッサと前記監視系プロセッサに前記切替
部を介して供給すると共に、前記副架側多重化部及び副
架側多重分離部に供給し、且つ該クロック信号を基に、
前記制御系プロセッサ及び前記監視系プロセッサからの
前記ユニットに対する信号を多重化して前記副架へ転送
し、前記副架側多重分離部は、前記主架側多重化部から
の多重化信号を分離して前記ユニットに分配する構成を
有することを特徴とする架間転送制御方式。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06738595A JP3348265B2 (ja) | 1995-03-27 | 1995-03-27 | 架間転送制御方式 |
| US08/624,790 US5805601A (en) | 1995-03-27 | 1996-03-27 | System for controlling signal transfer between a plurality of devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06738595A JP3348265B2 (ja) | 1995-03-27 | 1995-03-27 | 架間転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08265283A JPH08265283A (ja) | 1996-10-11 |
| JP3348265B2 true JP3348265B2 (ja) | 2002-11-20 |
Family
ID=13343488
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06738595A Expired - Fee Related JP3348265B2 (ja) | 1995-03-27 | 1995-03-27 | 架間転送制御方式 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5805601A (ja) |
| JP (1) | JP3348265B2 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889670A (en) | 1991-10-24 | 1999-03-30 | Immersion Corporation | Method and apparatus for tactilely responsive user interface |
| US6028593A (en) * | 1995-12-01 | 2000-02-22 | Immersion Corporation | Method and apparatus for providing simulated physical interactions within computer generated environments |
| JP3125682B2 (ja) * | 1996-06-21 | 2001-01-22 | 日本電気株式会社 | クロック供給方式及びクロック供給システム |
| US6429846B2 (en) | 1998-06-23 | 2002-08-06 | Immersion Corporation | Haptic feedback for touchpads and other touch controls |
| KR100428682B1 (ko) * | 1999-12-24 | 2004-04-30 | 엘지전자 주식회사 | 키폰 시스템의 링크 장치 |
| US6822635B2 (en) | 2000-01-19 | 2004-11-23 | Immersion Corporation | Haptic interface for laptop computers and other portable devices |
| US6889350B2 (en) * | 2001-06-29 | 2005-05-03 | Intel Corporation | Method and apparatus for testing an I/O buffer |
| US7154470B2 (en) * | 2001-07-17 | 2006-12-26 | Immersion Corporation | Envelope modulator for haptic feedback devices |
| US7623114B2 (en) | 2001-10-09 | 2009-11-24 | Immersion Corporation | Haptic feedback sensations based on audio output from computer devices |
| US8059088B2 (en) | 2002-12-08 | 2011-11-15 | Immersion Corporation | Methods and systems for providing haptic messaging to handheld communication devices |
| US20060136630A1 (en) * | 2002-12-08 | 2006-06-22 | Immersion Corporation, A Delaware Corporation | Methods and systems for providing haptic messaging to handheld communication devices |
| GB2413417B (en) * | 2002-12-08 | 2007-01-10 | Immersion Corp | Using haptic effects to enhance information content in communications |
| US7779166B2 (en) * | 2002-12-08 | 2010-08-17 | Immersion Corporation | Using haptic effects to enhance information content in communications |
| US20060136631A1 (en) * | 2002-12-08 | 2006-06-22 | Immersion Corporation, A Delaware Corporation | Methods and systems for providing haptic messaging to handheld communication devices |
| US8830161B2 (en) * | 2002-12-08 | 2014-09-09 | Immersion Corporation | Methods and systems for providing a virtual touch haptic effect to handheld communication devices |
| US7280095B2 (en) * | 2003-04-30 | 2007-10-09 | Immersion Corporation | Hierarchical methods for generating force feedback effects |
| US20060066569A1 (en) * | 2003-12-08 | 2006-03-30 | Immersion Corporation, A Delaware Corporation | Methods and systems for providing haptic messaging to handheld communication devices |
| US7742036B2 (en) | 2003-12-22 | 2010-06-22 | Immersion Corporation | System and method for controlling haptic devices having multiple operational modes |
| EP2321019B1 (en) * | 2008-08-11 | 2019-04-10 | Immersion Corporation | A haptic enabled gaming peripheral for a musical game |
| US9317120B2 (en) * | 2013-09-06 | 2016-04-19 | Immersion Corporation | Multiplexing and demultiplexing haptic signals |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3995119A (en) * | 1975-05-30 | 1976-11-30 | Gte Automatic Electric Laboratories Incorporated | Digital time-division multiplexing system |
| US4649536A (en) * | 1985-09-23 | 1987-03-10 | Motorola, Inc. | Flexible multiplex system for time division multiplex |
| US5504745A (en) * | 1994-06-01 | 1996-04-02 | Agence Spatiale Europeenne | Switching cell transmission device employing dual gate FET's as one-way RF switching element |
-
1995
- 1995-03-27 JP JP06738595A patent/JP3348265B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-27 US US08/624,790 patent/US5805601A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08265283A (ja) | 1996-10-11 |
| US5805601A (en) | 1998-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348265B2 (ja) | 架間転送制御方式 | |
| US6816818B2 (en) | Method, clock generator module and receiver module for synchronizing a receiver module | |
| US6272137B1 (en) | ATM transmission system with subsystems interconnected through reduced number of signal lines | |
| EP0806100B1 (en) | Grooming device for streamlining telecommunication signals | |
| CA2357944A1 (en) | Multi-subshelf control system and method for a network element | |
| US7184432B2 (en) | Switch fabric architecture and techniques for implementing rapid hitless switchover | |
| JP3104490B2 (ja) | 二重化ループｌａｎの従属同期制御方法 | |
| JP3331451B2 (ja) | ディジタル信号伝送装置 | |
| EP1585242B1 (en) | Method and device for distributing clock and synchronization in a telecommunication network element | |
| KR100261289B1 (ko) | 동기식 전송 모듈-16 중계선 정합 장치 | |
| JP2718543B2 (ja) | 従属同期方式 | |
| KR950015086B1 (ko) | 동기식 다중 전송장치 | |
| JP2677198B2 (ja) | 無線通信方式 | |
| JP2746683B2 (ja) | クロック位相制御回路 | |
| KR100298316B1 (ko) | 전송시스템을구성하는응용주문형집적회로의클럭생성장치 | |
| JPH0834461B2 (ja) | フレ−ムアライナ回路 | |
| KR100383234B1 (ko) | 디에스램 시스템에서 엔티알/티티알 클럭 공급장치 | |
| JP3041868B2 (ja) | 高速回線障害通知方法および高速回線障害通知システム | |
| JP3133723B2 (ja) | 時分割多重伝送装置 | |
| EP1298867A1 (en) | Master-slave communication system and method for a network element | |
| JPH09238118A (ja) | 回線切替え装置 | |
| JPH10336131A (ja) | バルク伝送装置及びバルク伝送方法 | |
| JPS6145649A (ja) | 回線多重型ル−プ状ネツトワ−クに於けるマルチドロツプ通信方式 | |
| JPH01151840A (ja) | ディジタル加入者線同期方式 | |
| JPH01144828A (ja) | 時分割多重装置のタイムスロット切替制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020730 |
|
| LAPS | Cancellation because of no payment of annual fees |