JP3221214B2 - Method of forming semiconductor thin film - Google Patents
Method of forming semiconductor thin filmInfo
- Publication number
- JP3221214B2 JP3221214B2 JP05517294A JP5517294A JP3221214B2 JP 3221214 B2 JP3221214 B2 JP 3221214B2 JP 05517294 A JP05517294 A JP 05517294A JP 5517294 A JP5517294 A JP 5517294A JP 3221214 B2 JP3221214 B2 JP 3221214B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- etching
- forming
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、発光または受光素子に
用いるもので、特にはLCRT(Laser Cathode-Ray
Tube)デバイスや半導体レーザ装置に用いる半導体薄膜
の形成方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light-emitting or light-receiving element, and more particularly to an LCRT (Laser Cathode- Ray).
The present invention relates to a method for forming a semiconductor thin film used in a device or a semiconductor laser device.
【0002】[0002]
【従来の技術】LCRTデバイス用の単結晶薄膜の形成
方法を例にして、従来技術を説明する。従来は、引き上
げ法によって単結晶インゴットを製作し、それを切り出
して研磨し、10μm程度の厚さの単結晶薄膜を得てい
た。2. Description of the Related Art The prior art will be described by taking as an example a method of forming a single crystal thin film for an LCRT device. Conventionally, a single crystal ingot has been manufactured by a pulling method, cut out and polished to obtain a single crystal thin film having a thickness of about 10 μm.
【0003】その工程を図6に示す単結晶薄膜の形成工
程図によって以下に説明する。なお、図の(1)〜
(3)は斜視図で示し、図の(4)〜(6)は断面図で
示す。The process will be described below with reference to a single-crystal thin film forming process shown in FIG. In addition, (1)-of a figure
(3) is a perspective view, and (4) to (6) in the figure are cross-sectional views.
【0004】図6の(1)に示すように、引き上げ法に
よって、単結晶インゴット51を形成する。続いて図6
の(2)に示すように、上記単結晶インゴット(51)
を切断してウエハ52を形成する。そしてウエハ52の
表面を鏡面研磨する。As shown in FIG. 6A, a single crystal ingot 51 is formed by a pulling method. Subsequently, FIG.
As shown in (2) above, the single crystal ingot (51)
Is cut to form a wafer 52. Then, the surface of the wafer 52 is mirror-polished.
【0005】次いで図6の(3)に示すように、蒸着法
によって、ウエハ52の表面に第1反射膜53を形成す
る。そして図6の(4)に示すように、接着剤54を用
いて上記ウエハ52の第1反射膜53側を基板55に貼
り合わせる。Next, as shown in FIG. 6C, a first reflection film 53 is formed on the surface of the wafer 52 by a vapor deposition method. Then, as shown in (4) in FIG. 6, bonding the first reflecting film 53 side of the wafer 52 to the substrate 55 using an adhesive 54.
【0006】その後図6の(5)に示すように、ケミカ
ルメカニカルポリシングによってウエハ52を研磨し
て、該ウエハ52を10μm程度の厚さの薄膜に形成す
る。そして図6の(6)に示すように、蒸着法によっ
て、上記ウエハ52の研磨面に第2反射膜56を成膜す
る。Then, as shown in FIG. 6 (5), the wafer 52 is polished by chemical mechanical polishing to form the wafer 52 into a thin film having a thickness of about 10 μm. Then, as shown in FIG. 6 (6), a second reflective film 56 is formed on the polished surface of the wafer 52 by an evaporation method.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記半
導体薄膜の形成方法では、ウエハの厚さの制御が難し
い。またケミカルメカニカルポリシングで鏡面研磨して
も、ウエハの研磨面表層には結晶欠陥が発生する。その
ため、ウエハの結晶の光学特性が劣化する。また単結晶
インゴットからウエハを切り出し、そのウエハを鏡面研
磨して薄膜に形成するため、その薄膜の膜厚を正確に制
御することは困難である。また、薄膜の全面にわたって
均等な膜厚に形成することが難しい。さらに上記方法に
よってヘテロ構造の薄膜を製作することは、引き上げ法
で結晶を形成する際に異なる結晶を接合した状態で形成
することができないため、非常に困難である。However, it is difficult to control the thickness of the wafer by the above method for forming a semiconductor thin film. Further, even if the mirror surface is polished by chemical mechanical polishing, crystal defects occur on the surface layer of the polished surface of the wafer. Therefore, the optical characteristics of the crystal of the wafer deteriorate. Further, since a wafer is cut out from a single crystal ingot and the wafer is formed into a thin film by mirror polishing, it is difficult to accurately control the thickness of the thin film. Further, it is difficult to form a uniform film thickness over the entire surface of the thin film. Further, it is very difficult to produce a heterostructure thin film by the above method, since different crystals cannot be formed in a joined state when forming crystals by the pulling method.
【0008】本発明は、結晶性および膜厚制御性に優れ
た半導体薄膜の形成方法を提供することを目的とする。It is an object of the present invention to provide a method for forming a semiconductor thin film having excellent crystallinity and film thickness controllability.
【0009】[0009]
【課題を解決するための手段】本発明は、上記目的を達
成するためになされた半導体薄膜の形成方法である。す
なわち、第1工程で、化合物半導体基板上にエッチング
停止層を形成し、続いて有機金属化学的気相成長法また
は分子線エピタキシャル成長法によって、エッチング停
止層上に化合物半導体層を堆積する。そして第2工程
で、化合物半導体層上に第1反射膜を形成した後、第3
工程で、第1反射膜側を基板に貼り合わせる。その後第
4工程で、エッチングによって化合物半導体基板を除去
した後、エッチング停止層を除去して化合物半導体層の
表面を露出させる。さらに第5工程で、化合物半導体層
の表面に第2反射膜を形成する。また上記方法におい
て、化合物半導体層をヘテロ構造に形成して、エッチン
グ停止層をエッチングしてもよい。SUMMARY OF THE INVENTION The present invention is a method for forming a semiconductor thin film which has been made to achieve the above object. That is, in the first step, an etching stop layer is formed on a compound semiconductor substrate, and subsequently, a compound semiconductor layer is deposited on the etching stop layer by metal organic chemical vapor deposition or molecular beam epitaxy. Then, in a second step, after forming a first reflection film on the compound semiconductor layer, a third reflection film is formed.
In the step, the first reflection film side is bonded to the substrate . Then, in a fourth step, after removing the compound semiconductor substrate by etching, the etching stop layer is removed to expose the surface of the compound semiconductor layer. Further, in a fifth step, a second reflection film is formed on the surface of the compound semiconductor layer. Further, in the above method, the compound semiconductor layer may be formed in a hetero structure, and the etching stop layer may be etched.
【0010】[0010]
【作用】上記半導体薄膜の形成方法では、化合物半導体
層を薄膜化する際に研磨を行わないことから、化合物半
導体層には結晶欠陥が生じない。また、化合物半導体基
板上にエッチング停止層を形成し、続いて有機金属化学
的気相成長法または分子線エピタキシャル成長法によっ
て、エッチング停止層上に化合物半導体層を堆積する。
したがって、化合物半導体層の膜厚は原子レベルで制御
がなされる。また、化合物半導体層をヘテロ構造に形成
した場合も、上記同様の作用が得られる。According to the method of forming a semiconductor thin film, no polishing is performed when the compound semiconductor layer is thinned, so that no crystal defects occur in the compound semiconductor layer. Further, an etching stopper layer is formed on the compound semiconductor substrate, and subsequently, the compound semiconductor layer is deposited on the etching stopper layer by metal organic chemical vapor deposition or molecular beam epitaxy.
Therefore, the thickness of the compound semiconductor layer is controlled at the atomic level. Also, when the compound semiconductor layer is formed in a hetero structure, the same effect as described above can be obtained.
【0011】[0011]
【実施例】本発明の実施例を図1の形成工程図によって
説明する。図では、(1),(2)は斜視図で示し、
(3)〜(6)は断面図で示す。そして以下の説明で
は、一例として、透過型LCRT用単結晶膜の形成方法
のうち、特に青色材料の亜鉛セレン層の形成方法を具体
的に示す。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. In the figure, (1) and (2) are shown in perspective views,
(3) to (6) are shown in sectional views. In the following description, as an example, a method of forming a zinc selenium layer of a blue material, among the methods of forming a single crystal film for a transmission type LCRT, will be specifically described.
【0012】図1の(1)に示すように、第1工程で
は、例えば有機金属化学的気相成長法(以下MOCVD
法と記す)または分子線エピタキシャル成長法(以下M
BE法と記す)によって、化合物半導体基板であるガリ
ウムヒ素(以下GaAsと記す)基板11上にエッチン
グ停止層になるガリウムインジウムリン(以下GaIn
Pと記す)層12を形成する。上記GaInP層12
は、膜厚が例えば20nmで、かつGaAs基板11に
格子整合する。As shown in FIG. 1A, in the first step, for example, metal organic chemical vapor deposition (hereinafter referred to as MOCVD)
Method) or molecular beam epitaxial growth method (hereinafter M
By a BE method, a gallium indium phosphide (hereinafter, GaIn) serving as an etching stop layer is formed on a gallium arsenide (hereinafter, referred to as GaAs) substrate 11 which is a compound semiconductor substrate.
P) is formed. The GaInP layer 12
Has a thickness of, for example, 20 nm and is lattice-matched to the GaAs substrate 11.
【0013】または上記エッチング停止層には、例えば
アルミニウムガリウムインジウムリン〔以下(AlX G
a1-X )0.5 In0.5 Pと記す〕層を用いることも可能
である。この場合には、X=0〜0.6程度の範囲で該
Xの値を選択する。なお、上記(AlX Ga1-X )0.5
In0.5 P層のアルミニウムの含有量が多くなるとその
表面が酸化され易くなる。そのため、Xの値を0〜0.
6の範囲に設定する。[0013] Alternatively, the etching stop layer may include, for example, aluminum gallium indium phosphide [hereinafter (Al X G
a 1-X ) 0.5 In 0.5 P] layer. In this case, the value of X is selected in the range of X = 0 to about 0.6. The above (Al X Ga 1 -X ) 0.5
When the content of aluminum in the In 0.5 P layer increases, the surface thereof is easily oxidized. Therefore, the value of X is set to 0 to 0.
Set to the range of 6.
【0014】続いて、例えばMOCVD法またはMBE
法によって、上記GaInP層12上に化合物半導体層
として亜鉛セレン(以下ZnSeと記す)層13を堆積
する。Subsequently, for example, MOCVD or MBE
By a method, a zinc selenium (hereinafter, referred to as ZnSe) layer 13 is deposited on the GaInP layer 12 as a compound semiconductor layer.
【0015】次いで図1の(2)に示す第2工程を行
う。この工程では、例えば蒸着法によって、上記ZnS
e層13上に第1反射膜14を形成する。この第1反射
膜14は、誘電体多層膜または金属膜で形成される。誘
電体多層膜としては、酸化アルミニウム(Al2O3)と
シリコン(Si)との積層膜または酸化チタン(TiO
2)と酸化シリコン(SiO2)との積層膜などがある。
また金属膜としては、銀(Ag),金(Au)またはア
ルミニウム(Al)からなる膜がある。Next, a second step shown in FIG. 1 (2) is performed. In this step, for example, the ZnS
The first reflection film 14 is formed on the e-layer 13. This first reflection film 14 is formed of a dielectric multilayer film or a metal film. As the dielectric multilayer film, a laminated film of aluminum oxide (Al 2 O 3 ) and silicon (Si) or titanium oxide (TiO 2)
2 ) and silicon oxide (SiO 2 ).
As the metal film, there is a film made of silver (Ag), gold (Au), or aluminum (Al).
【0016】続いて図1の(3)に示す第3工程を行
う。この工程では、上記第1反射膜14側を基板15に
貼り合わせる。この基板15は、例えばサファイア基板
からなる。上記貼り合わせには、例えば接着剤16を用
いる。この接着剤16は、透光性のものであればよく、
例えばエポキシ樹脂系の接着剤を用いる。Subsequently, a third step shown in FIG. 1C is performed. In this step, the first reflection film 14 side is bonded to the substrate 15 . This substrate 15 is made of, for example, a sapphire substrate. For the bonding, for example, an adhesive 16 is used. The adhesive 16 only needs to be translucent.
For example, an epoxy resin adhesive is used.
【0017】そして図1の(4)に示す第4工程を行
う。この工程では、ウェットエッチングによって、上記
GaAs基板11(2点鎖線で示す部分)を除去する。
このウェットエッチングでは、一例として、アンモニア
(NH4 OH):過酸化水素(H2 O2 ):水(H
2 O)=1:10:10(25℃)なるエッチング液を
用いる。上記に示したエッチング液の組成比は一実験例
であって、GaInP層12に対してGaAs基板11
が選択的に除去される組成比であればいかなる組成比で
あっても差し支えない。Then, a fourth step shown in FIG. 1D is performed. In this step, the GaAs substrate 11 (portion indicated by a two-dot chain line) is removed by wet etching.
In this wet etching, for example, ammonia (NH 4 OH): hydrogen peroxide (H 2 O 2 ): water (H
2 O) = 1: 10: 10 ( used 25 ° C.) becomes an etching solution. The composition ratio of the etching solution described above is one experimental example, and the GaAs substrate 11
May be any composition ratio as long as it is selectively removed.
【0018】上記組成のエッチング液を用いてエッチン
グを行った場合には、GaAsのエッチング速度は4μ
m/分になり、GaInPのエッチング速度は0.67
nm/分になる。したがってエッチング選択比は1:6
000程度になる。そのため、ガリウムヒ素基板11の
エッチングでは、GaInP層12で正確にエッチング
が停止する。上記GaInP層12の膜厚は20nmで
あったが、その膜厚は10nm程度あればエッチングを
停止させるのに十分である。When etching is performed using an etching solution having the above composition, the etching rate of GaAs is 4 μm.
m / min, and the etching rate of GaInP is 0.67.
nm / min. Therefore, the etching selectivity is 1: 6.
About 000. Therefore, the etching of the gallium arsenide substrate 11 stops accurately at the GaInP layer 12. The thickness of the GaInP layer 12 was 20 nm, but a thickness of about 10 nm is enough to stop the etching.
【0019】またGaInP層12の代わりに(AlX
Ga1-X )0.5 In0.5 P層を用いた場合には、エッチ
ング選択比はアルミニウム(Al)の含有量が増加する
にしたがってGaInP層よりも10%程度低下する
が、エッチングを停止させるのには十分な選択比になっ
ている。In place of the GaInP layer 12, (Al x
When the Ga 1-x ) 0.5 In 0.5 P layer is used, the etching selectivity decreases by about 10% as compared with the GaInP layer as the content of aluminum (Al) increases. Has a sufficient selection ratio.
【0020】その後、図1の(5)に示すように、ウェ
ットエッチングによって、GaInP層12(2点鎖線
で示す部分)を除去する。このウェットエッチングに
は、例えば塩酸(HCl):酢酸(CH3 COOH)=
1:4(10℃)なるエッチング液を用いる。上記に示
したエッチング液の組成比は一実験例であって、ZnS
e層13に対してGaInP層12が選択的に除去され
る組成比であればいかなる組成比であってもよい。Thereafter, as shown in FIG. 1 (5), the GaInP layer 12 (portion indicated by a two-dot chain line) is removed by wet etching. For example, hydrochloric acid (HCl): acetic acid (CH 3 COOH) =
An etching solution of 1: 4 (10 ° C.) is used. The composition ratio of the etching solution shown above is an experimental example, and ZnS
Any composition ratio may be used as long as the GaInP layer 12 is selectively removed from the e-layer 13.
【0021】上記組成のエッチング液を用いてエッチン
グを行った場合には、GaInPのエッチング速度が2
00nm/分になる。したがって、30秒程度のエッチ
ングでGaInP層12は十分に除去される。そして上
記ZnSe層13の表面が露出する。When etching is performed using an etching solution having the above composition, the etching rate of GaInP becomes 2
00 nm / min. Therefore, the GaInP layer 12 is sufficiently removed by etching for about 30 seconds. Then, the surface of the ZnSe layer 13 is exposed.
【0022】次いで図1の(6)に示す第5工程を行
う。この工程では、蒸着法によって、ZnSe層13の
表面に第2反射膜17を形成する。この第2反射膜17
は、例えば誘電体多層膜または金属膜で形成される。誘
電体多層膜としては、例えば酸化アルミニウム(Al2
O3 )とシリコン(Si)との積層膜または酸化チタン
(TiO2 )と酸化シリコン(SiO2 )との積層膜な
どがある。また金属膜としては、銀(Ag),金(A
u)またはアルミニウム(Al)がある。このようにし
て、ZnSe層13からなる半導体薄膜が形成される。Next, a fifth step shown in FIG. 1 (6) is performed. In this step, the second reflection film 17 is formed on the surface of the ZnSe layer 13 by an evaporation method. This second reflection film 17
Is formed of, for example, a dielectric multilayer film or a metal film. As the dielectric multilayer film, for example, aluminum oxide (Al 2
There is a stacked film of O 3 ) and silicon (Si) or a stacked film of titanium oxide (TiO 2 ) and silicon oxide (SiO 2 ). In addition, silver (Ag), gold (A
u) or aluminum (Al). Thus, a semiconductor thin film composed of the ZnSe layer 13 is formed.
【0023】また、各第1,第2反射膜14,17の成
膜方法としては、上記説明したように蒸着法の他にMO
CVD法,MBE法,スパッタ法,イオンプレーティン
グ法等を用いることも可能である。As a method of forming the first and second reflection films 14 and 17, in addition to the vapor deposition method as described above,
It is also possible to use a CVD method, an MBE method, a sputtering method, an ion plating method, or the like.
【0024】上記半導体薄膜の形成方法では、GaAs
基板11上にGaInP層12を形成し、続いてMOC
VD法またはMBE法によって、GaInP層12上に
ZnSe層13を堆積する。したがって、ZnSe層1
3の膜厚を原子レベルで正確に制御することが可能にな
る。In the above method for forming a semiconductor thin film, GaAs
A GaInP layer 12 is formed on a substrate 11 and then a MOC
A ZnSe layer 13 is deposited on the GaInP layer 12 by VD or MBE. Therefore, the ZnSe layer 1
3 can be accurately controlled at the atomic level.
【0025】また上記第4工程では、GaAs基板11
はGaInP層12に対して選択的にエッチングされ、
GaInP層12はZnSe層13に対して選択的にエ
ッチングされる。したがって、GaAs基板11および
GaInP層12はそれぞれのエッチングで完全に除去
される。そしてGaAs基板11のエッチングではGa
InP層12のオーバエッチングは無視でき、GaIn
P層12のエッチングではZnSe層13のオーバエッ
チングは無視できる。したがって、ZnSe層13の膜
厚は原子レベルの制御がなされる。In the fourth step, the GaAs substrate 11
Is selectively etched with respect to the GaInP layer 12,
The GaInP layer 12 is selectively etched with respect to the ZnSe layer 13. Therefore, the GaAs substrate 11 and the GaInP layer 12 are completely removed by the respective etchings. In the etching of the GaAs substrate 11, Ga
Over-etching of the InP layer 12 can be ignored, and GaIn
In the etching of the P layer 12, over-etching of the ZnSe layer 13 can be ignored. Therefore, the thickness of the ZnSe layer 13 is controlled at the atomic level.
【0026】またGaInP層12を形成することな
く、GaAs基板11上にZnSe層13を成長させて
からGaAs基板11のエッチングを行うと、十分に小
さい面積であれば平坦性,鏡面性のよい単結晶のZnS
e層13を得ることができる。しかし大面積(例えば1
cm×1cm程度以上の面積)になるとエッチングむら
が発生して凹凸の大きな単結晶のZnSe層13にな
る。そこで上記図1で説明したように、GaInP層1
2を設けてエッチングを行う方法によれば、大面積であ
っても平坦性,鏡面性に優れた単結晶のZnSe層13
を得ることが可能になる。Further, if the GaAs substrate 11 is etched after the ZnSe layer 13 is grown on the GaAs substrate 11 without forming the GaInP layer 12, if the area is sufficiently small, the flatness and the mirror surface are good. Crystal ZnS
An e-layer 13 can be obtained. However, a large area (for example, 1
When the area becomes about 1 cm × 1 cm), etching unevenness occurs, and the ZnSe layer 13 becomes a single-crystal ZnSe layer 13 having large irregularities. Therefore, as described with reference to FIG.
According to the method in which the etching is performed by providing the ZnSe layer 2, the single-crystal ZnSe layer 13 having excellent flatness and specularity even in a large area is provided.
Can be obtained.
【0027】上記説明した形成工程では、GaAs基板
11を除去した後、GaInP層12も除去してZnS
e層13を形成している。このZnSe層13をLCR
Tのターゲット結晶に用いる場合には、このGaInP
層12を完全に除去しなくてもよい。それには、GaI
nP層12による吸収の影響が無視できるほど、当該G
aInP層12を薄く形成する必要がある。In the above-described formation process, after the GaAs substrate 11 is removed, the GaInP layer 12 is also removed and the ZnS
An e-layer 13 is formed. This ZnSe layer 13 is formed by LCR
When used for a T target crystal, the GaInP
Layer 12 need not be completely removed. For that, GaI
As the influence of the absorption by the nP layer 12 is negligible, the G
It is necessary to form the aInP layer 12 thin.
【0028】図2にGaInP層12の反射率および透
過率とその膜厚との関係を示す。図では、縦軸に反射率
および透過率の計算結果を示し、横軸に膜厚を示す。な
お、この場合の第1,第2反射膜14,17には、酸化
アルミニウム膜とシリコン膜からなる誘電体多層膜を用
いている。FIG. 2 shows the relationship between the reflectance and transmittance of the GaInP layer 12 and its thickness. In the figure, the vertical axis shows the calculation results of the reflectance and the transmittance, and the horizontal axis shows the film thickness. In this case, as the first and second reflection films 14 and 17, a dielectric multilayer film composed of an aluminum oxide film and a silicon film is used.
【0029】図に示すように、GaInP層12がない
場合の反射率は77%であり、透過率は19%である。
そしてGaInP層12の膜厚を増していくと反射率お
よび透過率はともに減少して、膜厚が20nmになると
反射率は35%、透過率は9%になる。したがって、G
aInP層12の膜厚は薄くなる程、反射率および透過
率はともに高くなる。そして数原子層程度の膜厚にすれ
ば、GaInP層12が形成されていない状態とほとん
ど差がない状態になる。例えば、GaInP層12が1
nm以下の膜厚であれば、反射率の低下は10%以下に
抑えられる。このときの透過率の低下は1%程度に抑え
られる。As shown in the figure, the reflectance without the GaInP layer 12 is 77% , and the transmittance is 19% .
When the thickness of the GaInP layer 12 is increased, both the reflectance and the transmittance decrease. When the thickness becomes 20 nm, the reflectance becomes 35% and the transmittance becomes 9% . Therefore, G
As the thickness of the aInP layer 12 decreases, both the reflectance and the transmittance increase. If the film thickness is about several atomic layers, there is almost no difference from the state where the GaInP layer 12 is not formed. For example, if the GaInP layer 12 is 1
If the film thickness is not more than nm , the decrease in reflectance is suppressed to 10% or less. At this time, a decrease in transmittance is suppressed to about 1%.
【0030】上記図1では、透過型LCRT用単結晶膜
の青色材料であるZnSe層12の形成方法を一例にし
て説明したが、透過型LCRT用単結晶膜の緑色材料で
ある亜鉛テルル(ZnTe)層も上記同様の方法によっ
て形成することが可能である。In FIG. 1, the method of forming the ZnSe layer 12, which is a blue material of the transmission-type LCRT single crystal film, has been described as an example. However, zinc tellurium (ZnTe), which is a green material of the transmission-type LCRT single crystal film, has been described. The layer can also be formed by the same method as described above.
【0031】そこで第2実施例としてZnTe層を形成
する場合を、図3によって説明する。図3の示すよう
に、GaAs基板11上に堆積したGaInP層12の
上面に、ZnSe層(13)を形成する代わりにZnT
e層18を形成する。その後のプロセスは、上記図1で
説明したのと全く同様になる。The case of forming a ZnTe layer as a second embodiment will be described with reference to FIG. As shown in FIG. 3, instead of forming a ZnSe layer (13) on the upper surface of a GaInP layer 12 deposited on a GaAs substrate 11, ZnT
An e-layer 18 is formed. The subsequent process is exactly the same as that described with reference to FIG.
【0032】ZnTe層18を用いた場合も、GaIn
P層12の膜厚が吸収の影響を無視できる程薄く形成さ
れていれば、GaInP層12を残しても差し支えな
い。When the ZnTe layer 18 is used, GaIn
If the thickness of the P layer 12 is so small that the influence of absorption can be ignored, the GaInP layer 12 may be left.
【0033】図4に、GaInP層12の反射率および
透過率とその膜厚との関係を示す。図では、縦軸に反射
率および透過率の計算結果を示し、横軸に膜厚を示す。
なお、この場合の第1,第2反射膜には、酸化アルミニ
ウム膜とシリコン膜からなる誘電体多層膜を用いてい
る。FIG. 4 shows the relationship between the reflectance and transmittance of the GaInP layer 12 and its thickness. In the figure, the vertical axis shows the calculation results of the reflectance and the transmittance, and the horizontal axis shows the film thickness.
In this case, a dielectric multilayer film made of an aluminum oxide film and a silicon film is used as the first and second reflection films.
【0034】図に示すように、GaInP層がない場合
の反射率は78%であり、透過率は20%である。そし
てGaInP層を増していくと反射率および透過率はと
もに減少して、膜厚が20nmになると反射率は45
%、透過率は15%になる。したがって、GaInP層
の膜厚は薄い程反射率および透過率はともに低下する。
そして数原子層程度の膜厚にすれば、GaInP層が形
成されていない状態とほとんど差がない状態になる。例
えば、GaInP層が3nm以下の膜厚であれば、反射
率の低下は10%以下に抑えられる。また透過率の低下
は1%程度に抑えられる。As shown in the figure, the reflectance without the GaInP layer is 78% , and the transmittance is 20% . When the GaInP layer is increased, both the reflectance and the transmittance decrease, and when the film thickness becomes 20 nm, the reflectance becomes 45 %.
% , And the transmittance becomes 15% . Therefore, both the reflectance and the transmittance decrease as the thickness of the GaInP layer decreases.
If the film thickness is about several atomic layers, there is almost no difference from the state where the GaInP layer is not formed. For example, if the thickness of the GaInP layer is 3 nm or less, the decrease in reflectance is suppressed to 10% or less. Further, the decrease in transmittance is suppressed to about 1%.
【0035】次に化合物半導体層をヘテロ構造に形成す
る場合の半導体薄膜の形成方法を、図5の形成工程図に
よって説明する。図では、上記図1で説明したのと同様
の構成部品には同一符号を付す。Next, a method of forming a semiconductor thin film in the case where a compound semiconductor layer is formed in a hetero structure will be described with reference to FIG. In the figure, the same components as those described in FIG. 1 are denoted by the same reference numerals.
【0036】図5の(1)に示すように、第1工程で
は、上記図1の(1)で説明したと同様にして、例えば
MOCVD法またはMBE法によって、GaAs基板1
1上に、例えば膜厚が20nmで、該GaAs基板11
に格子整合するGaInP層12を堆積する。または
(AlX Ga1-X )0.5 In0.5 P層を堆積してもよ
い。As shown in FIG. 5A, in the first step, the GaAs substrate 1 is formed by MOCVD or MBE, for example, in the same manner as described in FIG.
1 on the GaAs substrate 11 having a thickness of, for example, 20 nm.
A GaInP layer 12 lattice-matching is deposited. Alternatively, an (Al x Ga 1 -x ) 0.5 In 0.5 P layer may be deposited.
【0037】続いて、例えばMOCVD法またはMBE
法によって、上記GaInP層12上に化合物半導体層
として、亜鉛マグネシウム硫黄セレン(以下ZnMgS
Seと記す)層21とZnSe層22とZnMgSSe
層23とを順に堆積する。この堆積は連続的に行う。こ
のようにして、ZnMgSSe層21とZnSe層22
とZnMgSSe層23とからなるヘテロ構造(ここで
はダブルヘテロ構造)の化合物半導体層が形成される。Subsequently, for example, MOCVD or MBE
According to a method, zinc magnesium sulfur selenium (hereinafter referred to as ZnMgS) is formed on the GaInP layer 12 as a compound semiconductor layer.
Se) layer 21, ZnSe layer 22, and ZnMgSSe
The layers 23 are sequentially deposited. This deposition is performed continuously. Thus, the ZnMgSSe layer 21 and the ZnSe layer 22
And a ZnMgSSe layer 23 to form a compound semiconductor layer having a heterostructure (here, a double heterostructure).
【0038】次いで図5の(2)に示す第2工程を行
う。この工程では、上記図1の(2)で説明したのと同
様に、例えば蒸着法によって、上記ZnMgSSe層2
3上に第1反射膜14を形成する。この第1反射膜14
は、上記説明したものと同様のものからなる。Next, a second step shown in FIG. 5B is performed. In this step, the ZnMgSSe layer 2 is formed by, for example, a vapor deposition method as described with reference to FIG.
The first reflective film 14 is formed on the third reflective film 3. This first reflection film 14
Consists of the same as described above.
【0039】その後、前記図1の(3)〜(5)によっ
て説明したのと同様にして、第3,第4工程を行う。す
なわち、図5の(3)に示すように、例えばエポキシ樹
脂系の接着剤16を用いて上記第1反射膜14側を基板
15に貼り合わせる。この基板15は、透光性の材料か
らなり、例えばサファイアからなる。Thereafter, the third and fourth steps are performed in the same manner as described with reference to FIGS. 1 (3) to (5). That is, as shown in (3) of FIG. 5, the first reflection film 14 side is formed on a substrate by using, for example, an epoxy resin adhesive 16.
Paste on 15 The substrate 15 is made of a translucent material, for example, sapphire.
【0040】そして、ウェットエッチングによって、上
記GaAs基板11(2点鎖線で示す部分)を除去す
る。このウェットエッチングでは、例えばアンモニア
(NH4OH):過酸化水素(H2 O2 ):水(H
2 O)=1:10:10(25℃)なるエッチング液を
用いる。このエッチング液の組成比は一例であって、G
aInP層12に対してGaAs基板11が選択的に除
去される組成比であれば、上記数値に限定されることは
ない。Then, the GaAs substrate 11 (portion indicated by a two-dot chain line) is removed by wet etching. In this wet etching, for example, ammonia (NH 4 OH): hydrogen peroxide (H 2 O 2 ): water (H
2 O) = 1: 10: 10 ( used 25 ° C.) becomes an etching solution. The composition ratio of this etching solution is an example, and G
The numerical value is not limited as long as the composition ratio is such that the GaAs substrate 11 is selectively removed with respect to the aInP layer 12.
【0041】またGaInP層12の代わりに(AlX
Ga1-X )0.5 In0.5 P層を用いた場合には、エッチ
ング選択比はGaInP層よりも10%程度低下する
が、エッチングを停止させるのには十分な選択比にな
る。In place of the GaInP layer 12, (Al x
When the Ga 1-x ) 0.5 In 0.5 P layer is used, the etching selectivity is about 10% lower than that of the GaInP layer, but the selectivity is sufficient to stop the etching.
【0042】その後、ウェットエッチングによって、G
aInP層12(1点鎖線で示す部分)を除去する。こ
のウェットエッチングには、例えば塩酸(HCl):酢
酸(CH3 COOH)=1:4(10℃)なるエッチン
グ液を用いる。このエッチング液の組成比は一例であっ
て、ZnMgSSe層23に対してGaInP層12が
選択的に除去される組成比であれば、上記数値に限定さ
れることはない。Then, G is obtained by wet etching.
The aInP layer 12 (portion indicated by a dashed line) is removed. For this wet etching, for example, an etching solution of hydrochloric acid (HCl): acetic acid (CH 3 COOH) = 1: 4 (10 ° C.) is used. The composition ratio of this etchant is an example, and is not limited to the above value as long as the composition ratio is such that the GaInP layer 12 is selectively removed with respect to the ZnMgSSe layer 23.
【0043】上記組成のエッチング液を用いてエッチン
グを行った場合には、GaInPのエッチング速度が2
00nm/分になる。したがって、30秒程度のエッチ
ングでGaInP層12は十分に除去される。そして上
記ZnMgSSe層23の表面が露出する。When etching is performed using an etching solution having the above composition, the etching rate of GaInP becomes 2
00 nm / min. Therefore, the GaInP layer 12 is sufficiently removed by etching for about 30 seconds. Then, the surface of the ZnMgSSe layer 23 is exposed.
【0044】次いで前記図1の(6)によって説明した
と同様にして第5工程を行う。すなわち、図5の(4)
に示すように、例えば蒸着法によって、ZnMgSSe
層21の表面に第2反射膜17を形成する。Next, a fifth step is performed in the same manner as described with reference to FIG. That is, (4) in FIG.
As shown in FIG.
The second reflection film 17 is formed on the surface of the layer 21.
【0045】このようにして、ZnMgSSe層21と
ZnSe層22とZnMgSSe層23とからなるヘテ
ロ構造の半導体薄膜が形成される。As described above, a semiconductor thin film having a heterostructure composed of the ZnMgSSe layer 21, the ZnSe layer 22, and the ZnMgSSe layer 23 is formed.
【0046】また、ZnMgSSe層21に代えてZn
MgTe層を形成し、ZnSe層22に代えてZnTe
層を形成し、ZnMgSSe23に代えてZnMgTe
層を形成することも可能である。この場合も、上記同様
にして、ZnMgTe層とZnTe層とZnMgTe層
とからなるヘテロ構造の半導体薄膜が形成される。In place of the ZnMgSSe layer 21, Zn
An MgTe layer is formed, and ZnTe layer 22 is used instead of ZnSe layer 22.
A layer is formed and ZnMgTe is used instead of ZnMgSSe23.
It is also possible to form layers. In this case as well, a heterostructure semiconductor thin film including a ZnMgTe layer, a ZnTe layer, and a ZnMgTe layer is formed in the same manner as described above.
【0047】上記半導体薄膜の形成方法では、GaAs
基板11上にGaInP層12を形成し、続いてMOC
VD法またはMBE法によって、GaInP層12上に
ヘテロ構造のZnMgSSe層21,ZnSe層22お
よびZnMgSSe層23を堆積する。したがって、Z
nMgSSe層21,ZnSe層22およびZnMgS
Se層23の各膜厚を原子レベルで正確に制御すること
が可能になる。In the above method for forming a semiconductor thin film, GaAs
A GaInP layer 12 is formed on a substrate 11 and then a MOC
A heterostructure ZnMgSSe layer 21, a ZnSe layer 22, and a ZnMgSSe layer 23 are deposited on the GaInP layer 12 by the VD method or the MBE method. Therefore, Z
nMgSSe layer 21, ZnSe layer 22, and ZnMgS
Each film thickness of the Se layer 23 can be accurately controlled on an atomic level.
【0048】また上記第4工程では、GaAs基板11
はGaInP層12に対して選択的にエッチングされ、
GaInP層12はZnMgSSe層21に対して選択
的にエッチングされる。したがって、GaAs基板11
およびGaInP層12はそれぞれのエッチングで完全
に除去される。そしてGaAs基板11をエッチングす
る際にはGaInP層12のオーバエッチングは無視で
き、GaInP層12をエッチングする際にはZnMg
SSe層21のオーバエッチングは無視できる。したが
って、ZnMgSSe層21,ZnSe層22およびZ
nMgSSe層23の各膜厚は原子レベルの制御が可能
になる。In the fourth step, the GaAs substrate 11
Is selectively etched with respect to the GaInP layer 12,
The GaInP layer 12 is selectively etched with respect to the ZnMgSSe layer 21. Therefore, the GaAs substrate 11
And GaInP layer 12 are completely removed by each etching. When the GaAs substrate 11 is etched, over-etching of the GaInP layer 12 can be neglected.
Over-etching of the SSe layer 21 can be ignored. Therefore, the ZnMgSSe layer 21, ZnSe layer 22, and Z
Each film thickness of the nMgSSe layer 23 can be controlled at the atomic level.
【0049】[0049]
【発明の効果】以上、説明したように本発明によれば、
化合物半導体基板と化合物半導体層との間にエッチング
停止層を形成して、化合物半導体基板およびエッチング
停止層をエッチングにより順次除去したので、結晶欠陥
を発生する研磨を行う必要がない。そのため、結晶欠陥
がない品質に優れた化合物半導体層の薄膜を形成するこ
とが可能になる。また、有機金属化学的気相成長法また
は分子線エピタキシャル成長法によって、エッチング停
止層上に化合物半導体層を堆積するので、化合物半導体
層の膜厚は原子レベルで制御することができる。そのた
め、化合物半導体層を正確な膜厚に形成することができ
る。したがって、化合物半導体層の光学的特性の向上を
図ることができる。また、化合物半導体層をヘテロ構造
に形成した場合も、上記同様の効果が得られる。As described above, according to the present invention,
Since an etching stop layer is formed between the compound semiconductor substrate and the compound semiconductor layer and the compound semiconductor substrate and the etching stop layer are sequentially removed by etching, there is no need to perform polishing for generating crystal defects. Therefore, it is possible to form a thin film of a compound semiconductor layer having excellent quality without crystal defects. Further, since the compound semiconductor layer is deposited on the etching stopper layer by the metal organic chemical vapor deposition method or the molecular beam epitaxial growth method, the thickness of the compound semiconductor layer can be controlled at the atomic level. Therefore, the compound semiconductor layer can be formed with an accurate thickness. Therefore, the optical characteristics of the compound semiconductor layer can be improved. Further, even when the compound semiconductor layer is formed in a hetero structure, the same effect as described above can be obtained.
【図1】本発明の第1実施例の形成工程図である。FIG. 1 is a process chart of a first embodiment of the present invention.
【図2】反射率・透過率と膜厚との関係図である。FIG. 2 is a diagram showing the relationship between reflectance and transmittance and film thickness.
【図3】第2実施例の説明図である。FIG. 3 is an explanatory diagram of a second embodiment.
【図4】反射率・透過率と膜厚との関係図である。FIG. 4 is a diagram showing the relationship between reflectance and transmittance and film thickness.
【図5】ヘテロ構造の半導体薄膜の形成工程図である。FIG. 5 is a process chart of forming a semiconductor thin film having a hetero structure.
【図6】従来例の形成工程図である。FIG. 6 is a diagram showing a forming process of a conventional example.
11 GaAs基板 12 GaInP層 13 ZnSe層 14 第1反射膜 15 基板 17 第2反射膜 DESCRIPTION OF SYMBOLS 11 GaAs substrate 12 GaInP layer 13 ZnSe layer 14 1st reflective film 15 substrate 17 2nd reflective film
フロントページの続き (72)発明者 戸田 淳 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (72)発明者 船戸 健次 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 特開 平6−204621(JP,A) 特開 平4−311079(JP,A) 特開 平4−72608(JP,A) 特開 平5−335690(JP,A) 特開 平3−222488(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/205 H01L 21/02 H01L 21/203 H01S 3/23 Continuation of the front page (72) Inventor Jun Toda 6-7-35 Kita-Shinagawa, Shinagawa-ku, Tokyo Inside Sony Corporation (72) Inventor Kenji Funato 6-35, Kita-Shinagawa-ku, Shinagawa-ku, Tokyo Sony Stock In-company (56) References JP-A-6-204621 (JP, A) JP-A-4-311079 (JP, A) JP-A-4-72608 (JP, A) JP-A-5-335690 (JP, A) JP-A-3-222488 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/205 H01L 21/02 H01L 21/203 H01S 3/23
Claims (2)
を形成し、続いて有機金属化学的気相成長法または分子
線エピタキシャル成長法によって、前記エッチング停止
層上に化合物半導体層を形成する第1工程と、 前記化合物半導体層上に第1反射膜を形成する第2工程
と、 前記第1反射膜側に基板を貼り合わせる第3工程と、 エッチングによって前記化合物半導体基板を除去した
後、前記エッチング停止層を除去して前記化合物半導体
層の表面を露出させる第4工程と、 前記化合物半導体層の表面に第2反射膜を形成する第5
工程とからなることを特徴とする半導体薄膜の形成方
法。A first step of forming an etch stop layer on a compound semiconductor substrate and subsequently forming a compound semiconductor layer on said etch stop layer by metal organic chemical vapor deposition or molecular beam epitaxy; A second step of forming a first reflective film on the compound semiconductor layer, a third step of bonding a substrate to the first reflective film side, and after removing the compound semiconductor substrate by etching, the etching stop layer Removing a surface of the compound semiconductor layer by exposing a second reflection film, and forming a second reflective film on the surface of the compound semiconductor layer.
A method of forming a semiconductor thin film.
おいて、 前記第1工程は、化合物半導体基板上にエッチング停止
層を形成し、続いて有機金属化学的気相成長法または分
子線エピタキシャル成長法によって、前記エッチング停
止層上にヘテロ構造の化合物半導体層を形成して、 その後、前記第2工程以降の工程を行うことを特徴とす
る半導体薄膜の形成方法。2. The method for forming a semiconductor thin film according to claim 1, wherein said first step includes forming an etching stop layer on a compound semiconductor substrate, followed by a metal organic chemical vapor deposition method or a molecular beam epitaxial growth method. Forming a compound semiconductor layer having a heterostructure on the etching stop layer, and thereafter performing the second and subsequent steps.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05517294A JP3221214B2 (en) | 1994-02-28 | 1994-02-28 | Method of forming semiconductor thin film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05517294A JP3221214B2 (en) | 1994-02-28 | 1994-02-28 | Method of forming semiconductor thin film |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07240383A JPH07240383A (en) | 1995-09-12 |
| JP3221214B2 true JP3221214B2 (en) | 2001-10-22 |
Family
ID=12991313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05517294A Expired - Fee Related JP3221214B2 (en) | 1994-02-28 | 1994-02-28 | Method of forming semiconductor thin film |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3221214B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6427510B2 (en) | 2000-03-10 | 2002-08-06 | Unova Ip Corp. | Bending and hemming method and apparatus |
-
1994
- 1994-02-28 JP JP05517294A patent/JP3221214B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6427510B2 (en) | 2000-03-10 | 2002-08-06 | Unova Ip Corp. | Bending and hemming method and apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07240383A (en) | 1995-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3230638B2 (en) | Light emitting diode manufacturing method | |
| US3959045A (en) | Process for making III-V devices | |
| EP1326290A2 (en) | Method of fabricating semiconductor structures | |
| JPH05235312A (en) | Semiconductor substrate and its manufacture | |
| US4950622A (en) | Method for manufacturing a surface emitting type AlGaAs/GaAs semiconductor laser diode | |
| US10553426B2 (en) | Method for obtaining a semi-polar nitride layer on a crystalline substrate | |
| JP3221214B2 (en) | Method of forming semiconductor thin film | |
| JP3474917B2 (en) | Method for manufacturing semiconductor device | |
| US5095488A (en) | Semiconductor laser | |
| JP2002008980A (en) | Semiconductor layer growth method and semiconductor light emitting device manufacturing method | |
| US5929461A (en) | Optical semiconductor device having a semiconductor laminate mirror | |
| US5376229A (en) | Method of fabrication of adjacent coplanar semiconductor devices | |
| JP3460181B2 (en) | Vertical cavity type light emitting device and method of manufacturing the same | |
| US6813290B1 (en) | Semiconductor laser device and method for fabricating the same | |
| JPH0690061A (en) | Fabrication of semiconductor light emitting element | |
| US6495385B1 (en) | Hetero-integration of dissimilar semiconductor materials | |
| JP3135814B2 (en) | Manufacturing method of high reflectance reflector | |
| JP3211459B2 (en) | Surface emitting semiconductor laser and method of manufacturing the same | |
| JP2633921B2 (en) | Manufacturing method of optical device with waveguide | |
| GB2165089A (en) | I.R. photodetector incorporating epitaxial C.M.T. | |
| JP2648533B2 (en) | Reflective photocathode | |
| JP3211474B2 (en) | Surface emitting semiconductor laser and method of manufacturing the same | |
| JPS62262471A (en) | Manufacture of semiconductor device | |
| JPH05109592A (en) | Wafer for compound semiconductor device and manufacturing method thereof | |
| JPH0673389B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |