JP3219005B2 - 負性抵抗増幅器 - Google Patents
負性抵抗増幅器Info
- Publication number
- JP3219005B2 JP3219005B2 JP02543497A JP2543497A JP3219005B2 JP 3219005 B2 JP3219005 B2 JP 3219005B2 JP 02543497 A JP02543497 A JP 02543497A JP 2543497 A JP2543497 A JP 2543497A JP 3219005 B2 JP3219005 B2 JP 3219005B2
- Authority
- JP
- Japan
- Prior art keywords
- negative resistance
- resistance amplifier
- electrode
- tunnel diode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/54—Amplifiers using transit-time effect in tubes or semiconductor devices
- H03F3/55—Amplifiers using transit-time effect in tubes or semiconductor devices with semiconductor devices only
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
- H10D10/821—Vertical heterojunction BJTs
- H10D10/881—Resonant tunnelling transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/70—Tunnel-effect diodes
- H10D8/755—Resonant tunneling diodes [RTD]
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、負性抵抗（Negati
ve Differential Resistance; 以下、ＮＤＲと省略す
る）増幅器に関し、特に、高周波動作が要求される電波
望遠鏡や衛星通信などに使用して好適なＮＤＲ増幅器に
関する。
ve Differential Resistance; 以下、ＮＤＲと省略す
る）増幅器に関し、特に、高周波動作が要求される電波
望遠鏡や衛星通信などに使用して好適なＮＤＲ増幅器に
関する。
【０００２】
【従来の技術】ＮＤＲ増幅器としては、従来よりエサキ
ダイオードを用いたものが知られている。図９はエサキ
ダイオードを用いたＮＤＲ増幅器の構成を示す図であ
り、このようなＮＤＲ増幅器は、例えば、ティーマン
（J.J.Tiemann ）による文献（プロスィーディング・オ
ブ・ディ・アイ・アール・イー（Proc.IRE））、第４８
巻、第１４１８頁、１９６０年で報告されている。
ダイオードを用いたものが知られている。図９はエサキ
ダイオードを用いたＮＤＲ増幅器の構成を示す図であ
り、このようなＮＤＲ増幅器は、例えば、ティーマン
（J.J.Tiemann ）による文献（プロスィーディング・オ
ブ・ディ・アイ・アール・イー（Proc.IRE））、第４８
巻、第１４１８頁、１９６０年で報告されている。
【０００３】図９において、信号源９３に対してエサキ
ダイオード９１と負荷抵抗９５をカスケード接続した場
合、ＮＤＲ増幅器のエサキダイオード９１と信号源９３
の境界面（３−３’）から信号源側を見たアドミッタン
スをｇs ’＋ｊ・ｂs ’とし、境界面（３−３’）から
負荷側を見込んだアドミッタンスを−ｇi ’＋ｊ・
ｂi’（ｇi ’＞０）とすると、本ＮＤＲ増幅器の有能
利得は下式により表される。
ダイオード９１と負荷抵抗９５をカスケード接続した場
合、ＮＤＲ増幅器のエサキダイオード９１と信号源９３
の境界面（３−３’）から信号源側を見たアドミッタン
スをｇs ’＋ｊ・ｂs ’とし、境界面（３−３’）から
負荷側を見込んだアドミッタンスを−ｇi ’＋ｊ・
ｂi’（ｇi ’＞０）とすると、本ＮＤＲ増幅器の有能
利得は下式により表される。
【０００４】 Ｇａｖ＝ｇs ’／（ｇs ’−ｇi ’）・・・（１） 従って、ｇs ’−ｇi ’→＋０のときに、極めて高い利
得が得られる。
得が得られる。
【０００５】
【発明が解決しようとする課題】上述した従来の負性抵
抗増幅器における、エサキダイオードを利用するものに
おいては、エサキダイオードの入力端子と出力端子が同
一のため、信号の方向性が無く、例えば縦続接続すると
不安定になり発振しやすいという課題があった。
抗増幅器における、エサキダイオードを利用するものに
おいては、エサキダイオードの入力端子と出力端子が同
一のため、信号の方向性が無く、例えば縦続接続すると
不安定になり発振しやすいという課題があった。
【０００６】本発明は、上記課題にかんがみてなされた
もので、信号の単方向性に優れると共に、高利得、低雑
音、広帯域な負性抵抗増幅器の提供を目的とする。
もので、信号の単方向性に優れると共に、高利得、低雑
音、広帯域な負性抵抗増幅器の提供を目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、共鳴トンネル効果を用い
た負の入力コンダクタンスを有し、入力端子と出力端子
が分離した負性抵抗トランジスタを、信号源回路に対し
てカスケード接続して構成される負性抵抗増幅器であっ
て、両者の境界面から上記信号源回路を見込んだコンダ
クタンスをｇs（ｇs＞０）とし、上記負性抵抗トランジ
スタの入力コンダクタンスを−ｇi（ｇi＞０）とし、Ｇ
を所定のコンダクタンス値（Ｇ＜ｇs）としたときに上
記コンダクタンスｇs，ｇiを、０＜ｇs−ｇi＜Ｇなる関
係式で表される関係に設定する構成としてある。
め、請求項１にかかる発明は、共鳴トンネル効果を用い
た負の入力コンダクタンスを有し、入力端子と出力端子
が分離した負性抵抗トランジスタを、信号源回路に対し
てカスケード接続して構成される負性抵抗増幅器であっ
て、両者の境界面から上記信号源回路を見込んだコンダ
クタンスをｇs（ｇs＞０）とし、上記負性抵抗トランジ
スタの入力コンダクタンスを−ｇi（ｇi＞０）とし、Ｇ
を所定のコンダクタンス値（Ｇ＜ｇs）としたときに上
記コンダクタンスｇs，ｇiを、０＜ｇs−ｇi＜Ｇなる関
係式で表される関係に設定する構成としてある。
【０００８】近年では、量子井戸内の電子サブバンドを
介した共鳴トンネル効果によるＮＤＲを利用した共鳴ト
ンネル・ダイオード（Resonant Tunneling Diode; ＲＴ
Ｄと省略する）や共鳴トンネル・トランジスタ（Resona
nt Tunneling Transistor;ＲＴＴと省略する）の研究が
盛んに行われている。例えば、特開平０５−２５９５３
３号公報に開示された「共鳴トンネル効果特性を有する
電子素子」や、特開昭６３−２８８０６１号公報に開示
された「半導体負性抵抗素子」や、特開昭６３−２５８
０７６号公報に開示された「縦形電界効果トランジス
タ」や、特開昭６２−２０５６５８号公報に開示された
「高速半導体装置」などが知られている。
介した共鳴トンネル効果によるＮＤＲを利用した共鳴ト
ンネル・ダイオード（Resonant Tunneling Diode; ＲＴ
Ｄと省略する）や共鳴トンネル・トランジスタ（Resona
nt Tunneling Transistor;ＲＴＴと省略する）の研究が
盛んに行われている。例えば、特開平０５−２５９５３
３号公報に開示された「共鳴トンネル効果特性を有する
電子素子」や、特開昭６３−２８８０６１号公報に開示
された「半導体負性抵抗素子」や、特開昭６３−２５８
０７６号公報に開示された「縦形電界効果トランジス
タ」や、特開昭６２−２０５６５８号公報に開示された
「高速半導体装置」などが知られている。
【０００９】しかしながら、上述した各公報に開示され
たものにおいては、ＲＴＴを高周波増幅器として利用す
る際は、通常のトランジスタの増幅モードで用いてお
り、共鳴トンネル効果に基づくＮＤＲ特性自体が有する
増幅機能を利用していなかった。本発明は、共鳴トンネ
ル効果に基づくＮＤＲ特性を利用して高周波増幅を行う
と共に、負の入力コンダクタンスを有するトランジスタ
による増幅器という概念を新たに導入することにより、
従来のエサキダイオードを用いたＮＤＲ増幅器の問題点
をも克服する。
たものにおいては、ＲＴＴを高周波増幅器として利用す
る際は、通常のトランジスタの増幅モードで用いてお
り、共鳴トンネル効果に基づくＮＤＲ特性自体が有する
増幅機能を利用していなかった。本発明は、共鳴トンネ
ル効果に基づくＮＤＲ特性を利用して高周波増幅を行う
と共に、負の入力コンダクタンスを有するトランジスタ
による増幅器という概念を新たに導入することにより、
従来のエサキダイオードを用いたＮＤＲ増幅器の問題点
をも克服する。
【００１０】すなわち、負の入力コンダクタンス領域に
バイアスされたＲＴＴと信号源回路との間に適当な整合
条件を与えることにより、ＲＴＴの入力回路に利得を持
たせることができ、出力信号はＲＴＴの出力端子から取
り出すようにする。このようにすれば入力端子と出力端
子が分離されているため、信号の単方向性に優れるとと
もに、以下に述べる作用原理に基づき、高利得、低雑
音、広帯域化が可能になるものである。
バイアスされたＲＴＴと信号源回路との間に適当な整合
条件を与えることにより、ＲＴＴの入力回路に利得を持
たせることができ、出力信号はＲＴＴの出力端子から取
り出すようにする。このようにすれば入力端子と出力端
子が分離されているため、信号の単方向性に優れるとと
もに、以下に述べる作用原理に基づき、高利得、低雑
音、広帯域化が可能になるものである。
【００１１】ここにおいて、請求項１にかかる構成から
なる発明によれば、負性抵抗トランジスタを信号源回路
に対してカスケード接続して構成することにより、その
有能利得はＧａｖ＝ｇs ／（ｇs −ｇi ）となり、ｇs
−ｇi が正であって、Ｇよりも十分に小さいような場合
に大きな利得が得られることになる。ここにおいて、負
性抵抗トランジスタを使用することによって共鳴トンネ
ル効果に基づく増幅機能を利用するとともに、同負性抵
抗トランジスタの入力側と出力側とが分離されて信号の
単方向性も保証される。
なる発明によれば、負性抵抗トランジスタを信号源回路
に対してカスケード接続して構成することにより、その
有能利得はＧａｖ＝ｇs ／（ｇs −ｇi ）となり、ｇs
−ｇi が正であって、Ｇよりも十分に小さいような場合
に大きな利得が得られることになる。ここにおいて、負
性抵抗トランジスタを使用することによって共鳴トンネ
ル効果に基づく増幅機能を利用するとともに、同負性抵
抗トランジスタの入力側と出力側とが分離されて信号の
単方向性も保証される。
【００１２】また、請求項２にかかる発明は、上記請求
項１に記載の負性抵抗増幅器において、上記信号源回路
を信号源とカスケード接続された入力整合回路をで形成
した構成としてある。さらに、請求項３にかかる発明
は、上記請求項１又は２に記載の負性抵抗増幅器におい
て、上記負性抵抗トランジスタの出力側に出力整合回路
を有する構成としてある。かかる構成からなる発明によ
れば、それぞれ入力側と出力側とで整合回路を備えて上
記設定となるようにしている。
項１に記載の負性抵抗増幅器において、上記信号源回路
を信号源とカスケード接続された入力整合回路をで形成
した構成としてある。さらに、請求項３にかかる発明
は、上記請求項１又は２に記載の負性抵抗増幅器におい
て、上記負性抵抗トランジスタの出力側に出力整合回路
を有する構成としてある。かかる構成からなる発明によ
れば、それぞれ入力側と出力側とで整合回路を備えて上
記設定となるようにしている。
【００１３】さらに、請求項４にかかる発明は、請求項
１、２又は３に記載の負性抵抗増幅器において、上記負
性抵抗トランジスタは、電界効果トランジスタ構造と共
鳴トンネルダイオード構造から形成された構成としてあ
る。かかる構成からなる発明によれば、電解効果トラン
ジスタ構造と共鳴トンネルダイオード構造とを形成する
ことにより、負性抵抗トランジスタの形成が容易とな
る。
１、２又は３に記載の負性抵抗増幅器において、上記負
性抵抗トランジスタは、電界効果トランジスタ構造と共
鳴トンネルダイオード構造から形成された構成としてあ
る。かかる構成からなる発明によれば、電解効果トラン
ジスタ構造と共鳴トンネルダイオード構造とを形成する
ことにより、負性抵抗トランジスタの形成が容易とな
る。
【００１４】より具体的には、請求項５にかかる発明
は、請求項４に記載の負性抵抗増幅器において、上記電
界効果トランジスタ構造は、チャネル領域とソース電極
との間に上記共鳴トンネルダイオード構造を形成した構
成としてあり、請求項６にかかる発明は、請求項４に記
載の負性抵抗増幅器において、上記電界効果トランジス
タ構造のソース電極と上記共鳴トンネルダイオード構造
の第一のコンタクト領域とが電気的に結合されると共
に、上記電界効果トランジスタ構造のゲート電極と上記
共鳴トンネルダイオード構造の第ニのコンタクト領域が
電気的に結合された構成としてあり、請求項７にかかる
発明は、請求項４に記載の負性抵抗増幅器において、上
記電界効果トランジスタ構造のチャネル領域とゲート電
極が上記共鳴トンネルダイオード構造を介して電気的に
結合された構成としてある。
は、請求項４に記載の負性抵抗増幅器において、上記電
界効果トランジスタ構造は、チャネル領域とソース電極
との間に上記共鳴トンネルダイオード構造を形成した構
成としてあり、請求項６にかかる発明は、請求項４に記
載の負性抵抗増幅器において、上記電界効果トランジス
タ構造のソース電極と上記共鳴トンネルダイオード構造
の第一のコンタクト領域とが電気的に結合されると共
に、上記電界効果トランジスタ構造のゲート電極と上記
共鳴トンネルダイオード構造の第ニのコンタクト領域が
電気的に結合された構成としてあり、請求項７にかかる
発明は、請求項４に記載の負性抵抗増幅器において、上
記電界効果トランジスタ構造のチャネル領域とゲート電
極が上記共鳴トンネルダイオード構造を介して電気的に
結合された構成としてある。
【００１５】これらの構造を半導体プロセスによって形
成する。さらに、請求項８にかかる発明は、上記請求項
１、２又は３に記載の負性抵抗増幅器において、上記負
性抵抗トランジスタは、バイポーラトランジスタ構造と
共鳴トンネルダイオード構造から形成された構成として
ある。かかる構成からなる発明によれば、バイポーラト
ランジスタ構造と共鳴トンネルダイオード構造とを形成
することにより、負性抵抗トランジスタの形成が容易と
なる。
成する。さらに、請求項８にかかる発明は、上記請求項
１、２又は３に記載の負性抵抗増幅器において、上記負
性抵抗トランジスタは、バイポーラトランジスタ構造と
共鳴トンネルダイオード構造から形成された構成として
ある。かかる構成からなる発明によれば、バイポーラト
ランジスタ構造と共鳴トンネルダイオード構造とを形成
することにより、負性抵抗トランジスタの形成が容易と
なる。
【００１６】より具体的には、請求項９にかかる発明
は、上記請求項８に記載の負性抵抗増幅器において、上
記バイポーラトランジスタ構造のベース領域とエミッタ
電極が上記共鳴トンネルダイオード構造を介して電気的
に結合された構成としてあり、請求項１０にかかる発明
は、上記請求項８に記載の負性抵抗増幅器において、上
記バイポーラトランジスタ構造のエミッタ電極と上記共
鳴トンネルダイオード構造の第一のコンタクト領域が電
気的に結合されると共に、上記バイポーラトランジスタ
構造のベース電極と上記共鳴トンネルダイオード構造の
第ニのコンタクト領域が電気的に結合された構成として
あり、請求項１１にかかる発明は、上記請求項８に記載
の負性抵抗増幅器において、上記バイポーラトランジス
タ構造のベース領域とベース電極が上記共鳴トンネルダ
イオード構造を介して電気的に結合された構成としてあ
る。
は、上記請求項８に記載の負性抵抗増幅器において、上
記バイポーラトランジスタ構造のベース領域とエミッタ
電極が上記共鳴トンネルダイオード構造を介して電気的
に結合された構成としてあり、請求項１０にかかる発明
は、上記請求項８に記載の負性抵抗増幅器において、上
記バイポーラトランジスタ構造のエミッタ電極と上記共
鳴トンネルダイオード構造の第一のコンタクト領域が電
気的に結合されると共に、上記バイポーラトランジスタ
構造のベース電極と上記共鳴トンネルダイオード構造の
第ニのコンタクト領域が電気的に結合された構成として
あり、請求項１１にかかる発明は、上記請求項８に記載
の負性抵抗増幅器において、上記バイポーラトランジス
タ構造のベース領域とベース電極が上記共鳴トンネルダ
イオード構造を介して電気的に結合された構成としてあ
る。
【００１７】
【００１８】
【発明の実施の形態】図１は本発明の一実施形態にかか
るＮＤＲ増幅器を概略回路図により示している。同図に
おいて、負の入力コンダクタンスを有するＲＴＴ１１の
入力端（１−１’）には入力整合回路１２を介して信号
源１３を接続すると共に、出力端（２−２’）に出力整
合回路１４を介して負荷抵抗１５を接続している。ここ
で、ＲＴＴ１１のバイアス点は入力コンダクタンスが負
となる領域にとり、そのときの入力アドミッタンスを−
ｇi ＋ｊ・ｂi （ｇi ＞０）とする。また、入力端（１
−１’）から信号源側を見込んだアドミッタンスをｇs
＋ｊ・ｂs とする。
るＮＤＲ増幅器を概略回路図により示している。同図に
おいて、負の入力コンダクタンスを有するＲＴＴ１１の
入力端（１−１’）には入力整合回路１２を介して信号
源１３を接続すると共に、出力端（２−２’）に出力整
合回路１４を介して負荷抵抗１５を接続している。ここ
で、ＲＴＴ１１のバイアス点は入力コンダクタンスが負
となる領域にとり、そのときの入力アドミッタンスを−
ｇi ＋ｊ・ｂi （ｇi ＞０）とする。また、入力端（１
−１’）から信号源側を見込んだアドミッタンスをｇs
＋ｊ・ｂs とする。
【００１９】共鳴時には、リアクタンス成分は打ち消さ
れるから、この回路の入力側の部分は図１（ｂ）のよう
に簡略化したものと等価である。すなわち、入力端（１
−１’）の負荷側には入力コンダクタンス（−ｇi ）１
６ＡとＲＴＴ１１の入力端子で発生する雑音電流（ｉ
i ）１６Ｂが接続され、入力端（１−１’）の信号源側
にはコンダクタンス（ｇs ）１７Ａと電流源（ｉｓ）１
７Ｂが接続されていることになる。このようなＮＤＲ増
幅器において、ｇs ＞ｇi の関係が成立すれば電力増幅
が可能であり、有能利得は下式により表される。
れるから、この回路の入力側の部分は図１（ｂ）のよう
に簡略化したものと等価である。すなわち、入力端（１
−１’）の負荷側には入力コンダクタンス（−ｇi ）１
６ＡとＲＴＴ１１の入力端子で発生する雑音電流（ｉ
i ）１６Ｂが接続され、入力端（１−１’）の信号源側
にはコンダクタンス（ｇs ）１７Ａと電流源（ｉｓ）１
７Ｂが接続されていることになる。このようなＮＤＲ増
幅器において、ｇs ＞ｇi の関係が成立すれば電力増幅
が可能であり、有能利得は下式により表される。
【００２０】 Ｇａｖ＝ｇs／（ｇs−ｇi）・・・（２） 従って、ｇs−ｇi→＋０とすれば利得は無限大になり、
ＲＴＴ１１の出力側で発生する雑音の影響は完全に無視
できるようになる。ここで、利得が１０ｄＢになる条件
はｇs−ｇi＝ｇs／１０である。すなわち、利得を１０
ｄＢ以上としたいならば、ｇs−ｇiはｇs／１０以下に
すればよく、この関係を整理すれば、０＜ｇs−ｇi＜Ｇ
（Ｇ＝ｇs／１０）となる。請求項１にかかる発明は、
負性抵抗トランジスタを利用することにより、まさしく
本関係式を成立させている。
ＲＴＴ１１の出力側で発生する雑音の影響は完全に無視
できるようになる。ここで、利得が１０ｄＢになる条件
はｇs−ｇi＝ｇs／１０である。すなわち、利得を１０
ｄＢ以上としたいならば、ｇs−ｇiはｇs／１０以下に
すればよく、この関係を整理すれば、０＜ｇs−ｇi＜Ｇ
（Ｇ＝ｇs／１０）となる。請求項１にかかる発明は、
負性抵抗トランジスタを利用することにより、まさしく
本関係式を成立させている。
【００２１】ここにおいて、かかる条件を設定するには
負性抵抗トランジスタのみならず、信号源と負性抵抗ト
ランジスタとの間に入力整合回路を備えても良いし、負
性抵抗トランジスタの出力側に出力整合回路を備えても
良い。従って、請求項２及び３にかかる発明によれば、
それぞれ入力整合回路や出力整合回路により上記関係式
となるような設定が可能となる。また、既に述べたよう
に、負性抵抗トランジスタを利用することにより、入力
端子と出力端子は分離され、出力側から入力側へは信号
が殆ど伝達されないので、信号の単方向性に優れてより
安定な増幅動作が可能になる。
負性抵抗トランジスタのみならず、信号源と負性抵抗ト
ランジスタとの間に入力整合回路を備えても良いし、負
性抵抗トランジスタの出力側に出力整合回路を備えても
良い。従って、請求項２及び３にかかる発明によれば、
それぞれ入力整合回路や出力整合回路により上記関係式
となるような設定が可能となる。また、既に述べたよう
に、負性抵抗トランジスタを利用することにより、入力
端子と出力端子は分離され、出力側から入力側へは信号
が殆ど伝達されないので、信号の単方向性に優れてより
安定な増幅動作が可能になる。
【００２２】次に、本発明によるＮＤＲ増幅器の雑音性
能を調べるため、図（１）ｂにおいて、電流源１７Ｂを
信号源１３が発生する雑音電流（ｉs ）とみなす。利得
最大時（ｇs 〜ｇi ）には、ＲＴＴ１１の出力側で発生
する雑音の影響は完全に無視できるので、雑音指数Ｆは
下式により表される。 Ｆ＝１＋＜ｉi 2＞／＜ｉs 2＞ ・・・（３） ここで、＜ｉi 2＞と＜ｉs 2＞はそれぞれ雑音電流ｉi と
ｉs の自乗平均を示す。ここで、ＲＴＴ１１の入力端子
で発生する雑音電流ｉi の主成分は、ＲＴＴ１１の一部
であるＲＴＤ構造を電子が通過するときに発生するショ
ット雑音である。ショット雑音の理論によれば、＜ｉs 2
＞は下式により与えられる。
能を調べるため、図（１）ｂにおいて、電流源１７Ｂを
信号源１３が発生する雑音電流（ｉs ）とみなす。利得
最大時（ｇs 〜ｇi ）には、ＲＴＴ１１の出力側で発生
する雑音の影響は完全に無視できるので、雑音指数Ｆは
下式により表される。 Ｆ＝１＋＜ｉi 2＞／＜ｉs 2＞ ・・・（３） ここで、＜ｉi 2＞と＜ｉs 2＞はそれぞれ雑音電流ｉi と
ｉs の自乗平均を示す。ここで、ＲＴＴ１１の入力端子
で発生する雑音電流ｉi の主成分は、ＲＴＴ１１の一部
であるＲＴＤ構造を電子が通過するときに発生するショ
ット雑音である。ショット雑音の理論によれば、＜ｉs 2
＞は下式により与えられる。
【００２３】＜ｉi 2＞＝２ｑＩd △ｆ・・・（４） ここで、ｑは電子電荷、Ｉd はＲＴＤ構造を流れる電
流、△ｆは周波数幅である。一方、信号源から発生する
雑音は熱雑音であるから、ナイキスト（Nyquist）の定
理により、＜ｉs 2＞は下式により与えられる。 ＜ｉs 2＞＝４ｋＴｇs △ｆ・・・（５） ここで、ｋはボルツマン（Boltzmann ）定数、Ｔは環境
温度である。
流、△ｆは周波数幅である。一方、信号源から発生する
雑音は熱雑音であるから、ナイキスト（Nyquist）の定
理により、＜ｉs 2＞は下式により与えられる。 ＜ｉs 2＞＝４ｋＴｇs △ｆ・・・（５） ここで、ｋはボルツマン（Boltzmann ）定数、Ｔは環境
温度である。
【００２４】
【数１】
【００２５】 最大発振周波数（ｆmax ）より十分低い周
波数では、ｇi の周波数分散は無視できるため、雑音指
数（ＮＦ）の周波数依存性は小さいことが分かる。これ
は、ショット雑音の周波数スペクトルが白色のためであ
り、本発明によるＮＤＲ増幅器ではＮＦの周波数依存性
が極めて平坦になる。
波数では、ｇi の周波数分散は無視できるため、雑音指
数（ＮＦ）の周波数依存性は小さいことが分かる。これ
は、ショット雑音の周波数スペクトルが白色のためであ
り、本発明によるＮＤＲ増幅器ではＮＦの周波数依存性
が極めて平坦になる。
【００２６】ここで、ＲＴＤ構造において、アンドープ
スペーサ層を導入すれば、障壁容量が低減されｆmax と
して数１００ＧＨｚ以上の高い値が得られる。そのた
め、本発明によるＮＤＲ増幅器では広帯域化が容易であ
る。さらに、式（６）より、ＮＤＲ増幅器の雑音性能向
上のためには、ＲＴＤ構造の電流対負性コンダクタンス
比（Ｉd ／ｇi ）を低減すればよいことが分かる。これ
は、従来のエサキダイオード増幅器と同様な規則である
が、一般に、エサキダイオードの電流対負性コンダクタ
ンス比（Ｉed／ｇED）は材料に依存し、低減することは
困難だった。しかしながら、ＲＴＤ構造の場合は、量子
井戸層、障壁層の膜厚や材料組成といったエピ構造パラ
メータを変えることにより、（Ｉd ／ｇi ）比をある程
度自由に変えられるため、ＮＤＲ増幅器の更なる低雑音
化が可能である。
スペーサ層を導入すれば、障壁容量が低減されｆmax と
して数１００ＧＨｚ以上の高い値が得られる。そのた
め、本発明によるＮＤＲ増幅器では広帯域化が容易であ
る。さらに、式（６）より、ＮＤＲ増幅器の雑音性能向
上のためには、ＲＴＤ構造の電流対負性コンダクタンス
比（Ｉd ／ｇi ）を低減すればよいことが分かる。これ
は、従来のエサキダイオード増幅器と同様な規則である
が、一般に、エサキダイオードの電流対負性コンダクタ
ンス比（Ｉed／ｇED）は材料に依存し、低減することは
困難だった。しかしながら、ＲＴＤ構造の場合は、量子
井戸層、障壁層の膜厚や材料組成といったエピ構造パラ
メータを変えることにより、（Ｉd ／ｇi ）比をある程
度自由に変えられるため、ＮＤＲ増幅器の更なる低雑音
化が可能である。
【００２７】
（第一の実施例）図２は、本発明のＮＤＲ増幅器におい
て使用されるＲＴＴの一例の構造図である。図２（ａ）
において、２０は半絶縁性（Semi Insulating;Ｓ．Ｉ．
と省略する）ＧａＡｓ基板、２１はアンドープＧａＡｓ
バッファ層、２２はアンドープＩｎＧａＡｓチャネル
層、２３はｎ形ＡｌＧａＡｓ電子供給層、２４はｎ形Ｇ
ａＡｓキャップ層、２５はＲＴＤ構造、２６はｎ形Ｇａ
Ａｓコンタクト層である。ここで、ｎ形ＧａＡｓ層キャ
ップ層２４に接してドレイン電極７Ｄが、ｎ形ＧａＡｓ
コンタクト層２６に接してソース電極７Ｓが、ｎ形Ａｌ
ＧａＡｓ電子供給層２３に接してゲート電極８Ｇがそれ
ぞれ形成されている。
て使用されるＲＴＴの一例の構造図である。図２（ａ）
において、２０は半絶縁性（Semi Insulating;Ｓ．Ｉ．
と省略する）ＧａＡｓ基板、２１はアンドープＧａＡｓ
バッファ層、２２はアンドープＩｎＧａＡｓチャネル
層、２３はｎ形ＡｌＧａＡｓ電子供給層、２４はｎ形Ｇ
ａＡｓキャップ層、２５はＲＴＤ構造、２６はｎ形Ｇａ
Ａｓコンタクト層である。ここで、ｎ形ＧａＡｓ層キャ
ップ層２４に接してドレイン電極７Ｄが、ｎ形ＧａＡｓ
コンタクト層２６に接してソース電極７Ｓが、ｎ形Ａｌ
ＧａＡｓ電子供給層２３に接してゲート電極８Ｇがそれ
ぞれ形成されている。
【００２８】図２（ｂ）に示すように、ＲＴＤ構造２５
はアンドープＧａＡｓスペーサ層２５Ｃ、アンドープＡ
ｌＡｓ量子障壁層２５Ｂ、アンドープＧａＡｓ量子井戸
層２５Ａ、アンドープＡｌＡｓ量子障壁層２５Ｂ、アン
ドープＧａＡｓスペーサ層２５Ｃの積層構造からなる。
このようなＲＴＴは図２（ｃ）に示すように、電界効果
トランジスタ（FieldEffect Transistor;ＦＥＴと省略
する）のチャネル領域とソース電極の間にＲＴＤを介在
させた構造であり、電子の共鳴トンネル効果に基づいて
負の入力コンダクタンスを示す。
はアンドープＧａＡｓスペーサ層２５Ｃ、アンドープＡ
ｌＡｓ量子障壁層２５Ｂ、アンドープＧａＡｓ量子井戸
層２５Ａ、アンドープＡｌＡｓ量子障壁層２５Ｂ、アン
ドープＧａＡｓスペーサ層２５Ｃの積層構造からなる。
このようなＲＴＴは図２（ｃ）に示すように、電界効果
トランジスタ（FieldEffect Transistor;ＦＥＴと省略
する）のチャネル領域とソース電極の間にＲＴＤを介在
させた構造であり、電子の共鳴トンネル効果に基づいて
負の入力コンダクタンスを示す。
【００２９】このようなＲＴＴは以下のようにして作製
される。（１００）Ｓ．Ｉ．ＧａＡｓ基板２０上に、例
えば分子線エピタキシャル（Molecular Beam Epitaxy;
ＭＢＥと省略する）成長法により、［表１］に示す順お
よび膜厚で順次成長させる。
される。（１００）Ｓ．Ｉ．ＧａＡｓ基板２０上に、例
えば分子線エピタキシャル（Molecular Beam Epitaxy;
ＭＢＥと省略する）成長法により、［表１］に示す順お
よび膜厚で順次成長させる。
【００３０】
【表１】
【００３１】次に、エピタキシャル層構造の一部をｎ形
ＧａＡｓキャップ層２４の途中までエッチング除去する
ことによりＲＴＤ部メサを形成後、アンドープＧａＡｓ
バッファ層２１が露出するまでエッチング除去すること
により素子間分離メサを形成する。さらに、ｎ形ＧａＡ
ｓキャップ層２４とＲＴＤ部メサ上のｎ形ＧａＡｓコン
タクト層２６には、例えばＡｕＧｅ／Ｎｉ／Ａｕなどの
金属を蒸着することにより、ソース電極７Ｓ、ドレイン
電極７Ｄをそれぞれ形成する。最後に、ソース電極７Ｓ
とドレイン電極７Ｄによって挟まれた領域にはエピタキ
シャル層構造の一部をｎ形ＡｌＧａＡｓ電子供給層２３
までエッチング除去することによりリセス部を形成し、
ここに、例えば、Ｔｉ／Ｐｔ／Ａｕなどの金属を蒸着す
ることにより、ゲート電極８Ｇを形成する。このように
して、図２のようなＲＴＴが作製される。
ＧａＡｓキャップ層２４の途中までエッチング除去する
ことによりＲＴＤ部メサを形成後、アンドープＧａＡｓ
バッファ層２１が露出するまでエッチング除去すること
により素子間分離メサを形成する。さらに、ｎ形ＧａＡ
ｓキャップ層２４とＲＴＤ部メサ上のｎ形ＧａＡｓコン
タクト層２６には、例えばＡｕＧｅ／Ｎｉ／Ａｕなどの
金属を蒸着することにより、ソース電極７Ｓ、ドレイン
電極７Ｄをそれぞれ形成する。最後に、ソース電極７Ｓ
とドレイン電極７Ｄによって挟まれた領域にはエピタキ
シャル層構造の一部をｎ形ＡｌＧａＡｓ電子供給層２３
までエッチング除去することによりリセス部を形成し、
ここに、例えば、Ｔｉ／Ｐｔ／Ａｕなどの金属を蒸着す
ることにより、ゲート電極８Ｇを形成する。このように
して、図２のようなＲＴＴが作製される。
【００３２】本実施例においては、このようにして作製
されたＲＴＴのソース電極７Ｓを接地し、ゲート電極８
Ｇに入力信号を加え、ドレイン電極７Ｄから出力信号を
取り出す。すなわち、図１（ａ）において、接地端子
１’と２’にはソース電極７Ｓを、入力信号端子１には
ゲート電極８Ｇを、出力信号端子２にはドレイン電極７
Ｄをそれぞれ接続することにより、ＮＤＲ増幅器が作製
される。
されたＲＴＴのソース電極７Ｓを接地し、ゲート電極８
Ｇに入力信号を加え、ドレイン電極７Ｄから出力信号を
取り出す。すなわち、図１（ａ）において、接地端子
１’と２’にはソース電極７Ｓを、入力信号端子１には
ゲート電極８Ｇを、出力信号端子２にはドレイン電極７
Ｄをそれぞれ接続することにより、ＮＤＲ増幅器が作製
される。
【００３３】このようなＮＤＲ増幅器において計算され
たＮＦの周波数依存性を図８に示す。実施形態において
説明した原理により、ＮＦの周波数依存性が極めて平坦
であると共に、アンドープＧａＡｓスペーサ層２５Ｃの
膜厚（Ｌｓ）の増加によりＮＦが改善されることが分か
る。特に、Ｌｓ≧２０ｎｍでは、１００ＧＨｚにおいて
ＮＦ〜０．３ｄＢと従来のエサキダイオード増幅器やＦ
ＥＴ増幅器を凌ぐ雑音性能が得られる。
たＮＦの周波数依存性を図８に示す。実施形態において
説明した原理により、ＮＦの周波数依存性が極めて平坦
であると共に、アンドープＧａＡｓスペーサ層２５Ｃの
膜厚（Ｌｓ）の増加によりＮＦが改善されることが分か
る。特に、Ｌｓ≧２０ｎｍでは、１００ＧＨｚにおいて
ＮＦ〜０．３ｄＢと従来のエサキダイオード増幅器やＦ
ＥＴ増幅器を凌ぐ雑音性能が得られる。
【００３４】（第二の実施例）図３は、本発明のＮＤＲ
増幅器において使用されるＲＴＴの一例の構造図であ
る。図３（ａ）に示すように、Ｓ．Ｉ．ＩｎＰ基板３０
上に、アンドープＩｎＡｌＡｓバッファ層３１、アンド
ープＩｎＧａＡｓチャネル層３２、ｎ形ＩｎＡｌＡｓ電
子供給層３３、ｎ形ＩｎＧａＡｓキャップ層３４、ＲＴ
Ｄ構造３５、ｎ形ＩｎＧａＡｓコンタクト層３６が順次
積層されている。ここで、ｎ形ＩｎＧａＡｓキャップ層
３４に接してソース電極７Ｓとドレイン電極７Ｄが、ｎ
形ＩｎＧａＡｓコンタクト層３６に接してオーミック電
極７Ａが、ｎ形ＩｎＡｌＡｓ電子供給層３３に接してゲ
ート電極８Ｇがそれぞれ形成されている。さらに、ゲー
ト電極８Ｇとオーミック電極７Ａは結線され、入力端子
９に接続されている。
増幅器において使用されるＲＴＴの一例の構造図であ
る。図３（ａ）に示すように、Ｓ．Ｉ．ＩｎＰ基板３０
上に、アンドープＩｎＡｌＡｓバッファ層３１、アンド
ープＩｎＧａＡｓチャネル層３２、ｎ形ＩｎＡｌＡｓ電
子供給層３３、ｎ形ＩｎＧａＡｓキャップ層３４、ＲＴ
Ｄ構造３５、ｎ形ＩｎＧａＡｓコンタクト層３６が順次
積層されている。ここで、ｎ形ＩｎＧａＡｓキャップ層
３４に接してソース電極７Ｓとドレイン電極７Ｄが、ｎ
形ＩｎＧａＡｓコンタクト層３６に接してオーミック電
極７Ａが、ｎ形ＩｎＡｌＡｓ電子供給層３３に接してゲ
ート電極８Ｇがそれぞれ形成されている。さらに、ゲー
ト電極８Ｇとオーミック電極７Ａは結線され、入力端子
９に接続されている。
【００３５】図３（ｂ）に示すように、ＲＴＤ構造３５
はアンドープＩｎＧａＡｓスペーサ層３５Ｃ、アンドー
プＡｌＡｓ量子障壁層３５Ｂ、アンドープＩｎＧａＡｓ
量子井戸層３５Ａ、アンドープＡｌＡｓ量子障壁層３５
Ｂ、アンドープＩｎＧａＡｓスペーサ層３５Ｃの積層構
造からなる。
はアンドープＩｎＧａＡｓスペーサ層３５Ｃ、アンドー
プＡｌＡｓ量子障壁層３５Ｂ、アンドープＩｎＧａＡｓ
量子井戸層３５Ａ、アンドープＡｌＡｓ量子障壁層３５
Ｂ、アンドープＩｎＧａＡｓスペーサ層３５Ｃの積層構
造からなる。
【００３６】 このようなＲＴＴは、図３（ｃ）に示す
ように、ＦＥＴのゲート電極とソース電極の間にＲＴＤ
を並列接続した回路と等価であり、電子の共鳴トンネル
効果に基づいて負の入力コンダクタンスを示す。
ように、ＦＥＴのゲート電極とソース電極の間にＲＴＤ
を並列接続した回路と等価であり、電子の共鳴トンネル
効果に基づいて負の入力コンダクタンスを示す。
【００３７】本実施例においては、このようなＲＴＴの
ソース電極７Ｓを接地し、入力端子９に入力信号を加
え、ドレイン電極７Ｄから出力信号を取り出す。すなわ
ち、図１（ａ）において、接地端子１’と２’にはソー
ス電極７Ｓを、入力信号端子１には入力端子９を、出力
信号端子２にはドレイン電極７Ｄをそれぞれ接続するこ
とにより、ＮＤＲ増幅器が作製される。
ソース電極７Ｓを接地し、入力端子９に入力信号を加
え、ドレイン電極７Ｄから出力信号を取り出す。すなわ
ち、図１（ａ）において、接地端子１’と２’にはソー
ス電極７Ｓを、入力信号端子１には入力端子９を、出力
信号端子２にはドレイン電極７Ｄをそれぞれ接続するこ
とにより、ＮＤＲ増幅器が作製される。
【００３８】（第三の実施例）図４は、本発明のＮＤＲ
増幅器において使用されるＲＴＴの一例の構造図であ
る。図４（ａ）に示すように、Ｓ．Ｉ．ＧａＡｓ基板４
０上に、アンドープＩｎＡｓ／ＧａＡｓ超格子バッファ
層４１、ｎ形ＩｎＡｓチャネル層４２、ＲＴＤ構造４
５、アンドープＩｎＡｓショットキー層４６が順次積層
されている。ここで、ｎ形ＩｎＡｓチャネル層４２に接
してソース電極７Ｓとドレイン電極７Ｄが、アンドープ
ＩｎＡｓショットキー層４６に接してゲート電極８Ｇが
それぞれ形成されている。
増幅器において使用されるＲＴＴの一例の構造図であ
る。図４（ａ）に示すように、Ｓ．Ｉ．ＧａＡｓ基板４
０上に、アンドープＩｎＡｓ／ＧａＡｓ超格子バッファ
層４１、ｎ形ＩｎＡｓチャネル層４２、ＲＴＤ構造４
５、アンドープＩｎＡｓショットキー層４６が順次積層
されている。ここで、ｎ形ＩｎＡｓチャネル層４２に接
してソース電極７Ｓとドレイン電極７Ｄが、アンドープ
ＩｎＡｓショットキー層４６に接してゲート電極８Ｇが
それぞれ形成されている。
【００３９】図４（ｂ）に示すように、ＲＴＤ構造４５
はアンドープＩｎＡｓスペーサ層４５Ｃ、アンドープＡ
ｌＳｂ量子障壁層４５Ｂ、アンドープＩｎＡｓ量子井戸
層４５Ａ、アンドープＡｌＳｂ量子障壁層４５Ｂ、アン
ドープＩｎＡｓスペーサ層４５Ｃの積層構造からなる。
はアンドープＩｎＡｓスペーサ層４５Ｃ、アンドープＡ
ｌＳｂ量子障壁層４５Ｂ、アンドープＩｎＡｓ量子井戸
層４５Ａ、アンドープＡｌＳｂ量子障壁層４５Ｂ、アン
ドープＩｎＡｓスペーサ層４５Ｃの積層構造からなる。
【００４０】このようなＲＴＴは、図４（ｃ）に示すよ
うに、ＦＥＴのゲート電極とチャネル領域の間にＲＴＤ
を介在させた構造である。ゲート電極８Ｇに電圧を加え
ることにより、ＲＴＤ構造４５とチャネル層４２の界面
に蓄積される電子濃度を変調すると共に、ＲＴＤ構造４
５における電子の共鳴トンネル効果に基づいて負の入力
コンダクタンスを示す。ここで、ゲート電極とＲＴＤ構
造がオーミック接触になっている場合には、ＲＴＤの非
整流性により、ゲート・ソース間だけでなくゲート・ド
レイン間にも電流が流れるため、帰還成分が増加して信
号の単方向性が損なわれてしまう。そこで、本実施例で
は、ＲＴＤ構造４５がアンドープＩｎＡｓショットキー
層４６を介してゲート電極８Ｇとショットキー接触をと
っているため、ゲートに正電圧を加えたときにのみＲＴ
Ｄを介して電流が流れ、整流性を確保している。
うに、ＦＥＴのゲート電極とチャネル領域の間にＲＴＤ
を介在させた構造である。ゲート電極８Ｇに電圧を加え
ることにより、ＲＴＤ構造４５とチャネル層４２の界面
に蓄積される電子濃度を変調すると共に、ＲＴＤ構造４
５における電子の共鳴トンネル効果に基づいて負の入力
コンダクタンスを示す。ここで、ゲート電極とＲＴＤ構
造がオーミック接触になっている場合には、ＲＴＤの非
整流性により、ゲート・ソース間だけでなくゲート・ド
レイン間にも電流が流れるため、帰還成分が増加して信
号の単方向性が損なわれてしまう。そこで、本実施例で
は、ＲＴＤ構造４５がアンドープＩｎＡｓショットキー
層４６を介してゲート電極８Ｇとショットキー接触をと
っているため、ゲートに正電圧を加えたときにのみＲＴ
Ｄを介して電流が流れ、整流性を確保している。
【００４１】本実施例においては、このようなＲＴＴの
ソース電極７Ｓを接地し、ゲート電極８Ｇに入力信号を
加え、ドレイン電極７Ｄから出力信号を取り出す。すな
わち、図１（ａ）において、接地端子１’と２’にはソ
ース電極７Ｓを、入力信号端子１にはゲート電極８Ｇ
を、出力信号端子２にはドレイン電極７Ｄをそれぞれ接
続することにより、ＮＤＲ増幅器が作製される。
ソース電極７Ｓを接地し、ゲート電極８Ｇに入力信号を
加え、ドレイン電極７Ｄから出力信号を取り出す。すな
わち、図１（ａ）において、接地端子１’と２’にはソ
ース電極７Ｓを、入力信号端子１にはゲート電極８Ｇ
を、出力信号端子２にはドレイン電極７Ｄをそれぞれ接
続することにより、ＮＤＲ増幅器が作製される。
【００４２】（第四の実施例）図５は、本発明のＮＤＲ
増幅器において使用されるＲＴＴの一例の構造図であ
る。図５（ａ）において、５０はＳ．Ｉ．ＧａＡｓ基
板、５１はｎ形ＧａＡｓサブコレクタ層、５２はｎ形Ｇ
ａＡｓコレクタ層、５３はｐ形ＧａＡｓベース層、５４
はＲＴＤ構造、５５はｎ形ＡｌＧａＡｓエミッタ層、５
６はｎ形ＧａＡｓキャップ層である。ここで、ｎ形Ｇａ
Ａｓキャップ層５６に接してエミッタ電極７Ｅが、ｎ形
ＧａＡｓサブコレクタ層５１に接してコレクタ電極７Ｃ
が、ｐ形ＧａＡｓベース層５３に接してベース電極７Ｂ
がそれぞれ形成されている。
増幅器において使用されるＲＴＴの一例の構造図であ
る。図５（ａ）において、５０はＳ．Ｉ．ＧａＡｓ基
板、５１はｎ形ＧａＡｓサブコレクタ層、５２はｎ形Ｇ
ａＡｓコレクタ層、５３はｐ形ＧａＡｓベース層、５４
はＲＴＤ構造、５５はｎ形ＡｌＧａＡｓエミッタ層、５
６はｎ形ＧａＡｓキャップ層である。ここで、ｎ形Ｇａ
Ａｓキャップ層５６に接してエミッタ電極７Ｅが、ｎ形
ＧａＡｓサブコレクタ層５１に接してコレクタ電極７Ｃ
が、ｐ形ＧａＡｓベース層５３に接してベース電極７Ｂ
がそれぞれ形成されている。
【００４３】図５（ｂ）に示すように、ＲＴＤ構造５４
はアンドープＧａＡｓスペーサ層５４Ｃ、アンドープＡ
ｌＡｓ量子障壁層５４Ｂ、アンドープＧａＡｓ量子井戸
層５４Ａ、アンドープＡｌＡｓ量子障壁層５４Ｂ、アン
ドープＧａＡｓスペーサ層５４Ｃの積層構造からなる。
このようなＲＴＴは、図５（ｃ）に示すように、ｎ−ｐ
−ｎ形ヘテロ接合バイポーラ・トランジスタ（Hetero-j
unctionBipolar Transistor;ＨＢＴと省略する）のベー
ス領域とエミッタ電極の間にＲＴＤを介在させた構造で
あり、電子の共鳴トンネル効果に基づいて負の入力コン
ダクタンスを示す。
はアンドープＧａＡｓスペーサ層５４Ｃ、アンドープＡ
ｌＡｓ量子障壁層５４Ｂ、アンドープＧａＡｓ量子井戸
層５４Ａ、アンドープＡｌＡｓ量子障壁層５４Ｂ、アン
ドープＧａＡｓスペーサ層５４Ｃの積層構造からなる。
このようなＲＴＴは、図５（ｃ）に示すように、ｎ−ｐ
−ｎ形ヘテロ接合バイポーラ・トランジスタ（Hetero-j
unctionBipolar Transistor;ＨＢＴと省略する）のベー
ス領域とエミッタ電極の間にＲＴＤを介在させた構造で
あり、電子の共鳴トンネル効果に基づいて負の入力コン
ダクタンスを示す。
【００４４】このようなＲＴＴは以下のようにして作製
される。（１００）Ｓ．Ｉ．ＧａＡｓ基板５０上に、例
えばＭＢＥ成長法により、［表２］に示す順および膜厚
で順次成長させる。
される。（１００）Ｓ．Ｉ．ＧａＡｓ基板５０上に、例
えばＭＢＥ成長法により、［表２］に示す順および膜厚
で順次成長させる。
【００４５】
【表２】
【００４６】次に、エピタキシャル層構造の一部をｐ形
ＧａＡｓベース層５３の途中までエッチング除去するこ
とによりエミッタ部メサを形成後、ｎ形ＧａＡｓサブコ
レクタ層５１が露出するまでエッチング除去することに
よりベース部メサを形成する。さらに、ｎ形ＧａＡｓサ
ブコレクタ層５１とエミッタ部メサ上のｎ形ＧａＡｓキ
ャップ層５６には、例えばＴｉ／Ｐｔ／Ａｕなどの金属
を蒸着することにより、コレクタ電極７Ｃ、エミッタ電
極７Ｅをそれぞれ形成する。最後に、ベース部メサ上の
ｐ形ＧａＡｓベース層５３には、例えば、Ｔｉ／Ｐｔ／
Ａｕなどの金属を蒸着することにより、ベース電極７Ｂ
を形成する。このようにして、図のようなＲＴＴが作製
される。
ＧａＡｓベース層５３の途中までエッチング除去するこ
とによりエミッタ部メサを形成後、ｎ形ＧａＡｓサブコ
レクタ層５１が露出するまでエッチング除去することに
よりベース部メサを形成する。さらに、ｎ形ＧａＡｓサ
ブコレクタ層５１とエミッタ部メサ上のｎ形ＧａＡｓキ
ャップ層５６には、例えばＴｉ／Ｐｔ／Ａｕなどの金属
を蒸着することにより、コレクタ電極７Ｃ、エミッタ電
極７Ｅをそれぞれ形成する。最後に、ベース部メサ上の
ｐ形ＧａＡｓベース層５３には、例えば、Ｔｉ／Ｐｔ／
Ａｕなどの金属を蒸着することにより、ベース電極７Ｂ
を形成する。このようにして、図のようなＲＴＴが作製
される。
【００４７】本実施例においては、このようにして作製
されたＲＴＴのエミッタ電極７Ｅを接地し、ベース電極
７Ｂに入力信号を加え、コレクタ電極７Ｃから出力信号
を取り出す。すなわち、図１（ａ）において、接地端子
１’と２’にはエミッタ電極７Ｅを、入力信号端子１に
はベース電極７Ｂを、出力信号端子２にはコレクタ電極
７Ｃをそれぞれ接続することにより、ＮＤＲ増幅器が作
製される。
されたＲＴＴのエミッタ電極７Ｅを接地し、ベース電極
７Ｂに入力信号を加え、コレクタ電極７Ｃから出力信号
を取り出す。すなわち、図１（ａ）において、接地端子
１’と２’にはエミッタ電極７Ｅを、入力信号端子１に
はベース電極７Ｂを、出力信号端子２にはコレクタ電極
７Ｃをそれぞれ接続することにより、ＮＤＲ増幅器が作
製される。
【００４８】（第五の実施例）図６は、本発明のＮＤＲ
増幅器において使用されるＲＴＴの一例の構造図であ
る。図６（ａ）に示すように、Ｓ．Ｉ．ＩｎＰ基板６０
上に、ｎ形ＩｎＧａＡｓサブコレクタ層６１、ｎ形Ｉｎ
ＧａＡｓコレクタ層６２、ｐ形ＩｎＡｌＧａＡｓベース
層６３、ｎ形ＩｎＡｌＡｓエミッタ層６５、ｎ形ＩｎＧ
ａＡｓキャップ層６６、ＲＴＤ構造６４、ｎ形ＩｎＧａ
Ａｓコンタクト層６７が順次積層されている。ここで、
ｎ形ＩｎＧａＡｓコンタクト層６７に接してオーミック
電極７Ａが、ｎ形ＩｎＧａＡｓキャップ層６６に接して
エミッタ電極７Ｅが、ｎ形ＩｎＧａＡｓサブコレクタ層
６１に接してコレクタ電極７Ｃが、ｐ形ＩｎＡｌＧａＡ
ｓベース層６３に接してベース電極７Ｂがそれぞれ形成
されている。さらに、ベース電極７Ｂとオーミツク電極
７Ａは結線され、入力端子９に接続されている。
増幅器において使用されるＲＴＴの一例の構造図であ
る。図６（ａ）に示すように、Ｓ．Ｉ．ＩｎＰ基板６０
上に、ｎ形ＩｎＧａＡｓサブコレクタ層６１、ｎ形Ｉｎ
ＧａＡｓコレクタ層６２、ｐ形ＩｎＡｌＧａＡｓベース
層６３、ｎ形ＩｎＡｌＡｓエミッタ層６５、ｎ形ＩｎＧ
ａＡｓキャップ層６６、ＲＴＤ構造６４、ｎ形ＩｎＧａ
Ａｓコンタクト層６７が順次積層されている。ここで、
ｎ形ＩｎＧａＡｓコンタクト層６７に接してオーミック
電極７Ａが、ｎ形ＩｎＧａＡｓキャップ層６６に接して
エミッタ電極７Ｅが、ｎ形ＩｎＧａＡｓサブコレクタ層
６１に接してコレクタ電極７Ｃが、ｐ形ＩｎＡｌＧａＡ
ｓベース層６３に接してベース電極７Ｂがそれぞれ形成
されている。さらに、ベース電極７Ｂとオーミツク電極
７Ａは結線され、入力端子９に接続されている。
【００４９】図６（ｂ）に示すように、ＲＴＤ構造６４
はアンドープＩｎＧａＡｓスペーサ層６４Ｃ、アンドー
プＡｌＡｓ量子障壁層６４Ｂ、アンドープＩｎＧａＡｓ
量子井戸層６４Ａ、アンドープＡｌＡｓ量子障壁層６４
Ｂ、アンドープＩｎＧａＡｓスペーサ層６４Ｃの積層構
造からなる。
はアンドープＩｎＧａＡｓスペーサ層６４Ｃ、アンドー
プＡｌＡｓ量子障壁層６４Ｂ、アンドープＩｎＧａＡｓ
量子井戸層６４Ａ、アンドープＡｌＡｓ量子障壁層６４
Ｂ、アンドープＩｎＧａＡｓスペーサ層６４Ｃの積層構
造からなる。
【００５０】このようなＲＴＴは、図６（ｃ）に示すよ
うに、ｎ−ｐ−ｎ形ＨＢＴのベース電極とエミッタ電極
の間にＲＴＤを並列接続した回路と等価であり、電子の
共鳴トンネル効果に基づいて負の入力コンダクタンスを
示す。
うに、ｎ−ｐ−ｎ形ＨＢＴのベース電極とエミッタ電極
の間にＲＴＤを並列接続した回路と等価であり、電子の
共鳴トンネル効果に基づいて負の入力コンダクタンスを
示す。
【００５１】本実施例においては、このようなＲＴＴの
エミッタ電極７Ｅを接地し、入力端子９に入力信号を加
え、コレクタ電極７Ｃから出力信号を取り出す。すなわ
ち、図１（ａ）において、接地端子１’と２’にはエミ
ッタ電極７Ｅを、入力信号端子１には入力端子９を、出
力信号端子２にはコレクタ電極７Ｃをそれぞれ接続する
ことにより、ＮＤＲ増幅器が作製される。（第六の実施
例）図７は、本発明のＮＤＲ増幅器において使用される
ＲＴＴの一例の構造図である。図７（ａ）に示すよう
に、Ｓ．Ｉ．ＧａＡｓ基板７０上に、ノンドープＩｎＡ
ｓ／ＧａＡｓ超格子バッファ層７７、ｎ形ＩｎＡｓサブ
コレクタ層７１、ｎ形ＩｎＡｓコレクタ層７２、ｐ形Ｉ
ｎＡｓベース層７３、ＲＴＤ構造７４、ｐ形ＩｎＡｓコ
ンタクト層７８が順次積層されている。このようなエピ
タキシャル層構造の一部をエッチング除去して露出され
たｐ形ＩｎＡｓベース層７３上には、さらに、ｎ形Ｉｎ
ＧａＡｓエミッタ層７５、ｎ形ＩｎＡｓキャップ層７６
が順次積層されている。ここで、ｎ形ＩｎＡｓキャップ
層７６に接してエミッタ電極７Ｅが、ｎ形ＩｎＡｓサブ
コレクタ層７１に接してコレクタ電極７Ｃが、ｐ形Ｉｎ
Ａｓコンタクト層７８に接してベース電極７Ｂがそれぞ
れ形成されている。
エミッタ電極７Ｅを接地し、入力端子９に入力信号を加
え、コレクタ電極７Ｃから出力信号を取り出す。すなわ
ち、図１（ａ）において、接地端子１’と２’にはエミ
ッタ電極７Ｅを、入力信号端子１には入力端子９を、出
力信号端子２にはコレクタ電極７Ｃをそれぞれ接続する
ことにより、ＮＤＲ増幅器が作製される。（第六の実施
例）図７は、本発明のＮＤＲ増幅器において使用される
ＲＴＴの一例の構造図である。図７（ａ）に示すよう
に、Ｓ．Ｉ．ＧａＡｓ基板７０上に、ノンドープＩｎＡ
ｓ／ＧａＡｓ超格子バッファ層７７、ｎ形ＩｎＡｓサブ
コレクタ層７１、ｎ形ＩｎＡｓコレクタ層７２、ｐ形Ｉ
ｎＡｓベース層７３、ＲＴＤ構造７４、ｐ形ＩｎＡｓコ
ンタクト層７８が順次積層されている。このようなエピ
タキシャル層構造の一部をエッチング除去して露出され
たｐ形ＩｎＡｓベース層７３上には、さらに、ｎ形Ｉｎ
ＧａＡｓエミッタ層７５、ｎ形ＩｎＡｓキャップ層７６
が順次積層されている。ここで、ｎ形ＩｎＡｓキャップ
層７６に接してエミッタ電極７Ｅが、ｎ形ＩｎＡｓサブ
コレクタ層７１に接してコレクタ電極７Ｃが、ｐ形Ｉｎ
Ａｓコンタクト層７８に接してベース電極７Ｂがそれぞ
れ形成されている。
【００５２】図７（ｂ）に示すように、ＲＴＤ構造７４
はアンドープＩｎＡｓスペーサ層７４Ｃ、アンドープＡ
ｌＳｂ量子障壁層７４Ｂ、アンドープＩｎＡｓ量子井戸
層７４Ａ、アンドープＡｌＳｂ量子障壁層７４Ｂ、アン
ドープＩｎＡｓスペーサ層７４Ｃの積層構造からなる。
はアンドープＩｎＡｓスペーサ層７４Ｃ、アンドープＡ
ｌＳｂ量子障壁層７４Ｂ、アンドープＩｎＡｓ量子井戸
層７４Ａ、アンドープＡｌＳｂ量子障壁層７４Ｂ、アン
ドープＩｎＡｓスペーサ層７４Ｃの積層構造からなる。
【００５３】このようなＲＴＴは図７（ｃ）に示すよう
に、ｎ−ｐ−ｎ形ＨＢＴのベース領域とベース電極の間
に正孔導電型のＲＴＤを介在させた構造であり、正孔の
共鳴トンネル効果に基づいて負の入力コンダクタンスを
示す。
に、ｎ−ｐ−ｎ形ＨＢＴのベース領域とベース電極の間
に正孔導電型のＲＴＤを介在させた構造であり、正孔の
共鳴トンネル効果に基づいて負の入力コンダクタンスを
示す。
【００５４】本実施例においては、このようなＲＴＴの
エミッタ電極７Ｅを接地し、ベース電極７Ｂに入力信号
を加え、コレクタ電極７Ｃから出力信号を取り出す。す
なわち、図１（ａ）において、接地端子１’と２’には
エミッタ電極７Ｅを、入力信号端子１にはベース電極７
Ｂを、出力信号端子２にはコレクタ電極７Ｃをそれぞれ
接続することにより、ＮＤＲ増幅器が作製される。
エミッタ電極７Ｅを接地し、ベース電極７Ｂに入力信号
を加え、コレクタ電極７Ｃから出力信号を取り出す。す
なわち、図１（ａ）において、接地端子１’と２’には
エミッタ電極７Ｅを、入力信号端子１にはベース電極７
Ｂを、出力信号端子２にはコレクタ電極７Ｃをそれぞれ
接続することにより、ＮＤＲ増幅器が作製される。
【００５５】なお、第一〜第六の実施例からなるＮＤＲ
増幅器においても、第一の実施例の場合と同様、平坦な
周波数依存性を示す。
増幅器においても、第一の実施例の場合と同様、平坦な
周波数依存性を示す。
【００５６】
【発明の効果】以上説明したように本発明は、負の入力
コンダクタンス領域にバイアスされたＲＴＴと信号源回
路との間に適当な整合条件を設定することにより、信号
の単方向性に優れると共に、高利得、低雑音、広帯域化
が可能な負性抵抗増幅器を提供することができる。すな
わち、入力端子と出力端子が分離されているため、信号
の単方向性が確保され、利得を極めて高くできるので出
力側雑音源の影響が無視できるとともに、雑音源の周波
数スペクトルが白色なので雑音指数の周波数依存性が平
坦になり、さらには、共鳴トンネルダイオード構造の最
大発振周波数が高いので広帯域化も容易である。
コンダクタンス領域にバイアスされたＲＴＴと信号源回
路との間に適当な整合条件を設定することにより、信号
の単方向性に優れると共に、高利得、低雑音、広帯域化
が可能な負性抵抗増幅器を提供することができる。すな
わち、入力端子と出力端子が分離されているため、信号
の単方向性が確保され、利得を極めて高くできるので出
力側雑音源の影響が無視できるとともに、雑音源の周波
数スペクトルが白色なので雑音指数の周波数依存性が平
坦になり、さらには、共鳴トンネルダイオード構造の最
大発振周波数が高いので広帯域化も容易である。
【００５７】また、請求項２および３にかかる発明によ
れば、整合回路により整合条件の設定が容易となる。さ
らに、請求項４〜７にかかる発明によれば、電界効果ト
ランジスタ構造と共鳴トンネルダイオード構造とにより
容易に負性抵抗トランジスタ構造を形成可能となる。さ
らに、請求項８〜１１にかかる発明によれば、バイポー
ラトランジスタ構造と共鳴トンネルダイオード構造とに
より容易に負性抵抗トランジスタ構造を形成可能とな
る。
れば、整合回路により整合条件の設定が容易となる。さ
らに、請求項４〜７にかかる発明によれば、電界効果ト
ランジスタ構造と共鳴トンネルダイオード構造とにより
容易に負性抵抗トランジスタ構造を形成可能となる。さ
らに、請求項８〜１１にかかる発明によれば、バイポー
ラトランジスタ構造と共鳴トンネルダイオード構造とに
より容易に負性抵抗トランジスタ構造を形成可能とな
る。
【００５８】
【図１】（ａ）は本発明の一実施形態にかかる負性抵抗
増幅器の構成を示す図であり、（ｂ）はその入力側の等
価回路を示す図である。
増幅器の構成を示す図であり、（ｂ）はその入力側の等
価回路を示す図である。
【図２】（ａ）は本発明の第一の実施例における負性抵
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＦＥＴのチャネル
領域とソース電極の間に介在させた回路図を示す。
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＦＥＴのチャネル
領域とソース電極の間に介在させた回路図を示す。
【図３】（ａ）は本発明の第二の実施例における負性抵
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＦＥＴのゲート電
極とソース電極の間に介在させた回路図を示す。
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＦＥＴのゲート電
極とソース電極の間に介在させた回路図を示す。
【図４】（ａ）は本発明の第三の実施例における負性抵
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＦＥＴのゲート電
極とチャネル領域の間に介在させた回路図を示す。
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＦＥＴのゲート電
極とチャネル領域の間に介在させた回路図を示す。
【図５】（ａ）は本発明の第四の実施例における負性抵
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＨＢＴのベース領
域とエミッタ電極の間に介在させた回路図を示す。
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＨＢＴのベース領
域とエミッタ電極の間に介在させた回路図を示す。
【図６】（ａ）は本発明の第五の実施例における負性抵
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＨＢＴのベース電
極とエミッタ電極の間に介在させた回路図を示す。
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＨＢＴのベース電
極とエミッタ電極の間に介在させた回路図を示す。
【図７】（ａ）は本発明の第六の実施例における負性抵
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＨＢＴのベース電
極とベース領域の間に介在させた回路図を示す。
抗トランジスタの構造を示す図、（ｂ）はそのＲＴＤの
構造を示す図、（ｃ）はそのＲＴＤをＨＢＴのベース電
極とベース領域の間に介在させた回路図を示す。
【図８】本発明の負性抵抗増幅器における雑音指数の周
波数依存性を示す図である。
波数依存性を示す図である。
【図９】従来の負性抵抗増幅器の構成を示す図である。
１１ ＲＴＴ １２ 入力整合回路 １３ 信号源 １４ 出力整合回路 １５ 負荷抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/095 H01L 29/88
Claims (11)
- 【請求項１】 共鳴トンネル効果を用いた負の入力コン
ダクタンスを有し、入力端子と出力端子が分離した負性
抵抗トランジスタを、信号源回路に対してカスケード接
続して構成される負性抵抗増幅器であって、 両者の境界面から上記信号源回路を見込んだコンダクタ
ンスをｇs（ｇs＞０）とし、上記負性抵抗トランジスタ
の入力コンダクタンスを−ｇi（ｇi＞０）とし、Ｇを所
定のコンダクタンス値（Ｇ＜ｇs）としたときに上記コ
ンダクタンスｇs，ｇiを次の関係式で表される関係に設
定することを特徴とする負性抵抗増幅器。 ０＜ｇs−ｇi＜Ｇ - 【請求項２】 上記請求項１に記載の負性抵抗増幅器に
おいて、上記信号源回路が、信号源とカスケード接続さ
れた入力整合回路であることを特徴とする負性抵抗増幅
器。 - 【請求項３】 上記請求項１又は２に記載の負性抵抗増
幅器において、上記負性抵抗トランジスタの出力側に出
力整合回路を有することを特徴とする負性抵抗増幅器。 - 【請求項４】 上記請求項１、２又は３に記載の負性抵
抗増幅器において、上記負性抵抗トランジスタは、電界
効果トランジスタ構造と共鳴トンネルダイオード構造か
ら形成されていることを特徴とする負性抵抗増幅器。 - 【請求項５】 上記請求項４に記載の負性抵抗増幅器に
おいて、上記電界効果トランジスタ構造は、チャネル領
域とソース電極との間に上記共鳴トンネルダイオード構
造を形成して構成されていることを特徴とする負性抵抗
増幅器。 - 【請求項６】 上記請求項４に記載の負性抵抗増幅器に
おいて、上記電界効果トランジスタ構造のソース電極と
上記共鳴トンネルダイオード構造の第一のコンタクト領
域とが電気的に結合されると共に、上記電界効果トラン
ジスタ構造のゲート電極と上記共鳴トンネルダイオード
構造の第二のコンタクト領域が電気的に結合されたこと
を特徴とする負性抵抗増幅器。 - 【請求項７】 上記請求項４に記載の負性抵抗増幅器に
おいて、上記電界効果トランジスタ構造のチャネル領域
とゲート電極が上記共鳴トンネルダイオード構造を介し
て電気的に結合されたことを特徴とする負性抵抗増幅
器。 - 【請求項８】 上記請求項１、２又は３に記載の負性抵
抗増幅器において、上記負性抵抗トランジスタは、バイ
ポーラトランジスタ構造と共鳴トンネルダイオード構造
から形成されていることを特徴とする負性抵抗増幅器。 - 【請求項９】 上記請求項８に記載の負性抵抗増幅器に
おいて、上記バイポーラトランジスタ構造のベース領域
とエミッタ電極が上記共鳴トンネルダイオード構造を介
して電気的に結合されたことを特徴とする負性抵抗増幅
器。 - 【請求項１０】 上記請求項８に記載の負性抵抗増幅器
において、上記バイポーラトランジスタ構造のエミッタ
電極と上記共鳴トンネルダイオード構造の第一のコンタ
クト領域が電気的に結合されると共に、上記バイポーラ
トランジスタ構造のベース電極と上記共鳴トンネルダイ
オード構造の第二のコンタクト領域が電気的に結合され
たことを特徴とする負性抵抗増幅器。 - 【請求項１１】 上記請求項８に記載の負性抵抗増幅器
において、上記バイポーラトランジスタ構造のベース領
域とベース電極が上記共鳴トンネルダイオード構造を介
して電気的に結合されたことを特徴とする負性抵抗増幅
器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02543497A JP3219005B2 (ja) | 1996-08-13 | 1997-02-07 | 負性抵抗増幅器 |
| US08/907,949 US5920231A (en) | 1996-08-13 | 1997-08-11 | Negative differential resistance amplifier |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21350296 | 1996-08-13 | ||
| JP8-213502 | 1996-08-13 | ||
| JP02543497A JP3219005B2 (ja) | 1996-08-13 | 1997-02-07 | 負性抵抗増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10112528A JPH10112528A (ja) | 1998-04-28 |
| JP3219005B2 true JP3219005B2 (ja) | 2001-10-15 |
Family
ID=26363040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02543497A Expired - Fee Related JP3219005B2 (ja) | 1996-08-13 | 1997-02-07 | 負性抵抗増幅器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5920231A (ja) |
| JP (1) | JP3219005B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022070561A1 (ja) | 2020-09-30 | 2022-04-07 | 株式会社小松製作所 | 作業機械および作業機械の制御方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IL130901A (en) * | 1999-07-12 | 2004-12-15 | Technion Res & Dev Foundation | High power bipolar transistor with emitter current density limiter |
| JP2001077352A (ja) * | 1999-09-07 | 2001-03-23 | Sony Corp | 半導体素子およびその製造方法 |
| US6482711B1 (en) * | 1999-10-28 | 2002-11-19 | Hrl Laboratories, Llc | InPSb/InAs BJT device and method of making |
| WO2003023952A1 (en) * | 2001-09-07 | 2003-03-20 | Motorola, Inc., A Corporation Of The State Of Delaware | Gain circuit including ndr and method |
| US7012475B2 (en) * | 2003-12-30 | 2006-03-14 | Raytheon Company | Method and apparatus for effecting high-frequency amplification or oscillation |
| JP4077831B2 (ja) * | 2005-05-11 | 2008-04-23 | 松下電器産業株式会社 | 高周波増幅器 |
| JP2008004779A (ja) * | 2006-06-23 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 窒化物半導体バイポーラトランジスタ及び窒化物半導体バイポーラトランジスタの製造方法 |
| JP6623863B2 (ja) * | 2016-03-14 | 2019-12-25 | 富士通株式会社 | 半導体装置及び半導体回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1468578A (en) * | 1974-04-25 | 1977-03-30 | Standard Telephones Cables Ltd | Microwave transistor circuit |
| JPS52153364A (en) * | 1976-06-15 | 1977-12-20 | Fujitsu Ltd | Microwave amplifier |
| JP2722885B2 (ja) * | 1991-09-05 | 1998-03-09 | 三菱電機株式会社 | 電界効果トランジスタ |
| US5514876A (en) * | 1994-04-15 | 1996-05-07 | Trw Inc. | Multi-terminal resonant tunneling transistor |
| JP2576417B2 (ja) * | 1994-08-30 | 1997-01-29 | 日本電気株式会社 | 共鳴トンネルバイポーラトランジスタ |
| US5665978A (en) * | 1995-05-25 | 1997-09-09 | Matsushita Electric Industrial Co., Ltd. | Nonlinear element and bistable memory device |
-
1997
- 1997-02-07 JP JP02543497A patent/JP3219005B2/ja not_active Expired - Fee Related
- 1997-08-11 US US08/907,949 patent/US5920231A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022070561A1 (ja) | 2020-09-30 | 2022-04-07 | 株式会社小松製作所 | 作業機械および作業機械の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5920231A (en) | 1999-07-06 |
| JPH10112528A (ja) | 1998-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10636897B2 (en) | Semiconductor device having a collector layer including first-conductivity-type semiconductor layers | |
| US6661037B2 (en) | Low emitter resistance contacts to GaAs high speed HBT | |
| US5859447A (en) | Heterojunction bipolar transistor having heterostructure ballasting emitter | |
| US20020027232A1 (en) | Hbt having a carbon-doped gaasbsb base contact layer | |
| JP3219005B2 (ja) | 負性抵抗増幅器 | |
| US7148557B2 (en) | Bipolar transistor and method for fabricating the same | |
| CN113054008A (zh) | 具有基极链路区的半导体装置及其方法 | |
| US4590502A (en) | Camel gate field effect transistor device | |
| US5571732A (en) | Method for fabricating a bipolar transistor | |
| JP2001345328A (ja) | 半導体装置、及び、半導体集積回路 | |
| Seabaugh et al. | Co-integration of resonant tunneling and double heterojunction bipolar transistors on InP | |
| JP2758803B2 (ja) | 電界効果トランジスタ | |
| KR20030077956A (ko) | 반도체 장치의 제조 방법 | |
| US6459103B1 (en) | Negative-differential-resistance heterojunction bipolar transistor with topee-shaped current-voltage characteristics | |
| JP2000286428A (ja) | 電界効果トランジスタ | |
| Pao et al. | Impact of surface layer on In/sub 0.52/Al/sub 0.48/As/In/sub 0.53/Ga/sub 0.47/As/InP high electron mobility transistors | |
| CN112420830B (zh) | 一种具有多指栅极高电子迁移率晶体管器件 | |
| JP2000299386A (ja) | 半導体回路装置及びその製造方法 | |
| Barsky et al. | 190 GHz InP HEMT MMIC LNA with dry etched backside vias | |
| JP4494739B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
| Ketterson et al. | DC and RF characterization of short-gate-length InGaAs/InAlAs MODFETs | |
| JP3688952B2 (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| Chang et al. | Composite-channel metamorphic high electron mobility transistor for low-noise and high-linearity applications | |
| JP3122471B2 (ja) | 電界効果トランジスタ | |
| KR100337942B1 (ko) | 이중 이종접합 쌍극성 트랜지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070810 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080810 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090810 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |