JP3270985B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
係り、特に、シリコンウエハに接してニッケルシリサイ
ド層が形成される半導体装置において、シリコンウエハ
と電極との間における機械的および電気的接続を良好に
した半導体装置の製造方法に関する。

【０００２】

【従来の技術】一般に、大電流を処理する半導体装置、
例えば、パワーＭＯＳトランジスタなどにおいて、電子
回路がシリコンウエハ表面に作り込まれており、その裏
面に形成されている金属電極が、金属からなる固定部材
としてのヘッダに、半田溶融法によって接続されてい
る。

【０００３】前記金属電極は、例えば特開平６−２５２
０９１号公報に記載されているように、複数の金属層か
らなり、シリコンに接着しやすい層と、半田の侵入を阻
止する層と、半田にぬれやすい層とから構成されてい
る。シリコンと接着しやすい層としては、従来、チタン
（Ｔｉ）、クロム(Ｃｒ)、あるいはバナジウム(Ｖ)等の
遷移金属からなる金属層が採用されている。また、半田
を食い止める層としては、従来、ニッケル（Ｎｉ）薄膜
が採用され、半田と濡れやすい層としては、従来、銀
（Ａｇ）層あるいは金（Ａｕ）層が採用されている。ま
た、シリコンウエハ表面の配線にはアルミニウム（Ａ
ｌ）材料が採用されている。

【０００４】

【発明が解決しようとする課題】上記従来例の、パワー
ＭＯＳトランジスタなどでは、その動作特性である
Ｒ_on、すなわち、ｏｎ抵抗の値が低いことが要求されて
いる。この要求に応ずるためには、シリコンウエハと金
属電極との良好なオーミック接続を実現することが重要
な要素になっている。

【０００５】しかし、パワーＭＯＳトランジスタでは、
その構造上、シリコンウエハの不純物濃度が低いため、
上記チタン等の遷移金属との間では通常ショットキー接
続が形成される。このため、シリコンウエハと金属層間
の接触抵抗値が高くなるのが一般的である。

【０００６】これらの対策として、シリコンと金属膜と
の界面に中間層として金属シリサイド層を形成する方法
がある。ただし、シリコンウエハ裏面に形成された各種
皮膜のうちで、耐熱性が最も低く、耐熱温度が４５０℃
を限度とするアルミニウム膜からなる電気配線にも、悪
影響を及ぼさないためには、金属シリサイド層を形成す
る温度が４５０℃以下であることが望ましい。このよう
な低温でシリサイドを形成する材料として、ニッケルシ
リサイドが考えられる。

【０００７】しかし、ニッケルシリサイドは、図５のニ
ッケル堆積時のウエハ温度と反応率との関係グラフに示
すように、シリコンウエハ裏面にニッケル膜を堆積する
際のウエハ温度によっては、シリサイド反応が阻害され
る、あるいは、未反応のニッケル膜に割れが入る、など
の問題が生じる場合がある。

【０００８】そこで本発明の目的は、シリコンウエハと
ニッケルとのシリサイド反応が阻害されることなく、安
定なニッケルシリサイド層を形成し、金属電極との間の
機械的および電気的接続が良好である半導体装置の製造
方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、シリコン基板の
素子分離領域に酸化膜を形成する工程と、素子形成領域
に酸化膜を形成する工程と、前記酸化膜上に不純物を含
む多結晶シリコン膜を形成する工程と、前記酸化膜およ
び多結晶シリコン膜をパターンニングして、ゲート酸化
膜およびゲート電極を形成する工程と、前記ゲート電極
およびその周囲の領域上に絶縁膜を形成し、ゲート電極
の側面の前記絶縁膜を除いて前記絶縁膜を除去してサイ
ドウォールを形成する工程と、前記シリコン基板にｎ型
不純物をイオン注入してソースおよびドレインを形成す
る工程と、前記ゲート電極、ソースおよびドレインを有
するシリコン基板上に、前記基板温度を１００〜３００
℃にしてニッケル膜を堆積する工程と、前記ニッケル膜
が形成された基板を窒素雰囲気中で３００〜４５０℃で
加熱処理して、前記ゲート電極、ソースおよびドレイン
にニッケルシリサイド層を形成する工程と、を有するこ
とを特徴とする。

【００１０】なお、好ましくは、前記ニッケル膜を堆積
するときのシリコンウエハ温度は、１５０℃〜２８０℃
がより望ましい。さらに、ニッケルシリサイド層を形成
する際の加熱処理温度は３００℃〜４５０℃が望まし
い。

【００１１】

【作用】上記構成によれば、ニッケル膜をゲート電極、
サイドウォール、ソース、ドレインに堆積するときのウ
エハ温度を、１００℃〜３００℃にすることで、ゲート
電極やソースドレイン上に緻密なニッケル膜を形成する
ことができるため、加熱処理によってニッケルシリサイ
ド層を形成する際、反応を阻害されることなくシリサイ
ド反応が進行し、接着性のよい安定なニッケルシリサイ
ド層を形成することができる。

【００１２】図５に、ニッケル膜を堆積するときのウエ
ハ温度とシリサイド反応の反応率との関係を示す。すな
わち、（１）ニッケル膜を堆積する際のウエハ加熱が不
十分である場合には、形成されるニッケル膜構造は粗に
なり、シリサイド形成のための加熱処理過程で、ニッケ
ル膜自身が大きく収縮し、大きな応力を発生するため、
シリサイド反応の進行を阻害し、膜表面には割れが発生
してしまう。さらに、未反応のニッケル膜のもつ応力が
大きくなり、シリサイド膜とニッケル膜との接着力より
大きくなると電極が剥離する恐れがある。

【００１３】一方、（２）ニッケル膜堆積時のシリコン
ウエハを、ニッケルシリサイド層の形成開始温度の３０
０℃より高い温度にした場合には、ニッケル膜が堆積さ
れると同時にシリサイド反応が進行し、かつ、ニッケル
膜内の収縮も起きるため、反応が一様に進行せず、ニッ
ケルとシリコンとの界面には不安定なシリサイド層が形
成されるため、接着性が劣化してしまう。

【００１４】そこで、上記構成のように、ニッケル膜が
緻密に堆積でき、かつ、シリサイド反応が生じない１０
０℃〜３００℃の温度範囲でニッケル膜を堆積すること
で、（１）、（２）の理由によって、シリサイド反応が
阻害されることがなく、安定なニッケルシリサイド層を
形成し、金属電極との間の機械的および電気的接続が良
好になる。また、ウエハ温度を１５０℃〜２８０℃に制
御することによって、より安定にシリサイドを形成でき
る。

【００１５】

【実施例】以下、本発明の実施例を、図面を参照して説
明する。図１は、本発明の一実施例であるパワーＭＯＳ
トランジスタの要部拡大縦断面図、図２は、図１のもの
の製法における一工程を説明するための断面図、図３
は、パワーＭＯＳトランジスタを示す正面断面図であ
り、図４は、パワーＭＯＳトランジスタを示す封止樹脂
を取除いて示した平面図である。

【００１６】図３および図４に示すように、パワーＭＯ
Ｓトランジスタ１は、電子回路としてのトランジスタ回
路が作り込まれているペレット１１と、該ペレット１１
が半田層１２を介して接着されている金属からなる固定
部材としてのヘッダ２と、前記ペレット１１に対向する
ように配設されている３本のインナーリード３、３ａ
と、各インナーリード３、３ａにそれぞれ一体的に連結
されているアウターリード４、４ａとを備えている。

【００１７】２本のインナーリード３ａは、ペレット１
１の後述するゲート電極２１およびソース２３にそれぞ
れ電気的に接続している各アルミニウム配線２８、２９
（図１参照）に、それぞれワイヤ１３を介して接続され
ており、残りの１本のインナーリード３は、ヘッダ２と
一体的に連続するように形成されている。そして、前記
ペレット１１、前記ヘッダ２の一部、インナーリード
３、３ａ群およびワイヤ１３群は、封止樹脂１４によっ
て樹脂封止されている。

【００１８】以下、図１および図２により、パワーＭＯ
Ｓトランジスタ１におけるペレット１１の部分を詳細に
説明する。ペレット１１はシリコン基板２０に形成され
るトランジスタ回路によって構成されている。シリコン
基板２０には、ゲート酸化膜２２を介して、ポリシリコ
ンによるゲート電極２１が形成されている。シリコン基
板２０におけるゲート電極２１の外側に対応するシリコ
ン基板２０の内部には、半導体拡散層部としてのソース
２３が形成され、シリコン基板２０の下部にはドレイン
２４が形成されている。

【００１９】シリコン基板２０には、化学気相蒸着法に
よるＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏ
ｓｉｔｉｏｎ）酸化膜等からなる絶縁膜２５が、ゲート
電極２１およびソース２３を被覆するように形成されて
おり、この絶縁膜２５にはゲート用コンタクトホール２
６およびソース用コンタクトホール２７が、ゲート電極
２１およびソース２３に対向して、これらに貫通するよ
うにそれぞれ開けられている。さらに、絶縁膜２５、ソ
ース２３、および、ゲート電極２１上には、アルミニウ
ムがスパッタ蒸着等の適当な手段により被着されて、リ
ソグラフィー処理によりアルミニウム配線２８、２９が
形成されている。

【００２０】一方、シリコン基板２０の裏面にはドレイ
ン２４用の金属電極３２が形成されており、この金属電
極３２は複数の金属層によって形成されている。これら
の金属層は、シリコン基板２０側から、順次、ニッケル
シリサイド層３３、チタンからなる金属層３４、ニッケ
ルからなる金属層３５、および銀からなる金属層３６と
から構成されている。

【００２１】ここで、銀からなる金属層３６は、金属か
らなる固定部材としてのヘッダ２にペレット１１裏面の
金属電極３２を半田溶融法によって接続する際の半田濡
れ性を良好にするものである。チタンからなる金属層３
４は加熱処理によるニッケルシリサイド形成時に、活性
化したシリコン基板２０の中のシリコンが、銀からなる
金属層３６の表面まで拡散して半田の濡れ性を劣化させ
るのを防ぐものである。また、銀からなる金属層３６と
チタンからなる金属層３４との間に形成されるニッケル
からなる金属層３５は、半田の拡散を食い止める層であ
る。

【００２２】以下に、前記構成に係るパワーＭＯＳトラ
ンジスタ１の製造工程中の金属電極３２の形成方法を説
明する。 （１）シリコン裏面は、例えばアンチモン（Ｓｂ）を不
純物としてｎ型に形成されており、所定の工程によりト
ランジスタ回路等が作り込まれた後、このシリコンウエ
ハ７０の裏面に金属電極３２が以下の工程により形成さ
れる。

【００２３】（２）まず、シリコンウエハ７０の裏面
が、研削加工され、４００μｍの厚さに仕上げられる。
仕上がり面の砥石粒度は４０００番で、表面粗さは０.
１μｍである。 （３）この研削仕上げされたシリコンウエハ７０の裏面
が、フッ化水素酸：水が１：１００の溶液で３０秒間処
理され、シリコン酸化膜が除去される。

【００２４】（４）次に、ニッケル、チタン、銀の３種
類の金属膜の蒸着が可能な真空蒸着装置を使用して、ま
ず、図２に示すように、シリコンウエハ７０の裏面にニ
ッケル層３３ａが４００ｎｍ、電子ビーム蒸着法によっ
て形成される。このときの、ウエハ７０裏面の蒸着面温
度は１００℃〜３００℃である。

【００２５】（５）次いで、図２に示すように、シリコ
ンウエハ７０の裏面に、チタン層３４が１５０ｎｍ、ニ
ッケル層３５が４００ｎｍ、銀層３６が１.３μｍが、
順次蒸着される。なお、各チタン層３４、ニッケル層３
５、銀層３６の膜厚は前記膜厚に限定されるものではな
く、任意に変更しても構わない。また、銀層３６の代わ
りに金層を形成してもよい。チタン層３４はニッケルシ
リサイド反応時にシリコンと反応しない材質であれば、
特にチタンに限定されるものではない。

【００２６】（６）そして、上記のようにして複数の金
属層が裏面に形成されたシリコンウエハ７０が真空容器
から取り出され、次に、窒素雰囲気の石英管熱処理炉に
おいて、４２０℃で、６０分間加熱処理される。この加
熱処理により、シリコンウエハ７０のシリコンと、これ
に隣接している金属層３２のニッケル３３ａ（図２）と
が相互拡散して、ニッケルシリサイド層３３（図１）が
形成される。

【００２７】ここで、工程（４）に示したように、ニッ
ケル膜３３ａをシリコンウエハ７０裏面に堆積するとき
のシリコンウエハ７０の温度を、１００℃〜３００℃に
することで、シリコンウエハ７０の裏面に緻密なニッケ
ル膜３３ａを形成することができるため、加熱処理によ
ってニッケルシリサイド層３３を形成する際、反応を阻
害されることなくシリサイド反応が進行し、安定なニッ
ケルシリサイド層３３を形成することができる。

【００２８】図５に、ニッケル膜３３ａを堆積するとき
のウエハ７０の温度と、ニッケルシリサイド３３を形成
するシリサイド反応の反応率との関係を示す。図５に示
すように、２０℃のウエハ温度でニッケルを堆積した場
合には、加熱処理を行っても４０％前後しかシリサイド
反応は進行しない。しかもこの値にはバラツキがある。
また、３００℃よりも高い温度でニッケル膜を堆積した
場合にもシリサイド反応が阻害されることが分かってい
る。ニッケルを堆積するときのウエハ温度が１００℃以
上の場合には、シリサイド反応は９０％以上進行し、１
５０℃以上では反応は１００％進行するため、１５０℃
以上に加熱することがより望ましい。

【００２９】一方、ニッケル堆積時のウエハ温度を３０
０℃よりも高い温度にした場合にも、シリサイド反応は
阻害され、３５０℃以上では、反応率は４０％以下に低
下してしまう。この場合、ニッケル層が堆積されると同
時にシリサイド反応が進行し、かつニッケル膜内の収縮
も起きるため、反応が一様に進行せずニッケルとシリコ
ンとの界面には不安定なシリサイド層が形成されるた
め、接着性が劣化してしまう。

【００３０】ニッケル膜堆積時のウエハ温度を１００℃
〜３００℃に制御することにより、安定なニッケルシリ
サイド層を形成でき、これによって、シリコンウエハと
電極との間における抵抗が低下するとともに、金属電極
のシリコンウエハに対する接着性も良好になる。なお、
シリサイド反応を１００％進行させるために、ニッケル
堆積時のウエハ温度を１５０℃〜２８０℃に制御するこ
とがより望ましい。

【００３１】また、上記ニッケルシリサイド層３３は、
３５０℃〜４５０℃の加熱処理によって形成することが
できるため、シリコン基板２０の表面に形成された各種
皮膜のうち、最も耐熱性が低く、耐熱温度が４５０℃を
限度とするアルミニウム配線２８、２９に悪影響を及ぼ
すことなく、また、ペレット１１をヘッダ２に半田溶融
法によって接続する際の半田付け温度２５０℃〜３４０
℃に影響されない利点を有している。

【００３２】以上の方法によって、裏面に電極を構成す
る複数の金属層を形成したシリコンウエハ７０は複数個
のペレット１１に切り出され、パワーＭＯＳトランジス
タの金属からなる固定部材としてのヘッダ２に組み付け
られる。ペレット１１とヘッダ２とは、ペレット１１の
裏面に形成されている電極３２の最下層の銀からなる金
属層３６が、半田溶融法によって形成された半田層１２
を介して、ヘッダ２に接続されている。

【００３３】以上の実施例では、ｎ型パワーＭＯＳトラ
ンジスタについて具体的に説明したが、本発明は前記実
施例に限定されるものではなく、ｐ型パワーＭＯＳトラ
ンジスタにも適用することができる。また、前記実施例
における金属電極形成工程中、前記（５）の金属膜蒸着
工程において、チタン、ニッケル、および銀、の三層を
形成する代わりに、銀または金からなる金属層のみを形
成してもよい。

【００３４】本実施例においては、シリコンウエハ裏面
に安定なニッケルシリサイド層を形成することができる
ので、パワーＭＯＳトランジスタの信頼性向上、あるい
は、量産歩留まりの向上が達成されるという効果があ
る。

【００３５】以上の実施例では、シリコンウエハの裏面
にニッケルシリサイドを形成する場合について具体的に
説明した。次に、本発明の他の実施例として、シリコン
ウエハの接合部、または、ゲート電極にニッケルシリサ
イドを形成する場合について、図面を参照して説明す
る。

【００３６】図６ないし図８は、本発明の他の実施例に
係るＭＯＳ型半導体装置の製造工程の一部を示す断面図
である。図６に示す工程では、ｐ型のシリコン基板２０
の素子分離領域に、公知の選択酸化技術によりフィール
ド酸化膜４０を形成する。次に、前記シリコン基板２０
の素子形成領域に、酸化膜を形成する。次いで、前記酸
化膜上に、多結晶シリコン膜を形成し、これに低抵抗化
のための不純物を添加する。次いで、前記不純物が添加
された多結晶シリコンおよび前記酸化膜をパターニング
して、ゲート電極２１およびゲート酸化膜２２を形成す
る。

【００３７】次に、前記シリコン基板２０、ゲート電極
２１、および、ゲート酸化膜２２全面に、シリコン酸化
膜などの絶縁膜を形成し、絶縁膜の異方性エッチングを
行うことにより、前記ゲート電極２１の側面にのみ絶縁
膜を残し、サイドウォール４１を形成する。次に、前記
サイドウォール４１およびゲート電極２１をマスクとし
て、前記シリコン基板２０中にｎ型不純物を高濃度でイ
オン注入し、ソース２３およびドレイン２４を形成す
る。

【００３８】次に図７に示す工程では、図６に示す工程
で得られたゲート電極２１、サイドウォール４１、およ
び露出したシリコンウエハ表面に、ニッケル膜４２を形
成する。ここで、前記ニッケル膜４２を形成するときの
前記シリコン基板２０の温度は、１００℃〜３００℃の
範囲の所定温度に制御されている。前記ニッケル膜４２
を形成するときの前記シリコン基板２０の温度を、１０
０℃以上にすることにより緻密なニッケル膜を形成する
ことができ、３００℃以下にすることにより、ニッケル
シリサイドのシリサイド反応を併発することがないた
め、安定で緻密なニッケル膜を形成することができる。

【００３９】次いで、図８に示す工程では、図７に示す
工程でえられたニッケル膜４２が形成されたシリコン基
板２０を、窒素雰囲気中で、４００℃、１分間程度の加
熱処理を行い、この加熱処理により、ゲート電極２１、
ソース２３およびドレイン２４上に自己整合的にニッケ
ルシリサイド層３３を形成する。

【００４０】ここで、図７に示した工程で説明したよう
に、ゲート電極２１、サイドウォール４１、および露出
したシリコンウエハ裏面全面に、ニッケル膜４２を形成
するときの前記シリコン基板２０の温度を、１００℃〜
３００℃の範囲の所定温度に制御することによって、緻
密なニッケル膜４２が形成され、加熱処理の際に反応が
阻害されることなく、安定なニッケルシリサイド層を形
成することが可能である。

【００４１】なお、シリサイド反応を１００％進行させ
るため、１５０℃〜２８０℃に制御することがより望ま
しい。このニッケルシリサイド層によって、接合部にお
ける電気抵抗が低下するとともに、接着性も良好にな
る。この後、未反応のニッケルを選択的に除去する。そ
の後、所望の工程を行い、ＭＯＳ型半導体装置を完成す
る。

【００４２】本実施例においては、シリコンウエハ表面
に安定なニッケルシリサイド層を形成することができる
ので、ＭＯＳ型半導体装置の信頼性向上、あるいは、量
産歩留まりの向上が達成されるという効果がある。

【００４３】以上の説明では、主として本発明によって
なされた発明を、その背景となった利用分野であるパワ
ーＭＯＳトランジスタに適用した場合、および、その他
のＭＯＳ型半導体装置に適用した場合ついて説明した
が、本発明はこれらに限定されるものではなく、シリコ
ンウエハに接してニッケル膜を堆積する工程と、加熱処
理によってニッケルシリサイド膜を形成する工程とを含
む製造方法で作られた半導体装置であれば、他の構造を
有する半導体装置の製造方法に応用してもよい。サイリ
スタ、大容量ダイオード、パワーＩＣシリコンデバイス
等の半導体装置全般に適用することができる。

【００４４】次に、本発明による、ニッケル膜をウエハ
に堆積するときのウエハ温度を１００℃〜３００℃に制
御することが可能な成膜装置を、図面を用いて説明す
る。図９に、本発明が適用されるスパッタリング装置を
示している。本実施例のスパッタリング装置は、ベルジ
ャ５０内にホルダー支持柱５２によって支持されたウエ
ハホルダー５１を備えており、該ウエハホルダー５１に
シリコンウエハ７０が設置され、該シリコンウエハ７０
に対向する位置に、ニッケルのターゲット５３が設置さ
れた構造となっている。

【００４５】さらに前記ウエハホルダー５１には、熱的
に接するようにシリコンウエハ７０を加熱するための加
熱装置５５が備えられている。該加熱装置５５は温度制
御装置５７と電気配線５６により接続されており、該温
度制御装置５７によって加熱温度を１００℃〜３００℃
に制御することができる。そして、前記ベルジャ５０に
は、該ベルジャ５０内の気体を排気するための排気管５
４が接続されている。

【００４６】図１０に、本発明が適用される電子ビーム
蒸着装置を示す。本実施例の電子ビーム蒸着装置は、ベ
ルジャ５０内にホルダー支持柱５２によって支持された
ウエハホルダー５１を備えており、該ウエハホルダー５
１にシリコンウエハ７０が設置され、該シリコンウエハ
７０に対向する位置に、ホルダ５８に入ったニッケル蒸
着材５９が設置され、電子線発生源６０によって電子線
を発生する構造となっている。

【００４７】さらに前記ウエハホルダー５１には、熱的
に接するようにシリコンウエハ７０を加熱するための加
熱装置５５が備えられている。該加熱装置５５は温度制
御装置５７と電気配線５６により接続されており、該温
度制御装置５７によって加熱温度を１００℃〜３００℃
に制御することができる。そして、前記ベルジャ５０に
は、該ベルジャ５０内の気体を排気するための排気管５
４が接続されている。

【００４８】ここでは、電子線加熱型の蒸着装置につい
て説明したが、本発明はこれに限定されるものではな
く、抵抗加熱型の蒸着装置でもよい。また、図９および
図１０には、ウエハホルダー５１に１枚のシリコンウエ
ハ７０を設置した場合を示したが、これに限定されるも
のではなく、複数枚のシリコンウエハ７０を設置しても
よい。また、シリコンウエハを加熱するための加熱装置
５５は、加熱方式が限定されるものではなく、抵抗加熱
方式でも加熱されたガスによる加熱方式でもよい。

【００４９】

【発明の効果】本発明によれば、ニッケル膜をゲート電
極、サイドウォール、ソース、ドレインに堆積するとき
のウエハ温度を、１００℃〜３００℃にすることで、ゲ
ート電極やソースドレイン上に緻密なニッケル膜を形成
することができるため、加熱処理によってニッケルシリ
サイド層を形成する際、反応を阻害されることなくシリ
サイド反応が進行し、接着性のよいニッケルシリサイド
層を形成することができる。このため、電極との間の機
械的および電気的接続が良好になり、本製造方法を使用
して製造した半導体装置の信頼性向上、あるいは、量産
歩留まりの向上が達成されるという効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例であるパワーＭＯＳトランジ
スタを示す要部拡大縦断面図である。

【図２】本実施例の製法における一工程を説明するため
の縦断面図である。

【図３】本発明の一実施例であるパワーＭＯＳトランジ
スタを示す縦断面図である。

【図４】本発明の一実施例であるパワーＭＯＳトランジ
スタを示す封止樹脂を取除いて示した平面図である。

【図５】ニッケル堆積時のウエハ温度と反応率との関係
を示すグラフである。

【図６】本発明の他の実施例であるＭＯＳ型半導体装置
の製造工程の一部を示す断面図である。

【図７】本発明の他の実施例であるＭＯＳ型半導体装置
の製造工程の他の一部を示す断面図である。

【図８】本発明の他の実施例であるＭＯＳ型半導体装置
の製造工程のさらに他の一部を示す断面図である。

【図９】本発明のさらに他の実施例であるスパッタリン
グ装置の断面図である。

【図１０】本発明のさらに他の実施例である電子ビーム
蒸着装置の断面図である。

【符号の説明】

１ パワーＭＯＳトランジスタ ２ ヘッダ ３、３ａ インナーリード ４、４ａ アウターリード １１ ペレット １２ 半田層 １３ ワイヤ １４ 封止樹脂 ２０ シリコン基板 ２１ ゲート電極 ２２ ゲート酸化膜 ２３ ソース ２４ ドレイン ２５ 絶縁膜 ２６ ゲート用コンタクトホール ２７ ソース用コンタクトホール ２８、２９ アルミニウム配線 ３０ ゲート用コンタクト部 ３１ ソース用コンタクト部 ３２ 金属電極 ３３ ニッケルシリサイド層 ３３ａ ニッケル膜 ３４ チタンからなる金属層 ３５ ニッケルからなる金属層 ３６ 銀からなる金属層 ４０ フィールド酸化膜 ４１ サイドウォール ４２ ニッケル膜 ５０ ベルジャ ５１ ウエハホルダー ５２ ホルダー支持柱 ５３ ターゲット ５４ 排気管 ５５ 加熱装置 ５６ 電気配線 ５７ 加熱制御装置 ５８ ホルダー ５９ ニッケル蒸着材 ６０ 電子線発生装置 ７０ シリコンウエハ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 安藤 則夫 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 藤井 裕二 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 藤田 昌洋 東京都小平市上水本町五丁目20番１号 株式会社 日立製作所 半導体事業部内 (72)発明者 小林 芳久 東京都青梅市藤橋三丁目３番２号 日立 東京エレクトロニクス株式会社内 (56)参考文献 特開 平６−252091（ＪＰ，Ａ) 特開 平７−38104（ＪＰ，Ａ) 特開 昭62−211916（ＪＰ，Ａ) 特開 昭62−286236（ＪＰ，Ａ) 特開 昭60−213058（ＪＰ，Ａ) 特開 昭61−226922（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/28 301 H01L 21/336 H01L 29/78

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 半導体装置の製造方法であって、 シリコン基板の素子分離領域に酸化膜を形成する工程
   と、 素子形成領域に酸化膜を形成する工程と、 前記酸化膜上に不純物を含む多結晶シリコン膜を形成す
   る工程と、 前記酸化膜および多結晶シリコン膜をパターンニングし
   て、ゲート酸化膜およびゲート電極を形成する工程と、 前記ゲート電極およびその周囲の領域上に絶縁膜を形成
   し、ゲート電極の側面の前記絶縁膜を除いて前記絶縁膜
   を除去してサイドウォールを形成する工程と、 前記シリコン基板にｎ型不純物をイオン注入してソース
   およびドレインを形成する工程と、 前記ゲート電極、ソースおよびドレインを有するシリコ
   ン基板上に、前記基板温度を１００〜３００℃にしてニ
   ッケル膜を堆積する工程と、 前記ニッケル膜が形成された基板を窒素雰囲気中で３０
   ０〜４５０℃で加熱処理して、前記ゲート電極、ソース
   およびドレインにニッケルシリサイド層を形成する工程
   と、 を有する ことを特徴とする半導体装置の製造方法。
2. 【請求項２】 請求項１に記載の半導体の製造方法にお
   いて、 前記ニッケル膜の堆積方法が、スパッタリング法または
   蒸着法からなる堆積方法である半導体装置の製造方法。
3. 【請求項３】 請求項１または２に記載の半導体の製造
   方法により製造された半導体装置。
4. 【請求項４】 請求項１、２または３に記載の半導体の
   製造方法により半導体装置を製造する半導体装置の製造
   装置。