[go: up one dir, main page]

JP3270441B2 - 時分割多元接続方式での誤りビット訂正方法及びその回路 - Google Patents

時分割多元接続方式での誤りビット訂正方法及びその回路

Info

Publication number
JP3270441B2
JP3270441B2 JP2000016999A JP2000016999A JP3270441B2 JP 3270441 B2 JP3270441 B2 JP 3270441B2 JP 2000016999 A JP2000016999 A JP 2000016999A JP 2000016999 A JP2000016999 A JP 2000016999A JP 3270441 B2 JP3270441 B2 JP 3270441B2
Authority
JP
Japan
Prior art keywords
error
bit
correction
data
code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000016999A
Other languages
English (en)
Other versions
JP2001211084A (ja
Inventor
毅 安齋
Original Assignee
埼玉日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 埼玉日本電気株式会社 filed Critical 埼玉日本電気株式会社
Priority to JP2000016999A priority Critical patent/JP3270441B2/ja
Priority to CNB01103355XA priority patent/CN1145287C/zh
Priority to US09/768,516 priority patent/US6718509B2/en
Priority to GB0102091A priority patent/GB2364223B/en
Publication of JP2001211084A publication Critical patent/JP2001211084A/ja
Application granted granted Critical
Publication of JP3270441B2 publication Critical patent/JP3270441B2/ja
Priority to HK02102752.2A priority patent/HK1041131B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、移動体通信システ
ムで時分割多元接続方式に多用されている無線チャネル
を介して入力されたデータの誤りビットを訂正する誤り
ビット訂正方法及びその回路に関し、特に、ＢＣＨ符号
化されたデータの誤りビットを所定の誤り訂正符号を用
いて訂正を行なう場合に、誤り訂正の正確性を向上させ
ることにより回線品質を向上させることができる時分割
多元接続方式での誤りビット訂正方法及びその回路に関
する。
【０００２】
【従来の技術】元来、移動体通信システムにおいては無
線チャネルで伝搬されたデータに誤ったビットが含まれ
て誤ったデータに変化する機会が、有線チャネルによる
通信と比較して多い。このため、伝搬されるデータに
は、代表的な巡回符号であり、種々の誤り訂正能力及び
符号長に対応できるＢＣＨ（Ｂｏｓｅ−Ｃｈａｕｄｈａ
ｒｉ−Ｈｏｃｑｕｅｎｇｈｅｍ）符号が用いられてい
る。また、誤り訂正符号（ＥＣＣ：Ｅｒｒｏｒ Ｃｏｒ
ｒｅｃｔｉｎｇ Ｃｏｄｅ）が有効に働くようにインタ
リーブして送信している。
【０００３】従来、伝搬されるＢＣＨ符号化されたデー
タは、送信側で一つのデータにＣＲＣ（冗長度符号化チ
ェック）方式に基づく誤り検出用文字（ＣＲＣ文字）を
付加し、更に、インタリーブ処理する際にデータ列毎に
所定のＢＣＨ誤り訂正符号（以下、ＣＫ符号と呼称す
る）を挿入して一つのブロックを構成し、受信側の誤り
ビット訂正の便に供している。
【０００４】すなわち、受信側ではまずＢＣＨ符号誤り
訂正が行なわれるが、この際には、データ列毎にＣｋ符
号により計算した一つのビット位置に対してビット訂正
する。従って、誤りビット数が１ビットの場合は訂正で
きるが、２ビット以上の場合では訂正できない。 ま
た、この列毎のＢＣＨ符号の誤り訂正を行なった後、ブ
ロック全体のデータに対してＣＲＣを行なって誤り検出
している。従って、ＢＣＨ符号誤り訂正によりビット訂
正ができない場合にはＣＲＣ誤り検出でＣＲＣエラーと
なり、このブロックのデータは廃棄される。
【０００５】図７を参照してこれを説明する。
【０００６】例えば、図７（Ａ）に示されるように、デ
インタリーブ後の列データ１０１でビット位置Ｄ１２に
誤り符号があった場合、ＢＣＨ符号の誤り訂正では列デ
ータ１０１に含まれるＣＫ符号とデータビットとからビ
ット位置Ｄ１２が計算され、誤りビット位置情報１０２
に示されるように、ビット位置Ｄ１２のビットが反転し
て誤り訂正されると共にビット位置Ｄ１にフラッグが立
てられる。このように、一つの誤りビットのみが列デー
タ毎に存在する場合には、全ての列で誤り訂正が実施さ
れた後に行なわれるＣＲＣによる計算結果は「ＣＲＣエ
ラーなし」となる。
【０００７】しかし、図７（Ｂ）に示されるように、デ
インタリーブ後の列データ１１１で二つのビット位置Ｄ
６，Ｄ１５に誤り符号があった場合、ＢＣＨ符号の誤り
訂正では列データ１１１に含まれるＣＫ符号とデータビ
ットとから上記二つのビット位置のほぼ中間であるビッ
ト位置Ｄ１１が計算され、誤りビット位置情報１１２に
示されるように、ビット位置Ｄ１１のビットが反転され
ると共にビット位置Ｄ１にフラッグが立てられる。この
場合では、誤りビットが残されるので、最後のＣＲＣに
よる計算結果は「ＣＲＣエラーあり」となる。
【０００８】
【発明が解決しようとする課題】上述した従来の時分割
多元接続方式での誤りビット訂正方法及びその回路で
は、列データに二つ以上の誤りビットを含む場合、ＣＲ
Ｃによる計算結果がＣＲＣエラーありとなってブロック
データの全てが廃棄されるので、回線品質の低下を生じ
るという問題点がある。
【０００９】その理由は、ＢＣＨ符号の誤り訂正におい
て、デインタリーブ後の列データに、誤りビットが一つ
のみの場合には正確に誤り訂正ができるが、誤りビット
が二つ以上の場合には誤りビットを正確に特定すること
ができず誤りビットの訂正ができないからである。
【００１０】本発明の課題は、このような問題点を解決
し、ＢＣＨ符号の誤り訂正において、少なくとも二つま
でのビット誤りを正確に訂正できる時分割多元接続方式
での誤りビット訂正方法及びその回路を提供することで
ある。
【００１１】
【課題を解決するための手段】本発明による一つの誤り
ビット訂正方法は、無線チャネルを介して入力されたデ
ータの誤りビットを訂正する方法であって、前記データ
を受信した際にシンボル毎のＲＳＳＩ情報及び位相誤差
情報の少なくとも一方を求め、求めた情報が通信品質の
劣化を示す予め定めた値の範囲外に対応する一つのビッ
トを誤りビットとみなして反転することによりビットを
訂正することを特徴としている。また、ＢＣＨ符号化さ
れたデータに対しては、更に、所定の誤り訂正符号を用
いてＢＣＨ符号の誤り訂正を行なうことを併用すること
を特徴としている。
【００１２】また、本発明による一つの誤りビット訂正
回路は、無線チャネルを介して入力されたデータの誤り
ビットを訂正する回路であって、前記データを受信した
際にシンボル毎の通信品質をＲＳＳＩ情報及び位相誤差
情報の少なくとも一方で求める情報収集部と、求めた情
報が通信品質の劣化を示す予め定めた値の範囲外に対応
する一つのビットを誤りビットとみなして反転すること
によりビット訂正を行なう推測ビット訂正部とを備える
ことを特徴としている。また、更に、ＢＣＨ符号化され
たデータが入力する場合、所定の誤り訂正符号を用いて
ＢＣＨ符号の誤り訂正を行なうＢＣＨ誤り訂正部を併用
することを特徴としている。
【００１３】データを受信した際に得られるシンボル毎
の通信品質をＲＳＳＩ情報または位相誤差情報に基づい
て通信品質の劣化を示す予め定めた値の範囲外に対応す
る一つのビットを誤りビットとみなして反転することに
より、一つの誤りビットを訂正することができる。な
お、ＢＣＨ符号化されたデータに対して所定の誤り訂正
符号を用いてＢＣＨ符号の誤り訂正を併用することによ
り、更に一つの誤りビットを訂正することができる。
【００１４】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【００１５】図１は本発明の実施の一形態を示す機能説
明図である。
【００１６】図１に示された誤りビット訂正回路では、
データ部１にデインタリーブにより展開された後の列デ
ータ１１がＢＣＨ符号方式でＣＫ符号により誤りビット
ありと検出され、ビット位置Ｄ１にフラグが立っている
ものである。また、二つのビット位置Ｄ６，Ｄ１２に誤
りビットがあるものとする。
【００１７】情報収集部２は、無線チャネルから入力す
る各シンボルに対して得られたＲＳＳＩ値によるＲＳＳ
Ｉ情報（ＲＳＳＩ−Ｄ１５〜−Ｄ２）１２及び位相誤差
情報（−Ｄ１５〜−Ｄ２）１３をシンボル情報として有
しているものとする。
【００１８】推測ビット訂正部３は、情報収集部２のシ
ンボル情報に基づいてＲＳＳＩ情報及び位相誤差情報が
通信品質の劣化を示す予め定めた値の範囲外に対応する
一つのビット位置Ｄ１２を求めて誤りビットと推測し、
この推測ビットを反転することにより誤りビットの訂正
を行なう。従って、誤りビット位置Ｄ６のみに誤りビッ
トが含まれる一次訂正列データ１４が形成される。
【００１９】ＢＣＨ誤り訂正部４では、一つの誤りビッ
トを有する一次訂正列データ１４が入力されるので、従
来の、ＣＫ符号を用いたＢＣＨ誤り訂正により、一つの
ビット位置Ｄ６が検出されこの位置のビットが反転され
ることにより、誤りが訂正され、二次訂正列データ１５
が完成する。この結果、一つの列データに対して二つの
誤りビットを正確に訂正することができる。
【００２０】従って、ＣＲＣ計算の結果をＣＲＣエラー
なしにできる確立が高くなり、回線品質を向上させるこ
とができる。
【００２１】上述した誤りビットを推測する方法には、
理論及び経験に基づいて推測結果が正解率を向上させる
ように設定された計数が使用される。ここで用いられる
位相誤差情報１３には、シンボルレート間で生じた位相
差の誤差を示すデータである。位相差は、復調器でシン
ボルレート間の時間を測定することにより知ることがで
きる。すなわち、位相変調値ΔΦにおけるＫ番目と（Ｋ
＋１）番目とのシンボルに対するシンボルレート間の位
相差は、位相変調値ΔΦに比例する次の式で表わされ
る。
【００２２】ＤＫ＋１−ＤＫ＝ｎ×ΔΦ／２π ここで「ｎ」はシンボルレート測定における分解能であ
る。
【００２３】上式により算出された位相差と本来あるべ
きシンボルレート間の位相差との相違が位相誤差情報１
３となる。従って、無線伝送路における通信品質の劣化
に伴なって位相誤差が大きくなるので、受信データのビ
ット誤りと相関があると考えられる。
【００２４】次に、図１、図２及び図３を併せ参照して
ＢＣＨ誤り訂正と推測ビットによる誤り訂正とを併用し
た場合の動作手順について説明する。図２は主要動作手
順の実施の一形態を示し、図３はデジタル方式自動車電
話システムの標準規格ＲＣＲ−２７Ｈ（ＲＣＲ：Ｒｅｓ
ｅａｒｃｈ ＆ Ｄｅｖｅｌｏｐｍｅｎｔ Ｃｅｎｔｅ
ｒ ｆｏｒ Ｒａｄｉｏ Ｓｙｓｔｅｍ）に準じた伝送
データに含まれるＣＡＣのシリアルデータを受信した場
合の誤り訂正処理場面を示した説明図である。
【００２５】誤りビット訂正回路は、ＢＣＨ符号のデー
タを入力（手順Ｓ１）した際にデインタリーブ処理（手
順Ｓ２）により一つのスロット２１を一つのブロックデ
ータ２２としてこれを列に分解して組データ２３に並び
変える。まず、最初の第１データ列のＢＣＨ符号誤りチ
ェック（手順Ｓ３）は、第１データ列に含まれるＣＫ符
号により行なわれる。「符号に誤りあり」が検出されな
い（手順Ｓ４のＮＯの）場合で、次のデータ列がある
（手順Ｓ５がＹＥＳの）場合には、次の第２データ列の
ＢＣＨ符号誤りチェック（手順Ｓ６）が行なわれる。す
なわち、手順は上記手順Ｓ４に戻って手順を最後の第１
６データ列まで繰り返す。
【００２６】上記手順Ｓ４が「ＹＥＳ」で符号誤りあり
の場合には、本発明による手順に進む。すなわち、情報
収集部２から対応するＲＳＳＩ情報と位相誤差情報とを
チェックして一つの不確定ビット、例えばビット位置Ｄ
１２のビットが誤りビットとして推測（手順Ｓ１１）さ
れ、この推測ビットを反転することにより誤り訂正（手
順Ｓ１２）が実行される。
【００２７】次いで、この列データのＢＣＨ符号誤りチ
ェックが実行（手順Ｓ１３）される。ここで、一つの誤
り符号がある（手順Ｓ１４のＹＥＳの）場合にはデータ
ビット及びＣＫ符号により誤り符号を例えば、ビット位
置Ｄ６と正確に計算できる。従って、ビット位置Ｄ６の
ビットを反転することにより誤り符号を訂正し、かつ誤
り訂正フラグをビット位置Ｄ１に立てて表示（手順Ｓ１
５）する。
【００２８】誤りビットが一つであったために上記手順
Ｓ１４が「ＮＯ」で符号誤りがないと判定された場合、
または手順Ｓ１５で誤り訂正フラグを立てて表示した場
合に続く手順は、次のデータ列の有無を判断する上記手
順Ｓ５に進み、本発明により提案される追加手順は終了
する。
【００２９】上記手順Ｓ５が「ＮＯ」で次のデータ列が
ない場合には、このブロックの全データに対してＣＲＣ
計算（手順Ｓ２１）が行なわれ、ＣＲＣエラーがない
（手順Ｓ２２がＮＯである）ことにより入力したブロッ
クデータが正常データであると処理（手順Ｓ２３）さ
れ、ＣＲＣエラーがある（手順Ｓ２２がＹＥＳの）場合
には入力したブロックの全データが廃棄処理（手順Ｓ２
４）され手順は終了する。
【００３０】上記説明では、最初にデータ列のＢＣＨ符
号の誤りチェックをして「符号誤りあり」とされた場合
に本発明による推測ビットの訂正とＢＣＨ符号の誤り訂
正とを順次行なった。この手順では、誤りビットが一つ
の場合、推測ビットの訂正が正確に行なわれた場合に次
のＢＣＨ符号の誤り訂正手順で符号の誤りなしとなるの
で、誤り手順の効率化が実現する。
【００３１】他方、回線品質が良好で誤りが少ない場合
では、上記手順Ｓ１１から手順Ｓ１４までを飛ばし、上
記手順Ｓ４の「ＹＥＳ」から上記手順Ｓ１５に直接進む
従来の手順に従って最後まで進み、ＣＲＣエラーありの
場合（上記手順Ｓ２２のＹＥＳ）に誤り訂正フラグの表
示されている列データのみ選択し、順次、上記手順Ｓ１
１からの手順を行なってもよい。この場合、最初にＢＣ
Ｈ符号の誤り訂正により誤り符号の訂正を行なっている
ので、誤りビットが一つのみであった列データは「符号
誤りなし」となるが、二つ以上の場合には、図７（Ｂ）
を参照して説明したように、不正確な符号訂正が行なわ
れている可能性があるので、正確な処理のためには少な
くとも二つ以上の誤りビットが含まれる列データに対し
て訂正個所を復旧させた後に本発明の手順を実行するこ
とが望ましい。
【００３２】また、上述した推測ビットにより訂正する
方法は無線チャネルを介して入力されたデータの誤りビ
ットを訂正する方法として単独に用いることができる。
従って、本発明による誤り符号の訂正はＢＣＨ符号によ
るデータに限定されることはない。また、不確定ビット
を誤りビットに推測するためには、ＲＳＳＩ情報または
位相誤差情報のいずれか一方でもよい。
【００３３】上記説明では、デジタル方式自動車電話シ
ステムの標準規格ＲＣＲ−２７Ｈに準じた伝送データに
含まれるＣＡＣのシリアルデータを例示して説明した
が、通信品質の向上に伴なって、電話以外の他のデー
タ、例えば、ＦＡＣＣＨ（高速付随制御チャネル）、Ｓ
ＡＣＣＨ（低速付随制御チャネル）、ＲＣＨ等のデータ
にも適用可能である。
【００３４】
【実施例】次に、本発明が適用可能なＣＡＣ、ＦＡＣＣ
Ｈ、ＳＡＣＣＨ、及びＲＣＨの各データについて図面を
参照しそれぞれの実施例について具体的に説明する。
【００３５】図３はＣＡＣのデータについて説明する図
である。
【００３６】一つのスロット２１に含まれるＣＡＣのデ
ータは２２４ビットであり、一つのブロックデータ２２
を構成している。このブロックデータの２２４ビット
は、デインタリーブすることによりビット位置Ｄ１５か
らＤ２までの１４行と１６列とに配置された組データ２
３で、１６列の列データ２４により構成される。ビット
位置Ｄ５−Ｄ２の４行が各列データにおけるＣＫ符号２
５で合計６４ビットである。残るデータの最後の１６ビ
ットがＣＲＣのためのＣＲＣ文字２６である。本発明に
よる推測ビットの訂正とＢＣＨ符号の誤り訂正符号の誤
り訂正とは列データ２４毎の１０ビットに対して行なわ
れ、全ての列データの誤り訂正が終了した後に、ＣＲＣ
による誤り検出が実行される。
【００３７】図４はＦＡＣＣＨのデータについて説明す
る図である。
【００３８】一つのスロットに含まれるＦＡＣＣＨのブ
ロックデータは２２４ビットである。このデータは正確
性を期するため各列データのＣＫ符号数を多く設けてい
る。すなわち、この２２４ビットは、デインタリーブす
ることによりビット位置Ｄ１５からＤ８までの８行と２
８列とに配置された組データで、２８列の列データによ
り構成される。ビット位置Ｄ１１−Ｄ８の４行が各列デ
ータにおけるＣＫ符号で合計１１２ビットである。残る
データの最後の１６ビットがＣＲＣのためのＣＲＣ文字
である。本発明による推測ビットの訂正とＢＣＨ符号の
誤り訂正符号の誤り訂正とは列データ毎の４ビットに対
して行なわれ、全ての列データの誤り訂正が終了した後
に、ＣＲＣによる誤り検出が実行される。
【００３９】図５はＳＡＣＣＨのデータについて説明す
る図である。
【００４０】一つのスロットに含まれるＳＡＣＣＨのデ
ータは２１ビットである。この８スロット分、１６８ビ
ットを一つのブロックデータとして、デインタリーブす
ることによりビット位置Ｄ１５からＤ２までの１４行と
１２列とに配置された組データで、１２列の列データに
より構成される。ビット位置Ｄ５−Ｄ２の４行が各列デ
ータにおけるＣＫ符号で合計４８ビットである。残るデ
ータの最後の１６ビットがＣＲＣのためのＣＲＣ文字で
ある。本発明による推測ビットの訂正とＢＣＨ符号の誤
り訂正符号の誤り訂正とは列データ毎の１０ビットに対
して行なわれ、全ての列データの誤り訂正が終了した後
に、ＣＲＣによる誤り検出が実行される。
【００４１】図６はＲＣＨのデータについて説明する図
である。
【００４２】一つのスロットに含まれるＲＣＨのデータ
は２１ビットである。この２スロット分、４２ビットを
一つのブロックデータとして、デインタリーブすること
によりビット位置Ｄ１５からＤ２までの１４行と３列と
に配置された組データで、３列の列データにより構成さ
れる。ビット位置Ｄ５−Ｄ２の４行が各列データにおけ
るＣＫ符号で合計１２ビットである。残るデータの最後
の１６ビットがＣＲＣのためのＣＲＣ文字である。本発
明による推測ビットの訂正とＢＣＨ符号の誤り訂正符号
の誤り訂正とは列データ毎の１０ビットに対して行なわ
れ、全ての列データの誤り訂正が終了した後に、ＣＲＣ
による誤り検出が実行される。
【００４３】
【発明の効果】以上説明したように本発明によれば、Ｂ
ＣＨ符号化されたデータの誤りビットを所定のＢＣＨ誤
り訂正符号を用いて訂正を行なう場合に、誤り訂正の正
確性を向上させ、従って、回線品質を向上させるという
効果を得ることができる。
【００４４】その理由は、データを受信した際に得られ
るシンボル毎の通信品質をＲＳＳＩ情報及び位相誤差情
報の少なくとも一方に基づいて通信品質の劣化を示す予
め定めた値の範囲外に対応する一つのビットを誤りビッ
トとみなして反転することにより一つの誤りビットを訂
正し、次いで、ＢＣＨ符号化されたデータに対して所定
のＢＣＨ誤り訂正符号を用いて一つの符号の誤り訂正を
実行することにより、ＢＣＨ符号のデータにおいてデイ
ンタリーブで形成された列データの二つまでの誤りビッ
トを正確に訂正することができるからである。
【００４５】従って、従来では二つの誤りビットが含ま
れる列データを有するブロックデータが廃棄されていた
が、本発明により、誤り訂正が可能となり、廃棄されて
いたデータの多くを有効にすることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す機能説明図であ
る。
【図２】本発明における主要動作手順の実施の一形態を
示すフローチャートである。
【図３】本発明の誤り訂正処理に用いる列データの構成
に対する実施の一形態として標準規格ＲＣＲ−２７Ｈに
準じた伝送データに含まれるＣＡＣのデータを示した説
明図である。
【図４】本発明の誤り訂正処理に用いる列データの構成
に対する実施の一形態として標準規格ＲＣＲ−２７Ｈに
準じた伝送データに含まれるＦＡＣＣＨのデータを示し
た説明図である。
【図５】本発明の誤り訂正処理に用いる列データの構成
に対する実施の一形態として標準規格ＲＣＲ−２７Ｈに
準じた伝送データに含まれるＳＡＣＣＨのデータを示し
た説明図である。
【図６】本発明の誤り訂正処理に用いる列データの構成
に対する実施の一形態として標準規格ＲＣＲ−２７Ｈに
準じた伝送データに含まれるＲＣＨのデータを示した説
明図である。
【図７】従来の一例を示す機能説明図である。
【符号の説明】
１ データ部 ２ 情報収集部 ３ 推測ビット訂正部 ４ ＢＣＨ誤り訂正部 １１、２４ 列データ １２ ＲＳＳＩ情報 １３ 位相誤差情報 １４ 一次訂正列データ １５ 二次訂正列データ ２１ スロット ２２ ブロックデータ ２３ 組データ ２５ ＣＫ符号（ＢＣＨ誤り訂正符号）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 13/00 H04B 7/00 H04J 3/00 H04L 1/00

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 無線チャネルを介して入力されたデータ
    の誤りビットを訂正する方法であって、前記データを受
    信した際にシンボル毎のＲＳＳＩ情報及び位相誤差情報
    の少なくとも一方を求め、求めた情報が通信品質の劣化
    を示す予め定めた値の範囲外に対応する一つのビットを
    誤りビットとみなして反転することによりビット訂正す
    ることを特徴とする時分割多元接続方式での誤りビット
    訂正方法。
  2. 【請求項２】 請求項１に記載の誤りビット訂正方法に
    おいて、ＢＣＨ符号化されたデータに対し所定のＢＣＨ
    誤り訂正符号を用いるＢＣＨ符号の誤り訂正を併用して
    行なうことを特徴とする時分割多元接続方式での誤りビ
    ット訂正方法。
  3. 【請求項３】 請求項２に記載の誤りビット訂正方法に
    おいて、誤りビットとみなしてビット訂正した後、所定
    の誤り訂正符号を用いてＢＣＨ符号の誤り訂正を行なう
    ことを特徴とする時分割多元接続方式での誤りビット訂
    正方法。
  4. 【請求項４】 ＢＣＨ符号化されたデータの誤りビット
    を訂正する方法であって、前記データを受信した際にシ
    ンボル毎のＲＳＳＩ情報及び位相誤差情報の少なくとも
    一方を求め、まず、所定の誤り訂正符号を用いてＢＣＨ
    符号の誤り訂正を行ない、この結果、所定のＣＲＣ誤り
    検出でＣＲＣエラーが検出された際には、先に求めた情
    報を調べ、先に求めた情報が通信品質の劣化を示す予め
    定めた値の範囲外に対応する一つのビットを誤りビット
    とみなして反転した後、再度、所定の誤り訂正符号を用
    いてＢＣＨ符号の誤り訂正を行なうことを特徴とする時
    分割多元接続方式での誤りビット訂正方法。
  5. 【請求項５】 無線チャネルを介して入力されたデータ
    の誤りビットを訂正する回路であって、前記データを受
    信した際にシンボル毎の通信品質をＲＳＳＩ情報及び位
    相誤差情報の少なくとも一方で求める情報収集部と、求
    めた情報が通信品質の劣化を示す予め定めた値の範囲外
    に対応する一つのビットを誤りビットとみなして反転す
    ることによりビット訂正を行なう推測ビット訂正部とを
    備えることを特徴とする時分割多元接続方式での誤りビ
    ット訂正回路。
  6. 【請求項６】 請求項５に記載の誤りビット訂正回路に
    おいて、ＢＣＨ符号化されたデータに対し、所定のＢＣ
    Ｈ誤り訂正符号を用いてＢＣＨ符号の誤り訂正を行なう
    ＢＣＨ誤り訂正部を備えて併用することを特徴とする時
    分割多元接続方式での誤りビット訂正回路。
  7. 【請求項７】 請求項６に記載の誤りビット訂正回路に
    おいて、ＢＣＨ誤り訂正部は、前記推測ビット訂正部に
    よりビット訂正されたデータを入力することを特徴とす
    る時分割多元接続方式での誤りビット訂正回路。
  8. 【請求項８】 ＢＣＨ符号化されたデータの誤りビット
    を訂正する回路であって、所定の誤り訂正符号を用いて
    ＢＣＨ符号の誤り訂正を行なうＢＣＨ誤り訂正部と、前
    記データを受信した際にシンボル毎の通信品質をＲＳＳ
    Ｉ情報及び位相誤差情報の少なくとも一方で求める情報
    収集部と、求めた情報が通信品質の劣化を示す予め定め
    た値の範囲外に対応する一つのビットを誤りビットとみ
    なして反転することによりビット訂正を行なう推測ビッ
    ト訂正部とを備え、推測ビット訂正部は訂正したデータ
    を前記ＢＣＨ誤り訂正部に入力することを特徴とする時
    分割多元接続方式での誤りビット訂正回路。
JP2000016999A 2000-01-26 2000-01-26 時分割多元接続方式での誤りビット訂正方法及びその回路 Expired - Fee Related JP3270441B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000016999A JP3270441B2 (ja) 2000-01-26 2000-01-26 時分割多元接続方式での誤りビット訂正方法及びその回路
CNB01103355XA CN1145287C (zh) 2000-01-26 2001-01-23 用于时分多址系统的差错比特纠正方法及比特纠正电路
US09/768,516 US6718509B2 (en) 2000-01-26 2001-01-25 Error bit correcting method for use in time-division multiple access system and bit correcting circuit
GB0102091A GB2364223B (en) 2000-01-26 2001-01-26 Error bit correcting method for use in time-division multiple-access system and bit correcting circuit
HK02102752.2A HK1041131B (zh) 2000-01-26 2002-04-11 用於時分多址系統的差錯比特糾正方法及比特糾正電路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000016999A JP3270441B2 (ja) 2000-01-26 2000-01-26 時分割多元接続方式での誤りビット訂正方法及びその回路

Publications (2)

Publication Number Publication Date
JP2001211084A JP2001211084A (ja) 2001-08-03
JP3270441B2 true JP3270441B2 (ja) 2002-04-02

Family

ID=18544051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000016999A Expired - Fee Related JP3270441B2 (ja) 2000-01-26 2000-01-26 時分割多元接続方式での誤りビット訂正方法及びその回路

Country Status (5)

Country Link
US (1) US6718509B2 (ja)
JP (1) JP3270441B2 (ja)
CN (1) CN1145287C (ja)
GB (1) GB2364223B (ja)
HK (1) HK1041131B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734307B1 (ko) 2006-01-23 2007-07-02 삼성전자주식회사 포스트 비터비 에러 정정 방법 및 이에 적합한 장치
US7577899B2 (en) * 2006-02-13 2009-08-18 Harris Corporation Cyclic redundancy check (CRC) based error correction method and device
CN107710325A (zh) * 2015-12-31 2018-02-16 京微雅格（北京）科技有限公司 一种fpga电路和其配置文件处理方法
US10943416B2 (en) * 2018-05-09 2021-03-09 Strattec Security Corporation Secured communication in passive entry passive start (PEPS) systems
CN111984458B (zh) * 2019-05-23 2023-07-07 建兴储存科技(广州)有限公司 使用预测方程式的固态储存装置
TWI696180B (zh) * 2019-05-23 2020-06-11 建興儲存科技股份有限公司 使用預測方程式的固態儲存裝置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4691319A (en) * 1985-06-18 1987-09-01 Bella Bose Method and system for detecting a predetermined number of unidirectional errors
US4890286A (en) * 1987-12-11 1989-12-26 Sanyo Electric Co., Ltd. Method and apparatus for decoding error correcting code
JPH0548664A (ja) 1991-08-12 1993-02-26 Matsushita Electric Ind Co Ltd 軟判定誤り訂正回路付遅延検波回路
JPH07123043A (ja) 1993-10-25 1995-05-12 Hitachi Ltd 通信システム
JPH07231261A (ja) 1994-02-21 1995-08-29 Hitachi Ltd 誤り数推定方法及びｂｃｈ符号訂正方法
EP0754379B1 (en) * 1994-04-08 2002-09-18 Echelon Corporation Method and apparatus for robust communications based upon angular modulation
JPH08265174A (ja) 1995-03-20 1996-10-11 Toshiba Corp ディジタル信号復号方法およびその復号装置
JP3260095B2 (ja) 1997-03-31 2002-02-25 三菱電機株式会社 誤り訂正符号及び誤り検出符号の復号器並びにその復号方法
JP2996967B2 (ja) 1997-12-17 2000-01-11 株式会社ケンウッド 受信機
JP3469459B2 (ja) 1998-03-20 2003-11-25 松下電器産業株式会社 誤り訂正機能付遅延検波装置及び誤り訂正遅延検波方法
JP3249471B2 (ja) 1998-06-15 2002-01-21 沖電気工業株式会社 移動体通信方法

Also Published As

Publication number Publication date
US6718509B2 (en) 2004-04-06
JP2001211084A (ja) 2001-08-03
HK1041131A1 (en) 2002-06-28
CN1145287C (zh) 2004-04-07
HK1041131B (zh) 2004-12-10
GB2364223A (en) 2002-01-16
GB0102091D0 (en) 2001-03-14
GB2364223B (en) 2004-01-21
US20010010088A1 (en) 2001-07-26
CN1317888A (zh) 2001-10-17

Similar Documents

Publication Publication Date Title
JP3154679B2 (ja) 連接符号の誤り訂正復号装置及び復号方法
JP3399923B2 (ja) 通信端末装置および通信端末装置における復号化方法
EP0609188A2 (en) Erasure decoder and decoding method for use in a concatenated error correcting scheme for data transmission systems
JP3195665B2 (ja) 移動体無線システムに於ける多数チャンネルのチャンネル認識値の検出方法
JP3270441B2 (ja) 時分割多元接続方式での誤りビット訂正方法及びその回路
US8001449B2 (en) Syndrome-error mapping method for decoding linear and cyclic codes
KR100734307B1 (ko) 포스트 비터비 에러 정정 방법 및 이에 적합한 장치
US7272131B2 (en) TFCI decoding circuit and decoding method
US20020116681A1 (en) Decoder, system and method for decoding trubo block codes
JPH08139703A (ja) 誤り率測定装置
US6199189B1 (en) Method, system, apparatus, and phone for error control of golay encoded data signals
JP3450788B2 (ja) 復号化装置および復号化処理方法
JPH0613915A (ja) 誤り検出方法
JP3979266B2 (ja) ブラインドレート検出装置、復号装置、通信装置、ブラインドレート検出方法および復号方法
JP3316730B2 (ja) データ通信装置
JP2591332B2 (ja) 誤り訂正復号装置
JP3258897B2 (ja) 軟判定誤り訂正復号装置
JPH06244741A (ja) 誤り訂正方法
TW200540609A (en) System and method for detecting codeword errors in error correction code or cyclic redundancy check code
JP6552776B1 (ja) 誤り訂正復号装置および誤り訂正復号方法
JP2001339466A (ja) 可変レート符号受信装置
JP2003333018A (ja) 誤り率推定方法及び誤り率推定装置
JP2599001B2 (ja) 誤り訂正処理回路
JP2001251197A (ja) 誤り訂正受信機
KR100532373B1 (ko) 디지털 신호의 재생에 있어 에러정정방법

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011226

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080118

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090118

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100118

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees