JP3270020B2 - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JP3270020B2 JP3270020B2 JP11147799A JP11147799A JP3270020B2 JP 3270020 B2 JP3270020 B2 JP 3270020B2 JP 11147799 A JP11147799 A JP 11147799A JP 11147799 A JP11147799 A JP 11147799A JP 3270020 B2 JP3270020 B2 JP 3270020B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor device
- ferroelectric
- sin
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、強誘電体を用い
た、メモリ、その中でも特に電気的に書き換え可能な不
揮発性メモリの構造に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a memory using a ferroelectric material, and more particularly to a structure of an electrically rewritable nonvolatile memory.
【0002】〔発明の概要〕本発明は、強誘電体膜を用
いた、キャパシタを半導体基板上に集積したメモリの構
造において、半導体基板上に形成されたトランジスタな
どの能動素子と、強誘電体からなるキャパシタとの間に
主成分がSiNからなる絶縁膜を形成したことにより、
トランジスタ特性の優れ、かつ強誘電体キャパシタの比
誘電率などの特性の優れたメモリを得るようにしたもの
である。SUMMARY OF THE INVENTION The present invention relates to a memory structure in which a capacitor is integrated on a semiconductor substrate using a ferroelectric film, an active element such as a transistor formed on the semiconductor substrate, and a ferroelectric film. By forming an insulating film whose main component is SiN between the capacitor and the capacitor made of
A memory having excellent transistor characteristics and excellent characteristics such as the relative dielectric constant of a ferroelectric capacitor is obtained.
【0003】[0003]
【従来の技術】従来の半導体不揮発性メモリとしては、
絶縁ゲート中のトラップまたは浮遊ゲートにシリコン基
板からの電荷を注入することによりシリコン基板の表面
ポテンシャルが変調される現象を用いた、MIS型トラ
ンジスタが一般に使用されており、EPROM(紫外線
消去型不揮発性メモリ)やEEPROM(電気的書き換
え可能型不揮発性メモリ)などとして実用化されてい
る。2. Description of the Related Art Conventional semiconductor nonvolatile memories include:
2. Description of the Related Art A MIS transistor using a phenomenon in which the surface potential of a silicon substrate is modulated by injecting electric charge from a silicon substrate into a trap or a floating gate in an insulated gate is generally used. Memory) and EEPROM (electrically rewritable nonvolatile memory).
【0004】[0004]
【発明が解決しようとする課題】しかしこれらの不揮発
性メモリは、情報書き換え電圧が、通常約20V前後と
高いことや、書き換え時間が非常に長い(例えばEEP
ROMの場合数十mSEC)などの欠点を有す。また、情
報の書き換え回数が、約105 回程度であり、非常に少
なく、繰り返し使用する場合には問題が多い。However, in these nonvolatile memories, the information rewriting voltage is usually as high as about 20 V, and the rewriting time is very long (for example, EEP).
It has disadvantages such as tens of mSEC in the case of ROM. In addition, the number of times of rewriting of information is about 10 5 times, which is very small, and there are many problems when repeatedly used.
【0005】電気的に分極が反転可能である強誘電体を
用いた不揮発性メモリについては、書き込み時間と読み
出し時間が原理的にほぼ同じであり、また電源を切って
も分極は保持されるため、理想的な不揮発性メモリとな
る可能性を有する。このような強誘電体を用いた不揮発
性メモリについては、例えば米国特許4149302の
様に、シリコン基板上に強誘電体からなるキャパシタを
集積した構造や、米国特許3832700のようにMI
S型トランジスタのゲート部分に強誘電体膜を配置した
不揮発性メモリなどの提案がなされている。また、最近
では、第3図において、MOS型半導体装置に積層した
構造の不揮発性メモリがIEDM‘87PP・850−
851に提案されている。第3図において、301はP
型Si基板であり、302は素子分離用のLOCOS酸
化膜、303はソースとなるN型拡散層であり、304
はドレインとなるN型拡散層である。305はゲート電
極であり、306は層間絶縁膜である。308はゲート
絶縁膜である。309が強誘電体膜であり、電極310
と311により挟まれ、キャパシタを構成している。3
07は第2層間絶縁膜であり、312が配線電極となる
Alである。さて、このような構造の強誘電体メモリに
おいて、強誘電体の特性を向上させるため、酸素を含む
雰囲気中でアニールをする必要がある。このような酸素
アニールを行うと、トランジスタのしきい値電圧などの
特性の変動が起こる。そこで、本発明はこのような課題
を解決するもので、その目的とするところは、強誘電体
の特性の向上のために酸素アニールをしてもトランジス
タなどの特性の変動のない強誘電体メモリ、特に不揮発
性メモリを提供するところにある。In a nonvolatile memory using a ferroelectric substance whose polarization can be electrically inverted, the writing time and the reading time are almost the same in principle, and the polarization is maintained even when the power is turned off. Has the potential to become an ideal non-volatile memory. For a nonvolatile memory using such a ferroelectric, for example, a structure in which a capacitor made of a ferroelectric is integrated on a silicon substrate as in U.S. Pat.
Non-volatile memories in which a ferroelectric film is disposed at the gate of an S-type transistor have been proposed. Further, recently, in FIG. 3, a non-volatile memory having a structure stacked on a MOS type semiconductor device is shown in FIG.
851. In FIG. 3, 301 is P
302 is a LOCOS oxide film for element isolation; 303 is an N-type diffusion layer serving as a source;
Is an N-type diffusion layer serving as a drain. 305 is a gate electrode, and 306 is an interlayer insulating film. 308 is a gate insulating film. 309 is a ferroelectric film, and the electrode 310
And 311 constitute a capacitor. 3
Reference numeral 07 denotes a second interlayer insulating film, and reference numeral 312 denotes Al serving as a wiring electrode. Now, in the ferroelectric memory having such a structure, it is necessary to perform annealing in an atmosphere containing oxygen in order to improve the characteristics of the ferroelectric. When such oxygen annealing is performed, characteristics such as a threshold voltage of a transistor fluctuate. Therefore, the present invention solves such a problem, and an object of the present invention is to provide a ferroelectric memory in which characteristics of a transistor and the like do not change even when oxygen annealing is performed to improve the characteristics of the ferroelectric. In particular, to provide a non-volatile memory.
【0006】[0006]
【課題を解決するための手段】本発明の請求項1にかか
る半導体装置は、上部電極と下部電極の一対の電極に強
誘電体膜が挟まれてなるキャパシタが、能動素子が形成
された同一半導体基板上に集積された半導体装置におい
て、前記能動素子の上方に形成され、主成分がSiNか
らなる第一絶縁膜と、前記第一絶縁膜上に形成され、主
成分がSiO2からなる第二絶縁膜と、前記第二絶縁膜
上に形成された前記下部電極を有することを特徴とす
る。また、本発明の請求項2にかかる半導体装置は、前
記下部電極はPt、Al、MoSi、WSiのいずれか
からなることを特徴とする。また、本発明の請求項3に
かかる半導体装置は、前記主成分がSiNからなる第一
絶縁膜が酸素を含むことを特徴とする。また、本発明の
請求項4にかかる半導体装置は、前記能動素子と前記キ
ャパシタとが厚み方向において積層構造をなすことを特
徴とする。According to a first aspect of the present invention, there is provided a semiconductor device in which a capacitor having a ferroelectric film sandwiched between a pair of an upper electrode and a lower electrode has the same structure as an active element. In a semiconductor device integrated on a semiconductor substrate, a first insulating film formed above the active element and mainly composed of SiN, and a first insulating film formed on the first insulating film and mainly composed of SiO 2 Two insulating films, and the second insulating film
And having the lower electrode formed thereon. Further, in the semiconductor device according to claim 2 of the present invention, the lower electrode is made of any one of Pt, Al, MoSi, and WSi. Further, the semiconductor device according to claim 3 of the present invention is characterized in that the first insulating film mainly composed of SiN contains oxygen. The semiconductor device according to claim 4 of the present invention is characterized in that the active element and the capacitor form a laminated structure in a thickness direction.
【0007】[0007]
【発明の実施の形態】図1は、本発明の半導体装置の一
実施例における主要断面図である。以下、図1におい
て、本発明の半導体装置を説明する。ここでは説明の都
合上Si基板を用い、Nチャンネルトランジスタを用い
た例につき説明する。FIG. 1 is a main sectional view of an embodiment of a semiconductor device according to the present invention. Hereinafter, the semiconductor device of the present invention will be described with reference to FIG. Here, an example in which an Si substrate is used and an N-channel transistor is used will be described for convenience of explanation.
【0008】101はP型Si基板であり、例えば20
0hm・cmの比抵抗のウエハを用いる。102は素子
分離用の絶縁膜であり、例えば、従来技術であるLOC
OS法により酸化膜を6000A形成する。103はソ
ースとなるN型拡散層であり、例えばリンを80Kev
5E15cm−2イオン注入することにより形成する。
104はドレインとなるN型拡散層であり、103と同
時にイオン注入により形成する。105はゲート電極で
あり、例えばリンでドープされたポリSiを用いる。1
08はゲート電極であり、例えば熱酸化法により、Si
O2膜を250A形成する。109が強誘電であるPb
Tio3 、PZT(PbZrO3、PbTiO3、PLZT
(La、PbZrO3、PbTiO3 )であり、例えば
スパッタ法などにより形成する。111は強誘電体膜の
電極うちの一方の電極(以下、下部電極とよぶ)で有
り、例えばPt、Al、MoSi、WSiなどであり、
スパッタ法で形成する。110は強誘電体膜の電極のう
ちもう一方の電極(以下、上部電極という)で有り、例
えばPt、Al、MoSi、WSiなどであり、例えば
スパッタ法で形成する。106と107は層間絶縁膜で
あり、例えば気相成長法によりSiO2膜をそれぞれ3
000A形成する。113が本発明の要旨によるSiN
を主成分とする絶縁膜(第一絶縁膜)であり、図1の場
合には、111の下部電極と106の層間絶縁膜の間
に、気相成長法により形成する。112は103のソー
ス拡散層と110の上部電極を接続する配線電極であ
り、例えばAlで形成する。なお、この112の配線電
極はその他の配線、例えばMOSトランジスタ間の接続
に使っても良い。Reference numeral 101 denotes a P-type Si substrate, for example, 20
A wafer having a specific resistance of 0 hm · cm is used. Reference numeral 102 denotes an insulating film for element isolation.
An oxide film of 6000 A is formed by the OS method. Reference numeral 103 denotes an N-type diffusion layer serving as a source.
It is formed by implanting 5E15 cm-2 ions.
Reference numeral 104 denotes an N-type diffusion layer serving as a drain, which is formed at the same time as 103 by ion implantation. Reference numeral 105 denotes a gate electrode, which uses, for example, poly-Si doped with phosphorus. 1
Reference numeral 08 denotes a gate electrode, which is formed, for example, by thermal oxidation.
An O 2 film is formed at 250A. Pb 109 is ferroelectric
TiO 3 , PZT (PbZrO 3 , PbTiO 3 , PLZT
(La, PbZrO 3 , PbTiO 3 ) and is formed by, for example, a sputtering method. Reference numeral 111 denotes one of the electrodes of the ferroelectric film (hereinafter, referred to as a lower electrode), for example, Pt, Al, MoSi, WSi, or the like;
It is formed by a sputtering method. Reference numeral 110 denotes another electrode (hereinafter, referred to as an upper electrode) of the ferroelectric film electrodes, which is, for example, Pt, Al, MoSi, WSi, or the like, and is formed by, for example, a sputtering method. 106 and 107 is an interlayer insulating film, for example, a SiO 2 film, respectively 3 by vapor deposition
000A. 113 is SiN according to the gist of the present invention.
In the case of FIG. 1, it is formed between the lower electrode 111 and the interlayer insulating film 106 by a vapor deposition method. A wiring electrode 112 connects the source diffusion layer 103 and the upper electrode 110, and is formed of, for example, Al. The wiring electrode 112 may be used for other wiring, for example, connection between MOS transistors.
【0009】さて、本発明の作用で圧が、図1のような
構造にすることにより、強誘電体のキャパシタを形成
後、酸素を含む雰囲気中でアニールした場合でも、酸素
は113のSiNで阻止され、SiNの下のMOSトラ
ンジスタには影響がでなくなり、例えばMOSトランジ
スタのしきい値電圧もアニール前と変化がない値が得ら
れた。By the effect of the present invention, the pressure is made into a structure as shown in FIG. 1, so that even if the ferroelectric capacitor is formed and then annealed in an atmosphere containing oxygen, the oxygen is 113 SiN. The MOS transistor under the SiN was not affected, and the threshold voltage of the MOS transistor, for example, had a value which was not changed from that before annealing.
【0010】図2は本発明の半導体装置の他の実施例に
おける主要断面図である。FIG. 2 is a main sectional view of another embodiment of the semiconductor device of the present invention.
【0011】図2の実施例は図1の実施例を比較した場
合の特徴は、107の層間絶縁膜と、113のSiN膜
を主成分とする絶縁膜(第一絶縁膜)との間にさらに2
01のSiO2を主成分とする絶縁膜(第二絶縁膜)を
形成している点にある。The embodiment shown in FIG. 2 is characterized in that the embodiment shown in FIG. 1 is compared with the interlayer insulating film 107 and the insulating film (first insulating film) mainly composed of the SiN film 113. 2 more
The point is that an insulating film (second insulating film) containing SiO 2 as a main component is formed.
【0012】図1において、111の下部電極は113
のSiNを主成分とする絶縁膜(第一絶縁膜)と直接接
していたため、アニール条件によっては、SiNのスト
レスにより剥がれなどの問題が発生した。図2のように
下部電極とSINの間にSiO2を主成分とする絶縁膜
(第二絶縁膜)を挟むことにより、本発明の効果、即
ち、酸素を含む雰囲気中でアニールしてもMOSトラン
ジスタの特性がかわらず、かつ、剥がれなどの問題は解
決された。In FIG. 1, the lower electrode of 111 is 113
Directly contacted with the insulating film (first insulating film) containing SiN as a main component, a problem such as peeling occurred due to stress of SiN depending on annealing conditions. By interposing an insulating film (second insulating film) containing SiO 2 as a main component between the lower electrode and the SIN as shown in FIG. 2, the effect of the present invention, that is, the MOS even when annealed in an atmosphere containing oxygen, can be obtained. Problems such as the transistor characteristics not changing and peeling were solved.
【0013】[0013]
【発明の効果】本発明のように、強誘電体膜からなるキ
ャパシタが、集積された半導体装置において、トランジ
スタなどの能動素子と、強誘電体からなるキャパシタと
の間に、主成分がSiNからなる絶縁膜を形成すること
により、強誘電体膜の特性の向上のために酸素アニール
を行ってもトランジスタなどの特性の変動のない半導体
装置が得られるという効果を有する。According to the present invention, in a semiconductor device in which a ferroelectric film capacitor is integrated, a main component of SiN is placed between an active element such as a transistor and a ferroelectric capacitor. By forming such an insulating film, there is an effect that a semiconductor device with no change in characteristics such as a transistor can be obtained even if oxygen annealing is performed to improve the characteristics of the ferroelectric film.
【図1】本発明の半導体装置の一実施例のおける主要断
面図。FIG. 1 is a main cross-sectional view of one embodiment of a semiconductor device of the present invention.
【図2】本発明の半導体装置のための実施例における主
要断面図。FIG. 2 is a main sectional view in an embodiment for a semiconductor device of the present invention.
【図3】従来の半導体装置における主要断面図。FIG. 3 is a main cross-sectional view of a conventional semiconductor device.
101、301・・・Si基板 102、302・・・素子分離絶縁膜 103、303・・・ソース拡散層 104、304・・・ドレイン拡散層 105、305・・・ゲート電極 106、107、306、307・・・層間絶縁膜 108、308・・・ゲート電極 109、309・・・強誘電体膜 110、310・・・上部電極 111、311・・・下部電極 112、312・・・配線電極 113・・・SiN膜 201・・・SiO2膜101, 301 ... Si substrate 102, 302 ... element isolation insulating film 103, 303 ... source diffusion layer 104, 304 ... drain diffusion layer 105, 305 ... gate electrode 106, 107, 306, 307: interlayer insulating film 108, 308: gate electrode 109, 309: ferroelectric film 110, 310: upper electrode 111, 311: lower electrode 112, 312: wiring electrode 113 ... SiN film 201 ... SiO 2 film
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/788 29/792 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI H01L 29/788 29/792
Claims (4)
電体膜が挟まれてなるキャパシタが、能動素子が形成さ
れた同一半導体基板上に集積された半導体装置におい
て、 前記能動素子の上方に形成され、主成分がSiNからな
る第一絶縁膜と、 前記第一絶縁膜上に形成され、主成分がSiO2からな
る第二絶縁膜と、 前記第二絶縁膜上に形成された前記下部電極を有するこ
とを特徴とする半導体装置。1. A semiconductor device in which a capacitor having a ferroelectric film sandwiched between a pair of electrodes of an upper electrode and a lower electrode is integrated on the same semiconductor substrate on which an active element is formed. A first insulating film mainly made of SiN, a second insulating film formed on the first insulating film and mainly made of SiO 2, and a second insulating film formed on the second insulating film A semiconductor device having a lower electrode .
WSiのいずれかからなることを特徴とする請求項1に
記載の半導体装置。2. The method according to claim 1, wherein the lower electrode is made of Pt, Al, MoSi,
2. The semiconductor device according to claim 1, comprising one of WSi.
が酸素を含むことを特徴とする請求項1乃至2に記載の
半導体装置。3. The semiconductor device according to claim 1, wherein the first insulating film whose main component is SiN contains oxygen.
方向において積層構造をなすことを特徴とする請求項1
乃至3のいずれかに記載の半導体装置。4. The device according to claim 1, wherein the active element and the capacitor form a laminated structure in a thickness direction.
4. The semiconductor device according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11147799A JP3270020B2 (en) | 1999-04-19 | 1999-04-19 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11147799A JP3270020B2 (en) | 1999-04-19 | 1999-04-19 | Semiconductor device |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02208965A Division JP3111416B2 (en) | 1990-08-07 | 1990-08-07 | Semiconductor device |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13922099A Division JP3387850B2 (en) | 1999-05-19 | 1999-05-19 | Method for manufacturing semiconductor device |
| JP11139219A Division JPH11354730A (en) | 1999-05-19 | 1999-05-19 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11330392A JPH11330392A (en) | 1999-11-30 |
| JP3270020B2 true JP3270020B2 (en) | 2002-04-02 |
Family
ID=14562257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11147799A Expired - Lifetime JP3270020B2 (en) | 1999-04-19 | 1999-04-19 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3270020B2 (en) |
-
1999
- 1999-04-19 JP JP11147799A patent/JP3270020B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11330392A (en) | 1999-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04158570A (en) | Structure of semiconductor device and manufacture thereof | |
| JP3092140B2 (en) | Method for manufacturing semiconductor device | |
| JPH1022466A (en) | Ferroelectric nonvolatile memory cell and method of forming memory cell | |
| JPH0590606A (en) | Semiconductor device | |
| JPH02232973A (en) | Semiconductor device | |
| JP3387850B2 (en) | Method for manufacturing semiconductor device | |
| JP3270020B2 (en) | Semiconductor device | |
| JP3345781B2 (en) | Method for manufacturing semiconductor device | |
| JP3111416B2 (en) | Semiconductor device | |
| JP3120477B2 (en) | Semiconductor device | |
| JPH0319372A (en) | Semiconductor device | |
| JPH11354730A (en) | Semiconductor device | |
| WO1992002047A1 (en) | Semiconductor device and its manufacturing method | |
| JP4459335B2 (en) | Ferroelectric transistor type nonvolatile memory element and manufacturing method thereof | |
| JP3079542B2 (en) | Method for manufacturing semiconductor device | |
| WO1992002049A1 (en) | Semiconductor device | |
| JPH08148589A (en) | Semiconductor device and manufacturing method thereof | |
| JPH1154636A (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JPH02307275A (en) | Semiconductor device | |
| JP2918098B2 (en) | Semiconductor nonvolatile memory | |
| JPH11330275A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000082793A (en) | Method for manufacturing semiconductor device | |
| WO1992007383A1 (en) | Semiconductor device | |
| JPH0513708A (en) | Semiconductor device | |
| JPH0493065A (en) | Structure of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010213 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090118 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100118 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110118 Year of fee payment: 9 |