JP3115470U

JP3115470U - 回路

Info

Publication number: JP3115470U
Application number: JP2005001682U
Authority: JP
Inventors: 馬獨先
Original assignee: Princeton Technology Corp
Current assignee: Princeton Technology Corp
Priority date: 2005-04-01
Filing date: 2005-04-01
Publication date: 2005-11-10
Anticipated expiration: 2015-04-01

Abstract

【課題】スイッチングパワーサプライの起動時に、突入電流を減少させる回路設計を提供する。
【解決手段】本考案のスイッチングパワーサプライは、参考電圧生成器、エラー増幅器、振動器、鋸波生成器、PWM比較器、R-Sフリップフロップ、パワーMOSスイッチ、及び、整流フィルタリング回路、からなり、整流フィルタリング回路が出力する分圧が、エラー増幅器にフィードバックする。本考案の回路設計は、更に、オーバーシュート比較器、ANDゲートを加える。
【選択図】図４

Description

本考案は、パルス幅変調（pulse-width modulation、PWM）スイッチングパワーサプライ改良に関するものであって、特に、スイッチングパワーサプライの起動時の突入電流を減少させる回路設計に関するものである。

図１は、PWMの昇圧式スィッチングパワーサプライの回路図で、参考電圧生成器１、エラー増幅器２、振動器３、鋸波生成器４、PWM比較器５、R-Sフリップフロップ６、パワーMOSスイッチ７、及び、インダクタ８、ダイオード９、コンデンサ１０、及び、レジスタ１１、１２からなる整流フィルタリング回路、からなる。

起動時、出力電圧V_０はゼロで、この時、ループ全体は、安定状態ではない。参考電圧生成器１が生成する参考電圧FB_vrefは、D点から、エラー増幅器２の「＋」端に出力され、エラー増幅器２の「−」端は、出力電圧V_０の分圧C点からのフィードバック電圧を入力し、最初はゼロ電圧である。よって、エラー増幅器２の出力が大きい。エラー増幅器２の出力は、PWM比較器５の「−」端に入力され、鋸波生成器４の出力と比較すると、その波形は、図２で示される。

図２は、振動器３、鋸波生成器４、PWM比較器５、R-Sフリップフロップ６の出力波形（即ち、図１のA、E、G、B点の波形）を列挙し、エラー増幅器２の出力波形Fは、鋸波生成器４の出力波形上（E点）と比較される。エラー増幅器２の出力波形（F点）が、鋸波生成器４の出力波形上（E点）より高い時、PWM比較器５の出力（G点）は、ゼロ電圧である。エラー増幅器２の出力波形が、一旦、鋸波生成器４の出力波形より低くなると、PWM比較器５は、方形波を出力する。R-Sフリップフロップ６の出力波形（B点）の波形が、丁度、G点と反対で、PWM比較器５が方形波を出力する時、R-Sフリップフロップ６の「R」端を触発し、R-Sフリップフロップ６の出力電圧をゼロにする。PWM比較器５がゼロ電圧である時、振動器３は、R-Sフリップフロップ６の「S」端を触発し、R-Sフリップフロップ６の出力を高電圧にする。R-Sフリップフロップ６が出力する高電圧は、B点（図１を参照）を経て、パワーMOSスイッチ７をオンにして、電流を導通させ、コンデンサ１０の充電を達成し、出力電圧V_０が増加する。出力電圧V_０の分圧は、C点（図１を参照）を経て、エラー増幅器２にフィードバックした後、エラー増幅器２の出力が減少する。エラー増幅器２の出力が小さくなっても、振動器３が周期的に信号を出力するので、R-Sフリップフロップ６は、出力パルスを生成し、図２の矢印で示される。この出力パルスは、コンデンサ１０を充電し、図３の「改良前」の図形で示されるように、出力電圧V_０のオーバーシュート（overshoot）を生じ、突入電流が生じて、回路を焼壊する。

本考案は、スイッチングパワーサプライの起動時に、突入電流を減少させる回路設計を提供することを目的とする。

本考案のスイッチングパワーサプライは、参考電圧生成器、エラー増幅器、振動器、鋸波生成器、PWM比較器、R-Sフリップフロップ、パワーMOSスイッチ、及び、整流フィルタリング回路、からなり、整流フィルタリング回路が出力する分圧が、エラー増幅器にフィードバックする。本考案の回路設計は、更に、オーバーシュート比較器、ANDゲートを加える。参考電圧生成器は、高と低の、二つの参考電圧を生成し、高参考電圧が、オーバーシュート比較器に入力され、低参考電圧は、エラー増幅器に入力される。整流フィルタリング回路が出力する分圧が、同時に、エラー増幅器とオーバーシュート比較器にフィードバックする。オーバーシュート比較器の出力とR-Sフリップフロップの出力は、ANDゲートに入力され、その後、ANDゲートの出力は、パワーMOSスイッチに入力される。

本考案により、スイッチングパワーサプライの起動時に、突入電流を減少させることが可能である。

図４は、本考案のスィッチングパワーサプライの起動時に生じる突入電流を減少させる回路を示した説明図で、図１と異なる箇所は、点線で示されている。本考案の回路設計は、図１を基礎とし、参考電圧生成器１中、もう一つの参考電圧Higher＿vrefを設計すると共に、オーバーシュート比較器１３を増設し、参考電圧Higher＿vrefを、オーバーシュート比較器１３の「＋」端に入力し、C点のフィードバック電圧を、オーバーシュート比較器１３の「−」端に入力する。同時に、R-Sフリップフロップ６のB点の後に、「ANDゲート」１４を加え、オーバーシュート比較器１３の出力とR-Sフリップフロップ６の出力は、ANDゲート１４に入力され、ANDゲート１４の出力は、パワーMOSスイッチ７のゲートに入力される。

参考電圧Higher＿vrefが、参考電圧FB_vrefより高いので、起動時、ループ全体は、安定状態ではなく、参考電圧Higher＿vrefが、C点のフィードバック電圧より高く、オーバーシュート１３の出力電圧（H点）が正の高電圧になる。これにより、オーバーシュート１３の出力とR-Sフリップフロップ６の出力は、ANDゲート１４に入力される時、R-Sフリップフロップ６の出力電圧（B点）は、図５で示されるように、そのままで、ANDゲート１４から出力されて、パワーMOSスイッチ７に入力される。しかし、V_０が次第に増加し、C点のフィードバック電圧も増加して、参考電圧Higher＿vrefと相同、或いは、超過する時、オーバーシュート１３の出力電圧は、ゼロになる。このゼロ電圧とR-Sフリップフロップ６の出力は、ANDゲート１４に入力され、R-Sフリップフロップ６の出力は遮蔽されて、パワーMOSスイッチ７はオンになることが出来ず、図５のANDゲート１４の出力端I点の波形で、矢印は、R-Sフリップフロップ６の出力が遮蔽される効果を示す。よって、出力電圧V_０が最高値に増加する時、ANDゲートは、パルスの出力を停止し、コンデンサ１０を受電せず、その結果、出力電圧V_０のオーバーシュートを消去し、図３の「改良後」の図形のようになる。

本考案では好ましい実施例を前述の通り開示したが、これらは決して本考案に限定するものではなく、当該技術を熟知する者なら誰でも、本考案の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本考案明の保護範囲は、実用新案登録請求の範囲で指定した内容を基準とする。

公知のスィッチングパワーサプライの回路図である。公知のスィッチングパワーサプライの重要な回路の波形を示した説明図である。公知のスィッチングパワーサプライの起動時に生じるオーバーシュート現象を示した説明図である。本考案のスィッチングパワーサプライの起動時に生じる突入電流を減少させる回路を示した説明図である。本考案のスィッチングパワーサプライの起動時に生じる突入電流を減少させる回路の波形を示した説明図である。

符号の説明

１…参考電圧生成器
２…エラー増幅器
３…振動器
４…鋸波生成器
５…PWM比較器
６…R-Sフリップフロップ
７…パワーMOSスイッチ
８…インダクタ
９…ダイオード
１０…コンデンサ
１１、１２…レジスタ
１３…オーバーシュート比較器
１４…ANDゲート

Claims

スイッチングパワーサプライの起動時の突入電流を減少させる回路設計であって、参考電圧生成器、エラー増幅器、振動器、鋸波生成器、PWM比較器、R-Sフリップフロップ、パワーMOSスイッチ、及び、整流フィルタリング回路、からなり、前記整流フィルタリング回路が出力する分圧が、前記エラー増幅器にフィードバックし、前記回路は、更に、オーバーシュート比較器、ANDゲートを有することを特徴とする回路設計。
前記参考電圧生成器は、高参考電圧と低参考電圧を生成し、高参考電圧が、前記オーバーシュート比較器に入力され、低参考電圧は、前記エラー増幅器に入力され、前記整流フィルタリング回路が出力する分圧が、前記エラー増幅器と前記オーバーシュート比較器にフィードバックし、前記オーバーシュート比較器の出力と前記R-Sフリップフロップの出力は、前記ANDゲートに入力され、その後、前記ANDゲートの出力は、前記パワーMOSスイッチに入力されることを特徴とする請求項１に記載の回路設計。