JP3166230B2

JP3166230B2 - Ｐｗｍ信号発生回路

Info

Publication number: JP3166230B2
Application number: JP24478291A
Authority: JP
Inventors: 紀夫西田; 泰明鈴木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-08-30
Filing date: 1991-08-30
Publication date: 2001-05-14
Anticipated expiration: 2016-05-14
Also published as: JPH0564483A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、モータ等の駆動装置を
駆動制御するために用いるＰＷＭ信号発生回路に関する
ものである。

【０００２】

【従来の技術】一般に、パルス幅変調（ＰＷＭ）方式と
は、制御量に応じてパルス幅のデューティを変化させる
ものである。このパルス幅変調信号のパルス周期Ｔ_Pは
常に一定である（図８を参照）。

【０００３】従来、パルス幅変調方式には、図８Ａに示
すように制御データの更新周期であるサンプリング周期
Ｔ_Sの方をパルス幅変調信号のパルス周期Ｔ_Pより長く
して制御する方式がある。一般に、この方式によれば、
被制御装置である例えばボイスコイルモータ等のアクチ
ュエータの時定数Ｔ_Nより上記パルス周期Ｔ_Pが短い場
合、上記被制御装置であるボイスコイルモータ等に流れ
る電流は、サンプリング周期の区間毎にそれぞれの制御
量に応じて平均的に流れる。

【０００４】また、図８Ｂに示すように上記サンプリン
グ周期Ｔ_Sと上記パルス周期Ｔ_Pが一致している場合、
すなわちアクチュエータの時定数Ｔ_Nより上記パルス周
期Ｔ_Pが長い場合、ボイスコイルモータ等に流れる電流
は、制御量に応じて脈波的な波形になる。ボイスコイル
モータ等は、上述した２通りの電流で駆動制御されてい
る。

【０００５】

【発明が解決しようとする課題】ところが、サンプリン
グ期間中に一定の電流で駆動制御する最初の方法による
と、いわゆる０次ホールドの影響で制御するサーボ特性
に位相回りが生じる（図９参照）。上記現象を換言する
と、このサーボ特性に位相回りは、被制御装置に流れる
電流がローパスフィルタを介した際と同様の効果によっ
て平均化され、元の波形に対して位相の遅れを生じるた
めに起こってしまう。実際、図９に示すように０次ホー
ルド特性はサンプリング周波数ｆ_S＝１／（２πＴ_S）
の整数倍毎に位相の遅れが生じている。このため、サー
ボの性能は悪化してしまう。また、このようにサンプリ
ング周期Ｔ_Sに対して上記パルス周期Ｔ_Pが短い場合、
制御における分解能（ビット数）が多くとることができ
ない。

【０００６】一方、後者の方法であるサンプリング周期
Ｔ_Sと上記パルス周期Ｔ_Pが一致している場合、制御量
に応じて被制御装置に供給される制御電流のピーク値が
変化する。上記制御量が大きいとき、上記制御電流は飽
和レベルに達してしまうことがあった。このような制御
電流は、アコースティックノイズや電気的なノイズの発
生源になっていることが知られている。さらに、場合に
よって上記制御電流は、機械的な共振の発生源にもなっ
てしまう。

【０００７】具体的に例示すれば、ハードディスクの場
合、通常のサーボがかかっているとき、上記パルス周期
Ｔ_Pは小さく、上記したような問題点はないが、可撓性
を有するフレキシブル基板の復元力（いわゆるフレキフ
ォース）等の外力が加わると、上記外力に対抗して補正
制御するために上記パルス周期Ｔ_Pが広くなり、上記制
御電流が大きく変化して上記したようなノイズ等の問題
が生じてしまう。

【０００８】そこで、本発明は上述の実情に鑑み、サー
ボ特性の向上と制御信号に含まれるノイズ成分の低減の
両方を同時に実現できるＰＷＭ信号発生回路の提供を目
的とするものである。

【０００９】

【課題を解決するための手段】本発明に係るＰＷＭ信号
発生回路は、モータ駆動制御するために用いられるパル
ス幅変調（ＰＷＭ）回路において、時定数の短い変動に
対する制御に用いられパルス周期が制御データの更新周
期であるサンプリング周期に等しいパルス信号を出力す
る第１のパルス幅変調手段と、時定数の長い変動に対す
る制御に用いられパルス周期が上記サンプリング周期よ
り充分短いパルス信号を出力する第２のパルス幅変調手
段と、上記第１及び上記第２のパルス幅変調手段からそ
れぞれ供給されるパルス幅変調信号に基づいて加算する
パルス幅変調信号混合手段とを備えてなることにより、
上述した課題を解決する。

【００１０】

【作用】本発明に係るＰＷＭ信号発生回路は、時定数の
長い変動に対する制御に関する例えばボイスコイルモー
タのいわゆるフレキフォース等の機械的なバイアス力の
補正と、時定数の短い変動に対する制御に関するサーボ
特性の改善とをディジタル的に同時に行うことができる
ようになる。

【００１１】

【実施例】本発明に係るＰＷＭ信号発生回路における一
実施例について図面を参照しながら説明する。

【００１２】本発明のＰＷＭ信号発生回路１０が例え
ば、ハードディスク装置におけるヘッドアームのサーボ
系に用いられた場合のブロック構成を図１に示してい
る。このハードディスク装置のブロック構成は、簡単に
説明すると次のようになっている。記録媒体である磁気
ディスク２０は、スピンドルモータ２１によって回転し
ている。ハードディスク装置におけるヘッドアーム２２
の先端２２Ａ側にはヘッド２３が取り付けられている。
このヘッド２３は、予め記録媒体に記録されているサー
ボ用信号を検出して、この信号をヘッドアンプ２４に供
給している。上記ヘッドアンプ２４は、このサーボ用信
号を増幅してヘッド２３の位置を検出する位置信号検出
回路２５に送る。この位置信号検出回路２５からの検出
信号がＡ／Ｄ変換器２６でディジタル信号に変換され
る。上記ディジタル信号は、ディジタル信号プロセッ
サ、あるいは中央処理ユニット等の制御部２７に供給さ
れる。上記制御部２７は、このディジタル信号に応じて
ヘッド２３の位置制御、あるいは速度制御を行うため演
算して制御量を決めている。上記制御部２７は、この制
御量に応じた制御信号をＰＷＭ信号発生回路１０に供給
する。

【００１３】このＰＷＭ信号発生回路１０は、時定数の
短い変動に対する制御に用いられパルス周期が制御デー
タの更新周期であるサンプリング周期に等しいパルス信
号を出力する第１のパルス幅変調された信号を出力する
第１のＰＷＭ回路１１と、時定数の長い変動に対する制
御に用いられパルス周期を上記サンプリング周期より充
分短いパルス信号を出力して電気的なオフセットや可撓
性を有するフレキシブル基板の復元力（いわゆるフレキ
フォース）等の外力を抑圧するための第２のパルス幅変
調手段である第２のＰＷＭ回路１２及び上記第１及び上
記第２のパルス幅変調手段からそれぞれ供給されるパル
ス幅変調信号に基づいて加算するパルス幅変調信号混合
手段である混合回路１３で構成している。

【００１４】このＰＷＭ信号発生回路１０は、第１のＰ
ＷＭ回路１１及び第２のＰＷＭ回路１２からそれぞれ供
給されるパルス幅変調信号とオフセット信号と上記混合
回路１３で判別している。この混合回路１３は、両者か
ら供給されるパルス幅変調信号に基づいてパルス幅変調
信号を発生させてボイスコイルモータドライバ２８に供
給している。

【００１５】上記ボイスコイルモータドライバ２８は、
供給されたパルス幅変調信号に応じて電流増幅された駆
動信号をボイスコイルモータ２９に供給してボイスコイ
ルモータ２８を駆動する。このボイスコイルモータ２９
の駆動によってヘッドアーム２２が移動すると共に、ヘ
ッド２３も動かして最適な位置や速度になるようにサー
ボ系を制御している。この図１に示すハードディスク
は、上述した各ブロックで構成されている。

【００１６】このようにハードディスクを構成すること
により、サーボ特性及びノイズの低減を同時に行うこと
ができるようになる。この動作に関しては図２のより具
体的な構成に基づく動作を図面を参照しながら後述して
いる。

【００１７】本発明に係るＰＷＭ信号発生回路について
図２に示すより具体的なブロック構成を参照しながら説
明する。ここで、図１と共通する部分に同じ番号を付し
て説明を省略する。ディジタル信号プロセッサ、あるい
は中央演算ユニットに相当する制御部２７にデータバス
３０を介して並列的に例えば１６ビットからなるディジ
タル信号が供給される。また、ＰＷＭ信号発生回路１０
においては、上記制御部２７から第１のＰＷＭ回路１１
に上記データバス３０を介して１３ビットのサーボ制御
のデータと、第２のＰＷＭ回路１２上記データバス３０
を介して１０ビットのオフセットのデータがそれぞれ供
給されている。

【００１８】上記第１のＰＷＭ回路１１は、レジスタ３
１、データ変換回路３２、１２ビットのダウンカウンタ
３３、ディレイ回路３４及びコンパレータ３５で構成し
ている。上記レジスタ３１は、上記制御部２７のＩ／Ｏ
インターフェースとして接続されている。上記レジスタ
３１には、上記制御部２７から供給される時定数の短い
変動に対する制御信号に応じてサンプリング周期毎に被
制御装置の制御量を演算した結果として例えば１３ビッ
トの２の補数データが書き込まれる。この１３ビットの
データがデータ変換回路３２に供給される。このデータ
変換回路３２は後述する変換された下位１２ビットをパ
ルス幅を示すデータとして１２ビットのダウンカウンタ
３３に供給する。また、データ変換回路３２は最上位ビ
ットを極性ビット（ＰＷＭ１＿ＤＩＲ）として出力して
いる。

【００１９】例えば、４ビットのデータがデータ変換回
路３２に供給された場合を例に挙げると、最上位ビット
は符号を示す極性ビットでレベル値“０”のとき、ゼロ
以上の正を、レベル値“１”のとき、負を示す。レジス
タから供給される２の補数データにおいて、正及びゼロ
のデータはそのまま出力し、負のデータに対して補数関
係で変換してデータを出力する。ただし、４ビットデー
タが“１０００”の場合、ゼロとの兼ね合いからこのデ
ータは無効にする。

【００２０】ここで、１２ビットのダウンカウンタ３３
は、上記制御部２７から供給される制御信号がディレイ
回路３４を介して上記データ変換回路３２において要す
る変換時間分等の時間遅延をさせてロードパルス信号と
して供給されている。このロードパルス信号によって１
２ビットのダウンカウンタ３３に下位１２ビットのデー
タがロードされる。このダウンカウンタ３３は例えば１
２ＭＨｚのクロックでカウントダウンさせ、このカウン
ト値をコンパレータ３５の一端側に供給する。また、上
記コンパレータ３５の他端側にはゼロが供給されてい
る。このゼロは、このコンパレータ３５の他端側を接地
させて作っている。上記ダウンカウンタ３３はゼロで停
止する。このコンパレータ３５は常に供給されている値
ゼロと上記ダウンカウンタ３３から供給されるカウンタ
値とを比較している。コンパレータ３５の出力（ＰＷＭ
１）は、上述した比較においてゼロで一致するときにレ
ベル値“０”を出力し、一致しないときレベル値“１”
を出力する。

【００２１】また、上記第２のＰＷＭ回路１２は、レジ
スタ３６、データ変換回路３７、コンパレータ３８及び
９ビットのフリーランカウンタ３９で構成している。上
記レジスタ３６は上記制御部２７のＩ／Ｏインターフェ
ースとして接続されている。上記レジスタ３６には、上
記制御部２７から供給される時定数の長い、変動に対す
る制御信号に応じてサンプリング周期毎に被制御装置の
制御量を演算した結果として例えば１０ビットの２の補
数データが書き込まれる。この１０ビットのデータがデ
ータ変換回路３７に供給される。このデータ変換回路３
７は後述する変換された下位９ビットをパルス幅を示す
データとしてコンパレータ３７の一端側に供給する。ま
た、データ変換回路３７は最上位ビットを極性ビット
（ＯＦＦＳＥＴ＿ＤＩＲ）として出力している。ここ
で、上記データ変換回路３７は上述したデータ変換回路
３２における変換と同じように変換を行っている。

【００２２】一方、９ビットのフリーランカウンタ３９
は例えば１２ＭＨｚのクロックでカウントアップさせた
値をコンパレータ３８の他端側に供給する。上記コンパ
レータ３８は供給される２つの信号を比較している。こ
こで、上記コンパレータ３８の出力（ＯＦＦＳＥＴ）
は、データ変換回路３７から供給されるデータの方がフ
リーランカウンタ３９からのカウンタ値より小さい場
合、レベル値“１”を出力し、データ変換回路３７から
供給されるデータの方がフリーランカウンタ３９からの
カウンタ値に等しいか大きければレベル値“０”を出力
する。

【００２３】上記コンパレータ３５の出力信号（ＰＷＭ
１）と上記コンパレータ３８の出力信号（ＯＦＦＳＥ
Ｔ）は、後述する混合回路１３を介してこれら供給され
る出力信号の組合せに応じた出力信号を図１に示したボ
イスコイルモータドライバ２８に供給するため、混合回
路１３に供給される。図２に示す上記混合回路１３は、
各種の論理回路を用いて構成されている。上記コンパレ
ータ３８の出力信号（ＯＦＦＳＥＴ）は、２入力のＯＲ
回路４０の一端側に供給すると共に、２入力のＡＮＤ回
路４１に一端側及び反転回路４２に供給している。ま
た、上記コンパレータ３５の出力信号（ＰＷＭ１）は、
上記ＯＲ回路４０の他端側に供給されている。

【００２４】上記２入力のＡＮＤ回路４１の他端側に
は、前記データ変換回路３２からの出力信号（ＰＷＭ１
＿ＤＩＲ）を入力してこの出力を２入力のＯＲ回路４３
の一端側に送っている。また、上記反転回路４２からの
出力信号と前記データ変換回路３７からの出力信号（Ｏ
ＦＦＳＥＴ＿ＤＩＲ）の２つの信号がそれぞれ２入力の
ＡＮＤ回路４４に供給される。この出力は、上記２入力
のＯＲ回路４３の他端側に供給している。

【００２５】上記ＯＲ回路４３の出力は反転回路４５に
供給すると共に、２入力のＡＮＤ回路４６に送られる。
上記反転回路４５の出力は、２入力のＡＮＤ回路４７の
一端側に供給され、他端側には上記ＯＲ回路４０からの
出力信号が供給されている。また、上記ＯＲ回路４０の
出力信号は、上記ＡＮＤ回路４６の他端側にも送られて
いる。上記ＡＮＤ回路４７の出力は、３ステートバッフ
ァ４８の制御入力信号として送られる。また、上記ＡＮ
Ｄ回路４６の出力も３ステートバッファ４９の制御入力
信号として送られる。これら２つの３ステートバッファ
４８、４９は、入力を共に接地させている。これらの３
ステートバッファ４８、４９は、上記制御入力信号のレ
ベルが“Ｌ”のとき、ハイインピーダンス出力になり、
制御入力信号のレベルが“Ｈ”のとき、レベル“Ｌ”を
出力する。

【００２６】この出力信号のレベルの組み合わせは、後
述するように４通りある。上記３ステートバッファ４８
の出力信号は、オペアンプ５０の反転入力端子に抵抗５
１を介して供給される。また、上記３ステートバッファ
４９の出力信号もオペアンプ５０の非反転入力端子に抵
抗５２を介して供給される。このオペアンプ５０の非反
転入力端子には並列的にオフセット電圧を設定するため
の抵抗５３が接続されている。この抵抗の他端側は２．
５Ｖに釣っている。このオペアンプ５０の出力信号は、
図１に示したボイスコイルモータドライバであるボイス
コイルモータアンプ２８に供給すると共に、抵抗５４を
介して反転入力端子に戻している。被制御装置であるボ
イスコイルモータ２９は上記ボイスコイルモータアンプ
２８から供給される駆動電流に応じて駆動させられる。

【００２７】上述した図２のブロック図の回路構成にお
ける各動作を図３〜図７に示すタイミングチャートを参
照しながら説明する。先ず、図３（Ｉ）に示す１２ビッ
トのダウンカウンタ３３の出力信号（ａ）は、例えばカ
ウント値として“５”が制御部２７から供給されるロー
ドパルス信号ＬＤのレベル“Ｈ”の期間内に上記カウン
ト値をセットする。このカウンタ値は、１２ＭＨｚのク
ロック（周期＝８３．３ｎｓｅｃ）でダウンカウントし
ていく。コンパレータ３５の出力信号ＰＷＭ１は、この
カウント値とゼロの比較を行って、不一致の期間をレベ
ル“Ｈ”を、一致する期間はレベル“Ｌ”を出力してい
る。従って、上記コンパレータ３８に供給する３．９ｋ
Ｈｚのクロック周波数を用いて２５６．４μｓ毎の周期
でサンプリングしているから、上記サンプリング周期毎
にゼロ以外のカウンタ値が入力されると、上記コンパレ
ータ３５の出力信号ＰＷＭ１は、出力レベルが最初常に
“Ｈ”になり、上記カウンタ値により最小８３．３ｎｓ
ｅｃ、最大８３．３×４０９５ｎｓｅｃの範囲内で任意
にパルス幅を可変させることができる

【００２８】図３（ＩＩ）に示す出力信号（ｂ）は、フ
リーランカウンタ３９により１２ＭＨｚのクロックでカ
ウントアップするカウンタ値を示している。このフリー
ランカウンタ３９のカウンタ値が、データ変換回路３７
から供給される値より小さい場合、レベル“Ｈ”を出力
するから、例えばデータ変換回路３７からカウント値
“４”を入力するとコンパレータ３８の出力信号ＯＦＦ
ＳＥＴは、フリーランカウンタ３９のカウント値が
“０”から“３”までの期間、出力レベルが“Ｈ”にな
ることを示している。このコンパレータ３８の出力信号
は、１２ＭＨｚのクロックで駆動する０〜５１１までカ
ウントアップするフリーランカウンタ３９のカウンタ値
を供給してデータ変換回路３７からのデータと比較して
いることから、パルス幅変調周期４２．７μｓの間に最
小８３．３ｎｓｅｃ、最大８３．３×５１１ｎｓｅｃの
パルス幅が連続する。

【００２９】ここで、上記コンパレータ３５の出力信号
ＰＷＭ１は、上記制御部２７がレジスタ３１にデータを
書き込まない限り出力されないが、上記コンパレータ３
８の出力信号ＯＦＦＳＥＴは、レジスタ３６に値があれ
ば自動的に有する値に応じた幅のパルスが連続して出力
される。

【００３０】次に、混合回路１３における各回路の出力
について説明する。それぞれあるカウンタ値が入力され
た上記出力信号ＰＷＭ１と上記出力信号ＯＦＦＳＥＴの
ＯＲ回路４０の出力信号（ｃ）は、図３（ＩＩＩ）に示
すようになる。上記出力信号ＰＷＭ１は、ハードディス
クのヘッドアームのサーボ系のパルス幅変調方式による
サーボ量を示し、上記出力信号ＯＦＦＳＥＴは、ハード
ディスクのヘッドアームの可撓性を有したフレキシブル
基板の復元力等の機械的なバイアス力の補正量を示す。
従って、上記出力信号はパルス幅変調方式でサーボ量及
び機械的なバイアス力の補正量の大きさを示している。

【００３１】図２に示す出力信号（ｄ）は、上記出力信
号ＰＷＭ１と出力信号ＰＷＭ１ＤＩＲとをＡＮＤ回路
４１の出力である。このＡＮＤ回路４１の出力は、サー
ボをかけるデータの極性、すなわちレジスタ３１に供給
されるデータが正数か負数かを示し、制御部２７からの
データの大きさを出力信号ＰＷＭ１のパルス幅の間、そ
の極性が有効になるようにしている。また、出力信号
（ｅ）は、上記出力信号ＯＦＦＳＥＴと出力信号ＰＷＭ
１の反転信号とが入力されたＡＮＤ回路４４からの出力
を示す。このＡＮＤ回路４４の出力は、機械的なバイア
ス力の補正データの極性、すなわちレジスタ３６に供給
されるデータが正数か負数を示し、上記出力信号ＰＷＭ
１のパルス幅の間以外を制御部２７からの上記補正デー
タの大きさのパルス幅の極性が有効になるようにしてい
る。

【００３２】出力信号（ｆ）は、上記出力信号（ｄ）と
上記出力信号（ｅ）とのＯＲ回路４３の出力信号を示し
ている。この出力信号（ｆ）は、サーボと機械的なバイ
アス力の補正の両方が加味されたデータの極性を表して
いる。出力信号（ｆ）の反転信号と出力信号（ｃ）が２
入力のＡＮＤ回路４７に供給されている。このＡＮＤ回
路４７からの出力信号（ｇ）が上述した３ステートバッ
ファ４８の制御信号として供給されている。一方、出力
信号（ｆ）と出力信号（Ｃ）が２入力のＡＮＤ回路４６
に供給されている。このＡＮＤ回路４６からの出力信号
（ｈ）が上述した３ステートバッファ４９の制御信号と
して供給されている。

【００３３】ハードディスク装置のヘッドアームを制御
する上で上記出力信号（ｇ）及び上記出力信号（ｈ）は
サーボ系及び機械的バイアス力等のそれぞれの制御にお
ける補正量とその補正における極性が考慮されている。
上記制御信号に応じて３ステートバッファ４８、４９
は、それぞれ出力信号をオペアンプ５０の各端子に供給
している。このオペアンプ５０は、上記出力信号（ｇ）
と上記出力信号（ｈ）の供給を受けてサーボ特性の向上
と制御信号に含まれるノイズ成分の低減の両方を同時に
制御する制御信号として非常に重要である。上記オペア
ンプ５０は、供給される信号に応じてボイスコイルモー
タ２９に供給される電流の方向を示す波形を電流極性の
波形としてこの電流極性の波形が変化してボイスコイル
モータ２９を総合的に制御することができる。

【００３４】ここで、上述した構成において制御するた
めの各段階における条件について図４〜図７に示すタイ
ミングチャートを参照しながら説明する。上記３ステー
トバッファ４８、４９の制御信号である出力信号
（ｇ）、（ｈ）がレベル“Ｌ”のとき、上記３ステート
バッファ４８、４９はハイインピーダンスに、また、上
記３ステートバッファ４８、４９の制御信号である出力
信号（ｇ）、（ｈ）がレベル“Ｈ”のとき、上記３ステ
ートバッファ４８、４９はレベル“Ｌ”になる。上記３
ステートバッファ４８、４９の出力信号（ｋ）、（１）
がそれぞれオペアンプ５０の反転入力端子と非反転入力
端子に供給され、このオペアンプ５０の出力が出力信号
（ｉ）になる。このオペアンプ５０は、０〜５Ｖの範囲
で変化する。

【００３５】上記オペアンプ５０の出力信号（ｉ）は、
極性信号である出力信号ＰＷＭ１ＤＩＲと出力信号ＯＦ
ＦＳＥＴＤＩＲがそれぞれレベル“Ｈ”とレベル
“Ｌ”を取り得ることから、４つの組合せができる。上
記オペアンプ５０の出力信号（ｉ）は、通常において、
すなわちオペアンプ５０の反転入力端子と非反転入力端
子に供給される信号がハイインピーダンスの場合、上記
電圧範囲の中間値である２．５Ｖを出力する。また、上
記オペアンプ５０の出力信号（ｉ）は、出力信号（ｋ）
がレベル“Ｌ”、かつ出力信号（１）がハイインピーダ
ンスのとき、出力信号（ｉ）は、５Ｖを出力する。出力
信号（ｋ）がハイインピーダンス、かつ出力信号（１）
がレベル“Ｌ”のとき、出力信号（ｉ）は、０Ｖを出力
する。さらに、この出力信号（ｉ）は、ボイスコイルモ
ータアンプ２８で増幅され、ボイスコイルモータ２９を
駆動する。この駆動においてボイスコイルモータ２８の
電流の流れる方向を電流極性として示し、電流極性波形
は、図４〜図７に示す組合せに応じた出力信号（ｊ−
１）〜（ｊ−４）が示す波形になる。

【００３６】さらに、上述したこのオペアンプ５０の出
力条件に基づく具体的な出力信号ＰＷＭ１＿ＤＩＲと出
力信号ＯＦＦＳＥＴ＿ＤＩＲの組合せについて説明す
る。上記出力信号（ｉ）は、入力される極性信号ＰＷＭ
１＿ＤＩＲ、ＯＦＦＳＥＴ＿ＤＩＲに応じて図４〜図７
に示す４通りの値をとる。図４に示す出力信号（ｄ）と
出力信号（ｅ）は極性信号ＰＷＭ１＿ＤＩＲ、ＯＦＦＳ
ＥＴ＿ＤＩＲが共にレベル“Ｌ”の場合、上記制御部２
７から正の数のデータがレジスタ３１、３６に送られた
ことを示す。出力信号（ｆ）は、上記出力信号（ｄ）と
上記出力信号（ｅ）の論理和の出力で、すべてレベル
“Ｌ”を出力する。出力信号（ｇ）は、出力信号（ｃ）
の出力がそのまま出力される。一方、出力信号（ｈ）
は、レベル“Ｌ”が出力される。このため、出力信号
（ｉ）は中間レベルの２．５Ｖと５Ｖの間のレベルで出
力信号（ｇ）と同じ波形が出力される。従って、この
（Ｉ）の場合ボイスコイルモータ２８に出力される電流
極性の波形は、図４の出力信号（ｊ−１）においてすべ
て正極側に波形で表される。

【００３７】図５に示す出力信号（ｄ）は、極性信号Ｐ
ＷＭ１＿ＤＩＲがレベル“Ｌ”で上記制御部２７から正
の数のデータの供給を示し、出力信号（ｅ）は極性信号
ＯＦＦＳＥＴ＿ＤＩＲがレベル“Ｈ”で負の数のデータ
の供給を示す。出力信号（ｆ）は、上記出力信号（ｅ）
の出力がそのまま出力される。出力信号（ｇ）は、上記
出力信号（ｃ）と上記出力信号（ｆ）を反転した信号と
の論理積でサーボ系の制御信号として３ステートバッフ
ァ４８に送られる。一方、出力信号（ｈ）は、上記出力
信号（ｃ）と上記出力信号（ｆ）の論理積でいわゆるフ
レキフォースを補正するための制御信号として３ステー
トバッファ４９に送られる。出力信号（ｇ）がレベル
“Ｈ”で出力信号（ｈ）がレベル“Ｌ”のとき、オペア
ンプ５０の出力信号（ｉ）は、５Ｖを出力し、出力信号
（ｇ）がレベル“Ｌ”で出力信号（ｈ）がレベル“Ｈ”
のとき、上記オペアンプ５０の出力信号（ｉ）は、０Ｖ
になる。このため、出力信号（ｉ）は０Ｖと５Ｖの間の
レベルで出力信号（ｇ）と同じ波形が出力される。従っ
て、この出力条件の場合ボイスコイルモータ２８に出力
される電流極性の波形は、図５の出力信号（ｊ−２）に
おいて正極側と負極側の両極性の波形で表される。

【００３８】図６に示す出力信号（ｄ）は、極性信号Ｐ
ＷＭ１＿ＤＩＲがレベル“Ｈ”で上記制御部２７から負
の数のデータ供給を示し、出力信号（ｅ）は極性信号Ｏ
ＦＦＳＥＴ＿ＤＩＲがレベル“Ｌ”で正の数データの供
給を示す。出力信号（ｆ）は、上記出力信号（ｄ）の出
力がそのまま出力される。出力信号（ｇ）は、上記出力
信号（ｃ）と上記出力信号（ｆ）を反転した信号との論
理積でいわゆるフレキフォースを補正するための制御信
号として３ステートバッファ４８に送られる。一方、出
力信号（ｈ）は、上記出力信号（ｃ）と上記出力信号
（ｆ）の論理積でサーボ系の制御信号として３ステート
バッファ４９に送られる。この出力信号（ｈ）にサーボ
系のデータが表れることから、オペアンプ５０の出力信
号（ｉ）は上記図５に示す両極性の出力と逆になる。従
って、この出力証券の場合ボイスコイルモータ２８に出
力される電流極性の波形は、図６の出力信号（ｊ−３）
において上記出力信号（ｊ−２）の両極性の波形を０Ｖ
で互いに折り返した波形が出力される。

【００３９】図７に示す出力信号（ｄ）は、極性信号Ｐ
ＷＭ１＿ＤＩＲ、ＯＦＦＳＥＴ＿ＤＩＲが共にレベル
“Ｈ”で上記制御部２７から負の数のデータ供給を示
す。出力信号（ｆ）は、上記出力信号（ｄ）と上記出力
信号（ｅ）の論理和の出力で、すべてレベル“Ｈ”を出
力する。出力信号（ｇ）は、上記出力信号（ｆ）を反転
した信号のためすべてレベル“Ｌ”となって制御信号と
して３ステートバッファ４８に送られる。一方、出力信
号（ｈ）は、上記出力信号（ｆ）がすべてレベル“Ｈ”
を出力することから、上記出力信号（ｃ）の波形が制御
信号として３ステートバッファ４９に送られる。この
出力信号（ｈ）にサーボ系のデータが表れることから、
オペアンプ５０の出力信号（ｉ）であるボイスコイルモ
ータ２９に出力される電流極性の波形は、図７の出力信
号（ｊ−４）においてすべて負極側に波形が出力され
る。

【００４０】なお、本発明のＰＷＭ信号発生回路におい
て、ボイスコイルモータ２９に駆動信号を供給するボイ
スコイルモータアンプ２８は、使用する電源電圧を５Ｖ
単一で行っているため、ボイスコイルモータ２９のコイ
ルの両端に加わる電圧は、互いに逆極性になっている。
すなわち正、負の極性に応じて電流の向きを反転させる
ように構成している。

【００４１】以上のように構成することにより、時定数
の短い変動に対する制御に関するサーボ特性の改善と、
時定数の長い変動に対する制御に関する例えばボイスコ
イルモータのいわゆるフレキフォース等の機械的なバイ
アス力の補正とをディジタル的に同時に行うことができ
るようになる。また、ディジタル的に駆動制御における
電気的なオフセットの補正もできる。この制御により、
サーボ特性の向上と、アコースティックノイズや電気ノ
イズの低減を同時に解決することができる。

【００４２】

【発明の効果】以上の説明からも明らかなように、本発
明のＰＷＭ信号発生回路によれば、時定数の短い変動に
対する制御に用いられパルス周期が制御データの更新周
期であるサンプリング周期に等しいパルス信号を出力
し、また、時定数の長い変動に対する制御に用いられパ
ルス周期が上記サンプリング周期より充分短いパルス信
号を出力する回路からそれぞれ供給されるパルス幅変調
信号を組合せてモータ駆動させることにより、ディジタ
ル的に電気的なオフセットの補正を行い、同時にボイス
コイルモータに用いられる可撓性を有したフレキシブル
基板の復元力等の機械的なバイアス力の補正も行うこと
ができる。

【００４３】このＰＷＭ信号発生回路を用いることによ
り、ディジタルサーボ系のサーボ特性の改善とアコース
ティックノイズ及び電気ノイズの低減とを同時に両立さ
せることができる。

【図面の簡単な説明】

【図１】本発明に係るＰＷＭ信号発生回路の一実施例に
おける概略的な構成を示すブロック回路図である。

【図２】図１に示すＰＷＭ信号発生回路のより具体的な
回路構成を示す図である。

【図３】図２に示す回路構成における動作を示すタイミ
ングチャートである。

【図４】図２に示す回路構成の動作において供給データ
の条件に応じた電流極性の波形を示す図である。

【図５】図２に示す回路構成の動作において供給データ
の条件に応じた電流極性の波形を示す図である。

【図６】図２に示す回路構成の動作において供給データ
の条件に応じた電流極性の波形を示す図である。

【図７】図２に示す回路構成の動作において供給データ
の条件に応じた電流極性の波形を示す図である。

【図８】Ａ、Ｂは、それぞれの時定数に応じた従来のＰ
ＷＭ変調方式においてボイスコイルモータの駆動電流を
得る際の各時間パラメータの関係を説明する図である。

【図９】従来の構成において生じる０次ホールドを説明
する図である。

【符号の説明】

１０・・・・・・・・・・・・ＰＷＭ信号発生回路１１・・・・・・・・・・・・第１のＰＷＭ回路１２・・・・・・・・・・・・第２のＰＷＭ回路１３・・・・・・・・・・・・混合回路２７・・・・・・・・・・・・制御部２８・・・・・・・・・・・・ボイスコイルモータドラ
イバ２９・・・・・・・・・・・・ボイスコイルモータ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H02P 5/00 - 5/26 H02P 7/00 - 7/34 G11B 19/28,5/00,21/00

Claims

(57)【特許請求の範囲】

【請求項１】モータ駆動制御するために用いられるパ
ルス幅変調（ＰＷＭ）回路において、時定数の短い変動に対する制御に用いられパルス周期が
制御データの更新周期であるサンプリング周期に等しい
パルス信号を出力する第１のパルス幅変調手段と、時定数の長い変動に対する制御に用いられパルス周期が
上記サンプリング周期より充分短いパルス信号を出力す
る第２のパルス幅変調手段と、上記第１及び上記第２のパルス幅変調手段からそれぞれ
供給されるパルス幅変調信号に基づいて加算するパルス
幅変調信号混合手段とを備えてなることを特徴とするＰ
ＷＭ信号発生装置。