[go: up one dir, main page]

JP3164815B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3164815B2
JP3164815B2 JP24710090A JP24710090A JP3164815B2 JP 3164815 B2 JP3164815 B2 JP 3164815B2 JP 24710090 A JP24710090 A JP 24710090A JP 24710090 A JP24710090 A JP 24710090A JP 3164815 B2 JP3164815 B2 JP 3164815B2
Authority
JP
Japan
Prior art keywords
pattern
mask
light
exposure
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24710090A
Other languages
English (en)
Other versions
JPH04127150A (ja
Inventor
好彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24710090A priority Critical patent/JP3164815B2/ja
Publication of JPH04127150A publication Critical patent/JPH04127150A/ja
Priority to US08/026,200 priority patent/US5298365A/en
Priority to US08/219,726 priority patent/US5455144A/en
Priority to US08/478,023 priority patent/US5753416A/en
Priority to US08/483,983 priority patent/US5667941A/en
Priority to US08/896,139 priority patent/US6153357A/en
Priority to US09/567,158 priority patent/US6309800B1/en
Application granted granted Critical
Publication of JP3164815B2 publication Critical patent/JP3164815B2/ja
Priority to US09/922,656 priority patent/US6794118B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は露光技術に関し、例えば半導体集積回路装置
のフォトリソグラフィ工程に適用して有効な技術に関す
るものである。
〔従来の技術〕
半導体集積回路の高集積化が進み、回路素子や配線の
設計ルールがサブミクロン・オーダーになると、g線、
i線などの光を使用してマスク上の回路パターンを半導
体ウエハ上に転写するフォトリソグラフィ工程では、ウ
エハ上に転写される回路パターンの精度の低下が深刻な
問題となってくる。例えば、第1J図(a)に示すような
マスク20に形成された透過領域P1,P2および遮光領域N
からなる回路パターンをウエハ上に転写する場合、遮光
領域Nを挟む一対の透過領域P1,P2のそれぞれを透過し
た直後の光Lの位相は、同図(b)に示すように同相で
あるため、ウエハ上の本来は遮光領域となる箇所で二つ
の光が干渉して強め合い(同図(c))、その結果同図
(d)に示すように、ウエハ上における投影像のコント
ラストが低下するともに焦点深度が浅くなり、パターン
転写精度が大幅に低下してしまうことになる。
このような問題を改善する手段として、マスクを透過
する光の位相を変えることによって投影像のコントラス
トの低下を防止する位相シフト技術が提案されている。
例えば日本特公昭62−59296号公報には、遮光領域を挟
む一対の透過領域の一方に透明膜を設け、露光の際に二
つの透過領域を透過した光の間に位相差を生じさせるこ
とによって、その干渉光がウエハ上の本来は遮光領域と
なる箇所で弱め合うようにする位相シフト技術が開示さ
れている。すなわち、第1K図(a)に示すようなマスク
21に形成された回路パターンをウエハ上に転写する際、
遮光領域Nを挟む一対の透過領域P1,P2のいずれか一方
に所定の屈折率を有する透明膜22を設ける。そして、こ
の透明膜52の膜厚を適当に調整することにより、透過領
域P1,P2のそれぞれを透過した直後の光は、同図(b)
に示すように180度の位相差が生じるため、ウエハ上の
遮光領域Nではこれらの光が干渉して弱め合う(同図
(c))。その結果同図(d)に示すように、ウエハ上
における投影像のコントラストが改善され、解像度およ
び焦点深度が向上し、マスク21に形成された回路パター
ンの転写精度が良好となる。
また、日本特開昭62−67514号公報には、マスクの遮
光領域の一部を除去して微細な開口パターンを形成した
後、この開口パターンまたはその近傍に存在する透過領
域のいずれか一方に透明膜を設け、透過領域を透過した
光と開口パターンを透過した光との間に位相差を生じさ
せることによって、透過領域を透過した光の振幅分布が
横方向に広がるのを防止する位相シフト技術が開示され
ている。
このような一つのマスク上に通常のパターン(主パタ
ーン)とそれと反転した位相を与えるシフタ・パターン
(随伴パターン、相補パターン)を設けた位相シフト法
を本願明細書では、「オン・マスク位相シフト法」と、
時に位相シフト量が(2n+1)π;(ここで、nは整
数)のとき「オン・マスク位相反転シフト法」というこ
とにする。
更に、日本特開昭60−109228号には、投影露光のスル
ープットを向上させるために2つのマスクを同時に照明
し、それによって1つのウエハの別々のチップに対応す
る部分を同時に露光する方法が開示されている。なお、
日本特開昭60−107835号には、1つの露光光を2つに分
割し、それにより同一パターンを有する2つのマスクの
同一部分を照明し、それらを合成してウエハを露光する
ことによりマスクの欠陥が片方にあっても問題なく露光
する技術が示めされている。
しかしながら、これら2つはマスク・パターン上の欠
陥がウエハ上に転写されることを防止したり、スループ
ットを向上する上では有効であるが、解像度の向上に関
しては、全く効果がない。
〔発明が解決しようとする課題〕
本発明者の検討によれば、マスクの透過領域の一部に
透明膜を設け、そこを通過する光とその近傍の透過領域
を通過する光との間に位相差を生じさせる上記従来の位
相シフト技術は、マスクの製造に多大な時間と労力とを
要するという問題がある。
また、“L"字型の開口パターン有するマスクを用いて
半導体ウエハ上にパターンを露光する場合に、ウエハに
投影される“L"字型のパターンのコーナ内側が光の干渉
により光量が過剰になり、パターンが膨張してしまうと
いう問題があった。尚、特開平2−140743号には、マス
クを用いて半導体ウエハ上にパターンを露光する場合
に、ウエハ上で光の干渉により光量が不足してしまう部
分に対応するマスク上の領域に解像限界以下の寸法の光
透過領域を設ける技術が記載されているが、光の干渉に
より、光が過剰になることによってパターンが膨張する
ことを防止する技術については記載されていない。
本発明の一つの目的は、上記した問題点を解消した位
相シフト技術を提供することにある。
本発明の一つの目的は、被露光面に段差があっても、
各段差を有する平面に対して、一度の露光で最良の像面
を与えることができる縮小透過露光技術を提供すること
にある。
本発明の一つの目的は、紫外及び遠紫外光による微細
パターンの露光限界を更に微細域まで延長できる投影露
光技術を提供することにある。
本発明の一つの目的は、2つのマスク・パターンを合
成して露光できる投影露光技術を提供することにある。
本発明の一つの目的は、光源の干渉可能な距離が短か
い場合にも、2つのマスク・パターンを合成干渉させて
投影露光することができる縮小投影露光技術を提供する
ことにある。
本発明の一つの目的は、位相シフト法を用いた集積回
路の製造に有用なマスク・パターン・レイアウト技術を
提供することにある。
本発明の一つの目的は、位相シフト法等を用いたSRAM
等の製造に有用な投影露光技術を提供することにある。
本発明の一つの目的は、露光波長と同程度の微細な寸
法を有するDRAM等の高集積半導体集積回路装置の製造に
有用な露光技術を提供することにある。
本発明の一つの目的は、周期的微細パターンの露光に
有効な投影露光技術を提供することにある。
本発明の一つの目的は、エキシマ・レーザ露光技術に
応用して有効な投影露光技術を提供することにある。
本発明の一つの目的は、位相シフト法に用いるマスク
の検査に有用なマスク検査技術を提供することにある。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、以下のとおりである。
本願発明の一発明は、マスク基板上に形成された光遮
光領域内にある第一光透過パターンを有する光学マスク
を用い、縮小投影露光装置により半導体ウエハ上のフォ
トレジスト膜に露光して回路パターンを形成する工程を
含む半導体装置の製造方法であって、 前記フォトレジスト膜において光の干渉により露光量
が過剰となる領域に対応する前記第一光透過パターン内
のパターン周辺領域の近傍に、補助光遮蔽領域を設け、
前記第一光透過パターンを透過する光の一部を遮ること
を特徴とした半導体装置の製造方法。
〔作用〕
上記した手段によれば、“L"字型の開口のようなパタ
ーンを露光する場合でも、光が過剰になる部分には補助
光遮光領域が形成されているため、投影されるパターン
が膨張するのを防ぐことができる。
〔実施例〕
以下の本発明の実施例の説明は便宜上、複数の項にわ
けて行うが、各実施例は別々のものではなく、単一の発
明に関する工程の一部又は変形例等にあたる。従って、
時に必要である場合をのぞき重複部分の説明は行わな
い。更に、以下の実施例で使用する参照番号に関して、
下2桁が同一の番号であるものは、特にことわらないか
ぎり、同一又は類似の構造又は機能を果すものとする。
(1)実施例・1 第1A図は、本発明の実施例・1のIである露光装置の
位相シフト機構1を示している。
位相シフト機構1は、露光装置の光源2と被照射試料
3との間に設けられたビームエクスパンダ4、ミラー5,
6,9、ハーフミラー7,8、コーナーミラー10、このコーナ
ーミラー10を微小駆動する光路長可変機構11、一対のレ
ンズ12a,12b、縮小レンズ13等からなる光学系により構
成される。この光学系のアライメント系には、前記被照
射試料3に転写されるパターンの原画が形成されたマス
ク14が位置決めされる。マスク14は、例えば半導体集積
回路装置の製造工程で使用するマスク(レチクル)であ
り、被照射試料3は、例えばシリコン単結晶からなる半
導体ウエハである。
光源2から発生したi線(波長365nm)などの光L
は、ビームエクスパンダ4によって拡大され、次いでミ
ラー5を介してマスク14の主面と垂直な方向に屈折され
た後、光路の途中に設けたハーフミラー7を介して直進
する光L1とこれと直交する方向に進む光L2とに二分割さ
れる。光L2はミラー9およびコーナーミラー10を介して
屈折され、光L1とは異なる経路を通ってマスク14の別の
箇所に照射される。マスク14の異なる箇所を透過した二
つの光L1,L2は、レンズ12a,12bを通過した後、ミラー6
およびハーフミラー8を介して一つの光L′に合成され
た後、縮小レンズ13により縮小され、XYテーブル15上に
位置決めされた被照射試料3上に照射される。
上記位相シフト機構1においては、ハーフミラー7を
通過してからマスク14に至るまでの二つの光L1,L2の光
路長が異なるため、マスク14の主面からコーナーミラー
10までの高さ(光L2の光路長)を変えることによって、
マスク14を通過した直後の二つの光L1,L2の間に所望の
位相差を生じさせることができる。例えばマスク14を通
過した直後の二つの光L1,L2の位相が互いに同相となる
ときのコーナーミラー10の位置を原点とし、この原点か
ら下記の式 d=(2m+1)λ/4(λ:光の波長、m:整数) で定義される距離(d)だけコーナーミラー10を垂直方
向に移動することにより、マスク14を通過した直後の二
つの光L1,L2の位相を互いに逆相(位相差180度)にする
ことができる。上記コーナーミラー10の垂直移動は、例
えば圧電制御素子等を用いた光路長可変機構11を用いて
行う。
第1B図は、上記マスク14の断面の拡大図である。
このマスク14は、例えば屈折率が1.47程度の透明な合
成石英ガラス等からなり、その主面には500〜3000Å程
度の膜厚を有するCr等の金属層16が形成されている。露
光に際して金属層16は光が透過しない遮光領域Aとな
り、その他の領域は光が透過する透過領域Bとなる。集
積回路パターンは、上記遮光領域Aと透過領域Bとによ
って構成され、例えば実寸の5倍の寸法を有している。
第1C図(a),(b)は、上記マスク14に形成された
集積回路パターンの一例である。同図(a)に示す回路
パターンP1は、斜線で示す遮光領域Aとこの遮光領域A
によって周囲を囲まれた、例えばL字状の透過領域Bと
からなる。一方、同図(b)に示す回路パターンP2の透
過領域Bは、回路パターンP1の透過領域Bと同一形状を
有し、かつその寸法が拡大された透過領域Bの内部に、
回路パターンP1の透過領域Bと同一形状、同一寸法の遮
光領域Aを配置したパターンとなっている。すなわち、
回路パターンP2の透過領域Bは、実質的に回路パターン
P1の透過領域Bの周辺部のパターンと一致している。こ
の二つの回路パターンP1,P2は、第1C図(c)に示すよ
うな回路パターンP(斜線部)を高い精度でウエハに転
写するための一対のパターンであり、両者はマスク14の
所定の箇所に所定の間隔で配置されている。
次に、上記マスク14の作成方法を簡単に説明する。
まず、合成石英ガラス板の表面を研磨、洗浄した後、
その主面上の全面に、例えば膜厚500〜3000Å程度のCr
膜をスパッタリング法により堆積し、続いてこのCr膜上
の全面にホトレジストを塗布する。次に、磁気テープ等
に予めコード化された集積回路パターンデータに基づい
て、電子線露光法によりホトレジスト上に集積回路パタ
ーンを描画した後、ホトレジストの露光部分を現像によ
り除去し、露出したCr膜をウェットエッチングにより除
去して集積回路パターンを作成する。前記一対の回路パ
ターンP1,P2のパターンデータは、その一方の回路パタ
ーンの遮光領域Aまたは透過領域Bのデータを拡大また
は縮小したり、一方の回路パターンの反転データともう
一方の回路パターンのデータとの論理積をとったりする
ことによって自動的に作成することができる。例えば回
路パターンP2のパターンデータは、回路パターンP1の透
過領域Bのパターンを拡大したデータと、回路パターン
P1の透過領域Bの反転データとの論理積をとることによ
って自動的に作成することができる。
上記マスク14に作成された集積回路パターンをウエハ
3上に転写するには、まず表面にホトレジストを塗布し
たウエハ3を前記第1図に示す露光装置のXYテーブル15
上に位置決めし、マスク14をそのアライメント系に位置
決めする。マスク14は、ハーフミラー7によって分割さ
れた一方の光L1が前記一対の回路パターンP1,P2のうち
の一方の回路パターンP1上に照射されるときに、もう一
方の光L2がもう一方の回路パターンP2上に正確に照射さ
れるように行う。次に、コーナーミラー10を垂直移動さ
せ、マスク14を通過した直後の二つの光L1,L2の位相が
互いに逆相となるように位相差の調整を行う。マスク14
の位置決めおよび二つの光L1,L2の位相差の調整を正確
に行うには、例えばマスク14に形成された第1E図
(a),(b)に示すような一対の位置合わせマーク
M1,M2を利用する。マークM1,M2のそれぞれは、斜線で示
す遮光領域Aとこの遮光領域Aによって周囲を囲まれ
た、例えば正方形の透過領域Bとからなるパターンによ
って構成され、それらの寸法および形状は全く同一であ
る。マスク14の位置決めと光L1,L2の位相差の調整とが
正確になされている場合は、マークM1を透過した光L1
M2を透過した光L2とは、互いに干渉し合って完全に消失
するので、ウエハ3上にはマークM1,M2の投影像Mが形
成されることはない。すなわち、ウエハ3上で投影像M
の有無を識別することによって、マスク14の位置決めと
光L1,L2の位相差の調整とが正確になされているか否か
を容易に判定することができる。
このようにしてマスク14の位置決めと光L1,L2の位相
差の調整とを行った後、マスク14に形成された集積回路
パターンの原画を、例えば光学的に1/5に縮小してウエ
ハ3上に投影し、ウエハ3を順次ステップ状に移動させ
ながら上記操作を繰り返す。
第1D図(a)は、前記回路パターンP1が形成された領
域におけるマスク14の断面図、第4図(b)は、前記回
路パターンP2が形成された領域におけるマスク14の断面
図である。
回路パターンP1の透過領域Bを透過した直後の光L1
回路パターンP2の透過領域Bを透過した直後の光L2
は、第1D図(a′),(b′)に示すように、互いの位
相が逆相となる。また、回路パターンP2の透過領域B
は、回路パターンP1の透過領域Bの周辺部のパターンと
一致しているため、二つの光L1,L2の合成光L′の振幅
は同図(c)のようになる。従って、この合成光L′が
ウエハ3上に照射されると、同図(d)に示すように、
元の光L1,L2の境界部で干渉して弱め合う。その結果、
同図(e)に示すように、ウエハ3上に投影される像の
コントラストが大幅に改善され、解像度および焦点深度
が大幅に向上する。
このように本実施例1の露光装置は、光源2から発生
する光Lを二つの光L1,L2に分割し、この二つの光L1,L2
がマスク14に達するまでの光路長を変えることによっ
て、マスク14を通過した直後の二つの光L1,L2の位相を
互いに逆相とし、その後二つの光L1,L2を合成してウエ
ハ3上に照射する。また、本実施例1のマスク14は、一
方の回路パターンP2の透過領域Bが、もう一方の回路パ
ターンP1の透過領域Bの周辺部のパターンと一致するよ
うな一対の回路パターンP1,P2を有している。従って、
上記露光装置を用いて上記マスク14上に形成された集積
回路パターンをウエハ3上に転写することにより、回路
パターンP1の透過領域Bを透過した光L1と回路パターン
P2の透過領域Bを透過した光L2とを合成して得られた光
L′は、元の光L1,L2の境界部で干渉して弱め合うた
め、ウエハ3上に投影される像のコントラストが大幅に
改善され、回路パターンPを高い精度でウエハに転写す
ることができる。
従って、本実施例1のIの露光方法においては、下記
のような効果を得ることができる。
(1)従来の位相シフト技術のように、マスク上に透明
膜等の位相シフト手段を設ける必要がないので、パター
ン設計に制約が生じることはない。本実施例1のIで
は、一つの回路パターンをウエハ上に転写する際、マス
ク上に一対の回路パターンを形成する必要があるが、こ
の一対の回路パターンはその一方の回路パターンの遮光
領域または透過領域のデータを拡大または縮小したり、
一方の回路パターンの反転データともう一方の回路パタ
ーンのデータとの論理積をとったりすることによって自
動的に作成することができる。
(2)従来の位相シフト技術では不可欠であった透明膜
の欠陥の有無を検査する工程が不要である。本実施例1
のIでは、一対の回路パターンの欠陥検査は、元のパタ
ーンデータと比較する等によって、通常のマスク同様に
実施することができる。また、寸法検査についても、レ
ーザ測長等によって通常のマスクと同様に実施すること
ができる。従って、マスク検査工程が煩雑になることは
ない。
(3)マスク上に透明膜等の位相シフト手段を設けない
ので、通常のマスクと同様の方法で洗浄することができ
る。従って、通常のマスクと同程度に異物のないマスク
を作成することができる。
(4)上記(1)〜(3)により、マスクの製造に多大
な時間と労力とを要することなく、回路パターンの転写
精度を向上させることができる。
第1F図(a),(b)は、前記実施例1のIのマスク
に形成された一対の回路パターンの他の例(実施例・1
のII)である。
同図(a)に示す回路パターンP1および同図(b)に
示す回路パターンP2のそれぞれは、斜線で示す遮光領域
Aとこの遮光領域Aによって周囲を囲まれた、例えば長
方形の透過領域Bとからなる。一対の回路パターンP1,P
2は、同図(c)に示すような回路パターンP(斜線
部)を高い精度でウエハに転写するための一対のパター
ンであり、両者はマスク14の所定の箇所に所定の間隔で
配置されている。回路パターンPは、寸法および形状が
互いに等しい四つのパターンPA,PB,PC,PDからなる。回
路パターンP1の透過領域BAはパターンPAに対応し、回路
パターンP1の透過領域BCはパターンPCに対応している。
また、回路パターンP2の透過領域BBはパターンPBに、回
路パターンP2の透過領域BDは、パターンPDにそれぞれ対
応している。すなわち、回路パターンPは、一対の回路
パターンP1,P2のそれぞれの透過領域Bを交互に配置し
たパターンとなっている。
第1G図(a)は、前記回路パターンP1が形成された領
域におけるマスク14の一部断面図、第1G図(b)は、前
記回路パターンP2が形成された領域におけるマスク14の
一部断面図である。
回路パターンP1の透過領域Bを透過した直後の光L1
回路パターンP2の透過領域Bを透過した直後の光L2
は、第1G図(a′),(b′)に示すように、互いの位
相が逆相となる。また、二つの光L1,L2の合成光L′
は、同図(c)に示すように元の光L1,L2の境界部が互
いに接近する。従って、この合成光L′がウエハ3上に
照射されると、同図(d)に示すように、元の光L1,L2
の境界部で干渉して弱め合う。その結果、同図(e)に
示すように、ウエハ3上に投影される像のコントラスト
が大幅に改善され、解像度および焦点深度が大幅に向上
する。
第1H図(a),(b)は、前記実施例1のIのマスク
に形成された一対の回路パターンのさらに他の例(実施
例・1のIII)である。
同図(a)に示す回路パターンP1は、斜線で示す遮光
領域Aとこの遮光領域Aによって周囲を囲まれた、例え
ば正方形の透過領域Bとからなる。一方、同図(b)に
示す回路パターンP2の透過領域Bは、回路パターンP1
透過領域Bの各辺の外側に配置されている。この一対の
回路パターンP1,P2は、同図(c)に示すような回路パ
ターンP(斜線部)を高い精度でウエハに転写するため
の一対のパターンであり、両者はマスク14の所定の箇所
に所定の間隔で配置されている。
第1I図(a)は、前記回路パターンP1が形成された領
域におけるマスク14の一部断面図、第1I図(b)は、前
記回路パターンP2が形成された領域におけるマスク14の
一部断面図である。
回路パターンP1の透過領域Bを透過した直後の光L1
回路パターンP2の透過領域Bを透過した直後の光L2
は、第1I図(a′),(b′)に示すように、互いの位
相が逆相となる。また、二つの光L1,L2の合成光L′
は、同図(c)に示すように元の光L1,L2の境界部が互
いに接近する。従って、この合成光L′がウエハ3上に
照射されると、同図(d)に示すように、元の光L1,L2
の境界部で干渉して弱め合う。その結果、同図(e)に
示すように、ウエハ3上に投影される像のコントラスト
が大幅に改善され、解像度および焦点深度が大幅に向上
する。
以上、本発明者によってなされた発明を実施例に基づ
き具体的に説明したが、本発明は前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である半導体集積回路装
置の製造工程に用いられるマスクに適用した場合につい
て説明したが、本発明はこれに限定されるものではな
く、マスクを透過した光を被照射試料上に照射して上記
マスクに形成された所定のパターンを転写する露光技術
全般に広く適用することができる。
本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。
遮光領域および透過領域からなる所定のパターンが形
成されたマスクに光を照射し、前記マスクの透過領域を
透過した光を被照射試料上に照射することによって、前
記マスクに形成された所定のパターンを前記被照射試料
上に転写する際、光源から発生する光を二つの光に分割
し、前記二つの光のそれぞれが前記マスクに達するまで
の光路長を変えることによって、前記マスクの異なる箇
所を通過した直後の二つの光の位相を互いに逆相とし、
その後前記二つの光を合成して前記被照射試料上に照射
する本願の露光方法によれば、マスク上の所定の透過領
域を透過した一方の光とマスク上の他の透過領域を透過
したもう一方の光とが被照射試料上において近接して配
置される箇所では、それらの境界領域で二つの光が干渉
して弱め合うので、投影像のコントラストが大幅に改善
される。
これにより、マスクの製造に多大な時間と労力とを要
することなく、パターンの転写精度を向上させることが
できる。
(2)実施例・2 本実施例において開示される発明のうち代表的なもの
の概要を説明すれば、下記のとおりである。
第1の発明は、それぞれ遮光領域及び透過領域を備え
た第1のパターン,第2のパターンを有し、該2種類の
パターンに位相差のある少なくとも部分的にコヒーレン
トな2つの光を照射し、それらの光の透過パターンを合
成して、被照射試料上で所望のパターンを作成するため
のマスクであって、 前記所望パターンの精度が要求される境界部にて、第
1のパターンの透過領域を透過した光と、第2のパター
ンの透過領域を透過した光とが干渉して弱めあうよう
に、前記第1のパターン及び第2のパターンを同一基板
上に又は前記第1のパターンと前記第2のパターンとを
別々に2枚の基板上に構成したものである。
第2の露光装置の発明では、少なくとも部分的にコヒ
ーレントな光束を発生する光源と、該コヒーレントな光
束を2つに分割するための光束分割手段と、該光束分割
手段から再度光束を合成するまでの光路のいずれか一方
に置かれた光学位相シフト部材と、第1のパターン及び
第2のパターンを透過した光束を単一の光束に合成する
光学系と、該単一の光束を被照射試料に縮小して投影す
る光学系とを有し、 前記光学位相シフト部材により、第1のパターンを透
過する光と第2のパターンを透過する光の位相を180度
までずらし、被照射試料上で合成した所望のパターンを
作成するようにした。
第3の露光方法の説明では、前記第1のマスク上の第
1のパターンと第2のパターンに、それぞれ位相差のあ
る少なくとも部分的にコヒーレントな2つの光を照射
し、それらの光の透過パターンを合成して、被照射試料
上で所望パターンを作成するようにした。
なお、本明細書において、少なくとも部分的にコヒー
レントな光束とは、干渉して弱めあう効果が達成される
のに十分なコヒーレント性を有した光束を言うものとす
る。
また、本実施例において、境界部とは前記所望パター
ンのパターンを構成する線分の境界のみならず、2つの
線分に挾まれた領域をも含むものとする。
上記した手段によれば、所望パターンの精度が要求さ
れる境界部にて、第1のパターン透過領域を透過した光
と、第2のパターンの透過領域を透過した光とが干渉し
て弱めあうように、前記第1のパターン及び第2のパタ
ーンを構成したマスク上の第1のパターンと第2のパタ
ーンに、それぞれ位相差のある少なくとも部分的にコヒ
ーレントな2つの光を照射し、それらの光の透過パター
ンを合成して、被照射試料上で所望パターンを作成する
ようにしたので、所望パターンの精度が要求される境界
部の転写精度を向上させることができる。
第2A図は、本発明のマスクを用いた露光装置の一実施
例である露光光学系の要部構成図、第2B図〜第2D図は、
前記露光光学系を用いた本発明のマスクの要部平面図、
第2E図〜第2G図は、それぞれ前図第2B図〜第2D図に対応
し、マスクを通過した光の振幅および強度を示す説明図
である。
本実施例の露光装置は機能的に大別して4つのエレメ
ントからなっている。第1はマスク209に位相差のある
2つの光束を照射するエレメント(第1のエレメン
ト)、第2はマスク209からなるエレメント(第2のエ
レメント)、第3はマスク209の2つの透過光を合成し
被照射試料215に縮小して照射するエレメント(第3の
エレメント)、第4は単一の光束の合成を調整するアラ
イメント機構からなるエレメント(第4のエレメント)
である。
第1のエレメントは、部分的にコヒーレントな光を発
する光源201、光源201から出た光を広げる拡げるエクス
パンダ202、光路を折り曲げるミラー203,206、入射光の
一部光を透過し一部を反射するハーフミラー204、光の
位相を変化させる位相シフト部材205で構成される。ま
た、第3のエレメントはマスク209からの2つの透過光
を平行光にするためのレンズ201,211、ミラー212、ハー
フミラー213、光を縮小するための縮小レンズ214、被照
射試料215、可動試料台216で構成される。第4のエレメ
ントは、ミラー203,ハーフミラー204,レンズ210,及びミ
ラー212を移動させるアライメント機構207、その制御回
路208から構成されている。
上記において、ミラー203は装置全体を小型にするた
めに設けられたものであるが、ミラー203を設けず、エ
クスパンダ202からの光を直接入射してもよい。ハーフ
ミラー204はエクスパンダ202からの光を2つに分割する
機能があり、マスク209上の第1のパターン209a上に配
置される。位相シフト部材205はハーフミラー204とミラ
ー206との間に又はミラー212とハーフミラー213との間
に置かれ、位相を所定だけずらす働きがある。位相シフ
ト部材205は、例えば屈折率が1.47の合成石英ガラスを
用いる。マスク209を配置し、位相シフト部材205を設け
ない状態でミラー212からの第1の光束230とレンズ211
からの第2の光束231の位相差が0になっているとすれ
ば、位相シフト部材の厚さdは、光源の波長をλ、部材
の屈折率をnとして d=mλ/2(n−1) (m:整数) としたものを用いる。
位相シフト部材205を用いるのは、露光の際、二ケ所
の透過領域を透過した光のうち、位相シフト部材205を
透過した光と、位相シフト部材205を透過していない光
との間に180度の位相差を生じさせるためである。例え
ば露光の際に照射される光の波長λを0.365μm(i
線)、位相シフト部材205の屈折率nを1.5とした場合に
は、位相シフト部材205の厚さX1は、0.365μmのm(整
数)倍にすれば良い。
ミラー206はハーフミラー204を透過した光と位相シフ
ト部材205を透過した光を平行にするためのミラーであ
る。なお、マスク209上の2つのパターン209a,209bは2
つの光330,331に対して直交するように配置される。
レンズ210,211は通常、その光軸の中心がそれぞれパ
ターン209a,20bの中心と合致するように配置される。ハ
ーフミラー213は2つの光230,231を合成するためのもの
である。ミラー212はその合成のため、光230を折り曲げ
る機能がある。
第4のエレメントにかかるアライメント機構207は露
光装置の光学系のうち、位置合わせに必要な一部の光学
系を移動させる機構からなり、圧電素子等が用いられ
る。第2A図においては、ミラー203,ハーフミラー204,レ
ンズ210,及びミラー212を移動させる構成になっている
が、露光装置の構成により移動させる光学素子の種類及
び数は当然のことながら変化する。なお、このアライメ
ント機構7の移動を制御する方法については、後述す
る。
次に、第2のエレメントである本発明のマスク209の
構成について説明する。
まず、被照射試料215上で作りたいパターン(所望パ
ターン)が第2B図(c)のように2次元的な広がりを有
する、逆L字形のパターン229であるとする。第2B図
(a),(b)はそのような所望パターンを作るために
マスク209上に形成された、それぞれ第1のパターン209
a、第2のパターン209bの一例の平面図であり、被照射
試料215で合成される所望パターン(c)を考慮して相
対位置関係を保持して配置される。
第1のパターン209aと、第2のパターン209bとは共
に、それぞれ遮光領域と透過領域との組合せからパター
ンが作られる。これらのパターンは一枚の基板上に作っ
ても良く、又それぞれ2枚のガラス基板に別々に作って
も良い。ただしこの場合はガラス基板の厚さの差分をも
前記位相シフト部材の厚さで補正することになる。な
お、第2B図において、透過領域を白い面で示し、遮光領
域を斜線で示している。
第2B図(a)の透過パターン232は逆L字形の透過領
域を有しており、第2B図(b)の透過パターン236は逆
L字形の透過領域内に僅かに小さい逆L字形の遮光領域
234が設けられ、帯状の透過領域236を有するように構成
されている。
次に、本発明の作用について説明する。
少なくとも部分的にコヒーレントな光源201から出た
光はエクスパンダ202により拡げられ、ミラー203で光路
を折り曲げた後、ハーフミラー204によって2つの光束
に分割される。ハーフミラー204は通常、透過50%,反
射50%のもの(より厳密には、反射率と透過率が等しい
もの)が用いられる。2つに分けられた光束のうち、そ
の一方の光学系への光路には、位相シフト部材205が配
置されている。その位相シフト部材205を透過した光は1
80度の位相差を付けられたあと、ミラー206によりマス
ク209の第2のパターン209bに照射される。一方、ハー
フミラー204を透過した光はマスク209の第1のパターン
209aに照射される。
マスク209上に構成した2カ所のパターン209a,209bを
透過した2つの光束は再度レンズ210,211により平行光
束にされた後、合成される。すなわち、第1のパターン
209aを透過した第1の光230はミラー212によって光路を
折り曲げられた後、レンズ211を経た第2の光231と、ハ
ーフミラー213により合成され単一の光束にされる。
その後、縮小レンズ214を用いて、可動試料台216に保
持された被照射試料215にマスク209上の2カ所のパター
ン209a,209bが合成された状態で照射され、被照射試料2
15上で所望のパターンが構成される。
ここで、第2B図(c)に示した所望パターンを投影す
るときに、第1のパターン209aと第2のパターン209bの
透過光を180度の位相差を持って合成させると、なぜマ
スク209のパターンの転写精度がよくなるかについて説
明する。
まず、前述のように、縮小倍率を考慮してマスク209
の第1のパターン232を、所望パターン229の外周より少
し広い外周を有し、その内側に透過領域を有するパター
ン232に構成する。そして第2の透過パターン236を、同
じく縮小倍率を考慮して第1のパターン232から求める
所望パターン229と同じ大きさの遮蔽パターン234を引い
たときにできる帯状の透過パターン236とする。
このように構成することにより、求める所望パターン
229の周辺領域238には、第2の透過パターン236からの
透過光と、第1の透過パターン232の内側の帯状領域23
6′からの透過光とが光の干渉により弱められ、所望パ
ターン229の境界部をシャープにすることができる。ま
た、所望パターン229は第2のパターン側の遮蔽領域234
と、同じ大きさの第1のパターン側の透過領域234′と
が合成されるので、結局、通常の露光と同じになり、パ
ターンが形成される。なお、第2B図(c)においては、
光の照射されている部分を斜線部で示し、干渉して弱め
られる部分を白い領域238で示しており、第2B図
(a),(b)とは反対のパターンとなっている。
第2E図(a),(b)はそれぞれ、マスク209上の第
1のパターン209a、第2のパターン209bのY−Y断面図
を示した図である。符号262は基板を示し、符号263は遮
蔽部材を示す。第2E図(a′),(b′)はそれぞれマ
スク透過直後の光の振幅を示しており、マスクの各々の
透過領域232と透過領域236において、位相シフト部材を
透過した光(b′)と、位相シフト部材205を透過して
いない光(a′)との間には、180度の位相差が生じて
いることがわかる。第2E図(c)は第1のパターンと第
2のパターンを透過し、合成直後の光の振幅を示した図
である。
もし、第1のパターン232のみで照射すると、ウエハ
上における光の振幅は光の回折により、パターンの周辺
部においてなだなから傾きになり、その境界がシャープ
にならない。ところが、本実施例では、第2B図における
透過領域236を透過した180度の位相差がある光242が、
第2B図における透過領域232を透過した光240の周辺に配
置されているため、干渉により、求める所望パターン22
9の境界部において弱め合い、光振幅の減少度合いが著
しくなる。従って、ウエハ上に投影あれる像の輪郭部分
のぼけが低減し、投影像のコントラストが大幅に改善さ
れ、解像度および焦点深度が大幅に向上する(第2E図)
d))。なお、光強度は、光の振幅の2乗となるため、
ウエハ上における光振幅の負側の波形は、第2E図(e)
に示すように正側に反転される。
このように本実施例のマスクによれば、求める所望パ
ターンが2次元的に広がりを有するパターンであるとき
には、マスク上の相対位置において、第1のパターンを
その2次元パターン(所望パターン)の外周より少し広
げパターンの内側に透過領域を有する透過パターンと
し、第2のパターンをその第1のパターン外周よりも僅
かに大きい外周を有する帯状の透過パターンとすること
により、2次元的な広がりを有する所望パターンの境界
部のみをシャープにすることができる。
なお、マスク209には、第1のパターン209aと第2の
パターン29bとの位置合わせをするための位置合わせマ
ークが形成されている。この位置合わせマークにより前
記アライメント機構207の駆動が制御される。
第2I図は、二カ所に分けたパターンの位置合わせのた
めのマークの一例である。このマークパターンは、
(a)と(b)と全く同一構成、同一の相対位置及び寸
法としてある。マークの形状は図のように正方形上に限
定されず、L字型、十字型などの図形を用いることが出
来る。但し、精度を増すために同じ形状を方向別に複数
個設ける方がよい。また、原則的には、これら位置合わ
せマークは、アライメント機構207の位置合わせに要求
される次元だけマスク209に設けられる。すなわち、X
−Y軸の2次元の位置合わせが要求されるのなら、これ
らマークもX−Y軸の2次元方向に必要とされるが、通
常第2A図のような装置の場合、1次元で十分な場合が多
い。
このマークを通過した透過光は、光の位相差が180度
で、位置関係が正しく合わされている場合には、その透
過光は全て遮光されたものと同一となる。そこでこの遮
光の状態をCRT等で監視し、その条件が満たされたと
き、位置合わせが完了したことにすればよい。
逆に、初期設定のときなどに於いて、完全に遮光され
ていない場合は、遮光されるように、アライメント機構
207を駆動させて(a)と(b)との位置合わせをすれ
ば良いことになる。
次に、本実施例のマスク209の製造方法を第2H図を参
照しつつ説明する。
第2A図に示す本実施例のマスク209は、半導体集積回
路装置の所定の製造工程で用いられるマスク(レチク
ル)が用いられる。なお、本実施例のマスク209には、
例えば実寸の5倍の集積回路パターンの原画が形成さ
れ、遮光領域Aと透過領域Bとによって構成されてい
る。
製造に際しては、まず、石英ガラス等からなる透明な
基板262の表面を研磨、洗浄した後、その表面上に、例
えば厚さ500〜3000Å程のCr等からなる金属層263をスパ
ッタリング法等により形成する。ついで、この金属層26
3の上面に、例えば0.4〜0.8μmのフォトレジスト(以
下、レジスト)というを塗布する。続いて、レジストを
プリベークした後、磁気テープ等に予めコード変された
半導体集積回路装置の集積回路パターンデータに基づい
て電子線露光方式などによりレジストの所定部分に電子
線Eを照射する。なお、集積回路パターンデータには、
パターンの位置座標や形状等が記録されている。
次いで、例えば、第2B図(a),(b)のパターンデ
ータに基づいて電子線露光方式等によりレジストに
(a),(b)のパターンを転写する。
(a),(b)のパターンデータは、上記した集積回
路パターンデータの遮光領域Aまたは透過領域Bのパタ
ーン幅を拡大または縮小して自動的に作成する。例えば
本実施例においては、(a)は遮光領域のパターン幅
を、例えば0.5〜2.0μm程太らせ、(b)はこれを元の
データの反転データと論理積をとることにより、パター
ンデータを自動的に作成することが可能である。
その後、現像、所定部分のエッチング、レジストの除
去、さらに洗浄、検査等の工程を経て、第2B図(a),
(b)に示したパターンを有するマスク209が製造され
る。
このようにして製造されたマスク209を用いてレジス
トが塗布された被照射試料215(以下単にウエハと記
す)上にマスク209上の集積回路パターンを転写するに
は、例えば以下のようにする。
すなわち、第2A図の縮小投影露光装置にマスク209お
よびウエハを配置して、マスク209上の集積回路パター
ンの原画を光学的に1/5に縮小してウエハ上に投影する
とともに、可動試料台216にてウエハを順次ステップ状
に移動させるたびに、投影露光を繰り返すことによっ
て、マスク209上の集積回路パターンをウエハ全面に転
写する。
次に本実施例にかかるマスクの他の例について説明す
る。
第2C図(a),(b)はそれぞれ本発明にかかるマス
クの要部構成図であり、(a)と(b)はそれぞれ第2A
図のマスク209の第1、第2パターンを示し、マスクパ
ターンをその所望パターンを考慮して相対位置関係を保
持して分けた平面図である。なお(c)は合成された所
望パターンの平面図である。第2F図(a)〜(e)は第
2C図に示したマスクの透過領域を透過した光の振幅およ
び強度を説明するための図である。なお、使用する露光
装置及びその方法は前記実施例と同様である。
第2C図に示す実施例は所望パターン248が線244〜247
が横方向に一列に並ぶような1次元的なパターンである
ときに、その境界部をシャープにするためのマスク上の
パターン構成を示したものである。この場合、マスクの
相対配置上において、前記の線244〜247の内、線244,24
6を構成する第1のパターンの透過領域249,250と線245,
247を構成する第2のパターンの透過領域251,252とを交
互に配置する。すると、干渉して弱めあう領域が前記所
望パターン248を構成する各線の中間領域255にきて、各
線がシャープになる。
第2F図(a)〜(e)においてその関係を所望パター
ンの内、線244,245のみを抜き出した場合で説明する。
この場合も、第1のパターンの透過領域249を透過した
光256と、第2のパターンの透過領域251を透過した光25
7との間に180度の位相差が生じている(第2F図
(a′),(b′))。従って、これらの光が、ウエハ
上における所望パターンにおいて、二つの線244,245の
間の領域255において第2F図(d′)の259,260で示す光
の成分が互いに乾燥により打ち消し合うことになり、第
2F図(d)で示すように、光振幅の傾き261が大きくな
る。よって、第2C図に示す線244,245の間の領域におい
てシャープな境界を形成することができる。なお、第2F
図(d′)は干渉前のウエハ上の光の振幅を模式的に示
した図である。
この結果、1次元パターンの投影像のコントラストを
大幅に改善することができ、解像度および焦点深度を大
幅に向上させることが可能となる(第2F図(e))。
本実施例によれば、所望のパターンが、線が横方向に
一列に並ぶような1次元的パターンであるときには、マ
スク上の相対位置において、前記の線を構成する第1の
パターンの透過領域と、第2のパターンの透過領域とを
交互に配置し、前記干渉して弱めあう領域を前記所望の
パターンを構成する各線の中間に配置したことにより、
前記2次元的なパターンの手法を取れないくらい狭い領
域に複数の線が並んでいる場合に、転写精度を大幅に向
上させることができる。
次に本発明にかかるマスクのその他の例について説明
する。
第2D図(a),(b)はそれぞれ本発明にかかるマス
クの要部構成図であり、(a)と(b)はそれぞれ第2A
図のマスク209の第1、第2パターンを示し、マスクパ
ターンをその所望パターンを考慮して相対位置関係を保
持して分けた平面図である。なお(c)は合成された所
望パターンの平面図である。第2G図(a)〜(e)は第
2D図に示したマスクの透過領域を透過した光の振幅およ
び強度を説明するための図である。なお、使用する露光
装置及びその方法は前記実施例と同様である。
本実施例の所望パターン269は、正方形状のマスクパ
ターン270の周囲に微小サブパターン272を配したもので
ある。
このような、2次元パターン270の回りの微小サブパ
ターン272を精度良く転写するのを従来のマスクに位相
透明膜を付ける方法で行うのは難しかったが、本発明に
よれば、簡単に良好な所望パターン269を作ることが出
来る。すなわち第2D図に示す本実施例のマスクにおいて
も、マスク上の相対位置において、第1のパターンをそ
の縮小倍率を考慮して、2次元パターン270と同じ大き
さの透過領域を有するパターン274とし、第2のパター
ンを前記微小なパターン276とすることにより、第2G図
(a)〜(e)で示すように、マスクの各々の透過領域
において、位相シフト部材を透過した光277と、位相シ
フト部材205を透過していない光278との間に180度の位
相差が生じ(第2G図(a′),(b′))、これらの光
が2次元パターンと微小パターンとの間の領域280で干
渉することにより、ウエハ上に投影される像のぼけを低
減することが可能となる。この結果、投影像のコントラ
ストを大幅に改善することができ、解像度および焦点深
度を大幅に向上させることが可能となる(第2図
(e))。
これらの実施例にかかるマスクによれば、以下の効果
を得ることができる。
露光の際、所望パターンの精度が要求される境界部に
おいて、第1のパターンの透過領域を透過した光と、第
2のパターンの透過領域を透過した光とが干渉して弱め
あうように、第1のパターン及び第2のパターンが構成
されているので、ウエハ上に投影される像の輪郭部分の
ぼけが低減し、投影像のコントラストが大幅に改善さ
れ、解像度および焦点深度を大幅に向上させることがで
きる。この結果、従来と同一の投影レンズで同一の波長
を用いたとしても、解像限界を大幅に高めることができ
る。よってマスク上のパターンが集積回路パターンのよ
うに複雑であり、かつ微細であっても、部分的にパター
ン転写精度が低下することがなく、マスク上に形成され
たパターン全体の転写精度を大幅に向上させることが可
能となる。
また、2つのパターンを用意して、合成されたパター
ンで位相シフトの効果を得るようにしているため、透明
膜がマスク表面になく、従来の透明膜をマスク上に設け
た場合のような検査上の不都合がなくなる。
さらに、透明膜を付ける工程がないので、位相シフト
手段としてマスク基板上に透明膜を用いたマスクよりも
マスクの製造時間を大幅に短縮させることができる。
以上本発明者によってなされた発明を実施例に基づき
説明したが、本発明は上記実施例に限定されるものでは
なく、その要旨を逸脱しない範囲で種々変更可能である
ことはいうまでもない。
例えば、本発明のマスクを用いた露光方法によれば、
装置の具体的構成には限定されず、光束を2分割して用
いる前記した実施例の構成に限らず、複数に光束を分割
し、それぞれ位相差を付け、複数マスクのパターンを合
成露光する手段とすることもできる。
以上の説明では主として本発明者によってなされた発
明をその背景となった利用分野である半導体装置の製造
技術について説明したが、それに限定されるものではな
く、本発明は、位相シフト法による作像向上効果が適用
できる露光の技術分野に広く応用ができることは明らか
である。
本実施例において開示される発明のうち代表的なもの
によって得られる効果を簡単に説明すれば下記のとおり
である。
すなわち、所望パターンの精度が要求される境界部に
て、第1のパターンの透過領域を透過した光と、第2の
パターンの透過領域を透過した光とが干渉して弱めあう
ように、前記第1のパターン及び第2のパターンを構成
したマスク上の第1のパターンと第2のパターンに、そ
れぞれ位相差のある少なくとも部分的にコヒーレントな
2つの光を照射し、それらの光の透過パターンを合成し
て、被照射試料上で所望パターンを作成するようにした
ので、所望パターンの精度が要求される境界部の転写精
度を向上させることができる。
実施例・1及び2で説明したような2枚のマスクに通
常の主パターンとπ又はそれと等価な位相シフトを与え
られるべき主パターン又は微細なシフト・パターン(随
伴パターン)を合成露光する方法を本願明細書では、
「マルチ・マスク位相シフト法」又は「マルチ・マスク
位相反転シフト法」ということにする。
(3) 実施例・3 第3A図は、本発明の実施例・3の露光装置(1:5縮小
投影/ステップ・アンド・リピート方式)の位相シフト
機構301を示す。
同図において、位相シフト機構301は、露光装置の光
源302と被照射試料303(ウェハ)との間に設けられたビ
ーム・エクスパンダ304,ミラー305,307,308,ハーフ・ミ
ラー306,313、光軸シフタ309,コーナー・ミラー310、こ
のコーナー・ミラーを微小駆動する光路長可変機構31
1、一対の中継レンズ312a,312b、縮小レンズ系315等か
らなる光学系により構成される。この光学系のアライメ
ント系には、前記被照射試料303に転写されるパターン
の原画が形成されたマスク314(又はレチクル)が位置
決めされる。マスク314は、例えば半導体集積回路装置
の製造工程で使用するマスク(レチクル)であり、被照
射試料303は、例えばシリコン単結晶からなる半導体ウ
ェハである。
光源302から発生したi線(波長365nm)などの光L
は、ビームエクスパンダ304によって拡大され、次いで
ミラー305を介してマスク314の主面と垂直な方向に屈折
された後、光路の途中に設けたハーフミラー306を介し
て直進する光L1とこれと直交する方向に進む光L2とに2
分割される。光L2はミラー307及びコーナーミラー310を
介して屈折され、光L1とは異なる経路を通ってマスク31
4の別の箇所に照射される。マスク314の異なる箇所を透
過した二つの光L1,L2は、レンズ312a,312bを通過した
後、ミラー308及びハーフミラー313を介して一つの光
L′に合成された後、縮小レンズ315により縮小され、X
Yテーブル316上に位置決めされた被照射試料303上に結
像照射される。
上記位相シフト機構301においては、ハーフミラー306
を通過してから後の光L1,L2の光路長が異なるため、マ
スク314の主面からコーナーミラー310までの高さ(光L2
の光路長)を変えることによって、ウェハ303に到達し
た光L1,L2の間に所望の位相差を生じさせることができ
る。上記コーナーミラー310の垂直移動は、例えば、圧
電制御素子による光路長可変機構311を用いて行なう。
第3B図は上記マスク314の断面の拡大図である。この
マスク314は例えば屈折率1.47程度の透明な合成石英ガ
ラス322等からなり、その主面に500〜3000Å程度の膜厚
を有するCr(クロム)等の金属層323が形成されてい
る。露光に際しては金属層323は光が透過しない遮光領
域Aとなり、その他の領域は光が透過する透過領域Bと
なる。集積回路パターンは、上記遮光領域Bとによって
構成され、例えば実寸(ウェハ上の寸法)の5倍の寸法
を有している。
第3C図(a),(b)は上記マスク314上に形成され
た集積回路パターンの一例である。同図(a)に示す回
路パターンP1は、転写後の合成パターン(c)の一部で
あり、被照射試料表面段差の低部を抜き出したものであ
る。同図(c)に示す回路パターンP2は、転写後の合成
パターン(c)の一部であり、被照射試料表面段差の高
部を抜き出したものである。パターンP1とP2は、マスク
314の所定の箇所に所定の間隔で配置されている。上記
第3C図(a)〜(d)において、331はSi単結晶基板又
はエピタキシャル層(Si)等の半導体基板、332はSiO2
膜、334a及びbはポリSi、ポリサイド、シリサイド又は
リフラクトリーメタルからなるゲート電極又は配線、33
3はその上に塗布されたポジ型レジスト膜、BA及びBC
主マスク314a上の開口パターン、BB及びBDはサブ・マス
ク314b上の開口パターン、PA及びPCは低部パターンに対
応するレジスト膜上の位置、PB及びPDは高部パターンに
対応するレジスト膜上の位置である。
次に上記マスク314a,bの作成方法を簡単に説明する。
まず、合成石英ガラスの表面を研磨、洗浄した後、その
主面上の全面に、例えば膜厚500〜3000Å程度のCr膜を
スパッタリング法により堆積し、次いで、このCr膜上の
全面に電子線レジストを塗布する。次に磁気テープ等に
予めコード化された集積回路パターンデータに基づい
て、電子線露光法により電子線レジスト上に集積回路パ
ターンを描画した後、電子線レジストの露光部分を現像
により除去し、露光したCr膜をウェットエッチングによ
り除去して集積回路パターンを作成する。前記一対の回
路パターンP1,P2のパターンデータは、その一方の回路
パターンの遮光領域A又は透光領域Bのデータを拡大又
は縮小したり、一方の回路パターンの反転データともう
一方の回路パターンのデータとの論理積をとったりする
ことによって自動的に作成することができる。例えば回
路パターンP2のパターンデータは、回路パターンP1の透
過領域Bのパターンを拡大したデータと、回路パターン
P1の透過領域Bの反転データとの論理積をとることによ
って自動的に作成することができる。
上記マスク314に作成された集積回路パターンをウェ
ハ303(第3A図)上に転写するには、まず表面にホトレ
ジストを塗布したウェハ303を前記第3A図に示す露光装
置のXYテーブル316上に位置決めし、マスク314(314a及
び314b)をそのアライメント系に位置決めする。マスク
314は、ハーフミラー306によって分割された一方の光L1
が前記一対の回路パターンP1,P2のうちの一方の回路パ
ターンP1上に照射されるときに、もう一方の光L2がもう
一方の回路パターンP2上に正確に照射されるように行な
う。次にコーナーミラー310を垂直移動させ、再び合成
されるときの2つの光L1,L2の位相が互いに逆相となる
ように位相差の調整を行なう。このとき、光源の可干渉
距離を考慮して、2つの光路差をできるかぎり小さくお
さえる。マスク314の位置決め及び二つの光L1,L2の位相
差の調整を正確に行なうには、例えばマスク314に形成
された第3E図(a),(b)に示すような一対の位置合
わせマークM11,M12,M21,M22(Mlnで総称)を利用する。
マークMlnは、斜線で示す遮光領域中に等間隔で設けら
れた同一形状同一配置の開口よりなる。すなわち、M12
とM11及びM21とM22の間隔寸法はすべて同一である。マ
スク314(314a及び314b)の位置決めと光L1,L2の位相差
の調整とが正確になされている場合は、マークM1nを透
過し光L1とマスクM2nを透過した光L2とは、互いに干渉
し合って完全に消失するので、ウェハ303上にはマーク
の像M1,M2が形成されることはない。すなわち、ウェハ3
03上で投影像M1,M2の有無を識別することによって、マ
スク314(314a及び314b)の位置決めと光L1,L2の位相差
の調整とが正確になされてちるか否かを容易に判定する
ことができる。
マスク上のパターンP1,P2の位置合せは、アライメン
ト機構309を用いて行なう。次に被照射試料303の表面段
差(第3C図)に対応させて位相差を調整する。この調整
は、光路長可変機構311の圧電制御素子をコンピュータ
制御(プログラム化)して行なう。すなわち、第3D図に
示すように、位相差に対応して、焦点位置をシフトさせ
ることができるので、被照射試料に表面段差がある場合
にも、上部及び下部共に焦点を合わせることが可能とな
る。
このようにしてマスク314の位置決めと光L1,L2の位相
差の調整とを行なった後、マスク314に形成された集積
回路パターンの原画を、例えば光学的に1/5に縮小して
ウェハ303上に投影し、ウェハ303を順次ステップ状に移
動させながら上記操作を繰り返す。
第3D図のデータは、第1K図に示すようなオン・マスク
位相シフト法により、位相差がそれぞれ150゜,180゜,21
0゜になるようにマスク上の透明シフタ層を形成して露
光したものである。実験条件は、最小パターン寸法0.35
μm,露光波長λ=365nm(i線),NA=0.42,パーシャル
・コヒーレンシーσ=0.3,レジスト「RI7000P」(日立
化成社製)、露光装置は5:1i線ステッパ「RA101」(日
立製作所製)である。
なお、本発明の原理は、上記のような2つのマスク・
パターンを合成することによるペア・マスク位相シフト
法ばかりでなく、一つのマスクを単一の光束で露光する
オン・マスク位相シフト法によっても実現できる。この
場合は第1K図の位相シフト膜22の厚さを位相差φが150
゜〜210゜間の所望の値になるように形成する必要があ
る。
本実施例に示したように、「位相シフト法」におい
て、シフト量を(2n+1)π;(nは整数)以外の値と
することにより、複数の像面に投影する方法を「多像面
位相シフト法」と、特に2つのマスクを用いるときは
「マルチ・マスク多像面位相シフト法」とよぶことにす
る。
なお、以下の実施例に示す位相シフトを伴わない段差
を有する複数平面の同時結像による露光法と本実施例の
ものとを総称して「多像面投影露光法」ということにす
る。
(4) 実施例・4 本実施例は、実施例1〜3及び後に示す実施例に適用
できるステツプ・アンド・リピート型5:1縮小投影露光
装置(ステッパ)の変形例に関するものである。本実施
例は、プロセス等からの要請により、コヒーレンシの低
い露光光を用いる等のために、コヒーレンス長が比較的
短い場合に有効である。
第4A図は、本実施例のステッパの露光光学系の模式正
断面図である。同図において、402は水銀アーク・ラン
プ、水銀キセノン・アーク・ランプのi線等(365n
m)、エキシマ・レーザ(249nm又は308nm)等の露光光
源、403は被露光ウェハ、404はビーム・エクスパンダ及
びコンデンサ・レンズ等を含む照明光学系、405はコー
ルド・ミラー等のミラー、406は光Lをほぼ同等に2分
割するための光分割用ハーフ・ミラー、407a及び407bは
それぞれ分割光L1,L2を反射するためのミラー、408は光
L1に関しての光路長制御及びマスクとの位置合せのため
のコーナ・ミラー・ブロック、408aは前部コーナ・ミラ
ー、408bは後部コーナ・ミラー、409はコーナ・ミラー
・ブロック408の駆動制御手段、410は光L2に関しての光
路長制御のためのコーナ・ミラー・ブロック、410aはそ
の前部ミラー、410bは後部コーナ・ミラー、414aは、主
マスク、414bはサブ・マスク、412a及び412bはそれぞれ
光L1,L2に対応する前部投影レンズ系、411はコーナ・ミ
ラー410の駆動制御系、413はL1,L2を合成してL′とす
るための合成用ハーフ・ミラー、415は合成光L′を結
像させるための後部投影レンズ系、416はウェハ403をXY
方向に移動させるためのXYステージ及びウェハ吸着台で
ある。
本装置の動作は、前記各装置のそれとほぼ同一である
ので、その動作説明のくりかえしはしないことにする。
(5) 実施例・5 本実施例は、主マスクからウェハまでとサブ・マスク
から同ウェハまでの光学距離をほぼ同一にし、かつ、主
マスクから光源までとサブ・マスクから光源までの光学
距離をほぼ同一にしたことを主な特徴とするステップ・
アンド・リピート型5:1縮小投影露光装置に関するもの
である。ただし、これらの特徴は、いずれも必ずしも本
発明の必須の特徴ではないことは、いうまでもない。
第5A図及び第5B図は本実施例・5のi線露光装置の断
面図及び代表的光線の追加説明図である。
これらの図において、502は光源部であり、超高圧水
銀アークランプ又はキセノン水銀ランプ等の紫外ランプ
とその発光のスペクトルの中から、ほぼ単色のi線(36
5nm)のみを抽出するフィルタ群及びミラー等からな
る。504は単一又は数枚のレンズ(合成石英)群からな
るコンデンサー・レンズ又はレンズ系であり、マスクに
対してケーラー(Kler)照明を形成している。551は
ハーフ・ミラー面で張り合された光路長整合用の第1の
プリズム(合成石英)、506は露光光束Lを分割して、
主露光光束L1と副露光光束L2にするためのハーフミラー
面である。このハーフミラーは、同一の偏光モードに対
して、ほぼ同等の反射率及び透過率を有するように設計
されている。507a及び580aは主光束L1を90゜偏向するた
めのミラー面、507bは副光束L2を90゜偏光するためのミ
ラー面、552a及び552bはそれぞれの蒸着ミラー面を有す
る偏光プリズム(合成石英)である。514a及び514bは被
露光又は被転写パターンを有する主マスク(レチクル)
及び副マスク(レチクル)、561a及び561bはそれぞれの
マスクのホールダ及びZ軸(光軸方向)及びXY軸方向の
微小駆動手段である。540a及び540bはL1,L2の光路長を
調整することにより両光束の位相差φを設定するための
位相差設定手段、541はそれらの連通管である。562a及
び562bはそれぞれ前段投影レンズ群、554は光路長整合
用の第2のプリズム(合成石英)、553bはL2を90゜偏光
するための偏向プリズム(合成石英)、549a,549b、及
び508bはそれぞれ偏向ミラー面、513は光束L1,L2を合成
してL′(合成光束)とするための合成用ハーフミラー
面である。このハーフミラー513は、先の分割用ハーフ
ミラー506と同様の特性を有する。515は露光用の後段投
影レンズ群、565は参照用の後段投影レンズ群、566は参
照用投影レンズ群の像面に設けられた光検出手段、503
は被露光ウェハ、576はウェハを真空吸着してウェハの
平坦度を確保するためのウェハ・チャック及びθ回転
(ウェハの中心を通る鉛直軸のまわりの回軸)ステー
ジ、577はZ軸(鉛直軸)方向の移動ステージ、578は3
個のZ軸駆動手段よりなる水平度調整手段、579はXス
テージ、580はYステージである。
第5C図は上記ステッパの位相差設定手段540aの要部断
面図である。同図において、542a及び543aは合成石英ガ
ラス板、541aはそれらの間隔調整手段、544aは金属ベロ
ーズ、547aは圧力レザバ(Reservoir)、546aはオース
ティナイト系ステンレス・パイプよりなる連通管、545a
はステッパが配置されている室の雰囲気ガス又は露光光
束通路の主要な雰囲気ガスと異なる屈折率を有する単独
のガス又は混合ガスが圧力レザバ547aの作用により一定
圧力に保持される光路長制御室である。なお、この光路
長制御室545aは547aを真空ポンプとすることにより、真
空状態とすることも可能である。真空にする場合は、光
路長制御室内のガスの温度上昇を考慮する必要がない。
第5D図は上記ステッパのウェハ・ステージ部分の上面
図である。同図において、503は被露光ウェハ、576はウ
ェハ・チャック兼θステージ、577はZステージ、578a
〜cは水平度調整手段578の要素をなす各Z軸方向駆動
素子、579はXテーブル、580はYテーブルである。
次に、本ステッパの露光動作を説明する。まず、主マ
スク514a及び副マスク514bの傾きを調整して、露光領域
に対応する各マスク上の点と光源との光路長ができるだ
け同一になるようにする。更に各マスクとウェハ503上
の各対応する点間の光路長が、できるだけ同一になるよ
うに調整(ウェハの傾き)する。次に実施例・3で説明
した如く、位置合せ、マスクMを用いて、焦点合せ、XY
平面内でのマスク合せ及び位相差φ=πへの位相差合せ
(その後、必要ならば、πφ<πの範囲で位相差(干
渉するかぎり相対的な位相差でよい)φを再調整して段
差に対応する。)を行ない、その後、同サイトの露光を
実行する。
位相差の調整は、第5C図に示す如く、光路長制御室54
0a又は540bの厚さを変化させることにより実行する。す
なわち、石英板542a及びbの間の距離を一方の石英板を
平行移動させる。
更に、各マスク、又はウェハの傾き調整は、第5D図に
示すような3本の傾き調整手段578a〜c(ウェハの場
合、又、マスクの方もほぼ同様の機構による)によりZ
軸方向に移動させることによって実行する。
後段投影レンズ群515(第5A図)はそれ自体につい
て、両側が「テレセントリック」に構成されており、す
なち、主光線が同レンズ群の両側において光軸と平行に
すすむように構成されている。従って、顕微鏡における
無限遠筒長補正系の如く、前段投影レンズ群562a又は56
2bと後段投影レンズ群515の間に各種の光学素子を挿入
した場合の全体としての結像特性の変化を最小におさえ
ることができる。更に、後段投影レンズ群515とは別に
マスク514a及びbの近傍に前段投影レンズ群562a及びb
があるので、最適な物側開口数を確保することが容易と
なる。
(6) 実施例・6 本実施例は主に主マスクと副マスクを別々に露光し、
それらの光束に(2n+1)πの位相差をもたせて合成
し、その合成光によりウェハを露光する発明に使用する
マスク・パターンを説明する。以下の説明では、サブ・
マスク及び主マスク上の同一パターン(ウェハ上の)に
対応する主パターン及び副パターンを便宜上同一平面上
に投影して示すことにする。又、同パターンに付する寸
法は、5:1縮小投影の場合のウェハ上の寸法に換算して
示す。副パターンについては破線で遮蔽領域と開口領域
の境界を表わす。副パターンの開口領域については、対
応する部分を分散した点で表示する。
第6A図は実施例・6Aの孤立Alライン(他に同様なメタ
ル配線ライン、絶縁膜ストリップ、ストリップ状開口、
ポリSi配線又はゲートライン、ポリサイド配線又はゲー
トライン等にも適用できるが、説明はそれらの内の代表
的なものに限る。)をネガ・プロセスによって露光する
場合の主マスク及び副マスクのパターンである。(線状
の開口を形成する場合は当然、本マスク・パターンでポ
ジ型レジスト・プロセスを使用する必要がある。)同図
において、601aはAlラインに対応する主マスク上の開口
部、604d及び605dは同主マスクのクロム膜による遮光
部、602b及び603bは副マスク上の副パターン(シフタ・
パターン又は補償パターン、特に位相が反転していると
きは、位相反転又は単に反転パターン又は反転スリット
という。)、寸法Aは0.3〜0.4μm、寸法Bは約0.2μ
m、寸法Eは約0.1μm程度である。
第6B図は本実施例・Bの主マスク及び副マスク・パタ
ーンである。本例は、コンタクト・ホール又はスルーホ
ールその他の孤立ホールに対応しており、ポジ型レジス
ト・プロセスが用いられる。(一方、孤立膜パターンの
場合は、ネガ型レジスト・プロセスによる。)同図にお
いて、611aは主マスク上のホール(開口)に対応する開
口部、612dは同主マスク上の遮光部、613b,614b,615b及
び616bは副マスク上の反転スリット群である。寸法につ
いては、同一記号については、先の例と実質的に同一で
ある。
第6C図は上記実施例・6Bの変形例である実施例・6Cの
主マスク及び副マスクの孤立開口等に対応するマスク・
パターンである。同図において、613C,614C,615C,及び6
16Cは開口部が丸くなるのを防止するための主マスク上
の補助開口パターン(コーナ・エンハンスメント・パタ
ーン又はエンハンサ)であり、その他は全て上記実施例
・6Bと同一である。エンハンサの寸法は、0.1μm角程
度である。この方法は、上記実施例・6Bによるとコーナ
部の丸まり方が異常に大きくなることを防止するのに有
効である。
第6D図はこれまでの例と同様その幅が当該露光プロセ
スにおける最小線幅に対応する“L"字型開口パターンを
ポジ型レジスト・プロセスで処理する場合の主マスク及
び副マスク・パターンである。同図において、621aは主
マスク上の開口部、622dは主マスク上の遮蔽部(これま
でと同様に、副マスクに関しては、この部分が同様にそ
の遮蔽部の一部となる。すなわち、破線で示す反転シフ
タ部以外は全て遮光部又は遮蔽部にあたる。)、623b,6
24b,625b,626b,627b,及び628bはそれぞれ副マスク上の
シフタ領域開口部である。寸法については、第6B図と同
じ記号で示す。(これらの記号は、特に、ことらわない
かぎり同一の寸法を示す。)なお、本パターンはネガ型
レジスト・プロセスを用いると、そのままAlの“L"字パ
ターンなどの孤立膜パターンとなる。
第6E図は上記実施例・6Dの変形例・6Eである。同図に
おいて、621a′は上記第6D図の621aに対応する主マスク
上の開口パターン、621dは同主マスク上の“L"字型開口
のコーナ内側の過剰な膨張を防止するための補助遮光パ
ターン(コーナ・リダクション・パターン又はリデュー
サ)であり、そのサイズは、エンハンサのそれと同じで
ある。623c,624c,625c,626c及び,627cはコーナの過剰な
縮小を防止するために主マスク上に設けられたエンハン
サに対応する開口パターン,622dは主マスク上の遮蔽部,
623b,624b,625b,626b,627b,及び628bはそれぞれシフタ
・パターン(反転開口部)である。
第6F図は実施例・6F孤立屈曲Al配線パターンのネガ型
レジスト・プロセスに対応する主マスク及び副マスク・
パターンである。同図において、631aはAl配線に対応す
る主マスク上の開口部、638d及び639dは主マスク上の遮
蔽部、633b,634b,635b,及び636bはAl配線にそって走る
シフタである。各寸法は原則的に他と同じである。この
パターンはポジ型レジスト・プロセスに適用すると、帯
状開口形成に適用することができる。
第6G図は実施例・6Gの主マスク及び副マスク・パター
ン(孤立Al屈曲パターン等のネガ・プロセスに対応す
る。)である。本例は、上記6Fの変形例にあたる。同図
において、631cはエンハンサとして作用する開口パター
ン、631dはリデューサとして作用する遮蔽パターンであ
り、これらはともに主マスク上に設けられており、寸法
は第6E図の同等のパターンと同じである。その他の点に
関しては上記実施例・6Fと全く同一である。
第6H図は実施例6Hのライン・アンド・スペース・パタ
ーンのための主マスク及び副マスク・パターンを示す。
この場合、ネガ型レジスト・プロセスとする。同図にお
いて、641a,642a,及び643aはAlライン・パターンに対応
する主マスク上の帯状開口・パターン部、641b,642b,及
び643bはAlライン・パターン部に対応する副マスク上の
帯状シフタ開口・パターン部(又はコンプリメンタリ・
ライン・パターン)、645d,646d,647d,及び648dは主マ
スク上の遮蔽部である。寸法は、ライン及びスペースと
もに0.3μmである。(ウェハ上換算)なお、ポジの場
合は、同図上において、主マスク上の開口と副マスク上
の開口との間の遮蔽部とそれと隣接する開口部を入換る
必要がある。すなわち、スペースに対応する部分に主又
は副マスクの開口がくるようにする必要がある。これ
は、周期的帯状開口を形成する場合も同じである。
本実施例・6A〜Hマスク・パターンは、以上説明した
ようなマルチ・マスク方式(実施例・1〜5)ばかりで
なく、オン・マスク位相シフト(1つのマスク上に相対
位差φ=πの反転透明膜を有するシフタ・パターンとφ
の主パターンとをともに有する1つのマスクを用い
る位相シフト露光方法)に適用することもできる。この
場合、第6A〜H図のパターンをそのまま1枚のマスク上
のものとして、マスク作成をすればよい。
(7) 実施例・7 ここでは、本発明の実施に用いられるウェハ処理及び
露光プロセスについて説明する。
第7A図は5:1縮小ステップ・アンド・リピート投影露
光の露光の流れを示すウェハ上面図である。同図におい
て、703は、被露光ウェハ(たとえば、8インチ単結晶S
iウェハ)、702はウェハのオリエンテーション・フラッ
ト、731及び732は、それぞれ、すでに露光完了した露光
領域(一回の露光動作により光照射される領域で単位露
光領域ともいう。)、733〜736はこれから露光される各
単位露光領域であり、この領域は上記ウェハ703の上面
のほぼ全領域を埋めつくすことになる。露光はここに示
す番号順に行なわれる。
第7B図はメモリICの場合の単位露光領域733と各チッ
プ領域721,722及びチップ間領域723との関係を示す平面
図である。
第7C〜E図及び第7F〜Hは、それぞれ本発明のポジ及
びネガ・レジストによる露光プロセスとウェハ・プロセ
スの流れを説明するための模式断面図である。第7C及び
F図においては、簡単のために光線図及びマスクについ
ては、オン・マスク位相シフト(1つのマスクによる位
相シフト法である。ただし、マスクにおいて主パターン
のみを示し、シフタは省略している。)の例を示すが、
マルチ・マスクの場合は、光路が途中で2本になるだけ
で、ウェハ面では一本に合成されているので、ここに示
したものと全く同一である。
第7C〜E図において、714はポジ型・マスク、745はマ
スク714の開口部、714は縮小投影レンズ系で他の実施例
に示されているもの、703はステッパのウェハ・ステー
ジ上に真空吸着された被処理ウェハ、741は半導体ウェ
ハ主面上の第1の酸化膜、742はその上に形成されたAl
配線パターン、743はその上の全面に形成された第2の
酸化膜、744はその上全面にスピンナにより塗布(0.6μ
m)されたポジ型レジスト膜(レジストについては、実
施例・16参照)である。
第7D図において、746はレジスト膜744の所定の部分に
形成された開口部である。
第7E図において、747はレジスト膜744をマスクとして
形成された第2酸化膜のスルーホールである。
第7F〜H図において、714はネガ型マスク、755はその
開口又は透光パターン、715は先と同じ縮小投影レンズ
系、703は先と同じようにステッパのウェハ・ステージ
に吸着された半導体ウェハ、741はその主面上に形成さ
れた酸化膜、742はその上にの全面にスパッタリングに
より被着されたAl膜、754はその上に形成(塗布)され
た厚さ0.6μm程度のネガ型ホトレジスト膜である。
第7G図において、754xはパターニングされたレジスト
膜である。
第7H図において、742xはレジスト膜754xをマスクとし
てパターニングされたAl配線パターンである。
第7J図ないしは第7P図はツイン・ウェル方式によるCM
OS−スタティックRAM(SRAM)の製造プロセス・フロー
断面図であり、第7Q図はそのチップ上のレイアウト図で
ある。以下、順次説明する。
第7J図はツイン・ウェル・プロセスによるn及びpウ
ェル形成プロセスを示す。同図において、703はn-型Si
単結晶ウェハ(基板)、760nはn型ウェル領域、760pは
p型ウェル領域である。
第7K図はそれにつづくゲート形成プロセス及び形成さ
れたゲートをマスクとして、セルファラインでイオン注
入により各FETのソース・ドレインを形成するプロセス
を示す。同図において、761a〜cはLOCOS酸化膜、762p
及びnはゲート酸化膜、763p及びnはそれぞれポリジリ
コン・ゲート電極(又はポリサイド)、764p及びnはそ
れぞれp型及びn型高濃度ソースドレイン領域である。
第7L図は層間PSG膜形成プロセス及び第2層ポリSi配
線並びに高抵抗形成プロセスを示す。同図において、76
5は層間PSG膜、766は第2層ポリSi配線、766rはSRAMメ
モリセルの負荷抵抗となるポリSi高抵抗である。
第7M図はSOGによる平坦化プロセス及びコンタクト・
ホール又はスルーホール形成プロセスを示す。同図にお
いて、767はSOG膜、768a,b,d,及びeはSi基板とのコン
タクト・ホール、768cは第2層ポリSi配線と上層とのス
ルーホールである。
第7N図は第1層Al配線形成プロセスを示す。同図にお
いて、769a〜eは第1層Al配線である。
第7O図は第1層Al配線上の層間絶縁膜形成プロセス及
び第2層Al配線形成プロセスを示す。同図において、77
0は第1層Al配線上の層間絶縁膜、771a及びbはスルー
ホールを介して、下層のAl配線等と接続された第2層Al
配線である。
第7P図は第2層Al配線上のファイナル・パッシベーシ
ョン膜形成プロセスを示す。同図において、772はファ
イナル・パッシベーション膜である。
第7Q図は上記SRAMのチップ単位でのレイアウトを示す
上面図である。同図において、721はチップ、722はメモ
リ・セル・マット、723はI/O回路、アドレス・デコー
ダ、読み出し及び書き込回路等を含む周辺回路である。
第7I図は、上記SRAMの製造プロセス中のフォトリソグ
ラフィに関するプロセス、すなわち、露光プロセスを抽
出し、フロー化して示した露光プロセス・フロー図であ
る。同図において、nウェル・フォト工程7P1はnウェ
ルとなるべき部分以外を被覆するように、Si3N4膜(基
板上)上にレジスト・パターンを形成する工程、フィー
ルド・フォト工程7P2はPチャネル及びNチャネルの能
動領域上を被覆するようにSi3N4膜をパターニングする
ために、その上にレジスト膜を被着して、パターニング
する工程である。pウェル・フォト工程7P3はpウェル
のチャネル・ストッパー領域形成するために、nウェル
上を被覆するレジスト膜をパターニングする工程、ゲー
ト・フォト工程7P4はゲート電極763p及びnをパターニ
ングするために全面に被着されたポリSi又はポリサイド
層上にレジスト膜をパターニングする工程である。ここ
までのプロセスの詳細は、第8A図ないしは第8E図及びそ
の説明に更に詳しく説明するので、ここでは簡単に説明
した。nチャネル・フォト工程7P5はnチャネル側にゲ
ート763nをマスクにn型不純物をイオン注入するため
に、pチャネル側にレジスト膜をパターニングする工
程、pチャネル・フォト工程7P6は逆にpチャネル側に
ゲート763pをマスクにp型不純物をイオン注入するため
に、nチャネル側にレジスト膜をパターニングする工
程、ポリSiフォト工程7P7は第2層配線766又は高抵抗76
6r(第7L図)となる第2層ポリSi膜をパターニングする
ために全面に被着されたポリSi膜上にレジスト・パター
ンを形成する工程、Rフォト工程7P8はポリSi高抵抗766
r(第7L図)上をレジスト膜で被覆した状態でその他の
部分に不純物イオンを注入するためにマスクとなるレジ
スト膜をネガ・プロセスによってパターニングする工
程、コンタクト・フォト工程7P9は基板、ソース・ドレ
イン領域、第1層ポリSi層、第2層ポリンSi層等と第1
層Al配線(Al−I)とのコンタクトをとるためのコンタ
クト・ホール768a〜e(第7M図)を形成するためのレジ
ストパターンをポジ・プロセスにより被着パターニング
する工程、Al−Iフォト工程7P10(第7N図)はAl−Iを
パターニングするためのレジスト・パターニング・プロ
セス、スルーホール・フォト工程7P11はAl−Iと第2層
目Al配線間の接続をとるためのスルーホールを開口する
ためのレジスト・パターンを形成する工程、Al−IIフォ
ト工程7P12(第7O図)はAl−IIのパターニングのための
レジスト・パターニング工程、ボンディング・パッド・
フォト工程7P13はファイナル・パッシベーション膜772
にボンディング・パッドに対応する100μm角程度の開
口を形成するために、パッド以外のファイナル・パッシ
ベーション膜上にレジスト膜を被着する工程である。
これらの露光プロセスの内、nウェルフォト7P1、n
チャネルフォト7P5、pチャネルフォト7P6、及びボンデ
ィング・パッド・フォト7P13は最小寸法が比較的大きい
ので、一般に位相シフト法を使用する必要はない。
一方、上記第7I図のそれ以外の露光プロセスについて
は、本発明の各実施例の「位相反転シフト法」を適用す
ると有効である。「位相反転シフト法」は「マルチマス
ク位相シフト法」及び「オン・マスク位相シフト法」の
両方を含む概念である。
なお、第7Q図のメモリマット722と周辺回路部の各平
面間に相当の断差がある場合には、本発明の「多像面投
影露光法」のずれか一つを用いることが有効である。
(8) 実施例・8 第8A図ないしは第8O図は本発明による16MDRAMのプロ
セス・フローである。基本設計ルールは0.6μm、スタ
ック型メモリセル、LOCOS酸化膜分離であり、基本的特
徴は、ツイン・ウェルCMOS構成、WSi2ポリサイド・ビッ
ト線、WSi2/TiN接線を用いた2層Al配線である。以下の
プロセスにおいては、フォトレジスト除去工程、前処理
(洗浄など)と後処理工程、検査工程、裏面処理工程等
は割愛する。
第8A図はリン(P)のイオン打込みによるn-ウェル形
成プロセスを示す断面図である。同図において、803は
P型で抵抗率10Ω・cm(ドーパントはボロン)、ミラー
面(100)が主面のSi単結晶ウェハである。860は薄い熱
酸化膜、861は耐酸素マスクであるSi3N4膜、862はパタ
ーニングされたレジスト層でイオン打込のマスクとして
作用する。863は打込によって導入されたP(リン)に
よるnウェル領域である。
第8B図はボロン(B)のイオン打込によるp-ウェル形
成プロセスを示す断面図である。同図において、865は
熱酸化によって形成された厚い酸化Si膜(SiO2)、864a
は周辺回路のpウェル領域、864bはメモリアレイ部のp
ウェル領域である。
第8C図はp+型チャネル・ストッパ領域のB(ボロン)
注入による形成プロセスを示す断面図である。同図にお
いて、866a〜dはp+チャネル・ストッパ領域、867a〜c
は耐酸素及びイオン注入マスクとしてのSi3N4膜、868は
イオン注入マスクとしてのフォト・レジスト膜、869a及
びbはゲート酸化膜である。
第8D図はLOCOS酸化膜を形成した状態を示す断面図で
ある。同図において、870a〜eはLOCOS酸化膜である。
第8E図はリン添付Siゲート形成及びnチャネルのソー
ス・ドレイン形成プロセスを示す断面図である。同図に
おいて、871a,871c及び871dはnチャネルFETのゲート電
極(Pドープ・ポリSi)、871bはpチャネルFETのゲー
ト電極(Pドープ・ポリシリコン)、872a〜eはnチャ
ネルのソース又はドレインに対応するP(リン)イオン
注入領域、873は耐イオン注入マスクとしてのフォト・
レジスト膜である。
第8F図はサイド・ウォール形成後に行なわれる高濃度
のnチャネル・ソース・ドレイン領域形成プロセスであ
る。同図において、872x及びyはpチャネル・ソース・
ドレイン領域、874は耐イオン注入マスクとしてのフォ
トレジスト膜、874a〜dはサイド・ウォール絶縁膜(Si
O2)である。
第8G図は層間SiO2デポジション・プロセス及びポリサ
イド・ビット線形成プロセスを示す断面図である。同図
において、877aはポリSi膜(リン添加)、877bはシリサ
イド(WSi2)膜で、これらはビット線を形成する。877c
はCVDによるSiO2膜、876はAs(ひ素)打込後に形成(デ
ポジション)されたCVDによるSiO2膜である。
第8H図はメモリ・セルのキャパシタの個別電極となる
ポリSi電極形成プロセスを示す断面図である。同図にお
いて、878はSiO2膜876及び877cと一体となるように形成
されたSiO2膜、879a及びbはメモリセルのキャパシタの
個別電極となるポリSi堆積膜である。
第8I図はメモリセルのキャパシタの他方の共通電極と
なるキャパシタ・プレートの形成プロセスを示す断面図
である。同図において、880はキャパシタの誘電体とな
るSi3N4堆積膜、881はプレート電極となるリン添加ポリ
Si堆積膜である。
第8J図はB+(ボロン)打込によるpチャネルFETの高
濃度ソース・ドレイン形成プロセスを示す断面図であ
る。同図において、882a及びbは耐イオン注入マスクと
してのレジスト膜である。
第8K図は層間絶縁膜のリフロ・ープロセスを示す断面
図である。同図において、883a〜fはBPSG(Boro−Phos
pho Silicate Glass)膜によるリフロー膜、884a〜dは
そこにあけられたコンタクト・ホールである。
第8L図はシリサイド(WSi2/TiN)配線形成プロセスを
示す断面図である。同図において、885a〜cは、下層の
TiN膜及び上層のタングステン・シリサイド(WSi2)の
両堆積膜からなるシリサイド配線層である。
第8M図は層間PSG(Phospho−Silicate−Glass)堆積
及びスルーホール形成プロセスを示す断面図である。同
図において、886a〜cは、PSG/SOG/PSGの3層の堆積膜
からなる層間絶縁膜である。
第8N図は第1層Al配線の形成プロセスを示す断面図で
ある。同図において、887a〜dは、下層のTiNバッファ
層と上層のAl(Al99%,Si1%程度)配線層(Al−I)で
ある。
第8O図は上層の層間PSG膜及び第2層Al配線(Al−I
I)形成プロセスを示す断面図である。同図において、8
88は先の886a〜cと同様なPSG/SOG/PSGの3層の堆積膜
からなる層間PSG膜である。889a及びbは第2層Al(Al
−II)配線層である。
第8P図は上記DRAMのチツプ上の回路レイアウト図であ
る。同図において、821はチツプ領域、822a及びbはメ
モリアレー又はメモリ・セル・マット部、823周辺回路
部(ボンディング・パッド含む)である。
第8Q図は上記DRAMのメモリアレーのセル平面構造をほ
ぼその並進対称性の一周期分を示した上面図である。た
だし、簡単のために、上記配線構造は省略している。同
図において、871cはワード線、872dはn型ソース又はド
レイン領域、877a及びbはビット線、879aはストレージ
・ノード(容量)、881はプレートである。
次に、これらの図に基づいて上記DRAMの前工程(ウェ
ハ・プロセス)のプロセス・フローを説明する。
上記の如く厚さ0.7mm〜1.0mmのp型Si単結晶ウェハを
準備し、(100)面に薄いバッファ用熱酸化膜を全面に
形成する。その上にCVDによりSi3N4膜を耐酸素マスクと
して十分な程度の厚さで全面に堆積する。その後、ウェ
ハの上記主面全面に回転塗布し、本発明の露光プロセス
(露光プロセス・1)により、上記レジストのパターニ
ング及び下層のSi3N4膜のエッチングを行なう。次に、
第8A図に示すように、レジスト膜862等をマスクとし
て、nウェル領域となるべき部分にリン打込みを行な
う。次にレジスト膜862を全面除去して、Si3N4膜861を
耐酸素マスクとして、nウェル863上に熱酸化膜を選択
形成する。次にSi3N4861を全面除去して、第8B図に示す
如く、nウェル上の酸化膜865をイオン注入のマスクと
してpウェルとなるべき部分にボロン(B+)を打込む。
次に、各ウェルの引延し拡散(N2アニール)及び活性化
処理を行なう。更に基板上の酸化膜860及び865を全面除
去した後、薄い熱酸化膜869a及びb並びにSi3N4膜を全
面に形成する。次に、第8C図に示すように、上記Si3N4
膜が能動領域のみに残るように本発明の露光プロセス
(露光プロセス・2)によりパターニングし、耐酸素マ
スク867a〜cとする。その後、レジスト除去する。更
に、全面にレジスト膜を塗布して、本発明のいずれかの
方法により露光(露光プロセス・3)し、nウェルの上
面全面がレジスト868で覆う。その状態でチャネルスト
ッパとなるべき領域866a〜dにボロン(B+)をイオン注
入する。次にレジスト膜868を全面除去して、Si3N4膜86
7a〜cをマスクとして、第8D図のように選択的にフィー
ルド酸化膜870a〜eを熱酸化により形成する。次に、Si
3N4膜867a〜cを全面除去、更に能動領域上の薄い酸化
膜869a及びbも除去して、新しいゲート酸化膜869a′及
びb′を再度、熱酸化により形成する(第8D図)。
更に、全面に減圧CVDにより、リン添加ポリSi膜を形
成し、レジストを塗布した後、本発明のいずれかの方法
により同レジスト膜をパターニング(露光プロセス・
4)し、そのレジスト膜をマスクとして、ゲート電極87
1a〜dをパターニングする(第8E図)。次にnウェル上
をレジスト膜873で被覆(露光プロセス・5)して、上
記各ゲート電極と自己整合的に、nチャネルFETのソー
ス・ドレインとなるべき領域872a〜eにイオン注入によ
りリン(P)イオンを注入する。この後、レジスト871b
を除去する。更に、同様にpウェル領域上をレジスト膜
で被覆(露光プロセス・6)し、先と同様にpチャネル
FETのソース又はドレインとなるべき領域872x及びyに
ボロン(B)をイオン注入する(第8F図)。更に、公知
のサイド・ウォール・プロセスにより、ゲート871a〜d
の周辺にサイド・ウォール875a〜dを自己整合的に形成
する。更に、第8F図に示すように、pチャネル部をレジ
スト874で被覆(露光プロセス・7)資、それらをマス
クとして、ヒ素(As)をイオン注入して、LDD(Lightly
Doped Drain)の高濃度領域をなすn型領域を形成す
る。その後、レジスト874を除去する。
更に、第8G図に示すように、減圧CVDにより全面にSiO
2膜876を堆積する。次に幅広の開口を有するレジスト・
パターンにより(露光プロセス・8)、メモリセルのビ
ット線と基板のコンタクトとなるコンタクト・ホールを
半自己整合的に形成する。更に全面にポリSi,WSi2,減圧
CVDSiO2を順に堆積し、フォトレジストを被着(露光プ
ロセス・9)し、ビット線877a及びbをパターニングす
る。ビット線を形成し、レジストを除去した後、全面に
減圧CVDによりSiO2膜を堆積し、ビット線側面を絶縁膜8
78で覆う(第8H図)。次にメモリセルのストレージ・ノ
ード電極と基板とのコンタクト・ホールをフォトレジス
トを被着して(露光プロセス・10)、SiO2膜878及び下
層の酸化膜をエッチングすることによって開口形成す
る。次に全面に、減圧CVDによりストレージ・ノード電
極となるべきポリSi膜を堆積する。更に全面のポリSi膜
にリン(P)をイオン注入し、活性化アニール(N2アニ
ール)処理し、フォトレジストを被着(露光レジスト・
11)して、第8H図のようにストレージ・ノード879a及び
bをパターニングする。その後、レジストを除去する。
更に、第8I図に示すように、キャパシタ絶縁膜となる
べきSi3N4膜を減圧CVDにより堆積する。次に、上記Si3N
4を一部厚さまで酸化処理する。更に、その上に、キャ
パシタ・プレートとなるリン添加ポリSi膜を堆積する。
次に、これらの膜上にレジスト膜を塗布して、それらを
パターニングした(露光プロセス・12)マスクにより不
要なポリSi及びSi3N4膜を除去して、キャパシタ絶縁膜8
80及びプレート881を形成する。その後、レジスト除去
を行なう。
更に、第8J図に示すように、レジスト膜でnチャネル
部を被覆(露光プロセス・13)し、pチャネル部のSiO2
膜878を除去する。次に、先のレジストを除去した後、
再度nチャネル部にレジスト膜882a及びbを被着(露光
プロセス・14)し、それをマスクとして、pチャネルFE
TのLDD構造の高濃度ソース・ドレイン領域となるべき領
域にボロン(B+)をイオン注入する。その後、レジスト
膜を全面除去し、活性化のためのN2アニールを行なう。
更に第8K図に示すように、全面にSiO2膜、BPSG膜を堆
積し、リフローにより平坦化を行なう。次に、フォトレ
ジストを被着して、パターニングを行なう(露光プロセ
ス・15)ことによりコンタクトホール884a〜eを形成す
る。次に、pチャネル部の上面をフォトレジストで被覆
(露光プロセス・16)しておいて、n型ソース・ドレイ
ンのコンタクト下部にイオン注入(リン)によりn+型の
n+コンタクト領域を形成する。上記レジストを除去し
て、nチャネル部をフォトレジストで被覆(露光プロセ
ス・17)しておいて、p型ソース・ドレインのコンタク
ト下部にイオン注入(B)によりp+型のp+コンタクト領
域を形成する。上記レジスト膜を除去して、イオン注入
層の活性化及びBPSG膜883a〜fのリフローのためのN2
ニールを行なう。
更に第8L図のように、全面に下地TiNバッファ層と配
線層WSi2(タングステン・シリサイド)をCVDにより被
着し、その上にフォトレジスト膜を塗布して、所望の形
状にパターニング(露光プロセス・18)し、それをマス
クとして、シリサイド配線885a〜cをドライ・エッチン
グにより形成する。その後、不要なレジスト膜を除去す
る。N2アニール処理する。
更に第8M図のように、PSG/SOG/PSGの構造を有する層
間PSG膜を堆積形成し、ポジ型レジスト・プロセスによ
り(露光プロセス・19)によりスルーホールとなるべき
場所以外をレジストで被覆した状態でドライエッチング
することによりスルーホールを形成する。その後、レジ
スト膜を除去する。
更に第8N図のように、Al−Iとなるべき下地TiN膜及
びAl配線層(Al99重畳%,Si1重畳%)を堆積し、その上
にネガ・プロセスにより(露光プロセス・20)レジスト
をAl配線となるべき部分上のみに残し、ドライ・エッチ
ングによりAl−I配線887a〜dをパターニング形成す
る。その後、レジスト膜を除去する。
更に第80図のように、プラスマSiO2/SOG(Spin−On−
Glass)/プラズマSiO2の3層からなる層間絶縁膜888を
堆積し、その上のスルーホールとなるべき部分以外をポ
ジ・プロセス(露光プロセス・21)によりレジストで被
覆した状態でドライ・エッチングによりスルーホールを
形成する。その後、レジストを除去する。次に、Al−II
となるべきAl配線層(Al99%,Si1%)を全面に被着し、
その上の配線となるべき部分のみにネガ・プロセスによ
り(露光プロセス・22)レジスト膜を被着する。それに
より、このレジスト膜をマスクとしてドライ・エッチン
グすることで、Al−II配線889a及びbを形成する。
更に、常圧PSG膜(ファイナル・パッシベーション)
を堆積し、その上のボンディング・パッドとなるべき部
分以外にポジ・プロセス(露光プロセス・23)によりレ
ジスト膜を被着する。このレジスト膜をマスクとして、
化学エッチングによりボンディング・パット用開口部を
形成する。
以上の各露光プロセスの内、寸法的にきびしい条件が
要求される露光プロセス・2,4,9〜11,15,及び18〜22に
対しては、本発明の各実施例の位相シフト法が有効であ
る。それらの内、第8P図に示すように、メモリアレー部
822a及びbと周辺回路823の属する平面間に大きな段差
を伴なう場合には、本発明の各実施例に示す多像面投影
露光法を活用することが有効である。又、露光プロセス
・9,18,20及び22のように周期配線を多く含む工程で
は、相互型開口(実施例・6の第6H図及び実施例・15の
第15A図〜第15F図など)のマスクを用いる位相シフト法
(位相反転シフト法)などが有効である。
(9)実施例・9 本発明のマスク・レイアウト作成上の考え方及び理論
的バック・グラウンドについて説明する。
第9A図は通常の位相シフトのないマスク上のεだけ
(ウェハ上換算距離)はなれた2つの開口からの光の場
合の振幅強度u(破線)及び同エネルギー強度I(実
線)をウェハ上の主面にそう座標Xについてプロットし
たものである。(数値計算値)このように、たとえば、
5:1の縮小投影を行なった時には、位相差φ−φ
△φが0又はそれと同等なときは、建設的干渉がおこ
り、実線Iの如くなり、ピークu1,u2は解像されない。
このような微細な近接物の投影系による解像の問題
は、レーレー(Rayleigh)によって次のように与えられ
る。すなち、2つの近接点の距離(ウェハ上換算)をδ
とすると: ここで、λは露光波長、NAiは像側の投影系のNA(開口
数)である。
たとえば、i線の場合を考えるとλ=0.365μm、例
えばNA=0.4となり、解像限界δは約0.56μmとなる。
従って、第9A図のように波長と同程度(例えばλの200
%〜50%)の寸法のパターンを投影しようとすると、2
本の線が合体して分離できないという問題が発生する。
一方、第9B図のように近接する2つの開口間の光束に
位相差π(又はそれと等価)を与える(位相反転シフト
法)と、原点付近でエネルギー強度Iにシャープなへこ
みがあらわれ、その結果、ピークは2つに解像される。
第9C図は、実施例・3のように主開口と副開口間の位
相差Δφをπ又はそれと等価な値以外にする多像面位相
シフト法の原理を説明するための模式図である。これ
は、縮小投影系の光学作用を大幅に簡略化したものであ
る。同図において、991は露光光束(波長λ)、914はマ
スク、921aは主開口(例えば第3C図(a)のBA)、921b
は副開口(例えば第3C図(b)のBB)、dは(ウェハ上
換算)それら開口間の距離、lはマスクと像面間の距
離、l1,l2は各開口からスクリーン903(像面又はウェ
ハ)までの光路長である。スクリーン上の光強度I
(x)は次のようにして定まる。
各開口による電解強度u1,u2は、波数k、位相φ1
とすると、 u1=Aexp〔−i(kl1−φ)〕 ……(9.2) u2=Bexp〔−i(kl2−φ)〕 ……(9.3) となる。合成光については、 これより、lの変化分をΔl、Δφ=φ−φとする
と、 となり、Δφを変化させると像面が変化することがわか
る。ただし、本モデルはラフ・モデルであり、詳細には
数値計算及び実験により補正及び確認が必要である。
(10)実施例・10 本実施例においては、本発明の各露光プロセスに適用
される投影露光用紫外光源とその周辺について説明す
る。
第10A図は利用できる露光照明系の諸特性をまとめた
図表である。同図表において、パーシャル・コヒーレン
ス(Partial Coherence)とは、一般にギリシャ文字
“σ”で表示され、その定義は、 である。ここで、NACは照明系コンデンサ・レンズのマ
スク側の開口数、NAOは露光投影レンズ系のマスク側の
開口数で、ここではNAO=0.4とする。本発明の露光に用
いる紫外光源としては、ここに示した以外にXe−Hg光源
の0.2〜0.3μm間のディープUVスペクトル(遠紫外)、
0.2μm前後のエキシマ・レーザ発光、上図に示した以
外のHgアーク発光等がある。
なお、本発明に用いる照明は、いわゆるケーラー照明
(Khler)の構造となっている。しかし、それ以外の
構成による照明でも可能である。
露光照明系の具体例については、第19A図に別途説明
する。
(11)実施例・11 ここでは、本発明の露光に用いる5:1縮小投影露光装
置の変形例(実施例・5に対応)を説明する。本例で
は、照明系及び露光投影系において、それぞれ同一のレ
ンズ系のみによって2つの分割光束を操作するためのレ
ンズ作用を行なうようにしているので、一対のレンズ系
を左右それぞれの光束にたいして用いた場合に問題とな
るようなレンズ系の収差の差異を考慮する必要がない利
点がある。本露光系はマスク側(物側)及びウェハ側
(像側)においてテレセントリックに構成された両側テ
レセントリック系である。
第11A図は本実施例のステッパの照明系及び露光投影
系の簡略化した模式断面図である。同図において、1102
は水銀のi線等を放出する光源、Lは初期光束、1104は
ケーラー照明を構成するコンデンサ・レンズ等の照明光
学レンズ系、L1,L2はハーフ・ミラーにより同一の均一
な強度で分離された主光束及び副光束、1114aは主マス
ク、1114bは副マスク、1140aは光路長制御室(主光束に
体するもの)、1140bは副光束に対する光路長制御室、
L′は合成光束、1115は投影レンズ系、1103は被露光ウ
ェハである。
本方法では各種の収差に差が出やすいレンズ系を両光
束L1及びL2について共通としているので、同時露光可能
な面積を大きくとることができる。又、1回で露光でき
るフィールド全体にわたって位相をずれを所望の値に調
整することができ、そのために、高い解像力を得ること
ができる。
なお、本実施例は第11A図のものに限定されず、たと
えば、2つの独立な光源系を利用することもできる。そ
の場合にも、下半分(マスク以降)の光学系内におい
て、主及び副光束についての主要なレンズ系1115が共通
なので、それぞれの一対のマスク上のパターンの転写特
性に対する両光学系の収差の差異に基づく悪影響を最小
限におさえることができる。
更に、本装置は2つのマスク上のパターンを同時に一
つのウェハ上に転写する露光方法の全てに適用可能であ
る。
また、第11A図において簡略化した光学構造について
は、第5A図及び第5B図とほぼ同一である。相異する部分
は、前段レンズ群562a及びbにあたるものが、本実施例
にはなく、第5A図の515に相等する位置に設けられた両
側テレセントリックな投影レンズ系1115があるところだ
けである。
(12)実施例・12 ここでは本発明のマスクを検査するためのマスク欠陥
検査装置について説明する。
第12A図はマスク検査装置の簡略化した模式断面図で
ある。同図において、1252はe線(546nm)の単色光ソ
ース、Lは初期検査光束、L1及びL2は上記露光装置と同
様に等強度で均一に分割された分割検査光束のそれぞれ
主光束及び副光束、M1及びM2は被検査マスク、1240a及
びbは光路長制御室、1265は1:1投影レンズ系、L′は
合成検査光束、1266は光検出器である。
なお、投影レンズ1265は、必要ならば1より大きい倍
率のものでもよいし、縮小するものでもよい。しかし、
縮小の場合は当該投影レンズ系が随伴パターンを解像で
きなければならない。
次に、本装置の動作を説明する。第1に被検査マスク
M1がオン・マスク位相反転シフト用のマスクで、基準マ
スクM2がそれと同一の開口パターンを有するが、シフタ
・パターン(随伴パターン及び相補パターン)部に位相
シフト処理がされていないもの、すなわち、位相シフト
膜が形成されていないものの場合を説明する。この場合
は、光路制御手段1240a及びbを調整して、光路L1及びL
2を等しくすると(2nπの位相差でもよい)、合成像で
は、正常な場合は全くシフタ・パターンが見えないこと
になる。一方、位相シフト膜の厚さが異常な場合は、そ
の部分が明部となって検出器1266によって検出される。
この場合、対応する主パターンは明部として結像するの
で、欠陥部と主パターンの相互関係が明確に把握されえ
る。
第2にマルチ・マスク位相反転シフト用のマスク検査
において、被検査マスクM1,M2がそれぞれ主マスク及び
副マスクの場合について説明する。この場合、光路長制
御手段1240a及びbを調整して、2つの光路L1,L2間で位
相差が0又はそれと等価になるように設定すると、像面
には主パターンと副パターン(随伴パターン)の両方の
合成パターンが結像される。従って、その合成パターン
とマスクの設計パターン情報を電気的に比較して欠陥を
総合的に判定することができる。
第3にマルチ・マスク位相反転シフト用のマスク検査
(位相差がπ以外のものも含む)において、被検査マス
クM1,M2が両方とも露光投影系によっては解像しえない
随伴パターンを有する同一パターンであるべきマスク同
志である場合について説明する。この場合、光露長調整
手段1240a及びbを調整して位相差をπ又はそれと等価
な値に設定すると、正常な随伴パターンの合成像は消滅
するか又は一般の場合と比較して微弱なものとなる。一
方、異常パターンがあると、その部分だけ説明な明部と
なる。
(13)実施例・13 本実施例はDRAM等のメモリICの如く、表面に高低差の
あるチップ領域を有するウェハの縮小投影露光に適用し
て有効な技術に関する。
第13A図は同実施例のステップ・アンド・リピート型
5:1縮小投影露光装置の簡略化正断面図(光学系)であ
る。同図において、1302a,bはそれぞれ独立な同一波長
の単色光源(例えばi線)、L1,L2はそれぞれ主光束及
び副光束、1304a,bはそれぞれ主及び副露光照明レンズ
系(ケーラー照明)、1314aは盆地(メモリICの場合で
は周辺回路)を露光するための主マスク、1314bは高原
(メモリの場合はメモリ・セル又はメモリ・マット部)
を露光するための副マスク、1334i及び1334jはチップ上
の高原部に対応する遮蔽部、1334kはチップ上の周辺回
路パターンに対応する主パターン部、1344kはチップ上
の盆地部に対応する遮蔽部、1344i及びjはチップ上の
メモリ・マットに対応する副パターン部、L′はハーフ
・ミラーによる合成光束、1315は物側及び像側がテレセ
ントリックに構成された縮小投影レンズ系、1303は被露
光ウェハ、1313i及びjは高原(メモリ・マット部)、1
313k又は1324は盆地(周辺回路部)である。
第13b図は露光の単位ステップに対応するウェハ上の
領域の配置を示す上面図である。同図において1313と破
線で囲む領域は単位ステップにより露光される全領域、
すなわち、単位露光領域、1321及び1322は、それぞれ第
1及び第2のチップ領域、1323及び1324はそれぞれのチ
ップ領域の周辺回路部、1313kは盆地又は谷間にあたる
主露光部(破線で区切られた長細い長方形の部分)、13
13i及びjは(破線で区切られた両側)高原又は台地に
あたる副露光部である。
次に本発明の縮小投影露光装置の動作を説明する。本
方式では、露光領域1313は2つのマスク1314a及び1314b
にわけられる。これは、たとえば、メモリマット領域13
13i及びj、並びに周辺回路部1313kにあたる。これらの
領域には、通常図に示す(第13A図)ような、段差を伴
う場合が多い。このような場合には、それぞれの領域を
別々のマスク上のパターンとし、それらのマスクを別々
にZ軸(光軸と同じ)方向に移動させて、各領域の像が
ウェハ上のレジスト膜の各々対応する平面に結像するよ
うに調整した状態で同時に露光する。
この場合、光源には同一波長の光源ランプ等を複数個
用いるが、両方の波長に差があると、投影レンズ系1315
の色収差の影響が出るので、これを回避するためには、
実施例・12のように単一の光源からの光束を分割するよ
うにしてもよい。
なお、本ステッパでは投影レンズ系1315を光束L1,L2
について共通とするとともに、両側(物側及び像側)テ
レセントリックな構成としているので、各マスクのZ軸
方向への微小な移動によって、その倍率を変化させるこ
となく、その結像位置を変化させることができる。
(14)実施例・14 本実施例は同一マスク上の所定の部分に位相を反転さ
せるための透明膜を形成して行なう位相シフト露光法
(本願においては、「オン・マスク位相シフト法」と呼
称する。)を適用したものである。
第14A図は同実施例のステップ・アンド・リピート方
式5:1縮小投影露光装置の簡略化正断面図(光学系)で
ある。同図において、1402a及びbは相互に独立なi線
等の単色露光光源、L1及びL2は主光束及び副光束、1404
a及びbはケーラー照明を構成する照明レンズ系、1414a
及びbは、低地(ウェハ上の)部分の所定のパターンを
露光するための主マスク、1414bはウェハ上の高地部分
の所定のパターンを露光するための副マスク、1414x及
びyは合成石英マスク基板、1414m及びnはクロム遮光
部、1414p及びqはパターンに対応する主開口部、1414s
及びtは位相シフタに対応する開口部上に設けられた位
相反転用透明膜、L′はハーフミラーによる合成光束、
1415は物及び像側の両側がテレセントリックに構成され
た5:1縮小投影レンズ系、1413kはウェハ上(ウェハは14
03)の低地部分、1413iはウェハ上の高地部分である。
第14B図はウェハ1403上で単位露光領域を示し、本発
明の露光方法を説明するための上面図である。同図にお
いて、1413は単位露光領域、1421及び1422はメモリなど
のチップに対応するチップ領域、1423及び1424はそれぞ
れのチップ上の低地に対応する周辺回路部等、1451aは
第14A図に示す如く開口部1414pが設けられている部分、
1451bは同様に開口部1414qが設けられている部分であ
る。
第14C図は先の低地部及び高地部の所定のパターン部1
451a及びbが孤立Al配線のような長細いパターンの場合
のマスクの具体例を示すマスクの平面図である。本マス
クは、ネガ型レジスト・プロセスに対応する。同図にお
いて、1414p及び1414qは、それぞれAl配線に対応する開
口パターン、1414g及びhは、それぞれシフタに対応す
るスリット状開口パターン、1414s及びtはその上に形
成された位相反転膜である。
本実施例のステッパの動作等については前記実施例・
13と全く同じであるので省略する。本実施例では、段差
を有する2つの領域を同時にオン・マスク位相シフト法
により露光できるので、先の実施例・8に示すような段
差の大きいDRAM等の微細寸法で、通常のプロセスでは解
像できないような露光工程に適用して有効である。本方
法は、あらゆるタイプのオン・マスク位相シフト法に有
効である。
(15)実施例・15 本実施例は、本発明のマルチ・マスク位相シフト法又
はオン・マスク位相シフト法を応用した周期又は概周期
Al配線パターン等の形成方法に関する。
第15A〜C図は本実施例15A〜Cの対象となるAl周期パ
ターン(ウェハ上)の概略を示すウェハ上面図である。
第15A図において、1503はウェハ上面、1553は特異パタ
ーン、1559及び1560は隣接パターン、1551及び1552は残
余の周期パターンである。第15B図において、1556は特
異パターン、1561及び1562はその隣接パターン1554及び
1555は残余の周期パターン、1503はウェハ上面である。
第15C図において、1558は周期Al配線パターンの端部に
あたる特異パターン、1557は残余の周期パターン、1503
はウェハ上面である。
第15D図は上記の第15A図に対応するマスク上のレイア
ウト又は重畳レイアウト図であり、実線は主マスクの開
口パターンの境界を示し、破線は副マスクの開口パター
ンの境界を示す。オン・マスク位相シフト・マスクの場
合は、実線が位相シフト量“0"の開口パターン、破線が
位相シフト量“π”の開口パターンに対応する。寸法は
第15D図〜第15F図については、Al線幅が0.3〜0.4μm、
各図形は等倍で描かれている。
第15D図において、(以下、主にマルチ・マスク位相
反転シフト法の場合について説明する)1514は石英マス
ク基板、1559aは主マスク上のAl線1559に対応する主開
口パターン、1559bはそれに随伴した副マスク上のシフ
タ・パターン、1553bはAl線1553に対応する副マスク上
の主開口パターン、1560aはAl線1560に対応する主マス
ク上の主開口パターン、1560bはそれに随伴した副マス
ク上のシフタ・パターン、1559cは両側のAl線に対応す
る開口1559a及び1560aから当距離にあることから生じる
ことがあるゴーストを打消すための補助開口パターンで
ある。
第15E図は先の第15D図と同様な第15B図に対応するマ
スク・レイアウト図である。同図において、1514はマス
ク基板、1556aは第15B図のAl線1556に対応する主開口部
(主マスク上の)、1556b及びb′はそれに随伴する副
マスク上のシフタ・パターン、1561b及び1562bはそれぞ
れ1561及び1562に対応する副マスク上の開口パターンで
ある。
第15F図は先の第15D図及び第15E図と同様な第15C図に
対応するマスク・レイアウト図である。同図において、
1558aは第15C図の端部Al配線1558に対応する主マスク上
の主開口部、1558bはそれに対応する副マスク上のシフ
タ・パターン、1557bは内側のAl線1557の一つに対応す
る副マスク上の主開口部、1514はマスク基板である。
次に、これらのマスクの使用方法について説明する。
まず、第15C図及び第15F図について説明する。このよう
な密集周期パターンでは、第6H図のタイプのマスク・レ
イアウトを用いるが、この場合、周期パターンの端部で
は、第9B図の振幅分布から推察されるように、端部Al線
1558の外側半分については、隣接するシフタ・パターン
(相補主パターン)がないため、線幅がブロードになっ
てしまう。そこで、その不要な広がりをキャンセルする
ように付加的な随伴開口パターン(シフタ)1558bを設
ける。
次に第15B図及び第15E図の場合を説明する。このよう
な周期パターンにおいて、第6H図の如く交互に“π”等
はそれと等価な位相シフトをもつマスク・レイアウトを
使用するが、第15B図の如く一本だけ突出しているよう
な場合又は、数本(又は一本)ごとに突出している場合
には、その突出部のAl配線等1556が先と同じ理由で、不
所望に太くなるという問題がある。これを避けるために
シフタ・パターン1556b及びb′を設けている。
次に第15A図及び第15D図の場合を説明する。このよう
な周期パターンにおいても第6H図の如く交互に“π”
(又はそれと等価)の位相シフトをもつマスク・レイア
ウトを使用するが、第15A図の如く一本だけが短い場合
(一本ごと又は数本ごとに短い場合も同じ)には、その
両側のAl配線等1559及び1560のそれぞれの内側が不所望
に太くなるという第1の問題が発生する。更に第9B図に
示す振幅の谷間が重なるような寸法のときは、それらの
中間にゴーストが現われるという第2の問題が発生す
る。この第1の問題を解決するために随伴シフト・パタ
ーン1559b及び1560bを設けている。又、第2の問題を解
決するために、補助パターン1559c(補助随伴パター
ン)を設けている。
以上説明した以上の技法は、以下のプロセスの密集パ
ターン部に適用すると特に有効である。すなわち、第7I
図におけるプロセス・7P2,7P4,7P7,7P10,及び及び7P1
2、実施例・8における露光プロセス・2,4,9,11,18,20,
及び22等である。なお、マスク及び露光の方式は、オン
・マスク位相シフトでもマルチ・マスク位相シフトのど
ちらでもよい。
(16)実施例・16 本実施例は本発明のウェハの露光に用いるフォト・レ
ジストの説明である。レジストは露光に用いる単色紫外
光源の波長によって、第16A図のうちから選択すること
ができる。
レジストは、例えば、0.6μmの厚さにスピン・コー
タにより、ウェハの上主面の全面に均一に塗布する。
(17)実施例・17 本実施例はペア・マスク又はマルチ・マスク位相シフ
ト法に用いるマスクの改良に関するものである。
第17A図は同法によるステップ・アンド・リピート型
5:1縮小投影露光装置の光学系の主要部の略式断面図で
ある。同図において、1702はHgランプ等のi線等の紫外
単色光源、1704はケーラー照明を形成する照明光学レン
ズ系、Lは照明光、L1及びL2は分割照明光、1714a及び
bは主分割光及び副分割光に対応する主マスク及び副マ
スク、1751aは第1の孤立パターンに対応する第1の主
開口パターン、1754bは第2の孤立パターンに対応する
第2の主開口パターン、1752a及び1753aは上記第2の主
開口パターンに付随した第2の副開口パターン(すなわ
ち、シフタ)、1755b及び1756bは上記第1の主開口パタ
ーンに随伴した第1の副開口パターン、1740a及びb
は、それぞれ第5C図に示すような光路長調整手段又は同
調整室、L′は合成光、1715は5:1縮小投影レンズ系、1
703は被露光ウェハ、1709は上記ウェハ1703上に均一に
塗布されたフォト・レジスト膜である。
第17B図は、多数の孤立パターンに対応する主開口パ
ターンがどのように主マスク及び副マスク上に分配され
るかを示す重ね合せマスク平面レイアウト図である。同
図において、1714b上に1714aを重ねたときのマスク基
板、1733は同時露光されるパターン部(ワン・ショット
分)、破線の正方形内の実線による円は主マスク1714a
上の各主開口パターン、破線による円は副マスク1714b
上の各主開口パターンである。
このように、主開口パターンを両マスク上に均等に分
布させることによって、両マスクの露光光による加熱を
ほぼ同一かつ均一にすることができる。
(18)実施例・18 第18A図は、本発明の一実施例の多マスク位相シフト
法(ペア・マスク・フェーズ・シフト法)を実施するた
めのステップ・アンド・リピート方式5:1縮小投影露光
装置(ステッパ)の露光光学系の模式正断面図である。
同図において、1802はHgランプのi線の如き露光用光源
(詳細は実施例・10)、Lは原露光光束、L1は分割され
た主露光光束、L2は同じく分割された副露光光束、1851
は光分割用ハーフミラー1806を収納するプリズム、1840
は第2A図の205、第5C図、又は以下の例に示すような位
相調整又は光路長調整手段すなわちシフタ、1808a及び1
807bはそれぞれ主光束及び副光束用ミラー、1804a及び1
804bはそれぞれケーラー照明(Khler)を形成するコ
ンデンサー6を収納するプリズム、1840は第2A図の20
5、第5C図、又は以下の例に示すような位相調整又は光
路長調整手段すなわちシフタ、1808a及び1807bはそれぞ
れ主光束及び副光束用ミラー、1804a及び1804bはそれぞ
れケーラー照明(Khler)を形成するコンデンサーレ
ンズ、1814a及びbはそれぞれ主及び副マスク、1854は
合成用ハーフミラー1813を収納する合成用プリズム、
L′は合成用光束、1815は5:1縮小投影レンズ系で物及
び像側の両側においてテレセントリックに構成されてい
る。1803は被露光ウェハ、1881は第5A図及び第19A図に
示すようなウェハ・ステージである。
本実施例においては、ウェハを貫通する主露光光軸と
光源を貫通する主照明光光軸が直交しているので、主及
び副分割光の光路をほぼ対称に構成することが比較的簡
単に行なえる。
なお、本装置は、位相シフト法に限らず、本願の他の
実施例に示した2つのマスクを用いる露光方法に広く適
用できることは、いうまでもない。
(19)実施例・19 本実施例では、本発明のペア・マスク位相シフト法
(マルチ・マスク位相シフト法)を実施するための露光
照明系の具体例と露光光学系の他の一つの例を説明す
る。
第19A図は本実施例のステップ・アンド・リピート型
5:1縮小投影露光装置の露光光学系の模式正断面図であ
る。同図において、1902は超高圧水銀ランプ、1982は楕
円面鏡、Lは原露光照明光束、1983は第1反射鏡(例え
ばAlミラー)、1985はシャッタ、1986はフライアイ・レ
ンズ、1987はアパーチャ、1988はフィルタ(例えばショ
ート・カット・フィルタ)、1984は第2反射鏡(例えば
コールド・ミラー)、1904はケーラー照明を構成するコ
ンデンサ・レンズ、1906は原露光光束Lを主及び副露光
光束L1,L2に分割するためのハーフミラー、1940は他の
実施例に示す光路長調整手段又は位相シフト板(第2A図
の205、第5A図の540a,bその他)、1907bは副光束L2に対
する偏向鏡、1914は主パターン及び副パターンを搭載し
たマスク、1961は他の例と同様にマスクを保持してXYZ
及びθ方向更には傾きの調整を行なうマスク・ホール
ダ、1961cはその中央の開口部、1964a及びbは主及び副
光束に対応するそれぞれの物側投影レンズ系、1949aは
主光束L1に対する偏向鏡、1913は主光束L1と副光束L2
合成して合成光L′とするための合成用ハーフミラー、
1954はハーフミラーを収納するための合成用プリズム、
1915は先の物側レンズ系1964a及び1964bとは別に物側及
び像側の両側テレセントリック(実施例・11同様)に構
成された5:1縮小投影レンズ系の一部をなす像側レンズ
系、1903は被露光ウェハ、1976はθ駆動テーブルを兼ね
るウェハ吸着台、1977は上下方向すなわちZ軸移動台、
1979は水平方向の一方向すなわちX軸移動台、1980は水
平方向の他の方向すなわちY軸移動台である。
本実施例では、マスク基板が単一なので、主及び副マ
スク間での合せが不要となる。
(20)実施例・20 本実施例では、他の実施例で示した光路長調整手段又
はシフタ板として使用できる2次元局所可変シフタ板に
ついて説明する。
第20A図は本実施例の可変シフタを第19A図のシフト板
1940と置換又はそれに追加したときの、ステッパの簡略
化正断面図である。同図において、2002は第10A図及び
第19A図に示すような紫外又は遠視外光源、Lは原露光
光束、2091は原露光光束のフィールド上の座標(x,y)
の位相を測定するための位相検出器すなわちスキャナ、
2006は原露光光束Lを主光束L1と副光束L2に分割するた
めのハーフミラー、2040は主光束L1の座標(x,y)の位
相と副光束L2の同座標の位相との差Δφ(x,y)を局所
的(各微小部分について)に所望の値に設定するための
2次元可変位相シフト板又はシフタ、L1(x,y)及びL2
(x,y)で各光束L1及びL2の座標(x,y)の部分を示す。
2014は、一枚のマスク上の隔離した場所に主パターン及
び副パターンを搭載したマスクであり、図はマスクの各
部の厚さが異なり、マスク通過の際の位相のずれが座標
(x,y)に依存することを誇張して示す。2049aは主光束
L1のための偏向ミラー、2013は主光束L1及び副光束L2
合成してL′を得るための合成用ハーフミラー、φ
(x,y)及びφ(x,y)はそれぞれ合成直前の基準面
におけるL1(x,y)及びL2(x,y)の位相、2015はそれ単
独で又は他のレンズ群とともに5:1縮小投影系を構成す
る投影レンズ系で物側及び像側の両側においてテレセン
トリックに構成されている。2003は被露光半導体ウェ
ハ、2092はスキャナ2091により検出した座標(x,y)の
分割光間の位相差Δφ(x,y)データに基づいて、全露
光フィールド(単位ショット)にわたって位相差Δφを
一定均一な値に可変シフタ2040を制御するための可変シ
フタ制御回路である。
第20B図は前記第20A図の可変シフタ2040の一主面の拡
大図である。同図において、2040aは多数の正方形透明
電極、2041は電極のない間隙部である。この間隙部の幅
をウェハ上での最少解像寸法に対応する寸法以下に設定
すると、この間隙部に帰因するノイズを低減するのに有
効である。先の正方形電極の一辺は、例えば20μm〜20
0μm程度である。更に光路上での可変シフタ2014の位
置は、それによって位相のばらつきを補償すべき光学部
材の光軸上の近傍にすることがのぞましい。すなわち、
単一ショット内の位相のばらつきの最大の原因がマスク
基板である場合は、マスクの近傍の光軸上に配置するこ
とが効果的である。
第20C図は上記第20B図の可変シフタのX−X断面図で
ある。同図において、2042はポッケルス(Pockels)効
果を有する電気光学結晶で第20D図に示すもののうちの
いずれか一つ、2040a及びbは対抗する正方形透明電極
(セグメント)、2043は透明絶縁膜である。この絶縁膜
2043中に各セグメントに対して独立に所望の電圧を印加
できるように最少解像寸法(ウェハ上換算で)以下の幅
の透明配線が形成されている。先の可変シフタ制御回路
2092は、これらの配線を介して、多数のセグメントの電
圧を制御することによって、単一ショットすなわち単一
ステップ露光域内における位相差Δφのばらつきの補償
を行なう。
(21)本願の記載を補足するための文献 オン・マスク位相シフト露光法に関する論理的説明、
マスクの作成方法、パターンの計算法、実験データ等に
ついては、以下に記載されているので、それをもって本
願実施例の記載となす。すなわち、日本特願昭63−2953
50号(昭和63年11月22日出願)及び日本特願平1−2572
26号(平成1年10月2日出願)並びに、それに対応する
米国特許出願07/437,268(1989年11月16日出願)、日本
特公昭62−50811号、「日経マイクロデバイセズ」1990
年5月号74〜75頁、レベンスンらの「インプルービング
・レゾルーション・イン・フォトリソグラフィー・ウィ
ズ・ア・フェイズ・シフティング・マスク」アイ・イー
・イー・イー・トランサクション・オン・エレクトロン
・デバイセズED−29巻12号1982年12月発行1828−1836頁
(“Improving Resolution in Photolithograph with a
Phase−Shifting Mask",Levenson et al,IEEE Transac
tion on Electron Devices,vol.ED−29,No.12 December
1982,P.1828−1836)、伊藤らの「1μmプロセス用フ
ォトマスクパターンの投影像歪み補正」日本電子通信学
会論文誌1985年5月vol.J 68−CNo.5第325〜332頁であ
る。
日本特開昭62−171123号には高圧水銀ランプ等を用い
た露光照明系が開示されているので、これをもって本願
実施例の記述となす。
日本特開昭61−22626号には、両側テレセントリック
構造の投影レンズ系の構成が示されているので、これを
もって本願実施例の記述の一部とする。
日本特開昭61−43420号には、電子線を用いたマスク
の作成技術が開示されているので、これをもって本願実
施例の記述の一部となす。
[発明の効果] 本願において開示される発明のうち、代表的なものに
よって得られる効果を簡単に説明すれば、下記のとおり
である。
マスクパターンを半導体ウエハ上に露光いてパターン
を形成する半導体装置の製造方法において、“L"字型の
開口のコーナ内側のように光の干渉によりパターンが膨
張して露光されてしまうような部分は、その近傍に補助
光遮蔽パターンが設けられ、光量が調整されているの
で、パターン精度の良い半導体装置を製造することがで
きる。
【図面の簡単な説明】
第1A図は本発明の実施例・1のIである露光装置に設け
られた位相シフト機構の全体図、 第1B図は、本発明の上記実施例であるマスクの拡大断面
図、 第1C図(a),(b)は、このマスクに形成された一対
の回路パターンの平面図、 第1C図(c)は、この一対の回路パターンを合成して得
られる回路パターンの平面図、 第1D図(a)〜(g)は、第1C図(a),(b)に示す
回路パターンの透過領域を透過した光の振幅、強度をそ
れぞれ示す説明図、 第1E図(a),(b)は、このマスクに形成された一対
の位置合わせマークの平面図、 第1E図(c)は、この一対の位置合わせマークを合成し
て得られる回路パターンの平面図、 第1F図(a),(b)は、本発明の実施例・1のIIのマ
スクに形成された一対の回路パターンの他の例を示す平
面図、 第1F図(c)は、この一対の回路パターンを合成して得
られる回路パターンの平面図、 第1G図(a)〜(g)は、第1F図(a),(b)に示す
回路パターンの透過領域を透過した光の振幅、強度をそ
れぞれ示す説明図、 第1H図(a),(b)は、本発明の実施例・1のIIIの
マスクに形成された一対の回路パターンの他の例を示す
平面図、 第1H図(c)は、この一対の回路パターンを合成して得
られる回路パターンの平面図、 第1I図(a)〜(e)は、第1H図(a),(b)に示す
回路パターンの透過領域を透過した光の振幅、強度をそ
れぞれ示す説明図、 第1J図(a)〜(d)は、従来のマスクの透過領域を透
過した光の振幅、強度をそれぞれ示す説明図、 第1K図(a)〜(d)は、透明膜を設けた従来のマスク
の透過領域を透過した光の振幅、強度をそれぞれ示す説
明図である。 第2A図は本発明の実施例・2である露光光学系の要部構
成図、 第2B図(a),(b)はそれぞれ第2A図のマスクのパタ
ーン構成の一例を示す要部平面図、(c)はそれらパタ
ーンによって作られる所望パターンの平面図、 第2C図(a),(b)はそれぞれ第2A図のマスクのパタ
ーン構成の一例を示す要部平面図、(c)はそれらパタ
ーンによって作られる所望パターンの平面図、 第2D図(a),(b)はそれぞれ第2A図のマスクのパタ
ーン構成の一例を示す要部平面図、(c)はそれらパタ
ーンによって作られる所望パターンの平面図、 第2E図(a)〜(g)は第2B図のマスクの透過領域を透
過した光の振幅及び強度を示す説明図、 第2F図(a)〜(h)は第2C図のマスクの透過領域を透
過した光の振幅及び強度を示す説明図、 第2G図(a)〜(g)は第2D図に示したマスクの透過領
域を透過した光の振幅及び強度を示す説明図、 第2H図はマスクの断面図、 第2I図(a)〜(c)は、本発明の装置に使用するパタ
ーンの位置合わせ方法の説明図、 第3A図は本発明の実施例・3に係るステップ・アンド・
リピート型5:1縮小投影露光装置の露光光学系の概要を
示す模式正断面図、 第3B図は、本発明の上記実施例の周期的又は準周期的ラ
イン・アンド・スペース・パターンに対応するマスクの
断面図、 第3C図(a)は、上記実施例の段差を有する周期パター
ンに対応する主マスク・パターン(ポジ・マスク)、 同図(b)は、同様にサブ・マスク・パターン、 同図(c)は、合成開口パターンの平面図、 同図(d)は、被露光ウェハ上の製造途上にある半導体
集積回路装置の周期段差部の断面図、 第3D図は上記実施例のL1,L2の位相差φを(2n+1)π
より前後にずらせた場合の主及びサブ・パターンに対応
する像面のずれの様子を示す線図、 第3E図(a)は上記実施例の位相シフト合せ用マークの
内、主パターン部に形成されたものを示す平面図、 第3E図(b)は、同サブ・パターン部に形成された位相
合せ用開口パターンの平面図、 第3E図(c)は、これらの合成時の投影パターンであ
る。 第4A図は本発明の実施例・4のステッパ装置の模式断面
図である。 第5A図は、本発明の実施例5のステップ・アンド・リピ
ート型5:1縮小投影露光装置の露光投影光学系の模式正
断面図、 第5B図は上記同装置の露光光源及び照明(露光用)光学
系の模式正断面図、 第5C図は同装置の位相差設定手段の拡大断面図、 第5D図は同装置のウェハ保持部の上面図である。 第6A図は本発明の実施例・6に係る孤立帯状パターンに
対応するマスク・パターン平面図、第6B図は本発明の実
施例・6に係る孤立正方形パターンに対応するマスク・
パターン平面図、 第6C図は、上記第6B図の変形例に係る孤立正方形パター
ンに対応するマスク・パターン平面図、 第6D図は本発明の実施例・6に係る「L」字型パターン
に対応するマスク・パターン平面図、 第6E図は上記第6D図の変形例に係る「L」字型パターン
に対応するマスク・パターン平面図、 第6F図は、本発明の実施例・6に係る屈曲孤立帯状パタ
ーンに対応するマスク・パターン平面図、 第6G図は上記第6F図の変形例に係る屈曲孤立帯状パター
ンに対応するマスク・パターン平面図、 第6H図は本発明の実施例6・に係る等周期帯状パターン
に対応するマスク・パターン平面図である。 第7A図は本発明の実施例・7に係る帯光ステップを示す
ウェハ上面図、 第7B図は本発明の実施例・7に係る露光方法における単
位露光領域を示す平面図、 第7C〜E図は本発明の実施例・6に係るポジ・プロセス
を示すフロー断面図、 第7F〜H図は本発明の実施例・7に係るネガ・プロセス
を示すフロー断面図、 第7I図は本発明の実施例・7に係るツイン・ウェルSRAM
プロセスにおけるフォトリソグラフィ工程を示す全体フ
ロー図、 第7J〜P図は本発明の上記第7I図に対応するSRAMのウェ
ハ工程のフロー断面図、 第7Q図は上記SRAMのチップ領域の平面レイアウト図であ
る。 第8A〜O図は本発明の実施例・8に係るDRAMのウェハ工
程を示すフロー断面図、 第8P図は上記DRAMのチップ領域の平面レイアウト図、 第8Q図は上記DRAMのメモリ・セル領域の単位並進周期の
平面レイアウト図である。 第9A図は近接したパターンの位相が同位相である場合の
光の振幅強度及びエネルギー強度の分布を説明するため
のグラフ、 第9B図は上記第B図と同様に位相が180゜(相対的に)
異なる場合の同分布グラフ、 第9C図は本発明の縮小投影の原理を説明するための光学
系の模式断面図である。 第10A図は本発明の露光方法に用いる露光用単色光源の
諸条件を示す図表である。 第11A図は物側のテレセントリック構成を利用して、投
影レンズ系を全て共通にした本発明の実施例11の5:1縮
小投影露光装置の簡略化正断面図である。 第12A図は本発明の実施例・12のマスク検査装置の簡略
化正断面図である。 第13A図は相互にコヒーレントでない2つの光源を用い
る本発明の実施例・13のステップ・アンド・リピート型
5:1縮小投影露光装置の簡略化正断面図である。 第13B図は上記第13A図の露光方法によって露光される単
位露光領域のレイアウトを示すマスク又はウェハ平面図
である。 第14A図は本発明の実施例・14の露光方法の説明のため
の(相互にコヒーレントでない光源を使用する)ステッ
プ・アンド・リピート型縮小投影露光装置の簡略化正断
面図、 第14B図は上記第14A図の方法における単位露光域(マス
ク又はウェハ)の平面レイアウト図、 第14C図は上記第14A図の方法に使用するマスクの平面パ
ターン図である。 第15A図は本発明の実施例・15の準周期パターンに対応
するウェハ上のパターン平面図、 第15B図は上記実施例の他の準周期パターンに対応する
ウェハ上のパターン平面図、 第15C図は上記実施例の更に他の準周期パターンに対応
するウェハ上のパターン平面図である。 第15D図は上記第15A図のウェハ上のパターンに対応する
オン・マスク又はマルチ・マスク位相シフト法における
マスクの平面レイアウト図又は重畳平面レイアウト図で
ある。 第15E図及び第15F図はそれぞれ第15B図及び第15C図に対
応する同様な平面レイアウト図である。 第16A図は本発明の実施に使用されるフォトレジストの
一覧図表である。 第17A図は本発明の実施例・17に係る随伴パターンを2
つのマスク上に相互に分割搭載する露光方法を示すステ
ップ・アンド・リピート型5:1縮小投影露光装置の簡略
化正断面図、 第17B図は同方法を説明するための重畳マスクパターン
図である。 第18A図は本発明の実施例・18に係る簡易型マルチ・マ
スク・ステッパの正断面図である。 第19A図は本発明の各実施例の露光装置の個別照明光源
の構成を説明するため及び実施例・19に係る単一マスク
基板によるペアマスク(パターン)露光装置(ステッ
パ)の正断面図である。 第20A図は本発明の実施例・20に係る二次元位相合せ装
置の全体構成図、 第20B図は同二次元位相シフト板の上面図、 第20C図は同二次元位相シフト板の断面図、 第20D図は同位相シフト板に用いる電気光学効果を有す
る結晶の一覧図表である。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】マスク基板上に形成された光遮蔽領域内に
    ある第一光透過パターンと前記第一光透過パターンの近
    傍に設けられ、前記第一光透過パターンを通する光に対
    し位相が反転する第二光透過パターンとを有する光学マ
    スクを用い、縮小投影露光装置により半導体ウエハ上の
    フォトレジスト膜に露光して回路パターンを形成する工
    程を含む半導体装置の製造方法であって、 前記フォトレジスト膜において光の干渉により露光量が
    過剰となる領域に対応する前記第一光透過パターン内の
    パターン周辺領域の近傍に、補助光遮蔽領域を設け、前
    記第一光透過パターンを透過する光の一部を遮ることを
    特徴とした半導体装置の製造方法。
  2. 【請求項2】前記フォトレジスト膜において露光量が不
    足となる領域に対応する前記第一光透過パターン外のパ
    ターン周辺領域の近傍に、補助光透過領域を設け、前記
    第一光透過パターンを透過する光の一部を強調すること
    を特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】前記第一光透過パターンはL字型であり、
    前記第一光透過パターンの中の角部もしくは角部近傍
    に、解像度以下の大きさの前記補助光遮蔽領域を形成す
    ることを特徴とする請求項1又は2記載の半導体装置の
    製造方法。
  4. 【請求項4】前記第二光透過パターンは解像限界以下の
    大きさであることを特徴とする請求項1乃至3の何れか
    に記載の半導体装置の製造方法。
JP24710090A 1990-03-20 1990-09-19 半導体装置の製造方法 Expired - Lifetime JP3164815B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP24710090A JP3164815B2 (ja) 1990-09-19 1990-09-19 半導体装置の製造方法
US08/026,200 US5298365A (en) 1990-03-20 1993-02-26 Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US08/219,726 US5455144A (en) 1990-03-20 1994-03-29 Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US08/483,983 US5667941A (en) 1990-03-20 1995-06-07 Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US08/478,023 US5753416A (en) 1990-03-20 1995-06-07 Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US08/896,139 US6153357A (en) 1990-03-20 1997-07-17 Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US09/567,158 US6309800B1 (en) 1990-03-20 2000-05-09 Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US09/922,656 US6794118B2 (en) 1990-03-20 2001-08-07 Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24710090A JP3164815B2 (ja) 1990-09-19 1990-09-19 半導体装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP24817497A Division JP3114665B2 (ja) 1997-09-12 1997-09-12 半導体装置の製造方法
JP9248173A Division JPH1083958A (ja) 1997-09-12 1997-09-12 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04127150A JPH04127150A (ja) 1992-04-28
JP3164815B2 true JP3164815B2 (ja) 2001-05-14

Family

ID=17158429

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24710090A Expired - Lifetime JP3164815B2 (ja) 1990-03-20 1990-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3164815B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3069417B2 (ja) * 1991-11-21 2000-07-24 シャープ株式会社 位相シフトマスクの検査方法
US5458999A (en) * 1993-06-24 1995-10-17 Szabo; Gabor Interferometric phase shifting method for high resolution microlithography
JPH1064788A (ja) * 1996-08-22 1998-03-06 Toshiba Corp 半導体装置の製造方法と露光用マスク
EP0960356A1 (en) * 1997-01-21 1999-12-01 The University of New Mexico Methods and apparatus for integrating optical and interferometric lithography to produce complex patterns
JP2007318069A (ja) * 2005-12-06 2007-12-06 Nikon Corp 露光装置及び露光方法、並びにデバイス製造方法、投影光学系
JP4998803B2 (ja) * 2006-04-14 2012-08-15 株式会社ニコン 露光装置、デバイス製造方法、および露光方法
JP4957140B2 (ja) * 2006-09-21 2012-06-20 凸版印刷株式会社 カラーフィルタ用フォトマスク、カラーフィルタの製造方法、カラーフィルタ、及び液晶表示装置
NL2003588A (en) 2008-12-15 2010-06-16 Asml Holding Nv Reticle inspection systems and method.
EP4317535A4 (en) * 2021-03-29 2025-10-22 Citizen Watch Co Ltd METHOD FOR MANUFACTURING ELECTROFORMING MOLD AND PHOTOMASK

Also Published As

Publication number Publication date
JPH04127150A (ja) 1992-04-28

Similar Documents

Publication Publication Date Title
US5298365A (en) Process for fabricating semiconductor integrated circuit device, and exposing system and mask inspecting method to be used in the process
US5723236A (en) Photomasks and a manufacturing method thereof
US5863712A (en) Pattern forming method, projection exposure system, and semiconductor device fabrication method
KR100325433B1 (ko) 반도체장치의 제조방법
US5700606A (en) Photomask and a manufacturing method thereof
JP4504622B2 (ja) デバイスを製造するリソグラフィック方法
JP4646367B2 (ja) 半導体装置の製造方法および半導体装置
JP2005129688A (ja) 半導体装置の製造方法
KR20080109559A (ko) 국부적 변형조명을 제공하는 마스크 및 제조 방법
US5642183A (en) Spatial filter used in a reduction-type projection printing apparatus
JP2001068398A (ja) 半導体集積回路装置の製造方法およびマスクの製造方法
JP3164815B2 (ja) 半導体装置の製造方法
JP3163666B2 (ja) 位相シフトマスクを用いたパターン形成方法
JP2002075857A (ja) レジストパタン形成方法
US8323859B2 (en) Optical compensation devices, systems, and methods
JP3114665B2 (ja) 半導体装置の製造方法
US6048648A (en) Mask including optical shield layer having variable light transmittance
US6812155B2 (en) Pattern formation method
US6451488B1 (en) Single-level masking with partial use of attenuated phase-shift technology
JPH1083958A (ja) 半導体装置の製造方法
US20070148558A1 (en) Double metal collimated photo masks, diffraction gratings, optics system, and method related thereto
KR100201039B1 (ko) 위상 시프트 마스크, 위상 시프트 마스크의 제조 방법 및 위상 시프트 마스크를 사용한 패턴 형성 방법
JP3123542B2 (ja) 露光装置及びデバイスの製造方法
US9128383B2 (en) Sub-resolution assist devices and methods
US5644381A (en) Method of exposure employing phase shift mask of attenuation type

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080302

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090302

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100302

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110302

Year of fee payment: 10