JP3037161B2 - 図形画像表示装置及び図形画像表示方法 - Google Patents
図形画像表示装置及び図形画像表示方法Info
- Publication number
- JP3037161B2 JP3037161B2 JP8296321A JP29632196A JP3037161B2 JP 3037161 B2 JP3037161 B2 JP 3037161B2 JP 8296321 A JP8296321 A JP 8296321A JP 29632196 A JP29632196 A JP 29632196A JP 3037161 B2 JP3037161 B2 JP 3037161B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- display
- graphic
- mesh
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/06—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using single beam tubes, e.g. three-dimensional or perspective representation, rotation or translation of display pattern, hidden lines, shadows
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/42—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of patterns using a display memory without fixed position correspondence between the display memory contents and the display position on the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Radar, Positioning & Navigation (AREA)
- Remote Sensing (AREA)
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Processing Or Creating Images (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は図形画像表示装置及
び図形画像表示方法に関し、特に任意の画像図形同志の
置換表示を高速に行うゲーム機等に適した図形画像表示
装置及び図形画像表示方法に関する。
び図形画像表示方法に関し、特に任意の画像図形同志の
置換表示を高速に行うゲーム機等に適した図形画像表示
装置及び図形画像表示方法に関する。
【０００２】
【従来の技術】近時、ゲーム機のゲーム内容の複雑化高
度化に対応してこの種の図形画像表示装置の表示画像に
おいても、プレイヤーに対しより効果的なプレゼンテー
ションを行うよう各種の特殊機能が要求されてきてい
る。その１つとして、任意図形から他の任意図形への表
示置換におけるフエードイン／アウト等の強調表示動作
時に表示置換対象領域をメッシュ状に分割し各メッシュ
単位毎に点滅させたり、これらメッシュ単位で前画像表
示からから滑らかに次の表示画像へ置換させるメッシュ
効果表示がある。
度化に対応してこの種の図形画像表示装置の表示画像に
おいても、プレイヤーに対しより効果的なプレゼンテー
ションを行うよう各種の特殊機能が要求されてきてい
る。その１つとして、任意図形から他の任意図形への表
示置換におけるフエードイン／アウト等の強調表示動作
時に表示置換対象領域をメッシュ状に分割し各メッシュ
単位毎に点滅させたり、これらメッシュ単位で前画像表
示からから滑らかに次の表示画像へ置換させるメッシュ
効果表示がある。
【０００３】メッシュ効果表示の一例を示す図５を参照
すると、この図はＸ，Ｙ方向共同一画素数ここでは説明
の便宜上１６画素が全面黒レベルの図形Ｏ１のメッシュ
効果表示Ｏ２〜Ｏ９を示す。メッシュ効果表示Ｏ２，Ｏ
３は白，黒各レベルをＸ，Ｙ方向共交互に表示し、表示
Ｏ３は表示Ｏ２の極性を反転表示する。メッシュ効果表
示Ｏ４はＸ方向に同一レベル，Ｙ方向に白，黒各レベル
を交互表示し、Ｘ方向の黒縞，白縞表示を行う。メッシ
ュ効果表示Ｏ６は、表示Ｏ４の極性反転表示である。メ
ッシュ効果表示Ｏ８はＹ方向に同一レベル，Ｘ方向に
白，黒各レベルを交互表示し、Ｙ方向の黒縞，白縞表示
を行う。メッシュ効果表示Ｏ９は、表示Ｏ８の極性反転
表示である。メッシュ効果表示Ｏ５は、Ｘ，Ｙ両方向に
白レベル３画素黒レベル１画素を１単位として表示し、
Ｙ方向の次位の黒画素が前位の対応黒画素に対し１画素
分ずつシフトするよう表示する。メッシュ効果表示Ｏ７
は、表示Ｏ５の極性反転表示である。
すると、この図はＸ，Ｙ方向共同一画素数ここでは説明
の便宜上１６画素が全面黒レベルの図形Ｏ１のメッシュ
効果表示Ｏ２〜Ｏ９を示す。メッシュ効果表示Ｏ２，Ｏ
３は白，黒各レベルをＸ，Ｙ方向共交互に表示し、表示
Ｏ３は表示Ｏ２の極性を反転表示する。メッシュ効果表
示Ｏ４はＸ方向に同一レベル，Ｙ方向に白，黒各レベル
を交互表示し、Ｘ方向の黒縞，白縞表示を行う。メッシ
ュ効果表示Ｏ６は、表示Ｏ４の極性反転表示である。メ
ッシュ効果表示Ｏ８はＹ方向に同一レベル，Ｘ方向に
白，黒各レベルを交互表示し、Ｙ方向の黒縞，白縞表示
を行う。メッシュ効果表示Ｏ９は、表示Ｏ８の極性反転
表示である。メッシュ効果表示Ｏ５は、Ｘ，Ｙ両方向に
白レベル３画素黒レベル１画素を１単位として表示し、
Ｙ方向の次位の黒画素が前位の対応黒画素に対し１画素
分ずつシフトするよう表示する。メッシュ効果表示Ｏ７
は、表示Ｏ５の極性反転表示である。
【０００４】次に、メッシュ効果表示の機能の一例を示
す図６を参照すると、この図では、文字「Ｂ」Ｇ４を表
示領域の同一座標上で文字「Ａ」Ｇ７に置換表示する例
を示す。まず、文字「Ｂ」Ｇ４の表示領域Ｇ６をメッシ
ュ化し文字「Ｂ」Ｇ４をメッシュ効果表示した図形Ｇ５
を経由して徐々に消え（フエードアウト）、次に同一表
示領域に文字「Ａ」Ｇ７が徐々に現れる（フエードイ
ン）する模様を示す。このメッシュ効果表示によるフエ
ードイン／アウトのバリエーションとして以下の３種が
考えられる。第１の方法は、文字「Ｂ」Ｇ４の後に、文
字「Ｂ」Ｇ４ををメッシュ効果表示した図形Ｇ５を表示
し、次に文字「Ａ」Ｇ７を順次表示する。次に、第２の
方法は、文字「Ｂ」Ｇ４の後に文字「Ａ」Ｇ７ををメッ
シュ効果表示した図形Ｇ８を表示し、次に文字「Ａ」Ｇ
７を順次表示する。最後に、第３の方法は、文字「Ｂ」
Ｇ４の後に文字「Ｂ」Ｇ４ををメッシュ効果表示した図
形Ｇ５、文字「Ａ」Ｇ７ををメッシュ効果表示した図形
Ｇ８を順次表示し、最後にに文字「Ａ」Ｇ７を順次表示
する。
す図６を参照すると、この図では、文字「Ｂ」Ｇ４を表
示領域の同一座標上で文字「Ａ」Ｇ７に置換表示する例
を示す。まず、文字「Ｂ」Ｇ４の表示領域Ｇ６をメッシ
ュ化し文字「Ｂ」Ｇ４をメッシュ効果表示した図形Ｇ５
を経由して徐々に消え（フエードアウト）、次に同一表
示領域に文字「Ａ」Ｇ７が徐々に現れる（フエードイ
ン）する模様を示す。このメッシュ効果表示によるフエ
ードイン／アウトのバリエーションとして以下の３種が
考えられる。第１の方法は、文字「Ｂ」Ｇ４の後に、文
字「Ｂ」Ｇ４ををメッシュ効果表示した図形Ｇ５を表示
し、次に文字「Ａ」Ｇ７を順次表示する。次に、第２の
方法は、文字「Ｂ」Ｇ４の後に文字「Ａ」Ｇ７ををメッ
シュ効果表示した図形Ｇ８を表示し、次に文字「Ａ」Ｇ
７を順次表示する。最後に、第３の方法は、文字「Ｂ」
Ｇ４の後に文字「Ｂ」Ｇ４ををメッシュ効果表示した図
形Ｇ５、文字「Ａ」Ｇ７ををメッシュ効果表示した図形
Ｇ８を順次表示し、最後にに文字「Ａ」Ｇ７を順次表示
する。
【０００５】表示図形の１例を示す図７を参照すると、
この図に示すように、以下説明する図形例は１６（縦）
×１６（横）の図形としＹ軸方向に設定されるアドレス
を図形アドレス、Ｘ軸方向に設定されるアドレスをドッ
トアドレスとそれぞれ呼ぶ。図形の左上を原点とし、そ
れぞれのアドレスに０（ｈ）〜９（ｈ），Ａ（ｈ）〜Ｆ
（ｈ）を昇順に下位ビットから上位へビット割り当てる
こととする。
この図に示すように、以下説明する図形例は１６（縦）
×１６（横）の図形としＹ軸方向に設定されるアドレス
を図形アドレス、Ｘ軸方向に設定されるアドレスをドッ
トアドレスとそれぞれ呼ぶ。図形の左上を原点とし、そ
れぞれのアドレスに０（ｈ）〜９（ｈ），Ａ（ｈ）〜Ｆ
（ｈ）を昇順に下位ビットから上位へビット割り当てる
こととする。
【０００６】一般的な従来の第１の図形画像表示装置を
ブロックで示す図８を参照すると、この従来の第１の図
形画像表示装置は、表示装置全体の制御を行い表示図形
の処理情報を与えるＣＰＵＩ／Ｆ信号Ｓ５を出力するＣ
ＰＵ部１と、ＣＰＵＩ／Ｆ信号Ｓ５の供給に応答して表
示処理を行い図形表示データを出力する表示部２と、図
形表示データを一時格納するラインバッファ部３とを備
える。
ブロックで示す図８を参照すると、この従来の第１の図
形画像表示装置は、表示装置全体の制御を行い表示図形
の処理情報を与えるＣＰＵＩ／Ｆ信号Ｓ５を出力するＣ
ＰＵ部１と、ＣＰＵＩ／Ｆ信号Ｓ５の供給に応答して表
示処理を行い図形表示データを出力する表示部２と、図
形表示データを一時格納するラインバッファ部３とを備
える。
【０００７】表示部２は、ＣＰＵＩ／Ｆ信号Ｓ５の供給
を受けその内容を判断し表示図形の番号対応のＦＩＦＯ
入力信号Ｓ４，パラメータＲＡＭライト信号Ｓ６を出力
するデータＩ／Ｆ部２１と、パラメータＲＡＭライト信
号Ｓ６の供給に応答して各図形表示パラメータを格納し
ＦＩＦＯ出力信号の供給に応答してＲＯＭ原点アドレス
信号Ｓ１１，Ｙ座標原点信号Ｓ１２，Ｘ座標原点信号Ｓ
１３の各々を出力するパラメータＲＡＭ部２２と、ＦＩ
ＦＯ入力信号Ｓ４によりパラメータＲＡＭ部２３のアド
レスを格納しＦＩＦＯ部リクエスト信号Ｓ７の供給に応
答してＦＩＦＯ出力信号Ｓ１０を出力しこの出力後ＦＩ
ＦＯ部ｅｍｐ信号Ｓ８を出力するＦＩＦＯ部２３と、垂
直同期信号Ｓ３及び水平同期信号Ｓ２の供給を受け走査
線数をカウントして走査線カウント信号Ｓ９を出力する
とともにＦＩＦＯ部リクエスト信号Ｓ７を生成し表示ス
タート信号Ｓ１６を出力するタイミング生成部２４と、
ＲＯＭ原点アドレス信号Ｓ１１，走査線カウント信号Ｓ
９とを用いてＲＯＭアドレスを計算しＲＯＭアドレス信
号Ｓ１５を出力するＲＯＭアドレス計算部２５と、ＲＯ
Ｍアドレス信号Ｓ１５の指示にしたがい図形データ信号
Ｓ１７を出力する図形ＲＯＭ部２６と、クロックＳ１，
表示スタート信号Ｓ１６の供給に応答して図形データ信
号Ｓ１７，Ｘ座標原点信号Ｓ１３を入力しラインバッフ
ァデータ信号Ｓ１８，ラインバッファイネーブル信号Ｓ
１９，ラインバッファアドレス信号Ｓ２０をそれぞれ出
力する出力部２７とを備える。
を受けその内容を判断し表示図形の番号対応のＦＩＦＯ
入力信号Ｓ４，パラメータＲＡＭライト信号Ｓ６を出力
するデータＩ／Ｆ部２１と、パラメータＲＡＭライト信
号Ｓ６の供給に応答して各図形表示パラメータを格納し
ＦＩＦＯ出力信号の供給に応答してＲＯＭ原点アドレス
信号Ｓ１１，Ｙ座標原点信号Ｓ１２，Ｘ座標原点信号Ｓ
１３の各々を出力するパラメータＲＡＭ部２２と、ＦＩ
ＦＯ入力信号Ｓ４によりパラメータＲＡＭ部２３のアド
レスを格納しＦＩＦＯ部リクエスト信号Ｓ７の供給に応
答してＦＩＦＯ出力信号Ｓ１０を出力しこの出力後ＦＩ
ＦＯ部ｅｍｐ信号Ｓ８を出力するＦＩＦＯ部２３と、垂
直同期信号Ｓ３及び水平同期信号Ｓ２の供給を受け走査
線数をカウントして走査線カウント信号Ｓ９を出力する
とともにＦＩＦＯ部リクエスト信号Ｓ７を生成し表示ス
タート信号Ｓ１６を出力するタイミング生成部２４と、
ＲＯＭ原点アドレス信号Ｓ１１，走査線カウント信号Ｓ
９とを用いてＲＯＭアドレスを計算しＲＯＭアドレス信
号Ｓ１５を出力するＲＯＭアドレス計算部２５と、ＲＯ
Ｍアドレス信号Ｓ１５の指示にしたがい図形データ信号
Ｓ１７を出力する図形ＲＯＭ部２６と、クロックＳ１，
表示スタート信号Ｓ１６の供給に応答して図形データ信
号Ｓ１７，Ｘ座標原点信号Ｓ１３を入力しラインバッフ
ァデータ信号Ｓ１８，ラインバッファイネーブル信号Ｓ
１９，ラインバッファアドレス信号Ｓ２０をそれぞれ出
力する出力部２７とを備える。
【０００８】次に、図８，図７，パラメータＲＡＭ部２
２の設定マッピング図を示す図９，図形ＲＯＭ部２６の
設定状況マッピング図を示す図１０，１画面表示タイミ
ング及びＦＤライン目の表示タイミングをそれぞれタイ
ムチャートで示す図１１，図１２を参照して、従来の第
１の図形画像表示装置の動作及び図形画像表示方法につ
いて説明すると、この従来の第１の図形画像表示装置の
アルゴリズムは、表示図形とその図形をメッシュ効果表
示させる場合、図形ＲＯＭ部２６にそれぞれの図形を別
々の図形とし領域を持たせ、ラインバッファ部３への格
納時に図形ＲＯＭ部２６を別々にアサインさせることに
より通常表示とメッシュ効果表示を実現させる。
２の設定マッピング図を示す図９，図形ＲＯＭ部２６の
設定状況マッピング図を示す図１０，１画面表示タイミ
ング及びＦＤライン目の表示タイミングをそれぞれタイ
ムチャートで示す図１１，図１２を参照して、従来の第
１の図形画像表示装置の動作及び図形画像表示方法につ
いて説明すると、この従来の第１の図形画像表示装置の
アルゴリズムは、表示図形とその図形をメッシュ効果表
示させる場合、図形ＲＯＭ部２６にそれぞれの図形を別
々の図形とし領域を持たせ、ラインバッファ部３への格
納時に図形ＲＯＭ部２６を別々にアサインさせることに
より通常表示とメッシュ効果表示を実現させる。
【０００９】図７及び図１０を参照すると、表示画面Ｇ
１はｌ×ｍのドットから成り、表示図形の１つとして全
画素が黒レベルである図形Ｇ２を含む。この図形Ｇ２
は、表示画面Ｇ１上に図形ＲＯＭデータＲ１の左上原点
（０（ｈ），０（ｈ））を座標（４０（ｈ），Ｆ６
（ｈ））に表示させたもの、同様に図形Ｇ３は図形ＲＯ
ＭデータＲ２の左上原点（０（ｈ），０（ｈ））を座標
（８０（ｈ），Ｆ０（ｈ））に表示させたものとする。
１はｌ×ｍのドットから成り、表示図形の１つとして全
画素が黒レベルである図形Ｇ２を含む。この図形Ｇ２
は、表示画面Ｇ１上に図形ＲＯＭデータＲ１の左上原点
（０（ｈ），０（ｈ））を座標（４０（ｈ），Ｆ６
（ｈ））に表示させたもの、同様に図形Ｇ３は図形ＲＯ
ＭデータＲ２の左上原点（０（ｈ），０（ｈ））を座標
（８０（ｈ），Ｆ０（ｈ））に表示させたものとする。
【００１０】図１０を参照すると、この図は図形Ｇ２，
Ｇ３にそれぞれ対応する図形ＲＯＭデータＲ１，Ｒ２を
示し、左側にＲＯＭデータを右側に対応する図形イメー
ジをそれぞれ示す。
Ｇ３にそれぞれ対応する図形ＲＯＭデータＲ１，Ｒ２を
示し、左側にＲＯＭデータを右側に対応する図形イメー
ジをそれぞれ示す。
【００１１】図９を参照すると、この図に示すパラメー
タＲＡＭのマッピング領域は、Ｐ０に図形ＲＯＭの原点
アドレス値、Ｐ１に表示図形のＹ座標原点値、Ｐ２に表
示図形Ｘ座標原点値をそれぞれ設定できる。この例では
アドレス５（ｈ）にＧ２のデータを、アドレス９（ｈ）
にＧ３のデータをそれぞれ設定することとし、ＦＤライ
ン目の表示処理を例にあげることとする。
タＲＡＭのマッピング領域は、Ｐ０に図形ＲＯＭの原点
アドレス値、Ｐ１に表示図形のＹ座標原点値、Ｐ２に表
示図形Ｘ座標原点値をそれぞれ設定できる。この例では
アドレス５（ｈ）にＧ２のデータを、アドレス９（ｈ）
にＧ３のデータをそれぞれ設定することとし、ＦＤライ
ン目の表示処理を例にあげることとする。
【００１２】まず、図８を参照すると、表示部２は、ゲ
ーム機などのこの表示装置を用いるシステム（図示省
略）からクロック信号Ｓ１、水平同期信号Ｓ２、垂直同
期信号Ｓ３の供給を受ける。図１１を参照すると、垂直
同期信号Ｓ３のアクティブ化から次の垂直同期信号Ｓ３
のアクティブ化までの期間を１画面表示範囲と呼ぶ。ま
た、垂直同期信号Ｓ３のアクティブ化から、最初の水平
同期信号Ｓ２のアクティブ化までの期間を図形非表示範
囲と呼ぶ。また、最初の水平同期信号Ｓ２のアクティブ
化から次の垂直同期信号Ｓ３のアクティブ化までの区間
を図形表示範囲と呼ぶ。
ーム機などのこの表示装置を用いるシステム（図示省
略）からクロック信号Ｓ１、水平同期信号Ｓ２、垂直同
期信号Ｓ３の供給を受ける。図１１を参照すると、垂直
同期信号Ｓ３のアクティブ化から次の垂直同期信号Ｓ３
のアクティブ化までの期間を１画面表示範囲と呼ぶ。ま
た、垂直同期信号Ｓ３のアクティブ化から、最初の水平
同期信号Ｓ２のアクティブ化までの期間を図形非表示範
囲と呼ぶ。また、最初の水平同期信号Ｓ２のアクティブ
化から次の垂直同期信号Ｓ３のアクティブ化までの区間
を図形表示範囲と呼ぶ。
【００１３】図形非表示範囲のときパラメータＲＡＭ部
２２に表示用の各パラメータを設定する。図形表示範囲
になると、水平同期信号Ｓ２のアクティブ化毎にタイミ
ング生成部２４は１ずつずつインクリメントする。０〜
ｌラインまで水平同期信号の供給を受けると１画面表示
範囲が終了し、次の垂直同期信号Ｖの供給を受ける。図
１２は、その時の１ライン分の表示であるＦＤライン目
の詳細タイミングを示すタイムチャートである。
２２に表示用の各パラメータを設定する。図形表示範囲
になると、水平同期信号Ｓ２のアクティブ化毎にタイミ
ング生成部２４は１ずつずつインクリメントする。０〜
ｌラインまで水平同期信号の供給を受けると１画面表示
範囲が終了し、次の垂直同期信号Ｖの供給を受ける。図
１２は、その時の１ライン分の表示であるＦＤライン目
の詳細タイミングを示すタイムチャートである。
【００１４】表示部２において、垂直同期信号Ｓ３の供
給に応答してタイミング生成部２４がイニシャライズさ
れる。非表示期間に、データＩ／Ｆ部２１はＣＰＵ部１
よりＣＰＵＩ／Ｆ信号Ｓ５の供給を受け、その内容を判
断しパラメータＲＡＭライト信号Ｓ６としてパラメータ
ＲＡＭ部２２に格納する。このとき、パラメータＲＡＭ
部２２のアドレス５（ｈ）にＰ０＝０（ｈ），Ｐ１＝Ｆ
６（ｈ），Ｐ２＝４０（ｈ）を、アドレス９（ｈ）にＰ
０＝１０（ｈ），Ｐ１＝Ｆ０（ｈ），Ｐ２＝８０（ｈ）
をそれぞれ設定する。
給に応答してタイミング生成部２４がイニシャライズさ
れる。非表示期間に、データＩ／Ｆ部２１はＣＰＵ部１
よりＣＰＵＩ／Ｆ信号Ｓ５の供給を受け、その内容を判
断しパラメータＲＡＭライト信号Ｓ６としてパラメータ
ＲＡＭ部２２に格納する。このとき、パラメータＲＡＭ
部２２のアドレス５（ｈ）にＰ０＝０（ｈ），Ｐ１＝Ｆ
６（ｈ），Ｐ２＝４０（ｈ）を、アドレス９（ｈ）にＰ
０＝１０（ｈ），Ｐ１＝Ｆ０（ｈ），Ｐ２＝８０（ｈ）
をそれぞれ設定する。
【００１５】次に、タイミング生成部２４は水平同期信
号Ｓ２の反復供給に応答してこの信号Ｓ２をカウント
し、走査線カウント信号Ｓ９をＦＤ（ｈ）とする。ま
た、タイミング生成部２４はイニシャライズされる。次
に、データＩ／Ｆ部２１はＣＰＵＩ／Ｆ信号Ｓ５の供給
を受け、内容を判断しＦＩＦＯ部入力信号Ｓ４＝５
（ｈ）、９（ｈ）を表示順にＦＩＦＯ部２３に蓄積す
る。ＦＩＦＯ部２３は、データが蓄積されていないとき
ＦＩＦＯ部ｅｍｐ信号Ｓ８を常に１（ｈ）とするが、デ
ータの蓄積に応じてこのＦＩＦＯ部ｅｍｐ信号Ｓ８＝０
（ｈ）とし、さらにＦＩＦＯ部リクエスト信号Ｓ７をイ
ネーブルとする。
号Ｓ２の反復供給に応答してこの信号Ｓ２をカウント
し、走査線カウント信号Ｓ９をＦＤ（ｈ）とする。ま
た、タイミング生成部２４はイニシャライズされる。次
に、データＩ／Ｆ部２１はＣＰＵＩ／Ｆ信号Ｓ５の供給
を受け、内容を判断しＦＩＦＯ部入力信号Ｓ４＝５
（ｈ）、９（ｈ）を表示順にＦＩＦＯ部２３に蓄積す
る。ＦＩＦＯ部２３は、データが蓄積されていないとき
ＦＩＦＯ部ｅｍｐ信号Ｓ８を常に１（ｈ）とするが、デ
ータの蓄積に応じてこのＦＩＦＯ部ｅｍｐ信号Ｓ８＝０
（ｈ）とし、さらにＦＩＦＯ部リクエスト信号Ｓ７をイ
ネーブルとする。
【００１６】ＦＩＦＯ部２３の蓄積期間が過ぎるとタイ
ミング生成部２４は、ＦＩＦＯ部リクエスト信号Ｓ７を
ＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３はこの信号Ｓ
７の供給に応答してＦＩＦＯ部出力信号Ｓ１０＝５
（ｈ）を出力し、パラメータＲＡＭ部２２にアドレスと
して供給する。パラメータＲＡＭ部２２はＦＩＦＯ部出
力信号Ｓ１０の供給に応答して表示図形ＲＯＭ原点アド
レス信号Ｓ１１＝０（ｈ）（Ｐ０），Ｙ座標原点信号Ｓ
１２＝Ｆ６（ｈ）（Ｐ１），Ｘ座標原点信号Ｓ１３＝４
０（ｈ）（Ｐ２）の各々を出力する。表示図形ＲＯＭ原
点アドレス信号Ｓ１１と走査線カウント信号Ｓ９とを用
いＲＯＭアドレス計算部２５はＲＯＭアドレス信号Ｓ１
５＝７（ｈ）を算出する。図形ＲＯＭ部２６はアドレス
信号Ｓ１５を受け図形データ信号Ｓ１７＝ＦＦＦＦ
（ｈ））を出力する。
ミング生成部２４は、ＦＩＦＯ部リクエスト信号Ｓ７を
ＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３はこの信号Ｓ
７の供給に応答してＦＩＦＯ部出力信号Ｓ１０＝５
（ｈ）を出力し、パラメータＲＡＭ部２２にアドレスと
して供給する。パラメータＲＡＭ部２２はＦＩＦＯ部出
力信号Ｓ１０の供給に応答して表示図形ＲＯＭ原点アド
レス信号Ｓ１１＝０（ｈ）（Ｐ０），Ｙ座標原点信号Ｓ
１２＝Ｆ６（ｈ）（Ｐ１），Ｘ座標原点信号Ｓ１３＝４
０（ｈ）（Ｐ２）の各々を出力する。表示図形ＲＯＭ原
点アドレス信号Ｓ１１と走査線カウント信号Ｓ９とを用
いＲＯＭアドレス計算部２５はＲＯＭアドレス信号Ｓ１
５＝７（ｈ）を算出する。図形ＲＯＭ部２６はアドレス
信号Ｓ１５を受け図形データ信号Ｓ１７＝ＦＦＦＦ
（ｈ））を出力する。
【００１７】次にタイミング生成部２４は、表示スター
ト信号Ｓ１６を出力し出力部２７に供給する。出力部２
７は、表示スタート信号Ｓ１６の供給に応答してライン
バッファ部３に対するラインバッファアドレス信号Ｓ２
０を４０（ｈ）〜４Ｆ（ｈ）までクロック信号Ｓ１毎に
インクリメントする。また、ラインバッファデータ信号
Ｓ１８＝‘１１１１１１１１１１１１１１１１’の各ビ
ットをクロック信号Ｓ１毎に出力する。さらに、ライン
バッファライトイネーブル信号Ｓ１９は常時は‘１
（ｈ）’を出力しているが、ラインバッファアドレス信
号Ｓ２０のセット時からインクリメントされている間の
み‘０（ｈ）’を出力させる。
ト信号Ｓ１６を出力し出力部２７に供給する。出力部２
７は、表示スタート信号Ｓ１６の供給に応答してライン
バッファ部３に対するラインバッファアドレス信号Ｓ２
０を４０（ｈ）〜４Ｆ（ｈ）までクロック信号Ｓ１毎に
インクリメントする。また、ラインバッファデータ信号
Ｓ１８＝‘１１１１１１１１１１１１１１１１’の各ビ
ットをクロック信号Ｓ１毎に出力する。さらに、ライン
バッファライトイネーブル信号Ｓ１９は常時は‘１
（ｈ）’を出力しているが、ラインバッファアドレス信
号Ｓ２０のセット時からインクリメントされている間の
み‘０（ｈ）’を出力させる。
【００１８】表示部２は、前述の動作により、図形デー
タ（Ｇ２）をラインバッファ部３に格納する。この格納
と同時にタイミング生成部２４は、ＦＩＦＯ部リクエス
ト信号Ｓ７をＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３
はこの信号Ｓ７の供給に応答してＦＩＦＯ部出力信号Ｓ
１０＝９（ｈ）を出力する。また、このデータ出力でＦ
ＩＦＯ部２３のデータが空になるのでＦＩＦＯ部ｅｍｐ
信号Ｓ８＝１（ｈ）を出力する。パラメータＲＡＭ部２
２はＦＩＦＯ部出力信号Ｓ１０の供給に応答しこの信号
Ｓ１０をアドレスとして表示図形ＲＯＭ原点アドレス信
号Ｓ１１＝１０（ｈ）（Ｐ０），Ｙ座標原点信号Ｓ１２
＝Ｆ０（ｈ）（Ｐ１），Ｘ座標原点信号Ｓ１３＝８０
（ｈ）（Ｐ２）の各々を出力する。表示図形ＲＯＭ原点
アドレス信号Ｓ１１と走査線カウント信号Ｓ９を用いＲ
ＯＭアドレス計算部２５はＲＯＭアドレス信号Ｓ１５＝
１Ｄ（ｈ）を算出する。図形ＲＯＭ部２６はアドレス信
号Ｓ１５を受け図形データ信号Ｓ１７＝ＡＡＡＡ
（ｈ））を出力する。
タ（Ｇ２）をラインバッファ部３に格納する。この格納
と同時にタイミング生成部２４は、ＦＩＦＯ部リクエス
ト信号Ｓ７をＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３
はこの信号Ｓ７の供給に応答してＦＩＦＯ部出力信号Ｓ
１０＝９（ｈ）を出力する。また、このデータ出力でＦ
ＩＦＯ部２３のデータが空になるのでＦＩＦＯ部ｅｍｐ
信号Ｓ８＝１（ｈ）を出力する。パラメータＲＡＭ部２
２はＦＩＦＯ部出力信号Ｓ１０の供給に応答しこの信号
Ｓ１０をアドレスとして表示図形ＲＯＭ原点アドレス信
号Ｓ１１＝１０（ｈ）（Ｐ０），Ｙ座標原点信号Ｓ１２
＝Ｆ０（ｈ）（Ｐ１），Ｘ座標原点信号Ｓ１３＝８０
（ｈ）（Ｐ２）の各々を出力する。表示図形ＲＯＭ原点
アドレス信号Ｓ１１と走査線カウント信号Ｓ９を用いＲ
ＯＭアドレス計算部２５はＲＯＭアドレス信号Ｓ１５＝
１Ｄ（ｈ）を算出する。図形ＲＯＭ部２６はアドレス信
号Ｓ１５を受け図形データ信号Ｓ１７＝ＡＡＡＡ
（ｈ））を出力する。
【００１９】次にタイミング生成部２４は、再度表示ス
タート信号Ｓ１６を出力し、出力部２７は、表示スター
ト信号Ｓ１６の供給に応答してラインバッファ部３に対
するラインバッファアドレス信号Ｓ２０を８０（ｈ）〜
８Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝０１０１０１０
１０１０１０１０１の各ビットをクロック信号Ｓ１毎に
出力する。
タート信号Ｓ１６を出力し、出力部２７は、表示スター
ト信号Ｓ１６の供給に応答してラインバッファ部３に対
するラインバッファアドレス信号Ｓ２０を８０（ｈ）〜
８Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝０１０１０１０
１０１０１０１０１の各ビットをクロック信号Ｓ１毎に
出力する。
【００２０】表示部２は、前述の動作により、図形デー
タ（Ｇ２）をラインバッファ部３に格納する。この時、
ＦＩＦＯ部２３は、ＦＩＦＯ部ｅｍｐ信号Ｓ８＝１
（ｈ）を出力しているので、タイミング生成部２４は次
のリクエスト信号をディセーブルしＦＤライン目の表示
動作を終了する。
タ（Ｇ２）をラインバッファ部３に格納する。この時、
ＦＩＦＯ部２３は、ＦＩＦＯ部ｅｍｐ信号Ｓ８＝１
（ｈ）を出力しているので、タイミング生成部２４は次
のリクエスト信号をディセーブルしＦＤライン目の表示
動作を終了する。
【００２１】次に、従来の第２の図形画像表示装置を図
８と共通の構成要素には共通の参照文字／数字を付して
同様にブロックで示す図１３を参照すると、この従来の
第２の図形画像表示装置の前述の従来の第１の図形画像
表示装置との相違点は、表示部２の代わりに図形データ
信号Ｓ１７をメッシュ信号Ｓ２１の供給に応答してマス
クして加工図形データ信号Ｓ２３を出力するデータマス
ク部２９と、走査線カウント信号Ｓ９，メッシュ効果有
無切替信号Ｓ１４，ＲＯＭアドレス信号Ｓ１５の供給を
受けてメッシュパターンを発生するメッシュパターン発
生部２９とを備え、表示図形をマスクするとともに上記
表示図形対応の画像のメッシュ表示効果を行う表示部２
Ａを備えることである。
８と共通の構成要素には共通の参照文字／数字を付して
同様にブロックで示す図１３を参照すると、この従来の
第２の図形画像表示装置の前述の従来の第１の図形画像
表示装置との相違点は、表示部２の代わりに図形データ
信号Ｓ１７をメッシュ信号Ｓ２１の供給に応答してマス
クして加工図形データ信号Ｓ２３を出力するデータマス
ク部２９と、走査線カウント信号Ｓ９，メッシュ効果有
無切替信号Ｓ１４，ＲＯＭアドレス信号Ｓ１５の供給を
受けてメッシュパターンを発生するメッシュパターン発
生部２９とを備え、表示図形をマスクするとともに上記
表示図形対応の画像のメッシュ表示効果を行う表示部２
Ａを備えることである。
【００２２】この従来の第２の図形画像表示装置による
表示画面の一例を示し第１の技術と共通の図７及びパラ
メータＲＡＭの設定マッピング図を示す図１４を参照す
ると、上述したように、表示画面Ｇ１はｌ×ｍのドット
から成り、図形Ｇ２，Ｇ３を含む。この図形Ｇ２は、表
示画面Ｇ１上に図形ＲＯＭデータＲ１の左上原点（０
（ｈ），０（ｈ））を座標（４０（ｈ），Ｆ６（ｈ））
に表示させたもの、同様に図形Ｇ３は図形ＲＯＭデータ
Ｒ１の左上原点（０（ｈ），０（ｈ））を座標（８０
（ｈ），Ｆ０（ｈ））にメッシュ効果表示させたものと
する。
表示画面の一例を示し第１の技術と共通の図７及びパラ
メータＲＡＭの設定マッピング図を示す図１４を参照す
ると、上述したように、表示画面Ｇ１はｌ×ｍのドット
から成り、図形Ｇ２，Ｇ３を含む。この図形Ｇ２は、表
示画面Ｇ１上に図形ＲＯＭデータＲ１の左上原点（０
（ｈ），０（ｈ））を座標（４０（ｈ），Ｆ６（ｈ））
に表示させたもの、同様に図形Ｇ３は図形ＲＯＭデータ
Ｒ１の左上原点（０（ｈ），０（ｈ））を座標（８０
（ｈ），Ｆ０（ｈ））にメッシュ効果表示させたものと
する。
【００２３】図１４を参照すると、図７の図形を表示す
る時は、この図に示すパラメータＲＡＭのマッピング領
域は、Ｐ０に図形ＲＯＭの原点アドレス値、Ｐ１に表示
図形のＹ座標原点値、Ｐ２に表示図形Ｘ座標原点値を、
Ｐ３にメッシュ効果有無切替情報をそれぞれ設定でき
る。この例ではアドレス３（ｈ）にＧ２のデータを、ア
ドレス７（ｈ）にＧ３のデータを設定することとし、Ｆ
Ｄライン目の表示処理を例にあげ、また、Ｐ３＝０のと
き通常表示、Ｐ３＝１のときメッシュ効果表示されるこ
とし動作説明を行う。
る時は、この図に示すパラメータＲＡＭのマッピング領
域は、Ｐ０に図形ＲＯＭの原点アドレス値、Ｐ１に表示
図形のＹ座標原点値、Ｐ２に表示図形Ｘ座標原点値を、
Ｐ３にメッシュ効果有無切替情報をそれぞれ設定でき
る。この例ではアドレス３（ｈ）にＧ２のデータを、ア
ドレス７（ｈ）にＧ３のデータを設定することとし、Ｆ
Ｄライン目の表示処理を例にあげ、また、Ｐ３＝０のと
き通常表示、Ｐ３＝１のときメッシュ効果表示されるこ
とし動作説明を行う。
【００２４】図１３，図１４及び１画面表示タイミング
及びＦＤライン目の表示タイミングをそれぞれタイムチ
ャートで示す図１１，図１５を併せて参照して、従来の
第２の図形画像表示装置の動作を第１の従来技術との相
違点を中心に説明すると、表示部２Ａにおいて、垂直同
期信号Ｓ３の供給に応答してタイミング生成部２４がイ
ニシャライズされる。非表示期間に、データＩ／Ｆ部２
１はＣＰＵ部１よりＣＰＵＩ／Ｆ信号Ｓ５の供給を受
け、その内容を判断しパラメータＲＡＭライト信号Ｓ６
としてパラメータＲＡＭ部２２に格納する。このとき、
パラメータＲＡＭ部２２のアドレス３（ｈ）にＰ０＝０
（ｈ），Ｐ１＝Ｆ６（ｈ），Ｐ２＝４０（ｈ），Ｐ３＝
０（ｈ）を、アドレス７（ｈ）にＰ０＝０（ｈ），Ｐ１
＝Ｆ０（ｈ），Ｐ２＝８０（ｈ），Ｐ３＝１（ｈ）をそ
れぞれ設定する。
及びＦＤライン目の表示タイミングをそれぞれタイムチ
ャートで示す図１１，図１５を併せて参照して、従来の
第２の図形画像表示装置の動作を第１の従来技術との相
違点を中心に説明すると、表示部２Ａにおいて、垂直同
期信号Ｓ３の供給に応答してタイミング生成部２４がイ
ニシャライズされる。非表示期間に、データＩ／Ｆ部２
１はＣＰＵ部１よりＣＰＵＩ／Ｆ信号Ｓ５の供給を受
け、その内容を判断しパラメータＲＡＭライト信号Ｓ６
としてパラメータＲＡＭ部２２に格納する。このとき、
パラメータＲＡＭ部２２のアドレス３（ｈ）にＰ０＝０
（ｈ），Ｐ１＝Ｆ６（ｈ），Ｐ２＝４０（ｈ），Ｐ３＝
０（ｈ）を、アドレス７（ｈ）にＰ０＝０（ｈ），Ｐ１
＝Ｆ０（ｈ），Ｐ２＝８０（ｈ），Ｐ３＝１（ｈ）をそ
れぞれ設定する。
【００２５】次に、タイミング生成部２４は水平同期信
号Ｓ２の反復供給に応答してこの信号Ｓ２をカウント
し、走査線カウント信号Ｓ９をＦＤ（ｈ）とする。ま
た、タイミング生成部２４がイニシャライズする。次
に、データＩ／Ｆ部２１は供給を受けたＣＰＵＩ／Ｆ信
号Ｓ５の内容を判断しＦＩＦＯ部入力信号Ｓ４＝３
（ｈ），７（ｈ）を表示順にＦＩＦＯ部２３に蓄積す
る。ＦＩＦＯ部２３は、データの蓄積に応じてＦＩＦＯ
部ｅｍｐ信号Ｓ８＝０（ｈ）とし、さらにＦＩＦＯ部リ
クエスト信号Ｓ７をイネーブルとする。
号Ｓ２の反復供給に応答してこの信号Ｓ２をカウント
し、走査線カウント信号Ｓ９をＦＤ（ｈ）とする。ま
た、タイミング生成部２４がイニシャライズする。次
に、データＩ／Ｆ部２１は供給を受けたＣＰＵＩ／Ｆ信
号Ｓ５の内容を判断しＦＩＦＯ部入力信号Ｓ４＝３
（ｈ），７（ｈ）を表示順にＦＩＦＯ部２３に蓄積す
る。ＦＩＦＯ部２３は、データの蓄積に応じてＦＩＦＯ
部ｅｍｐ信号Ｓ８＝０（ｈ）とし、さらにＦＩＦＯ部リ
クエスト信号Ｓ７をイネーブルとする。
【００２６】ＦＩＦＯ部２３の蓄積期間が過ぎるとタイ
ミング生成部２４は、ＦＩＦＯ部リクエスト信号Ｓ７を
ＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３はこの信号Ｓ
７の供給に応答してＦＩＦＯ部出力信号Ｓ１０＝３
（ｈ）を出力し、パラメータＲＡＭ部２２にアドレスと
して供給する。パラメータＲＡＭ部２２はＦＩＦＯ部出
力信号Ｓ１０の供給に応答して表示図形ＲＯＭ原点アド
レス信号Ｓ１１＝０（ｈ）（Ｐ０），Ｙ座標原点信号Ｓ
１２＝Ｆ６（ｈ）（Ｐ１），Ｘ座標原点信号Ｓ１３＝４
０（ｈ）（Ｐ２），メッシュ効果有無切替信号Ｓ１４＝
０（ｈ）（Ｐ３）の各々を出力する。表示図形ＲＯＭ原
点アドレス信号Ｓ１１と走査線カウント信号Ｓ９を用い
ＲＯＭアドレス計算部２５はＲＯＭアドレス信号Ｓ１５
＝７（ｈ）を算出する。図形ＲＯＭ部２６はＲＯＭアド
レス信号Ｓ１５を受け図形データ信号Ｓ１７＝ＦＦＦＦ
（ｈ）を出力する。
ミング生成部２４は、ＦＩＦＯ部リクエスト信号Ｓ７を
ＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３はこの信号Ｓ
７の供給に応答してＦＩＦＯ部出力信号Ｓ１０＝３
（ｈ）を出力し、パラメータＲＡＭ部２２にアドレスと
して供給する。パラメータＲＡＭ部２２はＦＩＦＯ部出
力信号Ｓ１０の供給に応答して表示図形ＲＯＭ原点アド
レス信号Ｓ１１＝０（ｈ）（Ｐ０），Ｙ座標原点信号Ｓ
１２＝Ｆ６（ｈ）（Ｐ１），Ｘ座標原点信号Ｓ１３＝４
０（ｈ）（Ｐ２），メッシュ効果有無切替信号Ｓ１４＝
０（ｈ）（Ｐ３）の各々を出力する。表示図形ＲＯＭ原
点アドレス信号Ｓ１１と走査線カウント信号Ｓ９を用い
ＲＯＭアドレス計算部２５はＲＯＭアドレス信号Ｓ１５
＝７（ｈ）を算出する。図形ＲＯＭ部２６はＲＯＭアド
レス信号Ｓ１５を受け図形データ信号Ｓ１７＝ＦＦＦＦ
（ｈ）を出力する。
【００２７】メッシュパターン発生部２８は、メッシュ
効果有無切替信号Ｓ１４＝０（ｈ）の供給に応答してメ
ッシュ信号Ｓ２１＝ＦＦＦＦ（ｈ）を出力する。データ
マスク部２９はメッシュ信号Ｓ２１の供給に応答して図
形データ信号Ｓ１７をそのまま加工図形データ信号Ｓ２
３として出力し、出力部２７に供給する。
効果有無切替信号Ｓ１４＝０（ｈ）の供給に応答してメ
ッシュ信号Ｓ２１＝ＦＦＦＦ（ｈ）を出力する。データ
マスク部２９はメッシュ信号Ｓ２１の供給に応答して図
形データ信号Ｓ１７をそのまま加工図形データ信号Ｓ２
３として出力し、出力部２７に供給する。
【００２８】次にタイミング生成部２４は、再度表示ス
タート信号Ｓ１６を出力し、出力部２７は、表示スター
ト信号Ｓ１６の供給に応答してラインバッファ部３に対
するラインバッファアドレス信号Ｓ２０を４０（ｈ）〜
４Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝１１１１１１１
１１１１１１１１１の各ビットをクロック信号Ｓ１毎に
出力する。第１の従来技術と同様に、常時は１（ｈ）を
出力しているラインバッファライトイネーブル信号Ｓ１
９をラインバッファアドレス信号Ｓ２０のセット時から
インクリメントされている間のみ０（ｈ）を出力させ
る。
タート信号Ｓ１６を出力し、出力部２７は、表示スター
ト信号Ｓ１６の供給に応答してラインバッファ部３に対
するラインバッファアドレス信号Ｓ２０を４０（ｈ）〜
４Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝１１１１１１１
１１１１１１１１１の各ビットをクロック信号Ｓ１毎に
出力する。第１の従来技術と同様に、常時は１（ｈ）を
出力しているラインバッファライトイネーブル信号Ｓ１
９をラインバッファアドレス信号Ｓ２０のセット時から
インクリメントされている間のみ０（ｈ）を出力させ
る。
【００２９】出力部２７は、図形データＧ２対応のライ
ンバッファデータ信号Ｓ１８，ラインバッファライトイ
ネーブル信号Ｓ１９，ラインバッファアドレス信号Ｓ２
０を出力する。表示部２Ａは、前述の動作により、図形
データ（Ｇ２）をラインバッファ部３に格納する。この
格納と同時にタイミング生成部２４は、ＦＩＦＯ部リク
エスト信号Ｓ７をＦＩＦＯ部２３に供給し、ＦＩＦＯ部
２３はこの信号Ｓ７の供給に応答してＦＩＦＯ部出力信
号Ｓ１０＝７（ｈ）を出力する。また、ＦＩＦＯ部ｅｍ
ｐ信号Ｓ８＝１（ｈ）を出力する。パラメータＲＡＭ部
２２はＦＩＦＯ部出力信号Ｓ１０の供給に応答して表示
図形ＲＯＭ原点アドレス信号Ｓ１１＝１０（ｈ）（Ｐ
０），Ｙ座標原点信号Ｓ１２＝Ｆ０（ｈ）（Ｐ１），Ｘ
座標原点信号Ｓ１３＝８０（ｈ）（Ｐ２），メッシュ効
果有無切替信号Ｓ１４＝１（ｈ）（Ｐ３）の各々を出力
する。表示図形ＲＯＭ原点アドレス信号Ｓ１１と走査線
カウント信号Ｓ９を用いＲＯＭアドレス計算部２５はＲ
ＯＭアドレス信号Ｓ１５＝Ｄ（ｈ）を算出する。図形Ｒ
ＯＭ部２６はアドレス信号Ｓ１５の供給に応答して図形
データ信号Ｓ１７＝ＦＦＦＦ（ｈ）を出力する。
ンバッファデータ信号Ｓ１８，ラインバッファライトイ
ネーブル信号Ｓ１９，ラインバッファアドレス信号Ｓ２
０を出力する。表示部２Ａは、前述の動作により、図形
データ（Ｇ２）をラインバッファ部３に格納する。この
格納と同時にタイミング生成部２４は、ＦＩＦＯ部リク
エスト信号Ｓ７をＦＩＦＯ部２３に供給し、ＦＩＦＯ部
２３はこの信号Ｓ７の供給に応答してＦＩＦＯ部出力信
号Ｓ１０＝７（ｈ）を出力する。また、ＦＩＦＯ部ｅｍ
ｐ信号Ｓ８＝１（ｈ）を出力する。パラメータＲＡＭ部
２２はＦＩＦＯ部出力信号Ｓ１０の供給に応答して表示
図形ＲＯＭ原点アドレス信号Ｓ１１＝１０（ｈ）（Ｐ
０），Ｙ座標原点信号Ｓ１２＝Ｆ０（ｈ）（Ｐ１），Ｘ
座標原点信号Ｓ１３＝８０（ｈ）（Ｐ２），メッシュ効
果有無切替信号Ｓ１４＝１（ｈ）（Ｐ３）の各々を出力
する。表示図形ＲＯＭ原点アドレス信号Ｓ１１と走査線
カウント信号Ｓ９を用いＲＯＭアドレス計算部２５はＲ
ＯＭアドレス信号Ｓ１５＝Ｄ（ｈ）を算出する。図形Ｒ
ＯＭ部２６はアドレス信号Ｓ１５の供給に応答して図形
データ信号Ｓ１７＝ＦＦＦＦ（ｈ）を出力する。
【００３０】メッシュパターン発生部２８は、メッシュ
効果有無切替信号Ｓ１４＝１（ｈ）の供給に応答し、さ
らにＲＯＭアドレス信号Ｓ１５，走査線カウント信号Ｓ
９の供給に応答してメッシュ信号Ｓ２１＝ＡＡＡＡ
（ｈ）を生成し、データマスク部２９に供給する。デー
タマスク部２９はメッシュ信号Ｓ２１の供給を受け、図
形データ信号Ｓ１７をマスクして加工図形データ信号Ｓ
２３を生成し、出力部２７に供給する。
効果有無切替信号Ｓ１４＝１（ｈ）の供給に応答し、さ
らにＲＯＭアドレス信号Ｓ１５，走査線カウント信号Ｓ
９の供給に応答してメッシュ信号Ｓ２１＝ＡＡＡＡ
（ｈ）を生成し、データマスク部２９に供給する。デー
タマスク部２９はメッシュ信号Ｓ２１の供給を受け、図
形データ信号Ｓ１７をマスクして加工図形データ信号Ｓ
２３を生成し、出力部２７に供給する。
【００３１】次にタイミング生成部２４は、再度表示ス
タート信号Ｓ１６を出力し、出力部２７は、表示スター
ト信号Ｓ１６の供給に応答してラインバッファ部３に対
するラインバッファアドレス信号Ｓ２０を８０（ｈ）〜
８Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝０１０１０１０
１０１０１０１０１の各ビットをクロック信号Ｓ１毎に
出力する。上述と同様に、常時は１（ｈ）を出力してい
るラインバッファライトイネーブル信号Ｓ１９をライン
バッファアドレス信号Ｓ２０のセット時からインクリメ
ントされている間のみ０（ｈ）を出力させる。
タート信号Ｓ１６を出力し、出力部２７は、表示スター
ト信号Ｓ１６の供給に応答してラインバッファ部３に対
するラインバッファアドレス信号Ｓ２０を８０（ｈ）〜
８Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝０１０１０１０
１０１０１０１０１の各ビットをクロック信号Ｓ１毎に
出力する。上述と同様に、常時は１（ｈ）を出力してい
るラインバッファライトイネーブル信号Ｓ１９をライン
バッファアドレス信号Ｓ２０のセット時からインクリメ
ントされている間のみ０（ｈ）を出力させる。
【００３２】表示部２は、前述の動作により、図形デー
タ（Ｇ３）をラインバッファ部３に格納する。この時、
ＦＩＦＯ部２３は、ＦＩＦＯ部ｅｍｐ信号Ｓ８＝１
（ｈ）を出力しているので、タイミング生成部２４は次
のリクエスト信号をディセーブルしＦＤライン目の表示
動作を終了する。
タ（Ｇ３）をラインバッファ部３に格納する。この時、
ＦＩＦＯ部２３は、ＦＩＦＯ部ｅｍｐ信号Ｓ８＝１
（ｈ）を出力しているので、タイミング生成部２４は次
のリクエスト信号をディセーブルしＦＤライン目の表示
動作を終了する。
【００３３】
【発明が解決しようとする課題】上述した従来の第１及
び第２の図形画像表示装置及び図形画像表示方法は、任
意の第１の表示図形をフエードアウトさせこの表示図形
と同一座標上に他の第２の表示図形をフエードイン表示
する場合には表示対象図形の図形ＲＯＭデータをマスク
して表示するので、第１の表示図形あるいは第２の表示
図形のいずれか一方のみをメッシュ効果表示できるが両
者のメッシュ効果表示を重畳した図形表示ができないた
め、表示図形間の移行動作がスムーズでないという欠点
があった。
び第２の図形画像表示装置及び図形画像表示方法は、任
意の第１の表示図形をフエードアウトさせこの表示図形
と同一座標上に他の第２の表示図形をフエードイン表示
する場合には表示対象図形の図形ＲＯＭデータをマスク
して表示するので、第１の表示図形あるいは第２の表示
図形のいずれか一方のみをメッシュ効果表示できるが両
者のメッシュ効果表示を重畳した図形表示ができないた
め、表示図形間の移行動作がスムーズでないという欠点
があった。
【００３４】本発明の目的は、処理速度及び能力の犠牲
をともなうことなく複数の図形のメッシュ効果表示を重
畳した図形表示を可能とし表示図形間の移行動作をスム
ーズに表示できる図形画像表示装置及び図形画像表示方
法を提供することにある。
をともなうことなく複数の図形のメッシュ効果表示を重
畳した図形表示を可能とし表示図形間の移行動作をスム
ーズに表示できる図形画像表示装置及び図形画像表示方
法を提供することにある。
【００３５】
【課題を解決するための手段】本発明の図形画像表示装
置は、表示図形の原データを格納した図形ＲＯＭを備え
ＣＰＵからの予め定めた図形処理制御情報であるＣＰＵ
インタフエース信号の供給に応答して前記図形ＲＯＭか
ら読出した読出図形データを処理して生成した表示図形
データを出力するとともに所定の表示領域内で表示する
任意の第１の表示図形から第２の表示図形への表示置換
における強調表示動作時に前記第１，第２の表示図形の
表示置換対象領域をメッシュ状に分割し各メッシュ単位
毎に点滅させこれらメッシュ単位で前記第１の表示図形
からから前記第２の表示図形に置換するメッシュ効果表
示機能を有する表示処理部と、前記表示図形データを一
時格納するラインバッファ部とを備え、前記表示図形デ
ータを一旦前記ラインバッファ部に格納してから表示を
行う図形画像表示装置において、前記表示処理部が、前
記メッシュ表示効果機能の実行を指示するメッシュ効果
有無切替信号の供給に応答して前記表示置換対象領域に
対応するマスク領域の走査期間中に所定のパターンを有
し画素単位で前記ラインバッファ部に格納するか否かを
決めるメッシュ信号を発生するメッシュパターン発生手
段と、前記メッシュ信号の供給に応答して前記ラインバ
ッファ部への前記表示図形データの書込を制御するとと
もに、前記マスク領域の走査期間中に前記メッシュ信号
の値に対応して前記表示図形データの前記ラインバッフ
ァ部への書込を制御するラインバッファライトイネーブ
ル信号をマスクするライトイネーブルマスク回路を備え
て構成されている。
置は、表示図形の原データを格納した図形ＲＯＭを備え
ＣＰＵからの予め定めた図形処理制御情報であるＣＰＵ
インタフエース信号の供給に応答して前記図形ＲＯＭか
ら読出した読出図形データを処理して生成した表示図形
データを出力するとともに所定の表示領域内で表示する
任意の第１の表示図形から第２の表示図形への表示置換
における強調表示動作時に前記第１，第２の表示図形の
表示置換対象領域をメッシュ状に分割し各メッシュ単位
毎に点滅させこれらメッシュ単位で前記第１の表示図形
からから前記第２の表示図形に置換するメッシュ効果表
示機能を有する表示処理部と、前記表示図形データを一
時格納するラインバッファ部とを備え、前記表示図形デ
ータを一旦前記ラインバッファ部に格納してから表示を
行う図形画像表示装置において、前記表示処理部が、前
記メッシュ表示効果機能の実行を指示するメッシュ効果
有無切替信号の供給に応答して前記表示置換対象領域に
対応するマスク領域の走査期間中に所定のパターンを有
し画素単位で前記ラインバッファ部に格納するか否かを
決めるメッシュ信号を発生するメッシュパターン発生手
段と、前記メッシュ信号の供給に応答して前記ラインバ
ッファ部への前記表示図形データの書込を制御するとと
もに、前記マスク領域の走査期間中に前記メッシュ信号
の値に対応して前記表示図形データの前記ラインバッフ
ァ部への書込を制御するラインバッファライトイネーブ
ル信号をマスクするライトイネーブルマスク回路を備え
て構成されている。
【００３６】本発明の図形画像表示方法は、表示図形の
原データを格納した図形ＲＯＭを備えＣＰＵからの予め
定めた図形処理制御情報であるＣＰＵインタフエース信
号の供給に応答して前記図形ＲＯＭから読出した読出図
形データを処理して生成した表示図形データを出力する
とともに所定の表示領域内で表示する任意の第１の表示
図形から第２の表示図形への表示置換における強調表示
動作時に前記第１，第２の表示図形の表示置換対象領域
をメッシュ状に分割し各メッシュ単位毎に点滅させこれ
らメッシュ単位で前記第１の表示図形からから前記第２
の表示図形に置換するメッシュ効果表示機能を含み、前
記表示図形データを一旦前記ラインバッファ部に格納し
てから表示を行う図形画像表示方法において、前記表示
図形データの出力処理が、前記表示図形の前記メッシュ
効果表示の有無の判定を判定するステップと、前記メッ
シュ効果表示有の場合に前記表示置換対象領域に対応す
るマスク領域の走査期間中に所定のパターンを有し画素
単位で前記ラインバッファ部に格納するか否かを決める
メッシュ信号を生成するステップと、前記メッシュ信号
の値に応答して前記表示図形データの前記ラインバッフ
ァ部への書込を制御するラインバッファライトイネーブ
ル信号をマスクするステップとを含むことを特徴とする
ものである。
原データを格納した図形ＲＯＭを備えＣＰＵからの予め
定めた図形処理制御情報であるＣＰＵインタフエース信
号の供給に応答して前記図形ＲＯＭから読出した読出図
形データを処理して生成した表示図形データを出力する
とともに所定の表示領域内で表示する任意の第１の表示
図形から第２の表示図形への表示置換における強調表示
動作時に前記第１，第２の表示図形の表示置換対象領域
をメッシュ状に分割し各メッシュ単位毎に点滅させこれ
らメッシュ単位で前記第１の表示図形からから前記第２
の表示図形に置換するメッシュ効果表示機能を含み、前
記表示図形データを一旦前記ラインバッファ部に格納し
てから表示を行う図形画像表示方法において、前記表示
図形データの出力処理が、前記表示図形の前記メッシュ
効果表示の有無の判定を判定するステップと、前記メッ
シュ効果表示有の場合に前記表示置換対象領域に対応す
るマスク領域の走査期間中に所定のパターンを有し画素
単位で前記ラインバッファ部に格納するか否かを決める
メッシュ信号を生成するステップと、前記メッシュ信号
の値に応答して前記表示図形データの前記ラインバッフ
ァ部への書込を制御するラインバッファライトイネーブ
ル信号をマスクするステップとを含むことを特徴とする
ものである。
【００３７】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１３と共通の構成要素には共通の参照文字／数字を
付して同様にブロックで示す図１を参照すると、この図
に示す本実施の形態の図形画像表示装置は、従来の第２
の図形画像表示装置と共通のＣＰＵ部１と、ラインバッ
ファ部３とに加えて、表示部２Ａの代わりに、走査線カ
ウント信号Ｓ９，メッシュ効果有無切替信号Ｓ１４，Ｒ
ＯＭアドレス信号Ｓ１５及びラインバッファアドレス信
号Ｓ２０の供給を受けてメッシュ信号Ｓ２１を発生する
メッシュパターン発生部２８Ａと、メッシュ信号Ｓ２１
の供給に応答してラインバッフアライトイネーブル信号
Ｓ１９をマスクするライトイネーブルマスク部３０とを
備え、図形データのラインバッファ格納時にラインバッ
フアライトイネーブル信号Ｓ１９をマスクすることによ
りメッシュ効果表示を行う表示部２Ｂを備える。
を図１３と共通の構成要素には共通の参照文字／数字を
付して同様にブロックで示す図１を参照すると、この図
に示す本実施の形態の図形画像表示装置は、従来の第２
の図形画像表示装置と共通のＣＰＵ部１と、ラインバッ
ファ部３とに加えて、表示部２Ａの代わりに、走査線カ
ウント信号Ｓ９，メッシュ効果有無切替信号Ｓ１４，Ｒ
ＯＭアドレス信号Ｓ１５及びラインバッファアドレス信
号Ｓ２０の供給を受けてメッシュ信号Ｓ２１を発生する
メッシュパターン発生部２８Ａと、メッシュ信号Ｓ２１
の供給に応答してラインバッフアライトイネーブル信号
Ｓ１９をマスクするライトイネーブルマスク部３０とを
備え、図形データのラインバッファ格納時にラインバッ
フアライトイネーブル信号Ｓ１９をマスクすることによ
りメッシュ効果表示を行う表示部２Ｂを備える。
【００３８】次に、図１，従来と共通の表示図形の１例
を示す図７，パラメータＲＡＭ部２２の設定マッピング
図を示す図１４，図形ＲＯＭ部２６の設定状況マッピン
グ図を示す図１０を参照して、本実施の形態の動作につ
いて説明すると、本実施の形態では、図形データのライ
ンバッファ格納時にラインバッフアライトイネーブル信
号をマスクすることによりメッシュ効果表示を行う。
を示す図７，パラメータＲＡＭ部２２の設定マッピング
図を示す図１４，図形ＲＯＭ部２６の設定状況マッピン
グ図を示す図１０を参照して、本実施の形態の動作につ
いて説明すると、本実施の形態では、図形データのライ
ンバッファ格納時にラインバッフアライトイネーブル信
号をマスクすることによりメッシュ効果表示を行う。
【００３９】説明の便宜上、従来の第１，第２の図形画
像表示装置と同様に、図７に示すｌ×ｍのドットから成
る表示画面Ｇ１上に図形Ｇ２及びそのメッシュ効果表示
させた図形Ｇ３を含む。この図形Ｇ２は、表示画面Ｇ１
上に図形ＲＯＭデータＲ１の左上原点（０（ｈ），０
（ｈ））を座標（４０（ｈ），Ｆ６（ｈ））に表示させ
たもの、同様に図形Ｇ３は図形ＲＯＭデータＲ２の左上
原点（０（ｈ），０（ｈ））を座標（８０（ｈ），Ｆ０
（ｈ））に表示させたものとする。
像表示装置と同様に、図７に示すｌ×ｍのドットから成
る表示画面Ｇ１上に図形Ｇ２及びそのメッシュ効果表示
させた図形Ｇ３を含む。この図形Ｇ２は、表示画面Ｇ１
上に図形ＲＯＭデータＲ１の左上原点（０（ｈ），０
（ｈ））を座標（４０（ｈ），Ｆ６（ｈ））に表示させ
たもの、同様に図形Ｇ３は図形ＲＯＭデータＲ２の左上
原点（０（ｈ），０（ｈ））を座標（８０（ｈ），Ｆ０
（ｈ））に表示させたものとする。
【００４０】図１４を再度参照すると、図７の図形の表
示対応のパラメータＲＡＭのマッピング領域は、上述し
たように、Ｐ０に図形ＲＯＭの原点アドレス値、Ｐ１に
表示図形のＹ座標原点値、Ｐ２に表示図形Ｘ座標原点値
を、Ｐ３にメッシュ効果有無切替情報をそれぞれ設定で
きる。この例ではアドレス３（ｈ）にＧ２のデータを、
アドレス７（ｈ）にＧ３のデータをそれぞれ設定し、Ｆ
Ｄライン目の表示処理を例にあげ、また、Ｐ３＝０のと
き通常表示、Ｐ３＝１のときメッシュ効果表示されるこ
とし動作説明を行う。
示対応のパラメータＲＡＭのマッピング領域は、上述し
たように、Ｐ０に図形ＲＯＭの原点アドレス値、Ｐ１に
表示図形のＹ座標原点値、Ｐ２に表示図形Ｘ座標原点値
を、Ｐ３にメッシュ効果有無切替情報をそれぞれ設定で
きる。この例ではアドレス３（ｈ）にＧ２のデータを、
アドレス７（ｈ）にＧ３のデータをそれぞれ設定し、Ｆ
Ｄライン目の表示処理を例にあげ、また、Ｐ３＝０のと
き通常表示、Ｐ３＝１のときメッシュ効果表示されるこ
とし動作説明を行う。
【００４１】本実施の形態の動作における１画面表示タ
イミング及びＦＤライン目の表示タイミングをそれぞれ
タイムチャートで示す図１１，図２及び対応の各処理を
それぞれフローチャートで示す図３，図４を併せて参照
すると、表示部２Ｂにおいて、垂直同期信号Ｓ３の供給
に応答してタイミング生成部２４がイニシャライズされ
る（ステップＰ１，Ｐ２）。非表示期間に、データＩ／
Ｆ部２１はＣＰＵ部１よりＣＰＵＩ／Ｆ信号Ｓ５の供給
を受け、その内容を判断しパラメータＲＡＭライト信号
Ｓ６としてパラメータＲＡＭ部２２に格納する。このと
き、パラメータＲＡＭ部２２のアドレス３（ｈ）にＰ０
＝０（ｈ），Ｐ１＝Ｆ６（ｈ），Ｐ２＝４０（ｈ），Ｐ
３＝０（ｈ）を、アドレス７（ｈ）にＰ０＝０（ｈ），
Ｐ１＝Ｆ０（ｈ），Ｐ２＝８０（ｈ），Ｐ３＝１（ｈ）
をそれぞれ設定する（ステップＰ３）。
イミング及びＦＤライン目の表示タイミングをそれぞれ
タイムチャートで示す図１１，図２及び対応の各処理を
それぞれフローチャートで示す図３，図４を併せて参照
すると、表示部２Ｂにおいて、垂直同期信号Ｓ３の供給
に応答してタイミング生成部２４がイニシャライズされ
る（ステップＰ１，Ｐ２）。非表示期間に、データＩ／
Ｆ部２１はＣＰＵ部１よりＣＰＵＩ／Ｆ信号Ｓ５の供給
を受け、その内容を判断しパラメータＲＡＭライト信号
Ｓ６としてパラメータＲＡＭ部２２に格納する。このと
き、パラメータＲＡＭ部２２のアドレス３（ｈ）にＰ０
＝０（ｈ），Ｐ１＝Ｆ６（ｈ），Ｐ２＝４０（ｈ），Ｐ
３＝０（ｈ）を、アドレス７（ｈ）にＰ０＝０（ｈ），
Ｐ１＝Ｆ０（ｈ），Ｐ２＝８０（ｈ），Ｐ３＝１（ｈ）
をそれぞれ設定する（ステップＰ３）。
【００４２】次に、図形表示動作（ステップＰ４）に移
り、まず、タイミング生成部２４は水平同期信号Ｓ２の
反復供給（ステップＰ４１）に応答してこの信号Ｓ２を
カウントし、走査線カウント信号Ｓ９をＦＤ（ｈ）とす
る。また、タイミング生成部２４をイニシャライズ（リ
セット）する（ステップＰ４２）。次に、データＩ／Ｆ
部２１は供給を受けたＣＰＵＩ／Ｆ信号Ｓ５の内容を判
断しＦＩＦＯ部入力信号Ｓ４＝３（ｈ），７（ｈ）を表
示順にＦＩＦＯ部２３に蓄積する。ＦＩＦＯ部２３は、
データの蓄積に応じてＦＩＦＯ部ｅｍｐ信号Ｓ８＝０
（ｈ）とし、さらにＦＩＦＯ部リクエスト信号Ｓ７をイ
ネーブルとする。
り、まず、タイミング生成部２４は水平同期信号Ｓ２の
反復供給（ステップＰ４１）に応答してこの信号Ｓ２を
カウントし、走査線カウント信号Ｓ９をＦＤ（ｈ）とす
る。また、タイミング生成部２４をイニシャライズ（リ
セット）する（ステップＰ４２）。次に、データＩ／Ｆ
部２１は供給を受けたＣＰＵＩ／Ｆ信号Ｓ５の内容を判
断しＦＩＦＯ部入力信号Ｓ４＝３（ｈ），７（ｈ）を表
示順にＦＩＦＯ部２３に蓄積する。ＦＩＦＯ部２３は、
データの蓄積に応じてＦＩＦＯ部ｅｍｐ信号Ｓ８＝０
（ｈ）とし、さらにＦＩＦＯ部リクエスト信号Ｓ７をイ
ネーブルとする。
【００４３】ＦＩＦＯ部２３の蓄積期間が過ぎるとタイ
ミング生成部２４は、ＦＩＦＯ部リクエスト信号Ｓ７を
ＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３はこの信号Ｓ
７の供給に応答してＦＩＦＯ部出力信号Ｓ１０＝３
（ｈ）を出力し（ステップＰ４４）、パラメータＲＡＭ
部２２にアドレスとして供給する。パラメータＲＡＭ部
２２はＦＩＦＯ部出力信号Ｓ１０の供給に応答して表示
図形ＲＯＭ原点アドレス信号Ｓ１１＝０（ｈ）（Ｐ
０），Ｙ座標原点信号Ｓ１２＝ＦＤ（ｈ）（Ｐ１），Ｘ
座標原点信号Ｓ１３＝４０（ｈ）（Ｐ２），メッシュ効
果有無切替信号Ｓ１４＝０（ｈ）（Ｐ３）の各々を出力
する（ステップＰ４５）。表示図形ＲＯＭ原点アドレス
信号Ｓ１１と走査線カウント信号Ｓ９を用いＲＯＭアド
レス計算部２５はＲＯＭアドレス信号Ｓ１５＝７（ｈ）
を算出する（ステップＰ４６）。図形ＲＯＭ部２６はア
ドレス信号Ｓ１５を受け図形データ信号Ｓ１７＝ＦＦＦ
Ｆ（ｈ）を出力する（ステップＰ４７）。
ミング生成部２４は、ＦＩＦＯ部リクエスト信号Ｓ７を
ＦＩＦＯ部２３に供給し、ＦＩＦＯ部２３はこの信号Ｓ
７の供給に応答してＦＩＦＯ部出力信号Ｓ１０＝３
（ｈ）を出力し（ステップＰ４４）、パラメータＲＡＭ
部２２にアドレスとして供給する。パラメータＲＡＭ部
２２はＦＩＦＯ部出力信号Ｓ１０の供給に応答して表示
図形ＲＯＭ原点アドレス信号Ｓ１１＝０（ｈ）（Ｐ
０），Ｙ座標原点信号Ｓ１２＝ＦＤ（ｈ）（Ｐ１），Ｘ
座標原点信号Ｓ１３＝４０（ｈ）（Ｐ２），メッシュ効
果有無切替信号Ｓ１４＝０（ｈ）（Ｐ３）の各々を出力
する（ステップＰ４５）。表示図形ＲＯＭ原点アドレス
信号Ｓ１１と走査線カウント信号Ｓ９を用いＲＯＭアド
レス計算部２５はＲＯＭアドレス信号Ｓ１５＝７（ｈ）
を算出する（ステップＰ４６）。図形ＲＯＭ部２６はア
ドレス信号Ｓ１５を受け図形データ信号Ｓ１７＝ＦＦＦ
Ｆ（ｈ）を出力する（ステップＰ４７）。
【００４４】次に、出力部２７は、タイミング生成部２
４からの表示スタート信号Ｓ１６の供給に応答してライ
ンバッファ部３に対するラインバッファアドレス信号Ｓ
２０を４０（ｈ）〜４Ｆ（ｈ）までクロック信号Ｓ１毎
にインクリメントし、ラインバッファデータ信号Ｓ１８
＝１１１１１１１１１１１１１１１１の各ビットをクロ
ック信号Ｓ１毎に出力する。常時は１（ｈ）を出力して
いる原ラインバッファライトイネーブル信号Ｓ２２をラ
インバッファアドレス信号Ｓ２０のセット時からインク
リメントされている間のみ０（ｈ）を出力させる。
４からの表示スタート信号Ｓ１６の供給に応答してライ
ンバッファ部３に対するラインバッファアドレス信号Ｓ
２０を４０（ｈ）〜４Ｆ（ｈ）までクロック信号Ｓ１毎
にインクリメントし、ラインバッファデータ信号Ｓ１８
＝１１１１１１１１１１１１１１１１の各ビットをクロ
ック信号Ｓ１毎に出力する。常時は１（ｈ）を出力して
いる原ラインバッファライトイネーブル信号Ｓ２２をラ
インバッファアドレス信号Ｓ２０のセット時からインク
リメントされている間のみ０（ｈ）を出力させる。
【００４５】メッシュパターン発生部２８は、メッシュ
効果有無切替信号Ｓ１４＝０（ｈ）の供給に応答し、メ
ッシュ信号Ｓ２１＝０（ｈ）を出力する（ステップＰ４
８）。ライトイネーブルマスク部３０は、メッシュ信号
Ｓ２１の値０（ｈ）に応答して原ラインバッファライト
イネーブル信号Ｓ２２をそのままラインバッファライト
イネーブル信号Ｓ１９として生成し、ラインバッファ３
に出力する。
効果有無切替信号Ｓ１４＝０（ｈ）の供給に応答し、メ
ッシュ信号Ｓ２１＝０（ｈ）を出力する（ステップＰ４
８）。ライトイネーブルマスク部３０は、メッシュ信号
Ｓ２１の値０（ｈ）に応答して原ラインバッファライト
イネーブル信号Ｓ２２をそのままラインバッファライト
イネーブル信号Ｓ１９として生成し、ラインバッファ３
に出力する。
【００４６】次に、出力部２７は、図形データＧ２対応
のラインバッファデータ信号Ｓ１８，ラインバッファラ
イトイネーブル信号Ｓ１９，ラインバッファアドレス信
号Ｓ２０を出力する。表示部２Ｂは、前述の動作によ
り、図形データ（Ｇ２）をラインバッファ部３に格納す
る。この格納と同時にタイミング生成部２４は、ＦＩＦ
Ｏ部リクエスト信号Ｓ７をＦＩＦＯ部２３に供給し、Ｆ
ＩＦＯ部２３はこの信号Ｓ７の供給に応答してＦＩＦＯ
部出力信号Ｓ１０＝７（ｈ）を出力する。また、ＦＩＦ
Ｏ部ｅｍｐ信号Ｓ８＝１（ｈ）を出力する。パラメータ
ＲＡＭ部２２はＦＩＦＯ部出力信号Ｓ１０の供給に応答
して表示図形ＲＯＭ原点アドレス信号Ｓ１１＝０（ｈ）
（Ｐ０），Ｙ座標原点信号Ｓ１２＝Ｆ０（ｈ）（Ｐ
１），Ｘ座標原点信号Ｓ１３＝８０（ｈ）（Ｐ２），メ
ッシュ効果有無切替信号Ｓ１４＝１（ｈ）（Ｐ３）の各
々を出力する。表示図形ＲＯＭ原点アドレス信号Ｓ１１
と走査線カウント信号Ｓ９とを用いＲＯＭアドレス計算
部２５はＲＯＭアドレス信号Ｓ１５＝Ｄ（ｈ）を算出す
る。図形ＲＯＭ部２６はアドレス信号Ｓ１５を受け図形
データ信号Ｓ１７＝ＦＦＦＦ（ｈ）を出力する（ステッ
プＰ４９）。
のラインバッファデータ信号Ｓ１８，ラインバッファラ
イトイネーブル信号Ｓ１９，ラインバッファアドレス信
号Ｓ２０を出力する。表示部２Ｂは、前述の動作によ
り、図形データ（Ｇ２）をラインバッファ部３に格納す
る。この格納と同時にタイミング生成部２４は、ＦＩＦ
Ｏ部リクエスト信号Ｓ７をＦＩＦＯ部２３に供給し、Ｆ
ＩＦＯ部２３はこの信号Ｓ７の供給に応答してＦＩＦＯ
部出力信号Ｓ１０＝７（ｈ）を出力する。また、ＦＩＦ
Ｏ部ｅｍｐ信号Ｓ８＝１（ｈ）を出力する。パラメータ
ＲＡＭ部２２はＦＩＦＯ部出力信号Ｓ１０の供給に応答
して表示図形ＲＯＭ原点アドレス信号Ｓ１１＝０（ｈ）
（Ｐ０），Ｙ座標原点信号Ｓ１２＝Ｆ０（ｈ）（Ｐ
１），Ｘ座標原点信号Ｓ１３＝８０（ｈ）（Ｐ２），メ
ッシュ効果有無切替信号Ｓ１４＝１（ｈ）（Ｐ３）の各
々を出力する。表示図形ＲＯＭ原点アドレス信号Ｓ１１
と走査線カウント信号Ｓ９とを用いＲＯＭアドレス計算
部２５はＲＯＭアドレス信号Ｓ１５＝Ｄ（ｈ）を算出す
る。図形ＲＯＭ部２６はアドレス信号Ｓ１５を受け図形
データ信号Ｓ１７＝ＦＦＦＦ（ｈ）を出力する（ステッ
プＰ４９）。
【００４７】次にタイミング生成部２４は、再度表示ス
タート信号Ｓ１６を出力し、この表示スタート信号Ｓ１
６の供給に応答して出力部２７はラインバッファ部３に
対するラインバッファアドレス信号Ｓ２０を８０（ｈ）
〜８Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝１１１１１１１
１１１１１１１１１の各ビットをクロック信号Ｓ１毎に
出力する。上述と同様に、常時は１（ｈ）を出力してい
る原ラインバッファライトイネーブル信号Ｓ２２をライ
ンバッファアドレス信号Ｓ２０のセット時からインクリ
メントされている間のみ０（ｈ）を出力させる。
タート信号Ｓ１６を出力し、この表示スタート信号Ｓ１
６の供給に応答して出力部２７はラインバッファ部３に
対するラインバッファアドレス信号Ｓ２０を８０（ｈ）
〜８Ｆ（ｈ）までクロック信号Ｓ１毎にインクリメント
し、ラインバッファデータ信号Ｓ１８＝１１１１１１１
１１１１１１１１１の各ビットをクロック信号Ｓ１毎に
出力する。上述と同様に、常時は１（ｈ）を出力してい
る原ラインバッファライトイネーブル信号Ｓ２２をライ
ンバッファアドレス信号Ｓ２０のセット時からインクリ
メントされている間のみ０（ｈ）を出力させる。
【００４８】次に、メッシュパターン発生部２８は、メ
ッシュ効果有無切替信号Ｓ１４＝１（ｈ）の供給に応答
し、メッシュ信号Ｓ２１＝０１０１０１０１０１０１０
１０１（ｈ）の各ビットをクロック信号Ｓ１毎に出力す
る。（ステップＰ５０）。ライトイネーブルマスク部３
０は、メッシュ信号Ｓ２１の各ビット値に応答して原ラ
インバッファライトイネーブル信号Ｓ２２をマスクして
ラインバッファライトイネーブル信号Ｓ１９を生成し、
ラインバッファ３に出力する（ステップＰ４８）。
ッシュ効果有無切替信号Ｓ１４＝１（ｈ）の供給に応答
し、メッシュ信号Ｓ２１＝０１０１０１０１０１０１０
１０１（ｈ）の各ビットをクロック信号Ｓ１毎に出力す
る。（ステップＰ５０）。ライトイネーブルマスク部３
０は、メッシュ信号Ｓ２１の各ビット値に応答して原ラ
インバッファライトイネーブル信号Ｓ２２をマスクして
ラインバッファライトイネーブル信号Ｓ１９を生成し、
ラインバッファ３に出力する（ステップＰ４８）。
【００４９】表示部２は、前述の動作により、図形デー
タ（Ｇ３）をラインバッファ部３に格納する（ステップ
Ｐ５０，Ｐ５１）。この時、ＦＩＦＯ部２３は、ＦＩＦ
Ｏ部ｅｍｐ信号Ｓ８＝１（ｈ）を出力しているので、タ
イミング生成部２４は次のリクエスト信号をディセーブ
ルしＦＤライン目の表示動作を終了する（ステップＰ５
２）。
タ（Ｇ３）をラインバッファ部３に格納する（ステップ
Ｐ５０，Ｐ５１）。この時、ＦＩＦＯ部２３は、ＦＩＦ
Ｏ部ｅｍｐ信号Ｓ８＝１（ｈ）を出力しているので、タ
イミング生成部２４は次のリクエスト信号をディセーブ
ルしＦＤライン目の表示動作を終了する（ステップＰ５
２）。
【００５０】
【発明の効果】以上説明したように、本発明の図形画像
表示装置及び図形画像表示方法は、表示処理部が、メッ
シュ効果有無切替信号の供給に応答してメッシュ信号を
発生するメッシュパターン発生手段と、上記メッシュ信
号の供給に応答してラインバッファ部への表示図形デー
タの書込を制御するラインバッファ書込制御制御手段、
すなわちバッファライトイネーブルマスク部を備えてい
ることにより、画素単位で表示図形データのラインバッ
ファへの書込みの実行／非実行を制御するので、通常処
理と同一の能力及び処理速度でメッシュ効果表示を実行
でき、さらに複数の図形のメッシュ効果表示を重畳した
図形表示が可能であるため表示図形間の移行動作をスム
ーズに表示できるという効果がある。
表示装置及び図形画像表示方法は、表示処理部が、メッ
シュ効果有無切替信号の供給に応答してメッシュ信号を
発生するメッシュパターン発生手段と、上記メッシュ信
号の供給に応答してラインバッファ部への表示図形デー
タの書込を制御するラインバッファ書込制御制御手段、
すなわちバッファライトイネーブルマスク部を備えてい
ることにより、画素単位で表示図形データのラインバッ
ファへの書込みの実行／非実行を制御するので、通常処
理と同一の能力及び処理速度でメッシュ効果表示を実行
でき、さらに複数の図形のメッシュ効果表示を重畳した
図形表示が可能であるため表示図形間の移行動作をスム
ーズに表示できるという効果がある。
【図１】本発明の図形画像表示装置の第１の実施の形態
を示すブロック図である。
を示すブロック図である。
【図２】本実施の形態の図形画像表示装置のＦＤライン
目の図形表示動作を示すタイムチャートである。
目の図形表示動作を示すタイムチャートである。
【図３】本実施の形態の図形画像表示装置の１フレーム
分の処理の一例を示すフローチャートである。
分の処理の一例を示すフローチャートである。
【図４】本実施の形態の図形画像表示方法の１ライン分
の処理の一例を示すフローチャートである。
の処理の一例を示すフローチャートである。
【図５】メッシュ効果表示の例を示す説明図である。
【図６】メッシュ効果表示の機能を模式的に示す説明図
である。
である。
【図７】表示図形を模式的に示した説明図である。
【図８】従来の第１の図形画像表示装置の一例を示すブ
ロック図である。
ロック図である。
【図９】従来の第１の図形画像表示装置の表示ＲＡＭの
設定マッピングを模式的に示した説明図である。
設定マッピングを模式的に示した説明図である。
【図１０】表示ＲＯＭの設定マッピングを模式的に示し
た説明図である。
た説明図である。
【図１１】図形画像表示装置の１フレーム分の図形表示
動作を示すタイムチャートである。
動作を示すタイムチャートである。
【図１２】従来の第１の 図形画像表示装置のＦＤライ
ン目の図形表示動作を示すタイムチャートである。
ン目の図形表示動作を示すタイムチャートである。
【図１３】従来の第２の図形画像表示装置の一例を示す
ブロック図である。
ブロック図である。
【図１４】従来の第２の図形画像表示装置の表示ＲＯＭ
の設定マッピングを模式的に示した説明図である。
の設定マッピングを模式的に示した説明図である。
【図１５】従来の第２の図形画像表示装置の図形画像表
示装置のＦＤライン目の図形表示動作を示すタイムチャ
ートである。
示装置のＦＤライン目の図形表示動作を示すタイムチャ
ートである。
１ ＣＰＵ部 ２，２Ａ，２Ｂ 表示部 ３ ラインバッファ部 ２１ データＩ／Ｆ部 ２２ パラメータＲＡＭ部 ２３ ＦＩＦＯ部 ２４ タイミング生成部 ２５ ＲＯＭアドレス計算部 ２６ 図形ＲＯＭ部 ２７，２７Ａ 出力部 ２８，２８Ａ メッシュパターン発生部 ２９ データマスク部 ３０ ライトイネーブルマスク部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平５−94167（ＪＰ，Ａ) 特開 昭62−180391（ＪＰ，Ａ) 特開 昭59−52290（ＪＰ，Ａ) 特開 平５−80744（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 G09G 5/18 G09G 5/393
Claims (4)
- 【請求項１】 表示図形の原データを格納した図形ＲＯ
Ｍを備えＣＰＵからの予め定めた図形処理制御情報であ
るＣＰＵインタフエース信号の供給に応答して前記図形
ＲＯＭから読出した読出図形データを処理して生成した
表示図形データを出力するとともに所定の表示領域内で
表示する任意の第１の表示図形から第２の表示図形への
表示置換における強調表示動作時に前記第１，第２の表
示図形の表示置換対象領域をメッシュ状に分割し各メッ
シュ単位毎に点滅させこれらメッシュ単位で前記第１の
表示図形からから前記第２の表示図形に置換するメッシ
ュ効果表示機能を有する表示処理部と、前記表示図形デ
ータを一時格納するラインバッファ部とを備え、前記表
示図形データを一旦前記ラインバッファ部に格納してか
ら表示を行う図形画像表示装置において、 前記表示処理部が、前記メッシュ表示効果機能の実行を
指示するメッシュ効果有無切替信号の供給に応答して前
記表示置換対象領域に対応するマスク領域の走査期間中
に所定のパターンを有し画素単位で前記ラインバッファ
部に格納するか否かを決めるメッシュ信号を発生するメ
ッシュパターン発生手段と、 前記メッシュ信号の供給に応答して前記ラインバッファ
部への前記表示図形データの書込を制御するとともに、
前記マスク領域の走査期間中に前記メッシュ信号の値に
対応して前記表示図形データの前記ラインバッファ部へ
の書込を制御するラインバッファライトイネーブル信号
をマスクするライトイネーブルマスク回路を備えること
を特徴とする図形画像表示装置。 - 【請求項２】 前記表示処理部が、前記ＣＰＵインタフ
エース信号の供給を受けその内容を判断し所定順序で表
示する表示図形対応の後述のパラメータＲＡＭ手段のア
ドレスであるパラメータＲＡＭアドレスを指定するＦＩ
ＦＯ入力信号と前記パラメータＲＡＭ手段への図形表示
パラメータの格納を制御するパラメータＲＡＭライト信
号とを出力するデータインタフエース手段と、 前記パラメータＲＡＭライト信号の供給に応答して前記
図形表示パラメータを格納し、ＦＩＦＯ出力信号の供給
に応答して図形ＲＯＭの原点アドレスを指定するＲＯＭ
原点アドレス信号と前記表示図形のＸ座標，Ｙ座標の各
々を指定するＸ座標原点信号，Ｙ座標原点信号の各々と
前記表示図形のメッシュ効果の有無の切替を指示する前
記メッシュ効果有無切替信号とを出力する前記パラメー
タＲＡＭ手段と、 前記ＦＩＦＯ入力信号の供給に応答して前記パラメータ
ＲＡＭアドレスを格納しＦＩＦＯ部リクエスト信号の供
給に応答して格納した前記パラメータＲＡＭアドレスで
ある前記ＦＩＦＯ出力信号を出力するＦＩＦＯ手段と、 垂直同期信号及び水平同期信号の供給を受け水平走査線
数をカウントして走査線カウント信号を出力するととも
に前記ＦＩＦＯ部の前記パラメータＲＡＭアドレスの読
出を要求する前記ＦＩＦＯ部リクエスト信号を生成しさ
らに表示をスタートさせるスタート信号を生成するタイ
ミング生成手段と、 前記ＲＯＭ原点アドレス信号及び前記走査線カウント信
号とを用いてＲＯＭアドレスを計算しＲＯＭアドレス信
号を出力するＲＯＭアドレス計算手段と、 前記図形ＲＯＭを含み前記ＲＯＭアドレス信号の指示に
したがい表示図形データ信号を出力する図形ＲＯＭ手段
と、 クロック及び前記表示スタート信号の供給に応答して前
記表示図形データ信号及び前記Ｘ座標原点信号を取込み
前記表示図形データ信号対応のラインバッファデータ信
号とラインバッファイネーブル信号とラインバッファア
ドレス信号とを出力する出力手段とを備えることを特徴
とする請求項１記載の図形画像表示装置。 - 【請求項３】 前記パラメータＲＡＭ手段が、前記図形
ＲＯＭ手段の前記ＲＯＭアドレスの原点対応のＲＯＭ原
点アドレス情報と、前記Ｙ座標原点信号，Ｘ座標原点信
号の各々対応のＹ座標原点情報，Ｘ座標原点情報と、前
記メッシュ効果有無切替信号対応のメッシュ効果有無切
替情報とを保持し、 前記ＲＯＭ原点アドレス信号が指定する前記図形ＲＯＭ
手段の所定アドレスに格納された前記表示図形データを
前記Ｙ座標原点信号，Ｘ座標原点信号の各々で示された
表示位置に画像表示し、 前記メッシュ効果有無切替信号の第１の値に応答して前
記表示図形データを通常表示し前記メッシュ効果有無切
替信号の第２の値に応答して前記表示図形データをメッ
シュ効果表示することを特徴とする請求項２記載の図形
画像表示装置。 - 【請求項４】 表示図形の原データを格納した図形ＲＯ
Ｍを備えＣＰＵからの予め定めた図形処理制御情報であ
るＣＰＵインタフエース信号の供給に応答して前記図形
ＲＯＭから読出した読出図形データを処理して生成した
表示図形データを出力するとともに所定の表示領域内で
表示する任意の第１の表示図形から第２の表示図形への
表示置換における強調表示動作時に前記第１，第２の表
示図形の表示置換対象領域をメッシュ状に分割し各メッ
シュ単位毎に点滅させこれらメッシュ単位で前記第１の
表示図形からから前記第２の表示図形に置換するメッシ
ュ効果表示機能を含み、前記表示図形データを一旦前記
ラインバッファ部に格納してから表示を行う図形画像表
示方法において、 前記表示図形データの出力処理が、前記表示図形の前記
メッシュ効果表示の有無の判定を判定するステップと、 前記メッシュ効果表示有の場合に前記表示置換対象領域
に対応するマスク領域の走査期間中に所定のパターンを
有し画素単位で前記ラインバッファ部に格納するか否か
を決めるメッシュ信号を生成するステップと、 前記メッシュ信号の値に応答して前記表示図形データの
前記ラインバッファ部への書込を制御するラインバッフ
ァライトイネーブル信号をマスクするステップとを含む
ことを特徴とする図形画像表示方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8296321A JP3037161B2 (ja) | 1996-11-08 | 1996-11-08 | 図形画像表示装置及び図形画像表示方法 |
| EP97119352A EP0841651A3 (en) | 1996-11-08 | 1997-11-05 | Device and method for displaying graphic images |
| US08/965,368 US6078305A (en) | 1996-11-08 | 1997-11-06 | Device and method displaying a mesh effect with line buffer |
| TW086116692A TW350948B (en) | 1996-11-08 | 1997-11-08 | Device and method for displaying graphic images |
| KR1019970058940A KR100263580B1 (ko) | 1996-11-08 | 1997-11-08 | 그래픽 화상 표시 장치 및 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8296321A JP3037161B2 (ja) | 1996-11-08 | 1996-11-08 | 図形画像表示装置及び図形画像表示方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10143129A JPH10143129A (ja) | 1998-05-29 |
| JP3037161B2 true JP3037161B2 (ja) | 2000-04-24 |
Family
ID=17832038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8296321A Expired - Fee Related JP3037161B2 (ja) | 1996-11-08 | 1996-11-08 | 図形画像表示装置及び図形画像表示方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6078305A (ja) |
| EP (1) | EP0841651A3 (ja) |
| JP (1) | JP3037161B2 (ja) |
| KR (1) | KR100263580B1 (ja) |
| TW (1) | TW350948B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2995703B1 (ja) * | 1998-10-08 | 1999-12-27 | コナミ株式会社 | 画像作成装置、画像作成装置における表示場面切替方法、画像作成装置における表示場面切替プログラムが記録された可読記録媒体及びビデオゲーム装置 |
| US7982740B2 (en) | 1998-11-09 | 2011-07-19 | Broadcom Corporation | Low resolution graphics mode support using window descriptors |
| US7446774B1 (en) | 1998-11-09 | 2008-11-04 | Broadcom Corporation | Video and graphics system with an integrated system bridge controller |
| US6798420B1 (en) | 1998-11-09 | 2004-09-28 | Broadcom Corporation | Video and graphics system with a single-port RAM |
| US6738072B1 (en) | 1998-11-09 | 2004-05-18 | Broadcom Corporation | Graphics display system with anti-flutter filtering and vertical scaling feature |
| US6636222B1 (en) | 1999-11-09 | 2003-10-21 | Broadcom Corporation | Video and graphics system with an MPEG video decoder for concurrent multi-row decoding |
| US6768774B1 (en) | 1998-11-09 | 2004-07-27 | Broadcom Corporation | Video and graphics system with video scaling |
| US6573905B1 (en) | 1999-11-09 | 2003-06-03 | Broadcom Corporation | Video and graphics system with parallel processing of graphics windows |
| US6661422B1 (en) | 1998-11-09 | 2003-12-09 | Broadcom Corporation | Video and graphics system with MPEG specific data transfer commands |
| US6853385B1 (en) * | 1999-11-09 | 2005-02-08 | Broadcom Corporation | Video, audio and graphics decode, composite and display system |
| US6538656B1 (en) | 1999-11-09 | 2003-03-25 | Broadcom Corporation | Video and graphics system with a data transport processor |
| US9668011B2 (en) * | 2001-02-05 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Single chip set-top box system |
| US6975324B1 (en) | 1999-11-09 | 2005-12-13 | Broadcom Corporation | Video and graphics system with a video transport processor |
| US8913667B2 (en) * | 1999-11-09 | 2014-12-16 | Broadcom Corporation | Video decoding system having a programmable variable-length decoder |
| JP3645829B2 (ja) * | 2001-05-14 | 2005-05-11 | コナミ株式会社 | 画像の形成方法及び画像形成用のプログラム |
| US7667710B2 (en) * | 2003-04-25 | 2010-02-23 | Broadcom Corporation | Graphics display system with line buffer control scheme |
| US8063916B2 (en) | 2003-10-22 | 2011-11-22 | Broadcom Corporation | Graphics layer reduction for video composition |
| US7738768B1 (en) | 2005-12-16 | 2010-06-15 | The Directv Group, Inc. | Method and apparatus for increasing the quality of service for digital video services for mobile reception |
| KR100800998B1 (ko) * | 2005-12-24 | 2008-02-11 | 삼성전자주식회사 | 홈 네트워크 기기 제어 장치 및 방법 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131132B2 (ja) * | 1971-11-13 | 1976-09-04 | ||
| GB2063616B (en) * | 1979-11-16 | 1984-06-20 | Quantel Ltd | Multiple picture image manipulation |
| US4398189A (en) * | 1981-08-20 | 1983-08-09 | Bally Manufacturing Corporation | Line buffer system for displaying multiple images in a video game |
| US4645459A (en) * | 1982-07-30 | 1987-02-24 | Honeywell Inc. | Computer generated synthesized imagery |
| US4531120A (en) * | 1983-01-20 | 1985-07-23 | International Business Machines Corporation | Superposing graphic patterns |
| US4703318A (en) * | 1984-03-30 | 1987-10-27 | Wang Laboratories, Inc. | Character-based monochromatic representation of color images |
| US4843568A (en) * | 1986-04-11 | 1989-06-27 | Krueger Myron W | Real time perception of and response to the actions of an unencumbered participant/user |
| US5043714A (en) * | 1986-06-04 | 1991-08-27 | Apple Computer, Inc. | Video display apparatus |
| US4868557A (en) * | 1986-06-04 | 1989-09-19 | Apple Computer, Inc. | Video display apparatus |
| JPS6361372A (ja) * | 1986-09-01 | 1988-03-17 | Nec Corp | 図形表示装置 |
| JPH0357081A (ja) * | 1989-07-26 | 1991-03-12 | Canon Inc | 画像処理装置 |
| JP3036767B2 (ja) * | 1989-12-28 | 2000-04-24 | キヤノン株式会社 | 印刷装置および方法 |
| JPH0685144B2 (ja) * | 1990-11-15 | 1994-10-26 | インターナショナル・ビジネス・マシーンズ・コーポレイション | オーバレイ及びアンダレイの選択的制御装置 |
| US5319742A (en) * | 1992-08-04 | 1994-06-07 | International Business Machines Corporation | Image enhancement with mask having fuzzy edges |
-
1996
- 1996-11-08 JP JP8296321A patent/JP3037161B2/ja not_active Expired - Fee Related
-
1997
- 1997-11-05 EP EP97119352A patent/EP0841651A3/en not_active Withdrawn
- 1997-11-06 US US08/965,368 patent/US6078305A/en not_active Expired - Fee Related
- 1997-11-08 TW TW086116692A patent/TW350948B/zh active
- 1997-11-08 KR KR1019970058940A patent/KR100263580B1/ko not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TW350948B (en) | 1999-01-21 |
| KR100263580B1 (ko) | 2000-08-01 |
| KR19980042241A (ko) | 1998-08-17 |
| EP0841651A3 (en) | 1999-06-30 |
| EP0841651A2 (en) | 1998-05-13 |
| US6078305A (en) | 2000-06-20 |
| JPH10143129A (ja) | 1998-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3037161B2 (ja) | 図形画像表示装置及び図形画像表示方法 | |
| EP0278526B1 (en) | Graphics diplay controller having clipping function | |
| JPS62242281A (ja) | デジタル映像発生器 | |
| JP2968729B2 (ja) | 図形画像表示装置および図形画像表示方法 | |
| JP3477666B2 (ja) | 画像表示制御装置 | |
| JP2512080B2 (ja) | マルチウインドウ機能を有するデイスプレイ装置 | |
| JPS58160983A (ja) | Ｃｒｔ表示装置 | |
| US5818466A (en) | Apparatus for providing multi-layer sprite graphic for an on-screen-graphic of television | |
| JP3578533B2 (ja) | 画像表示制御装置 | |
| JPH05188922A (ja) | 画面表示装置の制御方式 | |
| JPH087568B2 (ja) | 表示制御装置 | |
| JP3354725B2 (ja) | 表示装置 | |
| JPH0419876B2 (ja) | ||
| JP2951666B2 (ja) | クリッピング方法及びグラフィックシステム並びにワークステーション | |
| JP3598575B2 (ja) | 画像制御装置 | |
| JPH09222874A (ja) | 画像表示処理装置 | |
| JP2002258827A (ja) | 画像表示装置 | |
| JP2821121B2 (ja) | 表示制御装置 | |
| JP2623592B2 (ja) | 表示制御装置 | |
| JP3264941B2 (ja) | 画像表示制御方法及び装置 | |
| JP2003271120A (ja) | 画像表示方法及び画像表示装置 | |
| JPH08129356A (ja) | 表示装置 | |
| JPS6010390A (ja) | 図形処理システムにおけるライト・ペンによる図形同定処理方式 | |
| JPS60241126A (ja) | コンピユ−タにおける任意パタ−ンのスクロ−ル方式 | |
| JPH09198021A (ja) | 表示制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |