JP3037002B2 - Signal processing device - Google Patents
Signal processing deviceInfo
- Publication number
- JP3037002B2 JP3037002B2 JP4318100A JP31810092A JP3037002B2 JP 3037002 B2 JP3037002 B2 JP 3037002B2 JP 4318100 A JP4318100 A JP 4318100A JP 31810092 A JP31810092 A JP 31810092A JP 3037002 B2 JP3037002 B2 JP 3037002B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- time constant
- level
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000010354 integration Effects 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 5
- 238000007906 compression Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、オーディオ機器等にお
ける信号処理装置、特に入力信号のレベルに応じて処理
を変更するものに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing apparatus for an audio device or the like, and more particularly to a signal processing apparatus for changing processing according to the level of an input signal.
【0002】[0002]
【従来の技術】デジタル処理技術の進歩に伴い、各種分
野においてデジタル処理が採用されるようになってきて
おり、オーディオ機器においてもデジタル処理が採用さ
れるようになってきている。2. Description of the Related Art With the advance of digital processing technology, digital processing has been adopted in various fields, and digital processing has also been adopted in audio equipment.
【0003】一方、音声信号の処理においては、入力信
号のレベルに応じて処理の内容を変更しなければならな
い場合が各種ある。例えば、オーディオアンプにおける
ダイナミックレンジのコンプレッサは、入力レベルが0
dBで入力信号をそのまま出力し、入力レベルが−60
dBで入力信号を6dBアップして出力し、0dB〜−
60dBでは、ゲイン量を連続的に変化させ、オーディ
オ機器からの出力を聴きやすいものにしている。On the other hand, in the processing of an audio signal, there are various cases where the content of the processing must be changed according to the level of the input signal. For example, a dynamic range compressor in an audio amplifier has an input level of 0
The input signal is output as it is at dB, and the input level is -60.
The input signal is increased by 6 dB at dB and output, and 0 dB to-
At 60 dB, the gain amount is continuously changed so that the output from the audio device is easy to hear.
【0004】そして、このようなコンプレッサのゲイン
量の変更は、入力信号の変化状態に応じて、その追従状
態を変更している。すなわち、入力信号が低レベルから
高レベルに大きく変化した際(アタック時)において
は、追従を速くし、入力信号が高レベルから低レベルに
変化した際(リリース時)においては追従を遅くしてい
る。[0004] Such a change in the gain of the compressor changes the following state according to the change state of the input signal. That is, when the input signal largely changes from a low level to a high level (at the time of an attack), the tracking is accelerated, and when the input signal changes from a high level to a low level (at the time of release), the tracking is slowed. I have.
【0005】さらに、アタック時において、入力信号レ
ベルの変動量が大きいほど追従を速くすることも行われ
ている。そして、この入力レベル変動への追従をアナロ
グで行う場合には、抵抗とコンデンサからなる積分回路
の抵抗にダイオードを並列接続することで達成できる。[0005] In addition, during an attack, the following speed is increased as the fluctuation amount of the input signal level increases. In the case of following the input level fluctuation in an analog manner, it can be achieved by connecting a diode in parallel to the resistor of the integrating circuit including the resistor and the capacitor.
【0006】一方、デジタル回路において、このような
特性を得ようとした場合には、時定数の異なるローパス
フィルタを複数用意し、入力レベルの変化量に応じて切
り替えることになる。On the other hand, in order to obtain such characteristics in a digital circuit, a plurality of low-pass filters having different time constants are prepared, and switching is performed in accordance with the amount of change in the input level.
【0007】[0007]
【発明が解決しようとする課題】しかし、このようなロ
ーパスフィルタ切り換えの処理は複雑であり、各種の問
題があった。すなわち、DSP(デジタル・シグナル・
プロセッサ)でこのような処理する行う場合、プログラ
ムが長くなり、またローパスフィルタの時定数設定のた
めのテーブルが大きくなってしまうという問題点があっ
た。さらに、時定数の数には限界があるため、時定数を
スムーズに変化させることができず、また係数切り換え
時に切り換えノイズが発生するという問題点もあった。However, such a low-pass filter switching process is complicated and has various problems. That is, DSP (digital signal
When such processing is performed by the processor, there is a problem that the program becomes long and a table for setting the time constant of the low-pass filter becomes large. Further, since the number of time constants is limited, there is a problem that the time constant cannot be changed smoothly, and switching noise occurs when the coefficient is switched.
【0008】[0008]
【課題を解決するための手段】本発明は、入力信号に対
する信号処理を入力信号のレベルに応じて変更する信号
処理装置において、入力信号のレベルを検出する入力レ
ベル検出部と、この入力レベル検出部において検出した
入力レベルから入力レベルの変動に応じた時定数で変化
する制御信号を生成する時定数制御部と、この時定数制
御部からの制御信号に応じて入力信号を処理するメイン
信号処理部と、を有し、前記時定数制御部は、前記検出
した信号レベルを第1の時定数で積分する第1積分回路
と、前記検出した信号レベルを第2の時定数で積分する
第2積分回路と、この第1および第2積分回路の両方の
出力の差に基づいた時定数で前記検出した信号レベルを
積分する第3積分回路と、を含み、第3積分回路の出力
に前記制御信号を得ることを特徴とする。SUMMARY OF THE INVENTION The present invention relates to a signal processing apparatus for changing the signal processing of an input signal in accordance with the level of the input signal.
Bell detector and the input level detector
Changes with the time constant according to the change of the input level from the input level
Time constant control unit for generating a control signal
Mainly processes input signals according to control signals from the control unit
A signal processing unit, wherein the time constant control unit
First integrating circuit for integrating the obtained signal level with a first time constant
And integrating the detected signal level with a second time constant
A second integrator and both of the first and second integrators;
The detected signal level is calculated using a time constant based on the output difference.
And a third integration circuit for integrating, and an output of the third integration circuit
And the control signal is obtained .
【0009】[0009]
【作用】このように、時定数の異なる第1および第2積
分回路の出力に基づいて、第3積分回路の時定数を制御
する。そして、この第3積分回路の出力に基づいて、メ
イン信号処理回路の信号処理を制御する制御信号を得
る。従って、入力信号のレベル変化に対応した制御信号
を得ることができ、この制御信号を用いて所望の信号処
理を行うことができる。特に、デジタル処理において、
簡易な回路により、時定数を連続的に変換させることが
できる。As described above, the time constant of the third integration circuit is controlled based on the outputs of the first and second integration circuits having different time constants.
I do. Then, based on the output of the third integration circuit,
A control signal for controlling the signal processing of the in-signal processing circuit is obtained.
You. Therefore, the control signal corresponding to the level change of the input signal
Can be obtained, and desired signal processing can be performed using the control signal . Especially in digital processing
The time constant can be continuously converted by a simple circuit.
【0010】[0010]
【実施例】以下、本発明の実施例について、図面に基づ
いて説明する。図1は、実施例の全体構成を示すブロッ
ク図であり、入力信号のレベルを検出する入力レベル検
出部10、入力レベル検出部10において検出した入力
レベルから入力レベルの変動に応じた時定数で応答する
制御信号を生成する時定数制御部20および時定数制御
部20からの制御信号に応じて入力信号を処理するメイ
ン信号処理部30からなっている。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the overall configuration of the embodiment. An input level detector 10 for detecting the level of an input signal, and a time constant corresponding to a change in the input level from the input level detected by the input level detector 10 are shown. It comprises a time constant control unit 20 for generating a control signal to respond to and a main signal processing unit 30 for processing an input signal according to a control signal from the time constant control unit 20.
【0011】入力レベル検出部10は、絶対値回路1
2、積分回路14、対数変換回路16からなっており、
入力信号の絶対値を積分し、対数変換することによっ
て、入力信号の振幅に対応する入力レベル信号を出力す
る。The input level detecting section 10 includes an absolute value circuit 1
2, consisting of an integrating circuit 14, a logarithmic conversion circuit 16,
An absolute value of the input signal is integrated and logarithmically converted to output an input level signal corresponding to the amplitude of the input signal.
【0012】時定数制御部20は、基本的には、第1積
分回路21、第2積分回路22、減算器23、絶対値回
路24および第3積分回路25からなっており、時定数
の異なる第1および第2積分回路21、22の出力の差
を減算器23で計算し、この減算結果の絶対値に応じて
第3積分回路25の時定数を制御する。そして、このよ
うにして時定数が決定された第3積分回路25の出力が
制御信号として出力される。The time constant control section 20 basically comprises a first integration circuit 21, a second integration circuit 22, a subtracter 23, an absolute value circuit 24, and a third integration circuit 25, which have different time constants. The difference between the outputs of the first and second integration circuits 21 and 22 is calculated by a subtractor 23, and the time constant of the third integration circuit 25 is controlled according to the absolute value of the result of the subtraction. Then, the output of the third integration circuit 25 whose time constant has been determined in this way is output as a control signal.
【0013】メイン信号処理部30は、例えば入力信号
に対しダイナミックレンジの圧縮処理を施すコンプレッ
サであり、この圧縮処理の内容を制御信号に応じて変化
させる。The main signal processing section 30 is, for example, a compressor that performs dynamic range compression processing on an input signal, and changes the content of the compression processing according to a control signal.
【0014】図2に時定数制御部20の具体的構成を示
す。このように、第1〜第3積分回路21、22、25
はそれぞれ1次のIIRローパスフィルタから構成され
ている。すなわち、入力信号は係数乗算器aを介し加算
器bに入力されると共に、遅延回路cおよび係数乗算器
dを介し加算器bに入力される。また、加算器bの出力
は遅延回路eおよび係数乗算器fを介し、加算器bにフ
ィードバック入力される。そして、各積分回路は係数乗
算器a、d、fにおいて乗算する係数α、β、γの設定
によって、それぞれの積分(ローバスフィルタ)の時定
数が設定される。FIG. 2 shows a specific configuration of the time constant control unit 20. Thus, the first to third integration circuits 21, 22, 25
Are each composed of a primary IIR low-pass filter. That is, the input signal is input to the adder b via the coefficient multiplier a, and is also input to the adder b via the delay circuit c and the coefficient multiplier d. The output of the adder b is fed back to the adder b via the delay circuit e and the coefficient multiplier f. The time constant of each integration (low-pass filter) is set by setting the coefficients α, β, and γ to be multiplied in the coefficient multipliers a, d, and f in each integration circuit.
【0015】すなわち、各積分回路の係数α、β、γ
は、 α=β , γ=1−2α の関係に設定され、0<α<1である。That is, the coefficients α, β, γ of each integration circuit
Is set in the relationship of α = β, γ = 1-2α, and 0 <α <1.
【0016】そして、αが0に近いと時定数が大きく、
1に近いと時定数が小さい。そこで、第1積分回路21
における係数αを第2積分回路22の係数αに比較して
大きく(1に近く)設定することにより、図3に示すよ
うに、入力レベルがステップ状に立ち上がった際に、第
1積分回路21の出力は比較的速く立ち上がり、第2積
分回路22の出力はゆっくり立ち上がる。そして、減算
器23において両者の差をとることにより、ステップ状
の立ち上がりに対し、一旦値が上昇した後、0に戻る波
形を得ることができる。When α is close to 0, the time constant is large,
When it is close to 1, the time constant is small. Therefore, the first integration circuit 21
Is set to be larger (closer to 1) than the coefficient α of the second integration circuit 22 when the input level rises in a stepwise manner as shown in FIG. Output rises relatively quickly, and the output of the second integration circuit 22 rises slowly. Then, by taking the difference between the two in the subtractor 23, a waveform whose value once rises and then returns to 0 with respect to the step-like rising can be obtained.
【0017】ここで、この減算器23の出力は、入力の
レベル変化に応じた立ち上がり量を有するものになって
いる。そこで、この減算器23の出力を利用して第3積
分回路25における時定数を変化させれば、入力信号の
レベル変化量に応じた時定数での積分(ローパスフィル
タ)が達成できる。なお、絶対値回路24は、リリース
時においても正の値を得、これを用いて時定数制御を行
うためのものである。Here, the output of the subtractor 23 has a rising amount corresponding to a change in the level of the input. Therefore, if the time constant of the third integration circuit 25 is changed using the output of the subtracter 23, integration (low-pass filter) with a time constant according to the level change amount of the input signal can be achieved. Note that the absolute value circuit 24 obtains a positive value even at the time of release, and performs time constant control using this value.
【0018】そして、第3積分回路25の時定数を制御
するためには、ここにおける係数乗算器の係数aを絶対
値回路24の出力に応じて変化させれば良い。但し、絶
対値回路24の出力は必ずしも0〜1の値を取るとは限
らないため、図2に示すように係数kを乗算する係数乗
算器26を設け、これによって値の大きさを調整する。
そして、この係数乗算器26の出力αを第3積分回路2
5における2つの係数乗算器a、dに供給すると共に、
1−kα演算器27を介しもう1つの係数乗算器fに供
給することによって、第3積分回路25は入力信号の変
化量が大きい時に時定数が小さく、入力信号の変化量が
小さいときに時定数が大きくなる。そこで、第3積分回
路25の出力は、入力信号の大きさに対応したものであ
ると共に、レベル信号の変化量が大きい時には速く追従
し、変化量が小さい時にはゆっくり追従する入力レベル
検出信号となる。In order to control the time constant of the third integration circuit 25, the coefficient a of the coefficient multiplier may be changed according to the output of the absolute value circuit 24. However, since the output of the absolute value circuit 24 does not always take a value of 0 to 1, a coefficient multiplier 26 for multiplying the coefficient k is provided as shown in FIG. 2 to adjust the magnitude of the value. .
The output α of the coefficient multiplier 26 is used as the third integration circuit 2
5 to two coefficient multipliers a, d,
By supplying the coefficient to another coefficient multiplier f via the 1-kα arithmetic unit 27, the third integration circuit 25 has a small time constant when the change amount of the input signal is large and a small time constant when the change amount of the input signal is small. The constant increases. Thus, the output of the third integration circuit 25 is an input level detection signal that corresponds to the magnitude of the input signal, and follows quickly when the change amount of the level signal is large, and slowly follows when the change amount is small. .
【0019】従って、この第3積分回路25の出力をメ
イン信号処理部30に制御信号として供給し、ここでこ
の制御信号に応じてダイナミックレンジの圧縮処理を行
えば、所望の特性のダイナミックレンジの圧縮処理を行
うことができる。Therefore, the output of the third integrating circuit 25 is supplied to the main signal processing section 30 as a control signal, and the dynamic range is compressed in accordance with the control signal. A compression process can be performed.
【0020】なお、このダイナミックレンジの圧縮処理
は、従来例において記載したように、入力信号レベルが
0dBで入力信号をそのまま出力し、入力レベルが−6
0dBで入力信号を6dBアップして出力し、0dB〜
−60dBでは、ゲイン量を連続的に変化させるもので
あり、入力の変化に応じて、ゲインを調整するものであ
る。In the dynamic range compression processing, as described in the conventional example, the input signal level is 0 dB, the input signal is output as it is, and the input level is -6.
At 0 dB, the input signal is increased by 6 dB and output.
At −60 dB, the gain amount is continuously changed, and the gain is adjusted according to the change in the input.
【0021】また、本実施例によれば、第1積分回路2
1と第2積分回路22の時定数を変更したり、係数乗算
器26の係数を変更することで、第3積分回路25にお
ける時定数の変化幅を簡単に変更することができる。従
って、各種調整を非常に簡単に行うことができる。Further, according to the present embodiment, the first integrating circuit 2
By changing the time constant of the first and second integrating circuits 22 or changing the coefficient of the coefficient multiplier 26, the change width of the time constant in the third integrating circuit 25 can be easily changed. Therefore, various adjustments can be performed very easily.
【0022】さらに、アタック時の時定数は入力レベル
の変化量に応じて変更するが、リリース時の時定数は比
較的長い1つの時定数に固定する場合、上述の絶対値回
路24に代えて閾値回路を設けると良い。すなわち、図
4に示すように、減算器23からの出力が一定値以下の
場合所定の閾値の値を固定する。このようにすると、リ
リースの場合には、減算器23の出力は負になるため、
必ず閾値以下であり、時定数は閾値に設定されることに
なる。そこで、第3積分回路25のリリース時の時定数
を1つの時定数に固定することができ、アタック時に
は、上述と同様に入力レベルの変化量に応じて時定数が
変化することになる。Further, the time constant at the time of the attack is changed in accordance with the change amount of the input level. When the time constant at the time of the release is fixed to one relatively long time constant, the above-described absolute value circuit 24 is used instead. It is preferable to provide a threshold circuit. That is, as shown in FIG. 4, when the output from the subtractor 23 is equal to or smaller than a certain value, the predetermined threshold value is fixed. In this case, in the case of release, the output of the subtractor 23 becomes negative.
The time constant is always equal to or smaller than the threshold, and the time constant is set to the threshold. Therefore, the time constant at the time of release of the third integration circuit 25 can be fixed to one time constant, and at the time of an attack, the time constant changes in accordance with the amount of change in the input level as described above.
【0023】このように、本実施例によれば、デジタル
回路において、入力信号の変化量に応じた時定数で入力
信号レベルの検出が行え、このレベル信号を用いて、所
望の信号処理を行うことができる。なお、他の信号処理
においても、このような特性が必要であれば、利用でき
ることはいうまでもない。As described above, according to the present embodiment, in the digital circuit, the input signal level can be detected with a time constant corresponding to the change amount of the input signal, and desired signal processing is performed using this level signal. be able to. Needless to say, it can be used in other signal processing if such characteristics are required.
【0024】[0024]
【発明の効果】以上説明したように、本発明に係る信号
処理装置によれば、デジタル信号処理において、入力信
号レベルの変化量に応じた時定数でのレベル検出が行
え、これを利用して、好適な信号処理を行うことができ
る。特に、簡易な回路により、時定数の連続的に変換さ
せることができる。As described above, according to the signal processing device of the present invention, in digital signal processing, level detection can be performed with a time constant corresponding to the amount of change in the input signal level. , Suitable signal processing can be performed. In particular, the time constant can be continuously converted by a simple circuit.
【図1】実施例の全体構成を示すブロック図。FIG. 1 is a block diagram showing the overall configuration of an embodiment.
【図2】時定数制御部20の構成を示すブロック図。FIG. 2 is a block diagram showing a configuration of a time constant control unit 20.
【図3】各部の波形を示す説明図。FIG. 3 is an explanatory diagram showing waveforms of respective units.
【図4】閾値設定による処理の説明図。FIG. 4 is an explanatory diagram of processing by threshold setting.
10 入力レベル検出部 20 時定数制御部 30 メイン信号処理部 DESCRIPTION OF SYMBOLS 10 Input level detection part 20 Time constant control part 30 Main signal processing part
Claims (1)
レベルに応じて変更する信号処理装置において、入力信号のレベルを検出する入力レベル検出部と、 この入力レベル検出部において検出した入力レベルから
入力レベルの変動に応じた時定数で変化する制御信号を
生成する時定数制御部と、 この時定数制御部からの制御信号に応じて入力信号を処
理するメイン信号処理部と、 を有し、 前記時定数制御部は、 前記検出した信号レベルを第1の時定数で積分する第1
積分回路と、 前記検出した信号レベルを第2の時定数で積分する第2
積分回路と、 この第1および第2積分回路の両方の出力の差に基づい
た時定数で前記検出した信号レベルを積分する第3積分
回路と、 を含み、 第3積分回路の出力に前記制御信号を得る ことを特徴と
する信号処理装置。1. A signal processing apparatus for changing in accordance with the level of the input signal a signal process on the input signal, the input level detector for detecting the level of the input signal, the input level detected in the input level detector
A control signal that changes with a time constant corresponding to the input level
A time constant control unit to be generated, and an input signal processed in accordance with a control signal from the time constant control unit.
A time signal control unit , wherein the time constant control unit integrates the detected signal level with a first time constant.
An integrating circuit for integrating the detected signal level with a second time constant;
An integrating circuit, based on the difference between the outputs of both the first and second integration circuits
Third integration for integrating the detected signal level with a time constant
It includes a circuit, a signal processing apparatus characterized by obtaining the control signal to the output of the third integrating circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318100A JP3037002B2 (en) | 1992-11-27 | 1992-11-27 | Signal processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318100A JP3037002B2 (en) | 1992-11-27 | 1992-11-27 | Signal processing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06164277A JPH06164277A (en) | 1994-06-10 |
| JP3037002B2 true JP3037002B2 (en) | 2000-04-24 |
Family
ID=18095492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4318100A Expired - Fee Related JP3037002B2 (en) | 1992-11-27 | 1992-11-27 | Signal processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3037002B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3466546B2 (en) | 2000-06-27 | 2003-11-10 | 松下電器産業株式会社 | Time constant processing circuit, time constant processing method, audio compression device, audio expansion device, audio compression method, audio expansion method, and recording medium |
| US7333623B2 (en) | 2002-03-26 | 2008-02-19 | Oticon A/S | Method for dynamic determination of time constants, method for level detection, method for compressing an electric audio signal and hearing aid, wherein the method for compression is used |
| US7439439B2 (en) * | 2004-03-09 | 2008-10-21 | Electrolux Home Products, Inc. | Appliance audio notification device |
| JP2011066604A (en) * | 2009-09-16 | 2011-03-31 | Clarion Co Ltd | Sound volume control device |
| US8842852B1 (en) * | 2011-07-28 | 2014-09-23 | James K. Waller, Jr. | Audio dynamics processing control system with exponential release response |
-
1992
- 1992-11-27 JP JP4318100A patent/JP3037002B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06164277A (en) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5208866A (en) | On-board vehicle automatic sound volume adjusting apparatus | |
| EP0297461B1 (en) | Amplitude compressing/Expanding circuit | |
| US5923767A (en) | Digital audio processing | |
| JP3037002B2 (en) | Signal processing device | |
| JP2003299181A (en) | Audio signal processing device and audio signal processing method | |
| US5923768A (en) | Digital audio processing | |
| KR950007310B1 (en) | Digital Nonlinear Pre-Emphasis / D-Emphasis | |
| JP2757740B2 (en) | Distortion circuit | |
| JP3108198B2 (en) | Noise reduction device | |
| JP3278864B2 (en) | Digital auto gain controller | |
| JP2786643B2 (en) | Howling prevention device | |
| JP3683978B2 (en) | Saturation signal processor | |
| JPH06164275A (en) | Signal processor | |
| JP2953923B2 (en) | Sound field control system | |
| JP3119677B2 (en) | Signal processing circuit | |
| GB2310983A (en) | Digital audio processing | |
| JPH06152291A (en) | Dynamic range compressor for input signal | |
| JP3021194B2 (en) | Comb-type filter in video equipment | |
| JPH06303690A (en) | Microphone device | |
| JPH0447486B2 (en) | ||
| JP3687096B2 (en) | Acoustic signal compressor | |
| JPH04117874A (en) | Video signal processing unit | |
| JP2674027B2 (en) | Amplitude compression / expansion circuit | |
| JP2004112414A (en) | Audio compressor | |
| JPH1168493A (en) | Compressor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |