JP3029305B2 - 中性点クランプ式電力変換器の制御装置 - Google Patents
中性点クランプ式電力変換器の制御装置Info
- Publication number
- JP3029305B2 JP3029305B2 JP03033911A JP3391191A JP3029305B2 JP 3029305 B2 JP3029305 B2 JP 3029305B2 JP 03033911 A JP03033911 A JP 03033911A JP 3391191 A JP3391191 A JP 3391191A JP 3029305 B2 JP3029305 B2 JP 3029305B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- gate
- time
- self
- neutral point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
- Rectifiers (AREA)
Description
［発明の目的］
【０００１】
【産業上の利用分野】本発明は、交流電力を直流電力に
変換するパルス幅変調制御（ＰＷＭ制御）コンバ―タ
や、直流電力を交流電力に変換するＰＷＭ制御インバ―
タ等に適用される３レベルの出力電圧を発生する中性点
クランプ式電力変換器の制御装置に関する。
変換するパルス幅変調制御（ＰＷＭ制御）コンバ―タ
や、直流電力を交流電力に変換するＰＷＭ制御インバ―
タ等に適用される３レベルの出力電圧を発生する中性点
クランプ式電力変換器の制御装置に関する。
【０００２】
【従来の技術】図４は、中性点クランプ式インバ―タの
主回路構成図を示す。図は１相分（Ｕ相分）を示し、３
相出力インバ―タの場合、Ｖ，Ｗ相も同様に構成され
る。
主回路構成図を示す。図は１相分（Ｕ相分）を示し、３
相出力インバ―タの場合、Ｖ，Ｗ相も同様に構成され
る。
【０００３】図中、Ｖd1，Ｖd2は直流電源、Ｓ1 〜Ｓ4
は自己消弧素子、Ｄ1 〜Ｄ4 はフリ―ホイリングダイオ
―ド、Ｄ5 ，Ｄ6 はクランプ用ダイオ―ド、ＬＯＡＤば
負荷である。
は自己消弧素子、Ｄ1 〜Ｄ4 はフリ―ホイリングダイオ
―ド、Ｄ5 ，Ｄ6 はクランプ用ダイオ―ド、ＬＯＡＤば
負荷である。
【０００４】このインバ―タの出力電圧ＶU は、４つの
素子Ｓ1〜Ｓ4 をオン、オフさせることによって、次の
ように変化する。ただし、全体の直流電圧をＶd とし、
Ｖd1＝Ｖd2＝Ｖd ／２とする。即ち、 Ｓ1 とＳ2 がオンのとき、ＶU ＝＋Ｖd ／２ Ｓ2 とＳ3 がオンのとき、ＶU ＝０ Ｓ3 とＳ4 がオンのとき、ＶU ＝−Ｖd ／２ となる。この時、素子は２個ずつオンさせなければなら
ない。３個同時にオンになると、直流電源を短絡し、過
電流によって素子を破壊してしまう。
素子Ｓ1〜Ｓ4 をオン、オフさせることによって、次の
ように変化する。ただし、全体の直流電圧をＶd とし、
Ｖd1＝Ｖd2＝Ｖd ／２とする。即ち、 Ｓ1 とＳ2 がオンのとき、ＶU ＝＋Ｖd ／２ Ｓ2 とＳ3 がオンのとき、ＶU ＝０ Ｓ3 とＳ4 がオンのとき、ＶU ＝−Ｖd ／２ となる。この時、素子は２個ずつオンさせなければなら
ない。３個同時にオンになると、直流電源を短絡し、過
電流によって素子を破壊してしまう。
【０００５】例えば、素子Ｓ1 〜Ｓ3 にオン信号が入る
と、直流電圧Ｖd1を素子Ｓ1 ―Ｓ2―Ｓ3 ―ダイオ―ド
Ｄ6 で短絡し、過大な短絡電流が素子に流れ、素子を壊
してしまう。
と、直流電圧Ｖd1を素子Ｓ1 ―Ｓ2―Ｓ3 ―ダイオ―ド
Ｄ6 で短絡し、過大な短絡電流が素子に流れ、素子を壊
してしまう。
【０００６】このような直流短絡を防止するため、素子
Ｓ1 とＳ3 を逆動作させ、素子Ｓ2Ｓ4 を逆動作させて
いる。即ち、素子Ｓ1 がオンのときは素子Ｓ3 をオフさ
せ、素子Ｓ3 がオンのときは素子Ｓ1 をオフさせてい
る。同様に、素子Ｓ2 がオンのときは素子Ｓ4 をオフさ
せ、素子Ｓ4 がオンのときは、素子Ｓ2 をオフさせてい
る。図５は、中性点クランプ式インバ―タの従来のパル
ス幅変調制御法を説明するためのタイムチャ―ト図であ
る。
Ｓ1 とＳ3 を逆動作させ、素子Ｓ2Ｓ4 を逆動作させて
いる。即ち、素子Ｓ1 がオンのときは素子Ｓ3 をオフさ
せ、素子Ｓ3 がオンのときは素子Ｓ1 をオフさせてい
る。同様に、素子Ｓ2 がオンのときは素子Ｓ4 をオフさ
せ、素子Ｓ4 がオンのときは、素子Ｓ2 をオフさせてい
る。図５は、中性点クランプ式インバ―タの従来のパル
ス幅変調制御法を説明するためのタイムチャ―ト図であ
る。
【０００７】図中、Ｘ，ＹはＰＷＭ制御の搬送波信号
で、Ｘは＋ＥMAX 〜０の間を変化する三角波、Ｙは−Ｅ
MAX 〜０の間を変化する三角波である。また、ｅi はＰ
ＷＭ制御入力信号である。入力信号ｅi と三角波Ｘ，Ｙ
とを比較し、素子Ｓ1 〜Ｓ4 のゲ―ト信号ｇ1 ，ｇ2 を
作る。即ち、 ｅi ＞Ｘのとき、ｇ1 ＝１で、Ｓ1 はオン、Ｓ3 はオフ ｅi ≦Ｘのとき、ｇ1 ＝０で、Ｓ1 はオフ、Ｓ3 はオン ｅi ≧Ｙのとき、ｇ2 ＝０で、Ｓ4 はオフ、Ｓ2 はオン ｅi ＜Ｙのとき、ｇ2 ＝１で、Ｓ4 はオン、Ｓ2 はオフ とする。
で、Ｘは＋ＥMAX 〜０の間を変化する三角波、Ｙは−Ｅ
MAX 〜０の間を変化する三角波である。また、ｅi はＰ
ＷＭ制御入力信号である。入力信号ｅi と三角波Ｘ，Ｙ
とを比較し、素子Ｓ1 〜Ｓ4 のゲ―ト信号ｇ1 ，ｇ2 を
作る。即ち、 ｅi ＞Ｘのとき、ｇ1 ＝１で、Ｓ1 はオン、Ｓ3 はオフ ｅi ≦Ｘのとき、ｇ1 ＝０で、Ｓ1 はオフ、Ｓ3 はオン ｅi ≧Ｙのとき、ｇ2 ＝０で、Ｓ4 はオフ、Ｓ2 はオン ｅi ＜Ｙのとき、ｇ2 ＝１で、Ｓ4 はオン、Ｓ2 はオフ とする。
【０００８】この結果、出力電圧ＶU は、図の最下段の
ようになり、その平均値（破線で示す）は入力信号ｅi
に比例した値となる。このように、中性点クランプ式イ
ンバ―タでは、出力電圧ＶU として、３レベル（＋Ｖd
／２，０，−Ｖd ／２）の電圧が得られ、高調波成分の
少ない電圧波形となる。電動機負荷の場合は、電流の脈
動は小さくなり、トルクリップルも低減できる利点があ
る。
ようになり、その平均値（破線で示す）は入力信号ｅi
に比例した値となる。このように、中性点クランプ式イ
ンバ―タでは、出力電圧ＶU として、３レベル（＋Ｖd
／２，０，−Ｖd ／２）の電圧が得られ、高調波成分の
少ない電圧波形となる。電動機負荷の場合は、電流の脈
動は小さくなり、トルクリップルも低減できる利点があ
る。
【０００９】
【発明が解決しようとする課題】しかし、従来の中性点
クランプ式インバ―タの制御装置には、次のような問題
点がある。図６は、図５と同様に従来のＰＷＭ制御方法
を説明するためのタイムチャ―ト図を示すもので、入力
信号ｅi が急激に変化した場合の動作を表す。
クランプ式インバ―タの制御装置には、次のような問題
点がある。図６は、図５と同様に従来のＰＷＭ制御方法
を説明するためのタイムチャ―ト図を示すもので、入力
信号ｅi が急激に変化した場合の動作を表す。
【００１０】ｅi がａ点で、正から負に急変すると、ゲ
―ト信号ｇ1 は「１」から「０」に、ゲ―ト信号ｇ2 は
「０」から「１」に変化する。このゲ―ト信号に従っ
て、素子Ｓ1 〜Ｓ4 が瞬時にオン、オフできれば、出力
電圧ＶU は図示のようになり、何の問題も発生しない。
―ト信号ｇ1 は「１」から「０」に、ゲ―ト信号ｇ2 は
「０」から「１」に変化する。このゲ―ト信号に従っ
て、素子Ｓ1 〜Ｓ4 が瞬時にオン、オフできれば、出力
電圧ＶU は図示のようになり、何の問題も発生しない。
【００１１】しかし、大容量のインバ―タでは、自己消
弧素子としてＧＴＯ（ゲ―トタ―ンオフサイリスタ）な
どが使われ、タ―ンオフ時の過電圧を抑制するためスナ
バ回路が設置される。
弧素子としてＧＴＯ（ゲ―トタ―ンオフサイリスタ）な
どが使われ、タ―ンオフ時の過電圧を抑制するためスナ
バ回路が設置される。
【００１２】このスナバ回路のコンデンサの電圧を初期
化する（放電させる）ため、ＧＴＯをオンさせた時、一
定時間（最小オン時間：例えば１００マイクロ秒程度）
オン状態を維持しなければならない。
化する（放電させる）ため、ＧＴＯをオンさせた時、一
定時間（最小オン時間：例えば１００マイクロ秒程度）
オン状態を維持しなければならない。
【００１３】図７は、図６のａ点付近のゲ―ト信号の動
作を拡大したものでゲ―ト信号ｇ1＝１の幅が最小オン
時間ΔｔONより狭くなった場合を示す。素子Ｓ1 の最小
オン時間ΔｔON は素子自体を保護するために不可欠のも
のであり、最終的な素子へのゲートパルスを作る回路に
設けられ、素子には最小オン時間Δｔ ON が確保されたゲ
ート信号ｇ 1 ´が与えられる。この結果、ｇ1 ´とｇ2
とが期間δだけ重なり、素子Ｓ1 がオン、Ｓ2 がオフ、
Ｓ3 がオフ、Ｓ4 がオンとなる。
作を拡大したものでゲ―ト信号ｇ1＝１の幅が最小オン
時間ΔｔONより狭くなった場合を示す。素子Ｓ1 の最小
オン時間ΔｔON は素子自体を保護するために不可欠のも
のであり、最終的な素子へのゲートパルスを作る回路に
設けられ、素子には最小オン時間Δｔ ON が確保されたゲ
ート信号ｇ 1 ´が与えられる。この結果、ｇ1 ´とｇ2
とが期間δだけ重なり、素子Ｓ1 がオン、Ｓ2 がオフ、
Ｓ3 がオフ、Ｓ4 がオンとなる。
【００１４】図４の主回路において、出力電流ＩU が図
の矢印の向に流れている場合、ダイオ―ドＤ3 ，Ｄ4 が
導通し、かつ素子Ｓ1 にオン信号が来ているので、素子
Ｓ2に直流全電圧Ｖd ＝Ｖd1＋Ｖd2が印加される。逆
に、出力電流ＩU が図の矢印と反対方向にながれている
場合は、ダイオ―ドＤ1 ，Ｄ2 が導通し、Ｓ4 にオン信
号が入っているので、素子Ｓ3 に全電圧Ｖd が印加され
る。中性点クランプ式インバ―タでは、各素子（各ア―
ム）の耐圧は直流電圧Ｖd の半分が印加されるものとし
て設計されており、全電圧が印加された場合、過電圧に
より素子破壊に至ってしまう。
の矢印の向に流れている場合、ダイオ―ドＤ3 ，Ｄ4 が
導通し、かつ素子Ｓ1 にオン信号が来ているので、素子
Ｓ2に直流全電圧Ｖd ＝Ｖd1＋Ｖd2が印加される。逆
に、出力電流ＩU が図の矢印と反対方向にながれている
場合は、ダイオ―ドＤ1 ，Ｄ2 が導通し、Ｓ4 にオン信
号が入っているので、素子Ｓ3 に全電圧Ｖd が印加され
る。中性点クランプ式インバ―タでは、各素子（各ア―
ム）の耐圧は直流電圧Ｖd の半分が印加されるものとし
て設計されており、全電圧が印加された場合、過電圧に
より素子破壊に至ってしまう。
【００１５】このように従来の中性点クランプ式インバ
―タのＰＷＭ制御装置では、入力信号ｅi が急変した場
合、素子Ｓ2 或いはＳ3 のいずれかに直流全電圧が印加
される危険があり、最悪の場合、素子破壊に至り、装置
の運転を停止せざるを得なくなる。
―タのＰＷＭ制御装置では、入力信号ｅi が急変した場
合、素子Ｓ2 或いはＳ3 のいずれかに直流全電圧が印加
される危険があり、最悪の場合、素子破壊に至り、装置
の運転を停止せざるを得なくなる。
【００１６】本発明は、以上の問題点に鑑みてなされた
もので、ＰＷＭ制御の入力信号ｅiが急激に変化しても
１つの素子に直流全電圧が印加されることのないような
中性点クランプ式電力変換器の制御装置を提供すること
を目的とする。 ［発明の構成］
もので、ＰＷＭ制御の入力信号ｅiが急激に変化しても
１つの素子に直流全電圧が印加されることのないような
中性点クランプ式電力変換器の制御装置を提供すること
を目的とする。 ［発明の構成］
【００１７】
【課題を解決するための手段】前記目的を達成するため
に本発明は、直流端子間に接続され中性点出力端子を備
えた直流電源と、前記直流端子間に同一極性で直列接続
された４個の自己消弧素子Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 と、
これらの各素子にそれぞれ逆並列接続されるフリ―ホイ
リングダイオ―ドＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 と、直列接続
されている前記２個の自己消弧素子Ｓ2 ，Ｓ3 に逆並列
接続されるクランプ用ダイオ―ドＤ5 ，Ｄ6 の直列回路
と、前記自己消弧素子Ｓ1 とＳ3 及びＳ2 とＳ4 とが逆
動作するように最小オン・オフ時間が確保されたゲート
信号でオンオフ制御するゲート制御手段を備え、前記ク
ランプ用ダイオ―ドＤ5 ，Ｄ6 の直列接続点と前記中性
点出力端子とを接続し、前記４個の自己消弧素子Ｓ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 の直列回路の中間接続点に交流端子を
設けた中性点クランプ式電力変換器において、パルス幅
変調制御用搬送波として、１つは零と＋Ｅmax 間で変化
する三角波Ｘ、もう１つは該三角波Ｘと周波数と位相が
一致し零と−Ｅmax 間で変化する三角波Ｙを発生する手
段と、−Ｅmax ≦ｅi ≦＋Ｅmax を満すＰＷＭ制御入力
信号ｅi を発生する手段と、この２つの三角波Ｘ，Ｙと
ＰＷＭ制御入力信号ｅi とを比較し、 ｅi ＞Ｘのとき、ｇ1 ＝１ ｅi ≦Ｘのとき、ｇ1 ＝０ ｅi ≧Ｙのとき、ｇ2 ＝０ ｅi ＜Ｙのとき、ｇ2 ＝１ となる第１及び第２のゲ―ト信号ｇ1 ，ｇ2 を作る手段
と、前記第１のゲ―ト信号ｇ1 が「１」から「０」に変
化するとき素子の最少オン時間ΔｔONより長い一定時間
Δｔだけ「０」状態を保持した信号を発生する手段と、
該手段の信号に基づいて前記第２のゲ―ト信号ｇ2 を前
記時間Δｔだけ「０」の状態に固定させた新たなゲ―ト
信号ｇ22を作る手段と、前記第２のゲ―ト信号ｇ2 が
「１」から「０」に変化するとき素子の最少オン時間Δ
ｔONより長い一定時間Δｔだけ「０」状態を保持した信
号を発生する手段と、該手段の信号に基づいて前記第１
のゲ―ト信号ｇ1 を前記時間Δｔだけ「０」の状態に固
定させた新たなゲ―ト信号ｇ11を作る手段を設け、前記
新たなゲ―ト信号ｇ 11 及びｇ 22 を前記ゲート制御手段を
介して最小オン・オフ時間を確保して前記４個の自己消
弧素子Ｓ 1 ，Ｓ 2 ，Ｓ 3 ，Ｓ 4 に与え前記新たなゲ―ト
信号ｇ 11 で前記自己消弧素子Ｓ 1 とＳ 3 が、前記新たな
ゲ―ト信号ｇ 22 で前記自己消弧素子Ｓ 2 とＳ 4 とが逆動
作するようパルス幅変調制御する。
に本発明は、直流端子間に接続され中性点出力端子を備
えた直流電源と、前記直流端子間に同一極性で直列接続
された４個の自己消弧素子Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 と、
これらの各素子にそれぞれ逆並列接続されるフリ―ホイ
リングダイオ―ドＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 と、直列接続
されている前記２個の自己消弧素子Ｓ2 ，Ｓ3 に逆並列
接続されるクランプ用ダイオ―ドＤ5 ，Ｄ6 の直列回路
と、前記自己消弧素子Ｓ1 とＳ3 及びＳ2 とＳ4 とが逆
動作するように最小オン・オフ時間が確保されたゲート
信号でオンオフ制御するゲート制御手段を備え、前記ク
ランプ用ダイオ―ドＤ5 ，Ｄ6 の直列接続点と前記中性
点出力端子とを接続し、前記４個の自己消弧素子Ｓ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 の直列回路の中間接続点に交流端子を
設けた中性点クランプ式電力変換器において、パルス幅
変調制御用搬送波として、１つは零と＋Ｅmax 間で変化
する三角波Ｘ、もう１つは該三角波Ｘと周波数と位相が
一致し零と−Ｅmax 間で変化する三角波Ｙを発生する手
段と、−Ｅmax ≦ｅi ≦＋Ｅmax を満すＰＷＭ制御入力
信号ｅi を発生する手段と、この２つの三角波Ｘ，Ｙと
ＰＷＭ制御入力信号ｅi とを比較し、 ｅi ＞Ｘのとき、ｇ1 ＝１ ｅi ≦Ｘのとき、ｇ1 ＝０ ｅi ≧Ｙのとき、ｇ2 ＝０ ｅi ＜Ｙのとき、ｇ2 ＝１ となる第１及び第２のゲ―ト信号ｇ1 ，ｇ2 を作る手段
と、前記第１のゲ―ト信号ｇ1 が「１」から「０」に変
化するとき素子の最少オン時間ΔｔONより長い一定時間
Δｔだけ「０」状態を保持した信号を発生する手段と、
該手段の信号に基づいて前記第２のゲ―ト信号ｇ2 を前
記時間Δｔだけ「０」の状態に固定させた新たなゲ―ト
信号ｇ22を作る手段と、前記第２のゲ―ト信号ｇ2 が
「１」から「０」に変化するとき素子の最少オン時間Δ
ｔONより長い一定時間Δｔだけ「０」状態を保持した信
号を発生する手段と、該手段の信号に基づいて前記第１
のゲ―ト信号ｇ1 を前記時間Δｔだけ「０」の状態に固
定させた新たなゲ―ト信号ｇ11を作る手段を設け、前記
新たなゲ―ト信号ｇ 11 及びｇ 22 を前記ゲート制御手段を
介して最小オン・オフ時間を確保して前記４個の自己消
弧素子Ｓ 1 ，Ｓ 2 ，Ｓ 3 ，Ｓ 4 に与え前記新たなゲ―ト
信号ｇ 11 で前記自己消弧素子Ｓ 1 とＳ 3 が、前記新たな
ゲ―ト信号ｇ 22 で前記自己消弧素子Ｓ 2 とＳ 4 とが逆動
作するようパルス幅変調制御する。
【００１８】
【作用】前述のように構成することにより、ＰＷＭ制御
の入力信号ｅi が急変し、ゲ―ト信号ｇ1 が「１」から
「０」に、ｇ2 が「０」から「１」に、それぞれ変化し
た場合、当該信号ｇ1 の立下がり、（１から０）から一
定時間Δｔだけｇ22＝０とし、その後、ｇ22＝ｇ2 とな
るような新たなゲ―ト信号ｇ22を作り、素子Ｓ2及びＳ
4 をオン、オフさせる。
の入力信号ｅi が急変し、ゲ―ト信号ｇ1 が「１」から
「０」に、ｇ2 が「０」から「１」に、それぞれ変化し
た場合、当該信号ｇ1 の立下がり、（１から０）から一
定時間Δｔだけｇ22＝０とし、その後、ｇ22＝ｇ2 とな
るような新たなゲ―ト信号ｇ22を作り、素子Ｓ2及びＳ
4 をオン、オフさせる。
【００１９】又、ゲ―ト信号ｇ2 が「１」から「０」に
ゲ―ト信号ｇ1 が「０」から「１」にそれぞれ変化した
場合、当該信号ｇ2 立下がり（１から０）から一定時間
Δｔだけｇ11＝０とし、その後、ｇ11＝ｇ1 となるよう
な新たなゲ―ト信号ｇ11を作り、素子Ｓ1 ，Ｓ3 をオ
ン、オフさせる。前記時間Δｔは素子の最小オン時間な
どを考慮して定める。
ゲ―ト信号ｇ1 が「０」から「１」にそれぞれ変化した
場合、当該信号ｇ2 立下がり（１から０）から一定時間
Δｔだけｇ11＝０とし、その後、ｇ11＝ｇ1 となるよう
な新たなゲ―ト信号ｇ11を作り、素子Ｓ1 ，Ｓ3 をオ
ン、オフさせる。前記時間Δｔは素子の最小オン時間な
どを考慮して定める。
【００２０】この結果、新たなゲ―ト信号は、ｇ11＝１
からｇ22＝１に移るとき、及びｇ22＝１からｇ11＝１に
移る時、その間に必ずｇ11＝０、ｇ22＝０のモ―ドを介
在するようになる。言い代えると、素子Ｓ1 とＳ2 がオ
ンの状態から、素子Ｓ3 とＳ4 がオンになる状態に直接
移ることはなくなり、必ず素子Ｓ2 とＳ3 がオン（Ｓ1
とＳ4 はオフ）になるモ―ドを介してゲ―ト信号が与え
られる。従って、素子の最小オン時間などによりパルス
幅が広げられてゲ―ト信号が与えられても、Ｓ1 がオン
で、Ｓ2 がオフとなるモ―ド（或いはＳ4 がオンで、Ｓ
3 がオフとなるモ―ド）はなくなり、素子Ｓ2 或いはＳ
3 に直流全電圧Ｖd が印加されることはなくなり、従来
の問題点を解決することができる。
からｇ22＝１に移るとき、及びｇ22＝１からｇ11＝１に
移る時、その間に必ずｇ11＝０、ｇ22＝０のモ―ドを介
在するようになる。言い代えると、素子Ｓ1 とＳ2 がオ
ンの状態から、素子Ｓ3 とＳ4 がオンになる状態に直接
移ることはなくなり、必ず素子Ｓ2 とＳ3 がオン（Ｓ1
とＳ4 はオフ）になるモ―ドを介してゲ―ト信号が与え
られる。従って、素子の最小オン時間などによりパルス
幅が広げられてゲ―ト信号が与えられても、Ｓ1 がオン
で、Ｓ2 がオフとなるモ―ド（或いはＳ4 がオンで、Ｓ
3 がオフとなるモ―ド）はなくなり、素子Ｓ2 或いはＳ
3 に直流全電圧Ｖd が印加されることはなくなり、従来
の問題点を解決することができる。
【００２１】
【実施例】図１は、本発明の中性点クランプ式インバ―
タの制御装置を説明するための主回路構成図および制御
装置のブロック図の一実施例を示す。
タの制御装置を説明するための主回路構成図および制御
装置のブロック図の一実施例を示す。
【００２２】図中、Ｖd1，Ｖd2は直流電源、Ｓ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 は自己消弧素子、Ｄ1Ｄ2 ，Ｄ3 ，Ｄ
4 はフリ―ホイリングダイオ―ド、Ｄ5 ，Ｄ6 はクラン
プ用ダイオ―ド、ＬＯＡＤは負荷、ＣＴU は電流検出器
である。又、制御回路として、比較器ＣU ，Ｃ1 ，
Ｃ2 、電流制御補償回路ＧU (s) 、三角波発生器ＴＲ
Ｇ、シュミット回路ＳＨ1 ，ＳＨ2 、モノマルチ回路Ｍ
Ｍ1 ，ＭＭ2 、論理積回路ＡＮＤ1 ，ＡＮＤ2 が設けら
れている。この図は１相分（Ｕ相分）のみを示している
が、３相負荷の場合、他の２相（Ｖ相，Ｗ相）も同様に
構成される。
Ｓ2 ，Ｓ3 ，Ｓ4 は自己消弧素子、Ｄ1Ｄ2 ，Ｄ3 ，Ｄ
4 はフリ―ホイリングダイオ―ド、Ｄ5 ，Ｄ6 はクラン
プ用ダイオ―ド、ＬＯＡＤは負荷、ＣＴU は電流検出器
である。又、制御回路として、比較器ＣU ，Ｃ1 ，
Ｃ2 、電流制御補償回路ＧU (s) 、三角波発生器ＴＲ
Ｇ、シュミット回路ＳＨ1 ，ＳＨ2 、モノマルチ回路Ｍ
Ｍ1 ，ＭＭ2 、論理積回路ＡＮＤ1 ，ＡＮＤ2 が設けら
れている。この図は１相分（Ｕ相分）のみを示している
が、３相負荷の場合、他の２相（Ｖ相，Ｗ相）も同様に
構成される。
【００２３】Ｕ相の負荷電流ＩU を電流検出器ＣＴU に
より検出し、電流制御回路の比較器ＣU に入力する。比
較器ＣU は電流指令値ＩU * と電流検出値ＩU とを比較
し、偏差εU ＝ＩU * −ＩU を求める。当該偏差εU を
次の制御補償回路ＧU (s) で増幅し、ＰＷＭ制御の入力
信号ｅi とする。
より検出し、電流制御回路の比較器ＣU に入力する。比
較器ＣU は電流指令値ＩU * と電流検出値ＩU とを比較
し、偏差εU ＝ＩU * −ＩU を求める。当該偏差εU を
次の制御補償回路ＧU (s) で増幅し、ＰＷＭ制御の入力
信号ｅi とする。
【００２４】三角波発生器ＴＲＧは２つの三角波Ｘ，Ｙ
を発生し、比較器Ｃ1 ，Ｃ2 に入力する。比較器Ｃ1 は
三角波Ｘと前記入力信号ｅi を比較しシュミット回路Ｓ
Ｈ1を介して第１のゲ―ト信号ｇ1 （以下単にゲ―ト信
号ｇ 1 と記す）を作る。又、比較器Ｃ2 は三角波Ｙと前
記入力信号ｅi を比較し、シュミット回路ＳＨ2 を介し
て第２のゲ―ト信号ｇ2 （以下単にゲ―ト信号ｇ 2 と記
す）を作る。
を発生し、比較器Ｃ1 ，Ｃ2 に入力する。比較器Ｃ1 は
三角波Ｘと前記入力信号ｅi を比較しシュミット回路Ｓ
Ｈ1を介して第１のゲ―ト信号ｇ1 （以下単にゲ―ト信
号ｇ 1 と記す）を作る。又、比較器Ｃ2 は三角波Ｙと前
記入力信号ｅi を比較し、シュミット回路ＳＨ2 を介し
て第２のゲ―ト信号ｇ2 （以下単にゲ―ト信号ｇ 2 と記
す）を作る。
【００２５】ゲ―ト信号ｇ1 の立下がりをトリガとして
モノマルチ回路ＭＭ1 を動作させる。モノマルチ回路Ｍ
Ｍ1 の出力は素子の最小オン時間Δｔ ON 時間より長い一
定時間Δｔの間「０」となる。同様に、ゲ―ト信号ｇ2
の立下がりをトリガとしてモノマルチ回路ＭＭ2 を動作
させる。モノマルチ回路ＭＭ2 の出力は素子の最小オン
時間Δｔ ON 時間より長い一定時間Δｔの間「０」とな
る。
モノマルチ回路ＭＭ1 を動作させる。モノマルチ回路Ｍ
Ｍ1 の出力は素子の最小オン時間Δｔ ON 時間より長い一
定時間Δｔの間「０」となる。同様に、ゲ―ト信号ｇ2
の立下がりをトリガとしてモノマルチ回路ＭＭ2 を動作
させる。モノマルチ回路ＭＭ2 の出力は素子の最小オン
時間Δｔ ON 時間より長い一定時間Δｔの間「０」とな
る。
【００２６】論理積回路ＡＮＤ1 により、ゲ―ト信号ｇ
1 とモノマルチ回路ＭＭ2 の出力信号の論理積をとり、
ゲ―ト信号ｇ 2 が「１」から「０」に変化するとき素子
の最小オン時間Δｔ ON 時間より長い一定時間Δｔだけゲ
―ト信号ｇ 1 を「０」の状態に固定させた新たなゲ―ト
信号ｇ11を作る。即ち、当該ゲ―ト信号ｇ11はモノマル
チ回路ＭＭ2 の出力が「０」の間、ｇ11＝０となり、他
はｇ11＝ｇ1 となる。
1 とモノマルチ回路ＭＭ2 の出力信号の論理積をとり、
ゲ―ト信号ｇ 2 が「１」から「０」に変化するとき素子
の最小オン時間Δｔ ON 時間より長い一定時間Δｔだけゲ
―ト信号ｇ 1 を「０」の状態に固定させた新たなゲ―ト
信号ｇ11を作る。即ち、当該ゲ―ト信号ｇ11はモノマル
チ回路ＭＭ2 の出力が「０」の間、ｇ11＝０となり、他
はｇ11＝ｇ1 となる。
【００２７】又、論理積回路ＡＮＤ2 により、ゲ―ト信
号ｇ2 とモノマルチ回路ＭＭ1 の出力信号の論理積をと
り、ゲ―ト信号ｇ 1 が「１」から「０」に変化するとき
素子の最小オン時間Δｔ ON 時間より長い一定時間Δｔだ
けゲ―ト信号ｇ 2 を「０」の状態に固定させた新たなゲ
―ト信号ｇ22を作る。即ち、当該ゲ―ト信号ｇ22はモノ
マルチ回路ＭＭ1 の出力が「０」の間、ｇ22＝０とな
り、他はｇ22＝ｇ2 となる。図２は、本発明の動作を説
明するためのタイムチャ―ト図である。
号ｇ2 とモノマルチ回路ＭＭ1 の出力信号の論理積をと
り、ゲ―ト信号ｇ 1 が「１」から「０」に変化するとき
素子の最小オン時間Δｔ ON 時間より長い一定時間Δｔだ
けゲ―ト信号ｇ 2 を「０」の状態に固定させた新たなゲ
―ト信号ｇ22を作る。即ち、当該ゲ―ト信号ｇ22はモノ
マルチ回路ＭＭ1 の出力が「０」の間、ｇ22＝０とな
り、他はｇ22＝ｇ2 となる。図２は、本発明の動作を説
明するためのタイムチャ―ト図である。
【００２８】ＰＷＭ制御の搬送波Ｘは０〜＋ＥMAX の間
で変化する一定周波数の三角波である。又、搬送波Ｙは
０〜−ＥMAX の間で変化する一定周波数の三角波で、搬
送波Ｘと同相になっている。ＰＷＭ制御入力信号ｅi が
ａ点でステップ状に変化した場合を考える。ＰＷＭ制御
入力信号ｅi と上記三角波Ｘ，Ｙとを比較し、ゲ―ト信
号ｇ1 ｇ2を作る。即ち、 ｅi ＞Ｘのとき、ｇ1 ＝１ ｅi ≦Ｘのとき、ｇ1 ＝０ ｅi ≧Ｙのとき、ｇ2 ＝０ ｅi ＜Ｙのとき、ｇ2 ＝１ とする。モノマルチ回路ＭＭ1 はゲ―ト信号ｇ1 の立下
がりによって動作し、Δｔの時間「０」を出力する。同
様に、モノマルチ回路ＭＭ2 はゲ―ト信号ｇ2 の立下が
りによって動作し、Δｔの時間「０」を出力する。
で変化する一定周波数の三角波である。又、搬送波Ｙは
０〜−ＥMAX の間で変化する一定周波数の三角波で、搬
送波Ｘと同相になっている。ＰＷＭ制御入力信号ｅi が
ａ点でステップ状に変化した場合を考える。ＰＷＭ制御
入力信号ｅi と上記三角波Ｘ，Ｙとを比較し、ゲ―ト信
号ｇ1 ｇ2を作る。即ち、 ｅi ＞Ｘのとき、ｇ1 ＝１ ｅi ≦Ｘのとき、ｇ1 ＝０ ｅi ≧Ｙのとき、ｇ2 ＝０ ｅi ＜Ｙのとき、ｇ2 ＝１ とする。モノマルチ回路ＭＭ1 はゲ―ト信号ｇ1 の立下
がりによって動作し、Δｔの時間「０」を出力する。同
様に、モノマルチ回路ＭＭ2 はゲ―ト信号ｇ2 の立下が
りによって動作し、Δｔの時間「０」を出力する。
【００２９】論理積回路ＡＮＤ1 により、ゲ―ト信号ｇ
1 とモノマルチ回路ＭＭ2 の出力信号 ｍ2 との論理積
をとり、新たなゲ―ト信号ｇ11を得る。又、論理積回路
ＡＮＤ2 により、ゲ―ト信号ｇ2 とモノマルチ回路ＭＭ
1 の出力信号ｍ1 との論理積をとり、新たなゲ―ト信号
ｇ22を得る。即ち、 ｇ11＝ｇ1 ・ｍ2 ，ｇ22＝ｇ2 ・ｍ1 となる。インバ―タを構成する素子Ｓ1 ，Ｓ2 ，Ｓ3，
Ｓ4 は新しいゲ―ト信号ｇ11およびｇ22によって次のよ
うにオン、オフ制御される。即ち、 ｇ11＝１のとき、素子Ｓ1 をオン（素子Ｓ3 をオフ） ｇ11＝０のとき、素子Ｓ3 をオン（素子Ｓ1 をオフ） ｇ22＝０のとき、素子Ｓ2 をオン（素子Ｓ4 をオフ） ｇ22＝１のとき、素子Ｓ4 をオン（素子Ｓ2 をオフ） となる。
1 とモノマルチ回路ＭＭ2 の出力信号 ｍ2 との論理積
をとり、新たなゲ―ト信号ｇ11を得る。又、論理積回路
ＡＮＤ2 により、ゲ―ト信号ｇ2 とモノマルチ回路ＭＭ
1 の出力信号ｍ1 との論理積をとり、新たなゲ―ト信号
ｇ22を得る。即ち、 ｇ11＝ｇ1 ・ｍ2 ，ｇ22＝ｇ2 ・ｍ1 となる。インバ―タを構成する素子Ｓ1 ，Ｓ2 ，Ｓ3，
Ｓ4 は新しいゲ―ト信号ｇ11およびｇ22によって次のよ
うにオン、オフ制御される。即ち、 ｇ11＝１のとき、素子Ｓ1 をオン（素子Ｓ3 をオフ） ｇ11＝０のとき、素子Ｓ3 をオン（素子Ｓ1 をオフ） ｇ22＝０のとき、素子Ｓ2 をオン（素子Ｓ4 をオフ） ｇ22＝１のとき、素子Ｓ4 をオン（素子Ｓ2 をオフ） となる。
【００３０】又、インバ―タの出力電圧ＶU は、素子Ｓ
1 ，Ｓ2 ，Ｓ3 ，Ｓ4 のオン、オフにより、次のように
変化する。但し、全体の直流電圧をＶd とし、Ｖd1＝Ｖ
d2＝Ｖd ／２とする。即ち、 素子Ｓ1 とＳ2 がオンのとき、ＶU ＝＋Ｖd ／２ 素子Ｓ2 とＳ3 がオンのとき、ＶU ＝０ 素子Ｓ3 とＳ4 がオンのとき、ＶU ＝−Ｖd ／２ となり、３レベルの出力電圧となる。その平均値ＶU は
上記入力信号ｅi に比例位した値となる。
1 ，Ｓ2 ，Ｓ3 ，Ｓ4 のオン、オフにより、次のように
変化する。但し、全体の直流電圧をＶd とし、Ｖd1＝Ｖ
d2＝Ｖd ／２とする。即ち、 素子Ｓ1 とＳ2 がオンのとき、ＶU ＝＋Ｖd ／２ 素子Ｓ2 とＳ3 がオンのとき、ＶU ＝０ 素子Ｓ3 とＳ4 がオンのとき、ＶU ＝−Ｖd ／２ となり、３レベルの出力電圧となる。その平均値ＶU は
上記入力信号ｅi に比例位した値となる。
【００３１】今、ａ点で入力信号ｅ1 が急変した場合を
考える。ゲート信号ｇ1 の幅が素子Ｓ1 の最小オン時間
Δｔonより短くなるが、新しいゲート信号ｇ11は、図示
しない回路にて、最終的に当該素子の最小オン時間Δｔ
onを確保するように破線で示す信号となる。
考える。ゲート信号ｇ1 の幅が素子Ｓ1 の最小オン時間
Δｔonより短くなるが、新しいゲート信号ｇ11は、図示
しない回路にて、最終的に当該素子の最小オン時間Δｔ
onを確保するように破線で示す信号となる。
【００３２】一方、ゲート信号ｇ 2 はａの時点で「１」
に変化するがモノマルチ回路ＭＭ 1 の出力ｍ 1 が「０」
になるため、新しいゲート信号ｇ 22 はモノマルチ回路Ｍ
Ｍ 1 の設定時間Δｔだけ「０」の状態を保つ。
に変化するがモノマルチ回路ＭＭ 1 の出力ｍ 1 が「０」
になるため、新しいゲート信号ｇ 22 はモノマルチ回路Ｍ
Ｍ 1 の設定時間Δｔだけ「０」の状態を保つ。
【００３３】図３は、図２のａ点付近を拡大したもので
ある。ａ点でモノマルチ回路ＭＭ1が動作し、Δｔの時
間だけｍ1 ＝０となり、前のゲ―ト信号ｇ2 がａ点で
「０」から「１」に変っても、新しいゲ―ト信号ｇ22は
「０」の状態を保っていることを示す。もう一方の新し
いゲ―ト信号ｇ11は素子最小オン時間ΔｔONだけパルス
幅が広げられるが、Δｔ＞ΔｔONに選ぶことにより、従
来問題となっていたモ―ドの発生はなくなる。
ある。ａ点でモノマルチ回路ＭＭ1が動作し、Δｔの時
間だけｍ1 ＝０となり、前のゲ―ト信号ｇ2 がａ点で
「０」から「１」に変っても、新しいゲ―ト信号ｇ22は
「０」の状態を保っていることを示す。もう一方の新し
いゲ―ト信号ｇ11は素子最小オン時間ΔｔONだけパルス
幅が広げられるが、Δｔ＞ΔｔONに選ぶことにより、従
来問題となっていたモ―ドの発生はなくなる。
【００３４】即ち、ｇ11＝１のとき、素子Ｓ1 はオンに
なるが、図３からも解るようにｇ11＝１のときは必ずｇ
22＝０となり、素子Ｓ1 がオンのときＳ2 も必ずオンと
なり直流全電圧が素子Ｓ2 に印加されることはなくな
る。同様に、ｇ22＝１となるとときは必ずｇ11＝０とな
り、素子Ｓ3 がオンのときＳ4 も必ずオンとなって、直
流全電圧が素子Ｓ3 に印加されることはなくなる。
なるが、図３からも解るようにｇ11＝１のときは必ずｇ
22＝０となり、素子Ｓ1 がオンのときＳ2 も必ずオンと
なり直流全電圧が素子Ｓ2 に印加されることはなくな
る。同様に、ｇ22＝１となるとときは必ずｇ11＝０とな
り、素子Ｓ3 がオンのときＳ4 も必ずオンとなって、直
流全電圧が素子Ｓ3 に印加されることはなくなる。
【００３５】これを言い代えると、素子Ｓ2 がオフのと
き素子Ｓ1 もオフとなっており、図１の出力電流ＩU が
矢印の向きに流れている場合、ダイオ―ドＤ3 ，Ｄ4 が
導通し、全電圧Ｖd が素子Ｓ1 とＳ2 の直列回路に印加
されるが、両者ともオフなので、各素子にはＶd ／２の
電圧が印加される。同様に、素子Ｓ3 がオフのときは素
子Ｓ4 もオフとなっており、やはり各素子にはＶd ／２
以上の電圧は印加されない。
き素子Ｓ1 もオフとなっており、図１の出力電流ＩU が
矢印の向きに流れている場合、ダイオ―ドＤ3 ，Ｄ4 が
導通し、全電圧Ｖd が素子Ｓ1 とＳ2 の直列回路に印加
されるが、両者ともオフなので、各素子にはＶd ／２の
電圧が印加される。同様に、素子Ｓ3 がオフのときは素
子Ｓ4 もオフとなっており、やはり各素子にはＶd ／２
以上の電圧は印加されない。
【００３６】即ち、従来のＰＷＭ制御装置によると、入
力信号ｅi が急激に変化すると、４つの素子Ｓ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 のうち、内側の素子Ｓ2 かＳ3 のいず
れかに直流全電圧がＶd が印加される危険があったが、
本発明によれば、その危険をなくすることができるよに
なる。
力信号ｅi が急激に変化すると、４つの素子Ｓ1 ，
Ｓ2 ，Ｓ3 ，Ｓ4 のうち、内側の素子Ｓ2 かＳ3 のいず
れかに直流全電圧がＶd が印加される危険があったが、
本発明によれば、その危険をなくすることができるよに
なる。
【００３７】以上はＵ相分のインバ―タについて説明し
たが、Ｖ相、Ｗ相も同様に制御され、従来の問題点は解
決される。又、３相３線式の負荷にも同様に適用できる
ことは言うまでもない。
たが、Ｖ相、Ｗ相も同様に制御され、従来の問題点は解
決される。又、３相３線式の負荷にも同様に適用できる
ことは言うまでもない。
【００３８】又、図１の制御回路は説明を分り易くする
ため、モノマルチ回路ＭＭ１，ＭＭ２やアンド回路ＡＮ
Ｄ１，ＡＮＤ２等を用いてハードウェアの制御ブロック
図として表わしたが、マイクロコンピータ等を用いて本
発明をソフトウェアによる演算で行なうことができるこ
とは言うまでもない。
ため、モノマルチ回路ＭＭ１，ＭＭ２やアンド回路ＡＮ
Ｄ１，ＡＮＤ２等を用いてハードウェアの制御ブロック
図として表わしたが、マイクロコンピータ等を用いて本
発明をソフトウェアによる演算で行なうことができるこ
とは言うまでもない。
【００３９】以上は直流電力を交流電力に変換するイン
バ―タについて説明したが、交流電力を直流電力に変換
するコンバ―タについても同様に適用することができる
ことは言うまでもない。
バ―タについて説明したが、交流電力を直流電力に変換
するコンバ―タについても同様に適用することができる
ことは言うまでもない。
【００４０】
【発明の効果】以上説明のように、本発明の中性点クラ
ンプ式電力変換器の制御装置によれば、ＰＷＭ制御の入
力信号が急変しても、１つの素子に直流全電圧が印加さ
れるようなモ―ドを避けることができ、素子破壊の危険
をなくすることが可能となる。
ンプ式電力変換器の制御装置によれば、ＰＷＭ制御の入
力信号が急変しても、１つの素子に直流全電圧が印加さ
れるようなモ―ドを避けることができ、素子破壊の危険
をなくすることが可能となる。
【図１】本発明の中性点クランプ式電力変換器の制御装
置の一実施例を示す主回路構成図と制御装置のブロック
図。
置の一実施例を示す主回路構成図と制御装置のブロック
図。
【図２】本発明の動作を説明するためのタイムチャ―ト
図。
図。
【図３】本発明の動作を説明するための［図２］のタイ
ムチャ―ト図の一部拡大図。
ムチャ―ト図の一部拡大図。
【図４】本発明が適用される中性点クランプ式電力変換
器の主回路構成図。
器の主回路構成図。
【図５】従来の中性点クランプ式電力変換器の制御装置
の動作を説明するためのタイムチャ―ト図。
の動作を説明するためのタイムチャ―ト図。
【図６】従来の中性点クランプ式電力変換器の制御装置
において、ＰＷＭ制御入力信号を急変させた場合のタイ
ムチャ―ト図。
において、ＰＷＭ制御入力信号を急変させた場合のタイ
ムチャ―ト図。
【図７】従来の中性点クランプ式電力変換器の制御装置
の動作を説明するための［図６］のタイムチャ―ト図の
一部拡大図。
の動作を説明するための［図６］のタイムチャ―ト図の
一部拡大図。
Ｖd1，Ｖd2…直流電源、Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 …自己
消弧素子、Ｄ1 ，Ｄ2，Ｄ3 ，Ｄ4 …フリ―ホイリング
ダイオ―ド、Ｄ5 ，Ｄ6 …クランプ用ダイオ―ド、ＬＯ
ＡＤ…負荷、ＣＴU …電流検出器、ＣU ，Ｃ1 ，Ｃ2 …
比較器、ＧU (s)…電流制御補償回路、ＴＲＧ…三角波
発生器、ＳＨ1 ，ＳＨ2 …シュミット回路、ＭＭ1 ，Ｍ
Ｍ2 …モノマルチ回路、ＡＮＤ1 ，ＡＮＤ2 …論理積回
路。
消弧素子、Ｄ1 ，Ｄ2，Ｄ3 ，Ｄ4 …フリ―ホイリング
ダイオ―ド、Ｄ5 ，Ｄ6 …クランプ用ダイオ―ド、ＬＯ
ＡＤ…負荷、ＣＴU …電流検出器、ＣU ，Ｃ1 ，Ｃ2 …
比較器、ＧU (s)…電流制御補償回路、ＴＲＧ…三角波
発生器、ＳＨ1 ，ＳＨ2 …シュミット回路、ＭＭ1 ，Ｍ
Ｍ2 …モノマルチ回路、ＡＮＤ1 ，ＡＮＤ2 …論理積回
路。
Claims (1)
- 【請求項１】 直流端子間に接続され中性点出力端子を
備えた直流電源と、前記直流端子間に同一極性で直列接
続された４個の自己消弧素子Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ
4 と、これらの各素子にそれぞれ逆並列接続されるフリ
―ホイリングダイオ―ドＤ1 ，Ｄ2 ，Ｄ3 ，Ｄ4 と、直
列接続されている前記２個の自己消弧素子Ｓ2，Ｓ3 に
逆並列接続されるクランプ用ダイオ―ドＤ5 ，Ｄ6 の直
列回路と、前記自己消弧素子Ｓ1 とＳ3 及びＳ2 とＳ4
とが逆動作するように最小オン・オフ時間が確保された
ゲート信号でオンオフ制御するゲート制御手段を備え、
前記クランプ用ダイオ―ドＤ5 ，Ｄ6 の直列接続点と前
記中性点出力端子とを接続し、前記４個の自己消弧素子
Ｓ1 ，Ｓ2 ，Ｓ3 ，Ｓ4 の直列回路の中間接続点に交流
端子を設けた中性点クランプ式電力変換器において、 パルス幅変調制御用搬送波として、１つは零と＋Ｅmax
間で変化する三角波Ｘ、もう１つは該三角波Ｘと周波数
と位相が一致し零と−Ｅmax 間で変化する三角波Ｙを発
生する手段と、−Ｅmax ≦ｅi ≦＋Ｅmax を満すＰＷＭ
制御入力信号ｅi を発生する手段と、 この２つの三角波Ｘ，ＹとＰＷＭ制御入力信号ｅi とを
比較し、 ｅi ＞Ｘのとき、ｇ1 ＝１ ｅi ≦Ｘのとき、ｇ1 ＝０ ｅi ≧Ｙのとき、ｇ2 ＝０ ｅi ＜Ｙのとき、ｇ2 ＝１ となる第１及び第２のゲ―ト信号ｇ1 ，ｇ2 を作る手段
と、 前記第１のゲ―ト信号ｇ1 が「１」から「０」に変化す
るとき素子の最少オン時間ΔｔONより長い一定時間Δｔ
だけ「０」状態を保持した信号を発生する手段と、該手
段の信号に基づいて前記第２のゲ―ト信号ｇ2 を前記時
間Δｔだけ「０」の状態に固定させた新たなゲ―ト信号
ｇ22を作る手段と、 前記第２のゲ―ト信号ｇ2 が「１」から「０」に変化す
るとき素子の最少オン時間ΔｔONより長い一定時間Δｔ
だけ「０」状態を保持した信号を発生する手段と、該手
段の信号に基づいて前記第１のゲ―ト信号ｇ1 を前記時
間Δｔだけ「０」の状態に固定させた新たなゲ―ト信号
ｇ11を作る手段を設け、前記新たなゲ―ト信号ｇ 11 及び
ｇ 22 を前記ゲート制御手段を介して最小オン・オフ時間
を確保し て前記４個の自己消弧素子Ｓ 1 ，Ｓ 2 ，Ｓ 3 ，
Ｓ 4 に与え前記新たなゲ―ト信号ｇ 11 で前記自己消弧素
子Ｓ 1 とＳ 3 が、前記新たなゲ―ト信号ｇ 22 で前記自己
消弧素子Ｓ 2 とＳ 4 とが逆動作するようパルス幅変調制
御するようにしたことを特徴とする中性点クランプ式電
力変換器の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03033911A JP3029305B2 (ja) | 1991-02-28 | 1991-02-28 | 中性点クランプ式電力変換器の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03033911A JP3029305B2 (ja) | 1991-02-28 | 1991-02-28 | 中性点クランプ式電力変換器の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04275058A JPH04275058A (ja) | 1992-09-30 |
| JP3029305B2 true JP3029305B2 (ja) | 2000-04-04 |
Family
ID=12399706
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03033911A Expired - Fee Related JP3029305B2 (ja) | 1991-02-28 | 1991-02-28 | 中性点クランプ式電力変換器の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029305B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077957A (ja) * | 1993-06-14 | 1995-01-10 | Toshiba Corp | 電力変換装置 |
| JP3864307B2 (ja) * | 2002-06-12 | 2006-12-27 | 株式会社安川電機 | Ｐｗｍインバータ制御装置および制御方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2821168B2 (ja) * | 1989-03-31 | 1998-11-05 | 株式会社日立製作所 | インバータ装置と交流電動機駆動システム |
-
1991
- 1991-02-28 JP JP03033911A patent/JP3029305B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04275058A (ja) | 1992-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3102499B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JPH0965658A (ja) | 電力変換装置 | |
| JPH0336964A (ja) | 多重インバータ装置 | |
| WO2007129456A1 (ja) | 電力変換装置 | |
| JP6706390B2 (ja) | 電力変換装置 | |
| JP2011229342A (ja) | Ａｃ／ｄｃコンバータの変換動作モードを動的に切替える機能を有するモータ駆動装置 | |
| JP4135403B2 (ja) | スイッチング回路及び電源回路 | |
| JP5734083B2 (ja) | 電力変換装置 | |
| JP3029305B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP3237719B2 (ja) | 電力回生制御装置 | |
| JP2004180390A (ja) | 交流／交流直接変換形電力変換装置 | |
| JP7523693B2 (ja) | 電力変換器の制御部および電力変換装置 | |
| JP2577514B2 (ja) | 中性点クランプ式電力変換器の制御方法 | |
| JPH04334977A (ja) | 電力変換装置 | |
| Maswood | A PWM voltage source inverter with PI controller for instantaneous motor current control | |
| JPH0515165A (ja) | ３相３線式の中性点クランプ式インバータの制御方法 | |
| JPH0767272B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP4277360B2 (ja) | ３レベルインバータの制御装置 | |
| JP3115160B2 (ja) | 電力変換装置 | |
| JP3253694B2 (ja) | 中性点クランプ式電力変換器の制御装置 | |
| JP3113117B2 (ja) | 電力変換器の制御方法およびその制御装置 | |
| JPH10164845A (ja) | Ｐｗｍ式順変換装置 | |
| CN113302831A (zh) | 电力变换装置 | |
| JP4389531B2 (ja) | 電力変換装置 | |
| JP3207582B2 (ja) | 中性点クランプ式電力変換器の制御方法およびその制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |