[go: up one dir, main page]

JP3078739B2 - トランジスタ概略配置方法 - Google Patents

トランジスタ概略配置方法

Info

Publication number
JP3078739B2
JP3078739B2 JP07338725A JP33872595A JP3078739B2 JP 3078739 B2 JP3078739 B2 JP 3078739B2 JP 07338725 A JP07338725 A JP 07338725A JP 33872595 A JP33872595 A JP 33872595A JP 3078739 B2 JP3078739 B2 JP 3078739B2
Authority
JP
Japan
Prior art keywords
arrangement
transistor
placement
gate
transistors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07338725A
Other languages
English (en)
Other versions
JPH09181185A (ja
Inventor
俊二 雜賀
正博 福井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP07338725A priority Critical patent/JP3078739B2/ja
Publication of JPH09181185A publication Critical patent/JPH09181185A/ja
Application granted granted Critical
Publication of JP3078739B2 publication Critical patent/JP3078739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CMOS等の電気
回路に使用されるスタンダードセル及びデータパス・リ
ーフセル等のLSIにおけるリーフセルのレイアウト合
成方法に関し、特にレイアウト合成方法のうちのトラン
ジスタ概略配置方法に関する。
【0002】
【従来の技術】昨今の半導体システムの設計自動化技術
の進展は、システム設計者に製造ファンドリの選択の自
由を与えるようになってきた。すなわち、システム設計
者及び設計ヴェンダーは、共通の設計データを基に、最
も低コストで、かつ、最も高度なプロセス技術を提供す
る製造ファンドリを選択することが可能となってきた。
この傾向により、各半導体メーカーのプロセス技術の差
がそのままLSIの受注競争力に直結することとなり、
オープンな立場でのプロセス技術の競争が激化する様相
を示してきた。
【0003】すなわち、プロセス技術競争の激化は、プ
ロセス技術革新を加速させることとなり、高性能なシス
テムの設計及び開発が、近い将来に実用化されるであろ
うプロセス技術に照準を合わせて計画又は実行されると
いった事態をも引き起こしている。
【0004】プロセスの技術革新が次々に行なわれ、そ
れに呼応して高性能システムの設計開発が行われれば、
当然ながら、セル・ライブラリの開発頻度は非常に増大
してくる。例えば、5年前には2年に1シリーズのライ
ブラリを作成するという程度の開発であったのが、最近
では、以前の倍程度の規模のライブラリを半年に1シリ
ーズという頻度で開発しなければならなくなっている。
【0005】また、プロセス技術の進歩によってディー
プ・サブミクロン時代に突入し、マスク設計ルールが一
層複雑化していることもセル・ライブラリ開発をさらに
難しくしている。マスク設計ルールについては、例え
ば、5年前には30個程度のルール数で十分であったの
が、現在では100個を超えるルールを必要とするた
め、また、製造コストや歩留りに大きく影響を与えるル
ールも多く、早期にマスク設計ルールを決定することが
難しくなってきている。
【0006】従って、セル・ライブラリの開発は、セル
・ライブラリを期限内に開発又は提供するために、マス
ク設計ルールが確定しないうちにセル設計をスタートさ
せ、マスク設計ルールが確定した時点で最終のレイアウ
ト修正を行なうといった方法を採らざるを得なくなって
きている。セル・ライブラリ開発に対するこのような状
況の変化は今後も一層進むものと考えられており、特に
セルのレイアウト設計をほとんど人手のみに頼っている
現状では、近い将来においてセル・ライブラリ開発に課
せられる要求に対して、十分な対応ができなくなること
は明らかである。
【0007】以上説明した背景をもとにして、セルのレ
イアウト設計を自動化するためのセル・レイアウト合成
技術の重要性が強く認識されるようになってきた。セル
・レイアウト合成技術にとっての一番の課題は、いかに
して人手並みの集積度を達成するかである。
【0008】以下、従来のセル・レイアウト合成方法を
図面を参照しながら説明する。
【0009】図15は、従来の代表的なセル・レイアウ
ト合成方法であって、図15(a)はコンパクション技
術を用いないセル・レイアウト合成方法であり、図15
(b)はコンパクション技術を用いたセル・レイアウト
合成方法である。
【0010】図15(a)に示すセル・レイアウト合成
方法は、レイアウト完成時と全く等しいマスク設計ルー
ルに従ったトランジスタの配置位置を導出するトランジ
スタ配置SU1と、配置が完了したトランジスタの接続
端子間の配線を行なうトランジスタ間配線SU2とによ
りレイアウトを完成させる。この方法の例として、「T.
Uehara and W.M.vanCleemput, "Optimal Layout of
CMOS Logic Cells," 25th ACM/IEEE Trans. Co
mputer Vol.c-30, pp.305-312, May 1981」に開示さ
れるように、P型MOSトランジスタとN型MOSトラ
ンジスタをそれぞれ1列に同じ向きに配置して、グラフ
のアルゴリズムを用いることにより、できるだけ多くの
トランジスタ拡散領域の共有化を行なえるように、配置
の順番とMOSトランジスタのソース及びドレインの向
きとを最適化するという方法がある。
【0011】図15(b)に示すセル・レイアウト合成
方法は、あらかじめ配置要素であるトランジスタのおお
よその位置を決定するトランジスタ概略配置SU11
と、トランジスタ間配線SU12と、トランジスタの配
置を最も密に充てんするコンパクションSU13により
レイアウトを完成させる。
【0012】最終レイアウトをマスク設計ルールに合わ
せるための処理は全てコンパクションSU13により行
なうため、トランジスタ概略配置SU11は、トランジ
スタ同士の位置的相対関係について大局的に最適化した
結果を導くことを目的とする。ここにいうコンパクショ
ンSU13の例として、「Hyunchul Shin, AlbertoL.
Sangiovanni-Vincentelli, "Two-Dimensional Comp
action by 'ZoneRefining' ," 23rd DAC, pp.115-
119, 1986」または、「特願平6−220134」に記
されている方法があり、後者は配線機能を含めたコンパ
クタを提案している。
【0013】図15(a)に示すセル・レイアウト合成
方法と図15(b)に示すセル・レイアウト合成の方法
とを比較すると、トランジスタのレイアウト形態を決め
る際に主たる役割を担うトランジスタ配置又はトランジ
スタ概略配置の工程においてマスク設計ルールに強く縛
られる必要がない、図15(b)に示す方法の方が、図
15(a)に示す方法よりも多様なレイアウト形態に容
易に対応できる。
【0014】また、トランジスタのレイアウトを最適化
するには、トランジスタを縦向きか横向きかのいずれの
向きに配置することも可能であって、各チャネルは部分
的にトランジスタが2列以上配置されても構わない等の
形態に対する柔軟性が必要である。このような柔軟性を
実現するにはコンパクションSU13を備えた図15
(b)に示すセル・レイアウト合成方法の方が有利であ
り、実際前記「特願平6−220134」に記されてい
るような、人手並みの多様なレイアウト形態に対応でき
るコンパクタは既に実現されている。
【0015】
【発明が解決しようとする課題】しかしながら、前記従
来のトランジスタ概略配置方法は、各チャネル内におい
てトランジスタを1列に配置するという制約を設けるこ
と及びトランジスタ間の拡散領域の共有を最大にすると
いう配置目的を設けることによって配置の条件を単純化
しているため、人手設計に比較してセル面積の最小化が
困難であるという問題を有していた。人手を用いた設計
によりセル・レイアウトを行なう際には、チャネル内に
トランジスタを2列以上配置したり、トランジスタの縦
横の向きを変えたりなどしてセル面積の最小化を図って
いる場合が多く、また、トランジスタの拡散領域の共有
面積を最大にすることが必ずしもセル面積の最小化に結
び付かない場合も同様に数多く見られる。
【0016】本発明は前記従来の問題を解決し、計算機
を用いてセル内のトランジスタの概略配置を人手設計並
みに最適化することを目的とする。
【0017】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、セルを行列表現とするモデル化、該モデ
ルを用いた最適化のための配置評価関数の定義及び前記
モデル上での最適化のための配置改善方法を導入するも
のである。
【0018】具体的に請求項1の発明が講じた解決手段
は、半導体製造技術から導かれるマスク設計ルール並び
に、セルの入出力端子及びトランジスタの電極の各接続
要求情報と前記トランジスタのサイズ情報とからなるネ
ットリストを用いて、計算機により前記セルをレイアウ
トするセル・レイアウト合成方法のうちの前記トランジ
スタのおおよその配置を決定するトランジスタ概略配置
方法を対象とし、前記セルを、該セルにおけるPチャネ
ル領域とNチャネル領域との境界線に対して平行な直線
と前記境界線に対して垂直な直線とにより方形に区切っ
て、前記方形を要素とする方形行列を生成する第1の工
程と、前記ネットリストに登録されている前記セルの入
出力端子及びトランジスタを配置要素として、各配置要
素を前記方形行列の1つの方形に互いに重複することな
く割り当てて初期配置する第2の工程と、前記方形行列
上の配置結果が最適化されているか否かを評価するため
の配置評価関数を定義して、該配置評価関数の出力結果
を評価する第3の工程と、前記出力結果に基づいて、前
記配置結果が最適化されているか否かを判定した後、前
記配置結果が最適化されていない場合は、前記方形行列
上における各配置要素の配置を変更して配置改善を行な
う第4の工程とを備えており、前記第3及び第4の工程
を、前記配置評価関数の出力結果が最適化されるまで繰
り返す構成とするものである。
【0019】請求項1の構成により、セルはPチャネル
領域とNチャネル領域との境界線に対して平行な直線と
前記境界線に対して垂直な直線とにより方形に区切られ
た方形行列からなる2次元配置モデルとされ、定義され
た配置評価関数は方形行列上の配置結果が最適化されて
いるか否かを評価すると共に、配置改善方法により配置
評価関数の出力結果が最適化されるまで配置変更が繰り
返されるため、多様なトランジスタ・レイアウト形態を
自動合成できる。
【0020】請求項2の発明は、請求項1の構成に、前
記第1の工程は、前記方形行列の方向を、該方形行列の
行番号が増す方向を下向き、前記行番号が減る方向を上
向き、前記方形行列の列番号が増す方向を右向き及び前
記列番号が減る方向を左向きとして定義されると共に、
前記方形行列の行数を、前記トランジスタのゲート幅方
向が前記左向き又は右向きとなる横置きトランジスタを
前記方形行列の列方向に並べられる最大個数から求め、
且つ、前記方形行列の列数を、前記ネットリストに登録
されている前記トランジスタの個数から求めることによ
り生成する工程と、前記トランジスタからなる配置要素
が前記方形行列に配置される方向を、ゲートに対して上
側にドレインが位置し且つ前記ゲートに対して下側にソ
ースが位置する方向を上向きと、前記トランジスタのゲ
ートに対して上側にソースが位置し且つ前記ゲートに対
して下側にドレインが位置する方向を下向きと、前記ト
ランジスタのゲートに対して右側にドレインが位置し且
つ前記ゲートに対して左側にソースが位置する方向を右
向きと、前記トランジスタのゲートに対して右側にソー
スが位置し且つ前記ゲートに対して左側にドレインが位
置する方向を左向きと定義する工程とを含む構成を付加
するものである。
【0021】請求項2の構成により、方形行列の方向が
規定され、方形行列の行数はトランジスタのゲート幅方
向が前記左向き又は右向きとなる横置きトランジスタが
方形行列の列方向に並べられる最大個数から求められ、
列数はネットリストに登録されている前記トランジスタ
の個数から求められると共にトランジスタからなる配置
要素が配置される向きが定義されているため、トランジ
スタの2次元的かつ多様な配置形態に柔軟に対応でき
る。
【0022】請求項3の発明は、請求項2の構成に、前
記第3の工程における前記配置評価関数は、前記配置要
素が前記方形行列上の1つの方形にのみ割り当てられ、
前記配置要素に対応するトランジスタの前記ネットリス
ト内のゲート幅を表わしているトランジスタのサイズに
応じて、割り当てられた前記1つの方形からゲート方向
に延びる一連の方形に隣接する他の方形に対して割り当
ての影響力が及ぶ割り当て状態を表現して、前記割り当
て状態に基づいて、互いに隣接する配置要素同士がトラ
ンジスタの拡散領域を共有できる場合には共有させるこ
とにより、前記配置要素間の上下方向及び左右方向の隣
接関係を求めて、前記隣接関係に基づいて、各配置要素
がそれぞれ割り当てられた方形の上下方向及び左右方向
の長さと、互いに隣接する前記方形間の距離とを求め
て、前記配置要素間の全ての配線についての総和を前記
長さ及び距離を用いて計算する構成を付加するものであ
る。
【0023】請求項3の構成により、他の方形に対して
割り当ての影響力が及ぶ割り当て状態を表現すると共に
拡散領域の共有化を考慮する配置評価関数は、割り当て
状態に基づいて隣接関係を求めた後、該隣接関係に基づ
いて各配置要素が割り当てられた方形の上下左右の各方
向の長さと、互いに隣接する方形間の距離とを求めて、
配置要素間の全ての配線についての総和を計算するた
め、実際のレイアウトにおける配線長を適確に反映す
る。
【0024】請求項4の発明は、請求項3の構成に、前
記配置評価関数は、前記セル内を流れる信号の方向をあ
らかじめ指定すると共に、同一の電位に接続されるべき
前記セル内の配置要素の集合であるネットに対して前記
配置要素の配置状態から前記ネット内を流れる信号の方
向を求めて、前記ネット内を流れる信号方向が前記セル
内を流れる信号方向と一致していない場合は、一致する
場合よりも前記配置要素間の配線の長さを一定の割合で
延長して評価する構成を付加するものである。
【0025】請求項4の構成により、配置評価関数は、
ネット内の信号方向がセル内の信号方向と一致していな
い場合は、一致する場合よりも配置要素間の配線の長さ
を一定の割合で延長して評価するため、ネット内の信号
方向がセル内の信号方向と一致するまで配置改善を繰り
返す可能性を高くする。
【0026】請求項5の発明は、請求項1〜4の構成
に、前記第4の工程における前記配置改善は、選択され
た配置要素を90度を単位に回転させる回転と、選択さ
れた配置要素と該配置要素とは異なる他の配置要素との
交換と、選択された配置要素を配置要素が割り当てられ
ていない空方形に移動させる移動と、選択された配置要
素を方形間の境界線上に移動させる境界線上への移動と
の4つの形式を用いて行なわれ、前記方形間の境界線上
への移動は、選択された配置要素を前記境界線に隣接す
る方形のいずれか1つの方形に割り当てた後、前記方形
を含めて隣接する一連の方形に対して前記方形上に配置
されていた配置要素を、割り当てられた配置要素が重複
しなくなるまで1方形ずつ順にずらすことにより、前記
方形行列上の各配置要素をいずれか1つの方形に割り当
てる形式とする構成を付加するものである。
【0027】請求項5の構成により、配置改善を、配置
要素の向きを90度を単位に回転させる回転と、配置要
素と他の配置要素との交換と、配置要素を他の配置要素
が割り当てられていない空方形に移動させる移動と、方
形間の境界線上への移動との4つの形式を用いて行なう
ため、多様なトランジスタの配置形態に柔軟に対応でき
る。
【0028】請求項6の発明は、半導体製造技術から導
かれるマスク設計ルール並びに、セルの入出力端子及び
トランジスタの電極の各接続要求情報と前記トランジス
タのサイズ情報とからなるネットリストを用いて、計算
機により前記セルをレイアウトするセル・レイアウト合
成方法のうちの前記トランジスタのおおよその配置を決
定するトランジスタ概略配置方法を対象とし、前記セル
を、該セルにおけるPチャネル領域とNチャネル領域と
の境界線に対して平行な第1の直線と前記境界線に対し
て垂直な第2の直線とにより方形に区切って、前記方形
を要素とする方形行列を生成する第1の工程と、前記ネ
ットリストに登録されている前記セルの入出力端子及び
トランジスタ並びに該トランジスタの各サイズの総和に
対して所定の割合により個数が求められる基板コンタク
トを配置要素として、各配置要素を前記方形行列の1つ
の方形に互いに重複することなく割り当てて初期配置す
る第2の工程と、前記方形行列上の配置結果が最適化さ
れているか否かを評価するための配置評価関数を定義し
て、該配置評価関数の出力結果を評価する第3の工程
と、前記出力結果に基づいて、前記配置結果が最適化さ
れているか否かを判定した後、前記配置結果が最適化さ
れていない場合は、前記方形行列上における各配置要素
の配置を変更して配置改善を行なう第4の工程とを備え
ており、前記第3及び第4の工程を、前記配置評価関数
の出力結果が最適化されるまで繰り返す構成とするもの
である。
【0029】請求項6の構成により、セルはPチャネル
領域とNチャネル領域との境界線に対して平行な直線と
前記境界線に対して垂直な直線とにより方形に区切られ
た方形行列からなる2次元配置モデルとされ、定義され
た配置評価関数はトランジスタの各サイズの総和に対し
て所定の割合により基板コンタクトの個数を求めた後、
該基板コンタクトをも配置要素として追加して方形行列
上の配置結果が最適化されているか否かを評価すると共
に、配置改善方法により配置評価関数の出力結果が最適
化されるまで配置変更が繰り返されるため、、基板コン
タクトを含めた多様なトランジスタ・レイアウト形態を
自動合成できる。
【0030】請求項7の発明は、請求項6の構成に、前
記第1の工程は、前記方形行列の方向を、該方形行列の
行番号が増す方向を下向き、前記行番号が減る方向を上
向き、前記方形行列の列番号が増す方向を右向き及び前
記列番号が減る方向を左向きとして定義すると共に、前
記方形行列の行数を、前記トランジスタのゲート幅方向
が前記左向き又は右向きとなる横置きトランジスタを前
記方形行列の列方向に並べられる最大個数から求め、且
つ、前記方形行列の列数を、前記ネットリストに登録さ
れている前記トランジスタの個数から求めることにより
生成する工程と、前記トランジスタからなる配置要素が
前記方形行列に配置される方向を、ゲートに対して上側
にドレインが位置し且つ前記ゲートに対して下側にソー
スが位置する方向を上向きと、前記トランジスタのゲー
トに対して上側にソースが位置し且つ前記ゲートに対し
て下側にドレインが位置する方向を下向きと、前記トラ
ンジスタのゲートに対して右側にドレインが位置し且つ
前記ゲートに対して左側にソースが位置する方向を右向
きと、前記トランジスタのゲートに対して右側にソース
が位置し且つ前記ゲートに対して左側にドレインが位置
する方向を左向きと定義する工程とを含む構成を付加す
るものである。
【0031】請求項7の構成により、方形行列の方向が
規定され、方形行列の行数はトランジスタのゲート幅方
向が前記左向き又は右向きとなる横置きトランジスタが
方形行列の列方向に並べられる最大個数から求められ、
列数はネットリストに登録されている前記トランジスタ
の個数から求められると共にトランジスタからなる配置
要素が配置される向きが定義されているため、トランジ
スタの2次元的かつ多様な配置形態に柔軟に対応でき
る。
【0032】請求項8の発明は、請求項7の構成に、前
記第2の工程は、前記基板コンタクトからなる前記配置
要素を、前記Pチャネル領域においてはソースが電源配
線に接続されるトランジスタからなる前記配置要素に隣
接して配置すると共に、前記Nチャネル領域においては
ソースがグランド配線に接続されるトランジスタからな
る前記配置要素に隣接して配置し、且つ、前記トランジ
スタのゲート長方向に隣接する場合は該トランジスタの
ソース側に隣接するように配置する工程を含む構成を付
加するものである。
【0033】請求項8の構成により、基板コンタクトか
らなる配置要素は、Pチャネル領域においてはソースが
電源配線に接続されるトランジスタからなる配置要素に
隣接して配置されると共に、Nチャネル領域においては
ソースがグランド配線に接続されるトランジスタからな
る配置要素に隣接して配置され、且つ、トランジスタの
ゲート長方向に隣接される場合は該トランジスタのソー
ス側に隣接するように配置されるため、配置要素として
基板コンタクトを付加した場合にも確実に対応できる。
【0034】請求項9の発明は、請求項8の構成に、前
記第3の工程における前記配置評価関数は、前記配置要
素が前記方形行列上の1つの方形にのみ割り当てられ、
前記配置要素に対応するトランジスタの前記ネットリス
ト内のゲート幅を表わしているトランジスタのサイズに
応じて、割り当てられた前記1つの方形からゲート方向
に延びる一連の方形に隣接する他の方形に対して割り当
ての影響力が及ぶ割り当て状態を表現して、前記割り当
て状態に基づいて、互いに隣接する配置要素同士がトラ
ンジスタの拡散領域を共有できる場合には共有させるこ
とにより、前記配置要素間の上下方向及び左右方向の隣
接関係を求めて、前記隣接関係に基づいて、前記基板コ
ンタクトからなる配置要素を除く各配置要素がそれぞれ
割り当てられた方形の上下方向及び左右方向の長さと、
互いに隣接する前記方形間の第1の距離とを求めると共
に、前記基板コンタクトからなる全ての配置要素と前記
境界線との第2の距離を求めて、前記配置要素間の全て
の配線についての総和を前記長さ、第1の距離及び第2
の距離を用いて計算する構成を付加するものである。
【0035】請求項9の構成により、他の方形に対して
割り当ての影響力が及ぶ割り当て状態を表現すると共に
拡散領域の共有化を考慮する配置評価関数は、割り当て
状態に基づいて隣接関係を求めた後、該隣接関係に基づ
いて基板コンタクトからなる配置要素を除く各配置要素
が割り当てられた方形の上下左右の各方向の長さと、互
いに隣接する方形間の第1の距離及び基板コンタクトか
らなる配置要素と前記境界線との第2の距離とを求め
て、配置要素間の全ての配線についての総和を計算する
ため、基板コンタクトを含めて実際のレイアウトにおけ
る配線長を適確に反映する。
【0036】請求項10の発明は、請求項9の構成に、
前記配置評価関数は、前記セル内を流れる信号の方向を
あらかじめ指定すると共に、同一の電位に接続されるべ
き前記セル内の配置要素の集合であるネットに対して前
記配置要素の配置状態から前記ネット内を流れる信号の
方向を求めて、前記ネット内を流れる信号方向が前記セ
ル内を流れる信号方向と一致していない場合は、一致す
る場合よりも前記配置要素間の配線の長さを一定の割合
で延長して評価する構成を付加するものである。
【0037】請求項10の構成により、配置評価関数
は、ネット内の信号方向がセル内の信号方向と一致して
いない場合は、一致する場合よりも配置要素間の配線の
長さを一定の割合で延長して評価するため、ネット内の
信号方向がセル内の信号方向と一致するまで配置改善を
繰り返す可能性を高くする。
【0038】請求項11の発明は、請求項6〜10の構
成において、前記第4の工程における前記配置改善は、
選択された配置要素を90度を単位に回転させる回転
と、選択された配置要素と該配置要素とは異なる他の配
置要素との交換と、選択された配置要素を配置要素が割
り当てられていない空方形に移動させる移動と、選択さ
れた配置要素を方形間の境界線上に移動させる境界線上
への移動との4つの形式を用いて行なわれ、前記方形間
の境界線上への移動は、選択された配置要素を前記境界
線に隣接する方形のいずれか1つの方形に割り当てた
後、前記方形を含めて隣接する一連の方形に対して前記
方形上に配置されていた配置要素を、割り当てられた配
置要素が重複しなくなるまで1方形ずつ順にずらすこと
により、前記方形行列上の各配置要素をいずれか1つの
方形に割り当てる形式であって、前記第4の工程は、請
求項6〜10の構成に、前記基板コンタクトからなる前
記配置要素を、前記Pチャネル領域においてはソースが
前記電源配線に接続されるトランジスタからなる前記配
置要素に隣接して配置すると共に、前記Nチャネル領域
においてはソースが前記グランド配線に接続されるトラ
ンジスタからなる前記配置要素に隣接して配置し、且
つ、前記トランジスタのゲート長方向に隣接する場合は
該トランジスタのソース側に隣接するように配置する工
程を含む構成を付加するものである。
【0039】請求項11の構成により、配置改善を、配
置要素の向きを90度を単位に回転させる回転と、配置
要素と他の配置要素との交換と、配置要素を他の配置要
素が割り当てられていない空方形に移動させる移動と、
方形間の境界線上への移動との4つの形式を用いて行な
うと共に、基板コンタクトからなる前記配置要素を、P
チャネル領域においてはソースが電源配線に接続される
トランジスタからなる配置要素に隣接して配置し、ま
た、Nチャネル領域においてはソースがグランド配線に
接続されるトランジスタからなる配置要素に隣接して配
置し、且つ、前記トランジスタのゲート長方向に隣接す
る場合は該トランジスタのソース側に隣接するように配
置するため、基板コンタクトを含めた多様なトランジス
タの配置形態に柔軟に対応できる。
【0040】
【発明の実施の形態】本発明はセル・レイアウト合成方
法に関するものであるが、セル・レイアウト合成技術の
中でも特にトランジスタ概略配置技術に関する新しい方
法の提案である。
【0041】以下、本発明の第1の実施形態を図面に基
づいて説明する。
【0042】(第1の実施形態)図1は本発明の第1の
実施形態に係るトランジスタ概略配置方法を示すフロー
チャートである。図1において、まず、ステップST1
は、計算機の記憶装置等からネットリストを読み込ん
で、配置対象となるトランジスタ及びセルの入出力端子
についての接続要求並びに各トランジスタのトランジス
タ・サイズに関する情報を内部に記憶する工程である。
【0043】次に、ステップST2は、セル内のPチャ
ネルとNチャネルとの境界線に平行な直線と該境界線に
垂直な直線とにより方形群に分割して、トランジスタの
レイアウト領域に1つの行列を形成する工程である。こ
れらの方形群によって形成される行列を方形行列と呼ぶ
ことにする。なお、行番号及び列番号の付け方は一般の
行列に同じとし、1組の行列アドレスが1つの方形に対
応している。
【0044】次に、ステップST3は、ステップST1
において記憶されたトランジスタ及びセルの入出力端子
を配置要素として、各配置要素をステップST2におい
て生成された方形行列上の1つの方形に互いに重複する
ことなく割り当てる工程である。
【0045】本実施形態によるトランジスタ概略配置
は、方形行列上の方形に対する配置要素の割り当てを、
一定の評価基準に従って最適化することにより配置する
ものであり、ステップST3における割り当てはその初
期配置として行なう。また、本実施形態によるトランジ
スタ概略配置は、繰り返し改善アルゴリズムを用いるこ
とによって、以下に示すステップST4、ステップST
5、ステップST6及びステップST7からなる一連の
処理を繰り返して、配置の最適化を行なう。繰り返し改
善アルゴリズムとして、シミュレーテッド・アニーリン
グ法又はグリーディー法等が考えられるが、特定のアル
ゴリズムに限定されるものではない。
【0046】次に、ステップST4は、一定の評価基準
にしたがって、方形行列上の配置状態を評価する工程で
ある。実際のマスクレイアウトが最適化されるように方
形行列上の配置状態を評価するには、方形行列上におけ
る配置評価関数を注意深く定義する必要があるが、配置
評価関数の例については後述する。また、前述したよう
に、本実施形態による配置処理を実行すれば、ステップ
ST4は何度も繰り返して実行されることになるため、
ステップST4では常に、1つの配置状態の評価が終わ
った時点で、現状の配置状態とその1つ前の配置状態と
の2つの配置状態についての評価値を記憶して、この評
価値を次の配置状態の評価が終わるまで保持しておく。
ただし、初期配置の直後においては、記憶される評価値
は1つである。
【0047】次に、ステップST5は、ステップST4
において評価された配置状態を新しい配置状態として受
け入れるか否かの判定を行なう工程である。判定の際
に、ステップST4において保持しておいた2つの配置
状態についての評価値を比較して、繰り返し改善アルゴ
リズムに固有のスケジューリングがされた判定基準に基
づいて、判定を下すことになる。
【0048】次に、ステップST6は、繰り返し改善を
続けるか否かの判定を下す工程である。定数を1つ設け
ておいて、ステップST4において新しく評価された配
置状態の評価値が、1つ前の評価値よりも改善されてい
ないという現象が一定回数以上連続して起こった場合
は、もはや改善が望めないとして改善処理を終了する。
【0049】次に、ステップST7は、1回分の配置改
善を行なって、方形行列上の配置要素の配置状態を変更
する工程である。1回の配置改善により可能な変更形式
は、主として配置要素同士の位置交換または配置要素の
空方形への移動であり、その詳細は後述する。
【0050】次に、方形行列上におけるトランジスタの
表現方法、配置評価関数の定義方法及び方形行列上にお
ける配置改善方法について、特にそれらが前記の処理の
流れの中に用いられることによる効果について、図面を
参照しながら説明する。
【0051】図2は請求項2及び7に記載のトランジス
タ概略配置方法の方形行列を示す図である。図2に示す
ように、セル10の内部をPチャネル領域11とNチャ
ネル領域12とに区切る境界線をチャネル境界線13と
し、チャネル境界線13に対して平行な方向を左右方向
とする。Pチャネル領域11の反チャネル境界線側であ
るセル10の一方の端部に電源配線14が配設され、N
チャネル領域12の反チャネル境界線側であるセル10
の他方の端部にグランド配線15が配設された、縦方向
のレイアウト領域が制限されているスタンダード・セル
を例にとる。
【0052】電源配線14及びグランド配線15に挟ま
れた領域に方形16を要素とする方形行列17を定義す
る。18は互いに隣接する方形間の境界線18である。
方形行列17の行数及び列数は、配置処理中において変
更可能ではあるが、初期設定として、列数をネットリス
トに記述されたトランジスタの数と同数に設定し、ま
た、行数を、Pチャネル領域11及びNチャネル領域1
2を合わせた縦方向に、ゲート幅方向が左右方向となる
トランジスタを横置きとして積むことができる最大数と
同数に設定する。なお、縦積みできる最大数はPチャネ
ル領域11及びNチャネル領域12についてそれぞれ存
在し、方形行列17上にチャネル境界線13を設定して
いるため、トランジスタからなる配置要素についてはチ
ャネル境界線13を越えて移動することはできない。ま
た、方形行列17上において、行番号が減少する方向を
上向きとし、増加する方向を下向きとする。同様に、列
番号が減少する方向を左向きとし、増加する方向を右向
きとする。
【0053】本実施形態においては、トランジスタ配置
の向きについて、ゲート幅方向がセル10の上下方向に
沿う場合をトランジスタの縦置きとし、ゲート幅方向が
セルの左右方向に沿う場合をトランジスタの横置きと
し、これら2通りの配置方向を許して配置処理を行な
う。すなわち、トランジスタが斜め方向を向くような配
置形態は考えない。ただし、トランジスタを配置する際
に、ソース及びドレインの区別をつける必要があるの
で、トランジスタからなる配置要素には向きの自由度と
して「上、下、左、右」の4つの向きを用意する。
【0054】図3は請求項2及び7に記載のトランジス
タ概略配置方法のトランジスタの向きを示す図である。
図3に示すように、トランジスタの上向きは、トランジ
スタ20のゲート20gが左右方向に延び、ゲート20
gに対して上側にドレイン20dが位置し、ゲート20
gに対して下側にソース20sが位置する配置とする。
トランジスタの下向きは、トランジスタ21のゲート2
1gが左右方向に延び、ゲート21gに対して上側にソ
ース21sが位置し、ゲート21gに対して下側にドレ
イン21dが位置する配置とする。トランジスタの左向
きは、トランジスタ22のゲート22gが上下方向に延
び、ゲート22gに対して左側にドレインス22dが位
置し、ゲート22gに対して右側にソース22sが位置
する配置とする。トランジスタの右向きは、トランジス
タ23のゲート23gが上下方向に延び、ゲート23g
に対して右側にドレインス23dが位置し、ゲート23
gに対して左側にソース23sが位置する配置とする。
【0055】また、トランジスタからなる配置要素に、
各トランジスタのトランジスタ・サイズに応じた大きさ
を与える。すなわち、各配置要素は方形行列17上にお
いて1つの方形しか割り当てられないが、大きさを持つ
トランジスタからなる配置要素は、この大きさを一連の
方形群に反映させることにより、割り当てられた方形以
外の、前記方形に隣接して連なる方形に対して影響を及
ぼすことができる。
【0056】図4は第1の実施形態に係るトランジスタ
概略配置方法のトランジスタからなる配置要素の大きさ
を示す図であって、図4(a)に示すように、相対的に
ゲート幅の長いトランジスタAとトランジスタAよりも
ゲート幅の短いトランジスタBを方形行列上に配置する
場合を想定する。図4(b)に示すように、方形行列上
において、トランジスタAは方形30に割り当てられて
いるが、方形31及び方形32に対しても存在の影響力
を及ぼすこととする。方形30から影響力が及ぼされて
いる状態の方形31には、第1の占有フラグ33を与え
ておき、方形32には、第2の占有フラグ34を与えて
おく。
【0057】このように、トランジスタAからなる配置
要素によって影響を受けている方形31及び方形32に
は他の配置要素を割り当てることができないとすること
により、トランジスタからなる配置要素は方形行列上に
おいても、トランジスタ・サイズを主張することが可能
となるため、トランジスタ・サイズを考慮した配置の最
適化を行なうことができる。
【0058】方形行列上において、トランジスタからな
る配置要素に与えられる向きと大きさとは、本実施形態
のトランジスタ概略配置方法に、トランジスタの2次元
的かつ多様な配置形態を柔軟に最適化する可能性を与え
るという非常に重要な役割を果たす。
【0059】以下、第1の実施形態に係るトランジスタ
概略配置方法の配置評価関数の定義方法を図面を参照し
ながら説明する。本発明によるトランジスタ概略配置方
法の基本は、配線長の総和を最小化することにより、セ
ル内の信号の流れに沿ったトランジスタ配置を実現する
ことができるため、結果としてトランジスタ配置の最適
化を図ることができるという考えに基づいている。以
下、請求項3及び請求項4に記載の配置評価関数につい
て詳細を説明する。
【0060】図5は請求項3及び請求項4に記載のトラ
ンジスタ概略配置方法の配置評価関数を定義するための
方形行列上の長さ及び距離を示す図である。図4におい
て説明したように、トランジスタからなる配置要素は大
きさを持ち、隣接して連なる方形に対して影響を及ぼし
ており、影響の及んでいる方形には占有フラグを立てる
ことにより、他の配置要素は占有フラグが立てられてい
る方形に入ることができない。
【0061】まず、占有フラグについて説明する。
【0062】図5(a)に示すように、トランジスタA
とトランジスタBとが互いに拡散領域を共有して上下方
向(縦置き)に配置されており、トランジスタCとトラ
ンジスタDとが互いに拡散領域を共有してトランジスタ
Bの右側に同じく上下方向に配置されており、トランジ
スタEがトランジスタC及びトランジスタDの上側に左
右方向(横置き)に配置されている。
【0063】図4(b)においても説明したように、方
形行列上において、トランジスタからなる配置要素が割
り当てられている方形に隣接して連なる方形に対して及
ぼす影響を、隣接して連なる方形に立てた占有フラグに
よって表現する。図5(a)に示すように、占有フラグ
41等は記号「↑、↓、←、→」を用いて表わされてお
り、例えば「↑」は、占有フラグ41の立つ方形が、前
記方形よりも下に位置する配置要素40から影響を受け
ていることを意味する。さらに、占有フラグ「↑」の立
つ方形の右隣の方形に配置要素42が存在すると、占有
フラグ41によって影響を与えている配置要素40と右
隣の方形に割り当てられた配置要素42とは、左右方向
に隣接関係を持っていることになる。従って、方形行列
上の配置要素による占有フラグを全ての配置要素につい
て設定した状態から、配置要素間の隣接関係を求めるこ
とができる。
【0064】次に、方形行列上の配置要素の長さ及び配
置要素間の距離を求める。
【0065】まず、互いに隣接するトランジスタ間の隣
り合う拡散ノード(ソース又はドレイン)が同電位であ
るならば、拡散領域を共有化させることができるため、
拡散領域を共有化できる隣接関係について、拡散コンタ
クトが必要か又は不要かをも含めてネットリストを探索
しておく。
【0066】方形行列上への配置要素の配置、トランジ
スタからなる配置要素による占有フラグの設定及び配置
要素間の隣接関係の探索により、方形行列上の各方形の
縦及び横の長さの和である大きさと隣接する方形間の距
離とを定めることができる。なお、長さには、マスク設
計ルールを反映していても反映していなくても構わな
い。
【0067】次に、本実施形態の特徴として、例えば、
トランジスタからなる配置要素が縦置きに割り当てられ
た方形について、トランジスタの拡散ノードに拡散コン
タクトを形成する必要がなければ、拡散コンタクトが必
要な場合よりも短い長さを前記方形の左右方向の幅とし
て設定する。また、図5(b)に示すトランジスタAか
らなる配置要素とトランジスタBからなる配置要素とが
割り当てられた隣接する方形間について、拡散領域が共
有化されていれば、共有化のできない場合よりも短い長
さを前記隣接方形間の距離として設定して、状況による
長さの設定を差別化する。すなわち、図5(b)に示す
ように、互いに拡散領域を共有しているトランジスタA
からなる配置要素40とトランジスタBからなる配置要
素42との距離x1は、互いに拡散領域が共有できない
トランジスタBからなる配置要素42とトランジスタC
からなる配置要素45との距離x2よりも短く設定す
る。
【0068】このように、方形上に生成された配置状態
から、実際のレイアウトを反映させた長さ及び距離の情
報を得ることができる。
【0069】図6は請求項3及び9に記載のトランジス
タ概略配置方法の配置評価関数を説明する図である。本
配置評価関数は、図5において説明した方形行列上の長
さを用いることにより、配置要素間の配線長を数値化し
て、全ての配線の和を求める関数として定義する。配置
要素間の配線は、配置要素の接続端子間の配線であっ
て、その配線長は、ネットごとに各ネットに属する全て
の端子を包含する最小方形の周囲長の半分として評価す
る。ちなみに、ネットとは、同一の電位によって接続さ
れるべき素子の集合をいう。従って、本配置評価関数
は、配線長を、ネットごとの配線長の和として計算する
ことができる。
【0070】図6において、トランジスタAからなる配
置要素50とトランジスタAの端子51、トランジスタ
Bからなる配置要素52とトランジスタBの端子53、
トランジスタCからなる配置要素54とトランジスタC
の端子55、トランジスタDからなる配置要素56とト
ランジスタDの端子57が方形行列上に配置されている
とする。図6に示すように、1つのネットについてすべ
ての端子51、53、55及び57を包含する最小方形
58が求められると、最小方形58の各辺が通過する方
形及び最小方形58が内部に含む方形をすべて合わせる
と1つの小方形行列59が特定できる。
【0071】このネットの配線長を評価する場合は、小
方形行列59において縦に最も長くなる列と横に最も長
くなる行とを選択した後、最小方形58の範囲内にある
行方向の長さ60及び列方向の長さ61を計算して、両
者の和をとることによりネット配線長を得ることができ
る。
【0072】このようにして得られる、方形行列上の配
線長を求める配置評価関数は、実際のレイアウトにおけ
る配線長を的確に反映するため、配置評価関数を用いて
配置の最適化を行なえば、信号の流れる方向及び拡散領
域の共有化が考慮されて、無駄な配線の少ないレイアウ
トを得ることができる。
【0073】次に、セル・レイアウトに対して信号の流
れる向きをあらかじめ指定しておいて、この信号の流れ
に沿ってレイアウトを最適化したいという場合に有効な
請求項4に記載の配置評価関数を説明する。また、一部
のネットについて、セル・レイアウトに対してネットご
とに信号の流れる向きを指定しておいて、信号の流れに
沿ったレイアウトを行なって最適化したいという場合に
も容易に適応することができる。
【0074】図7は請求項4及び10に記載のトランジ
スタ概略配置方法の配置評価関数を定義するための方形
行列上の長さ及び距離を示す図である。図2において方
形行列を定義した際に用いたスタンダード・セルを例に
とると、トランジスタを縦置きにして各チャネル内に1
列に配置するというトランジスタの配置形態を基本にし
て、セル内の信号の流れを左方向から右方向、又は右方
向から左方向へのいずれかの一方向に定めてセルをレイ
アウトすることによって、容易にレイアウトの最適化を
得られる場合が多い。これは、セル内の信号の流れに沿
ってトランジスタを配置することにより、無駄な配線を
最小限に抑えることができるからであり、ここに説明す
る本配置評価関数は、このような場合に最適解を容易に
見つけることができるという特徴を有している。
【0075】本配置評価関数は、図6を用いて説明した
請求項3に記載の配置評価関数を基本にしながら、前記
配置評価関数に対して次のような操作を付加する。すな
わち、セル内の信号の流れが指定された向きに対して、
その指定された向きに反する向きを持つネットの配線長
を、方形行列上の実際の長さによる数値よりも大きな値
に設定することにより、例えば2倍の値に設定すること
により評価するという操作を付加する。1つのネット内
の信号の流れの向きを特定するには、セルの入力端子か
らトランジスタのゲートに向かう方向、トランジスタの
ドレインからトランジスタのゲートに向かう方向、トラ
ンジスタのドレインからトランジスタのソースに向かう
方向、又はトランジスタのドレインからセルの出力端子
に向かう方向という信号の流れに関する各端子間の基本
的な関係に基づけばよい。
【0076】図7(a)はトランジスタA及びトランジ
スタBの互いに接続されたドレイン端子同士と、トラン
ジスタC及びトランジスタDの互いに接続されたゲート
端子同士とが接続されたネットを示している。このネッ
ト内の信号の流れ70はドレイン端子側からゲート端子
側に向かう。
【0077】図7(b)は図7(a)において説明した
各トランジスタを方形行列上に配置した図である。トラ
ンジスタAからなる配置要素71のドレイン端子72及
びトランジスタBからなる配置要素73のドレイン端子
74のドレインの重心位置75と、トランジスタCから
なる配置要素76のゲート端子77及びトランジスタD
からなる配置要素78のゲート端子79のゲートの重心
位置80とを比較して、ドレイン重心位置75からゲー
ト重心位置80に向かうベクトルの右向きの成分をもっ
て、このネットのレイアウト上の信号の流れの向きと定
義する。
【0078】本配置評価関数は、例えば、図7に示すよ
うにセル・レイアウトに対する信号の流れ81の向きを
左向きと指定したとすると、ネット内の信号の流れ70
の向きが左向きの場合は、方形行列上のネット配線長の
値をそのままネット配線長の評価値に用いるが、図7
(b)に示すようにネット内の信号の流れ70の向きが
右向きであるならば、方形行列上のネット配線長の値よ
りも大きな値(例えば2倍の値)をネット配線長の評価
値として採用する。従って、ネット内の信号の流れ70
の向きが左向きに変わるまで、配置改善が繰り返される
可能性を非常に高くすることができる。
【0079】このように、請求項3又は請求項4に記載
の配置評価関数を用いた本実施形態のトランジスタ概略
配置方法によると、無駄な配線を最小限に抑えてトラン
ジスタを最適配置することができる。
【0080】以下、第1の実施形態に係る請求項5に記
載のトランジスタ概略配置方法の配置改善方法を図面を
参照しながら説明する。ただし、本配置改善方法は、シ
ミュレーテッド・アニーリング法等のスケジューリング
・アルゴリズムとしての繰り返し改善アルゴリズムでは
なく、図1に示す繰り返される単位としての配置改善方
法を意味する。本配置改善方法は、方形行列上の配置要
素の配置状態を変更するために、1つの配置要素を選択
してこの配置要素に対して4つの変更形式の中からいず
れか1つの変更形式を選択された配置要素に適応する。
【0081】これら4つの変更形式とは、配置要素の回
転、配置要素と他の配置要素との交換、配置要素の空方
形への移動及び配置要素の方形間の境界への移動であ
り、以下順に4つの変更形式について説明する。
【0082】1つ目の配置要素の回転は、図8に示すよ
うにトランジスタAからなる配置要素90Aに対しての
み適応され、「上、下、左、右」の4つの向きの中か
ら、トランジスタAの現状と異なる向きを選択して適応
する。図8(a)の初期姿勢に示すように配置要素90
Aの方形行列上に占める位置は動かさずに、配置要素9
0Aを180度回転させて、図8(d)に示すように配
置要素90Dとすることによりトランジスタ間の拡散領
域の共有化を改善できることが期待される。また、図8
(b)に示す90度の回転、又は図8(c)に示す27
0度の回転により、トランジスタの縦置きと横置きとの
変更を実現できる。
【0083】2つ目の配置要素と他の配置要素の交換
は、図9(a)の初期配置に示すように方形行列上でト
ランジスタAからなる配置要素90及びトランジスタB
からなる配置要素91の2つの配置要素について、図9
(b)に示すように割り当てられている方形を互いに交
換する形式であって、スタンダード・セルによるブロッ
ク・レイアウトの合成の際等に、配置改善の単位として
最も一般に使われる形式である。
【0084】3つ目の配置要素の空方形への移動は、方
形行列の次元を配置要素の数よりも多く取っておくこと
により可能となる変更形式である。方形行列の次元の設
定の方法については図2を用いて説明したが、例えば、
スタンダード・セルを用いる典型的なデザイン・スタイ
ルを考える場合は、セル内に方形行列を定義することに
より、トランジスタ配置の多様な形態に十分に対応でき
る。図10に示すように、トランジスタAからなる配置
要素90が移動対象に選択された場合を想定すると、1
回の配置改善においては、移動先の候補となる空方形
は、方形96、97及び98を除く方形92、93、9
4及び95のように、いずれかの配置要素が割り当てら
れている方形に隣接する方形、又は、いずれかの配置要
素によって影響を及ぼされている方形に隣接する方形で
なければならないとする。この制限は、配置結果の解空
間を狭めるものではなく、単に、配置改善時の選択範囲
を無意味に大きくして収束に要する時間を増大させない
ためにとる措置である。レイアウト領域のサイズが決め
られている場合は、そのサイズによって移動先の空方形
の候補をさらに絞ればよい。
【0085】4つ目の配置要素の方形間の境界への移動
は、図11に示すように、本配置改善方法に独自な方法
であって、方形行列上に互いに隣接する2つの方形の間
に配置要素を移動させることを許す形式である。図11
に示すように、1つの行にトランジスタAからなる配置
要素101、トランジスタBからなる配置要素102、
トランジスタCからなる配置要素103、トランジスタ
Dからなる配置要素104及びトランジスタEからなる
配置要素105が割り当てられているとする。配置要素
101が選択されて、配置要素104が割り当てられて
いる方形109と配置要素105が割り当てられている
方形110との境界である一辺111の上に移動させる
とすると、配置要素105はこれ以上右側に移動するこ
とができず、配置要素104は、一連の配置要素の先頭
となる配置要素102が配置要素101が割り当てられ
ていた方形106に移動することができ、それに連れて
配置要素103も配置要素102が割り当てられていた
方形107に移動することができると共に配置要素10
4も配置要素103が割り当てられていた方形108に
移動することができるため、配置要素101は配置要素
104が割り当てられていた方形109に割り当てられ
ることができる。
【0086】このように、移動の直後に全ての配置要素
がいずれかの方形に重複なく割り当てられるように、一
部関係する配置要素を1方形ずつ移動させることとす
る。すなわち、本移動は配置要素の並びに対して他の配
置要素を割り込ませるのであるから、割り込まれた側の
前記配置要素の並びを形成していた配置要素を1方形ず
つずらす必要が生じる。本移動は、配置要素の交換とい
う形式によると何回も繰り返さなければならない変更
を、1回の変更により達成することができる非常に有効
な変更形式である。
【0087】本実施形態によるトランジスタ概略配置方
法において、本配置改善方法を用いる場合に、これら4
つの変更形式の使い方を様々に工夫することができる。
【0088】まず、基本的には4つの変更形式を全く任
意に選択する方法が考えられる。
【0089】次に、配置要素の回転という1つ目の変更
形式が他の3つの変更形式に比べて変更内容が小規模で
あると考えられるので、トランジスタ概略配置方法の繰
り返し改善アルゴリズムとしてシミュレーテッド・アニ
ーリング法がとられた場合に、スケジューリング・パラ
メータである温度が高温のステージにおいては、他の3
つの変更形式を主な改善方法として用い、低温のステー
ジにおいては、配置要素の回転を主な改善方法として用
いるというようなスケジューリングのステージに合わせ
た変更形式の使い分けも可能である。
【0090】また、1つ目の変更形式である配置要素の
回転の中でも、配置要素を90度又は270度回転させ
る変更は縦置きと横置きとの間の変換に相当するため、
配置形態を大きく変更することになるとみなし、同様に
シミュレーテッド・アニーリング法による繰り返し改善
のスケジューリングが用いられた場合に、高温のステー
ジにおいては、配置要素を回転させる時の回転角を90
度又は270度とし、低温のステージにおいては、回転
角を専ら180度とするという方法も考えられる。
【0091】さらに、回転角180度による変更形式の
みによって繰り返し配置改善を行なうことは、トランジ
スタの位置を動かさずにソースとドレインとを入れ替え
ることによる拡散の共有化の最大化を図ることに直結す
るため、繰り返し改善を一つのまとまりとして、全体の
繰り返し改善処理の中に適宜組み込むという方法も有効
である。
【0092】このように、本配置改善方法は、これらの
4つの配置変更形式を備えることにより、本実施形態の
トランジスタ概略配置方法に、多様なトランジスタの配
置形態に柔軟に対応できる能力を与えることとなり、非
常に大きな役割を担うものである。
【0093】以上説明したように、本実施形態のトラン
ジスタ概略配置方法は、方形行列を用いた2次元的で、
且つ、柔軟な配置表現、信号の流れやトランジスタ間の
拡散領域の共有等を反映させた精密な配置評価関数及び
多様な配置形態を実現できる効果的な配置改善方法を備
えているため、セル・レイアウト合成においてトランジ
スタの概略配置を最適化する、非常に高度な効果を有す
るものである。
【0094】以下、本発明の第2の実施形態を図面に基
づいて説明する。
【0095】(第2の実施形態)図12は本発明の第2
の実施形態に係るトランジスタ概略配置方法を示すフロ
ーチャートである。
【0096】まず、ステップST11は、計算機の記憶
装置等からネットリストを読み込んで、配置対象となる
トランジスタ及びセルの入出力端子についての接続要求
並びに各トランジスタのトランジスタ・サイズに関する
情報を内部に記憶する工程である。
【0097】次に、ステップST12は、Pチャネル及
びNチャネルの各チャネルについて、チャネルごとのト
ランジスタ・サイズの和を求める工程である。
【0098】次に、ステップST13は、各チャネルの
トランジスタ・サイズの和に基づいて、各チャネル内に
形成する基板コンタクトの必要数を求める工程である。
トランジスタ・サイズの和を用いてレイアウト面積を見
積もって、基板コンタクトの必要数を決めるのが、容易
かつ妥当であるとの考えに基づいている。本実施形態に
おいて、1つの基板コンタクトはコンタクト・ホールが
1つのみの最小サイズであるとし、必要数分のコンタク
トを後の工程において各チャネルにそれぞれ配置する。
【0099】次に、ステップST14は、配置すべき基
板コンタクトを配置要素に含めて、トランジスタ及びセ
ルの入出力端子による配置要素と共にトランジスタ概略
配置を行なう工程である。
【0100】次に、ステップST15は、基板コンタク
トを最寄りのトランジスタに付加して、基板コンタクト
付トランジスタを生成する工程である。
【0101】次に、ステップST16で、トランジスタ
及び基板コンタクト付トランジスタの間を配線しする工
程であり、ステップST17は、コンパクションを行な
ってレイアウトを完了させる工程である。
【0102】このように、本実施形態によるセル・レイ
アウト合成方法は、基板コンタクトの配置まで含めてレ
イアウトの最適化を可能にする。
【0103】以下、ステップST14のトランジスタ概
略配置について説明する。第2の実施形態によるトラン
ジスタ概略配置方法は、配置要素として基板コンタクト
が追加されたいう点を除けば、用いる配置表現モデルと
処理の流れとのいずれにおいても、図1を用いて説明し
た第一の実施形態によるトランジスタ概略配置方法と全
く一致する。基板コンタクトからなる配置要素が追加さ
れたことによる違いは、初期配置の工程及び配置改善の
工程において制約を設けることと配置評価関数を修正す
ることとの2点である。
【0104】初期配置及び配置改善の各工程における制
約は、基板コンタクトがPチャネルにおいては電源と同
電位になり、Nチャネルにおいてはグランドと同電位に
ならなければならないことと、トランジスタの近傍に形
成されなければならないこととに基づいている。図13
は方形行列上の基板コンタクトからなる配置要素の割り
当て方法を示す図である。図13において、Pチャネル
領域に配置されているトランジスタTrからなる配置要
素120はソースが電源配線に接続されておりドレイン
が下向きの配置要素であるため、基板コンタクトからな
る配置要素は電源と同電位にならなくてはならないの
で、配置要素120のソース側に配置されることとな
り、従って図13に示す各方形121〜124のいずれ
か1つの方形に割り当てられることとなる。
【0105】このように、基板コンタクトからなる配置
要素は、Pチャネルにおいてはソース側が電源に接続さ
れるトランジスタからなる配置要素を選び、また、Nチ
ャネルにおいてはソース側がグランドに接続されるトラ
ンジスタからなる配置要素を選んで該配置要素に隣接さ
れる配置とし、しかもトランジスタのゲート長方向に隣
接する場合は、該トランジスタからなる配置要素のソー
ス側に隣接しなければならないとする。
【0106】次に、配置評価関数に加える修正は、でき
る限りチャネル境界線の近くに基板コンタクトを配置し
たいという要求に答えるものである。図14は方形行列
上の基板コンタクトからなる配置要素とチャネル境界線
との距離を示す図である。図14において、トランジス
タTrからなる配置要素120と配置要素120に隣接
して配置された基板コンタクトからなる配置要素125
がPチャネル領域に配置されているとする。基板コンタ
クトからなる配置要素125とチャネル境界線126と
の距離は配置要素125からチャネル境界線126に下
ろした垂線の長さとする。このように、第1の実施形態
において説明した配線長の総和に基づく配置評価関数を
基礎にして、該配置評価関数に対して、基板コンタクト
からなる配置要素とチャネル境界線との距離の評価値を
加えるものである。すなわち、本実施形態におけるトラ
ンジスタ概略配置方法の配置評価関数は、全ての基板コ
ンタクトからなる配置要素を除く他の配置要素における
配線の長さの総和と、全ての基板コンタクトからなる配
置要素のチャネル境界線からの距離の総和とを合わせた
ものである。
【0107】本実施形態のトランジスタ概略配置方法に
よると、基板コンタクトを含むトランジスタのレイアウ
ト問題に対して最適化を図ることができる。
【0108】なお、ステップST15以降の、基板コン
タクトを最寄りのトランジスタに一体化させたトランジ
スタのトランジスタ間の配線及びコンパクションを行な
う方法は、「福井、雑賀、”トランジスタのレイアウト
モデルに柔軟性を持たせたコンパクション手法”、信学
技報VLD95-50, pp.29-36,Jul.,1995」に開示されてい
る。
【0109】本実施形態のセル・レイアウト合成方法に
よると、従来難しいとされてきた基板コンタクトを含む
トランジスタのレイアウト問題に対して十分に対応する
ことができる。
【0110】
【発明の効果】以上説明したように、請求項1の発明に
係るトランジスタ概略配置方法によると、セルは方形行
列からなる2次元配置モデルとされ、配置評価関数は方
形行列上の配置結果が最適化されているか否かを評価す
ると共に、配置改善方法により配置評価関数の出力結果
が最適化されるまで配置変更が繰り返されるため、多様
なトランジスタのレイアウト形態を自動合成できるの
で、人手に頼らずに実用的かつ最適なレイアウトを得る
ことができる。
【0111】請求項2の発明に係るトランジスタ概略配
置方法によると、トランジスタの2次元的かつ多様な配
置形態に柔軟に対応できるため、確実に実用的かつ最適
なレイアウトを得ることができる。
【0112】請求項3の発明に係るトランジスタ概略配
置方法によると、各配置要素が割り当てられた方形の上
下左右の各方向の長さと、互いに隣接する方形間の距離
とが隣接関係に基づいて求められて、配置要素間の全て
の配線についての総和が計算されるため、実際のレイア
ウトにおける配線長が適確に反映されるので、無駄な配
線が少ないレイアウトが実現できる。
【0113】請求項4の発明に係るトランジスタ概略配
置方法によると、配置評価関数が、ネット内の信号方向
がセル内の信号方向と一致していない場合は、配置要素
間の配線の長さを一定の割合で延長して評価するため、
ネット内の信号方向がセル内の信号方向と一致するまで
配置改善を繰り返す可能性が高くなるので、無駄な配線
が一層少ないレイアウトが実現できる。
【0114】請求項5の発明に係るトランジスタ概略配
置方法によると、配置改善を、配置要素の向きを回転さ
せる回転と、配置要素と他の配置要素との交換と、配置
要素を空方形に移動させる移動と、方形間の境界線上へ
の移動との4つの形式を用いて行なうため、多様なトラ
ンジスタの配置形態に柔軟に対応できるので、人手設計
並みの実用的かつ最適なレイアウトを確実に得ることが
できる。
【0115】請求項6の発明に係るトランジスタ概略配
置方法によると、請求項1の発明に係るトランジスタ概
略配置方法の効果が得られる上に、基板コンタクトを含
めたトランジスタのレイアウト形態を自動合成できる。
【0116】請求項7の発明に係るトランジスタ概略配
置方法によると、トランジスタの2次元的かつ多様な配
置形態に柔軟に対応できるため、確実に実用的かつ最適
なレイアウトを得ることができる。
【0117】請求項8の発明に係るトランジスタ概略配
置方法によると、基板コンタクトからなる配置要素を、
Pチャネル領域においてはソースが電源配線に接続され
るトランジスタからなる配置要素に隣接して配置すると
共に、Nチャネル領域においてはソースがグランド配線
に接続されるトランジスタからなる配置要素に隣接して
配置し、且つ、トランジスタのゲート長方向に隣接する
場合は該トランジスタのソース側に隣接するように配置
するため、確実に基板コンタクトに対応できるので、基
板コンタクトを含めたトランジスタのレイアウト形態を
自動合成できる。 請求項9の発明に係るトランジスタ
概略配置方法によると、基板コンタクトからなる配置要
素を除く各配置要素が割り当てられた方形の上下左右の
各方向の長さと、互いに隣接する方形間の第1の距離及
び基板コンタクトからなる配置要素とチャネル境界線と
の第2の距離とを求めて、配置要素間の全ての配線につ
いての総和を計算するため、基板コンタクトを含めた実
際のレイアウトにおける配線長が適確に反映されるの
で、無駄な配線が少ないレイアウトが実現できる。
【0118】請求項10の発明に係るトランジスタ概略
配置方法によると、配置評価関数が、ネット内の信号方
向がセル内の信号方向と一致していない場合は、配置要
素間の配線の長さを一定の割合で延長して評価するた
め、ネット内の信号方向がセル内の信号方向と一致する
まで配置改善を繰り返す可能性が高くなるので、無駄な
配線が一層少ないレイアウトが実現できる。
【0119】請求項11の発明に係るトランジスタ概略
配置方法によると、配置改善を、配置要素の向きを回転
させる回転と、配置要素と他の配置要素との交換と、配
置要素を空方形に移動させる移動と、方形間の境界線上
への移動との4つの形式を用いて行なうと共に、基板コ
ンタクトからなる配置要素を、Pチャネル領域において
はソースが電源配線に接続されるトランジスタからなる
配置要素に隣接して配置し、また、Nチャネル領域にお
いてはソースがグランド配線に接続されるトランジスタ
からなる配置要素に隣接して配置し、且つ、前記トラン
ジスタのゲート長方向に隣接する場合は該トランジスタ
のソース側に隣接するように配置するため、基板コンタ
クトを含めた多様なトランジスタの配置形態に柔軟に対
応できるので、人手設計並みの実用的かつ最適なレイア
ウトを確実に得ることができる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係るトランジスタ概
略配置方法を示すフローチャート図である。
【図2】本発明の第1の実施形態に係る記載のトランジ
スタ概略配置方法の方形行列を示す図である。
【図3】本発明の第1の実施形態に係るトランジスタ概
略配置方法のトランジスタの向きを示す図である。
【図4】本発明の第1の実施形態に係るトランジスタ概
略配置方法のトランジスタからなる配置要素の大きさを
示す図であって、(a)は配置されるトランジスタの上
面図であり、(b)は(a)に示すトランジスタを方形
行列上に配置した図である。
【図5】本発明の第1の実施形態に係るトランジスタ概
略配置方法のトランジスタからなる配置要素の占有フラ
グを示す図であって、(a)は配置されるトランジスタ
の上面図であり、(b)は(a)に示すトランジスタを
方形行列上に配置した図である。
【図6】本発明の第1の実施形態に係るトランジスタ概
略配置方法の配置評価関数を説明する図である。
【図7】本発明の第1の実施形態に係るトランジスタ概
略配置方法の配置評価関数を定義するための方形行列上
の長さ及び距離を示す図であって、(a)は配置される
トランジスタの配線及び配線上の信号の流れの向きを示
す上面図であり、(b)は(a)に示すトランジスタを
方形行列上に配置した図である。
【図8】本発明の第1の実施形態に係るトランジスタ概
略配置方法における配置改善方式の1つである回転を示
す図であって、(a)は初期姿勢を示す図であり、
(b)は90度回転を示す図であり、(c)は270度
回転を示す図であり、(d)は180度回転を示す図で
ある。
【図9】本発明の第1の実施形態に係るトランジスタ概
略配置方法における配置改善方式の1つである交換を示
す図であって、(a)は初期配置を示す図であり、
(b)は配置交換後を示す図である。
【図10】本発明の第1の実施形態に係るトランジスタ
概略配置方法における配置改善方式の1つである移動を
示す図である。
【図11】本発明の第1の実施形態に係るトランジスタ
概略配置方法における配置改善方式の1つである境界上
への移動を示す図であって、(a)は初期配置を示す図
であり、(b)はトランジスタAが方形間境界へ移動し
た移動後の図である。
【図12】本発明の第2の実施形態に係るトランジスタ
概略配置方法を示すフローチャート図である。
【図13】本発明の第2の実施形態に係るトランジスタ
概略配置方法の方形行列上の基板コンタクトからなる配
置要素の割り当て方法を示す図である。
【図14】本発明の第2の実施形態に係るトランジスタ
概略配置方法の方形行列上の基板コンタクトからなる配
置要素とチャネル境界線との距離を示す図である。
【図15】従来の代表的なセル・レイアウト合成方法を
示すフローチャート図であって、(a)はコンパクショ
ン技術を用いないセル・レイアウト合成方法を示すフロ
ーチャート図であり、(b)はコンパクション技術を用
いたセル・レイアウト合成方法を示すフローチャート図
である。
【符号の説明】
10 セル 11 Pチャネル 12 Nチャネル 13 チャネル境界線 14 電源配線 15 グランド線 16 方形 17 方形行列 18 方形間の境界線 20 トランジスタ 20d ドレイン 20g ゲート 20s ソース 21d ドレイン 21g ゲート 21s ソース 22d ドレイン 22g ゲート 22s ソース 23d ドレイン 23g ゲート 23s ソース A トランジスタ B トランジスタ C トランジスタ D トランジスタ E トランジスタ 30 方形 31 方形 32 方形 33 第1の占有フラグ 34 第2の占有フラグ 40 配置要素 41 占有フラグ 42 配置要素 43 占有フラグ 44 占有フラグ 45 配置要素 46 配置要素 47 配置要素 48 占有フラグ 50 配置要素 51 端子 52 配置要素 53 端子 54 配置要素 55 端子 56 配置要素 57 端子 58 最小方形 59 小方形行列 60 行方向の長さ 61 列方向の長さ 70 ネット内の信号の流れ 71 配置要素 72 ドレイン端子 73 配置要素 74 ドレイン端子 75 ドレインの重心位置 76 配置要素 77 ゲート端子 78 配置要素 79 ゲート端子 80 ゲートの重心位置 81 セル内の信号の流れ 90A 配置要素 90B 配置要素 90C 配置要素 90D 配置要素 90 配置要素 91 配置要素 92 方形 93 方形 94 方形 95 方形 96 方形 97 方形 98 方形 101 配置要素 102 配置要素 103 配置要素 104 配置要素 105 配置要素 106 方形 107 方形 108 方形 109 方形 110 方形 111 方形の境界上の一辺 Tr トランジスタ 120 配置要素 121 方形 122 方形 123 方形 124 方形 125 配置要素 126 チャネル境界線
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−137661(JP,A) 特開 平6−332984(JP,A) 特開 平9−64189(JP,A) 福井、雑賀、秋濃,“トランジスタの レイアウトモデルに柔軟性を持たせたコ ンパクション手法”,電子情報通信学会 技術研究報告,1995年,VLD95,N O.171,P.29−P.36 福井、秋濃,“VLSIのリーフセル 合成に関する一手法”,1994年,VLD 94,NO.315,P.13−17 Fukui,Shinomiya,A kino“A New Layout Synthesis for Leaf Cell Design”IEEE Design Automation Conference,29.Aug. 1995,p.259−264 (58)調査した分野(Int.Cl.7,DB名) H01L 21/82 G06F 17/50 JICSTファイル(JOIS)

Claims (11)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体製造技術から導かれるマスク設計
    ルール並びに、セルの入出力端子及びトランジスタの電
    極の各接続要求情報と前記トランジスタのサイズ情報と
    からなるネットリストを用いて、計算機により前記セル
    をレイアウトするセル・レイアウト合成方法のうちの前
    記トランジスタのおおよその配置を決定するトランジス
    タ概略配置方法であって、 前記セルを、該セルにおけるPチャネル領域とNチャネ
    ル領域との境界線に対して平行な直線と前記境界線に対
    して垂直な直線とにより方形に区切って、前記方形を要
    素とする方形行列を生成する第1の工程と、 前記ネットリストに登録されている前記セルの入出力端
    子及びトランジスタを配置要素として、各配置要素を前
    記方形行列の1つの方形に互いに重複することなく割り
    当てて初期配置する第2の工程と、 前記方形行列上の配置結果が最適化されているか否かを
    評価するための配置評価関数を定義して、該配置評価関
    数の出力結果を評価する第3の工程と、 前記出力結果に基づいて、前記配置結果が最適化されて
    いるか否かを判定した後、前記配置結果が最適化されて
    いない場合は、前記方形行列上における各配置要素の配
    置を変更して配置改善を行なう第4の工程とを備えてお
    り、 前記第3及び第4の工程を、前記配置評価関数の出力結
    果が最適化されるまで繰り返すことを特徴とするトラン
    ジスタ概略配置方法。
  2. 【請求項2】 前記第1の工程は、 前記方形行列の方向を、該方形行列の行番号が増す方向
    を下向き、前記行番号が減る方向を上向き、前記方形行
    列の列番号が増す方向を右向き及び前記列番号が減る方
    向を左向きとして定義すると共に、前記方形行列の行数
    を、前記トランジスタのゲート幅方向が前記左向き又は
    右向きとなる横置きトランジスタを前記方形行列の列方
    向に並べられる最大個数から求め、且つ、前記方形行列
    の列数を、前記ネットリストに登録されている前記トラ
    ンジスタの個数から求めることにより生成する工程と、 前記トランジスタからなる配置要素が前記方形行列に配
    置される方向を、ゲートに対して上側にドレインが位置
    し且つ前記ゲートに対して下側にソースが位置する方向
    を上向きと、前記トランジスタのゲートに対して上側に
    ソースが位置し且つ前記ゲートに対して下側にドレイン
    が位置する方向を下向きと、前記トランジスタのゲート
    に対して右側にドレインが位置し且つ前記ゲートに対し
    て左側にソースが位置する方向を右向きと、前記トラン
    ジスタのゲートに対して右側にソースが位置し且つ前記
    ゲートに対して左側にドレインが位置する方向を左向き
    と定義する工程とを含むことを特徴とする請求項1に記
    載のトランジスタ概略配置方法。
  3. 【請求項3】 前記第3の工程における前記配置評価関
    数は、前記配置要素が前記方形行列上の1つの方形にの
    み割り当てられ、前記配置要素に対応するトランジスタ
    の前記ネットリスト内のゲート幅を表わしているトラン
    ジスタのサイズに応じて、割り当てられた前記1つの方
    形からゲート方向に延びる一連の方形に隣接する他の方
    形に対して割り当ての影響力が及ぶ割り当て状態を表現
    して、 前記割り当て状態に基づいて、互いに隣接する配置要素
    同士がトランジスタの拡散領域を共有できる場合には共
    有させることにより、前記配置要素間の上下方向及び左
    右方向の隣接関係を求めて、 前記隣接関係に基づいて、各配置要素がそれぞれ割り当
    てられた方形の上下方向及び左右方向の長さと、互いに
    隣接する前記方形間の距離とを求めて、前記配置要素間
    の全ての配線についての総和を前記長さ及び距離を用い
    て計算することを特徴とする請求項2に記載のトランジ
    スタ概略配置方法。
  4. 【請求項4】 前記配置評価関数は、前記セル内を流れ
    る信号の方向をあらかじめ指定すると共に、同一の電位
    に接続されるべき前記セル内の配置要素の集合であるネ
    ットに対して前記配置要素の配置状態から前記ネット内
    を流れる信号の方向を求めて、 前記ネット内を流れる信号方向が前記セル内を流れる信
    号方向と一致していない場合は、一致する場合よりも前
    記配置要素間の配線の長さを一定の割合で延長して評価
    することを特徴とする請求項3に記載のトランジスタ概
    略配置方法。
  5. 【請求項5】 前記第4の工程における前記配置改善
    は、選択された配置要素を90度を単位に回転させる回
    転と、選択された配置要素と該配置要素とは異なる他の
    配置要素との交換と、選択された配置要素を配置要素が
    割り当てられていない空方形に移動させる移動と、選択
    された配置要素を方形間の境界線上に移動させる境界線
    上への移動との4つの形式を用いて行なわれ、 前記方形間の境界線上への移動は、選択された配置要素
    を前記境界線に隣接する方形のいずれか1つの方形に割
    り当てた後、前記方形を含めて隣接する一連の方形に対
    して前記方形上に配置されていた配置要素を、割り当て
    られた配置要素が重複しなくなるまで1方形ずつ順にず
    らすことにより、前記方形行列上の各配置要素をいずれ
    か1つの方形に割り当てる形式とすることを特徴とする
    請求項1〜4のいずれか1項に記載のトランジスタ概略
    配置方法。
  6. 【請求項6】 半導体製造技術から導かれるマスク設計
    ルール並びに、セルの入出力端子及びトランジスタの電
    極の各接続要求情報と前記トランジスタのサイズ情報と
    からなるネットリストを用いて、計算機により前記セル
    をレイアウトするセル・レイアウト合成方法のうちの前
    記トランジスタのおおよその配置を決定するトランジス
    タ概略配置方法であって、 前記セルを、該セルにおけるPチャネル領域とNチャネ
    ル領域との境界線に対して平行な第1の直線と前記境界
    線に対して垂直な第2の直線とにより方形に区切って、
    前記方形を要素とする方形行列を生成する第1の工程
    と、 前記ネットリストに登録されている前記セルの入出力端
    子及びトランジスタ並びに該トランジスタの各サイズの
    総和に対して所定の割合により個数が求められる基板コ
    ンタクトを配置要素として、各配置要素を前記方形行列
    の1つの方形に互いに重複することなく割り当てて初期
    配置する第2の工程と、 前記方形行列上の配置結果が最適化されているか否かを
    評価するための配置評価関数を定義して、該配置評価関
    数の出力結果を評価する第3の工程と、 前記出力結果に基づいて、前記配置結果が最適化されて
    いるか否かを判定した後、前記配置結果が最適化されて
    いない場合は、前記方形行列上における各配置要素の配
    置を変更して配置改善を行なう第4の工程とを備えてお
    り、 前記第3及び第4の工程を、前記配置評価関数の出力結
    果が最適化されるまで繰り返すことを特徴とするトラン
    ジスタ概略配置方法。
  7. 【請求項7】 前記第1の工程は、 前記方形行列の方向を、該方形行列の行番号が増す方向
    を下向き、前記行番号が減る方向を上向き、前記方形行
    列の列番号が増す方向を右向き及び前記列番号が減る方
    向を左向きとして定義すると共に、前記方形行列の行数
    を、前記トランジスタのゲート幅方向が前記左向き又は
    右向きとなる横置きトランジスタを前記方形行列の列方
    向に並べられる最大個数から求め、且つ、前記方形行列
    の列数を、前記ネットリストに登録されている前記トラ
    ンジスタの個数から求めることにより生成する工程と、 前記トランジスタからなる配置要素が前記方形行列に配
    置される方向を、ゲートに対して上側にドレインが位置
    し且つ前記ゲートに対して下側にソースが位置する方向
    を上向きと、前記トランジスタのゲートに対して上側に
    ソースが位置し且つ前記ゲートに対して下側にドレイン
    が位置する方向を下向きと、前記トランジスタのゲート
    に対して右側にドレインが位置し且つ前記ゲートに対し
    て左側にソースが位置する方向を右向きと、前記トラン
    ジスタのゲートに対して右側にソースが位置し且つ前記
    ゲートに対して左側にドレインが位置する方向を左向き
    と定義する工程とを含むことを特徴とする請求項6に記
    載のトランジスタ概略配置方法。
  8. 【請求項8】 前記第2の工程は、前記基板コンタクト
    からなる前記配置要素を、前記Pチャネル領域において
    はソースが電源配線に接続されるトランジスタからなる
    前記配置要素に隣接して配置すると共に、前記Nチャネ
    ル領域においてはソースがグランド配線に接続されるト
    ランジスタからなる前記配置要素に隣接して配置し、且
    つ、前記トランジスタのゲート長方向に隣接する場合は
    該トランジスタのソース側に隣接するように配置する工
    程を含むことを特徴とする請求項6に記載のトランジス
    タ概略配置方法。
  9. 【請求項9】 前記第3の工程における前記配置評価関
    数は、前記配置要素が前記方形行列上の1つの方形にの
    み割り当てられ、前記配置要素に対応するトランジスタ
    の前記ネットリスト内のゲート幅を表わしているトラン
    ジスタのサイズに応じて、割り当てられた前記1つの方
    形からゲート方向に延びる一連の方形に隣接する他の方
    形に対して割り当ての影響力が及ぶ割り当て状態を表現
    して、 前記割り当て状態に基づいて、互いに隣接する配置要素
    同士がトランジスタの拡散領域を共有できる場合には共
    有させることにより、前記配置要素間の上下方向及び左
    右方向の隣接関係を求めて、 前記隣接関係に基づいて、前記基板コンタクトからなる
    配置要素を除く各配置要素がそれぞれ割り当てられた方
    形の上下方向及び左右方向の長さと、互いに隣接する前
    記方形間の第1の距離とを求めると共に、前記基板コン
    タクトからなる全ての配置要素と前記境界線との第2の
    距離を求めて、前記配置要素間の全ての配線についての
    総和を前記長さ、第1の距離及び第2の距離を用いて計
    算することを特徴とする請求項8に記載のトランジスタ
    概略配置方法。
  10. 【請求項10】 前記配置評価関数は、前記セル内を流
    れる信号の方向をあらかじめ指定すると共に、同一の電
    位に接続されるべき前記セル内の配置要素の集合である
    ネットに対して前記配置要素の配置状態から前記ネット
    内を流れる信号の方向を求めて、 前記ネット内を流れる信号方向が前記セル内を流れる信
    号方向と一致していない場合は、一致する場合よりも前
    記配置要素間の配線の長さを一定の割合で延長して評価
    することを特徴とする請求項9に記載のトランジスタ概
    略配置方法。
  11. 【請求項11】 前記第4の工程における前記配置改善
    は、選択された配置要素を90度を単位に回転させる回
    転と、選択された配置要素と該配置要素とは異なる他の
    配置要素との交換と、選択された配置要素を配置要素が
    割り当てられていない空方形に移動させる移動と、選択
    された配置要素を方形間の境界線上に移動させる境界線
    上への移動との4つの形式を用いて行なわれ、 前記方形間の境界線上への移動は、選択された配置要素
    を前記境界線に隣接する方形のいずれか1つの方形に割
    り当てた後、前記方形を含めて隣接する一連の方形に対
    して前記方形上に配置されていた配置要素を、割り当て
    られた配置要素が重複しなくなるまで1方形ずつ順にず
    らすことにより、前記方形行列上の各配置要素をいずれ
    か1つの方形に割り当てる形式であって、 前記第4の工程は、前記基板コンタクトからなる前記配
    置要素を、前記Pチャネル領域においてはソースが前記
    電源配線に接続されるトランジスタからなる前記配置要
    素に隣接して配置すると共に、前記Nチャネル領域にお
    いてはソースが前記グランド配線に接続されるトランジ
    スタからなる前記配置要素に隣接して配置し、且つ、前
    記トランジスタのゲート長方向に隣接する場合は該トラ
    ンジスタのソース側に隣接するように配置する工程を含
    むことを特徴とする請求項6〜10のいずれか1項に記
    載のトランジスタ概略配置方法。
JP07338725A 1995-12-26 1995-12-26 トランジスタ概略配置方法 Expired - Fee Related JP3078739B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07338725A JP3078739B2 (ja) 1995-12-26 1995-12-26 トランジスタ概略配置方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07338725A JP3078739B2 (ja) 1995-12-26 1995-12-26 トランジスタ概略配置方法

Publications (2)

Publication Number Publication Date
JPH09181185A JPH09181185A (ja) 1997-07-11
JP3078739B2 true JP3078739B2 (ja) 2000-08-21

Family

ID=18320884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07338725A Expired - Fee Related JP3078739B2 (ja) 1995-12-26 1995-12-26 トランジスタ概略配置方法

Country Status (1)

Country Link
JP (1) JP3078739B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100545748B1 (ko) 2002-08-09 2006-01-24 마쯔시다덴기산교 가부시키가이샤 반도체 집적회로 장치의 설계 방법 및 설계 장치
US20230259689A1 (en) * 2022-02-16 2023-08-17 X Development Llc Automated transistor-level placement for design of integrated circuits
JP2024122756A (ja) * 2023-02-28 2024-09-09 富士通株式会社 リーフセルのトランジスタ配置プログラム、リーフセルのトランジスタ配置方法、および情報処理装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Fukui,Shinomiya,Akino"A New Layout Synthesis for Leaf Cell Design"IEEE Design Automation Conference,29.Aug.1995,p.259−264
福井、秋濃,"VLSIのリーフセル合成に関する一手法",1994年,VLD94,NO.315,P.13−17
福井、雑賀、秋濃,"トランジスタのレイアウトモデルに柔軟性を持たせたコンパクション手法",電子情報通信学会技術研究報告,1995年,VLD95,NO.171,P.29−P.36

Also Published As

Publication number Publication date
JPH09181185A (ja) 1997-07-11

Similar Documents

Publication Publication Date Title
US5784289A (en) Method for estimating routability and congestion in a cell placement fo integrated circuit chip
Preas et al. Automatic placement a review of current techniques
US6209123B1 (en) Methods of placing transistors in a circuit layout and semiconductor device with automatically placed transistors
US7278118B2 (en) Method and process for design of integrated circuits using regular geometry patterns to obtain geometrically consistent component features
US5987086A (en) Automatic layout standard cell routing
US6006024A (en) Method of routing an integrated circuit
US6598215B2 (en) Datapath design methodology and routing apparatus
JP2006196627A (ja) 半導体装置、及び半導体装置の設計プログラム
US5841664A (en) Method for optimizing track assignment in a grid-based channel router
US6694502B2 (en) Data structure for fine-grid multi-level VLSI routing and method for storing the data structure in a computer readable medium
CN113139362A (zh) 集成电路布局
Chang et al. Essential issues in analytical placement algorithms
US5835378A (en) Computer implemented method for leveling interconnect wiring density in a cell placement for an integrated circuit chip
US8473891B1 (en) System and method for integrated circuit layout editing using reference frames
US6209119B1 (en) Apparatus and method for synthesizing module
US6075934A (en) Method for optimizing contact pin placement in an integrated circuit
JP3078739B2 (ja) トランジスタ概略配置方法
Minz et al. Block-level 3-D global routing with an application to 3-D packaging
US20230237236A1 (en) Method of designing layout of semiconductor integrated circuit, method of designing and manufacturing semiconductor integrated circuit using the same, and design system performing same
JP2004104039A (ja) 集積回路の自動配置配線設計方法、その自動配置配線設計装置、その自動配置配線設計システム、制御プログラムおよび可読記録媒体
Luhukay et al. A layout synthesis system for NMOS gate-cells
JP3148809B2 (ja) モジュール合成装置
Mahmoudi CAD Algorithms and Benchmarks for NoC-enhanced and 3D-stacked FPGAs
US20230267261A1 (en) Design system, design method and method of manufacture of semiconductor device
Chang et al. Physical design for system-on-a-chip

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080616

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090616

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100616

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110616

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees