JP3074736B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3074736B2 JP3074736B2 JP02408533A JP40853390A JP3074736B2 JP 3074736 B2 JP3074736 B2 JP 3074736B2 JP 02408533 A JP02408533 A JP 02408533A JP 40853390 A JP40853390 A JP 40853390A JP 3074736 B2 JP3074736 B2 JP 3074736B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- diode
- transistor
- backflow prevention
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
-
- H10W90/00—
-
- H10W72/5473—
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【産業上の利用分野】本発明は、高速スイッチング電力
用半導体素子として用いられるパワートランジスタある
いは絶縁ゲート型バイポーラトランジスタ(IGBT)
のようなトランジスタに別の機能を付設した半導体装置
に関する。
用半導体素子として用いられるパワートランジスタある
いは絶縁ゲート型バイポーラトランジスタ(IGBT)
のようなトランジスタに別の機能を付設した半導体装置
に関する。
【0002】
【従来の技術】パワートランジスタやIGBTのような
トランジスタを用いて回路を構成する場合、エミッタ・
コレクタ間をバイパスするダイオードを接続することは
よく知られている。例えば図2に示すモータ21の速度
を順変換器22とトランジスタインバータ23を用いて
制御するような誘導性負荷回路において、図3に示すよ
うにトランジスタ1にフリーホイリングダイオード(F
WD)として高速ダイオード2が接続され、エミッタ1
1からコレクタ12に至る電流の径路を形成している。
トランジスタを用いて回路を構成する場合、エミッタ・
コレクタ間をバイパスするダイオードを接続することは
よく知られている。例えば図2に示すモータ21の速度
を順変換器22とトランジスタインバータ23を用いて
制御するような誘導性負荷回路において、図3に示すよ
うにトランジスタ1にフリーホイリングダイオード(F
WD)として高速ダイオード2が接続され、エミッタ1
1からコレクタ12に至る電流の径路を形成している。
【0003】一方、コレクタ側に発生する各種サージ電
圧からトランジスタ1を保護するためには、FWDは図
4の等価回路で示されるように、ツエナダイオードある
いはアバランシェダイオードのような定電圧ダイオード
3の機能を有することが求められる。
圧からトランジスタ1を保護するためには、FWDは図
4の等価回路で示されるように、ツエナダイオードある
いはアバランシェダイオードのような定電圧ダイオード
3の機能を有することが求められる。
【0004】
【発明が解決しようとする課題】定電圧ダイオード3と
して用いられるツエナダイオードとしては、図5に示す
ような断面構造をもつリーチスルー型ツエナダイオード
が知られている。すなわち、N+ 層32上に積層された
N- 層31にP+ 層33を形成し、P+ 層33に酸化膜
34の開口部で接触するアノード電極35、N+ 層32
に接触するカソード電極36を備えたものである。この
ツエナダイオードのツエナ電圧はN- 層31の比抵抗と
幅Wiで決まる。しかし、このようなツエナダイオード
は、trrが長いため、図3に示す高速ダイオード2とし
ては役立たない。trrを短くするためにライフタイムキ
ラーを用いてN- 層31のライフタイムを制御しようと
するとツエナ電圧が安定化しない。
して用いられるツエナダイオードとしては、図5に示す
ような断面構造をもつリーチスルー型ツエナダイオード
が知られている。すなわち、N+ 層32上に積層された
N- 層31にP+ 層33を形成し、P+ 層33に酸化膜
34の開口部で接触するアノード電極35、N+ 層32
に接触するカソード電極36を備えたものである。この
ツエナダイオードのツエナ電圧はN- 層31の比抵抗と
幅Wiで決まる。しかし、このようなツエナダイオード
は、trrが長いため、図3に示す高速ダイオード2とし
ては役立たない。trrを短くするためにライフタイムキ
ラーを用いてN- 層31のライフタイムを制御しようと
するとツエナ電圧が安定化しない。
【0005】本発明の目的は、このような問題を解決
し、トランジスタに、高速でスイッチングできるエミッ
タ・コレクタ間バイパス機能とコレクタに加わる異常電
圧に対する保護機能の双方を付設した半導体装置を提供
することにある。
し、トランジスタに、高速でスイッチングできるエミッ
タ・コレクタ間バイパス機能とコレクタに加わる異常電
圧に対する保護機能の双方を付設した半導体装置を提供
することにある。
【0006】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、逆流防止ダイオードが逆
直列接続された定電圧ダイオードと高速ダイオードと
が、トランジスタのコレクタ・エミッタ間に、該トラン
ジスタのベース・エミッタ接合に対してそれぞれ逆並列
接続された半導体装置であって、前記トランジスタが半
導体素体の低不純物濃度の第一導電型の第一層、その第
一層の一面側の表面層内に選択的に形成された第二導電
型の第二層およびその第二層の表面層内に選択的に形成
された第一導電型の第三層および第一層の他面側の高不
純物濃度の第一導電型の第四層からなり、前記高速ダイ
オードが第一層の中のライフタイム制御された領域およ
びその領域上の一面側に形成された第二導電型の第五層
と他面側に形成された第四層からなり、前記定電圧ダイ
オードが第一層およびその一面側の表面層内に選択的に
形成された第二導電型の第六層からなり、前記逆流防止
ダイオードが第一層およびその他面側に接触するショッ
トキーバリア金属層よりなることが有効である。
めに、本発明の半導体装置は、逆流防止ダイオードが逆
直列接続された定電圧ダイオードと高速ダイオードと
が、トランジスタのコレクタ・エミッタ間に、該トラン
ジスタのベース・エミッタ接合に対してそれぞれ逆並列
接続された半導体装置であって、前記トランジスタが半
導体素体の低不純物濃度の第一導電型の第一層、その第
一層の一面側の表面層内に選択的に形成された第二導電
型の第二層およびその第二層の表面層内に選択的に形成
された第一導電型の第三層および第一層の他面側の高不
純物濃度の第一導電型の第四層からなり、前記高速ダイ
オードが第一層の中のライフタイム制御された領域およ
びその領域上の一面側に形成された第二導電型の第五層
と他面側に形成された第四層からなり、前記定電圧ダイ
オードが第一層およびその一面側の表面層内に選択的に
形成された第二導電型の第六層からなり、前記逆流防止
ダイオードが第一層およびその他面側に接触するショッ
トキーバリア金属層よりなることが有効である。
【0007】
【作用】トランジスタに逆並列接続されるFWDの高速
ダイオードと定電圧ダイオードを別個に並列接続するこ
とにより、FWDの高速スイッチング特性と定電圧ダイ
オードの安定した定電圧特性を両立させることができ
る。そして定電圧ダイオードに逆直列接続される逆流防
止ダイオードは、定電圧ダイオードに逆電圧は印加され
るようにするが順電流が流れるのを防止する。さらに1
チップ化することで回路構成が簡素化できる。
ダイオードと定電圧ダイオードを別個に並列接続するこ
とにより、FWDの高速スイッチング特性と定電圧ダイ
オードの安定した定電圧特性を両立させることができ
る。そして定電圧ダイオードに逆直列接続される逆流防
止ダイオードは、定電圧ダイオードに逆電圧は印加され
るようにするが順電流が流れるのを防止する。さらに1
チップ化することで回路構成が簡素化できる。
【0008】
【実施例】図1は本発明の実施例の等価回路を示し、図
3,図4と共通の部分には同一の符号が付されている。
この回路ではトランジスタ1のエミッタ11とコレクタ
12の間に高速ダイオード2と別に定電圧ダイオード3
が逆直列接続の逆流防止ダイオード4と共に逆並列接続
されている。図6はこの回路を実現したモジュールであ
る。図において51はトランジスタ、52は高速ダイオ
ードの個別チップであり、53は定電圧ダイオードと逆
流防止ダイオードとの逆直列接続を一体化した部材であ
る。高速ダイオード52と一体化部材53の下部端子は
トランジスタ51のコレクタの接続されるコレクタ電極
板54に固着され、上部端子はトランジスタ51のエミ
ッタと共に導線55でエミッタ電極板56に接続されて
いる。そしてコレクタ電極板54とエミッタ電極板56
は下面に冷却板58が取付けられる絶縁板57に固着さ
れている。
3,図4と共通の部分には同一の符号が付されている。
この回路ではトランジスタ1のエミッタ11とコレクタ
12の間に高速ダイオード2と別に定電圧ダイオード3
が逆直列接続の逆流防止ダイオード4と共に逆並列接続
されている。図6はこの回路を実現したモジュールであ
る。図において51はトランジスタ、52は高速ダイオ
ードの個別チップであり、53は定電圧ダイオードと逆
流防止ダイオードとの逆直列接続を一体化した部材であ
る。高速ダイオード52と一体化部材53の下部端子は
トランジスタ51のコレクタの接続されるコレクタ電極
板54に固着され、上部端子はトランジスタ51のエミ
ッタと共に導線55でエミッタ電極板56に接続されて
いる。そしてコレクタ電極板54とエミッタ電極板56
は下面に冷却板58が取付けられる絶縁板57に固着さ
れている。
【0009】図7,図8,図9は定電圧ダイオード3と
逆流防止ダイオード4の逆直列接続部材53の実施例を
示す。図7においてはN層31とP層33からなるツエ
ナダイオードチップ59とN層61,P層62からなる
ダイオードチップ60がはんだ63によって順方向が逆
向きになるようにろう付けされている。なお、ダイオー
ドチップ60も逆回復時間の短いファストリカバリーダ
イオード(FRD)として形成されることが望ましい。
逆流防止ダイオード4の逆直列接続部材53の実施例を
示す。図7においてはN層31とP層33からなるツエ
ナダイオードチップ59とN層61,P層62からなる
ダイオードチップ60がはんだ63によって順方向が逆
向きになるようにろう付けされている。なお、ダイオー
ドチップ60も逆回復時間の短いファストリカバリーダ
イオード(FRD)として形成されることが望ましい。
【0010】図8に示す実施例においては、図1の定電
圧ダイオード3と逆流防止ダイオード4が1チップに集
積されている。図(a)に示すように定電圧ダイオード
は、N- 層31と選択拡散によるP+ 層33との間のP
N接合によって形成され、逆流防止ダイオードはN- 層
31とその上に接触するCrあるいはAlなどの金属層
37とからなるショットキーバリアによって形成されて
いる。逆流防止ダイオード4の耐圧は定電圧ダイオード
3の順方向電圧降下分だけあればよいから、ショットキ
ーバリアダイオードの耐圧で十分である。このチップの
等価回路は図(b)の通りで、P+ 層33に酸化膜34
の開口部で接触するアノード電極35によって図1にお
けるトランジスタ1のエミッタ11と、ショットキーバ
リア電極37によってトランジスタ1のコレクタ12と
接続される。
圧ダイオード3と逆流防止ダイオード4が1チップに集
積されている。図(a)に示すように定電圧ダイオード
は、N- 層31と選択拡散によるP+ 層33との間のP
N接合によって形成され、逆流防止ダイオードはN- 層
31とその上に接触するCrあるいはAlなどの金属層
37とからなるショットキーバリアによって形成されて
いる。逆流防止ダイオード4の耐圧は定電圧ダイオード
3の順方向電圧降下分だけあればよいから、ショットキ
ーバリアダイオードの耐圧で十分である。このチップの
等価回路は図(b)の通りで、P+ 層33に酸化膜34
の開口部で接触するアノード電極35によって図1にお
けるトランジスタ1のエミッタ11と、ショットキーバ
リア電極37によってトランジスタ1のコレクタ12と
接続される。
【0011】図9に示す実施例では、図8と同様にPN
接合を有する定電圧ダイオードとショットキー接合を有
する逆流防止ダイオードが1チップに複合されている
が、図(a)に示すようにP- 層38を基材にしている
ため、順方向が逆になる。すなわち、等価回路は図
(b)のようになり、N+ 層32に接触するカソード電
極36が図1におけるトランジスタ1のコレクタ12
に、また半導体から金属に向かって順方向となるショッ
トキーバリアを形成する金属層39がトランジスタ1の
エミッタ11に接続される。なお、定電圧ダイオード3
のツエナ電圧が500V以上を要するときは、この実施
例の構造は不適で、図8に示すようにN- 層31を基材
にすることが望ましい。
接合を有する定電圧ダイオードとショットキー接合を有
する逆流防止ダイオードが1チップに複合されている
が、図(a)に示すようにP- 層38を基材にしている
ため、順方向が逆になる。すなわち、等価回路は図
(b)のようになり、N+ 層32に接触するカソード電
極36が図1におけるトランジスタ1のコレクタ12
に、また半導体から金属に向かって順方向となるショッ
トキーバリアを形成する金属層39がトランジスタ1の
エミッタ11に接続される。なお、定電圧ダイオード3
のツエナ電圧が500V以上を要するときは、この実施
例の構造は不適で、図8に示すようにN- 層31を基材
にすることが望ましい。
【0012】図10に示す実施例においては、図1にお
けるトランジスタ1,高速ダイオード(FRD)2,定
電圧ダイオード3および逆流防止ダイオード4を1チッ
プに集積したものである。図に示すように、N- シリコ
ン基板40を用い、酸化膜マスクを用いた1回の選択拡
散によりP+ 層41,P+ 層42,P+ 層43が形成さ
れている。P+ 層41はトランジスタ1のベース層であ
り、その中に形成されるN+ 層44をエミッタ層とし、
N- 層40をコレクタとしてトランジスタ1が構成され
る。P+ 層はFRD2のアノード側層であり、それとP
N接合をつくるN- 層40の部分には、例えば選択的塗
布拡散により金などのライフタイムキラー45が導入さ
れ、キャリアの再結合を促進してダイオード2の高速化
が図られている。P+ 層43の一部には不純物の再拡散
により深いP+ 層33が形成されている。これによって
生ずるP+ 層33とN- 層40との間のPN接合により
定電圧ダイオード3が形成され、N- 層40とその下面
に接触する金属層37により逆流防止ダイオード4とな
るショットキーダイオードが形成されるので、図8
(a)と同様の構成ができ上がる。この場合、P+ 層3
3はP+ 層43と同一面積でもよい。金属層37はN+
層46を介してトランジスタ部1,高速ダイオード部2
のN- 層40にも接触し、トランジスタ1のコレクタ電
極、高速ダイオードのカソード電極の役目を兼ねる。そ
のほかP+ 層41にはトランジスタ1のベース電極4
7、N+ 層44にはエミッタ電極48、P+ 層42には
高速ダイオード2のアノード電極49、P+ 層43には
定電圧ダイオード3のアノード電極35が接触し、電極
48,49,35が相互に接続されることにより図1に
示す等価回路が構成される。この構造で、P+ 層33と
ショットキーバリア電極37の間のN- 層40の幅Wi
は、例えば定電圧ダイオード3のツエナ電圧を400V
にするときには35μm程度にされる。一方、P+ 層4
1,P+ 層42の下に残るN- 層40の幅は60μm程
度である。なお、図10におけるトランジスタ1は通常
のバイポーラトランジスタであるが、エミッタ層44の
表面部にP+ ソース層を形成し表面上にMOS構造を設
ければ、IGBTとすることもできる。また、いずれの
場合も導電型を逆にすることが可能なことはもちろんで
ある。
けるトランジスタ1,高速ダイオード(FRD)2,定
電圧ダイオード3および逆流防止ダイオード4を1チッ
プに集積したものである。図に示すように、N- シリコ
ン基板40を用い、酸化膜マスクを用いた1回の選択拡
散によりP+ 層41,P+ 層42,P+ 層43が形成さ
れている。P+ 層41はトランジスタ1のベース層であ
り、その中に形成されるN+ 層44をエミッタ層とし、
N- 層40をコレクタとしてトランジスタ1が構成され
る。P+ 層はFRD2のアノード側層であり、それとP
N接合をつくるN- 層40の部分には、例えば選択的塗
布拡散により金などのライフタイムキラー45が導入さ
れ、キャリアの再結合を促進してダイオード2の高速化
が図られている。P+ 層43の一部には不純物の再拡散
により深いP+ 層33が形成されている。これによって
生ずるP+ 層33とN- 層40との間のPN接合により
定電圧ダイオード3が形成され、N- 層40とその下面
に接触する金属層37により逆流防止ダイオード4とな
るショットキーダイオードが形成されるので、図8
(a)と同様の構成ができ上がる。この場合、P+ 層3
3はP+ 層43と同一面積でもよい。金属層37はN+
層46を介してトランジスタ部1,高速ダイオード部2
のN- 層40にも接触し、トランジスタ1のコレクタ電
極、高速ダイオードのカソード電極の役目を兼ねる。そ
のほかP+ 層41にはトランジスタ1のベース電極4
7、N+ 層44にはエミッタ電極48、P+ 層42には
高速ダイオード2のアノード電極49、P+ 層43には
定電圧ダイオード3のアノード電極35が接触し、電極
48,49,35が相互に接続されることにより図1に
示す等価回路が構成される。この構造で、P+ 層33と
ショットキーバリア電極37の間のN- 層40の幅Wi
は、例えば定電圧ダイオード3のツエナ電圧を400V
にするときには35μm程度にされる。一方、P+ 層4
1,P+ 層42の下に残るN- 層40の幅は60μm程
度である。なお、図10におけるトランジスタ1は通常
のバイポーラトランジスタであるが、エミッタ層44の
表面部にP+ ソース層を形成し表面上にMOS構造を設
ければ、IGBTとすることもできる。また、いずれの
場合も導電型を逆にすることが可能なことはもちろんで
ある。
【0013】
【発明の効果】本発明によれば、トランジスタのバイパ
ス機能をもつFWDに過電圧保護のための定電圧ダイオ
ードとしての機能を兼ねさせないで、定電圧ダイオード
を逆流防止ダイオードと直列に接続して別個にトランジ
スタに逆並列接続することにより、FWDの高速スイッ
チング性と定電圧ダイオードの安定した定電圧特性を容
易に両立させることができるようになった。そして、少
なくとも定電圧ダイオードと逆流防止ダイオードを一体
化することにより、特に逆流防止ダイオードをショット
キーダイオードとすることにより定電圧ダイオードと1
チップ化することによって回路構成が簡素化できた。さ
らに、トランジスタも含めて各素子を1チップに集積す
ることにより、簡素化の効果はより大きくなった。
ス機能をもつFWDに過電圧保護のための定電圧ダイオ
ードとしての機能を兼ねさせないで、定電圧ダイオード
を逆流防止ダイオードと直列に接続して別個にトランジ
スタに逆並列接続することにより、FWDの高速スイッ
チング性と定電圧ダイオードの安定した定電圧特性を容
易に両立させることができるようになった。そして、少
なくとも定電圧ダイオードと逆流防止ダイオードを一体
化することにより、特に逆流防止ダイオードをショット
キーダイオードとすることにより定電圧ダイオードと1
チップ化することによって回路構成が簡素化できた。さ
らに、トランジスタも含めて各素子を1チップに集積す
ることにより、簡素化の効果はより大きくなった。
【図1】本発明の実施例の等価回路図
【図2】モータ速度制御回路図
【図3】図2の回路に用いる半導体装置の等価回路図
【図4】図2の回路に用いる別の半導体装置の等価回路
図
図
【図5】リーチスルー型ツエナダイオードの断面図
【図6】本発明の一実施例のモジュールの正面図
【図7】本発明の別の実施例に用いる逆直列接続ダイオ
ードの断面図
ードの断面図
【図8】本発明の異なる実施例に用いる逆直列接続ダイ
オードの(a)断面図および(b)等価回路図
オードの(a)断面図および(b)等価回路図
【図9】本発明のさらに異なる実施例に用いる逆直列接
続ダイオードの(a)断面図および(b)等価回路図
続ダイオードの(a)断面図および(b)等価回路図
【図10】図1の等価回路を1チップに構成する本発明
の他の実施例の半導体装置の断面図
の他の実施例の半導体装置の断面図
1 トランジスタ 2 高速ダイオード 3 定電圧ダイオード 4 逆流防止ダイオード 31 N- 層 32 N+ 層 33 P+ 層 35 アノード電極 36 カソード電極 37 ショットキーバリア電極 38 P- 層 39 ショットキーバリア電極 40 N- シリコン基板 41 P+ ベース層 42 P+ 層 43 P+ 層 44 N+ エミッタ層 45 ライフタイムキラー 47 ベース電極 48 エミッタ電極 49 アノード電極 51 トランジスタチップ 52 高速ダイオードチップ 53 逆直列接続ダイオード 54 コレクタ電極板 56 エミッタ電極板 59 ツエナダイオードチップ 60 ダイオードチップ
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 29/78 657 H01L 27/06 101D 101P 29/872 (58)調査した分野(Int.Cl.7,DB名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/336 H01L 29/78 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H01L 27/082
Claims (1)
- 【請求項1】逆流防止ダイオードが逆直列接続された定
電圧ダイオードと高速ダイオードとが、トランジスタの
コレクタ・エミッタ間に、該トランジスタのベース・エ
ミッタ接合に対してそれぞれ逆並列接続された半導体装
置であって、前記トランジスタが半導体素体の低不純物
濃度の第一導電型の第一層、その第一層の一面側の表面
層内に選択的に形成された第二導電型の第二層およびそ
の第二層の表面層内に選択的に形成された第一導電型の
第三層および第一層の他面側の高不純物濃度の第一導電
型の第四層からなり、前記高速ダイオードが第一層の中
のライフタイム制御された領域およびその領域上の一面
側に形成された第二導電型の第五層と他面側に形成され
た第四層からなり、前記定電圧ダイオードが第一層およ
びその一面側の表面層内に選択的に形成された第二導電
型の第六層からなり、前記逆流防止ダイオードが第一層
およびその他面側に接触するショットキーバリア金属層
よりなることを特徴とする半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02408533A JP3074736B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置 |
| US07/783,333 US5349230A (en) | 1990-12-28 | 1991-10-28 | Diode circuit for high speed switching transistor |
| DE69119382T DE69119382T2 (de) | 1990-12-28 | 1991-12-20 | Halbleiteranordnung mit einem bipolaren Hochgeschwindigkeits-Schalttransistor |
| EP91122035A EP0492558B1 (en) | 1990-12-28 | 1991-12-20 | Semiconductor device comprising a high speed switching bipolar transistor |
| US08/215,616 US5469103A (en) | 1990-12-28 | 1994-03-22 | Diode circuit for high speed switching transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02408533A JP3074736B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04233232A JPH04233232A (ja) | 1992-08-21 |
| JP3074736B2 true JP3074736B2 (ja) | 2000-08-07 |
Family
ID=18517975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02408533A Expired - Lifetime JP3074736B2 (ja) | 1990-12-28 | 1990-12-28 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5349230A (ja) |
| EP (1) | EP0492558B1 (ja) |
| JP (1) | JP3074736B2 (ja) |
| DE (1) | DE69119382T2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3258200B2 (ja) * | 1995-05-31 | 2002-02-18 | 株式会社東芝 | 圧接型半導体装置 |
| JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
| JPH05152574A (ja) * | 1991-11-29 | 1993-06-18 | Fuji Electric Co Ltd | 半導体装置 |
| DE4236557C2 (de) * | 1992-10-29 | 2002-08-01 | Semikron Elektronik Gmbh | Leistungs- Halbleiterbauelement |
| DE4244272A1 (de) * | 1992-12-28 | 1994-06-30 | Daimler Benz Ag | Feldeffektgesteuertes Halbleiterbauelement |
| US5838057A (en) * | 1994-08-03 | 1998-11-17 | Texas Instruments Incorporated | Transistor switches |
| JP3588503B2 (ja) * | 1995-06-20 | 2004-11-10 | 株式会社東芝 | 圧接型半導体装置 |
| KR970054363A (ko) * | 1995-12-30 | 1997-07-31 | 김광호 | 다이오드를 내장한 절연게이트 바이폴라 트랜지스터 및 그 제조방법 |
| US5825079A (en) * | 1997-01-23 | 1998-10-20 | Luminous Intent, Inc. | Semiconductor diodes having low forward conduction voltage drop and low reverse current leakage |
| JP3494023B2 (ja) * | 1998-07-28 | 2004-02-03 | 株式会社日立製作所 | 半導体装置および半導体装置の駆動方法並びに電力変換装置 |
| US6420757B1 (en) | 1999-09-14 | 2002-07-16 | Vram Technologies, Llc | Semiconductor diodes having low forward conduction voltage drop, low reverse current leakage, and high avalanche energy capability |
| US6433370B1 (en) | 2000-02-10 | 2002-08-13 | Vram Technologies, Llc | Method and apparatus for cylindrical semiconductor diodes |
| DE10022268B4 (de) * | 2000-05-08 | 2005-03-31 | Infineon Technologies Ag | Halbleiterbauelement mit zwei Halbleiterkörpern in einem gemeinsamen Gehäuse |
| JP2001345388A (ja) * | 2000-05-31 | 2001-12-14 | Hitachi Electronics Eng Co Ltd | ダイオード素子回路およびこれを利用したスイッチ回路 |
| US6580150B1 (en) | 2000-11-13 | 2003-06-17 | Vram Technologies, Llc | Vertical junction field effect semiconductor diodes |
| US6537921B2 (en) | 2001-05-23 | 2003-03-25 | Vram Technologies, Llc | Vertical metal oxide silicon field effect semiconductor diodes |
| JP2003023769A (ja) * | 2001-07-06 | 2003-01-24 | Sansha Electric Mfg Co Ltd | 電力用半導体モジュール |
| US6958275B2 (en) * | 2003-03-11 | 2005-10-25 | Integrated Discrete Devices, Llc | MOSFET power transistors and methods |
| US6919603B2 (en) | 2003-04-30 | 2005-07-19 | Texas Instruments Incorporated | Efficient protection structure for reverse pin-to-pin electrostatic discharge |
| JP2005026392A (ja) * | 2003-07-01 | 2005-01-27 | Renesas Technology Corp | 半導体装置および半導体装置の製造方法 |
| US7280769B2 (en) * | 2003-07-28 | 2007-10-09 | Emerson Electric Co. | Method and apparatus for operating an optical receiver for low intensity optical communication in a high speed mode |
| DE102004007991B4 (de) * | 2004-02-18 | 2015-07-30 | Infineon Technologies Ag | Halbleiter-Schaltelement |
| JP4899301B2 (ja) * | 2004-09-17 | 2012-03-21 | 富士電機株式会社 | 半導体装置 |
| KR101194040B1 (ko) * | 2005-11-22 | 2012-10-24 | 페어차일드코리아반도체 주식회사 | 트랜지스터에 프리휠링 다이오드가 구현된 고집적회로 |
| JP5444758B2 (ja) * | 2009-02-27 | 2014-03-19 | 日産自動車株式会社 | 半導体装置 |
| JP2014158356A (ja) * | 2013-02-15 | 2014-08-28 | Toshiba Lighting & Technology Corp | 整流回路 |
| JP6276560B2 (ja) * | 2013-11-01 | 2018-02-07 | 一般財団法人電力中央研究所 | バイポーラ半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2508703A1 (fr) * | 1981-06-30 | 1982-12-31 | Commissariat Energie Atomique | Diode zener compensee en temperature et stable sous irradiation et procede de fabrication d'une telle diode |
| JPS5974728A (ja) * | 1982-10-22 | 1984-04-27 | Fuji Electric Co Ltd | トランジスタの過電圧保護回路 |
| JPS59189679A (ja) * | 1983-04-13 | 1984-10-27 | Hitachi Ltd | ダイオ−ド |
| JPS6197862A (ja) * | 1984-10-18 | 1986-05-16 | Nec Kansai Ltd | 半導体装置 |
| JPS61180472A (ja) * | 1985-02-05 | 1986-08-13 | Mitsubishi Electric Corp | 半導体装置 |
| US4694313A (en) * | 1985-02-19 | 1987-09-15 | Harris Corporation | Conductivity modulated semiconductor structure |
| US4811065A (en) * | 1987-06-11 | 1989-03-07 | Siliconix Incorporated | Power DMOS transistor with high speed body diode |
| JPH02184054A (ja) * | 1989-01-11 | 1990-07-18 | Toshiba Corp | ハイブリッド型樹脂封止半導体装置 |
| JP2658427B2 (ja) * | 1989-01-17 | 1997-09-30 | 富士電機株式会社 | 電力変換用半導体素子のスナバ回路とそのモジュール装置 |
| JPH0671061B2 (ja) * | 1989-05-22 | 1994-09-07 | 株式会社東芝 | 樹脂封止型半導体装置 |
| JPH0750791B2 (ja) * | 1989-09-20 | 1995-05-31 | 株式会社日立製作所 | 半導体整流ダイオード及びそれを使つた電源装置並びに電子計算機 |
| JP2590284B2 (ja) * | 1990-02-28 | 1997-03-12 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| JP3074736B2 (ja) * | 1990-12-28 | 2000-08-07 | 富士電機株式会社 | 半導体装置 |
-
1990
- 1990-12-28 JP JP02408533A patent/JP3074736B2/ja not_active Expired - Lifetime
-
1991
- 1991-10-28 US US07/783,333 patent/US5349230A/en not_active Expired - Fee Related
- 1991-12-20 EP EP91122035A patent/EP0492558B1/en not_active Expired - Lifetime
- 1991-12-20 DE DE69119382T patent/DE69119382T2/de not_active Expired - Fee Related
-
1994
- 1994-03-22 US US08/215,616 patent/US5469103A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69119382T2 (de) | 1996-09-12 |
| EP0492558A3 (en) | 1993-04-21 |
| EP0492558A2 (en) | 1992-07-01 |
| JPH04233232A (ja) | 1992-08-21 |
| US5349230A (en) | 1994-09-20 |
| US5469103A (en) | 1995-11-21 |
| EP0492558B1 (en) | 1996-05-08 |
| DE69119382D1 (de) | 1996-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074736B2 (ja) | 半導体装置 | |
| US4819044A (en) | Vertical type MOS transistor and its chip | |
| US5274524A (en) | Programmable protection circuit and its monolithic manufacturing | |
| JP2928285B2 (ja) | 集積可能なアクティブダイオード | |
| JPS58219763A (ja) | 二端子過電流保護装置 | |
| US6967357B1 (en) | Voltage-driven power semiconductor device | |
| JPH08167694A (ja) | 半導体装置用保護回路 | |
| JPH0282533A (ja) | バイポーラ・トランジスタ | |
| JPH07263641A (ja) | 保護回路を内蔵した絶縁ゲート型半導体装置 | |
| JPH03225960A (ja) | 半導体デバイス | |
| JPS6365665A (ja) | 相補型mis集積回路の静電気保護装置 | |
| JP2003060059A (ja) | 保護回路および保護素子 | |
| JPH0712045B2 (ja) | 電流検出素子 | |
| JP3375560B2 (ja) | 半導体装置 | |
| JPS6348192B2 (ja) | ||
| JPS62179756A (ja) | 半導体装置 | |
| US6897546B1 (en) | Semiconductor device including a functional element having a PN junction | |
| JP2901275B2 (ja) | 半導体集積回路装置 | |
| JPS62179142A (ja) | 半導体装置 | |
| JPS58186959A (ja) | 半導体装置 | |
| JPH09307103A (ja) | 複合型半導体装置とその製造方法 | |
| JP3128958B2 (ja) | 半導体集積回路 | |
| JPH07230733A (ja) | 半導体アレスタ | |
| JPH06151716A (ja) | 半導体集積回路装置 | |
| JPH0629466A (ja) | 半導体集積回路 |