JP2923561B2 - スイッチ回路の制御方法及びスイッチ回路 - Google Patents

Description

【発明の詳細な説明】 発明の分野 本発明は、正負の給電線路の間のブリッジ内に、二つ
の半導体スイッチと二つのフライホイール・ダイオード
が直列に接続されている、良く知られたブリッジ回路の
ための、新しいスイッチ制御方法に関する。本発明はま
た、前記方法を達成するためのブリッジ回路に関する。 従来の技術 一般に、上述したタイプのブリッジ回路は、一つある
いはそれ以上の組の構成部分からなり、そしてそのよう
な一組の構成部分は、通常、ブリッジ回路の一つの
“脚”と呼ばれており、そして時々“ハーフ・ブリッ
ジ”と呼ばれる。非常にしばしば、二つの脚が、反対の
極性をもって駆動される二つの脚の間に接続された負荷
をもった“フル・ブリッジ”に、使用される。例えば、
三相電動機制御回路のような三相システムにおいては、
良く知られているように、三つの脚が使用されている。
本発明は、ブリッジ回路の一つの脚を開示し、それによ
ってこの脚は、いくつもの数の脚をもったあらゆるタイ
プの構成ブロック（ビルディング・ブロック）として、
使用される。 この発明による新しい方法及び新しいスイッチ回路
は、特に、電力MOS型FETトランジスタを使用するために
適用されるものであり、そしてそこでは、フライホイー
ル・ダイオードが、MOS型FETトランジスタの欠くことの
できない一部である。しかしながら、回路は、外部フラ
イホイール・ダイオードをもった、バイポーラ・トラン
ジスタあるいはサイリスタのような他のタイプの半導体
にもなお、使用される。 以下単にトランジスタと呼ばれる電力MOS型FETトラン
ジスタは、欠くことのできない“逆ダイオード”を有し
ており、それは、上記ブリッジ結線における、フライホ
イール・ダイオードとして使用される。これは大変好都
合であって、というのはそれが、回路構成部分を最少に
するからである。 しかしながら、フライホイール・ダイオードとして前
記逆ダイオードを使用することは、問題がなくはない。
誘導負荷を有する交流電動機駆動のためのパルス幅変調
インバータは、トラブルを引き起こすような応用であ
る。負荷電流は、ゆっくりと変化し、そして、同じ極性
を持ち、かつ多数のブリッジ出力パルスの間ほぼ一定で
あるかもしれない。 ブリッジ回路内の上部トランジスタがONにされて、負
荷に正出力電流を供給している場合はどうであろうか。
トランジスタがOFFにされるとき、誘導負荷電流は下部
のフライホイール・ダイオードを通る新しい通路を発見
しなければならない。しかし、この種の応用において
は、フライホイール電流は、零にはならない。上部トラ
ンジスタは、下部フライホイール・ダイオードが、なお
導電している間、ONにされねばならない。詳細はここで
は述べられていないが、内部トランジスタ構造のため
に、下部トランジスタは、上部トランジスタがONされた
とき、意図せずにONにされるかもしれず、それは、大変
動の出力をともなうブリッジ短絡回路を引き起こす。こ
れらは、良く知られた事実であって、例えば、アール・
シー・エー電力MOS型FETのデータブック（RCA Power MO
SFET's Databook）の493頁−499頁（1986）、インター
ナショナル アイ・アール 整流器 電力MOS型FET HEX
FET データブック（INTERNATIONAL IR RECTIFIER Po
wer MOSFET HEXFER Databook）のＡ−74頁−Ａ−76頁
（1985）、モトローラ 半導体 TMOS 電力MOS型FET
トランジスタ データ（MOTOROLA SEMICONDUCTORS TMOS
Power MOSFET Transistor Data）のＡ−30頁−Ａ−3
1頁（1985）、及び ジーメンス SIPMOS データブ
ック 1984/85（SIEMENS SIPMOS Datenbuch 1984/8
5）の19頁−20頁の文献に記述されている。 分離された外部フライホイール・ダイオードをもって
さえ、トランジスタをONすることは、危険である。ONに
する瞬間に、トランジスタは、出力に電流を供給しなけ
ればならず、同時に、反対側のダイオードに逆回復電流
を供給しなければならない。ONの切り換えが速いなら
ば、そしてそれは速くあるべきであるが、トランジスタ
が、ONにする瞬間の間中、２倍より大きい負荷電流を供
給することが必要であろう。 いくつかのトランジスタ製造業者は、ジーメンス（SI
EMENS）のFREDFET（Fast−Recovery−Epitaxial−Diode
−Field−Effect−Transistor）のような、そのような
応用のための特別なトランジスタ・バージョンを設計し
ている。内部逆ダイオードは、高速回復ダイオードに変
更され、一方標準的に使用される逆ダイオードは、比較
的遅い回復を有している。この方法は、問題を部分的に
克服するかもしれないが、しかしながら、問題の真の原
因を取り除いているようには見えない。 発明の開示 本発明は、新しいスイッチ制御方法を開示し、そして
それは、別の方法で上記問題を解決する。その方法は、
あらゆるタイプの標準的なトランジスタに使用され得
る。勿論、新しいスイッチ方法は、上記した特別なトラ
ンジスタにもまた、使用することができる。 本発明による新しいスイッチ方法は、ブリッジと負荷
との間に接続されたLCフィルタの使用に基ずいている。
このフィルタは、ブリッジ電流が、各スイッチ・サイク
ルにおいて零に到達することが許容されているが、しか
しながら負荷電流が、一あるいは多数のスイッチ・サイ
クルの間でほぼ一定であるような方法で、ブリッジを負
荷から分離する。 出力フィルタは、出力ケーブルから誘導される外部雑
音からトランジスタ接合を保護するという、更なる有利
点を有している。さらに、ブリッジによって生ぜられる
高周波雑音は、出力ケーブルから分離される。 LCフィルタの大きさを最小にするため、スイッチ周波
数は、負荷電流の周波数より極めて高くあるべきであ
る。一例として、交流電動機制御の負荷電流が、約100H
zの最高周波数を有していると、その一方でスイッチ周
波数は、およそ１−1000KHzであろう。 かくして、本発明は、負荷に電流あるいは電力を供給
するためのブリッジ回路を、制御するための方法に関す
る。ブリッジ回路は、一あるいは多くの脚よりなり、そ
の各々は、正負の給電線路の間に直列に接続された二つ
の半導体部材よりなる。各半導体部材は、制御駆動回路
の制御の下で、半導体部材の順方向で負荷へ、あるいは
負荷から電流を伝導するためのスイッチ可能部材、及び
逆方向へ電流を伝導するためのフライホイール・ダイオ
ードよりなる。以下において、“ブリッジ回路”の表現
は、そのような一つの脚を意味する。 そこで、本発明に係るスイッチ回路の制御方法は、負
荷（４）に対して電流若しくは電力を供給するためのブ
リッジ回路を制御するための方法であって、前記ブリッ
ジ回路は、正負の電源供給線（＋Vo,−Vo）の間に直列
接続された二つの半導体部材（2,3）を有する一つ若し
くは複数の脚からなり、それぞれの前記半導体部材は、
前記負荷方向に対して又は前記負荷方向から半導体部材
の順方向に電流を導通させるための制御駆動回路（11,1
2）によってオン・オフ制御されるスイッチ部材と、前
記半導体部材の逆方向に電流を導通させるためのフライ
ホイール・ダイオードとからなり、さらにブリッジ回路
と前記負荷の間には、インダクタンス（５）を前記半導
体部材（2,3）と負荷間に直列接続し、そして、キャパ
シタンス（６）を、それぞれの前記正負の電源供給線
（＋Vo,−Vo）と負荷間にそれぞれ直列接続するように
構成されたLC回路（5,6）が接続された構成とし、ここ
において、前記半導体部材（2,3）間のブリッジ電圧
（Ｅ）及び前記LC回路のインダクタンス（５）を通る電
流（Ｉ）を監視し、前記スイッチ部材（２）を導通させ
るために点弧パルスを供給し、前記インダクタンス
（５）を流れる電流が予め設定された所定値（Ｉ′）を
越えた時に前記スイッチ部材（２）の導通をオフし、こ
こにおいて、前記インダクタンスを流れる電流は、反対
側の前記半導体部材（３）のフライホイール・ダイオー
ドを通して継続して流れ、その結果、前記ブリッジ電圧
（Ｅ）の極性は、前記インダクタンスの磁気エネルギー
が放出中は逆バイアス状態となり、前記インダクタンス
の磁気エネルギーの放出後は順バイアス状態に戻り、前
記ブリッジ電圧（Ｅ）の極性が変化した時、若しくは前
記インダクタンスを流れる電流が零になる時を検出し、
前記検出と同時若しくは検出後に、前記スイッチ部材
（２）を再び導通させるための次の点弧パルスを供給す
る、各ステップからなることを特徴とする。 好ましくは、インダクタンスを通る電流は、インダク
タンスを越える電圧差を測定し、積分回路で電圧差を実
質的に積分することにより電流を計算することによっ
て、監視される。インダクタンス電流の前もって調整さ
れた値は、外部信号であることが可能であり、あるい
は、実負荷電圧と比較された所望負荷電圧の前もって調
整された値に基づいて、制御増幅器から得られることが
できる。第１の線路の極性に向かう極性の変化は、ブリ
ッジ電圧が、正負の線路の間の電圧の半分より低い値に
よって、第２の線路の極性と異なるとき、電圧比較器の
感知によって感知することができる。好ましくは、第１
の線路の極性に向かう極性の変化は、一つが各半導体部
材のためのものである、二つの電圧比較器によって感知
され、それによって、ウィンドウ（window）が発生さ
れ、両方の比較器のウィンドウは、対応する半導体部材
の活性化を許容する。 本発明はまた、負荷（４）に対して電流若しくは電力
を供給するためのブリッジ回路であって、前記ブリッジ
回路は、正負の電源供給線（＋Vo,−Vo）の間に直列接
続された二つの半導体部材（2,3）を有する一つ若しく
は複数の脚からなり、それぞれの前記半導体部材は、前
記負荷方向に対して又は前記負荷方向から半導体部材の
順方向に電流を導通させるための制御駆動回路（11,1
2）によってオン・オフ制御されるスイッチ部材と、前
記半導体部材の逆方向に電流を導通させるためのフライ
ホイール・ダイオードと、により構成され、さらに、ブ
リッジ回路と前記負荷の間に接続される、インダクタン
ス（５）を前記半導体部材（2,3）と負荷間に直列接続
し、そして、キャパシタンス（６）をそれぞれの前記正
負の電源供給線（＋Vo,−Vo）と負荷間にそれぞれ直列
接続するように構成したLC回路（5,6）と、前記半導体
部材（2,3）間のブリッジ電圧（Ｅ）及び前記LC回路の
インダクタンス（５）を通る電流（Ｉ）を監視する比較
器であって、前記インダクタンス（５）を流れる電流が
予め設定された所定値（Ｉ′）を越えることを監視する
第１の比較器（19,20）と、前記ブリッジ電圧（Ｅ）の
極性変化を監視する第２の比較器（17,18）と、を有
し、前記制御駆動回路（11,12）は、一の前記スイッチ
部材（２）を導通させるために点弧パルスを供給し、そ
の後、前記第１の比較器（19,20）が前記インダクタン
ス（５）を流れる電流が予め設定された所定値（Ｉ′）
を越えたことを検出した時に前記スイッチ部材（２）の
導通をオフさせ、また、前記第２の比較器（17,18）が
前記ブリッジ電圧（Ｅ）の極性変化を検出した時に前記
スイッチ部材を導通させるための次の点弧パルスを供給
する、ように構成したことを特徴とする。 好ましくは、その装置は、インダクタンスを越える電
圧を実質的に積分することにより、前記電圧からインダ
クタンスの電流を計算する計算回路と、負荷を越える実
電圧を前もって調整された電圧と比較して実質的にその
差を積分することによって、インダクタンスの電流を前
もって調整された値を得る制御増幅器とよりなる。さら
には、その装置は、正負の線路の間の電圧の半分より低
い値によって、ブリッジ電圧が第２の線路の極性と異な
るとき、検出する電圧比較器よりなる。タイマ回路は、
もしその伝導が、予め定められた持続時間を越えるなら
ば、対応する半導体部材の伝導を抑止するために適用さ
れるかもしれない。 かくして、ブリッジ電流が零のとき、関連するトラン
ジスタのONがおこり、そして、ブリッジ電圧がマイナス
からプラスへ変化するとき、上部トランジスタがONさ
れ、そして、ブリッジ電圧がプラスからマイナスへ変化
するとき、下部トランジスタがONされる。本発明による
方法の有利点は、二つのトランジスタが、決して同時に
ONされることがないことである。 図面の簡単な説明 本発明は、本発明の好ましい実施態様を用いるととも
に、添付の図面に関して、以下にさらに詳細に説明す
る。 第１図は、パルスがブリッジ回路のトランジスタの一
つに印加される後における、ブリッジ回路のふるまいを
示す、オシロスコープの図である。 第２図は、本発明による方法を示す時間線図（time d
iagram）である。 第３図は、本発明の好ましい実施態様の回路線図であ
る。 第４図は、好ましい実施態様の計算回路及び制御増幅
器を示す部分回路線図である。 第５図は、好ましい実施態様の比較器の回路線図であ
る。 第６図は、好ましい実施態様のタイマを示す部分回路
線図である。 好ましい実施態様の詳細な説明 初めに第３図を参照すると、本発明による好ましい実
施態様の回路線図が示されている。その線図は、LCフィ
ルタ5,6を介して負荷４に接続された、二つのトランジ
スタ2,3よりなるブリッジ回路１を示している。 多くのシステムが、負荷に並列に接続されてよい。も
しそれらが、同じ入力信号を有し、それが電流の前もっ
て調整された値であるならば、それらは、負荷電流を等
しく共有するであろう。分離したシステムは、同期して
操作される必要はない。勿論、多くのブリッジ・トラン
ジスタ2,3が、並列に接続されることができる。 トランジスタ2,3とインダクタンス５との間の接続点
におけるブリッジ電圧Ｅは、第１図の線図によって示さ
れている。もし下部のトランジスタ３がONされ、それか
らOFFされると、時限７の間にパルスが供給され、そし
てブリッジ電圧Ｅは、すぐにマイナスにいく。パルスが
終了するとき、インダクタンスに蓄積されたエネルギー
は開放され、電圧Ｅを時限８の間に反対の極性、即ちプ
ラスにさせ、上部トランジスタ２のフライホイール・ダ
イオードを開く。インダクタンス５のエネルギーが終了
したとき、上部トランジスタ２のフライホイール・ダイ
オードは、閉塞される。しかしながら、阻止現象はすぐ
に起こるのではなくて、逆方向の電流（逆回復電流）
が、フライホイール・ダイオードを充電したり、あるい
は回復したりするために、流れなければならない。この
逆電流は、時限９で示すように、最初に述べた下部トラ
ンジスタ３のフライホイール・ダイオードの開放に、順
番に立ち上がりを与えるインダクタンス５に、新しい
が、より弱い磁界を誘導する。それから、エネルギー
は、減衰するまで時限10の間の右に示されるように、イ
ンダクタンス５と、主としてシステム内のトランジスタ
出力キャパシタンス（第３図に示されていない）たる漏
れキャパシタンスとの間で、振動する。 現象の順序は、LCフィルタがブリッジと負荷との間に
接続された、という事実により起こるということが、指
摘される。 第１図から、パルスの終了後のオシロスコープ線図
は、減衰振動であることが判り、その振幅は、線路電圧
のプラス及びマイナスにおけるフライホイール・ダイオ
ードによって、カット（cut）される。 本発明は、上記問題を避け、あるいは迂回するため
に、この連続現象を使用する。時限９の間に下部のトラ
ンジスタをターン・オン（turn on）することは、全く
安全であり、一方下部フライホイール・ダイオードは開
き、反対側のトランジスタのフライホイール・ダイオー
ドは閉じているということが、注意されるべきである。
トランジスタはそれから、フライホイール・ダイオード
からの伝導を引継ぎ、そして新しい連続が続く。 第２図には、本発明による方法の線図が示されてい
る。第２図によれば、上部トランジスタが、はじめに導
通している（第１図においては、下部トランジスタが導
通している。）。作動順序は、全くおなじであり、上部
トランジスタを使用するか、あるいは下部トランジスタ
しようするかで、主な差異はない。正出力電流のため、
上部トランジスタはONされ、フライホイール電流は、下
部ダイオードを介して流れる。負出力電流のため、下部
トランジスタはONされ、フライホイール電流は、上部ダ
イオードを介して流れる。 上部線図2aは、電圧Ｅを示す。時間軸は、線形ではな
くて、立ち上がり時間及び立ち下がり時間で極めて拡張
されていることが、注意されるべきである。線図2bは、
インダクタンス５を通る電流Ｉを示している。 上部トランジスタは導通しており、電圧Ｅは、時限Ｉ
の間でプラスである。インダクタンス５を通る電流Ｉ
は、略線形（実際は指数関数的）に立ち上がる。電流Ｉ
が前もって調整された値Ｉ′に到達するとき、線図2cに
示すように第１の比較器は、その状態を、論理“1"から
論理“0"に変える。比較器は、トランジスタを制御し、
それをOFFにし、時限IIの間に示されるように、電圧
は、トランジスタのスイッチング特性によって減少す
る。電圧Ｅは、零以下へ通過し、マイナスに到達し、そ
して第１図に関して説明されるように、負トランジスタ
のフライホイール・ダイオードは、時限IIIの始まりで
開く。インダクタンスのエネルギーは、時限IIIの間で
終了し、インダクタンスを通る電流は、負トランジスタ
のフライホイール・ダイオードをOFFするために、逆に
なる（逆回復電流）。負トランジスタのフライホイール
・ダイオードがOFFされるとき、正フライホイール・ダ
イオードが開くまで、電圧Ｅは時限IVの間で立ち上が
る。電圧の立ち上がりは、第２の比較器によって感知さ
れ、それは時限Ｖの間で、次の連続のために正トランジ
スタをONにする。第２の比較器の出力は、2dに示されて
いる。電圧Ｅが−Ｖ′以下に落ちるとき、比較器は、示
されているように論理“0"を出力する。両方の比較器が
論理“1"を出力しているとき、正トランジスタはONされ
る。この順序は、第３図に関して、以下にさらに詳細に
説明される。 スイッチ周波数は一定ではなく、低い負荷で高く、か
つ負荷の増加につれて減少するということが、注意され
るべきである。 第３図には、本発明の現在の好ましい実施態様の回路
線図が示されている。この回路は、少なくとも部分的に
は慣例的に設計される集積回路として製造可能であり、
あるいはアプリケーション・スペシフィック（Applicat
ion Specific）集積回路ASICとして製造可能であること
が熟慮されるべきであり、かくして、図解された回路
は、本発明を説明するための典型的なものにすぎない。 ブリッジ回路は、上記で説明されたように、第３図の
右に示されている。各トランジスタは、駆動回路11,12
によって駆動される。駆動回路は、発光ダイオード及び
とフォト・トランジスタとして示されている光カプラ1
3,14によって、残りの制御回路から電気的に分離されて
いる。 各光カプラは、二つの入力を有するアンド・ゲート1
5,16の出力に接続されている。入力のうちの一つは、第
１の比較器19に接続されていて、それは、インダクタン
ス５を通る実電流Ｉを前もって調整された値Ｉ′と比較
する。実電流Ｉが前もって調整された値Ｉ′以下である
とき、比較器19は、論理“1"をアンド・ゲート15に出力
する。前もって調整された値Ｉ′が越えられるとき、ア
ンド・ゲート15からの出力は、第２図の2cの時間IIで示
されるように終了する。トランジスタ２はそれから、OF
Fされる。第１の比較器19からの出力は、インバータ20
によって反転され、下部のアンド・ゲート16に接続され
る。 各アンド・ゲート15,16の第２の入力は、上述した第
２の比較器に対応する第２の比較器17,18に接続され
る。比較器は、第３図に示されるように、電圧Ｅを前も
って調整された限界値−Ｖ′と＋Ｖ′（Ｖ′は正の値）
とそれぞれ比較する。電圧Ｅが限界値−Ｖ′以上である
とき、正の比較器17（上部）は論理“1"を出力し、電圧
Ｅが限界値＋Ｖ′以下であるとき、負の比較器18は論理
“1"を出力する。かくして、両方の比較器が論理“1"を
出力するところで、＋Ｖ′と−Ｖ′との間のウィンドウ
がある。その目的は、以下に述べられる。 第４図には、計算回路と、実電流Ｉと前もって調整さ
れた電流Ｉ′を計算するための制御増幅器が示されてい
る。前もって調整された値は、最大ブリッジ電流のプラ
スとマイナスの間の如何なる値とすることができる。従
って、ブリッジ回路は、短絡を防いでいる。示されては
いないが、調整できる電流限界を有することが、可能で
ある。 インダクタンスを通る実電流（Ｉ）は、従来の手段に
よって測定することができ、あるいはアナログ回路また
はデジタル回路によって計算される。インダクタンスを
渡る差電圧（Ｅ−Ｕ）が測定され、電流（Ｉ）は、以下
の式によって計算することができる。 Ｉ＝（Ｅ−Ｕ）／（Ｒ＋sL） ここにおいて、 Ｉ＝インダクタンス電流 Ｅ＝ブリッジ電圧 Ｕ＝負荷への出力電圧 Ｒ＝インダクタンスの抵抗 Ｌ＝インダクタンス ｓ＝ラプラス演算子 インダクタンスの抵抗は、できるだけ低くあるべきで
あり、しかしながらそれは、計算回路の問題を生ずる。
計算式は、計算回路の“伝達関数”として考えることが
できる。もしＲが小さいならば、伝達関数の直流利得は
大変高くなる。そのとき、測定回路あるいは計算回路に
おける小さいが避けられないオフセットは、許容できな
い値に増幅されるであろう。 例えば、Ｒを10倍に増加することによって、計算式を
修正することが可能であり、それは直流利得を減少し、
かくして可能なオフセット電圧の影響を減少し、計算値
が最大パルス時間の間にほぼ正確であるように、Ｌを調
整する。かくして、計算エラーは、最大パルス時間より
長い時間においてのみ重大であり、しかしながらそれ
は、計算回路の演算領域外であり、害をなさない。 第４図に、上記式による計算のための計算回路が示さ
れている。電圧Ｕは、第１のオペアンプ21の電圧Ｅから
減じられている。電圧Ｕは、インバータ22によってはじ
めに反転され、そして計られ、それからオペアンプ21の
負の入力たるオペアンプ21の加算入力に接続されてい
る。電圧Ｅは、測定された抵抗23を介して同じ加算入力
に接続されている。オペアンプは、上式による積分器と
して実質的に接続されており、電圧Ｅと電圧Ｕとの差を
積分する。その結果が、逆インダクタンス電流（−Ｉ）
である。 前もって調整された電流Ｉ′は、如何なる従来の手段
によって供給されあるいは発生される。実電流（Ｉ）と
前もって調整された電流（Ｉ′）は、高速比較器24の加
算入力へ伝達され、その出力は、ＩとＩ′との差であ
る。比較器は、大変高い利得を有しており、かくしてそ
の出力は、高いか低いかのどちらかである。さらに比較
器は、抵抗25,26によって、あるヒステレス（hystere
s）を供給される。比較器からの出力は、第３図の第１
の比較器19によって供給される出力信号であるＩ′−Ｉ
を、供給するためのインバータ27によって反転され、か
つ緩衝される。 上述された全システムの電気回路機構は、負荷に出力
電流を運ぶ電流発生器として作用する。このようにし
て、入力制御信号として前もって調整された値の電流
Ｉ′をもって、使用されるかもしれない。しかしなが
ら、それはしばしば、電圧発生器を有することが好まし
く、本システムは、電圧発生器に簡単に変換できる。出
力電圧Ｕは測定され、そして従来のPI調整器（Propotio
nal Integrating:比例＋積分動作）にフィードバックさ
れ、その出力は、前もって調整された電流Ｉ′である。
そのような積分調整器は、電流計算回路における直流オ
フセットを、自動的に補正する。 第４図に示されるように、電流の前もって調整された
値Ｉ′は、負荷Ｕへの実出力電圧と前もって調整された
出力電圧Ｕ′から、制御増幅器によって計算することが
できる。前もって調整された出力電圧Ｕ′の負値に対応
する電圧は、第２のオペアンプ28の負の入力に給電され
る。実際の出力電圧Ｕもまた、測定された抵抗29を介し
て前記負の入力に給電される。実際の出力電圧と前もっ
て調整された出力電圧との差Ｕ−Ｕ′は、オペアンプ28
によって実質的に積分され、その出力は、前もって調整
された電流Ｉ′に対応し、かつ比較器24の負の入力に給
電される。オペアンプ28の出力でツェナーダイオード
が、最大の前もって調整された電流Ｉ′を限定する。 第５図において、第３図の比較器17と比較器18に対応
する回路が示されている。比較器は、TTL回路で作ら
れ、三つのインバータ30,31及び32よりなる。ブリッジ
電圧Ｅは、各枝の第１の抵抗33及び34に給電される。零
電圧からの望ましいオフセットに対応する電圧は、各枝
の第２の抵抗35,36に給電される。零電圧は、正負の線
路の間の中間として定義される。第一と第２の抵抗との
間の接合は、インバータ30あるいは32の一つの入力に給
電され、その入力はまた、第３の抵抗37及び38によって
接地されている。その結果は、ブリッジ電圧が、Ｅ＋
Ｖ′が零以下であるように落ちるとき、上部インバータ
31は論理“0"を出力し、かつアンド・ゲート15を閉じ
る。ブリッジ電圧が、Ｅ−Ｖ′が零以上であるように上
がるとき、下部インバータは論理“0"を出力し、かつア
ンド・ゲート16を閉じる（Ｖ′は正値）。さらなる操作
は、第３図に関する説明から明らかであろう。 もし負荷インピーダンスが高すぎる（あるいは最大出
力電圧が低すぎる）ならば、負荷に前もって調整された
電流を出力することは、不可能である。その場合には、
出力電圧が最大になり、そして対応するトランジスタは
ONのままであり、それは、望ましいことではないであろ
う。最大パルス時間は、各ブリッジトランジスタの一つ
である、二つの再トリガ可能な（retriggerable）タイ
マによって限定される。 第６図には、もしその期間が前もって決定された値を
越えるならば、パルスを終了するためのタイマ回路39が
示されており、それによって、各アンド・ゲート15,16
は、第３の入力を供給され、それは再トリガ可能なタイ
マの出力に接続されており、その二つのトリガ入力は、
対応するアンド・ゲートの二つ他の入力に接続されてい
る。もしタイマの入力が、RC回路によって命令されるあ
る時間されないならば、タイマは論理“0"を出力し、そ
れは、パルスを終了させる。さもなければ、タイマは、
論理“1"を出力する。 電流Ｉは、平均値の二倍のピーク値をもったほぼ三角
形状であることが、明らかである。それは、外部負荷に
流れる平均値である。もしスイッチ・トランジスタが一
定のON抵抗をもつと仮定されるならば、三角形状の電流
波形は、伝導の間にブリッジ・トランジスタで、それが
矩形状電流波形であるより、1/3大きい電力損失を引き
起こす。 ブリッジの電流が零（あるいは零に極めて近い）であ
るとき、トランジスタのスイッチONが起こるということ
もまた、注意される。この事実は、スイッチONの瞬間に
トランジスタの電力消失を最小にし、それは、重要な有
利点である。本発明において、反対側のフライホイール
・ダイオード電流が零であるとき、トランジスタはいつ
もすぐにONされる。 上記したように、ウィンドウがあり、そこでは両方の
比較器17,18が、論理“1"を出力している。この理由
は、電力が回路に印加されるとき、発振がスタートしな
ければならないからである。構成部材21,22,24,27,28等
の許容範囲により、比較器24の出力は、システムの開始
のとき、高いか低いかのどちらかであろう。どちらの場
合においても、対応するアンド・ゲートは、開けられ、
そして発振が発生する。というのは、両方のゲートへの
他の出力は論理“1"であるからである。 第2f図において、より低い点弧パルスが、意図せずに
発生されることが注意される。しかしながら、前記点弧
パルスの期間は、極めて短い。実際の回路においては、
下部のフライホイール・ダイオードが既に導通している
とき、この点弧パルスの影響は僅かに遅れ、そして下部
のトランジスタをONする。しかしながら、前もって調整
された電流が零であるとき、全システムはこれらの短い
パルスの助けによって、発振するであろう。一つのトラ
ンジスタがOFFされるとき、他のトランジスタはONさ
れ、それから第１のトランジスタは再びON等される。パ
ルス時間は、様々な回路構成の遅れに依存するであろう
し、そしてシステムは、最高周波数で発振するであろ
う。そして、本実施態様のそれは、約300KHzとすること
ができる。 第２図の線図は理想化され、異なった回路構成におけ
る遅れは考慮されていないということもまた、注意され
る。しかしながら、そのような遅れは、本回路の安全性
を改良するだけであり、有害な影響は与えない。一例と
して、第2c図と第2d図を研究する。もし第2c図の立ち上
がりエッジが、第2d図の立ち下がりエッジ以前に発生す
るならば、新しい極めて短い上方点弧パルスが、意図せ
ずに発生される。これは、パルス回路でしばしば発生す
る一種の電子の“レース（race）”である。勿論、設計
者はそのような状況の可能性を監視しなければならない
し、適正な対抗手段をとらねばならない。このシステム
において、トランジスタは、第１図の時限９の間で印加
されることが必要なだけであることが、注意される。か
くして、いかなる遅れのための十分な時間がある。 ブリッジ・システムは、発振ばかりでなく、負荷にエ
ネルギーを給電したり、あるいは負荷から電力供給線路
へ戻るエネルギーを受けるという再発振モードにおい
て、作動することができる。 以上で、本発明の好ましい実施態様が、詳細に説明さ
れた。しかしながら、本発明の範囲から逸脱することな
く、たくさんの細部が変更されて良いことは、当業者に
とってあきらかである。例えば、ブリッジ電圧Ｅの変化
の方向の感知は、比較器の代わりに微分器によって決定
され得る。ブリッジの電流あるいはインダクタンスが零
であるときを感知するとともに、その後すぐにトランジ
スタ点弧することによって、電圧変化の感知を置き換え
ることができるかもしれない。 本実施態様は、約2x 155Vの線路電圧と、25Aの最大出
力電流（平均値12.5A）を有する。インダクタンスは約4
0μＨであり、インダクタンスの抵抗は約10mΩである。
キャパシタンスを両方の線路に接続することが好まし
く、その場合には、キャパシタはまた、線路電圧をろ波
する。インダクタンスの磁界は、約0.2Tである。周波数
は、約１−1000KHzであり、好ましくは５−300KHzであ
って、負荷によって変化する。上述した値は、例として
のみ与えられていて、とくに半導体やインダクタンス・
コアのような改良された構成部材が製造されたとき、大
きな範囲内において変更がなされる。負荷は、出力と接
地（グランド）、あるいはいかなる他の従来の手段でブ
リッジ・システムの他の脚に、接続されている。 本発明による装置は、両極性の出力電圧及び電流を運
ぶために役立つ。例えば従来の直流電流供給ユニットの
ように、もし一極性のみ必要とされるならば、本発明は
なお使用することができる。そのときは、反対の極性の
ために必要とされる全てのそのような部材は、取り外さ
れ、より簡単な回路となる。 より一層の変更が、当業者にとって自明である。本発
明は、添付の請求の範囲によってのみ限定される。

Claims (1)

1. (57)【特許請求の範囲】 １．負荷（４）に対して電流若しくは電力を供給するた
   めの一つ若しくは複数の脚を有したブリッジ回路を制御
   するための方法であって、 前記脚のそれぞれは、正負の電源供給線（＋Vo,−Vo）
   の間に接続された二つの半導体部材（2,3）からなり、
   それぞれの前記半導体部材は前記負荷方向に対して又は
   前記負荷方向から半導体部材の順方向に電流を導通させ
   るための制御駆動回路（11,12）によってオン・オフ制
   御されるスイッチ部材と前記半導体部材の逆方向に電流
   を導通させるためのフライホイール・ダイオードを有し
   たブリッジ回路において、 前記脚と前記負荷の間にはインダクタンス（５）が設け
   られ、前記正負の電源供給線（＋Vo,−Vo）のそれぞれ
   と負荷の間にはキャパシタンス（６）が設けられるよう
   にLC回路（5,6）を接続し、 前記半導体部材（2,3）間のブリッジ電圧（Ｅ）及び前
   記LC回路のインダクタンス（５）を通る電流（Ｉ）を監
   視し、 前記スイッチ部材（２）を導通させるために点弧パルス
   を供給し、 前記インダクタンス（５）を流れる電流が予め設定され
   た所定値（Ｉ′）を越えた時に前記スイッチ部材（２）
   の導通をオフし、ここにおいて、前記インダクタンスを
   流れる電流は、反対側の前記半導体部材（３）のフライ
   ホイール・ダイオードを通して継続して流れ、その結
   果、前記ブリッジ電圧（Ｅ）の極性は、前記インダクタ
   ンスの磁気エネルギーが放出中は逆バイアス状態とな
   り、前記インダクタンスの磁気エネルギーの放出後は順
   バイアス状態に戻り、 前記ブリッジ電圧（Ｅ）の極性が変化した時、若しくは
   前記インダクタンスを流れる電流が零になる時を検出
   し、 前記検出と同時若しくは検出後に、前記スイッチ部材
   （２）を再び導通させるための次の点弧パルスを供給す
   る、 各ステップからなることを特徴とする、負荷（４）に対
   して電流若しくは電力を供給するためのブリッジ回路を
   制御するためのスイッチ回路の制御方法。 ２．前記インダクタンス両端の電圧を測定し当該電圧を
   積分回路（21）によって実質的な積分を行うことにより
   前記インダクタンス（５）を流れる電流が零になる時を
   検出することを特徴とする請求項１に記載のスイッチ回
   路の制御方法。 ３．前記インダクタンス（５）を流れる電流の前記所定
   値（Ｉ′）は、所望値に設定される必要負荷電圧
   （Ｕ′）と実際の負荷電圧（Ｕ）を比較する制御増幅器
   （28）によって与えられることを特徴とする請求項１乃
   至２に記載のスイッチ回路の制御方法。 ４．前記ブリッジ電圧（Ｅ）の極性の変化は、前記逆バ
   イアス時に前記ブリッジ電圧（Ｅ）が、前記電源供給線
   の正負の電圧（＋Vo,−Vo）の中間値よりも低くなった
   時をセンスする電圧比較器（17,18）によって検出する
   ことを特徴とする請求項１乃至３に記載のスイッチ回路
   の制御方法。 ５．前記電圧比較器（17,18）は、各々の半導体部材の
   数に対応して設けられ、複数の前記電圧比較器の検出に
   基づいて、複数の前記スイッチ部材の各々は所定の時差
   をもってオンさせるように調整されたことを特徴とする
   請求項４に記載のスイッチ回路の制御方法。 ６．負荷（４）に対して電流若しくは電力を供給するた
   めの一つ若しくは複数の脚を有するブリッジ回路であっ
   て、 前記脚の夫々は、正負の電源供給線（＋Vo,−Vo）の間
   に接続された二つの半導体部材（2,3）からなり、それ
   ぞれの前記半導体部材は、前記負荷方向に対して又は前
   記負荷方向から半導体部材の順方向に電流を導通させる
   ための制御駆動回路（11,12）によってオン・オフ制御
   されるスイッチ部材と、前記半導体部材の逆方向に電流
   を導通させるためのフライホイール・ダイオードと、に
   より構成され、さらに、 前記脚と前記負荷の間には、インダクタンス（５）を接
   続し、前記正負の電源供給線（＋Vo,−Vo）のそれぞれ
   と負荷の間にはキャパシタンス（６）が接続するように
   構成したLC回路（5,6）と、 前記半導体部材（2,3）間のブリッジ電圧（Ｅ）と前記L
   C回路のインダクタンス（５）を通る電流（Ｉ）を監視
   する比較器であって、前記インダクタンス（５）を流れ
   る予め設定された所定値（Ｉ′）を越えることを監視す
   る第１の比較器（19,20）と、前記ブリッジ電圧（Ｅ）
   の極性変化を監視する第２の比較器（17,18）と、を有
   し、 前記制御駆動回路（11,12）は、一の前記スイッチ部材
   （２）を導通させるために点孤パルスを供給し、その
   後、前記第１の比較器（19,20）が前記インダクタンス
   （５）を流れる電流が予め設定された所定値（Ｉ′）を
   越えたことを検出した時に前記スイッチ部材（２）の導
   通をオフさせ、また、前記第２の比較器（17,18）が前
   記ブリッジ電圧（Ｅ）の極性変化を検出した時に前記ス
   イッチ部材を導通させるための次の点弧パルスを供給す
   る、 ように構成したことを特徴とする、負荷（４）に対して
   電流若しくは電力を供給するためのブリッジ回路を制御
   するためのスイッチ回路。 ７．前記インダクタンス両端の電圧を積分することによ
   って前記インダクタンス（５）を流れる電流値を算出す
   る計算回路を含むことを特徴とする請求項６に記載のス
   イッチ回路。 ８．所定値に設定される必要負荷電圧（Ｕ′）と実際の
   負荷電圧（Ｕ）を比較することにより、前記インダクタ
   ンス（５）を流れる電流の前記所定値（Ｉ′）を得るよ
   うにした制御増幅器（28）を含むことを特徴とする請求
   項６乃至７に記載のスイッチ回路。 ９．前記第２の電圧比較器（17）は、前記ブリッジ電圧
   （Ｅ）が前記電源供給線の正負の電圧（＋Vo,−Vo）の
   中間値よりも低くなった時をセンスすることにより前記
   ブリッジ電圧（Ｅ）の極性電圧の変化を検出することを
   特徴とする請求項６乃至７に記載のスイッチ回路。 １０．前記スイッチ部材（２）の導通時間が予め設定す
   る一定時間を越えることを禁止するためのタイマー回路
   を含むことを特徴とする請求項６に記載のスイッチ回
   路。